TWI314398B - Electro-optical device, drive circuit, driving method, and electronic apparatus - Google Patents

Description

1314398 九、發明說明 .【發明所屬之技術領域】 本發明是關於有機發光二極體（以下，稱爲「OLED (Organic Light Emitting Diode)」元件等之各種光電元 件之技術。 【先前技術】

具備有該種光電裝置元件之光電裝置，具有對應於各 個多數資料線而被面狀配列之多數光電元件，和根據指定 光電元件之灰階的數位資料（以下，稱爲「灰階資 料」），生成資料信號而輸出至資料線之多數電流輸出電 路。各電流輸出電路是包含有當作電流源發揮功能之多數 電晶體（以下稱爲「電流供給用電晶體」）之D/A變換 器，藉由加算流入至該些電流供給用電晶體中因應灰階資 料所選擇出者的電流，生成資料信號。 但是，各電流輸出電路所包含之多數電流供給用電晶 體之特性（尤其，臨界電壓），尤其有因製造上之理由而 產生誤差之情形。如此一來，當各電流供給用電晶體之特 性偏差時，無法稱因應灰階資料之所期待的資料信號，其 結果則有顯示品質下降之問題。 爲了解決該問題，例如於專利文獻1，揭示有在每電 流輸出電路配置用以補償各電流供給用電晶體之特性偏差 的電路（以下，稱爲「補償電路」）之構成。該補償電路 是具備有連接汲極端子及閘極端子之電晶體（以下，稱爲 -4 - 1314398 「補償用電晶體」），和保持該閘極端子之電壓的電容 .器。補償用電晶體是具有與各電流供給用電晶體略相同之 特性。然後，當將補償用電晶體暫時性呈接通（ON )狀 態之後的閘極端子之電壓（以下，稱爲「基準電壓」）施 加至各電流供給用電晶體之閘極端子時，則補償各電流供 給用電晶體之特性之誤差。 [專利文獻1]日本特開2004-88 1 58號公報（段落 005 3及第3圖） 【發明內容】 [發明所欲解決之課題] 但是’當基準電壓一旦因雜訊等而變動時，補償用電 晶體之閘極端子之電壓則被維持於該變動後之位準。因 此，無法對各電流供給用電晶體之閘極端子施加所期待之 位準之基準電壓’其結果’則有阻礙將資料訊號控制成所 預期之電流値之問題。本發明之一形態是以如此之情事爲 背景’其目的是安定性生成資料信號。 [用以解決課題之手段] 爲了解決該課題，本發明所涉及之光電裝置之驅動電 路’具備有對應於被輸出至資料線之資料信號而控制各個 灰階之光電元件，具備：基準電流生成手段，用以生成基 準電流；和信號輸出手段’用以根據灰階資料，生成因對 應於上述基準電流生成手段所生成之基準電流之電流値的 -5- 1314398 寧料信號’而輸出至上述資料線，上述基準電流生成手段 是以多次執行將上述基準電流之電流値設定成特定値的更 新（refresh )動作。 若依據該構成，因以多次執行更新動作，故假設因雜 訊等使基準電流變動，由於下一次之更新動作，基準流被 設定成期待値，故可以高精度並安定性生成對應於灰階資 料之資料信號。並且，本發明中之信號輸出手段爲「生成 對應於基準電流之電流値的資料訊號」，是指除了生成直 接反映基準電流之電流値之資料信號的構成外，也包含生 成對應於根據基準電流之電流値而所生成之電壓（基準電 壓）之資料信號的構成。 於本發明之第1態樣中，上述基準電流生成手段包 含：補償用電晶體，第1端子被施加電壓且第2端子和閘 極端子被電性連接（例如，第3圖之補償用電晶體 Ta );和電容部，用以保持上述補償用電晶體之閘極端子 之電壓（例如，第3圖之電容器1C);和電壓施加手 段’用以多次執行上述更新動作，該更新動作乃施加使上 述補償用電晶體成爲接通（ON)狀態之接通電壓至上述 補償用電晶體之閘極端子（例如，第3圖之電壓供給線 27及開關元件S W )，生成對應於上述電容部所保持之電 壓的上述基準電流（例如，第3圖之基準電流IrO )。於 該態樣中，藉由在補償用電晶體之閘極端子施加接通電 壓，基準電流則被設定成所期待之電流値。並且，第1態 樣之具體例是以第1實施形態於後述。 -6 - 1314398

. 第1態樣所涉及之驅動電路中，設置有生成對應於上 -述基準電流之基準電壓（例如第3圖之基準電壓Vrefl) 之變換手段，上述基準電流生成手段包含藉由保持於上述 電容部之電壓被施加於閘極端子，而生成基準電流之電流 生成用電晶體（例如第3圖之電流生成用電晶體Tb )， 上述信號輸出手段是根據灰階資料生成對應於上述變換手 段所生成之基準電壓之資料信號而輸出至上述資料線。該 態樣中之變換手段，例如包含：生成鏡電流之電流鏡電 路，該鏡電流乃對應於上述電流生成用電晶體所生成之基 準電流（例如，第3圖之鏡電流Ir 1 ):和生成上述基準 電壓之手段，該基準電壓乃對應於上述電流鏡電路所生成 之鏡電流（例如，第3圖中之電壓生成用電晶體Td )。 若依據該態樣，因在補償用電晶體之閘極端子和訊號輸出 手段之間存在有電流生成用電晶體和變換手段，故可以確 實使被供給於信號輸出手段之基準電壓予以安定化。並 且，於該構成中，爲了確實補償電流生成用電晶體之臨界 電壓之偏差，以電流生成用電晶體和補償用電晶體具有略 相同特性爲佳。即使該些電晶體之特性嚴格上無一致，亦 可以有效達成本發明之效果。 於第1態樣所涉及之驅動電路中，設置有比較上述補 償用晶體之閘極端子之電壓與規定電壓之比較手段，上述 電壓施加手段是以對應於上述比較手段之比較結果的時 序，對上述補償用電晶體之閘極端子施加接通電壓。上述 特定電壓例如爲被施加至上述補償用電晶體之第1端子之 1314398 零壓，和對該電壓加上上述補償用電晶體之臨界電壓之電 壓（例如，第1實施形態中之電壓Va )之間的電壓。若 依據該態樣，因僅於補償用電晶體之閘極端子之電壓變動 之時，可以將接通電壓施加於該閘極端子，故比起定期對 補償用電晶體之閘極端子施加接通電壓的態樣，可以降低 消耗電力。並且，該態樣之具體例揭示於第7圖。

於本發明之第2態樣中，上述基準電流生成手段包 含：電流生成用電晶體，該含有閘極端子和第1端子和第 2端子（例如，第1 1圖之電流生成用晶體Tr A );和電容 部，用以保持上述電流生成用電晶體之閘極端子之電壓 (例如，第11圖之電容器C1)，上述更新動作包含補償 動作，乃藉由在電性連接上述閘極端子和上述第1端子 (第1 1圖中爲汲極端子）之狀態下施加第1電壓（例如 第1 1圖之電壓Vref)至上述第2端子（第11圖中爲源 極端子），將該閘極端子之電壓設定成電壓値並使保持於 上述電容部，該電壓値乃對應於上述第1電壓和上述電流 生成用電晶體之臨界電壓；和生成動作，鲊藉由在電性分 離上述閘極端子和上述第1端子之狀態下施加與上述第1 電壓不同之第2電壓（例如，第11圖之電壓Vdd)至上 述第2端子，使上述第1端子與上述第2端子之間，產生 對應於以上述補償動作被保持於上述電容部之電壓之上述 基準電流（例如第1 1圖之電流Ir i)。 若依據該態樣，可以藉由將電流生成用電晶體之閘極 端子之電壓設定成因應該臨界電壓之電壓値的補償動作， 1314398 補償臨界値之誤差。例如，藉由電流生成用電晶體所生成 、之基準電流是不依存於藉由該增益係數或第丨電壓和第2 電壓之差値而所決定之臨界電壓。因此，可以藉由多次之 更新動作安定性生成高精度被調整之基準電流。並且，該 態樣之具體例是以第2實施形態於後述。

在第2態樣所涉及之驅動電路中，上述補償動作是在 第1期間（例如第12圖之期間A)中，上述補償動作包 含：第1動作，係在第1期間（例如第12圖之期間A) 中’於電性連接上述閘極端子和上述第1端子之狀態下施 加上述第1電壓至上述第2端子，並且施加特定電壓至上 述閘極端子；和第2動作，係在接續於上述第1期間之第 2期間（例如第1 2圖之期間B )中，藉由維持上述閘極端 子和上述第1端子之電性連接，停止對上述閘極端子施加 上述特定電壓，將該閘極端子之電壓設定成電壓値並使保 持上述電容部，該電壓値乃對應於上述第1電壓和上述電 流生成用電晶體之臨界電壓，上述生成動作包含：第3動 作’係在接續於第2期間之第3期間（例如第12圖之期 間C)中，電性分離上述閘極端子和上述第1端子；和第 4動作’係在經過上述第3期間後的第4期間（例如第1 2 圖之期間D)中，藉由施加上述第2電壓至上述第2端 子，使在上述第1端子和上述第2端子之間，產生上述基 準電流，該基準電流乃對應於在上述第2動作中被保持於 上述電容部之電壓。依據該態樣，亦可達成相同之作用及 效果。 -9- 1314398 . 於桌2龍樣所涉及之驅動電路中，上述基準電流生成 •手段是包含各個閘極端子共同被連接於上述電容部之多數 上述電流生成用電晶體（例如第21圖之電流生成用電晶 體TrAl至TrA4 ) ’上述信號輸出手段（例如第21圖之 電晶體TrD 1至TrD4 )是對應於灰階資料而選擇上述多數 電流生成用電晶體中之1個以上之電流生成用電晶體，將 該1個以上之電流生成用電晶體中之第1端子和第2端子 之間所流動的電流總和當作資料信號予以輸出。若依據該 態樣’藉由多數電流生成用電晶體所生成之基準電流之各 個是因應灰階資料而選擇性當作資料信號被輸出。並且， 該態樣之具體例是圖式於第21圖上。 上述基準電流生成手段是包含對應於流動於施加第3 電壓（例如，第1 1圖之接地電位Gnd )之第1端子和被 連接於閘極端子之第2端子之間的上述基準電流，該閘極 端子之電壓被設定成基準電壓之電壓生成用電晶體（例如 第11圖之電壓生成用電晶體TrB)，上述信號輸出手段 是根據灰階資料生成對應於上述電壓生成用電晶體之閘極 端子之基準電壓之資料信號而輸出至上述資料線，上述第 1動作包含藉由電性連接上述電流生成用電晶體之第1端 子和上述電壓生成用電晶體之第2端子，將上述電流生成 用電晶體之閘極端子之電壓，設定成對應於上述電流生成 用電晶體和上述電壓生成用電晶體之接通電阻之比和上述 第1電壓和上述第3電壓之上述特定電壓（即是，例如因 應電流生成用電晶體TrA和電壓生成用電晶體TrB之電 -10- 1314398 比分壓第11圖之電壓Vref)的動作，上述第2動作包 -含藉由電性分離上述電流生成用電晶體之第1端子和上述 電壓生成用電晶體之第2端子’停止施加上述特定電壓的 動作。即使依據該構成’亦可以藉由多次更新而安定性生 成被精度調整成所期待之電流値之基準電流。

並且，第2態樣中之上述第2期間，是比上述電流生 成用電晶體之閘極端子之電壓’從在上述第1期間被設定 之上述特定電壓變化成上述第1電壓和上述電流生成用電 晶體之臨界電壓之差値之時間長度更短之期間。若依據該 態樣，可以縮短電流生成用電晶體之臨界電壓之補償動作 所須之時間。 於其他態樣中，上述第2期間，是比上述電流生成用 電晶體之閘極端子之電壓，從在上述第1期間被設定之上 述特定電壓變化成上述第1電壓和上述電流生成用電晶體 之臨界電壓之差値之時間長度更長之期間。若依據該態 樣，則可以確實補償電流生成用電晶體之臨界電壓。 於本發明之第3態樣中，包含：電流生成用電晶體， 含有閘極端子和第1端子和被施加特定電壓（例如第22 圖之電源電位Vdd)之第2端子；和電容部，含有第1電 極（例如第22圖之第1電極E1 )和被連接於上述電流生 成用電晶體之閘極端子之第2電極（第如第22圖之第2 電極E2 )(例如第22圖之電容器C2 )，上述更新動作 包含：補償動作，乃藉由在將第1電壓（例如第22圖之 電壓VINI)施加至上述第1電極之狀態下電性連接上述 -11 -

1314398 電流生成用電晶體之閘極端子和第1端子（於第22 爲汲極端子），將電壓施加於上述第2電極，該電壓 應於上述特定電壓和上述電流生成用電晶體之臨界電 和生成動作，乃藉由在電性分離上述電流生成用電晶 閘極端子和第1端子之狀態下使上述第1電極之電壓 述第1電壓變化成與上述第1電壓互相不同之第2 (例如第22圖之電壓Vref)，使上述第2電極之電 藉由上述補償動作被設定之電壓因應上述第1電壓和 第2電壓之不同（Δν)而予以變化，並使上述第1 和上述第2端子之間產生對應於該變化後之電壓的上 準電流（第22圖之基準電流IrO)。 於該態樣中，若依據該態樣，依據將電流生成用 體之閘極端子之電壓設定成對應於該臨界電壓之電壓 補償動作，則可以補償臨界電壓之誤差。再者，當使 電極之電壓從第1電壓變化至第2電壓時，藉由電容 之電容耦合，電流生成用電晶體之閘極端子之電壓是 第1電壓和第2電壓之不同而變化。因此，可以藉由 更新動作安定性生成對應於第1電壓及第2電壓而被 度調整成所期待之電流値的基準電流。並且，該態樣 體例是以第3實施形態於後述。 於第3態樣所涉及之驅動電路中，上述補償動 含：第1動作，係於第1期間（例如第26圖之期間 中，在電性分離上述第2電極和上述電流生成用電晶 閘極端子之狀態下，施加上述第1電壓至上述第1電 圖中 乃對 壓； 體之 與上 電壓 壓從 上述 端子 述基 電晶 値的 第1 部中 因應 多次 高精 之具 作包 P0 ) 體之 極， -12-

1314398 巧時施加第3電壓（例如第2 5圖之接却 、述第2電極；和第2動作，係於接續上交 期間（例如第26圖之期間p〗）中，對上 施加上述第3電極，並且將上述第2電喔 生成用電晶體之閘極端子；和第3動作， 2期間之第3期間（例如第26圖之期間 接上述電流生成用電晶體之閘極端子和第 第2電極之電壓設定成對應於上述特定霄 成用電晶體之臨界電壓之電壓（第26 「Vdd— Vth」）’上述生成動作包含：： 接續第3期間之第4期間（例如第26 中，電性分離（即使解除二極體連接）i 晶體之閘極端子和第1端子；和第5動竹 第4期間之第5期間（例如第26圖中之 由使上述第1電極變化成上述第2電壓， 子和上述第2端子之間產生上述基準電 樣，臨界電壓補償前，電流生成用電晶儷 壓因不下降至第3電壓，故降低電流生 費電力，並且可以縮短用以閘極端子之 電壓補償之電壓値爲止之時間。 於第1至第3之各態樣所涉及之驅® 各包含上述基準電流生成手段和上述信號 單位電路（例如參照第3圖或第1 1圖 成，則可以以每信號輸出手段高精度生 2電位Gnd)至上 &第1期間之第2 .述第2電極停止 i連接於上述電流 係於接續上述第 P2 )中，藉由連 ;1端子，將上述 t壓和上述電流生 圖之例中爲電壓 第4動作，係於 圖中之期間P3 ) :述電流生成用電 ί，係於接續上述 期間Ρ4)中，藉 使在上述第1端 流。若依據該態 〖之閘極端子之電 ^用電晶體中之消 i壓到達用以臨界 j電路中，設置有 :輸出手段之多數 )。若依據該構 成基準電流。但 -13- 1314398 最，即使設爲具備有多數上述信號生成手段之構成亦可， .該是各個生成對應於藉由一個上述基準電流生成手段所生 成之基準電壓的資料信號（例如參照第5圖或第17 圖）。若依據該構成，因藉由多數信號生成手段共用一個 電流生成手段，故比起包含有基準電流生成手段和信號輸 出手段之構成，各單位電路縮小電路之規模。 於第1至第3之各態樣所涉及之驅動電路中，設置有 選擇多數之上述基準電流生成手段和選擇上述多數基準電 流生成手段中之任一者的選擇手段（例如第8圖或第1 8 圖中之選擇電路2 9 )，上述信號輸出手段，係根據灰階 資料生成資料信號而輸出至上述資料線，該資料信號乃對 應於藉由上述選擇手段被選擇出之基準電流生成手段所生 成之基準電流。若依據該態樣，爲了生成資料信號選擇性 採用藉由任一基準電流生成手段而所生成之基準電流。例 如，於藉由任一基準電流生成手段所生成之基準電流變動 時，根據其他基準電流生成手段而所生成之基準電流而生 成資料信號。因此，可對信號輸出手段安定供給基準電 壓。並且，該態樣之具體例是揭示於第8圖或第18圖 中。 於更佳之態樣中，上述多數基準電流生成手段之各個 是在互相不问之時序執行更新動作。若依據該態樣，於任 一基準電流生成手段執行更新動作時，依據選擇手段選擇 其他基準電流生成手段之基準電流，則可以更安定生成資 料信號。 -14 - 1314398 .. 並且，當將該態樣特定成第1態樣所涉及之驅動電路 -時’則具備有生成電壓之多數電壓生成手段（例如第8圖 之基準電壓生成電路21);將多數電壓生成手段中之任 一者所生成之電壓當作基準電壓而予以選擇之選擇手段 (例如，第8圖之選擇電路29 );根據會灰階資料生成 選擇手段所選擇出之基準電壓之資料訊號而輸出至資料線 之電流輸出手段，各電壓生成手段是具備有施加電壓至第 1端子’並且連接第2端子和閘極端子之補償用電晶體； 保持補償用電晶體之閘極端子之電壓之電容部（電壓保持 手段）：和以多次將補償用電晶體設爲接通狀態之接通電 壓’施加至補償用電晶體之閘極端子之電壓施加手段，將 電容部所保持之電壓或是對應於此之電壓當作基準電壓而 予以輸出。又當詳細敘述時，一個單位電路所包含之各電 壓生成手段之電壓施加手段是以互相不同之時序，將接通 電壓施加至該電壓生成手段之補償用電晶體之閘極端子， 選擇手段是順序選擇以施加接通電壓至補償用電晶體之電 壓生成手段所生成之基準電壓。 於本發明之第1至第3之態樣所涉及之驅動電路中， 上述基準電流生成手段是在每特定期間執行更新動作。若 依據該態樣’即使在某時序基準電流偶發性變動，再下一 個更新動作亦可以確實修正基準電流。 再者’上述基準電流生成手段，是在相互前後的水平 掃描期間之間的空白期間或是相互前後的垂直掃描期間之 間的空白期間，執行更新動作。若依據該構成，則有可以 -15- 1314398 迴避更新動作（例如，在第丨態樣中對補償用電晶體之閘 極端子施加接通電壓）影響至光電元件之灰階的優點。 又於最佳之構成中，上述基準電流生成手段是以上述 信號輸出手段開始動作前之時序，和開始動作後之時序， 執行更新動作。於該構成中，因於信號輸出手段之動作開 始前，執行更新動作，故可以從開始信號輸出手段之動作一 ' 開始安定性且高精度生成資料信號。而且，即使於信號輸 '· 出手段之動作開始後，由於執行更新動作，而於信號輸出 B 手段之動作中基準電流變動時，亦可以將此修正成期待 値。 本發明也特定以具備有以上所說明之各態樣之驅動電 路之光電裝置。該光電裝置具備對應於被輸出至資料線之 資料is號而控制各個灰階之多數光電裝置；和以上例示中 之任一態樣所記載之驅動電路。若依據本發明之驅動電 路’因安定性維持基準電流之電流値（或是對應於基準電 Φ 流所稱蒸基準電壓之電壓値），故在當作例如顯示裝置或 畫像形成裝置（印刷裝置）所採用之光電裝置中，可輸出 · 高品質之畫像。 - 本發明所涉及之光電裝置是被利用於各種電子機器。 該電子機器之典型例是將光電裝置當作顯示裝置利用之機 器。就以該種電子機器而言，有個人電腦或行動電話機 等。本發明所涉及之光電裝置之用途並不限定於畫像之顯 示。例如，即使爲用以依據照射光線在感光體鼓筒等之影 像之支撐體型形成潛像之曝光裝置（曝光頭），亦可以適 -16- 1314398 用本發明之發光裝置。 本發明也特定用以驅動光電裝置之方法。即是，該驅 動方法是具備有對應於被輸出至資料線之資料信號而控制 各個灰階之多數光電兀件；生成基準電流之基準電流生成 手段；和根據灰階資料’生成對應於上述基準電流生成手 段所生成之基準電流之電流値的資料信號，而輸出至上述 資料線之信號輸出手段的光電裝置之驅動方法，其特徵 爲：以多次執行將上述基準電流之電流値設定成特定値的 更新動作。若依據該方法，則可以藉由多次之更新動作安 定性生成基準電流（或是因應基準電流而所生成之基準電 壓）。並且，即使於本發明之驅動方法中，針對驅動電路 同樣採用所例示之各種態樣。 並且’當尤其注目於爲了防止基準電流（或者根據此 而所生成之基準電壓）之誤差之構成時，本發明也特定以 下之各態樣所涉及之驅動電路。並且，針對該些驅動電 路，適合採用以上列舉之各態樣。 首先，本發明所涉及之驅動電路之第1特徵是在於具 備有生成基準電壓之電壓生成手段（例如，第3圖或第5 圖之基準電壓生成電路21)，和根據灰階資料生成對應 於上述電壓生成手段所生成之基準電壓之資料信號而輸出 至資料線之信號輸出手段（例如，第3圖或第5圖之電流 輸出電路23)，上述電壓生成手段是具有施加電壓至第1 端子，並且連接第2端子和閘極端子之補償用電晶體，和 保持上述補償用電晶體之閘極端子之電壓之電容部（例 -17- 1314398 如，第3圖或第5圖之電容器C1 )，和將使上述補償用 電晶體呈接通狀態之接通電壓施加至上述補償用電晶體之 閘極端子的電壓施加手段（例如，第3圖或第5圖之開關 SW )，將上述電容部所保持之電壓或是對應於此之電壓 當作基準電壓與以輸出。

再者，本發明所涉及之驅動電路之第2特徵在於爲一 種經由多數資料線之一個而被供給，具有藉由規定灰階之 資料信號而被控制之多數光電元件之光電裝置之驅動電 路，至少具有：電流生成用電晶體，用以生成爲將成爲上 述資料信號之資料電流或是上述資料電流之基準的基準電 流；和電容部，用以保持上述電流生成用電晶體之閘極端 子之電壓，爲了生成上述資料電流，或是上述基準電流， 在互相連接上述電流生成用電晶體之閘極端子和第2端子 之狀態下，將施加於上述電流生成用電晶體之第1端子， 施加至第1端子，當將決定上述電流生成用晶體之閘極端 子之電壓値之閘極電壓的電壓設爲第2電壓時，則在上述 電流生成用電晶體之閘極端子藉由上述電容部保持上述閘 極電壓之狀態下，分離上述電流生成用電晶體之閘極端子 和第2端子，藉由自上述第2電壓切換至施加於上述電流 生成用電晶體之第1端子之電壓至上述第1電壓，藉由上 述電流生成用電晶體生成上述電流生成用電晶體之增益係 數，和由上述第1電壓和上述第2電壓之電壓差所決定之 上述資料電流，或是上述基準電流。 又其他態樣所涉及之驅動電路，具備有對應於經由資 -18- 1314398 料線所供給之資料信號而控制各種灰階之多數光電元件， 具備：電壓生成手段，用以生成基準電壓；和電流輸出手 段，用以根據灰階資料生成對應於上述電壓生成手段所生 成之基準電壓之資料信號而輸出至資料線，上述電壓生成 手段是具有電壓被施加於第1端子，並且連接第2端子和 閛極端子之補償用電晶體，和保持上述補償用電晶體之閘 ' 極端子之電壓之電容部，和使上述補償用電晶體成爲接通 ' 之接通電壓，施加至一端被連接於上述補償用電晶體之閘 b 極端子的電阻元件之另一端的電壓施加手段，將上述電容 部所保持之電壓或是對應於此之電壓當作基準電壓予以輸 出。若依據該態樣，因不需要以特定時序對補償用電晶體 之閘極端子施加接通電壓，故謀求簡化驅動裝置之構成。 並且，態樣之具體例是揭示於第1〇圖。並且，即使於該 態樣之驅動電路中，採用以上所說明之各構成。 _ 【實施方式】 [A :第1實施形態] [A-1 :第1實施形態之構成] . 第1圖是表示本發明之第1實施形態所涉及之光電裝 置之構成的方塊圖。如同圖所示般，光電裝置1是具備有 光電面板AA和掃描線驅動電路1〇和資料線驅動電路20 和控制電路30。在光電面板AA形成有畫素區域P。於該 畫素區域P，形成有延伸於X方向（行方向）之m條之 掃描線1 0 1，和掃描線1 0 1構成對延伸於X方向之m條之 -19- 1314398 發光控制線102(m爲自然數）。再者，在畫素區域p， 形成有延伸於與X方向正交之γ方向（列方向）之n條 之資料線1 03 ( η爲自然數〇。然後，對應於掃描線！ 〇 i 及發光控制線1 02之對和資料線1 03之各交叉配置有畫素 電路40。因此，該些畫素電路4〇是在畫素區域p內，於 X方向及Y方向配列成矩陣狀。各畫素電路40是包含當 作電流驅動型之自發光元件的OLED元件4 1。 控制電路3 0是用以控制光電裝置1之動作的電路， 將時脈信號等之各種控制信號（例如，致能信號SENB或 控制信號SINI )輸出至掃描線驅動電路1 〇或資料線驅動 電路20。再者’控制電路30是將灰階資料D輸出至資料 線驅動電路20。該灰階資料d爲指定各Ο LED元件41之 灰階（亮度）之4位元之數位資料。 掃描線驅動電路1 0是順序選擇m條之掃描線1 〇 1之 各個的電路。並且，當詳細敘述時，掃描線驅動電路1 0 序順選擇m條之各個掃描線1 〇丨的電路。又當予以詳細 敘述時’掃描線驅動電路1 〇是於每水平掃描期間順序對 各掃描線101輸出將成爲高位準之掃描信號 Yal、

Ya2.....Yam ’並且將反轉該些邏輯位準之發光控制信 號Ybl、Yb2、··· Ybm輸出至各發光控制線102。再者， 當掃描信號YaiCi爲滿足isism之整數）遷移至高位 準之時，則選擇第i行。 另外’資料線驅動電路20是對被連接於掃描線驅動 電路所選擇之掃插線1 〇 1之各畫素電路4 0，供給資料信 • 20- 1314398 號X 1、Χ2.....Χη。資料信號Xj ( j爲滿足1 $ j $ η之 整數）是指定第j列之畫素電路40之亮度（灰階）之電 流信號。本實施形態中之資料驅動電路20是具有資料線 1 〇 3之總數之η個單位電路U。第j列之單位電路U是根 據第j列之畫素電路40之灰階資料D，生成資料信號Xj 而輸出至資料線103之電路。並且，掃描線驅動電路1〇 或資料線驅動電路20或控制電路3 0是即使例如藉由 COG ( Chip On Glass)技術而安裝於光電面板AA亦可， 並且安裝在該光電面板AA之外部（例如，被安裝於光電 面板AA之配線基板上）亦可。 接著，參照第2圖說明畫素電路40之構成。於同圖 中，雖然僅圖示屬於第i行之第j列之一個畫素電路40, 但是其他畫素電路40也爲相同之構成。本實施形態中之 畫素電路40是因應資料信號Xj之電流値而控制OLED元 件41之亮度（灰階）之電流驅動型（所謂之電流程式化 方式）之電路。 如第2圖所示般，畫素電路40具有4個電晶體（例 如，薄膜電晶體）Trl至Tr4、電容器C和OLED元件 41。電晶體Trl之導電型爲p通道型，電晶體Tr2至Tr4 之導電型爲η通道型。其中，電晶體Trl之源極端子是被 連接於供給電元之高位側電位（以下，稱爲「電源電 位」）Vdd，該汲極端子是被連接於電晶體Tr2之源極端 子、電晶體Tr3之汲極端子和電晶體Tr4之汲極端子。 電容器C 一端是被連接於電晶體Trl之源極端子，並 -21 - 1314398 且另一端被連接於Tr 1之閘極端子和晶體Tr2之汲極端 子。電晶體Tr3是該閘極端子與電晶體Tr2之閘極端子， 同時被連接於掃描線1 0 1，該源極端子是被連接於資料線 1 03。另外，電晶體Tr4之閘極端子是被連接於發光控制 線102，該源極端子是被連接於OLED元件41之陽極。 OLED元件4 1之陰極是被連接於供給電源之低位側電位 (以下稱爲「接地電位」）Gnd之接地線。 於各垂直掃描期間中當在第i號水平掃描期間，掃描 信號Yai成爲高位準時，電晶體Tr2則成爲接通狀態而晶 體Trl被二極體連接，並且電晶體Tr3也成爲接通狀態。 因此，因應資料信號Xj之電流是以如電源線—電晶體 Trl—電晶體Tr3—資料線103般之路徑流動，此時，因 應電晶體Tr 1之閘極端子之電位之電荷則被儲存於電容器 C。 接著，當完成第i號之水平掃描期間而掃描信號Yai 成爲低位準時，電晶體Tr2及Tr3皆成爲接通狀態。此 時，電晶體Tr 1之閘極、源極間之電壓是被保持於之前的 水平掃描期間中之電壓。然後，當發光控制信號Ybi遷移 至高位準時，電晶體Tr4則成爲接通狀態’在電晶體Tr 1 之源極、汲極間’因應該閘極電壓之電流（即是因應資料 信號Xj之電流）自電源線流入，藉由該電流之供給， 0 L E D元件4 1貝!]發光。 接著，第3圖是表示資料線驅動電路20所包含之一 個單位電路U之具體性構成的電路圖。並且，於同圖 -22- 1314398 中，雖僅圖示第j列之單位電路U之構成，但是其他單位 電路u之構成也相同。如第3圖所示般，各單位電路u 是具有經由基準電壓線25而互相連接之基準電壓生成電 路2 1和電流輸出電路2 3。 各電流輸出電路23是生成因應自控制電路3 0所供給 之灰階資料D之電流値之資料信號Xj而輸出至資料線 103之D/A變換器，具有相當於灰階資料D之位元數之 4個電晶體Te ( Tel至Te4)，和各個汲極端子被連接於 電晶體Tb之源極端子之4個電晶體Tf ( ΤΠ至Tf4 )。 該些電晶體Tf之閘極端子相對於基準電壓線25是被共通 連接。各電晶體Tf之源極端子是被連接於施加接地電位 Gnd之接地線。 電晶體ΤΠ至Tf4之特性（尤其增益係數）是於在各 個閘極端子施加共同電壓時，被選定成流入各電晶體Tf 之電流II至14之比成爲「11 : 12 : 13 : 14= 1 : 2 : 3 : 4」。即是，電晶體Tf 1至Tf4是當作生成各個以個別加 權値而被加權之多數電流（II至14)之電流源而發揮機 能。 並且’即使爲各電晶體Tf之特性被決定成電流II至 14之比成爲2的次方（例如「Π: 12: 13: 14=1: 2: 4: 8」）之構成亦可。再者，即使依據僅因應加權値之個數 並列配置電流Π至14，亦可以將電流11至14之比率設 成因應所欲之加權値之大小。例如，若並聯連接與電晶體 Tfl相同特性之兩個電晶體以取代第3圖之電晶體Tf2， -23- 1314398 互相並聯連接之4個電晶體以取代電晶體Tf3配置，配置 相同並聯連接之8個電晶體以取代電晶體Tf4時，則可以 將電流II至14之比設爲「11:12:13:14=1:2:4:8」。若依據 該構成，則可以降低個電晶體之臨界電壓之偏差，可以以 高精度生成所期待之電流的資料信號Xj。 在電晶體Tel至Te4之各個閘極端子，被供給著自控 制電路3 0所輸出之灰階資料D之各位元。該些電晶體 Tel至Te4之汲極端子是經由開關元件105被連接於第j 列之資料線1 03。開關元件1 05是用以控制是否允許對資 料線1 03輸出資料信號Xj之手段。被配置在各單元電路 U之後段的所有開關元件1 0 5，是因應自控制電路3 0被 共通供給之致能信號SENB而控制開關。 第4圖是用以說明資料線驅動電路20之動作之時序 圖。如同圖所示般，致能信號SENB是以將投入光電裝置 1之電源之時序T0設爲起點之特定時間長之期間（以下 稱爲「初期化期間」）ΡΙΝΙ，維持低位準。並且，致能信 號SENB是當經過初期化期間ΡΙΝΙ之終點Τ1時，以選擇 任一掃描線1 〇 1之水平掃描期間Η，維持高位準，並且以 從各水平掃描期間Η之終點至下一個水平掃描期間Η之 起點之期間（以下，稱爲「空白期間」）Hb維持低位 準。開關元件1 05是在致能信號SENB維持高位準之各水 平掃描期間Η成爲接通狀態，容許輸出資料信號xj ,另 外在致能信號SENB維持低位準之初期化期間PINi及各 空白期間Hb成爲斷開狀態而禁止資料信號Xj之輸出。 -24- 1314398 在以上之構成中’ 4個電晶體Tel至Te4中之因應灰 階資料D之電晶體Te是選擇性呈接通狀態。因此，在開 關元件1 05呈接通狀態之各水平期間Η中，電流I (從11 至14中所選擇出之1個以上之電流）流入至被連接於成 爲接通狀態之電晶體Te之1個以上之電晶體Tf，加算該 些電流之信號則當作資料信號Xj被供給至資料線1 03。 第3圖所示之基準電壓生成電路21是生成將成爲資 料信號Xj之電流値之基準之電壓（以下稱爲「基準電 壓」）Vref之電路，具有補償電路21 1和電流生成用電 晶體Tb和變換電路213。其中電流生成用電晶體Tb是因 應於閘極端子之電壓VrefO之電流（以下稱爲「基準電 流」）Ir〇自汲極端子流入至源極端子之η通道型之電晶 體。該電流生成電晶體Tb之源極端子是被連接於供給接 地電位Gnd之接地線。 變換電路213是生成對應於電流生成用電晶體Tb所 生成之基準電流IrO之基準電壓Vrefl而施加至基準電壓 線25之手段，具有電流鏡電路22和電壓生成用電晶體 Td。其中，電流鏡電路22是具有各個閘極端子互相連接 之P通道型之電晶體Tel及Tc2。在電晶體Tel之汲極端 子是被連接（即是二極體連接）於該閘極端子，並且被連 接於電流生成用電晶體Tb之汲極端子。再者，電晶體 Tel及Tc2之各個源極端子是被連接於供給電源電位Vdd 之電源線。該電源電位V d d是被設定成使電流生成用電 晶體Tb和電晶體Tel及Tc2和電壓生成用電晶體Td在 -25- 1314398 飽和區域予以動作之位準。 當電流生成用電晶體Tb所生成之基準電流IrO流動 於電晶體Tc 1時，對應於此（典型上爲一致）之鏡電流 Irl由電源線經由電晶體Tc2而被供給至電壓生成用電晶 體Td。該電壓生成用電晶體Td是源極端子被連接於接地 線，並且汲極端子和閘極端子共通被連接於基準電壓線 ^ 25之η通道型之電晶體。電壓生成用電晶體Td之閘極端 '*· 子之電壓成爲對應於鏡電流Irl之基準電壓Vref。即是， I 電壓生成用電晶體Td是當作將對應於鏡電流Irl (因此對 應於基準電流IrO)之基準電壓Vrefl施加至基準電壓線 25之手段而發揮功能。 但是，當由於製造上之理由，電流生成用電晶體Tb 之特性（尤其，臨界電壓）與所期待之特性不同時’則無 法生成特定之電流値Ir〇 (並且，特定之電壓値之基準電 壓Vrefl )，其結果，於資料信號Xj之電流値也產生誤 | 差。如第3圖所示之補償電路2 1 1是用以補償電流生成用 • 電晶體Tb之特性的偏差之電路。如同圖所示般’補償電 路2 1 1是具有補償用電晶體Ta和開關元件SW和電容器 . C1 ° 補償用電晶體Ta是汲極端子和閘極端子被連接於電 流生成用電晶體Tb之閘極端子之η通道型之電晶體。補 償用電晶體Ta之源極端子是被連接於端子20 1。在該端 子201，是由無圖示之電源電路被施加電壓VrO。另外’ 電容器C 1爲介插於電流生成用電晶體Tb之閘極端子和 -26- 1314398 接地線之間的電容’當作保持補償用電晶體Ta之閘極端 子之電壓的手段而發揮功能。 開關元件SW是用以切換補償用電晶體Ta之閘極端 子和電壓供給線27之導通及非導通之手段。在該電壓供 給線27，被施加藉由無圖示之電源電路所生成之電壓 (以下，稱爲「接通電壓」）Vrl。接通電壓vri是被設 定成使補償用電晶體Ta爲接通狀態之位準。即是，接通 電壓Vrl是被設定成比加上被施加於端子201之電壓VrO 和補償用電晶體Ta之臨界電壓Vthl之電壓 Va( = VrO + Vthl )高之位準。 開關元件SW之開關是藉由自控制電路30所供給之 控制信號SINI而被控制。如第4圖所示般，控制信號 SINI是在從初期化期間ΡΙΝΙ之起點T0經過特定時間長 (比初期化期間短之時間長）之期間（以下，稱爲「第1 期間」）P 1，和從各空白期間Hb之起點經過特定期間之 期間，維持高位準，在除此以外之期間，成爲低位準之信 號。開關元件SW是在控制信號SINI維持高位準之第1 期間P 1及各空白期間Hb成爲接通狀態，於除此之外之 期間成爲斷開（OFF)狀態。 [A-2 :第1實施形態之動作] 接著，說明基準電壓生成電路21。首先，在第1期 間P1中，當控制信號SINI成爲高位準，開關元件SW遷 移至接通狀態時，在補償用電晶體Ta之閘極端子，施加 -27- 1314398 電壓供給線27之接通電壓Vrl。由於接通電壓Vrl是被 設定成比電壓Va高之位準，故在第1期間P1，補償用電 晶體Ta成爲接通狀態。並且，在第1期間P1，電容器 C1是藉由接通電壓Vrl被充電。 接著，當經過第1期間P1控制信號SINI遷移至低位 準時，開關元件SW成爲斷開狀態而對補償用電晶體Ta 之閘極端子停止施加接通電壓Vrl。在接續於該第1期間 P1之第2期間P2，藉由接通電壓Vrl被蓄積於電容器C1 之電荷經過時間，並經由補償用電晶體Ta而被放電。隨 著該放電，補償用電晶體Ta之閘極端子之電壓VrefO是 從接通電壓Vrl漸漸下降。然後，在電壓VrefO下降至電 壓Va ( = VrO + Vthl )之時序，補償用電晶體Ta遷移至斷 開狀態，於以後，電壓VrefO則維持於電壓Va。如此一 來，在電壓VrefO之位準爲安定後之階段，來到初期化期 間ΡΙΝΙ之終點T1。即是，第2期間P2是被選定成比電 容器C1之電壓VerfO從接通電壓Vrl下降至電壓Va所 須之時間長還要長的時間長。並且，以下，將接通電壓 Vr 1施加於補償用電晶體Ta之動作（即是，使開關元件 S W成爲接通狀態之動作）表記成「更新動作」。 如上述般，雖然在初期化ΡΙΝΙ中電壓VrefO是被設 定成電壓Va，但是於該設定後，有可能因發生於補償用 電晶體Ta之閘極端子之雜訊引起電壓VrefO變動。例 如，補償用電晶體Ta之閘極端子之電壓VerfO由於雜訊 而成爲比電壓Va低脂電壓時，該電壓VerfO則被維持下 -28- 1314398 降後之電壓。隨此當基準電壓Vref下降時，資料信號Xj 之電流値是比電壓VrefO被維持於電壓Va之正常狀態 小，導致造成畫像對比下降。並且，補償用電晶體Ta之 閘極端子之電壓VrefO由於雜訊而成爲比電壓Va高之電 壓時，藉由補償用電晶體Ta遷移至接通狀態，電壓 VrefO在次下降至電壓Va，依此畫像幾乎無雜訊之影響。 即是，在第3圖所示之構成中，比電壓Va低之電壓之雜 訊（以下，稱爲「負極性雜訊」）尤其會造成問題。爲了 解除因該負極性雜訊所引起之顯示品質下降，在本實施形 態中，即使在初期化期間ΡΙΝΙ之經過後之各空白期間 Hb，藉由因應控制信號SINI使開關元件SW設爲接通狀 態，則定期性執行更新動作。 即是，在空白期間Hb，當控制信號SINI遷移至高位 準時，則與第1期間P 1相同，對補償用電晶體Ta施加接 通電壓，並且藉由該接通電壓Vrl充電電容器C1。然 後，控制信號SINI當自高位準遷移至低位準時，藉由電 容器C1之放電，電壓VrefO是從接通電壓Vrl下降至電 壓Va而安定。爲了防止電壓VrefO (並且’電壓Vrefl ) 變化之過程時，資料信號Xj被輸出，空白期間Hb是被 選定成比控制信號S INI維持高位準之時間長，和電壓 VrefO下降至電壓Va之時間長之合計更長的時間長。 又，如上述般，當於更新動作後安定之電壓VrefO被 施加至閘極端子時，則在電流生成用電晶體Tb流動對應 於電壓VrefO之基準電流IrO ’並且，對應於該基準電流 -29- 1314398

IrO之鏡電流Irl流入於電壓生成用電晶體Td。因此，在 基準電壓線25，施加因應電壓VrefO之基準電壓Verfl。 在經過初期化期間ΡΙΝΙ後之各水平掃描期間Η，致能信 號SENB維持高位準後，將基準電壓Vrefl當作基準在各 電流輸出電路23所生成之資料信號XI至Xn，是經由各 開關元件105而被輸出至資料線103。 在此，流入於電流生成用電晶體Tb之基準電流IrO 是藉由下式（1 )表示。

IrO = (1/2) ^ (Vref0-Vth2)2 …（1) 但是，点爲電流生成用電晶體Tb之增益係數，Vth2 爲電流生成用電晶體Tb之臨界電壓。 如上述般，在經過初期化期間ΡΙΝΙ後，電壓VrefO 由於安定於加算電壓 VrO和電壓 Vthl之電壓 Va (VrefO = Va = VrO + Vthl )，故式（1 )貝IJ 由以下之式（2 ) 表示。

Ir0= (1/2)/3 (VrO + Vthl - Vth2)2 …(2 ) 在此，由於電流生成用電晶體Tb和補償用電晶體Ta 互相接近被配置，故各個特性略相等。即是，可以想像成 臨界電壓 vthl和臨界電壓 Vh2大略相等。因此’式 (2 )則變形成

IrO = (1/2) β (VrO)2 ··· ( 3 ) 由該式（3)明顯可知，基準電流IrO是不依存於電 流生成用電晶體Tb之臨界電壓Vth2。因此，根據該基準 電流IrO而所生成之基準電壓Verfl是成爲補償電流生成 -30- 1314398 用電晶體Tb之臨界電壓Vth2之偏差之電壓（即是不依存 於臨界電壓Vth2之電壓）。再者，基準電壓Verfl是藉 由使被施加於端子201之電壓VrO予以變化’而適當調 整。資料訊號Xj之電流値之最大値由於因應基準電壓 Vref而決定，故可以藉由使電壓VrO予以變化’而任意 調整被顯示於畫素區域P之畫像對比。 如以上說明般，於本實施形態中，由於以包含有初期 化期間ΡΙΝΙ及各空白期間Hb之多次，執行更新動作，故 即使補償用電晶體Ta之閘極端子之電壓VerfO由於負極 性雜訊而從電壓Va下降至之時，也在之後的空白期間 Hb，復原至電壓Va。因此，降低負極性雜訊之影響維持 良好之顯示品質。並且，於本實施形態中，雖然例示在相 前後之水平掃描期間之間的空白期間Hb ’執行更新動作 之構成，但是即使取代構成，或是和該構成同時，亦採用 在相前後之垂直掃描期間之間的空白期間’執行更新動作 之構成。 再者，由於成爲基準電壓Vrefl之基礎的電壓VrefO 是藉由使接通電壓Vrl下降至電壓Va而所生成，故若在 該電壓VrefO下降之過程的階段，實施輸出資料信號Xj 時，則無法將該資料信號Xj設定成所期待之電流値。於 本實施形態中，經過初期化期間ΡΙΝΙ或空白期間Hb而使 電壓VrefO安定化之階段，由於開始輸出資料信號Xj， 故有可以以高精度生成因應灰階資料D之電流値之資料 信號Xj之優點。 -31 - !314398 [A_3 :第1實施形態之變形例] 於上述之形態可以加上各種變形。若例示具體之變 態樣，則如下述般。並且，即使適當組合以下之各態樣 可。 [A-3-1 ··第1變形例] g 於以上之形態中，例示對一個電流輸出電路23設 〜個基準電壓生成電路2 1之構成。對此，在本變形 中，爲藉由多數電流輸出電路23共用一個基準電壓生 電路2 1之構成。 第5圖是表示本變形例所涉及之光電裝置1之資料 驅動電路20之構成之方塊圖。如同圖所示般，本變形 之資料線驅動電路20是具有一個基準電壓生成電路21 相當於資料線1 〇3之總條數之n個電流輸出電路23。 φ 且’於第5圖中，雖然僅詳細圖式對應於第j列之資料 103之電流輸出電路23之構成，但是其他之電流輸出 ·· 路23之構成也相同。如圖5所示般，資料線驅動電路 ' 所包含之全部電流輸出電路23中之電晶體ΤΠ至Tf4 鬧極端子是對基準電壓線25共同被連接。 如上述說明般，於本變形例中，由於藉由多數電流 出電路23而共用—個基準電壓生成電路21，故比起每 流輸出電路23配置基準電壓生成電路21之第3圖之 成’可以縮小資料線驅動電路2 〇之電路規模。 形 亦 置 例 成 線 例 並 線 電 20 之 輸 電 構 -32- 1314398 並且，由於在補償電路21 1和基準電壓線25之間’ 介插電流生成用電晶體Tb及變換電路213 ’故可達成使 基準電壓Vrefl精度佳地安定於所期待之位準的效果。 就以多數電流輸出電露23共用一個基準電壓生成電 路21之構成而言’可考慮不設置電流生成用電晶體Tb或 變換電路213，將補償電路211所生成之電壓VrefO原樣 地施加至基準電壓線25而供給至各電流輸出電路23之構 成（即是將補償用電晶體Ta之閘極端子連結於基準電壓 線25之構成）。於該構成（以下’稱爲「對比構 成」），所有之電流輸出電路23之各電晶體ΤΠ至Tf4 是被共通連接於補償用電晶體Ta之閘極端子。在此，當 在各電晶體Tf之閘極端子和源極端子之間，發生電流之 洩漏時。於對比構成中，由於多數電晶體Tf直接連接於 補償用電晶體Ta之閘極端子，故在電晶體Tf發生電流洩 漏而電壓VrefO下降之可能性爲高。 對此，於本變形例中，依據在補償用電晶體Ta之聞 極端子連接一個電流生成用電晶體Tb，藉由電流生成電 晶體Tb及變換電路213生成對應於電壓VrefO之基準電 壓Vrefl，並且被施加至各電流電路23之電晶體Tfl至 Tf4之閘極端子。因此，假設在任一之電流輸出電路23 之電晶體Tf發生電流洩漏，亦可以將基準電壓Vrefl維 持於所期待之位準，其結果可以高精度控制資料信號Xj 之電流値。並且，該效果即使藉由第3圖之構成亦可以達 成，但是可以說以在一個基準電壓生成電路21連接多數 -33- 1314398 電晶體Tf之本變形例之構成，特別有效。 於第5圖之構成中，與第1實施形態相同，以包含有 初期化期間ΡΙΝΙ及各空白期間Hb之多次，執行更新動 作。但是，於本變形例中，則如第6圖所示般，即使爲僅 在初期化期間ΡΙΝΙ執行更新動作之構成（在各空白期間 Hb不執行更新動作之構成）亦可。 ' [A-3-2 :第2變形例] B 於以上之形態，例示定期性執行更新動作之構成。對 此，於本變形例中，僅於電壓VrefO比電壓Va下降之 時，執行更新動作。 第7圖是表示被配置在本變形例之各單位電路U之 基準電壓生成電路21之構成的電路圖。如同圖所示般， 本變形例中之基準電壓生成電路21是具有比較電路 (CMP ) 28。該比較電路28是比較被施加於端子202之 g 電壓Vr2和補償用電晶體Ta之閘極端子之電壓VrefO， 因應該比較結果，控制開關元件SW之開關的手段。更具 體而言，是比較電路28是於電壓VrefO於低於電壓Vr2 . 之時，使開關元件S W當作接通狀態，執行更新動作，於 第壓VrefO超過電壓Vr2之時，將開關元件SW維持於斷 開狀態。電壓Vr2是被設定成從電壓VrO至電壓Va中之 任一位準（VrO < Vr2 < Va= VrO + Vthl )。

於該構成中，於不發生負極性之時（完全不發生雜訊 之時及由於雜訊使電壓Vref上升之時）’由於電壓VrefO -34- 1314398 比電壓Vr2高，故開關元件SW被維持於斷開狀態。因 此，於此時，更新動作不被執行。對此，當發生負極性雜 訊，電壓VrefO低於電壓Vr2時，依據比較電路28，開 關元件SW成爲接通狀態。此時，在補償用電晶體Ta之 閘極端子被施加接通電壓Vr 1，執行更新動作。 如此一來，在本變形例中，由於僅限於在電壓VrefO 下降之時，執行更新動作，故不管有無雜訊，比起定期性 實施更新動作之第1實施形態之構成可以抑制消耗電力。

[A-3-3 :第3變形例] 接著，針對第3變形例予以說明。本變形例所涉及之 資料線驅動電路20中，與第1實施形態相同，不僅初期 化PINI，即使於該經過後，亦執行更新動作。 第8圖是表示單位電路U中之電流輸出電路23之前 段之構成的電路圖。如同圖所示般，於本變形例中，一個 單位電路U具有兩個基準電壓生成電路21a及21b。基準 電壓生成電路21a及21b之各個構成是與第1實施形態所 示之基準電壓生成電路21相同。即是，基準電壓生成電 路 21 a是因應補償用電晶體 Ta之閛極端子之電壓 Vref0_a，根據電流生成用電晶體Tb所生成之基準電流 1|"0_3而輸出基準電壓Vrefl_a，基準電壓生成電路21b是 根據因應電壓Vref0_b之基準電流Ir0_b而輸出基準電壓 Vref 1 b。 基準電壓生成電路21a之開關元件SW是藉由控制信 -35- 1314398 號SINI_a而控制開關，基準電壓生成電路21b之開關元 件SW是藉由控制信號SINI_b而控制開關。第9圖是用 以說明本變形例中之資料線驅動電路2 0之動作的時序 圖。於經過初期化期間ΡΙΝΙ之後，控制信號SINI_a及 S IN I_b是如第9圖所示般，在每特定期間P交互遷移至 高位準。因此，在基準電壓生成電路21a及21b，於每期 間P交互執行更新動作。即是，當在某期間P，基準電壓 生成電路2 1 a執行更新動作時，則在該下一個期間P，基 準電壓生成電路21b執行更新動作，並且在下一個期間 P，基準電壓生成電路21a執行更新動作之狀況。 如第8圖所示般，於基準電壓生成電路21a及21b之 後段，配置選擇電路29。該選擇電路29爲選擇基準電壓 生成電路21a所生成之基準電壓Vref_a及基準電壓生成 電路21b所生成之基準電壓Vref_b之任一者而施加至基 準電壓線25之手段，具有被配置在基準電壓生成電路 2 1 a之後段之開關元件SWa，和被配置在基準電壓生成電 路2 1b之後段之開關元件SWb。其中，開關元件SWa是 介存於基準電壓生成電路21a之電壓生成用電晶體Td之 閘極端子和基準電壓線2 5之間，藉由自控制電路3 0所供 給之選擇信號Sc_a控制開關。另外，開關元件SWb是介 存於基準電壓生成電路21b之電壓生成用電晶體Td之閘 極和基準電壓線25之間，藉由自控制電路30所供給之選 擇信號Sc_b控制開關。 如第9圖所示般，選擇信號Sc_a及Sc_b是在每期間 -36- 1314398 p交互成爲高位準。當更詳細敘述時，選擇信號Sc-a從 控制信號SINI_a成爲高位準之期間P之後的期間p之起 點至終點，成爲高位準。同樣的，選擇信號Sc_b是從控 制信號S IN I_b成爲高位準之期間P之後之期間P之起點 至終點，成爲高位準。換言之，選擇信號Sc_a是在控制 信號SlNI_b爲高位準之期間P成爲高位準，選擇信號 Sc-b是在控制信號SINI_a爲高位準之期間P，成爲高位 準。 於該構成中，藉由基準電壓生成電路21a及21b中之 一方執行更新動作之時，另一方則將基準電壓Verfl施加 至基準電壓線25。例如，控制信號SlNI_a成爲高位準， 在基準電壓生成電路2 1 a實施更新動作之期間P，由於選 擇信號SINI_b遷移至高位準，而開關元件SWb成爲接通 狀態’故以基準電壓生成電路21b所生成之基準電壓 Vref_b當作基準電壓Vrefl被施加至基準電壓線25。再 者’在控制信號SIN I_b成爲高位準之期間P，依據選擇 信號SINI_a開關元件Swa成爲接通狀態，而基準電壓 Vref_a則被輸出至基準電壓線25。 如此一來，於本變形例中，因基準電壓生成電路21a 及2 1 b相輔性動作’故不管電壓vref〇隨更新動作變動， 可以經常將一定基準電壓Vren供給至各電流輸出電路 23。因此’可以不需要禁止資料信號Xj之輸出之期間 (即是’ ί吏開關元件1 0 5設爲斷開之期間）或用以禁止此 之開關元件1 〇 5。 -37- 1314398 但是，於本變形例之構成中，在將基準電壓Vrefl之 供給源從基準電壓生成電路21a及21b之一方切換至另一 方的時序，有可能在基準電壓線24發生雜訊而使基準電 壓Vrefl變動。在此，在空白期間Hb中，設爲切換基準 電壓Vref之供給源（即是，使選擇信號Sc_a及Sc_b之 位準與以變化）的構成，並且即使與第1實施形態相同設 爲在空白期間Hb使開關元件1 05成爲斷開狀態之構成亦 ' 可。由於基準電壓Vrefl之供給源之切換所引起發生雜訊 ® 之期間的時間長，比起電壓VrefO隨著更新動作從接通電 壓Vrl變動至電壓Va之時間長爲相當短，故在該構成 中，則有可以縮短空白期間Hb之優點。 並且’在第8圖中，雖然例示具備有兩個基準電壓生 成電路21a及21b之單位電路U，但是亦可以採用具備有 一個單位電路U具備有3個以上之基準電壓生成電路 21。於該構成中，利用各基準電壓生成電路21在每期間 φ P順序執行更新動作，另外選擇電路29是在之後的期間P 選擇以在期間P中執行更新動作之基準電壓生成電路21 ' 所生成之基準電壓。 [A-3-4 :第4變形例] 第10圖是表示設置在本變形例之單位電路u之基準 電壓生成電路21之構成的電路圖。如同圖所示般，該基 準電壓生成電路21是具有電阻R以取代第丨實施形態中 之開關元件s w。即是，施加接通電壓v r丨之電壓供給線 -38- 1314398 27和補償用電晶體Ta之閘極端子是經由電阻R而 連接。電阻R是具有在該電阻R流入微小電流Ir 之高電阻値。電流Ir於電壓VrefO接近於電壓Va 時’則爲大略與流入補償用電晶體Ta之電流相等 流’或是僅比此大之電流。 若依據該構成，由於微小電流Ir自電壓供給線 • 由電阻R經常被供給至補償用電晶體Ta，故不執朽 * 實施形態或第1至3變形例般之更新動作，可以將· t 成用電晶體Tb之閘極端子之電壓VrefO維持成電壓 因此，可以簡化基準電壓生成電路21之構成或用必 該動作之構成（例如，控制電路3 0 )。並且，於動 中，因補償用電晶體Ta之閘極端子之電壓藉由電阻 維持大略一定，故適當省略用以保持該電壓之電 C1。 [A-3-5 :其他之變形例] 第1實施形態或第1至第4變形例之各個可加i 般之變形。 (1 )於以上形態中，雖然例示在補償電路2 1 1 準電壓線25之間插入電流生成用電晶體Tb及變g 2 1 3之構成，但是即使爲省略電流生成用電晶體Tb 換電路2163之構成，即是，將補償電路21 1所生尽 壓Vref原樣地施加至基準電壓線25，而供給至電拐 電路23之構成（即是，將補償用電晶體Ta之閘極頭 :電性 :度般 .位準 之電 27經 :第1 :流生 Va。 、控制 :構成 R被 容器 下述 和基 電路 及變 之電 輸出 子連 -39- 1314398 結至基準電壓線25之構成）亦可。若依據該構成’則有 可以簡化各單位電路U之構成的優點。若依據如第1實 施形態般基準第壓生成電路21具備有電流生成用電晶體 T b和變換電路2 1 3之構成時，比起本變形例之構成，則 達到可使基準電壓Vrefl安定於所期待之位準之效果。針 對該效果，當詳細說明時則如下述般。 於本變形例之構成中，電流輸出電路23之所有電晶 體Tf 1至Tf4是共同被連接於補償用電晶體Ta之閘極端 子。在此，當在各電晶體Tf之閘極端子和源極端子之間 發生電流之洩漏時，補償用電晶體Ta之電壓VrefO則從 所期待之位準下降。於本變形例之構成中，由於對補償用 電晶體Ta之閘極端子直接連接多數之電晶體Tf，故有在 電晶體Tf發生電流而使洩漏電壓VrefO下降之問題’其 發生可能性非常高。 並且，爲了實現畫像之多灰階化’雖然產生需要增加 資料信號Xj之電流値之階段數，但是爲此由於必須增加 電晶體Tf之個數，故該問題更爲顯著。 另外，於第1實施形態中，藉由在補償用電晶體Ta 之閘極端子連接一個電流生成用電晶體Tb，對應於電壓 VrefO之基準電壓Vrefl是依據電流生成用電晶體Tb及變 換電路213所生成，並且被施加至各電晶體ΤΠ至Tf4之 閘極端子。因此，假設在電流輸出電路23之任一電晶體 Tf發生電流洩漏，則可以將基準電壓Vrefl維持於所期待 之位準，其結果則有可以以高精度控制資料信號Xj之電 -40- 1314398 流値。 (2 )於以上之各形態中，雖然例示在電流生成用電 晶體Tb之閘極端子連接電容器C1之構成，但是該電容 器C1不一定需要。例如，若藉由補償用電晶體Ta或電 流生成用電晶體Tb之閘極電容，可取得與各形態相同之 作用時，則不需要將電容器C1從其他之要件獨立設置。 (3 )於以上之各形態中，雖然例示補償用電晶體Ta 和電流用電晶體Tb具有相同特性之構成，但是該些特性 不一定要嚴格一致。例如，在對藉由光電裝置1所顯示之 畫像，視覺上不產生影響之範圍下，即使補償用電晶體 Ta之臨界電壓Vthl和電流生成用電晶體之臨界電壓Vth2 互相不同亦可。 (4) 適當變更構成基準電壓生成電路21之個電晶體 之導電型。例如，亦可以採用基準電壓生成電路21中， 將η通道型之電晶體（Ta、Tb及Td)置換成p通道型之 電晶體，將P通道型之電晶體（Tel及Tc2)置換成η通 道型之構成。但是，於該構成中，也需要將例如第1圖所 示之電源電位Vdd置換成接地電位Gnd，並且將接地電位 Gnd置換成電源電位Vdd。 (5) 畫素電路40之構成是被任意變更。因此，資料 信號Xj之態樣也因應畫素電路40之構成而被適當變更。 例如，於以上之各形態中，雖然例示輸出因應灰階資料D 之電流値之資料信號Xj的光電裝置1，但是即使以因應 灰階資料D之時間密度，輸出將成爲第1電流値及第2 -41 - 1314398 電流値之資料信號Xj之脈衝寬調製方式的光電裝置，亦 適用本發明。再者，於每各列順序輸出資料信號Xj之點 順序驅動方式，及全列份之資料信號XI至χη —起被輸 出之線順序驅動方式之任一光電裝置亦可適用本發明。 [Β :第2實施形態] 接著，針對本發明之第2實施形態予以說明。並且， 針對本實施形態中，與第1實施形態相同之要素，賦予相 同之符號，適當省略該說明。 [Β-1 _·資料線驅動電路之構成] 第1 1圖是表示資料線驅動電路20所包含之一個單位 電路U之具體構成。並且，於同圖中，雖然僅圖式第j列 之單位電路U之構成，但是其他之單位電路U之構成也 相同。如第11圖所示般，各單位電路U是具有經由基準 電壓線25而互相連接之基準電壓生成部之基準電壓生成 電路21，和屬於電流輸出部之電流輸出電路23。各電流 輸出電路23之構成是與第1實施形態相同。被配置在各 單位電路U之後段之所有開關元件1 05是因應自控制電 路3 0被共通供給之致能信號SENB而控制開關。 第12圖是用以說明資料線驅動電路20之動作的時序 圖。如同圖所示般，致能信號SENB是在從投入光電裝置 1之電源之時序的時點t0至時點t3之初期化期間ΡΙΝΙ ’ 維持低位準。並且，致能信號SENB是當經過初期化期間 -42- 1314398 PINI之終點的時點t3時，在選擇任一之掃描線101之水 平掃描期間Η，維持高位準，並且從各水平掃描期間H之 終點之時點t4，至下一個水平掃描期間Η之起點的時點 t7爲止之空白期間Hb，維持低位準。 [基準電壓生成電路之構成] 第11圖所示之基準電壓生成電路21是生成將成爲資 料信號Xj之電流値之基準的基準電壓Vrefl之電路，以 生成將成爲基準電壓Vrefl之基礎的基準電流IrO之電流 生成用電晶體TrA;爲電容部之電容器C1;輸出基準電 壓Vrefl之電壓生成用電晶體TrB ;和4個開關元件 SWA、SWB、SWC、SWD 所構成。 基準電壓生成電路21是由電源電路（省略圖示）供 給電源電位Vdd和設定成比此更低位之特定電位Vref。 例如，電源電位Vdd爲15V之時，電位Vref則設定成 1 3 V左右。 電容器C1是一方端子連接於電源電位Vdd，另一方 端子被連接於電流生成用電晶體TrA之閘極端子，擔任保 持電流生成用電晶體TrA之閘極端子之電壓的任務。 電壓生成用電晶體TrB爲η通道型，在施加接地電路 Gnd之接地線連接源極端子，並且閘極端子和汲極端子是 互相被連接（二極體連接），汲極端子是經由基準電壓線 25而與電流輸出電路23之電晶體Tf ( Tfl至Tf4)之閘 極端子連接。 -43 - 1314398 開關兀件SWA是一方之端子連接於電源電位Vdd， 另一方端子連接於電流生成用電晶體TrA之源極端子，因 應來自控制電路3 0之控制信號S A而切換成連接狀態 (導通狀態）及非連接狀態（非導通狀態）中之任一者。 本實施形態之開關元件SWA是於控制信號SA爲高位準 之時成爲連接狀態，於低位準之時成爲非連接狀態。 開關元件SWB是一方端子被連接於電位Vref，另一 方端子被連接於電流生成用電晶體TrA之源極端子，因應 來自控制電路3 0之控制信號SB而切換至連接狀態及非 連接狀態中之任一者。本實施形態之開關元件SWB是控 制信號SB於高位準之時成爲連接狀態，於低位準之時成 爲非連接狀態。 開關元件SWC是一方端子連接於電流生成用電晶體 TrA之閘極端子，另一方之端子連接於電流生成用電晶體 TrA之汲極端子，因應來自控制電路30之控制信號SC而 切換至連接狀態及非連接狀態中之任一者。本實施形態之 開關元件SWC式控制信號SC高位準之時成爲連接狀態， 於低位準之時成爲非連接狀態。 開關元件SWD是一方端子被連接於電流生成用電晶 體TrA之汲極端子，另一方之端子被連接於電壓生成用電 晶體TrB之汲極端子，因應來自控制電路3 0之控制信號 SD而切換至連接狀態及非連接狀態中之任一者。本實施 形態之開關元件S WD是於控制信號S D爲高位準之時成 爲連接狀態，於低位準之時成爲非連接狀態。 -44- 30 1314398 電流生成用晶體TrA爲p通道型，來自控制電路 之控制信號SA爲高位準，並且控制信號SB爲低位準 時，開關元件SWA爲連接狀態，並且開關元件SWB成 非連接狀態，在源極端子被施加電源電位Vdd，控制信 SB爲高位準，且控制信號SA爲低位準之時，開關元 SWB爲連接狀態，並且開關元件SWA成爲非連接狀態 在源極端子施加電位Vref。並且，如第12圖所示般， 制信號SA和SB互相反轉，被控制成邏輯位準不共通。 再者，電流生成用電晶體TrA是來自控制電路3 0 控制信號SC爲高位準之時，開關元件SWA成爲連接 態，聞極端子和汲極端子互相被連接（二極體連接）。 且，來自控制電路30之控制信號SD爲高位準之時， 關元件SWD成爲連接狀態，電流生成用電晶體TrA之 極端子和電壓生成用電晶體TrB之汲極端子被連接。 [B-2 :第2實施形態之動作] 接著，說明本實施形態之動作。並且，本實施形 中，針對基準電壓生成電路21以外之動作，由於與第 實施形態相同，故以下以基準電壓生成電路2 1之動作 點說明。 第12圖是說明基準電壓生成電路21之動作的時 圖。如第12圖所示般’基準電壓生成電路21動作期間 是被區分成由時點10至時點11之期間a (第1期間） 由時點11至時點t2之期間B (第2期間）、由時點t2 之 爲 號 件 y 控 之 狀 並 開 汲 態 1 重 序 至 -45- 1314398 時點t3之期間C (第3期間）和由時點t3至時點t4之期 間D (第4期間）。第13圖是表示期間A中之單位電路 U之狀態的電路圖，第14圖是表示期間B中之單位單電 路U之狀態的電路圖，第15圖是表示期間C中之單位電 路U之狀態的電路圖，第1 6圖是表示期間D中之單位電 路U之狀態之電路圖。以下，將基準電壓生成電路21之 動作區分成期間A至期間D之各個而予以說明。 [期間A之動作] 首先，期間A是如第12圖所示般，藉由控制電路30 致能信號SENB被設定成低位準，控制信號SA被設定成 高位準，控制信號SB被設定成高位準，控制信號SC被 設定成高位準，控制信號被設定成高位準。藉由該設定’ 如第13圖所示般，開關元件SWA成爲非連接狀態’開關 元件SWB和開關元件SWC和開關元件SWD成爲連接狀 態。因此，在電流生成用電晶體TrA之源極被施加電位 Vref，電流生成用電晶體TrA之閘極端子和汲極端子互相 被連接（二極體連接）’電流生成用電晶體TrA之汲極端 子和電壓生成用電晶體TrB之汲極端子被連接。 藉由該連接之狀態，電流生成用電晶體TrA之閘極端 子之電位是成爲藉由電流生成用電晶體TrA和電壓生成用 電晶體TrB之接通電阻之比而所決定之電位，接通電阻之 比是由電流生成用電晶體TrA和電壓生成用電晶體TrB 之各個閘極寬度和閘極長度和移動度之比所決定。例如， -46 - 1314398 當電流生成用電晶體TrA之閘極寬度=5 y m，閘極長度 = 10/zm’移動度= 0.5’電壓生成用電晶體TrB之閘極寬 度= 5/zm’閘極長度=15/zm，移動度=1.0時，電流生 成用電晶體TrA和電壓生成用電晶體TrB之接通電阻之 比則成爲4: 3。當設爲電位Vref=13V之時，電流生成 用電晶體TrA之閘極端子之電位成爲= Vrefx3/(3+4)与 5.57 V。並且，於該期間A中，被輸出至基準電壓線25 之基準低電壓Vrefl雖然還未被設定成期待値，但是在期 間A中，由於開關元件1 05依據低位準之致能信號SENB 而成爲非連接狀態，故不會對資料線1 03輸出不安定之資 料印號Xj。 [期間B之動作] 接續於期間A之期間B是如第12圖所示般，藉由控 制電路3 0，致能信號S E B保持低位準，控制信號S A保 持低位準，控制信號SB保持高位準，控制信號SD保持 低位準，控制信號S C從高位準切換至低位準。依據該設 定，則如第14圖所示般，開關元件SWD成爲非連接狀 態。接著因在電流生成用電晶體TrA之源極端子施加電位 Vref，電流生成用電晶體TrA之閘極端子和汲極端子被連 接（二極體連接），故當電流生成用電晶體TrA之臨界電 壓設爲VthA時，電流生成用電晶體TrA之閘極電位則漸 漸上升，到達「Vref- VthA」。 -47- 1314398 [期間C之動作] 接續於期間B之期間C是如第12圖所示般，藉由控 制電路3 0，致能信號SEB保持低位準，控制信號S A保 持低位準，控制信號SB保持高位準，控制信號SD保持 低位準，控制信號SC從高位準切換至低位準。依據該設 定，則如第15圖所示般，開關元件SWC成爲非連接狀 態。因電流生成用電晶體TrA之閘極端子和汲極端子成爲 非連接狀態，故電容器C1保持著電位「Vref — VthA」。 [期間D之動作] 接著，期間D是如第1 2圖所示般，藉由控制電路3 0 控制信號SC保持低位準，致能信號SENB從低位準切換 高位準，控制信號SA從低位準切換至高位準，控制信號 SB從高位準切換至低位準，控制信號SD從低位準切換至 高位準。藉由如此之設定，則如第1 6圖所示般，開關元 件S W A成爲連接狀態，開關元件S WB成爲非連接狀態， 被施加至電流生成用電晶體TrA之源極端子之電位，是從 電位Vref切換至電源電位Vdd，開關元件SWB成爲連接 狀態，電流生成用電晶體TrA之汲極端子和電壓生成用電 晶體TrB之汲極端子被連接。再者，由於電流生成用電晶 體TrA之閘極端子是藉由電容器C1保持電位「Vref-VthA」，故從電源電位Vdd朝向接地電位Gnd發生基準 電流Ir〇。並且，藉由電壓生成用電晶體TrB，基準電壓 Vrefl從基準電壓線25被供給至電流輸出電路23。 -48- 1314398 當電流輸出電路23之基準電壓Vref被供給至電晶體 Tf ( Tfl至Tf4 )，對應於灰階資料D之電晶體Te ( Tel 至Te4)成爲接通狀態時，電流I (從Π至14中所選擇 出之1個以上之電流）流入至電晶體Tf，加算該些電流 之信號則當作資料信號Xj而被供給至資料線1 03。 基準電流I r 0當將電流生成用晶體T r A之增益係數設 爲/3，將電流生成用電晶體TrA之臨界電壓設爲VthA， 將電流生成用電晶體TrA之閘極-源極間之電位設爲Vgs 時，因爲 Vgs=Vdd-(Vref — VthA)，故成爲 Irl=(l/2)x β x (Vgs-VthA)2 = (l/2)xyS x(Vdd-(Vref- V th A) - Vth A)2 = (l/2)x /3 x(Vdd-Vref)2。即是，基準電流IrO不會被電流生 成用電晶體TrA之臨界電壓VthA影響，由電源電位Vdd 和電位Vref之設定所決定。 再者，空白期間Hb (期間A和期間B和期間C )中 之更新動作，是在於水平掃描期間Η之期間D之間，電 容器C1之電位「Vref— VthA」開始下降之前執行（第12 圖之時點t4至時間t7 )。該更新動作是在互相前後之水 平掃描期間之間的空白期間或是互相前後之垂直掃描期間 之間的控制期間執行。 如上述般之說明，於本實施形態中，基準電流IrO (或基準電壓Vrefl )是不被電流生成用電晶體TrA之臨 界電壓VthA影響，因應電源電位Vdd和電位Vref而決 定。因此，降低由於製造過程所引起之臨界電壓VthA之 偏差或因應此之特性之誤差，可以高精度生成所期待之電 -49- 1314398 流値之基準電流IrO (或是所期待之電壓値之基準電壓 Verfl )。再者，由於藉由多次執行更新動作，基準電流 IrO之電流値隨時被設定成期待値，故可以將安定之基準 電壓Vrefl供給至電流輸出電路23。 [B-3 :第2實施形態之變形例] 可以在以上之第2實施形態加上各種變形。若例示具 體性之變形態樣，則如以下所示般。並且，即使適當組合 以下之個態樣亦可。 [B-3-1 :第1變形例] 於第2實施形態中，雖然例示在資料線驅動電路20 所包含之各單位電路U，含有一個基準電壓生成電路21 和一個電流輸出電路23之構成。對此，於本變形例中， 則與第5圖之構成相同，多數電流輸出電路23是被連接 於一個基準電壓生成電路21。 第17圖是表示本變形例中之資料線驅動電路2之構 成的電路圖。如第17圖所示般，被連接於基準電壓生成 電路21之電壓生成用電晶體TrB之汲極端子之基準電壓 線25’是共通連接於多數電流輸出電路23之電晶體Tf (ΤΠ至Tf4 )之閘極端子。若依據該構成’比起在各單 位電路U設置基準電壓生成電路21之構成，可縮小電路 之規模。 -50- 1314398 [B-3-2 :第2變形例] 於第1實施形態中，例示著在資料線驅動電路2 0所 包含之—個單位電路U，含有一個基準電壓生成電路21 之構成。對此’於本變形例中，與第8圖所示之構成相 同’兩個基準電壓生成電路21中之任一者是選擇性被連 接於電流輸出電路23。 第18圖是表示本變形例中之資料線驅動電路20之構 成之電路圖。如第1 8圖所示般，資料線驅動電路2 0之單 位電路U是包含有兩個基準電壓生成電路21A、21B、選 擇電路29、電流輸出電路23。基準電壓生成電路21A、 21B之各構成是與第11圖所示之第2實施形態之基準電 壓生成電路21相同。 基準電壓生成電路21A之開關元件s WA、S WB、 SWC、SWD各藉由來自控制電路30之控制信號SA1、 SB1、SCI、SD1被控制。再者，基準電壓生成電路21B 之開關元件SWA、SWB、SWC、SWD各藉由來自控制電 路30之控制信號SA2、SB2、SC2、SD2被控制。 選擇電路29是具有開關元件SW1、SW2。開關元件 SW1是一方端子被連接於基準電壓生成電路21A之電流 生成用電晶體TrA之閘極端子（基準電壓Vrefl A )，並 且另一方端子被連接於基準電壓線2 5，因應來自控制電 路3 0之控制信號，切換成連接狀態及非連接狀態。開關 元件SW2是一方端子被連接於基準電壓生成電路21B之 電流生成用電晶體 TrA之閘極端子（基準電壓 -51 - 1314398

VreflB )，並且另一方端子被連接於基準電壓2 5，因應 來自控制電路30之控制信號S2而切換至連接狀態及非連 接狀態中之任一者。 接著，針對藉由控制電路30之基準電壓生成電路 21A、21B之動作，使用第18圖及第19圖予以說明。第 19圖是說明藉由控制電路30之基準電壓生成電路21A、 21B和選擇電路29之動作的時序圖。如第19圖所示般， 因應來自控制電路30之控制信號SA ( SA1、SB1、SCI、 SD1)而在基準電壓生成電路21A之電流生成用電晶體 TrA之閘極端子生成基準電壓VerflA之動作，是與參照 第12圖所說明之動作（基準電壓生成電路21生成基準電 壓Vrefl之動作）相同。 在第19圖所示之時點t3，基準電壓生成電路21A成 爲期間D，基準電壓生成電路21A之電流生成用電晶體 TrA之閘極電位Vrefl A被保持於Vref— VthA。於該時點 藉由控制電路3 0之控制信號S 1從低位準切換成高位準， 選擇電路29之開關元件SW1成爲連接狀態，在基準電壓 線25，供給基準電壓生成電路21 A之電流生成用電晶體 TrA之閘極電位Vrefl。另外，控制信號S2是保持低位 準。 另外，基準電壓生成電路21B從時點t3成爲期間 Α»在時點t4成爲期間B’在時點t5成爲期間C»在時點 t6成爲期間D。在時點t6，基準電壓生成電路21B之電 流生成用電晶體TrA之閘極電位VreflB被保持於Vref— -52- 1314398

VthA。於該時點，藉由控制電路30之控制信號S2是從 低位準切換至高位準，選擇電路29之開關元件SW成爲 連接狀態，在基準電壓線2 5被供給基準電壓生成電路 2 1B之電流生成用電晶體TrA之閘極電位 VreflB。另 外，控制信號S 1是從高位準切換至低位準，選擇電路29 之開關元件S W 1是成爲非連接狀態。 在時點t7，基準電壓生成電路21A在次成爲期間 A，在時點11 0成爲期間D，控制信號S1從低位準切換至 高位準，選擇電路29之開關元件SW1成爲連接狀態，在 基準電壓線25被供給著基準電壓生成電路2 1A之電流生 成用電晶體TrA之閘極電位VreflA。另外，控制信號S2 是由高位準切換至低位準，選擇電路29之開關元件SW2 是成爲非連接狀態。 以後，重複時點t3至時點110之動作，對基準電壓 線25交互供給基準電壓生成電路2 1 A之電流生成用電晶 體TrA之閘極電位VerflA，和基準電壓生成電路21B之 電流生成用電晶體TrA之閛極電位VerFIB。 若依據以上形態，藉由控制成使兩個基準電壓生成電 路2 1 A、2 1 B予以交互動作，則可經常供給安定基準電壓 至基準電壓線25。再者，即使於無法在長期間設定空白 期間之時，亦可經常供給安定之基準電壓至基準電壓線 25 ° [B-3-3 :第3變形例] -53- 1314398 在第2實施形態中，雖然例示資料線驅動電路20所 包含之一個單位電路U，含有基準電壓生成電路21和電 流輸出電路23之構成。對此，於本變形例中，是採用將 藉由電流生成用電晶體TrA所生成之基準電流Ir〇直接輸 出至資料線1 03，而驅動畫素電路40之脈衝寬調製 (PWM: Pulse Width Modulation)方式之 PWM 用電路。

第20圖是表示本變形例中之資料線驅動電路20之構 成的電路圖。如第20圖所示般，資料線驅動電路20之單 位電路U是包含一個基準電流生成電路210。基準電流生 成電路210是包含有電流生成用電晶體TrA、電容器 C1、4個開關元件SWA、SWB、SWC ' SWD還有電晶體 TrD。電流生成用電晶體Tr A、電容器Cl、3個開關元件 SWA、SWB、SWC之構成是與第1 1圖之基準電壓生成電 路2 1相同。 開關元件SWD是一方端子被連接於電流生成用電晶 體TrA之汲極端子，另一方端子則自電源電路（省略圖 示）被供給比電位Vref和電流生成用電晶體TrA之臨界 電壓之差更低之電位Vref2。 電晶體TrD爲η通道型’源極端子是被連接於電流生 成用電晶體TrA之汲極端子’汲極端子是被連接於開關於 件1 05之一方之端子’定義資料信號Xj之脈衝寬之灰階 資料D是由控制電路被供給至閘極端子。即是，自電晶 體TrD經由基準電流線220而被輸出至資料線1〇3之資料 信號Xj，是在整個因因應灰階資料D之脈衝寬，成爲電 -54- 1314398 流値爲基準電流IrO之脈衝信號。 [B-3-4 :第4變形例] 於第3變形例中，雖然例示將PWM用電路當作基準 電流生成電路2 1 0彩色之構成，但是於以下之變形例中， 各個採用選擇性輸出藉由個別之電流生成用電晶體TrA而 所生成之多數基準電流IrO，而驅動畫素電路1 0之脈衝振 幅調製（PAM: pulse amplitude modulation)方式之電流 加算型電路。 第21圖是表示本變形例中之一個單位電路U之構成 的電路圖。如第21圖所示般，本變形例之單位電路U是 包含一個基準電流生成電路211。該基準電流生成電路 211是包含電容器C1、兩個開關元件SWA及SWB、4個 電流生成用電晶體TrA ( TrAl至TrA4 ) 、4個開關元件 SWC(SWC1 至 SWC4) 、4 個開關元件 SWD(SWD1 至 SWD4) 、4 個電晶體 TrD(TrDl 至 TrD4)。 4個電流生成用電晶體TrA是互相連接於各個源極 端，並且各個之閘極端子是共通連接於電容器C1之一方 端子。再者，各電流生成用電晶體TrA之汲極端子是被連 接於被配置在後段之一個電晶體TrD之源極端子。在4個 電晶體TrD之各個端子被供給灰階資料D之各位元，各 個汲極端子相對於開關元件105是共通連接。即是，本變 形例之單位電路U是成爲並列配置以電流生成用電晶體 TrA和電晶體TrD和開關元件SWC及SWD所構成之電路 -55- 1314398 (即是，與第20圖相同之電路）之4個的構成。 4個開關元件SWC(SWC1至SWC4)之各個是一方 端子被連接於電流生成用電晶體TrA(TrAl至TrA4)之 閘極端子，另一方之端子是被連接於電流生成用電晶體 TrA ( TrAl至TrA4 )之汲極端子，因應來自控制電路30 之控制信號SC而切換成連接狀態及非連接狀態中之任一 者。再者，4個開關元件SWD(SWD1至SWD4)之各個 是一方端子被連接於電流生成用電晶體TrA ( TrAl至 TrA4)之汲極端子，另一方端子是被連接於電位Vref2, 因應來自控制電路30之控制信號SD，切換成連接狀態及 非連接狀態中之任一者。 4個電晶體TrD中之至少一個當因應灰階資料D而被 選擇出時，依據對應於該電晶體TrD 1之電流生成用電晶 體TrA而所生成的基準電流IrO是以基準電流線220被加 算，並且當作資料信號Xj被輸出至資料線1 。如此一 來，於本變形例中，4個電晶體TrD 1至TrD4是當作將因 應基準電流IrO之資料信號Xj輸出至資料線103之手段 (信號輸出手段）而發揮功能。若依據該構成，由於可以 不需要第11圖中之電流輸出電路23，故可以刪減單位電 路U之配置所須之面積。 [B-3-5 :其他之變形例] 於第2實施形態或該變形例之各個，可加上下述般之 變形。 -56- 1314398 (1 )於第2實施形態中，雖然例示在互相前後之水 平掃描期間之間之空白期間或是相互前後之垂直掃描期間 之間的空白期間執行更新動作之構成，但是即使將多數水 平掃描期間Η或多數垂直掃描期間當作單位而執行1次 之更新動作之構成亦可。例如，採用每僅以特定次數選擇 畫素區域Ρ之所有掃描線1 〇1時執行更新動作之構成。 (2)於第2實施形態中，雖然以ρ通道型之電晶體 構成電流生成用電晶體TrA，以η通道型之電晶體構成電 壓生成用電晶體TrB之時，予以說明，但是即使以η通道 型之電晶體構成電流生成用電晶體TrA，以ρ通道型之電 晶體構成電壓生成用電晶體TrB亦可。 (3 )於第2實施形態中，雖然說明在期間A，使開 關元件SWD設爲連接狀態，連接電流生成用電晶體TrA 之汲極端子和電壓生成用電晶體TrB之汲極端子，設定電 流生成用電晶體TrA之閘極端子之電位，但是即使爲將電 流生成用電晶體TrA爲接通之電壓施加至電流生成用電晶 體TrA之閘極端子和汲極端子之構成亦可。若設爲如此之 構成，則可以使更新動作所須之期間，從（期間A +期間 B +期間C )成爲（期間B +期間C )，可以使更新動作 之期間僅縮短期間A。 (4 )於第2實施形態中，雖然例示控制信號S A和 控制信號SB之兩系統之信號從控制電路30被輸出之構 成，但是即使從控制電路3 0是僅輸出控制信號S A及控 制信號SB之一方，另一方之信號是以藉由反相器反轉邏 -57- 1314398 輯位準而予以生成亦可。 (5 )於第2變形例中，如第1 8圖所示般， 以兩個基準電壓生成電路21A、21B和選擇電 成，但是即使將基準電壓生成電路21A、21B之 用電晶體TrB設爲共通，使成爲交互輸出基準電 亦可。再者，第2變形例中，雖然例示兩個基绿 電路21A及21B經由選擇電路29而被連接於一 出電路23之構成，但是如第1變形例例示般， 電流輸出電路23經由選擇電路29而連接於兩個 生成電路21A及21B亦可。 (6 )於以上之各形態中，雖然說明在電 晶體TrA之閘極端子連接電容器C 1，但是若 流生成用電晶體TrA之閘極端子之電壓，不一 亦可。 φ [C :第3實施形態] ' 接著，針對本發明之第3實施形態予以說明 -· 本實施形態中針對與第1實施形態共通之要素藤 - 號，適當省略該說明。 [C-1 :第3實施形態之構成] 第2 2圖是表示本實施形態之資料線驅動電丨 一個單位電路U之構成的電路圖。如同圖所示 位電路U是具備有基準電壓生成電路21和電滴 雖然雖然 路29構 電壓生成 流之構成 電壓生成 個電流輸 即使多數 基準電壓 生成用電 以保持電 要電容器 。並且， 予相同符 !· 20中之 般，該單 輸出電路 -58-

1314398 23。電流輸出電路23之構成是與第1實施形態相同 第22圖所示般，本實施形態之基準電壓生成電路21 含有P通道型之電流生成用電晶體TrA、n通道型之 生成用電晶體TrB、電容器C2和4個開關元件SW( 至 S W4 )。 電流生成用電晶體TrA是用以生成基準電流IrO 段，在該源極端子被供給電源電位Vdd。電壓生成電 TrB是生成因應基準電流IrO之基準電壓Vrefl而輸 基準電壓線2 5之手段。電壓生成用電晶體TrB之閘 子及汲極端子是共通被連接於電流生成用電晶體TrA 極端子和基準電壓線25。再者’電壓生成用電晶體 之源極端子被接地。 電容器C2是在第1電極Ε1和第2電極Ε2之間 在介電體的電容。第1電極E1是經由開關元件SW1 連接至端子T1，並且經由開關元件SW2而被連接於 T2。在端子T1是藉由電源電路（省略圖示）而被施 壓VINI。同樣的，在端子T2是被施加電壓Vref。另 第2電極E2是被離接於電流生成用電晶體TrA之閘 子。並且，即使爲用以保持電流生成用晶體TrA之閘 子之電壓Vg之保持電容被插入於電流生成用電晶體 之閘極端子和源極端子之間的構成亦可。 開關元件SW3是介存於電流生成用電晶體TrA 極端子和接地電位Gnd之間。開關元件SW4是介存 流生成用電晶體TrA之閘極端子和汲極端子之間。因 。如 是包 電壓 S W1 之手 曰 晶體 出至 極端 之汲 TrB 隙存 而被 端子 加電 外， 極端 極端 TrA 之閘 於電 此， -59- 1314398 當開關元件SW4遷移至接通狀態時，電流生成用電晶 TrA則被二極體連接。 各開關元件SW是被供給此之控制信號s ( S 1 S4 )成爲高位準時，則遷移至接通狀態（導通狀態）， 成爲低位準時，則遷移至斷開狀態（非導通狀態）之 關。例如，開關元件SW1若控制信號S1爲高位準時， ' 成爲接通狀態，若爲低位準時，則成爲斷開狀態。各控 _ ’ 信號s是自控制電路3 0被供給。 [C-2 :第3實施形態之動作] 第23圖是用以說明本實施形態中之基準電壓生成 路2 1之動作的時序圖。於本實施形態中，將致能信 S ΕΝΒ維持高位準之水平掃描期間Η (第4期間Ρ4 )和 能信號SENB維持低位準之空白期間Hb當作週期Τ， 多次執行更新動作。空白期間Hb是被區分成第1期間 φ 和第2期間P2和第3期間P3。第1期間和第2期間是 ' 以補償電流生成用電晶體TrA之臨界電壓Vth之誤差（ -· 差）之期間，第3期間P 3和期間P 4 (水平掃描期間F . 爲實際上用以生成基準電流Ir〇之期間。 控制信號S 1是在空白期間Hb，維持高位準，並且 水平掃描期間維持低位準。另外，控制信號S2是反轉 制信號S 1之邏輯位準之信號，在空白期間Hb維持低 準，並且在水平掃描期間Η維持高位準。控制信號S 3 在空白期間Hb之第1期間Ρ1維持高位準，在除此之 體 至 當 開 則 制 電 號 致 以 P1 用 偏 在 控 位 是 外 -60 - 1314398 的期間，維持低位準。控制信號s 4是在空白期間H b之 第1期間P 1和第2期間P 2中維持高位準，在除此之外之 期間維持低位準。 接著’參照第23圖及第24圖說明基準電壓生成電路 之具體性動作。第2 4圖是表示第1期間p1至第4期間 P4之各個中之基準電壓生成電路21之等效構成之電路 圖。 | 如第2 3圖所示般’在第1期間p1中，控制信號s j 和S 3和S 4維持高位準，並且控制信號8 2維持低位準。 因此，開關元件SW1和SW3和SW4遷移至接通狀態，並 且開關元件SW2維持斷開狀態。即是，如第24圖之部分 (a )等效性圖示般，電壓INI被施加於電容器C2之第1 電極E1，並且電容器C2之第2電極E2(電流生成用電 晶體TrA之閘極端子）之電壓Vg下降至接地電位Gnd。 經過第1期間P1後之第2期間P2，控制信號S3遷 φ 移至低位準，並且除此以外之控制信號S是維持與第1期 ' 間p 1之位準。因此，如第24圖之部分（b )等效性圖示 - 般，藉由開關元件SW3遷移至斷開狀態，停止對第2電 • 極E2供給接地電路Gnd。其結果，第2電極E2之電壓 Vg是從在第1期間P1中所設定之接地電位Gnd漸漸上 升，如第23圖及第24之部分（b )所示般，在到達電源 電位Vdd和電流生成用電晶體TrA之臨界電壓Vth之差 値（Vdd-- Vth)之階段安定。即是，在第2期間中，第 2電極E2之電壓Vg是被設定成因應電源電位Vdd和臨 -61 - 1314398 界電壓Vth之電壓値。 在經過第2期間P 2後之第3期間P 3中，控制信號 S4遷移至低位準，並且其此之外之控制信號s是維持與 第2期間P2相同位準。因此，如第24圖之部分（c )所 示般，藉由開關元件SW4遷移至斷開狀態，解除電流生 成用電晶體TrA之二極體連接。在第3期間P3中，第2 電極E2之電壓Vg是被維持於「vdd— Vth」。 接著，在經過第3期間P 3之第4期間P 4中，控制信 ® 號s 1從高位準遷移至低位準，並且控制信號S 2從低位準 遷移至高位準。因此，被施加至第1電極E1之電壓是從 端子T1之電壓VINI變化成端子T2之電壓Vref。於第4 期間P4中，第2電極E2由於爲電性浮動狀態，故藉由電 容器C2中之電容耦合，第2電極E2之電壓Vg是僅有因 應第1電極E1之電壓變動部分Δν(=νΐΝΙ— Vref)之 位準。更具體而言，第2電極E2之電壓之變動量是利用 φ 因應電流生成用電晶體TrA之閘極電容或寄生於該附近之 電容（在電流生成用電晶體TrA之閘極端子和源極端子之 ' 間插入保持電容之構成中’又有保持電容之靜電電容）之 係數k而表現出「k · △ V」。即是，如第24圖之部分 (d )所示般，在第4期間P4 ’藉由該變動後之電壓Vg (=Vdd — Vth - k · △ V )被施加於閘極端子，電流生成 用電晶體TrA遷移至接通狀態，該源極端子和汲極端子之 間流動有基準電流IrO。 在第4期間P4中，若假設電流生成用電晶體TrA在 -62- 1314398 飽和狀態下動作時，基準電流IrO是藉由以下 IrO= {β /2) · (Vgs-Vth)2 該式中之電壓Vgs是電流生成用電晶體 一源極間之電壓。現在’在第4期間P4中， 子之電壓Vg被設定成「Vdd-Vth— k. Δν」 源極間之電壓Vgs是以「Vdd— ( Vdd— Vth — ' 」。當將該電壓Vgs代入至上式而予以變形時 下之式。

^ IrO— (/3/2)*k*AV 即是，本實施形態中之基準電流Ir〇是不 生成用電晶體TrA之臨界電壓Vth，被設定 Vref和電壓VINI之差分値△ V之電流値。 即是，本實施形態中之基準電流Ir〇是不 生成用電晶體TrA之臨界電壓Vth，被設定 Vref和電壓VINI之差値△ V之電流値。因此 | 準電流IrO而以電壓生成用電晶體TrB所生成 Vrefl是成爲不依存於電流生成用電晶體TrA -· Vth之誤差的電壓。並且，於本實施形態中， . 流IrO之係數k是依存於電容器C2之電容。 位電路U中之電容器C2之電容誤差是比臨界 誤差容易被控制。因此，可以說即使考慮電容 容誤差，若依據本實施形態，亦可以比先行技 容易補償臨界電壓Vth之誤差。 即使於本實施形態中，由於以多次執行以 式所表現， TrA之閫極 由於閘極端 ，故閘極一 k · △ V ) ，則導出以 依存於電流 成因應電壓 依存於電流 成因應電壓 ，根據該基 之基準電壓 之臨界電壓 決定基準電 但是，各單 電壓Vth之 器C2之電 術更確實且 上所說明之 -63- 1314398 更新動作（將基準電流Ir〇設定成特定値之動作）’ 使例如電流生成用電晶體TrA之閘極端子之電壓Vg 準電壓 Vrel因雜訊而引起變化之時，於之後之空白 Hb亦復原至期待値。因此，即使在本實施形態中， 達成與第1實施形態相同之效果。再者’在本實施 中，由於爲了藉由電容耦合之電壓Vg設定及該保持 用電容器C1，故比起爲了電壓Vg之設定和該保持而 個別電容器之構成，可以縮小電路之規模。 [C-3 :第3實施形態之變形例] 可以在第3實施形態加上各種變形。若例示具體 形態樣，則如下述般。並且，即使適當組合以下之各 亦可。 [C-3-1 :第1變形例] 第25圖是表示本變形例中之單位電路U之構 路圖。如同圖所示般，本變形例之單位電路U中^ 電壓生成電路21除第22圖之要素，也包含開關元ί 開關元件SW5是被插於電流生成用電晶體TrA之^ 子和電容器C2之第2電極E2之間’而控制兩者； 連接的開關。開關元件S W5是若控制電路3 0所供4 制信號S 5爲高位準時’則成接通狀態，該控制信號 爲低位準則成爲斷開狀態。 接著，第26圖是用以說明本變形例中之基準1 故即 或基 期間 亦可 形態 ，倂 配置 之變 態樣 的電 基準 。該 極端 電性 之控 S5若 壓生 -64- 1314398 成電路21之動作之時序圖。即使於本變形例中，則與 3實施形態相同，每規定週期τ以多次執行更新動作。 期τ是包含期間P〇和第1期間p 1至第5期間P5。從 間P0至第2期間P2之期間爲用以補償電流生成用電晶 TrA之臨界電壓Vth之誤差的期間，爲第3期間P3和 4期間P4 (水平掃描期間）實際用以生成基準電流ir〇 期間。以下，參照第23圖和第24圖說明基準電壓生成 B 路21之具體動作。第24圖是表示期間p 〇至第5期間 之各個中之基準電壓生成電路21之等效性構成的電 圖。 如第2 6圖所示般，於期間p 〇中，控制信號81和 成爲高位準，控制信號S 2和S 4和S 5成爲低位準。 此’如第2 7之部分（a )所示般，在期間p 〇中，電流 成用電晶體TrA之閘極端子和電容器C2之第2電極被 性切離’並且在第1電極E1被施加電壓VINI，同時在 φ 2電極E2被供給接地電位Gnd。於該期間p〇中，電流 成用電晶體TrA之閘極端子之電壓Vg是藉由電容器 ·· 以外之電容成分（例如，電流生成用電晶體TrA之閘極 . 容）’在第5期間P5之終點維持所施加之電壓。該電 是使電流生成用電晶體TrA成爲接通狀態之電壓。 在期間P 〇之後之第1期間P1中，如第2 6圖所 般，控制信號S3遷移至低位準，並且控制信號S5遷移 闻位準。因此’如第2 7圖之部分（b )所示般，停止對 2電極E2供給接地電位Gnd，並且電性連接電流生成 第 週 期 脑 體 第 之 電 P5 路 S3 因 生 電 第 生 C2 電 壓 示 至 第 用 -65- 1314398 電晶體TrA之閘極端子和電容器C2之第2電極E2。在期 間P0中，由於第2電極E2被接地，故在第1期間P1 中，被連接於第2電極E2之電流生成用電晶體TrA之閘 極端子之電壓Vg是變化成比期間P0低的電壓値（使電 流生成用電晶體TrA成爲接通狀態之電壓値）。 接續於第1期間P1之第2期間P2中，如第26圖及 第27圖之部分（c )所示般，控制信號S4遷移至高位 準，開關元件SW4成爲接通狀態。因此，與第3實施形 態相同，電壓Vg是從在第1期間P1所設定之電壓値漸 漸上升，在到達電源電位Vdd和電流生成用電晶體TrA 之臨界電壓 Vth之差値（Vdd — Vth )之階段安定。再 者，在接續於第2期間P2之第3期間P3中，藉由控制信 號S4遷移至低位準，解除電流生成用電晶體TrA之二極 體連接（第27圖之部分（c))。 於第4期間P4中，則與第3實施形態相同，被施加 至第1電極E1之電壓從電壓VINI至電壓Vref僅變化 「△V」電流生成用電晶體TrA之閘極端子之電壓Vg僅 變動「k.AV」。因此’藉由與第3實施形態相同之理 由，在電流生成用電晶體TrA之源極端子和汲極端子之 間，如第27之部分（d)所示般，流動不依存於該臨界電 壓Vth之基準電流Ir〇。 在經過第4期間P4之第5期間P5中，控制信號S5 藉由維持於低位準，電性分離電流控制電晶體TrA之閜極 端子和第2電極E2。因此，閘極端子之電壓Vg是以第4 -66- 1314398 期間P4中之電壓値維持至期間P0之終點。 如上述說明般，於本變形例中，由於電流生 體TrA之閘極端子即使在任一期間無被接地，故 成用晶體TrA之閘極端子不完全成爲接通狀態。 依據本變形例，比起在第1期間P1，電流生成 TrA之閘極端子被接地之第3實施形態，在臨界 ' 之補償用之動作時，抑制流入至電流生成用電晶 • 電流，其結果，可降低消耗電力。並且，由於電 t 電晶體TrA之閘極端子不被接地，故比起第3實 則有可以短縮閘極端子之電壓V g在第2期間 「Vdd - Vth」之時間長的優點。 [C-3-2 :第2變形例] 在第22圖或第25圖中，雖然例示藉由電容 外之電容成分（例如，電流生成用電晶體TrA | 容）’保持電流生成用電晶體TrA之閘極端子;^ 之構成’但是，也採用獨立配置用以保持該電壓 • 容之構成。例如，即使爲與第1實施形態之爾 . (第3圖）相同’用以保持電壓Vg之電容器與1 個別被插入至電流生成用電晶體TrA之閘極端子 配線（例如’電源線或接地線）之間之構成亦可 [C-3-3 :其他變形例] 即使針對本實施形態，亦適當採用與第i實 成用電晶 該電流生 因此，若 用電晶體 電壓Vth 體TrA之 流生成用 施形態， P2到達 器C2以 之閘極電 L電壓Vg Vg之電 :容器C1 g容器C2 和特定之 施形態或 -67- 1314398 第2實施形態相同之變形例。例如’於第2 2圖或第2 5圖 中，雖然例示於每一個電流出電路23配置一個基準電壓 生成電路21之構成’但是’即使爲在一個基準電壓生成 電路21連接多數電流輸出電路23之構成（即是’基準電 壓生成電路21藉由多數電流輸出電路23而被共用之構 成）亦可。再者，如第8圖或第18圖所不般’即使爲以 多數基準電壓生成電路21所生成之基準電壓（或是成爲 該基礎之基準電流）選擇性被輸出至電流輸出電路23之 構成亦可。 [D :其他形態] 除以上例示之外，亦可以在各形態（各實施形態及該 變形例）加上各種變形。若例示具體性之變形態樣時，則 如下述般。 (1 )畫素電路40之構成是被任意變更。例如，於以 φ 上之各形態中，雖然例示電流程式方式之畫素電路40， . 但是即使因應資料信號Xj之電壓値而控制OLED元件4 1 ' 之亮度（灰階）之電壓程式方式之畫素電路亦可。於該構 成中，例如藉由電流/電壓變換電路將自各形態之電流輸 出電路23所輸出之電流値變換成電壓値之信號，是當作 資料信號Xj而被輸出至各資料線1 03。 再者’於以上之各形態中，雖然例示用以控制OLED 元件41之開關元件（例如’第2圖之Trl至Tr4)被配 置在畫素電路40之主動矩陣方式之光電裝置，但是本發 -68- 1314398 明也適用於畫素電路40不持有該些開關元件之被動矩陣 方式之光電裝置。 (2 )於第1實施形態中，雖然例示在初期化期間 ΡΙΝΙ及各空白期間Hb之雙方，執行更新動作之構成，但 是也採用僅在各空白期間Hb，執行更新動作之構成。再 者，在以上之各形態中，執行更新動作之時序，並不限於 初期化期間ΡΙΝΙ或空白期間Hb。如此一來在本發明中， 若爲以多次執行更新動作之構成即可。 (3 )參照第20圖而說明之形態，也同樣適用於第1 實施形態或第3實施形態。例如，即使在第1實施形態 中，流動於電流生成用電晶體Tb之基準電流IrO (或是鏡 電流Ir 1 )以因應灰階資料D之時間密度（脈衝寬）而當 作資料信號Xj被輸出至資料線1 03之構成亦可。針對第 3實施形態，也同樣採用流動於第22圖之電流生成用電 晶體TrA之基準電流Ir〇以因應灰階資料D之時間密度而 φ 當作資料信號Xj被輸出至資料線1 〇 3之構成。 (4 )於上述各形態中，雖然例示利用OLED元件4 1 ' 之光電裝置1，但是利用此外之光電元件的光電裝置也適 • 用本發明。例如，利用無機EL元件之顯示裝置、電場放 射顯不器（FED: Field Emssion Display)、表面導電型 電子放射顯不器（SED: Surface-conduction Electron-emitter Display ) 、彈道電子放射顯示器（BSD : Ballistic electron Surface emitting Display)、利用發光二極體之 顯示裝置或是光寫入型之印表機或電子複印機之寫入頭等 -69- 1314398 之各種光電裝置也適用本發明。 [E :應用例] 接著，針對適用本發明所涉及之光電裝置的電子機器 予以說明。第28圖是表示採用實施形態所涉及之光電裝 置1當作顯示裝置之攜帶型個人電腦之構成的斜視圖。個 人電腦2000是具備有當作顯示裝置之光電裝置1和主體 部2010。在本體部2010設置有電源開關200 1及鍵盤 2002。該光電裝置1因使用OLED元件41，故可以顯示 視角寬且易觀看之畫面。 第29圖是表示適用實施形態所涉及之光電裝置1之 行動電話機之構成。行動電話機3000是具備有多數操作 按鈕3 00 1及轉動鈕3 003以及當作顯示裝置之光電裝置 1。藉由操作轉動鈕3 0 02，轉動被顯示於光電裝置1之畫 面。 第30圖是表示適用實施形態所涉及之光電裝置1之 資訊攜帶終端機（PDA: Personal Digital Assistants)之 構成。資訊攜帶終端機4000是具備有多數之操作按鈕 400 1及電源開關，以及當作顯示裝置之光電裝置1。當操 作電源開關4002時，如地址或行程表等之各種資訊則表 示於光電裝置1。 並且，適用本發明所涉及之光電裝置的電子機器而 言，除第28圖至第30圖所表示之電子機器外，還可舉出 數位相機、電視、錄影機、汽車導航裝置、呼叫器、電子 -70- 1314398 記事本、電子計算機、文字處理機、工作台、視訊電話、 POS終端機、印表機、掃描器、影印機、攝影機、具有觸 控面板之機器等。 【圖式簡單說明】 第1圖是表示本發明之第1實施形態所涉及之光電裝 置之構成的方塊圖。 ' 第2圖是表示一個畫素電路之構成的電路圖。 B 第3圖是表示資料線驅動電路之構成的電路圖。 第4圖是用以資料線驅動電路之動作之時序圖。 第5圖是表示第1變形例所涉及之資料線驅動電路之 構成的電路圖。 第6圖是用以說明第1變形例所涉及之資料線驅動電 路之動作的時序圖。 第7圖是表示第2變形例所涉及之基準電壓生成電路 φ 之構成的電路圖。 ' 第8圖是表示第3變形例所涉及之電流輸出電路之前 -* 段構成的電路圖。 . 第9圖是用以說明第3變形例之動作的時序圖。 第10圖是表示第4變形例所涉及之基準電壓生成電 路之構成的電路圖。 第1 1圖是表示本發明之第2實施形態所涉及之資料 線驅動電路之單位電路之構成的電路圖。 第1 2圖是用以說明資料線驅動電路之動作的時序 -71 - 1314398 圖。 第13圖是表示期間A中之單位電路之狀態的電路 圖。 第14圖是表示期間B中之單位電路之狀態的電路 圖。 第1 5圖是表示期間C中之單位電路之狀態的電路 圖。 第16圖是表示期間D中之單位電路之狀態的電路 圖。 第17圖是表示第1變形例所涉及之資料線驅動電路 之構成的電路圖。 第1 8圖是表示第2變形例所涉及之資料線驅動電路 之構成的電路圖。 第1 9圖是用以說明第2變形例之動作的時序圖。 第20圖是表示第3變形例所涉及之資料線驅動電路 之構成的電路圖。 第2 1圖是表示第4變形例所涉及之資料線驅動電路 之構成的電路圖。 第22圖是表示第3實施形態所涉及之資料線驅動電 路之構成的電路圖。 第23圖是用以說明資料線驅動電路之動作之時序 圖。 · 第24圖是等效性表不各期間中之基準電壓生成電路 之狀態的電路圖 -72- I314398 第25圖是表示第3實施形態之第1變形例所涉及之 資料線驅動電路之構成的電路圖。 第26圖是表示用以說明基準電壓生成電路之動作的 時序圖。 第27圖是等效性表示各期間中之基準電壓生成電路 之狀態的電路圖。 第28圖是表示本發明所涉及之電子機器之形態（個 人電腦）之斜視圖。 第29圖是表示本發明所涉及之電子機器之形態（行 動電路）之斜視圖。 第30圖是表示本發明所涉及之電子機器之形態（攜 帶資訊終端機）之斜視圖。 【主要元件符號說明】 1 :光電裝置 10:掃描線驅動電路 20 :資料線驅動電路 21:基準電壓生成電路 2 2 :電流鏡電路 2 3 :電流輸出電路 25 :基準電壓線 2 7 :電壓供給線 2 9 :比較電路 3 0 :控制電路 -73- 1314398 40 :畫素電路 41 : OLED 元件 2 1 1 :補償電路 2 1 3 :變換電路 1 0 1 :掃描線 102 :發光控制線 103 :資料線 1 〇 5 :開關兀件

AA :光電面板 U :單位電路 P :畫素區域

Ta :補償用電晶體

Tb、TrA :電流生成用電晶體

Td、TrB :電壓生成用電晶體 C1、C2 :電容器 R :電阻

IrO :基準電流

Vrefl :基準電壓 VR1 :接通（ON)電壓 -74-

Claims (1)

1314398 97年化月日修正本 十、申請專利範圍 1. 一種光電裝置之驅動電路，具備有對應於被輸出 至資料線之資料信號而控制各個灰階之光電元件，其特徵 爲 · 具備： 基準電流生成手段，用以生成基準電流；和 信號輸出手段，用以根據灰階資料，生成對應於上述 基準電流生成手段所生成之基準電流之電流値的資料信號 ，而輸出至上述資料線， 上述基準電流生成手段乃以多次執行將上述基準電流 之電流値設定成特定値的更新（refresh)動作。 2. 如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中，上述基準電流生成手段包含： 補償用電晶體，第1端子被施加電壓且第2端子和閘 極端子被電性連接；和 電容部，用以保持上述補償用電晶體之閘極端子之電 壓；和 電壓施加手段，用以多次執行上述更新動作，該更新 動作乃施加使上述補償用電晶體成爲接通（ON )狀態之 接通電壓至上述補償用電晶體之閘極端子， 生成對應於上述電容部所保持之電壓的上述基準電流 〇 3. 如申請專利範圍第2項所記載之光電裝置之驅動 電路，其中，具備生成對應於上述基準電流之基準電壓之 -75- 1314398 變換手段， 上述基準電流生成手段包含藉由保持於上述電容部之 電壓被施加於閘極端子而生成基準電流之電流生成用電晶 體， 上述信號輸出手段乃根據灰階資料生成對應於上述變 換手段所生成之基準電壓之資料信號而輸出至上述資料線 〇 4. 如申請專利範圍第3項所記載之光電裝置之驅動 電路，其中，上述變換手段包含：生成鏡電流之電流鏡電 路，該鏡電流乃對應於上述電流生成用電晶體所生成之基 準電流；和生成上述基準電壓之手段，該基準電壓乃對應 於上述電流鏡電路所生成之鏡電流。 5. 如申請專利範圍第2項至第4項中之任一項所記 載之光電裝置之驅動電路，其中，具備比較上述補償用晶 體之閘極端子之電壓與特定電壓之比較手段， 上述電壓施加手段在對應於上述比較手段之比較結果 的時序，對上述補償用電晶體之閘極端子施加接通電壓。 6. 如申請專利範圍第5項所記載之光電裝置之驅動 電路，其中，上述特定電壓爲被施加至上述補償用電晶體 之第1端子之電壓，和對該電壓加上上述補償用電晶體之 臨界電壓之電壓之間的電壓。 7. 如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中，上述基準電流生成手段包含： 電流生成用電晶體，含有閘極端子和第1端子和第2 -76- 1314398 端子；和 電容部，用以保持上述電流生成用電晶體之閘極端子 之電壓， 上述更新動作包含： 補償動作，乃藉由在電性連接上述閘極端子和上述第 1端子之狀態下施加第1電壓至上述第2端子，將該閘極 端子之電壓設定成電壓値並使保持於上述電容部，該電壓 ^ 値乃對應於上述第1電壓和上述電流生成用電晶體之臨界 電壓；和 生成動作，乃藉由在電性分離上述閘極端子和上述第 1端子之狀態下施加與上述第1電壓不同之第2電壓至上 述第2端子，使在上述第1端子與上述第2端子之間，產 生對應於在上述補償動作被保持於上述電容部之電壓的上 述基準電流。 8 .如申請專利範圍第7項所記載之光電裝置之驅動 φ 電路，其中，上述補償動作包含： ' 第1動作，在第1期間中，於電性連接上述閘極端子 和上述第1端子之狀態下施加上述第1電壓至上述第2端 . 子，並且施加特定電壓至上述閘極端子；和 第2動作，在接續於上述第1期間之第2期間中，藉 由維持上述閘極端子和上述第1端子之電性連接，停止對 上述閘極端子施加上述特定電壓，將該閘極端子之電壓設 定成電壓値並使保持於上述電容部，該電壓値乃對應於上 述第1電壓和上述電流生成用電晶體之臨界電壓， -77- 1314398 上述生成動作包含： 第3動作，在接續於第2期間之第3期間中，電性分 離上述閘極端子和上述第1端子；和 第4動作’在經過上述第3期間後的第4期間中，藉 由施加上述第2電壓至上述第2端子，使在上述第丨端子 和上述第2端子之間’產生上述基準電流，該基準電流乃 對應於在上述第2動作中被保持於上述電容部之電壓。 9.如申請專利範圍第7項或第8項所記載之光電裝 置之驅動電路，其中，上述基準電流生成手段包含各個閘 極端子共同被連接於上述電容部之多數上述電流生成用電 晶體， 上述信號輸出手段乃對應於灰階資料而選擇上述多數 電流生成用電晶體中之1個以上之電流生成用電晶體，將 該1個以上之電流生成用電晶體中之第1端子和第2端子 之間所流動的電流總和當作資料信號予以輸出。 10·如申請專利範圍第8項所記載之光電裝置之驅動 電路，其中，上述基準電流生成手段包含電壓生成用電晶 體，該電壓生成用電晶體乃對應流動於施加第3電壓之第 1端子和被連接於閘極端子之第2端子之間的上述基準電 流而將該閘極端子之電壓設定成基準電壓， 上述信號輸出手段乃根據灰階資料生成對應於上述電 壓生成用電晶體之閘極端子之基準電壓之資料信號而輸出 至上述資料線， 上述第1動作包含藉由電性連接上述電流生成用電晶 -78- 1314398 體之第1端子和上述電壓生成用電晶體之第2端子，將上 述電流生成用電晶體之閘極端子之電壓，設定成對應於上 述電流生成用電晶體和上述電壓生成用電晶體之接通電阻 之比和上述第1電壓和上述第3電壓之上述特定電壓的動 作， 上述第2動作包含藉由電性分離上述電流生成用電晶 體之第1端子和上述電壓生成用電晶體之第2端子，停止 ^ 施加上述特定電壓的動作。 B 1 1.如申請專利範圍第8項所記載之光電裝置之驅動 電路，其中，上述第2期間係比上述電流生成用電晶體之 閘極端子之電壓，從在上述第1期間被設定之上述特定電 壓變化成上述第1電壓和上述電流生成用電晶體之差値之 時間長度更短之期間。 12.如申請專利範圍第8項所記載之光電裝置之驅動 電路，其中，上述第2期間係比上述電流生成用電晶體之 φ 閘極端子之電壓，從在上述第1期間被設定之上述特定電 ' 壓變化成上述第1電壓和上述電流生成用電晶體之臨界電 -· 壓之差値之時間長度更長之期間。 . 13.如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中，包含： 電流生成用電晶體，含有閘極端子和第1端子和被施加 特定電壓之第2端子；和 電容部，含有第1電極和被連接於上述電流生成用電晶 體之閘極端子之第2電極， -79- 1314398 上述更新動作包含： 補償動作’乃藉由在將第1電壓施加至上述第1電極 之狀態下電性連接上述電流生成用電晶體之閘極端子和第 1端子’將電壓施加於上述第2電極，該電壓乃對應於上 述特定電壓和上述電流生成用電晶體之臨界電壓：和 生成動作，乃藉由在電性分離上述電流生成用電晶體 之閘極端子和第1端子之狀態下使上述第1電極之電壓與 ' 上述第1電壓變化成與上述第1電壓互相不同之第2電壓 B ，使上述第2電極之電壓從在上述補償動作所設定之電壓 因應上述第1電壓和上述第2電壓之不同而予以變化，並 使上述第1端子和上述第2端子之間產生對應於該變化後 之電壓的上述基準電流。 1 4 .如申請專利範圍第1 3項所記載之光電裝置之驅 動電路，其中，上述補償動作包含： 第1動作，乃在第1期間中，於電性分離上述第2電 φ 極和上述電流生成用電晶體之閘極端子之狀態下，施加上 述第1電壓至上述第1電極，同時施加第3電壓至上述第 -· 2電極；和 . 第2動作，乃在接續上述第1期間之第2期間中，對 上述第2電極停止施加上述第3電極，並且將上述第2電 極連接於上述電流生成用電晶體之閘極端子；和 第3動作，在接續上述第2期間之第3期間中，藉由 連接上述電流生成用電晶體之閘極端子和第1端子，將上 述第2電極之電壓設定成對應於上述特定電壓和上述電流 -80- 1314398 生成用電晶體之臨界電壓的電壓， 上述生成動作包含： 第4動作，在接續第3期間之第4期間中，電性分離 上述電流生成用電晶體之閘極端子和第1端子；和 第5動作，在接續上述第4期間之第5期間中，藉由 ^ 使上述第1電極變化成上述第2電壓，使在上述第1端子 和上述第2端子之間產生上述基準電流。 1 5 ·如申請專利範圍第1項所記載之光電裝置之驅動 電路’其中’具備多數單位電路，該多數單位電路各含有 上述基準電流生成手段和上述信號輸出手段。 16.如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中’具備多數上述信號輸出手段，該多數上述信 號輸出手段各生成對應於藉由一個上述基準電流生成手段 所生成之基準電壓的資料信號。 1 7.如申請專利範圍第1項所記載之光電裝置之驅動 φ 電路’其中’具備有選擇多數之上述基準電流生成手段和 - 選擇上述多數基準電流生成手段中之任一者的選擇手段， 上述信號輸出手段’乃根據灰階資料生成資料信號而 . 輸出至上述資料線，該資料信號乃對應於藉由上述選擇手 段被選擇出之基準電流生成手段所生成之基準電流。 1 8 如申請專利範圍第丨7項所記載之光電裝置之驅 動電路’其中’上述多數基準電流生成手段之各個在互相 不同之時序執行更新動作。 1 9.如申請專利範圍第丨項所記載之光電裝置之驅動 -81 - 1314398 電路，其中，上述基準電流生成手段在每特定期間執行更 新動作。 20.如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中，上述基準電流生成手段在相互前後的水平掃 描期間之間的空白期間或是相互前後的垂直掃描期間之間 的空白期間，執行更新動作。 2 1.如申請專利範圍第1項所記載之光電裝置之驅動 電路，其中，上述基準電流生成手段在上述信號輸出手段 開始動作之前的時序和開始動作之後的時序，執行更新動 作。 22. —種光電裝置，其特徵爲：具備對應於被輸出至 資料線之資料信號而控制各個灰階之多數光電裝置；和 申請專利範圍第1項至第2 1項中之任一項所記載之 驅動電路。 23. —種電子機器’其特徵爲：具備有申請專利範圍 第22項所記載之光電裝置。 24. —種光電裝置之驅動方法，該光電裝置具備：對 應於被輸出至資料線之資料信號而控制各個灰階之多數光 電元件；和生成基準電流之基準電流生成手段；和根據灰 階資料生成對應於上述基準電流生成手段所生成之基準電 流之電流値的資料信號而輸出至上述資料線之信號輸出手 段，其特徵爲： 以多次執行將上述基準電流之電流値設定成特定値的 更新動作。 -82- 1314398 25. 如申請專利範圍第24項所記載之光電裝置之驅 動方法，其中，上述基準電流生成手段包含： 補償用電晶體，第1端子被施加電壓且第2端子和閘 極端子被電性連接；和 電容部，用以保持上述補償用電晶體之閘極端子之電 壓， 以多次執行上述更新動作，該更新動作乃施加使上述 補償用電晶體成爲接通（ON )狀態之接通電壓，至上述 補償用電晶體之閘極端子，生成對應於上述電容部所保持 之電壓的上述基準電流。 26. 如申請專利範圍第24項所記載之光電裝置之驅 動方法，其中，上述基準電流生成手段包含： 電流生成用電晶體，乃含有閘極端子和第1端子和第 2端子；和 電容部，用以保持上述電流生成用電晶體之閘極端子 之電壓， 上述更新動作包含： 補償動作，乃藉由在電性連接上述閘極端子和上述第 1端子之狀態下將第1電壓施加至上述第2端子，將該閛 極端子之電壓設定成電壓値並使保持於上述電容部，該電 壓値乃對應於上述第1電壓和上述電流生成用電晶體之臨 界電壓之電壓値；和 生成動作，藉由在電性分離上述閘極端子和上述第i 端子之狀態下施加與上述第1電壓不同之第2電壓至上述 -83- 1314398 第2端子’使上述第1端子與上述第2端子之間，產生對 應於在上述補償動作被保持於上述電容部之電壓的上述基 準電流。 27.如申請專利範圍第24項所記載之光電裝置之驅 動方法，其中，包含： 電流生成用電晶體，含有閘極端子和第1端子和被施 加特定電壓之第2端子；和 電容部’含有第1電極和連接於上述電流生成用電晶 體之閘極端子之第2電極， 上述更新動作包含： 補償動作，乃藉由在將第1電壓施加至上述第1電極 之狀態下電性連接上述電流生成用電晶體之閘極端子和第 1端子，將電壓施加至上述第2電極，該電壓乃對應於上 述特定電壓和上述電流生成用電晶體之臨界電壓；和 生成動作，藉由在電性分離上述電流生成用電晶體之 閘極端子和第1端子之狀態下使上述第1電極之電壓變化成 與上述第1電壓不同之第2電壓，使上述第2電極之電壓對 應於上述第1電壓和上述第2電壓之不同而從在上述補償動 作被設定之電壓變化，並在上述第1端子和上述第2端子之 間產生對應於該變化後之電壓的上述基準電流。 -84- 1314398 七、指定代表圖： (一） 、本案指定代表圖為：第（3 )圖 (二） 、本代表圖之元件代表符號簡單說明： 21:基準電壓生成電路 2 1 1 :補償電路 213 :變換電路 22 電 流 鏡 電 路 23 電 流 輸 出 電路 25 基 準 電 壓 線 27 電 壓 供 給 線 3 0 控 制 電 路 1 0 3 :資料線

1 0 5 ·開關兀件 Ta :補償用電晶體 Tb :電流生成用電晶體 Td :電壓生成用電晶體 C1 :電容器 IrO :基準電流 VR1 :接通（ON)電壓 八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：