KR100747636B1 - 표시구동 제어회로 - Google Patents

표시구동 제어회로 Download PDF

Info

Publication number
KR100747636B1
KR100747636B1 KR1020060024972A KR20060024972A KR100747636B1 KR 100747636 B1 KR100747636 B1 KR 100747636B1 KR 1020060024972 A KR1020060024972 A KR 1020060024972A KR 20060024972 A KR20060024972 A KR 20060024972A KR 100747636 B1 KR100747636 B1 KR 100747636B1
Authority
KR
South Korea
Prior art keywords
data
register
memory
state
display
Prior art date
Application number
KR1020060024972A
Other languages
English (en)
Other versions
KR20060030873A (ko
Inventor
고로 사카마키
타카시 오야마
시게루 오타
케이 타나베
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060030873A publication Critical patent/KR20060030873A/ko
Application granted granted Critical
Publication of KR100747636B1 publication Critical patent/KR100747636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Abstract

동화상 표시시에 화면 깜빡임이 없고, 또한 고화질의 동화상 표시기능을 부가함에 따른 전력소비를 억제한다. 정지화상·텍스트·시스템·I/O 버스·인터페이스(601)와 동화상 인터페이스(외부 표시 인터페이스)(620)를 내장시켜, 표시장치에 표시하는 표시내용(표시 모드)에 맞게 선택적으로 전환하는 표시동작 전환 레지스터(DM)(621), RAM 액세스 전환 레지스터(RM)(605)를 구비하고, 동화상 표시 모드에서도 표시 데이터를 화상 메모리(610)를 경유하여 표시장치에 표시함으로써, 동화상 전송회수를 저감한다.
표시, 디스플레이, 구동, 제어, 액정, 휴대전화

Description

표시구동 제어회로{DISPLAY DRIVE CONTROL CIRCUIT}
도 1은 본 발명의 일실시예의 전체 구성의 설명도,
도 2는 본 발명의 표시구동 제어장치의 일실시예의 구성을 이용한 휴대전화기의 표시화면에 있어서의 동화상의 화면갱신의 모습을 설명하는 모식도,
도 3은 본 발명에 의한 액정 콘트롤러·드라이버의 회로구성과 그 관련회로를 설명하는 블록도,
도 4는 본 발명의 표시구동 제어장치의 일실시예의 구성을 이용한 휴대전화기의 표시화면에 있어서의 동화상의 화면갱신의 모습을 동화상 인터페이스에서의 표시동작으로서 설명하는 모식도,
도 5는 본 발명의 실시예의 효과를 비교하여 설명하기 위한 동화상 인터페이스와 내장 메모리를 가지지 않는 액정 콘트롤러·드라이버의 구성과 그 동작의 설명도,
도 6은 도 5의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도,
도 7은 본 발명의 실시예의 효과를 비교하여 설명하기 위한 시스템·인터페이스와 내장 메모리에 의한 데이터 전송을 행하는 액정 콘트롤러·드라이버의 구성과 그 동작의 설명도,
도 8은 도 7의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도,
도 9는 본 발명의 구성을 도 7의 구성 및 도 5의 구성과 비교하여 나타내는 장점과 단점의 설명도,
도 10은 본 발명의 액정 콘트롤러·드라이버를 구체화한 드라이버 칩의 회로구성의 설명도,
도 11은 시스템·인터페이스와 애플리케이션·인터페이스를 구비하여 내장 메모리에 의한 데이터 전송을 행하는 액정 콘트롤러·드라이버의 실시예의 구성과 그 동작의 설명도,
도 12는 도 11의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도,
도 13은 시스템·인터페이스와 애플리케이션·인터페이스의 전환 동작을 표시 화면의 상태로 나타낸 설명도,
도 14는 본 발명의 다른 실시예의 설명도,
도 15는 도 14의 회로구성에 의한 동화상 버퍼링 동작에 있어서의 동화상 데이터의 전송 모습을 설명하는 모식도,
도 16은 본 발명에 의한 동화상 전송을 실현하는 회로구성의 일실시예를 설명하는 블록도,
도 17은 도 16의 액정 콘트롤러·드라이버에 의한 선택영역만의 정지화상 표시의 모습을 설명하는 모식도,
*도 18은 본 발명의 효과를 설명하기 위한 상기 각 데이터 전송방식의 동화상 데이터 전송 수의 비교 설명도,
도 19는 본 발명의 또 다른 실시예의 설명도,
도 20은 본 발명의 또 다른 실시예의 설명도,
도 21은 본 발명 이전에 본 발명자에 의하여 검토된 표시구동 제어장치의 일례인 동화상 대응 인터페이스를 가지지 않는 휴대전화기의 구동 회로장치의 시스템 구성의 일례를 설명하는 블록도,
도 22는 도 21에 나타낸 시스템 구성에서의 동화상 표시시의 화면갱신의 동작례를 모식적으로 나타내는 설명도,
도 23은 도 21에 나타낸 시스템 구성에서의 액정 콘트롤러·드라이버와 그 주변회로의 구성례를 설명하는 블록도,
도 24는 도 23에 나타낸 시스템 구성에서의 액정 콘트롤러·드라이버를 이용한 휴대전화기의 화면에 있어서의 동화상의 화면갱신의 모습을 설명하는 모식도이다.
본 발명은, 표시장치의 화상표시모드를 제어하기 위한 표시구동 제어기술에 관한 것으로서, 특히 액정 표시장치나 유기EL 표시장치, 기타 도트 매트릭스형 표시장치에 정지화상이나 동화상을 표시하는 표시장치의 화상표시모드를 제어하는 표시구동 제어장치에 관한 것이다.
통상, 도트 매트릭스형 표시장치는, 2차원으로 매트릭스 배열된 다수의 화소를 가지는 표시패널과, 이 표시패널에 화상신호를 공급하여 정지화상이나 동화상을 표시하기 위한 표시 제어회로로 구성된다. 이러한 종류의 표시장치로서는, 액정 표시장치, 유기EL 표시장치, 플라즈마 표시장치, 또는 전계방출형 표시장치 등이 알려져 있다. 여기에서는, 표시장치의 전형인 액정 표시장치와, 이 액정 표시장치를 표시부로 이용한 휴대전화기를 예로서, 그 화상표시 시스템의 개요를 설명한다.
최근, 휴대전화기의 표시화면에 동화상(이하, 단지 동화(動畵)라고도 한다)을 표시하는 요구가 고조되고 있다. 그러나, 종래의 휴대전화기는 주로 텍스트를 포함한 정지화상(이하, 단지 정지화(靜止畵)라고도 한다) 표시를 행하는 것을 목적으로 하기 때문에, 그 구동 제어회로에서는 정지화상·텍스트·시스템·I/O·인터페이스만을 구비하고, 동화상 대응 인터페이스는 내장되어 있지 않다. 그 때문에, 종래의 구동 제어회로에서는 동화상의 표시는 가능하나, 원활하게 관찰되는 고화질의 동화상 표시를 행하는 것은 곤란하다.
도 21은 본 발명 이전에 발명자에 의하여 검토된 표시구동 제어회로 및 표시장치의 일례인 동화상 대응 인터페이스를 가지지 않는 휴대전화기의 구동회로 시스템 구성의 일례를 설명하는 블록도이다. 이 구동 제어회로 시스템(1')은 음성 인터페이스(AUI)(2), 고주파 인터페이스(HFI)(3), 화상 프로세서(4'), 메모리(5) 및 표 시구동 제어회로인 액정 콘트롤러·드라이버(LCD-CDR)(6'), 정지화상·텍스트·시스템·I/O 버스·인터페이스(SS/IF)(7) 등으로 구성된다. 또한, 참조부호 9는 마이크로폰(M/C), 10은 스피커(S/P), 12는 안테나(ANT), 13은 액정패널(액정 디스플레이:LCD)이다.
화상 프로세서(4')는 디지털·시그널·프로세서(DSP)(411)와 ASIC(412) 및 마이크로 컴퓨터(MPU)를 가지는 베이스밴드 프로세서(41)로 구성된다. 음성 인터페이스 (AUI)(2)는 마이크로폰(9)으로부터의 음성 입력의 수신 및 스피커(10)로의 음성 출력을 제어한다.
액정패널(13)으로의 표시는, 메모리(5)에서 화상 데이터를 판독하고, 마이크로 컴퓨터(MPU)(413)에서 필요로 하는 처리를 행하여 정지화상·텍스트·시스템· I/O 버스·인터페이스(SS/IF)(7)를 사용하여 액정 콘트롤러·드라이버(LCD-CDR) (6') 내의 표시 RAM으로 기록된다. 동화상 표시모드에서는, 1초 간에 10 ~ 15 화면(frame)이 표시 전환된다. 이러한 시스템에서는, 80계 인터페이스로 대표되는 시스템·I/O 버스가 사용된다. 이하, 정지화상·텍스트·시스템·I/O 버스·인터페이스(SS/IF)(7)를 시스템·인터페이스(7)라고 약기하는 경우도 있다.
액정 콘트롤러·드라이버(LCD-CDR)(6')에서의 표시동작은, 해당 드라이버 내의 내장 클록으로 동작한다. 이 때문에, 화상 데이터의 기록 및 표시동작은 모두 비동기로 행해진다.
도 22는 도 21에 나타난 시스템에서의 동화상 표시시의 화면갱신의 동작례를 모식적으로 나타내는 설명도이다. 도 22는 휴대전화기의 표시화면을 나타내고, 정 지화상(Still picture) 표시영역 중에 동화상(Motion picture) 표시를 행하는 모습을 나타낸다. 이 도면표시는 이후의 도면에서도 동일하다. 액정 콘트롤러· 드라이버(LCD-CDR)(6') 내의 표시 RAM으로의 화상 데이터의 기록은 표시 동작과는 전혀 무관하게 행해진다. 상기한 바와 같이, 화상 데이터의 기록 및 액정패널(LCD)에서의 표시를 위한 해당 화상 데이터의 판독이 무관(비동기)하게 행해지기 때문에, 도 22의 (a)에 나타낸 동화상 1(Moving picture 1)로부터 동 (c)의 동화상 2(Moving picture 2)로의 화면갱신은, 도 22의 (b)에 나타낸 바와 같이 해당 화면의 도중에 행해지는 경우가 있다.
화면의 도중에서 동화상의 갱신이 행해진 경우, 동화상 1(Moving picture 1)과 동화상 2(Moving picture 2)가 동일 표시 내에 병존하여 갱신이 행해진다. 이 때문에, 도 22의 (b)와 같이 표시 중의 동화상 1과 동화상 2의 경계가 두드러지고, 그것이 화면의 깜빡임(flicker)이 되어 인식되는 경우가 있어, 표시품질의 관점으로는 바람직한 것이 아니다. 이와 같이, 정지화상·텍스트·시스템·I/O 버스·인터페이스(SS/IF) 만으로는 동화상의 표시를 고품질로 행하는 것이 곤란하다. 동화상 표시를 위해서는, 표시동작에 동기하여 화상 데이터의 기록을 행할 필요가 있다.
도 23은 도 21에 나타내는 시스템에서의 액정 콘트롤러·드라이버와 그 주변회로의 구성례를 설명하는 블록도이다. 액정 콘트롤러·드라이버(LCD-CDR)(6')는, 기록 어드레스 생성회로(61), 표시 어드레스 생성회로(62), RAM으로 구성한 비트맵 화상 메모리인 표시 메모리(M)(63), 액정 구동회로(DR)(64), 내장 클록발생회로 (CLK)(65)를 가진다. 화상 프로세서(4')의 베이스밴드 프로세서(41)로부터의 표시 데이터(DB 17-0)는 시스템·인터페이스(SS/IF)(7)로부터 내장 표시 메모리(M)로 기록된다.
이때 기록 어드레스는, 기록 어드레스 생성회로(SAG)(61)에서 시스템·인터페이스 신호(CS)(chip select), RS 신호(resister select), WR 신호(write)의 각 신호에 의하여 생성된다. 표시 동작에서의 표시 데이터의 판독은, 표시 어드레스 생성회로(DAG)에서 생성되는 표시 어드레스에 따라 표시 메모리(M)(63)로부터 판독된다. 표시 어드레스 생성은 내장 클록발생회로(CLK)(65)에서 생성되는 클록에 동기하여 행해진다. 이 내장 클록에 의한 동작과 시스템·인터페이스(SS/IF)(7)에 의한 동작은, 전혀 무관(비동기)하게 행해진다.
도 24는 도 23에 나타낸 시스템의 액정 콘트롤러·드라이버를 이용한 휴대전화기의 화면에서의 동화상의 화면갱신의 모습을 설명하는 모식도이다. 표시 동작에 의한 표시판독 라인(주사선:화소선택라인)(LR)은, 내장 클록에 따라 일정 속도로 순차적으로 선두부터 판독된다. 시스템·인터페이스(SS/IF)(7)로부터 표시 데이터의 메모리(M)로의 기록은 표시 동작과 무관하게 행해진다. 이 때문에, 시스템·인터페이스(SS/IF)(7)에 의한 기록 라인(LW)이 표시 동작에 의한 표시판독 라인(LR)을 추월하는 경우가 일어난다. 즉, 표시기록 라인(LW)과 표시판독 라인(LR)이 교차하는 경우가 있다.
기록 라인과 판독 라인이 도 24(c)에 나타낸 바와 같이 교차하면, 동 도(a)의 동화상 표시상태로부터 동 도(b)의 동화상 표시상태로 표시가 변화할 때에, 이 교차하는 라인에서 표시에 깜빡임이 발생한다. 1초 간에 60프레임의 화면표시에서, 매 초 15화면의 동화상 표시를 행하면, 4프레임 당 1회의 화면갱신이 필요하다. 이 경우, 1초 간에 4회의 화면갱신이 일어나고, 매초 4회의 깜빡임이 발생하게 된다. 이러한 화면 깜빡임은 이러한 종류의 표시장치에서의 해결해야 할 과제의 하나가 되어 왔다.
또한, 상기와 같은 화면 깜빡임을 회피하기 위한 구성을 액정 콘트롤러·드라이버에 부가하면, 표시장치의 소비전력이 증가하고, 특히 휴대전화기와 같은 휴대단말에서는 바람직한 것이 아니다.
본 발명의 목적은, 동화상 표시시에 화면 깜빡임이 없고, 또한 고화질의 동화상 표시기능을 부가함에 따른 소비전력을 억제하여 저소비전력화한 표시구동 제어시스템을 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명은, 제2 기능이 되는 정지화상모드에서의 시스템·인터페이스에 더하여 제1 기능이 되는 동화상 대응 인터페이스를 이용하고, 또한 필요한 기간만 동화상 대응 인터페이스를 동작시키도록 정지화상 인터페이스(시스템·인터페이스)와의 전환을 행함으로써 저소비전력화한 점에 특징을 가진다. 본 발명에 의한 표시구동 제어장치의 구성의 개요를 기술하면 다음과 같다.
(1) 정지화상·텍스트·시스템·I/O버스·인터페이스와, 화상 데이터 처리장 치에서 동화상 데이터를 입력하는 외부표시 인터페이스와, 적어도 1 프레임만큼의 화상 데이터 저장영역을 가지는 화상표시 메모리와, 표시장치에 표시 데이터를 공급하는 표시구동회로를 구비하였다.
(2) (1)에 있어서, 상기 정지화상·텍스트·시스템·I/O버스·인터페이스와 외부표시 인터페이스의 표시 데이터를 상기 화상표시 메모리의 기록 및 판독에 선택 접속하는 표시동작 전환 레지스터와 메모리 액세스 전환 레지스터를 구비하였다.
(3) (1)에 있어서, 동화상의 수직동기신호 입력단자를 가지고, 상기 화상표시 메모리로의 동화상 표시 데이터의 기록 및 판독의 타이밍을 상기 수직동기신호 입력단자로부터 입력하는 수직동기신호에 의하여 제어한다.
(4) (1) 내지 (3)에 있어서, 상기 표시장치의 화면에 상기 동화상을 표시하는 영역을 지정하는 이네이블신호 입력단자를 구비하였다.
(5) (1) 내지 (3)에 있어서, 상기 표시장치의 화면의 상기 정지화상을 표시하는 영역 내의 정지화상의 일부를 갱신하는 영역을 지정하는 이네이블신호 입력단자를 구비하였다.
(6) 동화상 데이터가 전송되는 제1 포트와 정지화상 데이터가 전송되는 제2 포트를 구비하였다.
(7) 표시패널에 공급될 화상 데이터를 저장하는 메모리와,
상기 메모리에 저장되는 상기 화상 데이터로서 동화상 데이터가 전송되는 제1 포트와,
상기 메모리에 저장되는 상기 화상 데이터로서 정지화상 데이터가 전송되는 제2 포트를 구비하였다.
(8) 표시패널의 화면에 공급될 화상 데이터를 저장하는 메모리와,
상기 메모리에 저장되는 상기 화상 데이터로서의 동화상 데이터가 전송되는 제1 포트와, 상기 화면의 선두를 나타내는 신호가 공급되는 외부 신호단자를 구비하고,
상기 외부 단자에 공급된 상기 신호에 동기하여, 상기 동화상 데이터의 전송을 개시하도록 하였다.
(9) (8)에 있어서, 상기 메모리에 저장되는 상기 화상 데이터로서 정지화상 데이터가 전송되는 제2 포트를 더 구비하였다.
(10) 표시패널의 화면에 공급될 화상 데이터를 저장하는 메모리와, 상기 메모리에 저장되는 상기 화상 데이터로서 동화상 데이터가 전송되는 포트와, 상기 동화상 데이터를 상기 메모리의 원하는 영역에 기록하는 것을 지시하는 신호를 받는 외부단자를 구비하였다.
(11) 표시패널에 공급될 화상 데이터를 저장하는 메모리와, 상기 메모리에 저장되는 상기 화상 데이터로서 동화상 데이터가 전송되는 제1 포트와, 상기 메모리에 저장되는 상기 화상 데이터로서 정지화상 데이터가 전송되는 제2 포트와, 상기 메모리로의 상기 화상 데이터의 기록에, 상기 제1 포트에 공급된 상기 동화상 데이터와 상기 제2 포트에 공급된 정지화상 데이터 중 하나를 지정하기 위한 제1 제어 레지스터를 구비하였다.
(12) 내부 동작클록을 발생하는 클록 생성회로와, 표시패널에 공급될 화상 데이터를 저장하는 메모리와, 상기 메모리에 저장되는 상기 화상 데이터로서 동화상 데이터가 동기신호에 동기하여 전송되는 제1 포트와, 상기 메모리에 저장되는 상기 화상 데이터로서 정지화상 데이터가 전송되는 제2 포트와, 상기 메모리로부터의 상기 화상 데이터의 판독 동작을 제어하는 제1 제어 레지스터를 가지며,
상기 제2 포트에 공급된 상기 정지화상 데이터는, 상기 내부 동작클록에 동기하여 상기 메모리에 기록 가능하게 하고,
상기 제1 제어 레지스터가, 상기 메모리로부터의 상기 화상 데이터의 판독에, 상기 동기신호에 동기한 판독 동작과 상기 내부 클록신호에 동기한 판독 동작 중 하나를 지정하도록 하였다.
상기 구성으로 한 본 발명의 표시구동 제어장치에 의하면, 고품질의 동화상을 표시할 수 있음과 함께, 동화상 인터페이스와 정지화상 인터페이스를 표시내용(동화상 모드/정지화상 모드)에 따라 전환함으로써, 저소비전력화를 실현할 수 있다.
[발명의 실시형태]
이하, 본 발명의 실시형태에 대해서, 실시예의 도면을 참조하여 상세하게 설명한다. 도 1은 본 발명의 일실시예의 전체 구성의 설명도로서, 본 발명에 의한 표시구동 제어장치의 일례인 제1 기능이 되는 동화상 대응 인터페이스(즉, 동화상 데이터가 전송되는 제1 포트를 포함)를 가지는 휴대전화기의 구동회로 시스템 구성의 일실시예를 설명하는 블록도이다. 이 구동 제어장치(1)는 도 20에 나타낸 것과 마 찬가지인 음성 인터페이스(AUI)(2), 고주파 인터페이스(HFI)(3), 화상 데이터 처리장치인 화상 프로세서(4), 화상표시 메모리인 메모리(5) 및 표시구동 제어회로인 액정 콘트롤러·드라이버(LCD-CDR)(6), 제2 기능이 되는 정지화상·텍스트·시스템·I/O 버스·인터페이스(SS/IF)(7)(즉, 정지화상 데이터가 전송되는 제2 포트를 포함) 등으로 구성된다.
메모리(5)는 적어도 화상 1프레임만큼의 표시 데이터를 저장하는 프레임 메모리(비트맵 메모리)로서, 이하에서는 그래픽RAM이라고도 칭한다. 또한, 실시예의 설명에서도, 정지화상·텍스트·시스템·I/O 버스·인터페이스(SS/IF)(7)를 시스템·인터페이스(7), 또는 동화상 인터페이스로서 설명하는 경우도 있다.
*그리고, 화상 프로세서(4)에는, 디지털·시그널·프로세서(DSP)(411)와 ASIC(412) 및 마이크로 컴퓨터(MPU)를 가지는 베이스밴드·프로세서(41)에 더하여, 동화상 대응 프로세서(MPEG)(421)와 액정 표시 콘트롤러(LCDC)(422)를 가지는 애플리케이션·프로세서(APP)(42)를 구비하고 있다. 또한, 참조부호 9는 마이크로폰(M/C), 10은 스피커(S/P), 11은 비디오카메라(C/M), 12는 안테나(ANT), 13은 액정패널(액정디스플레이:LCD)이다. ASIC(412)는 기타 휴대전화 시스템 구성상 필요한 주변회로 기능을 가진다. 또한, 화상 프로세서(4)는, 단결정 실리콘과 같은 하나의 반도체 기판(chip)에 형성되어도 좋고, 베이스밴드 프로세서(41) 및 애플리케이션 프로세서(42)가 각각 하나의 반도체 기판(chip)에 형성되어도 좋다.
상기한 도 21에 나타낸 휴대전화기 시스템에서 일반적으로 구비되는 베이스 밴드·프로세서(BBP)에서는 동화상 처리능력이 부족하다. 이러한 베이스밴드·프로세서(BBP) 이외에 애플리케이션·프로세서(APP)라고 칭하는 서브 MPU가 알려져 있다. 도 1에서의 애플리케이션·프로세서(APP)(42)에는, MPEG 동화상 처리 등을 행하기 위하여 MPEG 프로세서(MPRG)(421)가 내장된다. 또한, 애플리케이션·프로세서(APP)(42)는 동화상 인터페이스(MP/IF)(8)로 액정 콘트롤러·드라이버(LCD-CDR)(6)에 화상 데이터를 전송한다. 정지화상 표시 데이터나 텍스트 표시 데이터는, 도 21에 나타낸 시스템과 마찬가지로 시스템·인터페이스 (SS/IF)(7)를 통하여 액정 콘트롤러·인터페이스(LCD-CDR)(6)에 전송된다.
도 2는 본 발명의 표시구동 제어장치의 일실시예를 이용한 휴대전화기의 표시화면에서의 동화상의 화면갱신의 모습을 설명하는 모식도이다. 동화상 인터페이스(MP/IF)(8)에서는, 표시 동작에 필요한 동기신호(수직동기신호(VSYNC), 수평동기신호(HSYNC), 도트클록(DOTCLK))에 의하여 표시 동작을 행하고, 표시 동작에 동기하여 후술하는 표시 데이터 신호(예를 들어, 18비트:PD 17 - PD 0, 이하 PD 17 - 0과 같이 표기함), 데이터 이네이블 신호(ENABLE)에 의하여 표시 데이터를 액정 콘트롤러·드라이버(LCD-CDR)(6)의 표시 메모리(내장RAM:M)(63)에 기록한다. 이것에 의해, 도 2(a)의 화면표시로부터 동 (b)의 화면표시로의 화면의 갱신은 해당 화면의 선두부터 행해지고, 화면의 도중에서의 전환은 일어나지 않는다.
도 3은 본 발명에 의한 액정 콘트롤러·드라이버의 회로 구성과 그 관련회로를, 동화상 인터페이스를 이용한 동화상 표시 동작에 대하여 설명하는 블록도이다. 도면 중, 도 1과 동일한 참조부호는 동일한 기능부분에 대응된다. 액정 콘트롤러· 드라이버(CLD-CDR)(6)는, 예를 들어, 단결정 실리콘과 같은 하나의 반도체 기판(chip)에 공지의 CMOS 제조 프로세스에 의하여 형성되어 있고, 기록 어드레스 생성회로(SAG)(61), 표시 어드레스 생성회로(DAG)(62), 표시 메모리(M)(63) 및 액정 구동회로(DR)(64)를 가지고 있다. 표시 데이터의 기록은, 데이터 버스(PD 17 - 0)로부터 행해진다. 이때 기록 어드레스(WA)는 동화상 인터페이스 신호 (VSYNC,HSYNC,DOTCLK, ENABLE) 내의 도트클록(DOTCLK) 및 이네이블 신호(ENABLE)에 의거하여 기록 어드레스 생성회로(SAG)(61)에서 생성된다. 즉, 기록 어드레스 생성회로(SAG)(61)는, 이네이블 신호(ENABLE)의 액티브 레벨(active level)에 따라 상기 도트클록(DOTCLK)을 카운트하는 카운터를 가지며, 상기 카운터의 출력이 기록 어드레스(WA)가 된다. 또한, 상기 이네이블 신호(ENABLE)는, 동화상 표시 영역의 선두에서 액티브 레벨(active level)이 되며, 동화상 표시 영역의 최종에서 비액티브 레벨(inactive level)이 된다. 상기 기록 어드레스 생성회로(61)의 카운터는 상기 이네이블 신호의 액티브 레벨에서 그 값이 리셋되며, 도트클록(DOTCLK) 카운트 동작을 개시한다. 동화상 표시 영역이 도 2에 나타내는 바와 같이 표시 패널의 중앙부분에 표시되는 경우, 표시 메모리의 동화상 영역에 대응되는 부분의 선두 어드레스와 최종 어드레스를 저장하는 레지스터가 액정 콘트롤러·드라이버(6)에 설치된다. 이러한 경우, 기록 어드레스 발생회로(61) 내의 카운터의 출력은 상기 선두 어드레스를 가산하여, 기록 어드레스가 되게 된다.
표시 데이터는, 동화상 인터페이스 신호에 의거하여 표시 어드레스 생성회로(DAG)(62)에서 생성되는 표시 어드레스(DA)에 따라 내장 메모리(M)(63)로부터 판독 되어 액정 구동회로(DR)(64)로 부여된다. 표시 어드레스 생성회로(62)는, VSYNC 및 HSYNC 액티브 레벨로 초기화됨과 함께, 도트클록을 계수하는 카운터를 가지며, 상기 카운터의 출력이 표시 어드레스(DA)가 된다. 즉, 표시 데이터의 기록 어드레스(WA)와 판독 어드레스(DA)는, 모두 동화상 인터페이스 신호를 기준으로 하여 생성된다.
도 4는 본 발명의 표시구동 제어시스템의 일실시예를 이용한 휴대전화기의 표시화면에서의 동화상의 화면갱신 모습을 동화상 인터페이스에서의 표시동작으로서 설명하는 모식도이다. 시스템·인터페이스(SS/IF)(7)로부터의 표시 데이터의 기록은, 도 3에서의 동화상 인터페이스(MP/IF)(8)로부터의 도트클록(DOTCLK) 및 이네이블 신호(ENABLE)에 따라 표시 메모리(M)(63)에 기록된다.
표시 데이터는, 동화상 인터페이스 신호(VSYNC, HSYNC, DOTCLK)에 따라 판독된다. 화상 데이터의 기록과 표시판독은 동일한 신호를 기준으로 하여 동작하기 때문에, 동일한 일정 속도로 행해진다. 도 4(a)에서의 LR은 표시 데이터의 판독 라인, LW는 표시 데이터의 기록 라인을 나타낸다. 도 4(c)에서의 LEND는 최종 라인을 나타낸다.
그리고, 시간 t0는 화면 선두라인 표시시점, 시간 t1은 화면 최종라인 표시 개시시점을 나타낸다. 이것에 의해, 표시 데이터의 기록과 표시판독은, 1 화면표시 중에 서로 추월하지 않기 때문에, 상기 도 23에서 설명한 바와 같은 동화상 1과 동화상 2의 경계가 없고, 화면의 깜빡임이 발생하지 않는다. 기록 어드레스와 표시판 독 어드레스는, 1 라인 이상의 간격이 항상 유지되는 것이 좋다. 또한, 도 4에 있어서 같은 시간에 표시 메모리로 기록 동작과 판독 동작이 발생하고 있는 듯이 보이지만, 실제는 1동작 사이클에 있어서, 전반에 기록 동작이 행해지고, 후반에 판독 동작이 행해지고 있다고 이해하기 바란다. 단, 표시 메모리(63)가 기록 포트와 판독 포트를 가지는 2 포트 메모리인 경우, 기록 동작과 판독 동작을 동시에 행하는 것은 가능하다.
다음에, 정지화상 표시 모드에 대하여 설명한다. 도 5는 본 발명의 실시예의 효과를 비교하여 설명하기 위한 동화상 인터페이스와 내장 메모리를 가지지 않는 액정 콘트롤러·드라이버의 구성과 그 동작의 설명도이다. 또한, 도 6은 도 5의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도이다. 이러한 액정 콘트롤러·드라이버(CLD-CDR)(6)는 메모리(M)로서 라인 메모리(LM)(63')를 가지고 있다.
이러한 구성에서는, 비트맵 메모리와 같은 RAM 메모리를 가지지 않기 때문에, 정지화상 표시 모드에서도, 도 6(a),(b),···에 나타낸 바와 같이 항상 동일 화면 데이터를 액정 콘트롤러·드라이버(LCD-CDR)(6)에 계속 전송하지 않으면 안된다. 그 때문에, 데이터 전송에 의한 전력을 요하고, 소비전력의 저감은 곤란하다. 또한, 동화상 표시에는 전송 데이터가 1 화면씩 다르기 때문에, 표시 동작에 동기하여 기록하는 본 발명의 회로(도 3 참조)가 효과적이다.
도 7은 본 발명의 실시예의 효과를 비교하여 설명하기 위한 시스템·인터페이스와 내장 메모리에 의한 데이터 전송을 행하는 액정 콘트롤러·드라이버의 구성 과 그 동작의 설명도이다. 또한, 도 8은 도 7의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도이다. 도 7에 나타낸 구성에서는, 내장 메모리(M)(63)로서 도 3과 마찬가지로 RAM 메모리인 비트맵 메모리(M)(63)를 표시 메모리로서 내장하고 있다.
도 8에 나타낸 바와 같이, 이 내장 메모리(M)(63)에 1 화면만큼의 화상 데이터를 기록한 후에는, 내장 클록에 의하여 해당 메모리(M)(63)의 데이터를 판독하기 위하여 정지화상 데이터를 다시 전송할 필요가 없다. 이때문에, 데이터 전송에 있어서 소비전력을 저감할 수 있다. 이러한 생각에 의거하여, 본 발명의 실시예에서는, 정지화상의 표시 모드에서는 도 7의 구성부분을 사용하고, 동화상 표시 모드에서는 도 5에 나타낸 구성을 기능시키도록 한 것이다. 이러한 정지화상 표시 모드와 동화상 표시 모드의 전환에는, 후술하는 레지스터를 설치하여, 이 레지스터의 상태에 따라 모드 전환을 행하도록 한다.
도 9는 본 발명의 구성을 도 7의 구성 및 도 5의 구성과 비교하여 나타내는 장점과 단점의 설명도이다. 도 9 ①, 즉 시스템 인터페이스와 표시 메모리(RAM)를 구비한 구성에서는, 표시 메모리(RAM)을 내장함으로써, 정지화상 표시 모드, 동화상 표시 모드 중 어느 화상표시 모드에서도 표시 데이터의 전송량을 최소한으로 할 수 있다. 그러나, 상기 도 20 ~ 도 23에서 설명한 바와 같은 표시화면의 깜빡임이 발생한다.
도 9 ②의 구성, 즉 동화상 인터페이스와 라인 메모리를 구비한 구성에서는, 깜빡임이 없는 화면표시가 가능하지만, 정지화상 표시를 포함하여 항상 데이터 전 송을 필요로 하기 때문에 소비전력이 증가하고, 저소비전력화가 곤란하다. 이에 반하여, 도 9 ③에 나타낸 내장 메모리와 동화상 인터페이스를 설치하고, 또한 정지화상 표시 모드와 동화상 표시 모드를 전환하도록 한 본 발명의 실시예의 구성에 의하면, 표시화면에 깜빡임이 없는 동화상 갱신이 가능하고, 또한 최소한의 데이터 전송에 의하여 저소비전력화를 실현할 수 있다.
다음에, 본 발명에 의한 동화상 인터페이스와 시스템·인터페이스에 있어서의 동화상 표시와 정지화상 표시의 각 표시 모드의 전환을 실현하기 위한 구체적인 시스템 구성 및 그 동작을 설명한다.
도 10은 본 발명의 표시구동 제어장치를 구성하는 액정 콘트롤러·드라이버를 구체화한 드라이버 칩의 회로구성의 설명도이다. 이러한 드라이버 칩(600)의 정지화상 데이터, 텍스트 데이터 등은 베이스밴드·프로세서(41)로부터 시스템·인터페이스(601)로 기록되고, 내부 어드레스 카운터(AC)(606)가 나타내는 어드레스의 메모리 즉 그래픽 RAM(GRAM)(600)에 표시 데이터로서 기록된다. 이러한 표시 동작은 다음과 같다. 즉, 내부 클록생성회로(CPG)(630)에서 생성한 클록신호에 의거하여 타이밍 발생회로(622)는 표시 동작에 필요한 타이밍, 표시 어드레스를 발생한다.
이 타이밍, 표시 어드레스로 그래픽 RAM(GRAM)(610)에서 표시 데이터를 판독하고, 액정 표시에 필요한 전압 레벨로 변환하여 액정패널로 전송한다. 동화상 표시 모드와 정지화상 표시 모드의 전환은, 표시 동작 전환 레지스터(DM)(621), RAM 액세스 전환 레지스터(RM)(605)에 의하여 행한다.
동화상 표시 모드에서는, 동화상 표시 데이터(PD 17 - 0), 수직동기신호(VSYNC), 수평동기신호(HSYNC), 도트클록(DOTCLK), 데이터 이네이블 신호(ENABLE)가 애플리케이션·프로세서(42)로부터 외부 표시 인터페이스(620)로 입력한다. 표시 동작 전환 레지스터(DM)(621)에 의하여 타이밍 발생회로(622) 내에서의 타이밍을 내장 클록 기준으로부터 동기신호(VSYNC,HSYNC)로 전환하고, 필요한 타이밍 신호를 생성한다. 또한, 타이밍 발생회로(622)는, 도 32에 나타내는 표시 어드레스 생성회로가 포함하지만, 도면의 복잡함을 방지하기 위하여 기재되어 있지 않다.
또한, RAM 액세스 전환 레지스터(RM)(605)에 의하여 기록 어드레스 카운터(AC)(606)의 동작을 도트클록(DOTCLK), 데이터 이네이블 신호(ENABLE)로부터 발생하는 신호로 전환한다. 그리고, 그래픽 RAM(GRAM)(610)으로의 데이터 버스를 표시 데이터(PD 17 - 0)로 전환한다. 이것에 의해, 표시 동작, RAM 액세스 동작은, 시스템·인터페이스(601)와 내부 클록생성회로(CPG)(630)로부터 동화상 인터페이스인 외부 표시 인터페이스 모듈(620)로 전환된다.
또한, 도 10에 있어서, 참조부호 602는 게이트 드라이버·인터페이스(serial), 603은 인덱스 레지스터(IR), 604는 콘트롤 레지스터(CR), 607은 비트 단위의 연산처리를 행하는 비트 오퍼레이션 회로, 608은 판독(read) 데이터 래치회로, 609는 기록(write) 데이터 래치회로이다. 또한, 참조부호 623,624,626은 래치회로, 625는 교류화회로, 627은 구동회로로, 표시 구동회로(여기에서는 액정 구동회로)(64)를 구성한다. 그리고, 640은 감마(γ) 조정회로, 650은 계조전압 생성회로로서, 액정패널로의 표시 데이터 처리회로를 구성한다. 또한, 비트 오퍼레이션 회로(607)는 비트 단위의 연산처리 및 비트 단위의 재배열 조작(rearrangement process)을 행하므로, 본 기능을 필요로 하지 않는 경우는 생략 가능하다.
다음에, 시스템·인터페이스와 애플리케이션·인터페이스의 전환 레지스터의 상세에 대하여 설명한다. 표 1은 도 10에서 설명한 RAM 액세스 전환 레지스터(RM)(605)의 모드 설정상태를 나타낸다. 또한, 표 1에서는, 이 레지스터를 RAM 액세스 모드 레지스터라고 표기하고 있다.
[표 1]
RM RAM 액세스를 행하는 인터페이스
0 시스템 인터페이스/VSYNC 인터페이스
1 RGB 인터페이스
또한, 표 2는 마찬가지로 도 10에서 설명한 표시동작 전환 레지스터(DM)(605)의 모드 설정상태를 나타낸다. 또한, 표 2에서는, 이 레지스터를 표시동작 모드 레지스터라고 표기하고 있다.
[표 2]
DM1 DM2 표시동작을 행하는 인터페이스
0 0 내부 클록 동작
0 1 RGB 인터페이스
1 0 VSYNC 인터페이스
1 1 설정금지
그리고, 표 3은 RAM 액세스 전환 레지스터(RM)와 표시동작 전환 레지스터(DM)의 조합 설정에 의한 각종 표시동작 모드의 상태의 설명도이다.
[표 3]
표시상태 동작 모드 RAM 액세스 설정 (RM) 표시동작 모드 (DM1-0)
정지화상 표시 내부 클록 동작만 시스템 인터페이스 (RM=0) 내부 클록 동작 (DM1-0=00)
동화상 표시 RGB 인터페이스(1) RGB 인터페이스 (RM=1) RGB 인터페이스 (DM1-0=01)
동화상 표시중의 정지화상 영역 전환 RGB 인터페이스(2) 시스템 인터페이스 (RM=0) RGB 인터페이스 (DM1-0=01)
동화상 표시 VSYNC 인터페이스 시스템 인터페이스 (RM=0) VSYNC 인터페이스 (DM1-0=10)
표 1에 나타낸 바와 같이, RAM 액세스 전환 레지스터(RM)는 내장한 표시 메모리(그래픽RAM)(GRAM)로의 액세스를 행하는 인터페이스의 전환을 설정한다. 이 RAM 액세스 전환 레지스터(RM 레지스터)의 설정을 「RM의 설정상태」로 설명하면, 「RM=0」인 경우는 시스템 인터페이스만으로 메모리(GRAM)로의 표시 데이터의 기록이 가능하게 된다. 또한, 「RM=1」인 경우는 애플리케이션·인터페이스(동화상 인터페이스, 표 1의 RGB 인터페이스)만으로 메모리(GRAM)로의 기록이 가능하게 된다.
표 2에 나타낸 표시동작 전환 레지스터(DM 레지스터)는 2비트의 설정으로, 표시동작 모드를 전환한다. 이 DM 레지스터의 설정을 「DM의 설정상태」로 설명한다. 「DM=00」인 경우는 내장 클록에 의한 표시동작이 행해진다. 또, 「DM=01」인 경우는 동화상 인터페이스(RGB 인터페이스)에 의하여 표시동작이 행해진다. 또한, 「DM=10」인 경우는 VSYNC 인터페이스에 의한 표시동작이 되고, RGB 인터페이스 시의 VSYNC 신호만으로 내장 블록에 의하여 표시동작이 행해진다. 또한, 「DM=11」의 설정은 금지된다.
이와 같이, 인터페이스의 전환을 RAM 액세스 전환 레지스터와 표시동작 전환 레지스터의 2개의 레지스터(RAM 레지스터, DM 레지스터)를 이용하여 독립적으로 제어한다. 표 3에 종합하여 표기한 바와 같이, 2개의 레지스터의 설정상태로 표시동 작을 전환함으로써 여러가지의 표시모드로 동작 가능하게 된다. 또한, 표 3에서는, 「DM의 설정상태」를 (DM1-0=00)과 같이 표기하고 있다.
도 11은 시스템·인터페이스와 애플리케이션·인터페이스를 구비하여 내장 메모리에 의한 데이터 전송을 행하는 액정 콘트롤러·드라이버의 실시예의 구성과 그 동작의 설명도이다. 또한, 도 12는 도 11의 액정 콘트롤러·드라이버에 의한 정지화상 표시의 모습을 설명하는 모식도이다. 본 실시예에서는, 정지화상 데이터 등을 입력하는 시스템·인터페이스(베이스밴드·인터페이스)(41), 동화상 인터페이스인 애플리케이션·인터페이스(42)는 함께, 그 데이터는 표시 메모리인 내장RAM 메모리(표시 메모리(M))(63)에 저장된다.
수직동기신호(VSYNC)는 표시동작의 화면 선두를 나타내는 타이밍 신호, 수평동기신호(HSYNC)는 표시동작의 라인 주기를 나타내는 타이밍 신호, 도트클록(DOTCLK)은 화소 단위의 클록으로 동화상 인터페이스, 즉 애플리케이션·인터페이스(APP)(42)에 의한 표시동작의 기준 클록이 된다. 또한, 이 도트클록(DOTCLK)은 표시 메모리(M)(63)의 기록 신호도 된다. 애플리케이션·프로세서(42)는 이 도트클록(DOTCLK)에 동기하여 화상 데이터를 전송한다. 또한, 이네이블 신호(ENABLE)는, 각 화소 데이터가 유효함을 나타내는 신호이다. 이 이네이블 신호(ENABLE)가 유효한 경우에만 전송 데이터가 표시 메모리(M)(63)에 기록된다.
즉, 도 12에 나타낸 바와 같이, 화면의 RAM 데이터 표시 영역(정지화상 표시영역)(SSDA) 내의 이네이블 신호(ENABLE)가 유효하게 된 영역인 동화상 표시영역(MPDA)에 동화상 표시데이터(PD 17 - 0)가 표시된다. 또한, 화면의 상하에 는 백포치(back porch) 기간(BP 3 - 0)과 프론트포치(front porch) 기간(FP 3 - 0 )이 마련되어 있고, 그 사이에 표시기간(NL 4 - 0)이 마련되어 있다.
도 13은 시스템·인터페이스와 애플리케이션·인터페이스의 전환 동작을 표시화면의 상태로 나타낸 설명도이다. 시스템·인터페이스의 동작으로 정지화상(FS)이 표시되고, 애플리케이션·인터페이스의 동작으로 동화상(MP1, MP2, ···, MP10, ···, MPN)이 표시되는 모습을 나타내고 있다. 휴대전화기에서는, 동화상 표시를 행하는 시간은 표시를 행하는 시간부터 하면 적을 것이다. 이 때문에, 대다수를 점하는 정지화상 표시 시간은 「시스템 인터페이스 ＋ 내부 클록에 의한 표시」에 의하여 저소비전력으로의 동작이 된다.
그리고, 동화상 표시를 행하는 경우만, 상기한 바와 같이 각 레지스터(RM,DM)를 전환하여 애플리케이션·인터페이스(동화상 인터페이스)를 유효하게 한다. 이것에 의해, 데이터의 전송전력을 사용하는 인터페이스의 사용기간을 최소한으로 하고, 시스템 전체에서의 전력소비의 저감화를 꾀할 수 있다. 또한, 레지스터의 설정을 포함하여, 본 시스템의 인스트럭션 설정은 시스템·인터페이스만으로 가능하게 하고 있다. 그러나, 별도 경유하는 인스트럭션 설정을 행하도록 하여도 좋다.
도 14는 본 발명의 다른 실시예의 설명도로서, 동화상 버퍼링 동작을 실행하는 회로 구성을 설명하기 위한 블록도이다. 상기 도 5와 도 6에서 설명한 화상표시 시스템에서는, 동화상 표시시(애플리케이션·인터페이스의 사용시)는 표시 데이터를 라인 메모리에 순차 저장하여 표시가 행해진다. 그때문에, 표시 데이터를 항상 계속 전송할 필요가 있다. 본 실시예에서는, 동화상 인터페이스(애플리케이션·인터페이스(APP)(42))의 사용시에도 표시 데이터를 전부 RAM메모리(M)(63)로 저장하고, 저장된 표시 데이터를, 동화상 인터페이스(63)에 의하여 입력하는 동기신호(VSYNC, HSYNC, DOTCLK, ENABLE)에 따라 판독하여 액정패널로 출력하고, 이것을 표시한다. 내장 RAM 메모리(M)(63)의 액세스 전환을 액세스 모드 레지스터(RM 레지스터)(605)에서 행한다.
도 15는 도 14의 회로 구성에 의한 동화상 버퍼링 동작에 있어서의 동화상 데이터의 전송의 모습을 설명하는 모식도이다. 상기 도 5에서 설명한 바와 같은 라인 메모리만을 이용하는 동화상 표시에서는, 동화상 데이터를 항상 전송하지 않으면 안된다. 현행 휴대전화기의 시스템에서는, 동화상 표시시의 1초 간의 화면(frame) 수는 10 ~ 15이다. 이때문에, 1초 간의 표시 프레임 수를 60프레임으로 하면 화면갱신은 4프레임에 1회 행해지게 된다. 즉, 4프레임 기간은 동일한 화면을 표시하고 있다.
현행의 휴대전화기에서의 동화상을 도 5, 도 6에서 설명한 구성으로 행하면, 4프레임의 동일 화면표시 기간에 걸쳐 데이터 전송을 행하지 않으면 안되므로, 데이터 전송에 의하여 소비전력이 증가한다. 본 실시예에서는, 동화상 데이터를 전부 내장 RAM 메모리에 저장하는 동화상 버퍼링을 행하도록 하였기 때문에, 화면의 갱신시에만 데이터 전송을 행하여, 내장 메모리의 표시 데이터를 갱신하게 된다. 그 후의 동일 화면의 표시기간은, 시스템측에서의 데이터 전송을 행하지 않고 메모리에 저장된 표시 데이터를 판독하여 표시한다. 이것에 의해, 동화상 데이터의 전송 회수가, 상기 예의 동화상 15프레임/초, 프레임 주파수 60Hz에 있어서, 종래와 비교하여 1/4로 삭감된다.
본 발명은, 상기 설명한 바와 같은 화면의 RAM 데이터 표시영역(정지화상 표시영역)(SSDA) 내에 동화상 표시영역(MPDA)을 끼워넣는 경우 동화상 데이터 표시영역의 선택한 영역에만 해당 동화상 데이터를 전송할 수도 있다. 도 16은 본 발명에 의한 동화상 전송을 실현하는 회로 구성의 일실시예를 설명하는 블록도이다. 또한, 도 17은 도 16의 액정 콘트롤러·드라이버에 의한 선택영역만의 정지화상 표시의 모습을 설명하는 모식도이다.
동화상 버퍼링을 이용하지 않는 경우, 액정패널의 일부분을 사용하여 동화상 표시를 행할 때 동화상 표시영역(MPDA) 이외의 정지화상 표시영역(SSDA)도 포함하여 동화상 인터페이스로부터 표시 데이터를 항상 전송할 필요가 있었다. 이 때문에, 데이터 전송 수가 증가하고, 소비전력이 증가한다. 본 실시예의 선택영역 전송방식에서는, 동화상 인터페이스로부터 전송하는 표시 데이터는, 동화상 표시영역(MPDA)의 표시 데이터만을 전송할 수 있다.
선택영역 전송방식은, 사전에 표시 메모리에 정지화상 데이터를 기록하여 두고, 이네이블 신호로 지시된 표시 메모리의 부분에만 동화상 인터페이스로부터 표시 데이터를 기록한다. 이것에 의해, 표시 메모리 상에서 정지화상과 동화상이 합성되고, 표시 동작시에 동시에 판독되어 액정패널(13)에 표시가 된다. 이와 같이, 본 실시예에 의하면, 선택적으로 동화상 표시영역을 지정할 수 있고, 동화상 영역만큼에 상당하는 최소한의 데이터 전송으로 동화상 표시가 가능하게 되며, 데이터 전송시의 소비전력을 저감할 수 있다. 또한, 이상은 휴대전화기의 표시장치에 한하는 것이 아니라, 퍼스널 컴퓨터나 디스플레이 모니터 등의 큰 사이즈의 표시장치에 관하여도 마찬가지로 적용할 수 있다.
도 18은 본 발명의 효과를 설명하기 위한 상기 각 데이터 전송방식의 동화상 데이터 전송 수의 비교 설명도이다. 또한, 도 18은, 액정패널 사이즈가 176×240도트, 동화상 사이즈가 QCIF 사이즈(144×176도트), 동화상 프레임 수가 15프레임/초(fps), 프레임 주파수가 60Hz인 액정 표시장치에서 비교한 것이다. 도 18에서 알 수 있듯이, (a) 동화상 인터페이스만의 경우(내장 메모리 없음)에서는 176×240×60프레임 = 2.5M회 전송/초, (b) 동화상 버퍼링 방식에서는 176×240×15프레임 = 633k회 전송/초, (c) 동화상 버퍼링 방식 ＋ 선택 동화상영역 전송방식에서는 144×176×15프레임 = 380k회 전송/초가 된다.
따라서, 데이터 전송량은, (b) 동화상 버퍼링 방식은 (a) 동화상 인터페이스만의 경우에 비해 약 25% 저감, (c) 동화상 버퍼링 방식 ＋ 선택 동화상 영역 전송방식은 (a) 동화상 인터페이스만의 경우에 비해 약 15% 저감할 수 있게 된다.
도 19는 본 발명의 또다른 실시예의 설명도로서, 동화상 표시 중에 정지화상 영역의 표시 재기록 방식을 설명하는 모식도이다. 도 10에서 구체적으로 설명한 바와 같이, 본 발명의 액정 콘트롤러·드라이버는 정지화상 인터페이스와 동화상 인터페이스의 전환을 레지스터에서 행하고, 또한, 도 14 이하에서 설명한 바와 같은 동화상 버퍼링이 가능하다는 점에서, 동화상 표시 중의 정지화상 영역의 표시 재기록을 행할 수도 있다.
도 19에 나타난 바와 같이, 표시화면에 동화상을 표시하고 있을 때에도, 휴대전화기에서와 같은 아이콘 마크(시계, 전파상황) 등을 갱신할 필요가 있다. 여기에서는, 화면의 정지화상 표시영역에 메일(mail) 착신표시(SIS)를 표시하는 경우를 예로서 나타낸다. 동화상 버퍼링 방식에 의한 표시 데이터의 재기록은, 화면갱신시가 된다. 이 밖의 기간은 표시동작만을 행한다. 상기한 바와 같이, 정지화상 표시 모드와 동화상 표시 모드는 레지스터(표시동작 전환 레지스터(DM), RAM 액세스 전환 레지스터(RM))에서 행한다. 또한, 이 전환은, 표시 동작과 메모리로의 액세스를 각각 독립하여 전환할 수 있다.
이때문에, 본 실시예에서는, 도 19의 동작파형에 나타낸 바와 같이, 동화상 표시의 화면갱신시 이외의 기간에, RAM 액세스만 RAM 액세스 전환 레지스터(RM)를 「=0」으로 하여 시스템·인터페이스로 전환하며, 정지화상 표시영역의 표시 데이터를 갱신한다. 이 정지화상 표시영역의 갱신기간(TS)이 종료한 시점에서 해당 RAM 액세스 전환 레지스터(RM)를 「=1」로 한다. 이 정지화상 표시영역의 갱신기간(TS)에는, 표시동작 전환 레지스터(DM)를 「=1」로 하여 동화상 인터페이스로부터 표시를 계속한다. 이것에 의하여, 동화상 표시 중에 있어서도 정지화상 표시영역의 갱신이 가능하게 되고, 더욱 유연한 표시형태를 실현할 수 있다.
도 20은 본 발명의 또다른 실시예의 설명도로서, 표 2 및 표 3의 VSYNC 인터페이스를 채용한 경우의 액정 콘트롤러·드라이버와 그 주변회로의 구성례를 설명하는 블록도이다. 그리고, 메모리(M)의 기록을 제어하는 기록 어드레스 생성회로(SAG)는 시스템 인터페이스(7)로부터 제어되고, 메모리(M)의 판독을 제어 하는 표시 어드레스 생성회로(DAG)의 어드레스의 생성 타이밍을 애플리케이션 프로세서(42)로부터 수직동기신호(VSYNC)로 제어하도록 하였다. 이 경우, 표시 어드레스 생성신호(DAG)는, VSYNC 액티브 레벨로 리셋되고, 내장 클록회로(CLK)로부터 발생된 클록신호를 계산하는 카운터를 가지며, 이 카운터의 출력이 표시 어드레스(DA)로서 이용된다. 이러한 구성의 경우, 종래 시스템을 거의 변경하지 않고 동화상 데이터를 표시할 수 있다. 또한, 시스템 인터페이스(7) 측으로부터의 동화상 데이터의 기록속도는, 내장 클록발생회로(CLK)로부터의 클록 신호에 의거하는 표시 동작보다도 한층 고속으로 행해질 필요성이 있다. 다른 구성과 동작은 도 3에서 설명한 것과 동일하다.
본 실시예의 구성에 있어서, 표시 메모리(M)에 대하여 애플리케이션 프로세서(42)로부터의 수직동기신호(VSYNC)로 기록된 표시 데이터의 판독의 개시시점을 제어함으로써, 화상표시를 화면의 주사 타이밍에 동기시킬 수 있고, 화면의 도중에 화상갱신이 되는 것은 아니다. 따라서, 화면갱신 중에서의 화면의 깜빡임은 발생하지 않는다.
또한, 이상, 본 발명을 실시예에 의하여 설명하였으나, 본 발명은 상기 실시예의 구성에 한정되는 것이 아니며, 본 발명의 기술사상을 이탈하지 않고, 여러가지 변형이 가능함은 말할 것도 없다.
이상 설명한 바와 같이, 본 발명에 의하면, 동화상 표시시의 갱신화면을 프레임에 동기시켜 행하므로, 갱신 도중의 표시의 깜빡임이 없고, 또한 동화상 표시 시의 표시 데이터의 전송 데이터 수를 저감할 수 있으므로, 본 발명의 표시구동 제어장치를 이용한 시스템 전체에서의 소비전력의 저감이 가능하다.
또한, 정지화상·텍스트·시스템·I/O 버스·인터페이스와, 화상 데이터 처리장치에서 동화상 데이터를 입력하는 외부 표시 인터페이스의 전환과 화상 표시 메모리의 액세스를 독립하여 제어하도록 구성함으로써 표시 내용에 맞는 표시 모드를 선택할 수 있다.

Claims (28)

  1. 반도체 칩에 형성된 액정 구동제어장치에 있어서,
    제1 데이터가 공급되는 제1 데이터 단자와,
    수직 동기신호가 공급되는 제1 단자와,
    수평 동기신호가 공급되는 제2 단자와,
    도트 클록이 공급되는 제3 단자와,
    제2 데이터가 공급되는 제2 데이터 단자와,
    내부동작 클록신호가 발생되는 클록 발생회로와,
    상기 제1 데이터 단자 및 상기 제1 단자 내지 제3 단자가 접속되는 외부표시 인터페이스 회로와,
    상기 제2 데이터 단자가 결합되는 시스템 인터페이스 회로와,
    상기 액정 구동제어장치에 결합되어야 할 표시 패널에 표시되어야 할 화상 데이터가 저장되는 메모리와,
    상기 메모리에 결합되어, 상기 메모리로부터 판독된 화상 데이터에 따라서, 상기 표시 패널에 표시 데이터를 공급하는 구동회로와,
    상기 메모리로부터 상기 화상 데이터를 판독할 때, 상기 내부동작 클록신호에 동기하는 제1판독 동작과, 상기 수직 동기신호, 상기 수평 동기신호 및 상기 도트 클록에 동기하는 제2 판독 동작과의 어디인가 한쪽을 지정 가능한 제1 레지스터와,
    상기 화상 데이터를 상기 메모리에 기록할 때, 상기 제2 데이터 단자를 통해서 상기 시스템 인터페이스에 공급된 상기 제2 데이터를 상기 메모리에 기록하는 제1기록 동작과, 상기 제1 데이터 단자를 통해서 상기 외부표시 인터페이스에 공급된 상기 제1 데이터를 상기 메모리에 기록하는 제2 기록 동작과의 어디인가 한쪽을 지정 가능케 하는 제2 레지스터를 갖는 액정 구동제어장치.
  2. 제1항에 있어서,
    이네이블 신호가 공급되며, 상기 외부표시 인터페이스 회로에 접속되는 제4단자를 더 갖고,
    상기 이네이블 신호는, 활성 상태와 비활성 상태를 갖고,
    상기 제1 데이터 단자를 통해서 상기 외부표시 인터페이스에 공급된 상기 제1 데이터는, 상기 이네이블 신호의 상기 활성 상태에 따라서 상기 메모리에 기록되는 액정 구동제어장치.
  3. 제1항에 있어서,
    또한, 상기 메모리에 있어서, 상기 제1 데이터가 기록되는 영역의 선두 어드레스와 최종 어드레스를 지정하는 제3 레지스터를 갖는 액정 구동제어장치.
  4. 제1항에 있어서,
    상기 제1 레지스터 및 상기 제2 레지스터는 상기 제2 데이터 단자를 통해서 상기 시스템 인터페이스에 공급된 명령에 의해 설정되는 액정 구동제어장치.
  5. 제1 데이터를 받도록 결합된 제1 데이터 단자와,
    수직 동기신호를 받도록 결합된 제1 단자와,
    수평 동기신호를 받도록 결합된 제2 단자와,
    도트 클록을 받도록 결합된 제3 단자와,
    제2 데이터를 받도록 결합된 제2 데이터 단자와,
    내부 클록신호를 발생하는 클록 발생회로와,
    상기 제1 데이터 단자 및 상기 제1 단자 내지 상기 제3 단자에 결합된 제1 인터페이스 회로와,
    상기 제2 데이터 단자에 결합된 제2 인터페이스 회로와,
    표시 패널에 표시해야 할 화상 데이터가 저장된 메모리와,
    상기 메모리의 출력에 결합되어, 상기 메모리로부터 판독된 화상 데이터에 근거해서 상기 표시 패널을 구동하는 소스 드라이버와,
    상기 메모리를 상기 내부 클록신호에 동기해서 판독하는 것을 가능하게 하는 제1 상태와, 상기 메모리를 상기 수직 동기신호, 수평 동기신호 및 상기 도트 클록에 동기해서 판독하는 것을 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제1 레지스터와,
    상기 메모리에 상기 제2 데이터 단자를 통해서 상기 제2 인터페이스 회로에 공급된 상기 제2 데이터를 기록 가능하게 하는 제1 상태와, 상기 메모리에 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터를 기록 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제2 레지스터를 갖는 액정 구동제어장치.
  6. 제5항에 있어서,
    이네이블 신호를 받도록 결합되며, 상기 제1 인터페이스 회로에 결합되는 제4단자를 더 갖고,
    상기 이네이블 신호는 활성 상태와 비활성 상태를 갖고,
    상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터는 상기 이네이블 신호의 상기 활성 상태에 따라서 상기 메모리에 기록되는 액정 구동제어장치.
  7. 제5항에 있어서,
    또한, 상기 메모리에 있어서, 상기 제1 데이터가 기록되는 영역의 선두 어드레스와 최종 어드레스를 지정하는 제3 레지스터를 갖는 액정 구동제어장치.
  8. 제7항에 있어서,
    상기 제1 레지스터, 상기 제2 레지스터 및 상기 제3 레지스터는 상기 제2 데이터 단자를 통해서 상기 제2 인터페이스 회로에 공급된 명령에 의해 설정되는 액정 구동제어장치.
  9. 삭제
  10. 제8항에 있어서,
    이네이블 신호를 받도록 결합되어, 상기 제1 인터페이스 회로에 결합되는 제4단자를 더 갖고,
    상기 이네이블 신호는 활성 상태와 비활성 상태를 갖고,
    상기 이네이블 신호의 상기 활성 상태시에, 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터가 상기 메모리에 기록되는 액정 구동제어장치.
  11. 삭제
  12. 제1 데이터를 받도록 결합된 제1 데이터 단자와, 수직 동기신호를 받도록 결합된 제1 단자와, 수평 동기신호를 받도록 결합된 제2 단자와, 도트 클록을 받도록 결합된 제3 단자를 갖는 제1 인터페이스 회로와,
    제2 데이터를 받도록 결합된 제2 데이터 단자를 갖는 제2 인터페이스 회로와,
    내부 클록신호를 발생하는 클록 발생회로와,
    표시 패널에 표시해야 할 화상 데이터가 저장되는 메모리와,
    상기 메모리의 출력에 결합되어, 상기 메모리로부터 판독된 화상 데이터에 근거해서 상기 표시 패널을 구동하는 소스 드라이버와,
    상기 메모리를 상기 내부 클록신호에 동기해서 판독하는 것을 가능하게 하는 제1 상태, 또는, 상기 메모리를 상기 수직 동기신호, 수평 동기신호 및 상기 도트 클록에 동기해서 판독하는 것을 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 갖는 제1 레지스터와,
    상기 메모리에 상기 제2 데이터 단자를 통해서 상기 제2 인터페이스 회로에 공급된 상기 제2 데이터를 기록 가능하게 하는 제1 상태, 또는, 상기 메모리에 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터를 기록 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 갖는 제2 레지스터를 갖는 액정 구동제어장치.
  13. 삭제
  14. 제12항에 있어서,
    이네이블 신호를 받도록 결합되며, 상기 제1 인터페이스 회로에 결합되는 제4단자를 더 갖고,
    상기 이네이블 신호는, 활성 상태와 비활성 상태를 갖고,
    상기 이네이블 신호의 상기 활성 상태시에, 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터가 상기 메모리에 기록되는 액정 구동제어장치.
  15. 제12항에 있어서,
    또한, 상기 메모리에 있어서, 상기 제1 데이터가 기록되는 영역의 선두 어드레스와 최종 어드레스와의 양쪽을 지정하는 제3 레지스터를 갖는 액정 구동제어장치.
  16. 제1 데이터를 받도록 결합된 제1 데이터 단자와, 수직 동기신호를 받도록 결합된 제1 단자와, 수평 동기신호를 받도록 결합된 제2 단자와, 도트 클록을 받도록 결합된 제3 단자를 갖는 제1 인터페이스 회로와,
    제2 데이터를 받도록 결합된 제2 데이터 단자를 갖는 제2 인터페이스 회로와,
    내부 클록신호를 발생하는 클록 발생회로와,
    표시 패널에 표시해야 할 화상 데이터가 저장되는 메모리와,
    상기 메모리의 출력에 결합되어, 상기 메모리로부터 판독된 화상 데이터에 근거해서 상기 표시 패널을 구동하는 소스 드라이버와,
    상기 메모리를 상기 내부 클록신호에 동기해서 판독하는 것을 가능하게 하는 제1 상태, 또는, 상기 메모리를 상기 수직 동기신호, 수평 동기신호 및 상기 도트 클록에 동기해서 판독하는 것을 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제1 레지스터와,
    상기 메모리에 상기 제2 데이터 단자를 통해서 상기 제2 인터페이스 회로에 공급된 상기 제2 데이터를 기록 가능하게 하는 제1 상태, 또는, 상기 메모리에 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터를 기록 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제2 레지스터를 갖는 액정 구동제어장치.
  17. 삭제
  18. 제16항에 있어서,
    상기 메모리에 있어서, 상기 제1 데이터가 기록되는 영역의 선두 어드레스와 최종 어드레스와의 양쪽을 지정 가능한 제3 레지스터를 더 갖는 액정 구동제어장치.
  19. 제1 데이터를 받도록 결합된 제1 데이터 단자와, 수직 동기신호를 받도록 결합된 제1 단자와, 수평 동기신호를 받도록 결합된 제2 단자와, 도트 클록을 받도록 결합된 제3 단자를 갖는 제1 인터페이스 회로와,
    제2 데이터를 받도록 결합된 제2 데이터 단자를 갖는 제2 인터페이스 회로와,
    내부 클록신호를 발생하는 클록 발생회로와,
    표시 패널에 표시해야 할 화상 데이터가 저장되는 메모리와,
    상기 메모리의 출력에 결합되어, 상기 메모리로부터 판독된 화상 데이터에 근거해서 상기 표시 패널을 구동하는 소스 드라이버와,
    상기 메모리를 상기 내부 클록신호에 동기해서 판독하는 것을 가능하게 하는 제1 상태, 상기 메모리를 상기 수직 동기신호, 수평 동기신호 및 상기 도트 클록에 동기해서 판독하는 것을 가능하게 하는 제2 상태, 또는, 상기 메모리를 상기 수직 동기신호 및 상기 내부 클록신호에 동기해서 판독하는 것을 가능하게 하는 제3 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제1 레지스터와,
    상기 메모리에 상기 제2 데이터 단자를 통해서 상기 제2 인터페이스 회로에 공급된 상기 제2 데이터를 기록 가능하게 하는 제1 상태, 또는, 상기 메모리에 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터를 기록 가능하게 하는 제2 상태 중 어느쪽인가 하나의 상태를 설정 가능케 하는 제2 레지스터를 갖는 액정 구동제어장치.
  20. 삭제
  21. 제19항에 있어서,
    이네이블 신호를 받도록 결합되며, 상기 제1 인터페이스 회로에 결합되는 제4단자를 더 갖고,
    상기 이네이블 신호는 활성 상태와 비활성 상태를 갖고,
    상기 이네이블 신호의 상기 활성 상태시에, 상기 제1 데이터 단자를 통해서 상기 제1 인터페이스 회로에 공급된 상기 제1 데이터가 상기 메모리에 기록되는 액정 구동제어장치.
  22. 제19항에 있어서,
    또한, 상기 메모리에 있어서, 상기 제1 데이터가 기록되는 영역의 선두 어드레스와 최종 어드레스와의 양쪽을 지정 가능한 제3 레지스터를 갖는 액정 구동제어장치.
  23. 제16항에 있어서,
    이네이블 신호를 받도록 결합되며, 상기 제1 인터페이스 회로에 결합되는 제4단자를 더 갖고,
    상기 이네이블 신호는, 활성상태와 비활성상태를 갖고,
    상기 이네이블 신호의 상기 활성상태시에, 상기 제1데이터 단자를 통해서 상기 제1인터페이스 회로에 공급된 상기 제1 데이터가 상기 메모리에 기록되는 액정 구동제어장치.
  24. 제1항에 있어서,
    상기 제1 레지스터가 상기 제1 판독동작으로 설정되고, 또, 상기 제2 레지스터가 상기 제1 기록동작으로 설정된 경우, 상기 제2 데이터는 정지화상 데이터를 포함하고,
    상기 제1 레지스터는 상기 제2 판독동작으로 설정되고, 또, 상기 제2 레지스터가 상기 제2 기록동작으로 설정된 경우, 상기 제1 데이터는 동화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제2 판독동작으로 설정되고, 또, 상기 제2 레지스터가 상기 제1 기록동작으로 설정된 경우, 상기 제2 데이터가 정지화상 데이터를 포함하는 액정 구동제어장치.
  25. 제5항에 있어서,
    상기 제1 레지스터가 상기 제1 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터는 정지화상 데이터를 포함하고,
    상기 제1 레지스터는 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제2 상태로 설정된 경우, 상기 제1 데이터는 동화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터가 정지화상 데이터를 포함하는 액정 구동제어장치.
  26. 제12항에 있어서,
    상기 제1 레지스터가 상기 제1 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터는 정지화상 데이터를 포함하고,
    상기 제1 레지스터는 상기 제2 상태로 설정되고, 또, 제2 레지스터가 상기 제2 상태로 설정된 경우, 상기 제1 데이터는 동화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터가 정지화상 데이터를 포함하는 액정 구동제어장치.
  27. 제16항에 있어서,
    상기 제1 레지스터가 상기 제1 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터는 정지화상 데이터를 포함하고,
    상기 제1 레지스터는 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제2 상태로 설정된 경우, 상기 제1 데이터는 동화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터가 정지화상 데이터를 포함하는 액정 구동제어장치.
  28. 제19항에 있어서,
    상기 제1 레지스터가 상기 제1 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터는 정지화상 데이터를 포함하고,
    상기 제1 레지스터는 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제2 상태로 설정된 경우, 상기 제1 데이터는 동화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제2 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터가 정지화상 데이터를 포함하고,
    상기 제1 레지스터가 상기 제3 상태로 설정되고, 또, 상기 제2 레지스터가 상기 제1 상태로 설정된 경우, 상기 제2 데이터는 동화상 데이터를 포함하는 액정 구동제어장치.
KR1020060024972A 2001-12-27 2006-03-17 표시구동 제어회로 KR100747636B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00397307 2001-12-27
JP2001397307 2001-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082072A Division KR100772313B1 (ko) 2001-12-27 2002-12-21 표시구동 제어회로

Publications (2)

Publication Number Publication Date
KR20060030873A KR20060030873A (ko) 2006-04-11
KR100747636B1 true KR100747636B1 (ko) 2007-08-08

Family

ID=19189174

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020020082072A KR100772313B1 (ko) 2001-12-27 2002-12-21 표시구동 제어회로
KR1020060024972A KR100747636B1 (ko) 2001-12-27 2006-03-17 표시구동 제어회로
KR1020070035539A KR100860167B1 (ko) 2001-12-27 2007-04-11 표시구동 제어회로 및 표시시스템
KR1020070035540A KR100860168B1 (ko) 2001-12-27 2007-04-11 정지화상 변경방법, 정지화상 갱신방법, 표시 시스템 및 휴대전화기
KR1020070084119A KR100860900B1 (ko) 2001-12-27 2007-08-21 표시구동 제어장치
KR1020070084121A KR100860899B1 (ko) 2001-12-27 2007-08-21 표시 시스템 및 휴대전화기
KR1020080027502A KR100879165B1 (ko) 2001-12-27 2008-03-25 표시 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020082072A KR100772313B1 (ko) 2001-12-27 2002-12-21 표시구동 제어회로

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020070035539A KR100860167B1 (ko) 2001-12-27 2007-04-11 표시구동 제어회로 및 표시시스템
KR1020070035540A KR100860168B1 (ko) 2001-12-27 2007-04-11 정지화상 변경방법, 정지화상 갱신방법, 표시 시스템 및 휴대전화기
KR1020070084119A KR100860900B1 (ko) 2001-12-27 2007-08-21 표시구동 제어장치
KR1020070084121A KR100860899B1 (ko) 2001-12-27 2007-08-21 표시 시스템 및 휴대전화기
KR1020080027502A KR100879165B1 (ko) 2001-12-27 2008-03-25 표시 시스템

Country Status (5)

Country Link
US (4) US7176870B2 (ko)
JP (1) JP4839349B2 (ko)
KR (7) KR100772313B1 (ko)
CN (5) CN100362540C (ko)
TW (6) TWI522999B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290080B2 (en) * 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP4218616B2 (ja) * 2004-08-30 2009-02-04 セイコーエプソン株式会社 表示装置及びその制御回路、駆動回路、駆動方法
KR100721566B1 (ko) * 2004-11-27 2007-05-23 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 구동방법
JP4877707B2 (ja) * 2005-05-25 2012-02-15 株式会社 日立ディスプレイズ 表示装置
WO2007026685A1 (ja) * 2005-09-01 2007-03-08 Sharp Kabushiki Kaisha 液晶表示装置、および液晶表示装置の駆動方法
TWI335562B (en) * 2006-06-09 2011-01-01 Chimei Innolux Corp Liquid crystal display
US7876313B2 (en) * 2006-09-29 2011-01-25 Intel Corporation Graphics controller, display controller and method for compensating for low response time in displays
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
JP2008197600A (ja) * 2007-02-16 2008-08-28 Renesas Technology Corp 半導体集積回路及びデータ処理システム
JP5160836B2 (ja) * 2007-08-08 2013-03-13 ルネサスエレクトロニクス株式会社 テレビジョン受像機
CN102237053B (zh) * 2010-05-05 2013-06-12 河南友利华系统工程有限公司 模拟和数字信号叠加的工业智能液晶显示器
CN102237054A (zh) * 2010-05-05 2011-11-09 河南友利华系统工程有限公司 工业液晶显示器的指令寄存器型接口模块
CN102004620B (zh) * 2010-11-09 2012-05-09 广东威创视讯科技股份有限公司 一种图像更新方法及装置
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
KR101929426B1 (ko) * 2011-09-07 2018-12-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9459606B2 (en) * 2012-02-28 2016-10-04 Panasonic Intellectual Property Management Co., Ltd. Display apparatus for control information, method for displaying control information, and system for displaying control information
CN104008010A (zh) * 2013-02-27 2014-08-27 三星电子株式会社 片上系统及其操作方法、及包括片上系统的移动设备
KR20140108843A (ko) 2013-03-04 2014-09-15 삼성전자주식회사 디스플레이 구동 회로
JP6204025B2 (ja) * 2013-03-05 2017-09-27 シナプティクス・ジャパン合同会社 ドライバｉｃ
KR102057502B1 (ko) 2013-03-07 2020-01-22 삼성전자주식회사 디스플레이 드라이브 집적회로 및 영상 표시 시스템
JP2014209209A (ja) * 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
KR102032843B1 (ko) 2013-05-20 2019-10-16 주식회사 씨엘피에스 채유기
KR102066469B1 (ko) 2013-06-13 2020-01-15 주식회사 씨엘피에스 채유기
US10051158B2 (en) * 2014-04-10 2018-08-14 Shimadzu Corporation Control apparatus for image pickup apparatus
JP6645738B2 (ja) * 2015-01-26 2020-02-14 シナプティクス・ジャパン合同会社 表示ドライバ、表示システム及び表示パネルの駆動方法
FR3048293B1 (fr) * 2016-02-29 2018-07-06 Sagemcom Broadband Sas Procede de programmation d'une animation lors de la phase de demarrage d'un dispositif electronique et dispositif electronique associe
KR102197116B1 (ko) 2016-03-03 2020-12-31 한국전자통신연구원 Pdn 컨트롤러를 포함하는 디스플레이 장치 및 그것을 이용한 디스플레이 전력 관리 방법
CN105895039A (zh) * 2016-05-17 2016-08-24 深圳天珑无线科技有限公司 电子设备及驱动显示屏的方法
CN106448583A (zh) * 2016-08-16 2017-02-22 深圳天珑无线科技有限公司 一种液晶显示屏Vcom值的调节方法、装置以及液晶显示器
KR101897250B1 (ko) 2017-07-11 2018-09-10 광주과학기술원 항암제 조합에 대한 단일 세포 분석 칩
CN109147716A (zh) * 2018-08-31 2019-01-04 北京集创北方科技股份有限公司 数据处理方法、显示驱动芯片和显示设备
TWI744581B (zh) 2018-12-18 2021-11-01 新唐科技股份有限公司 電子裝置以及供電方法
CN111862895B (zh) * 2020-08-31 2021-08-31 广州朗国电子科技有限公司 全局背光降低能耗方法、装置、存储介质及显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009586A (ko) * 1998-07-27 2000-02-15 윤종용 박막 트랜지스터 액정 표시 장치
JP2000098963A (ja) 1998-09-18 2000-04-07 Mitsubishi Electric Corp 画像処理回路及び画像表示装置
JP2001202053A (ja) 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd 表示装置及び情報携帯端末
JP2001222276A (ja) 1999-11-29 2001-08-17 Seiko Epson Corp Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563736A (en) * 1983-06-29 1986-01-07 Honeywell Information Systems Inc. Memory architecture for facilitating optimum replaceable unit (ORU) detection and diagnosis
JPS61231595A (ja) * 1985-04-08 1986-10-15 アンリツ株式会社 ラスタスキヤン方式における極座標表示装置
JPS6334593A (ja) 1986-07-30 1988-02-15 ホシデン株式会社 多階調表示方法
JP2634866B2 (ja) * 1988-07-19 1997-07-30 株式会社日立製作所 液晶表示装置
JPH0588838A (ja) 1991-09-30 1993-04-09 Matsushita Electric Ind Co Ltd マルチウインドウ表示装置
JP3579461B2 (ja) * 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
JPH08146933A (ja) 1994-11-18 1996-06-07 Casio Comput Co Ltd 表示制御装置
JPH08185415A (ja) 1994-12-29 1996-07-16 Sony Corp データベース管理システム
JPH09281933A (ja) 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
WO1998002773A1 (fr) 1996-07-15 1998-01-22 Hitachi, Ltd. Dispositif d'affichage
JPH10111671A (ja) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH10260652A (ja) 1997-03-19 1998-09-29 Fujitsu General Ltd 映像処理回路
JP3674258B2 (ja) * 1997-08-26 2005-07-20 セイコーエプソン株式会社 画像信号処理装置
JP4006482B2 (ja) * 1997-09-10 2007-11-14 ティーピーオー ホンコン ホールディング リミテッド モニタ装置のマルチシンク回路
JP3130852B2 (ja) * 1997-11-28 2001-01-31 松下電器産業株式会社 マルチメディアシナリオ作成装置
JP3233895B2 (ja) 1998-02-10 2001-12-04 アルプス電気株式会社 表示装置およびその駆動方法
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
JPH11296130A (ja) 1998-04-16 1999-10-29 Pioneer Electron Corp ディスプレイパネルの駆動装置
JP3266110B2 (ja) 1998-08-14 2002-03-18 日本電気株式会社 ビデオコントローラ及びその消費電力制御回路
JP4240186B2 (ja) * 1998-09-17 2009-03-18 ソニー株式会社 画像表示装置および方法
JP2000284766A (ja) 1999-03-31 2000-10-13 Fujitsu General Ltd メモリ制御回路
US6734897B1 (en) * 1999-08-10 2004-05-11 Agilent Technologies, Inc Digital imaging circuit and method
JP4058888B2 (ja) * 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2001245269A (ja) * 2000-02-25 2001-09-07 Sony Corp コミュニケーション・データ作成装置及び作成方法、コミュニケーション・データ再生装置及び再生方法、並びに、プログラム記憶媒体
JP3548521B2 (ja) * 2000-12-05 2004-07-28 Ｎｅｃマイクロシステム株式会社 半透明画像処理装置及び方法
JP2002229547A (ja) * 2001-02-07 2002-08-16 Hitachi Ltd 画像表示システム及び画像情報伝送方法
JP3578141B2 (ja) * 2001-02-22 2004-10-20 セイコーエプソン株式会社 表示ドライバ、表示ユニット及び電子機器
KR100465289B1 (ko) * 2002-04-22 2005-01-13 삼성전자주식회사 휴대용 단말기의 소화면 표시장치 및 방법
US20040008174A1 (en) * 2002-07-12 2004-01-15 Denis Beaudoin Graphics controller configurable for any display device
JP2004312495A (ja) * 2003-04-09 2004-11-04 Fuji Photo Film Co Ltd 画像処理プログラム及び画像処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009586A (ko) * 1998-07-27 2000-02-15 윤종용 박막 트랜지스터 액정 표시 장치
JP2000098963A (ja) 1998-09-18 2000-04-07 Mitsubishi Electric Corp 画像処理回路及び画像表示装置
JP2001202053A (ja) 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd 表示装置及び情報携帯端末
JP2001222276A (ja) 1999-11-29 2001-08-17 Seiko Epson Corp Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Also Published As

Publication number Publication date
US8552952B2 (en) 2013-10-08
US20070046658A1 (en) 2007-03-01
CN101159122A (zh) 2008-04-09
CN101159123B (zh) 2011-02-02
US20140009480A1 (en) 2014-01-09
TWI522999B (zh) 2016-02-21
JP2009003457A (ja) 2009-01-08
CN101188082A (zh) 2008-05-28
KR100860168B1 (ko) 2008-09-24
CN101159124B (zh) 2012-06-06
KR20070100671A (ko) 2007-10-11
US8907962B2 (en) 2014-12-09
CN101188082B (zh) 2010-06-09
KR100772313B1 (ko) 2007-10-31
KR20070059017A (ko) 2007-06-11
KR100879165B1 (ko) 2009-01-16
TW201027505A (en) 2010-07-16
TW200301879A (en) 2003-07-16
TW200731214A (en) 2007-08-16
TW200729146A (en) 2007-08-01
KR20070100670A (ko) 2007-10-11
KR20030057324A (ko) 2003-07-04
TW200729147A (en) 2007-08-01
JP4839349B2 (ja) 2011-12-21
CN101159124A (zh) 2008-04-09
KR20070059018A (ko) 2007-06-11
US7768492B2 (en) 2010-08-03
US20030122809A1 (en) 2003-07-03
CN1428762A (zh) 2003-07-09
TWI328215B (ko) 2010-08-01
US20100277503A1 (en) 2010-11-04
TWI434268B (zh) 2014-04-11
KR100860167B1 (ko) 2008-09-24
KR100860899B1 (ko) 2008-09-29
KR20060030873A (ko) 2006-04-11
KR20080036566A (ko) 2008-04-28
CN101159123A (zh) 2008-04-09
CN100362540C (zh) 2008-01-16
KR100860900B1 (ko) 2008-09-29
US7176870B2 (en) 2007-02-13
TWI329299B (ko) 2010-08-21
TWI317930B (ko) 2009-12-01
TWI317923B (ko) 2009-12-01
TW201423718A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
KR100747636B1 (ko) 표시구동 제어회로
EP4246504A1 (en) Display screen frequency conversion method, ddic chip, display screen module, and terminal
JP3826159B2 (ja) 表示駆動制御回路
JP2003263140A (ja) 表示駆動制御回路
JPWO2003056541A1 (ja) 表示駆動制御システム
JP4142701B2 (ja) 静止画像変更方法と表示駆動制御システムおよびこの技術を用いた携帯電話機
JPH02230190A (ja) 画像信号処理装置
JP2007213096A (ja) 表示駆動制御回路
JP2006330754A (ja) 表示システムおよびこの表示システムを用いた携帯電話装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 13