KR100724222B1 - 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법 - Google Patents

도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR100724222B1
KR100724222B1 KR1020050056369A KR20050056369A KR100724222B1 KR 100724222 B1 KR100724222 B1 KR 100724222B1 KR 1020050056369 A KR1020050056369 A KR 1020050056369A KR 20050056369 A KR20050056369 A KR 20050056369A KR 100724222 B1 KR100724222 B1 KR 100724222B1
Authority
KR
South Korea
Prior art keywords
conductive paste
multilayer ceramic
electronic component
green sheet
electrically conductive
Prior art date
Application number
KR1020050056369A
Other languages
English (en)
Other versions
KR20060048629A (ko
Inventor
가즈히코 오다
데츠지 마루노
슈이치 미우라
마코토 다카하시
다츠야 고지마
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060048629A publication Critical patent/KR20060048629A/ko
Application granted granted Critical
Publication of KR100724222B1 publication Critical patent/KR100724222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)

Abstract

적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용하는 도전성 페이스트로서, 부티랄 수지를 포함하는 두께 5㎛ 이하의 세라믹 그린 시트와 조합하여 사용되고, 도전성 분말과, 유기 비히클을 포함하고, 상기 유기 비히클중의 용제가, 테르피닐아세테이트를 주성분으로 하는 도전성 페이스트이다. 본 발명에 의하면, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용되고, 시간 경과에 따른 점도 변화가 적고, 게다가 시트 어택이 발생하지 않는 도전성 페이스트를 제공할 수 있다.

Description

도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법{CONDUCTIVE PASTE AND MULTILAYER CERAMIC ELECTRONIC DEVICE AND ITS METHOD OF PRODUCTION}
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서의 단면도,
도 2는 각 용제마다의 크립(creep) 특성을 나타낸 것이며 정치 일수(靜置 日數)에 대한 최대 크립값의 변동을 나타낸 그래프,
도 3은 각 용제마다의 tanδ를 나타낸 것이며 정치 일수에 대한 tanδ값의 변동을 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 적층 세라믹 콘덴서 2 : 유전체층
3 : 내부 전극층 4 : 외부 전극
10 : 콘덴서 소체
본 발명은, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용하는 도전성 페이스트와, 이 페이스트를 사용해 제조된 적층 세라믹 전자 부품과, 이 부품의 제조 방법에 관한 것이다.
최근 전자 기기의 경박단소화가 진행되고 있다. 이에 따라, 그 전자 기기에 사용되는 적층 세라믹 전자 부품에 있어서도, 보다 한층의 소형화·고용량화가 진행되고 있다.
적층 세라믹 전자 부품의 일례로서의 적층 세라믹 콘덴서를 소형화·고용량화하기 위해서 가장 효과적인 방법은, 내부 전극과 유전체층을 양쪽 모두 가능한 한 얇게 하고(박층화), 또한 그들을 가능한 한 많이 적층하는(다층화) 것이다.
적층 세라믹 콘덴서는, 티탄산바륨 등으로 대표되는 세라믹 분말과 바인더를 주성분으로 하는 세라믹 그린 시트에, 내부 전극 형성용의 도전성 페이스트를 소정 패턴으로 인쇄하여 적층한 후, 동시 소성하여 일체 소결시키고, 마지막으로 외부 전극을 형성하여 제조된다.
내부 전극 형성용의 도전성 페이스트로서는, 유기 바인더를 용제에 용해시킨 유기 비히클 중에 도전성 분말을 분산시킨 것이 사용된다. 유기 비히클 중의 유기 바인더로서는, 예를 들면 에틸셀룰로오스 등이 사용되고, 유기 비히클 중의 용제로서는 테르피네올 등이 사용되어 왔다.
그러나, 테르피네올을 용제에 사용한 도전성 페이스트를 세라믹 그린 시트 상에 인쇄하면, 번짐 등의 문제가 발생하는 경우가 있어, 확실한 소정 막두께의 박층화된 전극 패턴을 형성할 수 없었다.
또, 테르피네올을 용제에 사용한 도전성 페이스트를, 부티랄 수지를 유기 바인더로 한 세라믹 그린 시트와 조합하여 사용한 경우에, 도전성 페이스트 중의 용제가 세라믹 그린 시트 중의 유기 바인더를 팽윤 또는 용해시키는, 소위 「시트 어 택」현상이 발생한다.
이러한 시트 어택 현상은, 세라믹 그린 시트의 두께가 비교적 두꺼울 때는 실용상 문제가 되지 않는다. 그러나, 세라믹 그린 시트의 두께가 예를 들면 5㎛ 이하로 얇은 경우에 시트 어택 현상이 발생하면, 도전성 페이스트를 인쇄 후에 세라믹 그린 시트를 PET 필름 등의 캐리어 시트로부터 박리할 때, 세라믹 그린 시트가 벗겨지기 힘들어진다. 세라믹 그린 시트가 벗겨지기 힘들어지면, 이 영향을 받아 세라믹 그린 시트에 주름이나 구멍, 균열 등이 발생해, 적층 공정에서 정상적인 적층체가 얻어지지 않는다. 정상적인 적층체가 얻어지지 않으면, 최종물인 적층 세라믹 전자 부품에, 쇼트 불량, 내전압 불량(IR 열화)이나, 유전체층과 내부 전극층의 사이에 층간 박리 현상(디라미네이션)이 발생하여, 수율의 저하를 초래하고 있었다.
그래서 최근, 이 시트 어택 현상을 개선하기 위한 방책이 몇가지 제안되어 있다. 부티랄 수지를 용해하지 않는 용제로서, 특허 문헌 1에서는 디히드로테르피네올을 사용하고, 특허 문헌 2에서는 디히드로테르피닐아세테이트를 사용한 도전성 페이스트가 각각 제안되어 있다.
디히드로테르피네올이나 디히드로테르피닐아세테이트는, 유기 바인더로서의 에틸셀룰로오스의 용해성이 비교적 양호하다. 따라서, 상기 용해성의 개선에는 유효할지도 모른다.
그러나, 디히드로테르피네올나 디히드로테르피닐아세테이트를 용제에 사용하 는 상기 특허 문헌1, 2에 기재된 도전성 페이스트는, 시간 경과에 따라 점도가 증가하기 쉽다는 문제가 있다. 이 때문에, 인쇄 당초에는, 원하는 점도로 세라믹 그린 시트 상에 소정 두께로 형성할 수 있지만, 소정 시간 경과 후에는 증점하여, 인쇄 당초의 인쇄 조건으로는 같은 두께를 형성할 수 없다. 이 문제는, 특히 대단히 얇게 전극 패턴을 형성하는 것을 원하는 경우에 현재(顯在)화하는 경향이 있다.
따라서, 이러한 종래의 도전성 페이스트에서는, 적층 세라믹 전자 부품의 소형화·고용량화에 한계가 있었다.
또한, 특허 문헌 3에서는, 도전성 페이스트의 시간 경과에 따른 점도 변화를 억제하기 위해서, 도전성 페이스트의 용제로서, 이소보닐아세테이트, 노필아세테이트를 사용한다는 것이 제안되어 있다.
특허 문헌 1 : 일본 특개평 9-17687호 공보
특허 문헌 2 : 일본 특허 2976268호 공보
특허 문헌 3 : 일본 특개 2002-270456호 공보
본 발명의 목적은, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용되고, 시간 경과에 따른 점도 변화가 적고, 게다가 시트 어택이 발생하지 않는 도전성 페이스트와, 이 페이스트를 사용해 제조된 적층 세라믹 전자 부품과, 이 부품의 제조 방법을 제공하는 것이다.
본 발명자들은, 도전성 페이스트에 테르펜류의 하나인 특정 용제를 사용함으로써, 시간 경과에 따른 점도 변화가 적고, 그 결과 전극 형성시에 막두께의 시간 경과에 따른 변화를 억제할 수 있는 것을 발견했다. 게다가 이 용제를 사용함으로써, 부차적 효과로서 시트 어택을 방지할 수 있는 것도 발견했다.
즉, 본 발명에 의하면, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용하는 도전성 페이스트로서,
부티랄 수지를 포함하는 두께 5㎛ 이하의 세라믹 그린 시트와 조합하여 사용되고,
도전성 분말과, 유기 비히클을 포함하고,
상기 유기 비히클 중의 용제가, 테르피닐아세테이트를 주성분으로 하는 것을 특징으로 하는 도전성 페이스트가 제공된다.
본 발명에 의하면, 부티랄 수지를 포함하는 두께 5㎛ 이하의 세라믹 그린 시트와, 테르피닐아세테이트를 포함하는 소정 패턴의 도전성 페이스트를, 번갈아 복수 포갠 그린 세라믹 적층체를 사용해 제조되고,
내부 전극층과 3㎛ 이하의 유전체층을 갖는 적층 세라믹 전자 부품이 제공된다.
본 발명에 의하면, 부티랄 수지를 포함하는 두께 5㎛ 이하의 세라믹 그린 시트와, 테르피닐아세테이트를 포함하는 소정 패턴의 도전성 페이스트를, 번갈아 복수 포갠 그린 세라믹 적층체를 소성하는 적층 세라믹 전자 부품의 제조 방법이 제공된다.
본 발명에 의하면, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용하는 도전성 페이스트의 용제에 사용하는 것을 특징으로 하는 테르피닐아세테이 트의 사용 방법이 제공된다.
바람직하게는, 상기 유기 비히클 중의 용제는, 상기 도전성 분말 100중량부에 대해 50∼200중량부 함유되어 있다.
본 발명의 도전성 페이스트에는, 통상 상기 용제와 함께, 유기 비히클의 구성 성분으로서 유기 바인더가 포함된다. 그래서 바람직하게는, 상기 유기 비히클 중의 유기 바인더가, 에틸셀룰로오스를 주성분으로 하고, 상기 도전성 분말 100중량부에 대해 1∼10중량부 함유된다.
본 발명의 도전성 페이스트에 있어서, 상기 도전성 분말로서는, 세라믹 그린 시트와 함께 동시 소성할 때의 소성 온도나 분위기에 견딜 수 있는 것이면 된다. 예를 들면, 적층 세라믹 전자 부품이 적층 세라믹 콘덴서인 경우, Ag, Pd, Ni 등의 단체 또는 이들의 혼합물, 합금의 분말을 사용할 수 있고, 특히 Ni 또는 Ni 합금을 주성분으로 하는 것이 바람직하다. 적층 세라믹 전자 부품이 다층 세라믹 기판인 경우, Ag, Pd, Cu 등의 단체 또는 이들의 혼합물, 합금의 분말을 사용할 수 있다.
본 발명의 도전성 페이스트에는, 필요에 따라 가소제나 분산제 등의 첨가제를 함유하고 있어도 된다.
이하, 본 발명을, 도면에 나타낸 실시형태에 기초해 설명한다.
본 실시형태에서는, 적층 세라믹 전자 부품으로서, 적층 세라믹 콘덴서를 예시하여 설명한다.
적층 세라믹 콘덴서
도 1에 나타낸 바와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴 서(1)는, 유전체층(2)과 내부 전극층(3)이 번갈아 적층된 구성의 콘덴서 소체(素體)(10)를 갖는다. 이 콘덴서 소체(10)의 양측 단부에는, 소체(10)의 내부에서 번갈아 배치된 내부 전극층(3)과 각각 도통하는 1쌍의 외부 전극(4, 4)이 형성되어 있다. 내부 전극층(3)은, 각 측단면이 콘덴서 소체(10)의 대향하는 2 단부의 표면에 번갈아 노출하도록 적층되어 있다. 1쌍의 외부 전극(4, 4)은, 콘덴서 소체(10)의 양단부에 형성되고, 번갈아 배치된 내부 전극층(3)의 노출 단면에 접속되어, 콘덴서 회로를 구성한다.
콘덴서 소체(10)의 외형이나 치수에는 특별히 제한은 없고, 용도에 따라 적절하게 설정할 수 있으며, 통상 외형은 거의 직방체형상으로 하고, 치수는 통상 세로(0.4∼5.6mm)×가로(0.2∼5.0mm)×높이(0.2∼1.9mm) 정도로 할 수 있다.
유전체층(2)은, 후술하는 세라믹 그린 시트를 소성하여 형성되며, 그 재질은 특별히 한정되지 않고, 예를 들면 티탄산 칼슘, 티탄산 스트론튬 및/또는 티탄산 바륨 등의 유전체 재료로 구성된다. 유전체층(2)의 두께는, 본 실시형태에서는 바람직하게는 3㎛ 이하, 보다 바람직하게는 2㎛ 이하로 박층화되어 있다.
내부 전극층(3)은, 후술하는 소정 패턴의 도전성 페이스트를 소성하여 형성된다. 내부 전극층(3)의 두께는 바람직하게는 2㎛ 이하, 보다 바람직하게는 1㎛ 이하로 박층화되어 있다.
외부 전극(4)의 재질은, 통상 동이나 동 합금, 니켈이나 니켈 합금 등이 사용되는데, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 외부 전극(4)의 두께도 특별히 한정되지 않는데, 통상 10∼50㎛ 정도이다.
적층 세라믹 콘덴서의 제조 방법
다음에, 본 실시형태에 따른 적층 세라믹 콘덴서(1)의 제조 방법의 일례를 설명한다.
유전체 페이스트의 준비
(1) 먼저, 소성 후에 도 1에 나타낸 유전체층(2)을 구성하게 되는 세라믹 그린 시트를 제조하기 위해, 유전체 페이스트를 준비한다.
본 실시형태에서는, 유전체 페이스트는, 세라믹 분체(유전체 원료)와 유기 비히클을 혼련하여 얻어지는 유기 용제계 페이스트로 구성된다.
세라믹 분체로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면 탄산염, 질산염, 수산화물, 유기금속 화합물 등으로부터 적절하게 선택되어, 혼합하여 사용할 수 있다. 세라믹 분체는, 통상 평균 입경이 0.4㎛ 이하, 바람직하게는 0.1∼3.0㎛ 정도의 분체로서 사용된다. 또한, 대단히 얇은 세라믹 그린 시트를 형성하기 위해서는, 세라믹 그린 시트 두께보다도 미세한 분체를 사용하는 것이 바람직하다.
유기 비히클에 사용하는 유기 바인더는, 본 실시형태에서는 폴리비닐부티랄이 사용된다. 그 폴리비닐부티랄의 중합도는 바람직하게는 300∼2400, 보다 바람직하게는 500∼2000이다. 또, 수지의 부티랄화도는 바람직하게는 50∼81.6%, 보다 바람직하게는 63∼80%이며, 그 잔류 아세틸기량은 바람직하게 6% 미만, 보다 바람직하게는 3% 이하이다.
유기 비히클에 사용되는 유기 용제도 특별히 한정되지 않으며, 테르피네올, 부틸칼비톨, 아세톤, 톨루엔 등이 사용된다.
유전체 페이스트 중의 각 성분의 함유량은 특별히 한정되지 않으며, 예를 들면 약 1∼약 50중량%의 용제를 포함하도록 유전체 페이스트를 조제할 수 있다.
유전체 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유전체, 부성분 화합물, 유리 프릿, 절연체 등으로부터 선택되는 첨가물이 함유되어 있어도 된다. 유전체 페이스트 중에, 이들 첨가물을 첨가하는 경우에는, 총 함유량을 약 10중량% 이하로 하는 것이 바람직하다.
본 실시형태에서는, 유기 비히클 중의 유기 바인더에 폴리비닐부티랄을 사용하므로, 이 경우의 가소제의 함유량은 바인더 100중량부에 대해, 약 25∼약 100중량부인 것이 바람직하다.
세라믹 그린 시트의 형성
(2) 다음에 이 유전체 페이스트를 사용해, 닥터블레이드법 등에 의해, 캐리어 시트 상에, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛, 더욱 바람직하게는 0.5∼5㎛ 정도의 두께로 세라믹 그린 시트를 형성한다. 세라믹 그린 시트는, 소성 후에 도 1에 나타낸 유전체층(2)이 된다.
캐리어 시트로서는, 예를 들면 PET 필름 등이 사용되고, 박리성을 개선하기위해서 실리콘 등이 코팅되어 있는 것이 바람직하다. 캐리어 시트의 두께는 특별히 한정되지 않는데, 바람직하게는 5∼100㎛이다.
세라믹 그린 시트는, 캐리어 시트에 형성된 후에 건조된다. 세라믹 그린 시트의 건조 온도는 바람직하게는 50∼100℃이고, 건조 시간은, 바람직하게는 1∼20 분이다.
건조 후의 세라믹 그린 시트의 두께는, 건조 전에 비해 5∼25%의 두께로 수축한다. 본 실시형태에서는, 건조 후의 세라믹 그린 시트의 두께가 5㎛ 이하, 바람직하게는 3㎛ 이하가 되도록 형성한다. 최근 요망되고 있는 박층화의 요구에 부응하기 위해서이다.
전극층의 형성
(3) 다음에, 캐리어 시트 상에 형성된 세라믹 그린 시트의 표면에, 소성 후에 도 1에 나타낸 내부 전극층(3)이 되는 소정 패턴의 전극층(내부 전극 패턴)을 형성한다.
전극층의 두께는 2㎛ 이하, 바람직하게는 0.5∼1.5㎛이다. 전극층의 두께가 너무 두꺼우면 적층 수를 감소하지 않을 수 없게 되어 취득 용량이 적어져, 고용량화하기 어려워진다. 한편, 두께가 너무 얇으면 균일하게 형성하는 것이 곤란하여, 전극 끊어짐이 발생하기 쉬워진다.
전극층의 두께는, 현재의 기술로서는 상기 범위의 정도인데, 전극의 끊어짐이 발생하지 않는 범위에서 얇은 편이 보다 바람직하다.
전극층의 형성 방법은, 층을 균일하게 형성할 수 있는 방법이면 특별히 한정되지 않는데, 본 실시형태에서는 도전성 페이스트를 사용한 스크린 인쇄법이 사용된다.
본 실시형태에서 사용하는 도전성 페이스트는, 도전성 분말과 유기 비히클을 함유한다.
도전성 분말로서는 특별히 한정되지 않는데, Cu, Ni 및 이들의 합금으로부터 선택되는 적어도 1종으로 구성되어 있는 것이 바람직하고, 보다 바람직하게는 Ni 또는 Ni합금, 또한 이들의 혼합물로 구성된다.
Ni 또는 Ni 합금으로서는, Mn, Cr, Co 및 Al로부터 선택되는 적어도 1종의 원소와 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95중량% 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P, Fe, Mg 등의 각종 미량 성분이 0.1중량% 정도 이하 포함되어 있어도 된다.
이러한 도전성 분말은, 구형상, 비늘조각형상 등 그 형상에 특별히 제한은 없으며, 또 이들 형상의 것이 혼합한 것이어도 된다. 또, 도전성 분말의 입경은 통상 구형상의 경우, 평균 입경이 0.5㎛ 이하, 바람직하게는 0.01∼0.4㎛ 정도의 것을 사용한다. 보다 한층 확실하게 박층화를 실현하기 위해서이다.
도전성 분말은, 도전성 페이스트 중에 바람직하게는 30∼60중량%, 보다 바람직하게는 40∼50중량% 포함된다.
유기 비히클은, 유기 바인더와 용제를 주성분으로서 함유하는 것이다.
유기 바인더는, 본 실시형태에서는 에틸셀룰로오스를 주성분으로 한다. 유기 바인더 중의 에틸셀룰로오스의 함유량은 95중량% 이상인 것이 바람직하고, 보다 바람직하게는 100중량%이다. 극히 미량이기는 하지만, 에틸셀룰로오스와 조합하여 사용하는 것이 가능한 수지로서는, 아크릴 수지 등이 있다.
유기 바인더는, 도전성 페이스트 중에 도전성 분말 100중량부에 대해, 바람직하게는 1∼10중량부로 포함된다. 바인더량이 너무 적으면 인쇄 후의 피막 강도 가 저하하는 경향이 있고, 너무 많으면 소성 전의 전극 패턴의 금속 충전 밀도가 저하하여, 소성 후에 형성되는 내부 전극의 평활성을 유지할 수 없다.
용제는 테르피닐아세테이트를 주성분으로 한다. 용제 중의 테르피닐아세테이트의 함유량은 95중량% 이상인 것이 바람직하고, 보다 바람직하게는 100중량%이다. 미량이지만, 테르피닐아세테이트와 조합하여 사용하는 것이 가능한 용제로서는, 테르피네올, 디히드로테르피네올 등이 있다.
용제는, 도전성 페이스트 중에 도전성 분말 100중량부에 대해, 바람직하게는 50∼200중량부, 보다 바람직하게는 80∼100중량부로 포함된다. 용제량이 너무 적으면 페이스트 점도가 너무 높아지고, 너무 많으면 페이스트 점도가 너무 낮아지는 문제가 있다.
유기 비히클 중의 상기 유기 바인더 및 용제의 합계 함유량은, 95중량% 이상인 것이 바람직하고, 보다 바람직하게는 100중량%이다. 극히 미량이기는 하지만, 유기 바인더 및 용제와 함께 유기 비히클 중에 함유시키는 것이 가능한 것으로서는 가소제, 레벨링제 등이 있다.
도전성 페이스트 중에는, 상기 유전체 페이스트에 포함되는 세라믹 분체와 같은 세라믹 분체가 공재(共材)로서 포함되어 있어도 된다. 공재는, 소성 과정에서 도전성 분말의 소결을 억제하는 작용을 발휘한다. 세라믹 분체(공재)는, 도전성 페이스트 중에 도전성 분말 100중량부에 대해, 바람직하게는 5∼30중량부로 포함된다. 공재량이 너무 적으면, 도전성 분말의 소결 억제 효과가 저하하여 내부 전극의 라인성(연속성)이 악화해, 외관상 유전율이 저하한다. 한편, 공재량이 너 무 많으면, 내부 전극의 라인성이 악화하기 쉬워져 외관상 유전율도 저하하는 경향이 있다.
접착성의 개선을 위해, 도전성 페이스트에는 가소제가 포함되어도 된다. 가소제로서는, 프탈산 벤질부틸(BBP) 등의 프탈산 에스테르, 아디핀산, 인산 에스테르, 글리콜류 등이 예시된다. 본 실시형태에서는, 바람직하게는 아디핀산 디옥틸(DOA), 프탈산 부틸부틸렌글리콜(BPBG), 프탈산 디도데실(DDP), 프탈산 디부틸(DBP), 프탈산 벤질부틸(BBP), 프탈산 디옥틸(DOP), 세바신산 디부틸 등이 사용된다. 그 중에서도, 프탈산 디옥틸(DOP)이 특히 바람직하다. 가소제는, 유기 비히클 중의 유기 바인더 100중량부에 대해 바람직하게는 25∼150중량부, 보다 바람직하게는 25∼100중량부로 함유된다. 가소제의 첨가에 의해, 그 페이스트를 사용해 형성되는 전극층의 접착력은 높아져, 전극층과 그린 시트의 접착력이 향상한다. 이러한 효과를 얻기 위해서는, 가소제의 첨가량은 25중량부 이상이 바람직하다. 단 첨가량이 150중량부를 넘으면, 그 페이스트를 사용해 형성되는 전극층으로부터 과잉의 가소제가 번져 나오므로 바람직하지 않다.
도전성 페이스트의 점도는, BROOKFIELD사제 VISCMETR HBDVI+를 사용해 스핀들(SC4-14)/챔버(6R), 액온 25℃, 슬라이드 속도 4S-1의 조건으로 측정한 경우에, 바람직하게는 1∼20 Pa·s, 보다 바람직하게는 3∼15Pa·s이다. 점도가 너무 낮으면 번지고, 너무 높으면 패턴 갭이나 메쉬 흔적이 남는다는 문제가 있다.
본 실시형태의 도전성 페이스트는, 용제로서 테르피닐아세테이트를 포함하기 때문에, 시간 경과에 따른 점도 변화가 적다. 구체적으로는, 조제시의 점도 V0와, 정치 1일 후의 점도 V1과, 정치 7일 후의 점도 V7과, 정치 30일 후의 점도 V30을, 각각 측정했을 때의 점도 변화율이 대단히 작아, 시간 경과에 따른 점도 변화가 억제되어 있다.
도전성 페이스트는, 상기 각 성분을, 볼밀 등으로 혼련하여 슬러리화함으로써 얻을 수 있다.
그린 칩의 제작, 소성 등
(4) 다음에, 이상과 같은, 소정 패턴의 전극용 페이스트층이 표면에 형성된 그린 시트를 복수 적층하여 그린 칩을 제작해, 탈 바인더 공정, 소성 공정, 필요에 따라 행해지는 어닐링 공정을 거쳐 형성된, 소결체로 구성되는 콘덴서 소체(10)에, 외부 전극용 페이스트를 인쇄 또는 전사하여 소성해서 외부 전극(4, 4)을 형성하여, 적층 세라믹 콘덴서(1)가 제조된다.
본 실시형태의 작용 효과
본 실시형태에서는, 도전성 페이스트의 용제에 테르피닐아세테이트를 사용한다. 이 때문에, 도전성 페이스트의 시간 경과에 따른 점도 변화가 적어져, 전극 형성시에 막두께의 시간 경과에 따른 변화를 억제할 수 있다.
또, 본 실시형태에서 도전성 페이스트의 용제에 사용하는 테르피닐아세테이트는, 세라믹 그린 시트에 유기 바인더로서 포함되는 폴리비닐부티랄을 용해 또는 팽윤시키지 않는다. 즉 시트 어택을 발생시키지 않으므로, 세라믹 그린 시트의 두께가 예를 들면 5㎛ 이하로 얇은 경우라도, 도전성 페이스트를 인쇄 후에 세라믹 그린 시트를 캐리어 시트로부터 박리할 때, 세라믹 그린 시트의 박리성이 향상하여, 세라믹 그린 시트에 주름이나 구멍, 균열 등이 발생하는 것을 효과적으로 억제할 수 있다.
즉, 세라믹 그린 시트를 지금까지 이상으로 박층화해도, 시트 어택 현상이 발생하지 않는다. 그 결과, 두께가 5㎛ 이하로 대단히 얇은 세라믹 그린 시트를 적용해도 정상적인 적층체가 얻어져, 최종물인 적층 세라믹 전자 부품에, 쇼트 불량, 내전압 불량(IR 열화)이나, 유전체층과 내부 전극층의 사이에 층간 박리 현상(디라미네션)을 발생시킬 염려가 적어진다.
이상으로부터, 본 실시형태의 도전성 페이스트는, 최종물인 전자 부품의 소형화·고용량화에 대단히 유익하다.
그 밖의 실시형태
이상, 본 발명의 실시형태에 관해 설명했는데, 본 발명은 상술한 실시형태에 전혀 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러가지로 개변할 수 있다.
예를 들면, 상술한 실시형태에서는, 본 발명에 따른 전자 부품으로서 적층 세라믹 콘덴서를 예시했는데, 본 발명에 따른 전자 부품으로서는, 적층 세라믹 콘덴서에 한정되지 않고, 다층 세라믹 기판 등에도 적용할 수 있는 것은 물론이다.
이하, 본 발명을, 더욱 상세한 실시예에 기초해 설명하는데, 본 발명은 이들 실시예에 한정되지 않는다.
실시예 1
유기 비히클의 제작
유기 바인더로서의 에틸셀룰로오스와, 표 1에 나타낸 용제를 준비했다.
다음에, 용제 100중량부에 대해 10중량부의 유기 바인더를 용해시켜, 유기 비히클을 제작했다.
크립(creep) 특성과 tanδ의 평가
얻어진 유기 비히클의 「크립 특성」과 「tanδ」의 변동을 관찰함으로써 행했다.
「크립 특성(크립 측정)」은, 얻어진 유기 비히클에 1Pa의 응력을 가했을 때이 최대 크립값의 변동을, 점도·점탄성 측정 장치(레오스트레스 RS1, 에이코 정기사제)로 측정하여, 결과를 도 2에 나타냈다. 정치 일수에 대한 최대 크립(변위)값이 클수록 크립 특성이 뛰어나고, 즉 레벨링성이 뛰어나고, 용해성이 높은(잘 녹아 있는) 것으로 생각된다. 용해성이 높으면 시간 경과에 따른 점도 변화가 적다.
도 2에 나타낸 바와 같이, 테르피닐아세테이트를 사용한 시료는, 테르피네올, 디히드로테르피네올, 디히드로테르피닐아세테이트를 사용한 시료와 비교해, 가장 크립 특성이 뛰어난 것을 확인할 수 있었다.
「tanδ(동적 점탄성 측정)」는, 얻어진 유기 비히클에 10Pa의 응력을 가했을 때의 tanδ값의 변동을, 상기와 동일한 장치로 측정하여, 결과를 도 3에 나타냈다. tanδ값이 낮을수록 탄성적이고 레벨링하기 힘들고, 한편 tanδ값이 높을수록 비탄성적이고 레벨링하기 쉽다는 것이다. 정치 일수에 대한 tanδ값이 클수록 동적 점탄성이 뛰어나고, 즉 레벨링성이 뛰어나고, 용해성이 높은 것으로 생각된 다. 용해성이 높으면 시간 경과에 따른 점도 변화가 적다.
도 3에 나타낸 바와 같이, 테르피닐아세테이트를 사용한 시료는, 테르피네올을 제외한 비 상용(相溶)계의 디히드로테르피네올이나 디히드로테르피닐아세테이트를 사용한 시료와 비교해 tanδ가 높은 것을 확인할 수 있었다.
도전성 페이스트의 제작
먼저 도전성 분말로서의 평균 입경이 0.2㎛인 Ni 입자와, 상기 유기 비히클을 준비했다.
다음에, 도전성 분말 100중량부에 대해 30∼70중량부의 유기 비히클을 첨가하고, 볼밀로 혼련해서 슬러리화하여 도전성 페이스트를 얻었다.
정치 일수별 점도의 측정
얻어진 도전성 페이스트를 사용해, 조제시의 점도 V0과, 정치 1일 후의 점도 V1과, 정치 7일 후의 점도 V7과, 정치 30일 후의 점도 V30을, 각각 BROOKFIELD사제 VISCMETR HBDVI+ 장치를 사용해 스핀들(SC4-14)/챔버(6R), 액온 25℃, 슬라이드 속도 4S-1의 조건으로 측정했다. 결과를 표 1에 나타낸다.
표 1
용제 점도 (%)
정치 일수 0일 1일 7일 30일
테르피네올 비교예 100 104 108.9 109.9
디히드로테르피네올 비교예 100 144.2 155.8 164.4
디히드로테르피닐아세테이트 비교예 100 126.2 139.8 155.3
테르피닐아세테이트 실시예 100 102 107 108
표 중의 「점도(%)」는, 정치 일수 0일에 대한 퍼센테이지를 나타낸다.
표 1에 나타낸 바와 같이, 테르피닐아세테이트를 사용한 페이스트는, 테르피 네올, 디히드로테르피네올, 디히드로테르피닐아세테이트를 사용한 페이스트와 비교해, 가장 시간 경과에 따른 점도 변화가 적은 것을 확인할 수 있었다.
실시예 2
유전체 페이스트의 제작
BaTiO3계 세라믹 분말과, 유기 바인더로서의 폴리비닐부티랄(PVB)과, 용매로서의 메탄올을 준비했다. 이어서 세라믹 분말에 대해, 10중량%의 유기 바인더와, 150중량%의 용매를 각각 칭량(秤量)하여, 볼밀로 혼련해서 슬러리화하여 유전체 페이스트를 얻었다.
시험용 시료의 제작
PET 필름 상에 상기 유전체 페이스트를 닥터블레이드법에 의해, 소정 두께로 도포하여 건조함으로써, 두께가 1㎛인 세라믹 그린 시트를 형성했다.
다음에, 얻어진 세라믹 그린 시트의 위에, 실시예 1에서 사용한 테르피닐아세테이트를 포함하는 도전성 페이스트를 스크린 인쇄법에 의해 소정 패턴으로 형성하여, 두께 약 1.0㎛의 전극 패턴을 갖는 세라믹 그린 시트(시험용 시료)를 얻었다.
시험용 시료의 평가
얻어진 시험용 시료를 사용해, 「시트 어택의 유무」와,「세라믹 그린 시트로부터의 PET 필름의 박리성」을 평가했다.
「시트 어택의 유무」는, 세라믹 그린 시트의 전극 패턴측과는 반대면(PET 필름에 접하는 면)으로부터 육안으로 관찰하여, 변형 정도와 색조에 의해 세라믹 그린 시트의 용해 정도를 확인함으로써 행했다. 그 결과, 세라믹 그린 시트의 용해를 관찰할 수 없었다.
「세라믹 그린 시트로부터의 PET 필름의 박리성」에 관해서는, 시험용 시료로부터 PET 필름을 벗길 때의 박리 강도를 측정함으로써 행했다. 박리 강도의 측정은 9cm×20cm의 PET부착 그린 시트의 끝(박리의 시초가 되는 풀칠하는 부분)에 로드 셀을 점착 테이프로 붙여, 위로 이동시키면서 하중(부하)를 측정하도록 해서 행했다. 그 결과, 박리 강도가 5.0gf 이하로 적정한 값을 나타냈다. 이에 의해, 세라믹 그린 시트에 대한 필요한 유지력을 유지할 수 있는 동시에, 박리 작업의 효율성을 기대할 수 있다.
실시예 3
적층 세라믹 칩 콘덴서 시료의 제작
실시예 2에서 제작한 유전체 페이스트와, 실시예 1에서 제작한 도전성 페이스트를 사용해, 이하와 같이 하여, 도 1에 나타낸 적층 세라믹 칩 콘덴서(1)를 제조했다.
먼저, PET 필름 상에 유전체 페이스트를 닥터블레이드법에 의해 소정 두께로 도포하여 건조함으로써, 두께가 1㎛인 세라믹 그린 시트를 형성했다. 본 실시예에서는, 이 세라믹 그린 시트를 제1 그린 시트로 하여, 이것을 복수 장 준비했다.
다음에, 얻어진 제1 그린 시트의 위에, 도전성 페이스트를 스크린 인쇄법에 의해 소정 패턴으로 형성하여, 두께 약 1㎛의 전극 패턴을 갖는 세라믹 그린 시트 를 얻었다. 본 실시예에서는, 이 세라믹 그린 시트를 제2 그린 시트로 하여, 이것을 복수 장 준비했다.
다음에, 제1 그린 시트를 두께가 150㎛이 될 때까지 적층하여 그린 시트군을 형성했다. 이 그린 시트군의 위에, 제2 그린 시트를 250장 적층하고, 이 위에 또 상기 동일한 그린 시트군을 적층, 형성하여, 온도 70℃ 및 압력 1.5톤/㎠의 조건으로 가열·가압하여 그린 세라믹 적층체를 얻었다.
이어서, 얻어진 적층체를 소정 사이즈로 절단한 후, 탈 바인더 처리, 소성 및 어닐링을 행해 소결체를 얻었다.
다음에, 얻어진 소결체의 단면을 샌드블래스트로 연마한 후, In-Ga 합금을 도포하여 시험용 전극을 형성해, 적층 세라믹 칩 콘덴서 시료를 얻었다.
콘덴서 시료의 사이즈는 세로 1.6mm × 가로 0.8mm × 높이 0.8mm이고, 1쌍의 내부 전극층 사이의 유전체층(2)의 두께는 약 1㎛, 내부 전극층(3)의 두께는 1㎛였다.
콘덴서 시료의 평가
얻어진 콘덴서 시료의 쇼트 불량 특성, 내전압 특성(IR 특성) 및 디라미네이션의 유무를 평가했다.
쇼트 불량 특성에 관해서는, 테스터로 1.5V 인가, 1MΩ이하의 것을 불량으로 판단하여, 불량율 5% 미만을 양호로 했다.
내전압 특성(IR 특성)은, 정격 전압(6.3V)의 12배의 직류 전압을 3초 인가하 여, 저항이 104Ω 미만인 콘덴서 시료를 고장으로 판단하여, 평균 고장율이 1.9% 미만을 양호로 했다.
디라미네이션의 유무에 관해서는, 구워진 소지(素地)를 연마하여 적층 상태를 육안으로 불량을 관찰했다.
결과를 표 2에 나타낸다.
표 2
용제 쇼트 불량 % 평균 고장율 % 디라미네이션
테르피네올 비교예 42.6 18.1 있음
디히드로테르피네올 비교예 31.3 12.5 있음
디히드로테르피닐아세테이트 비교예 5.0 1.9 없음
테르피닐아세테이트 실시예 4.3 1.2 없음
표 2에 나타낸 바와 같이, 테르피닐아세테이트를 포함하는 도전성 페이스트를 사용해 제작된 콘덴서 시료는, 테르피네올이나 디히드로테르피네올을 포함하는 도전성 페이스트를 사용해 제작된 콘덴서 시료와 비교해, 쇼트 불량, 고장율, 디라미네이션의 어느 것을 보더라도 비약적으로 향상하고 있는 것을 확인할 수 있다. 디히드로테르피닐아세테이트를 포함하는 도전성 페이스트를 사용해 제작된 콘덴서 시료와 비교한 경우에도, 상기 성능의 향상이 인정된다. 즉, 본 발명의 실시예 시료는 비교예 시료와 비교해, 신뢰성의 향상을 확인할 수 있었다.
(1) 본 발명에서 도전성 페이스트의 용제에 사용하는 테르피닐아세테이트는, 도전성 페이스트의 유기 바인더에 일반적으로 사용되는 에틸셀룰로오스를 충분히 용해한다(리올로지가 양호). 이 때문에, 본 용제를 사용한 도전성 페이스트는 시 간 경과에 따른 점도 변화가 적다.
용해성의 고저는, 예를 들면 크립 특성이나 tanδ등으로 판단할 수 있는데, 본 발명의 도전성 페이스트는, 크립 특성이나 tanδ가 뛰어나다(실시예 참조). 이 때문에, 도전성 페이스트에 유기 바인더로서 포함되는 에틸셀룰로오스가 도전성 분말에 흡착하기 쉽고, 분산이 안정되어, 그 결과 도전성 페이스트의 시간 경과에 따른 점도 변화가 적어지는 것으로 생각된다. 시간 경과에 따른 점도 변화가 적어짐으로써, 전극 형성시에 막두께의 시간 경과에 따른 변화를 억제할 수 있다.
또한, 크립 특성이나 tanδ는, 모두 용해성을 판단하는 지표가 되는 것이다. 어떤 점도의 페이스트를 기재 등에 떨어뜨리면, 이 기재 위에서 떨어뜨려진 페이스트는 자연히 평탄해지려고(레벨링되려고) 하는데, 크립 특성이란, 이 페이스트의 레벨링 용이성을 나타내는 지표이다. 크립 특성이 좋으면 레벨링성이 뛰어난 것을 의미하고, 나아가서는 용해성이 높은(잘 녹아 있는) 것으로 생각된다. 본 발명에 사용하는 테르피닐아세테이트는, 테르피네올, 디히드로테르피네올, 디히드로테르피닐아세테이트 등과 비교하여, 가장 크립 특성이 뛰어나다는 것을 발견했다(도 2 참조).
tanδ란, 동적 점탄성을 판단하는 지표이며, tanδ값이 낮을수록 탄성적이며 레벨링하기 어렵고, 한편 tanδ값이 높을수록 비탄성적이며 레벨링하기 쉽다는 것을 의미한다. tanδ가 클수록 동적 점탄성이 뛰어나고, 즉 레벨링성이 뛰어나고, 나아가서는 용해성이 높은 것으로 생각된다. 본 발명에서 사용하는 테르피닐아세테이트는, 테르피네올을 제외한 비 상용계의 디히드로테르피네올나 디히드로테르피 닐아세테이트와 비교해 tanδ가 높고, 뛰어난 것을 발견했다(도 3 참조).
(2) 또, 본 발명에서 도전성 페이스트의 용제에 사용하는 테르피닐아세테이트는, 세라믹 그린 시트에 유기 바인더로서 포함되는 부티랄 수지를 용해 또는 팽윤시키지 않는다(비 상용). 이 때문에, 본 용제를 사용한 도전성 페이스트는, 부차적이기는 하지만, 시트 어택 방지 효과도 갖는다. 이 때문에, 세라믹 그린 시트의 두께가 예를 들면 5㎛ 이하로 얇은 경우라도, 도전성 페이스트를 인쇄 후에 세라믹 그린 시트를 PET 필름 등의 캐리어 시트로부터 박리할 때, 세라믹 그린 시트의 박리성이 향상하여, 세라믹 그린 시트에 주름이나 구멍, 균열 등이 발생하는 것을 효과적으로 억제할 수 있다. 즉, 세라믹 그린 시트를 지금까지 이상으로 박층화하더라도, 시트 어택 현상이 발생하는 경우는 없다. 그 결과, 두께가 5㎛ 이하로 대단히 얇은 세라믹 그린 시트를 적용해도 정상적인 적층체가 얻어져, 최종물인 적층 세라믹 전자 부품에, 쇼트 불량, 내전압 불량(IR 열화)이나, 유전체층과 내부 전극층의 사이에 층간 박리 현상(디라미네이션)을 발생시킬 염려가 적어진다.
이상의 (1) 및 (2)로부터, 본 발명의 도전성 페이스트는, 최종물인 적층 세라믹 전자 부품의 소형화·고용량화에 대단히 유익하다.
(3) 즉, 본 발명에 의하면, 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해서 사용되고, 시간 경과에 따른 점도 변화가 적고, 게다가 시트 어택이 발생하지 않는 도전성 페이스트와, 이 페이스트를 사용해 제조된 적층 세라믹 전자 부품과, 이 부품의 제조 방법을 제공할 수 있다.
적층 세라믹 전자 부품으로서는, 특별히 한정되지 않는데, 적층 세라믹 콘덴 서, 적층 세라믹 인덕터, 적층 세라믹 LC 부품, 다층 세라믹 기판 등이 예시된다.

Claims (8)

  1. 적층 세라믹 전자 부품의 내부 전극을 형성하기 위해 사용하는 도전성 페이스트로서,
    부티랄 수지를 포함하는 두께 0㎛ 초과 5㎛ 이하인 세라믹 그린 시트와 조합하여 사용되고,
    도전성 분말과, 유기 비히클을 포함하고,
    상기 도전성 분말이, 상기 도전성 페이스트 중에, 30∼60 중량% 포함되며,
    상기 유기 비히클 중의 용제가, 테르피닐아세테이트를 포함하는 것을 특징으로 하는 도전성 페이스트.
  2. 제1항에 있어서, 상기 유기 비히클 중의 용제가, 상기 도전성 분말 100중량부에 대해 50∼200중량부 함유되어 있는 도전성 페이스트.
  3. 제1항 또는 제2항에 있어서, 상기 유기 비히클 중의 유기 바인더가, 에틸셀룰로오스를 포함하고, 상기 도전성 분말 100중량부에 대해 1∼10중량부 함유되어 있는 도전성 페이스트.
  4. 제1항 또는 제2항에 있어서, 상기 도전성 분말이, Ni 또는 Ni 합금을 포함하는 도전성 페이스트.
  5. 삭제
  6. 내부 전극층과 유전체층을 갖는 적층 세라믹 전자부품을 제조하는 방법으로서,
    소성 후에 유전체층이 되는 부티랄 수지를 포함하는 두께 0㎛ 초과 5㎛ 이하의 세라믹 그린 시트와,
    소성 후에 내부 전극층이 되는 테르피닐아세테이트를 포함하는 소정 패턴의 도전성 페이스트를, 번갈아 복수 포개어 그린 세라믹 적층체를 얻는 공정과,
    상기 그린 세라믹 적층체를 소성하는 공정을 갖는 적층 세라믹 전자 부품의 제조방법.
  7. 제6항에 있어서, 상기 도전성 페이스트에 포함되는 도전성 분말이, Ni 또는 Ni 합금을 포함하는 적층 세라믹 전자 부품의 제조 방법.
  8. 제6항 또는 제7항에 기재된 방법에 의해 제조된 적층 세라믹 전자부품으로서,
    상기 유전체층의 두께가 0㎛ 초과 3㎛ 이하인 적층 세라믹 전자 부품.
KR1020050056369A 2004-06-28 2005-06-28 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법 KR100724222B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004190268A JP3944495B2 (ja) 2004-06-28 2004-06-28 導電性ペースト、積層セラミック電子部品及びその製造方法
JPJP-P-2004-00190268 2004-06-28

Publications (2)

Publication Number Publication Date
KR20060048629A KR20060048629A (ko) 2006-05-18
KR100724222B1 true KR100724222B1 (ko) 2007-05-31

Family

ID=35598526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056369A KR100724222B1 (ko) 2004-06-28 2005-06-28 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7632427B2 (ko)
JP (1) JP3944495B2 (ko)
KR (1) KR100724222B1 (ko)
CN (1) CN100550230C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548612B2 (ja) * 2006-01-16 2010-09-22 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP2007234829A (ja) * 2006-02-28 2007-09-13 Tdk Corp 積層型セラミック電子部品の製造方法
EP2131637B1 (en) * 2008-03-28 2012-10-31 Murata Manufacturing Co. Ltd. Method for producing multilayer ceramic substrate and composite sheet
CN102169755B (zh) * 2010-02-26 2015-07-15 住友金属矿山株式会社 层叠陶瓷电容器内部电极用导电性糊剂
KR101228675B1 (ko) * 2010-12-06 2013-01-31 삼성전기주식회사 내부 전극용 도전성 페이스트 및 이를 포함한 적층 세라믹 전자부품
JP2015109410A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
KR102410080B1 (ko) 2014-07-31 2022-06-16 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 페이스트
JP6594156B2 (ja) * 2015-10-14 2019-10-23 株式会社ノリタケカンパニーリミテド 加熱硬化型導電性ペースト
JP6635186B2 (ja) 2016-02-29 2020-01-22 住友金属鉱山株式会社 導電性ペースト、電子部品及び積層セラミックコンデンサ
JPWO2018021439A1 (ja) * 2016-07-28 2019-05-23 株式会社クラレ セラミックグリーンシートおよび塗工シート
JP7013731B2 (ja) 2017-08-30 2022-02-01 住友金属鉱山株式会社 導電性ペースト、並びに、電子部品及び積層セラミックコンデンサの製造方法
CN110713817B (zh) * 2018-07-12 2022-05-17 欧菲影像技术（广州）有限公司 胶粘剂及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263922A (ja) 2002-03-07 2003-09-19 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766392A (en) * 1993-01-08 1998-06-16 Murata Manufacturing Co., Ltd. Method of manufacturing a multilayer ceramic electronic component
JP2976268B2 (ja) 1993-07-05 1999-11-10 株式会社村田製作所 導電性ペーストおよびそれを用いた多層セラミック電子部品の製造方法
JPH0917687A (ja) 1995-06-28 1997-01-17 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサ内部電極用ペーストおよびその製造方法
JP3616198B2 (ja) 1996-06-11 2005-02-02 日本テルペン化学株式会社 ビヒクル及びその用途
JP3361091B2 (ja) * 2000-06-20 2003-01-07 ティーディーケイ株式会社 誘電体磁器および電子部品
JP3452034B2 (ja) 2000-07-05 2003-09-29 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP2002270456A (ja) 2001-03-07 2002-09-20 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP3743406B2 (ja) * 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2003318060A (ja) 2002-04-23 2003-11-07 Kyocera Corp 積層型電子部品の製法
JP2004176120A (ja) 2002-11-27 2004-06-24 Sumitomo Metal Mining Co Ltd 導電粉末、その製造方法、及びそれを用いた導電ペースト
EP1609771A4 (en) * 2003-03-31 2011-05-04 Tdk Corp ELECTRODE-STAGE-DIFFERENCE-COMPARABLE PRINTING PASTE AND PRODUCTION PROCESS FOR ELECTRONIC COMPONENTS
US6989110B2 (en) * 2003-06-13 2006-01-24 Murata Manufacturing Co., Ltd. Electroconductive paste and method of producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263922A (ja) 2002-03-07 2003-09-19 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品

Also Published As

Publication number Publication date
JP2006012690A (ja) 2006-01-12
CN1728302A (zh) 2006-02-01
US7632427B2 (en) 2009-12-15
CN100550230C (zh) 2009-10-14
KR20060048629A (ko) 2006-05-18
JP3944495B2 (ja) 2007-07-11
US20060011896A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100724222B1 (ko) 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법
US8941972B2 (en) Multilayer ceramic electronic component
KR100848438B1 (ko) 적층세라믹 부품 및 그 제조방법
KR20080023173A (ko) 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법
KR20080029941A (ko) 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법
JP4359607B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP4905569B2 (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4357460B2 (ja) 電極段差吸収用印刷ペーストおよび積層電子部品の製造方法
JP2007081339A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4001241B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト
JP4276589B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP2010086867A (ja) 導電性ペーストおよび電子部品の製造方法
JPH06342736A (ja) 積層型セラミックチップコンデンサの製造方法
JP4432895B2 (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
KR102466461B1 (ko) 적층 세라믹 커패시터의 제조방법
JP4073424B2 (ja) 電子部品の製造方法
JP2006344669A (ja) 積層電子部品の製造方法
JP4340675B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP4760641B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP4622974B2 (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4268965B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP4268962B2 (ja) 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
JP4073423B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee