KR100695770B1 - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100695770B1
KR100695770B1 KR1020050118083A KR20050118083A KR100695770B1 KR 100695770 B1 KR100695770 B1 KR 100695770B1 KR 1020050118083 A KR1020050118083 A KR 1020050118083A KR 20050118083 A KR20050118083 A KR 20050118083A KR 100695770 B1 KR100695770 B1 KR 100695770B1
Authority
KR
South Korea
Prior art keywords
switching element
data signal
signal
pixel
signal line
Prior art date
Application number
KR1020050118083A
Other languages
English (en)
Other versions
KR20060064534A (ko
Inventor
마사히로 다나카
토시유키 마츠우라
하지메 무라카미
하지메 아키모토
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20060064534A publication Critical patent/KR20060064534A/ko
Application granted granted Critical
Publication of KR100695770B1 publication Critical patent/KR100695770B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시장치의 표시 품위를 향상하는 것이 과제이다.
그 해결 수단으로서, 화소에, 발광 소자, 스위칭 소자를 구비하고, 상기 스위칭 소자는, 상기 발광 소자에 전원을 공급시키는 것으로서, 제1 스위칭 소자와 제2 스위칭 소자로 구성되며, 이들의 제1 및 제2 스위칭 소자는, 화소 내로의 데이터 신호의 입력에 따라, 한쪽이 정(正)바이어스 상태로 다른쪽이 역(逆)바이어스 상태로 되는 동시에, 상기 바이어스 상태는 상기 데이터 신호의 시계열적인 입력에 따라서 상기 제1 스위칭 소자와 제2 스위칭 소자의 사이에서 교대로 전환되어 동작되고, 상기 발광 소자로의 전원의 공급은 제1 또는 제2 스위칭 소자를 통하는 것이 있다.
표시장치, 구동방법, 화소, 발광, 소자, 스위칭, 바이어스, 전환, 전원, 데이터

Description

표시장치 및 그 구동방법{DISPLAY APPARATUS AND METHOD FOR DRIVING THE SAME}
도 1은, 본 발명에 의한 표시장치의 화소 구성의 일실시예를 나타내는 등가회로도이다.
도 2는, 도 1에 나타낸 등가회로도에서의 동작 타이밍도이다.
도 3은, 도 1에 나타낸 등가회로를 구비하는 화소 구성의 일실시예를 나타내는 평면도이다.
도 4는, 본 발명에 의한 표시장치의 화소 구성의 다른 실시예를 나타내는 등가회로도이다.
도 5는, 도 4에 나타낸 등가회로도에서의 동작 타이밍도이다.
도 6은, 도 4에 나타낸 등가회로를 구비하는 화소 구성의 일실시예를 나타내는 평면도이다.
[도면의 주요 부분에 대한 간단한 부호의 설명]
GL 게이트 신호선, GL1 제1 게이트 신호선,
GL2 제2 게이트 신호선, DL1 제1 데이터 신호선,
DL2 제2 데이터 신호선, Tr1 제1 스위칭 소자,
Tr2 제2 스위칭 소자, Tr3 제3 스위칭 소자,
Tr4 제4 스위칭 소자, Tr5 제5 스위칭 소자,
Tr6 제6 스위칭 소자, CL 공통전압 신호선,
C1 제1 용량소자, C2 제2 용량소자,
EL 유기 EL 소자, Vselect 주사신호,
Vdata 1 제1 데이터 신호, Vdata 1 제2 데이터 신호,
Vcommon 공통전압, TFT 박막 트랜지스터.
본 발명은 표시장치 및 그 구동방법에 관한 것으로서, 예를들면 유기 EL 표시장치 및 그 구동방법에 관한 것이다.
액티브ㆍ매트릭스형의 유기 EL 표시장치는, 예를들면 x방향으로 병설된 각 화소를 주사신호에 의해 선택하고, 그 선택 타이밍에 맞추어 상기 각 화소에 데이터 신호를 공급하도록 되어 있다.
그리고, 데이터 신호가 공급된 화소에서는, 상기 데이터 신호를 용량소자에 의해 축적시켜, 그 축적된 전하에 의해 스위칭 소자(구동 스위칭 소자)을 구동시키고, 이 구동 스위칭 소자를 통해서 유기 EL 소자에 전원을 공급하도록 구성되어 있다.
이 스위칭 소자는, 통상, 1개의 화소에 1개 이용되지만, 예를들면 하기의 각 특허문헌에 나타내는 바와 같이, 복수 이용한 것도 알려지는데 이르고 있다.
여기에서, 특허문헌1에는 화소의 휘도의 균일화를 도모한 취지의 개시가 이루어져 있다. 특허문헌2에는 복수 화소를 1화소로 간주해서 이용하는 것에 의한 용장성을 도모한 취지의의 개시가 이루어져 있다. 특허문헌3에는 얼라인먼트 어긋남을 일으켜도 기생 용량의 합계를 일정하게 하는 취지의 개시가 이루어져 있다.
[특허문헌1] 일본특허공개 2003-84689호 공보
[특허문헌2] 일본특허공개 2001-202032호 공보
[특허문헌3] 일본특허공개 평8-328038호 공보
그러나, 상술한 바와 같이 구성된 표시장치는, 그 동작 중에 있어서 구동 스위칭 소자가 상시 구동되고 있기 때문에, 그 Vth(문턱치전압)가 변화하여 버린다는 소위 Vth 시프트가 생기는 것이 발견되었다.
특히, 구동 스위칭 소자로서 N채널형의 것을 이용한 경우에, 이 Vth 시프트에 의한 부적합이 현저해지는 것이 분명해지고 있다.
게다가, 이 Vth 시프트가 액티브 매트릭스형의 유기 EL 표시장치의 각 화소를 구성하는 유기 EL 소자를 구동하는 구동 스위칭 소자인 경우, 흐르는 전류의 크기나 흐르는 시간이 변화하게 되므로, 소망의 휘도가 얻어지도록 발광하지 않을 가능성이 있었다.
또한, 이 구동 스위칭 소자에 있어서는, 화소 영역의 일부에 형성하는 것이 통상이며, 충분한 광량을 확보하기 위해서 구동 스위칭 소자를 형성하는 영역이 제한되어, 그 이동도를 충분히 확보할 수 없었다.
특히, 구동 스위칭 소자의 반도체층으로서 예를들면 아모르퍼스 실리콘을 이 용한 경우에, 폴리실리콘을 사용한 경우에 비해서 이동도가 낮기 때문에, 이 이동도의 향상의 대책을 필요로 하는 것이 분명해지고 있다.
본 발명의 목적은, 이러한 사정에 의거해서 이루어진 것으로, 그 목적은, 구동 스위칭 소자의 Vth 시프트를 억제함으로써, 각 화소로부터 소망의 광량의 광을 방출시키는 표시장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은, 구동 스위칭 소자에 있어서, 유기 EL 소자를 구동하여 소정의 발광량을 얻는데 충분한 전류량을 확보하고, 화면 전체에서의 휘도 불균일을 억제한 표시장치를 제공하는데 있다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
(1) 본 발명에 의한 표시장치는, 예를들면, 화소에, 발광 소자, 스위칭 소자를 적어도 구비하고,
상기 스위칭 소자는, 이 스위칭 소자를 통해서 상기 발광 소자에 전원을 공급시키는 것으로서, 제1 스위칭 소자와 제2 스위칭 소자로 구성되며,
상기 제1 스위칭 소자와 제2 스위칭 소자는, 화소 내로의 데이터 신호의 입력에 따라, 한쪽이 정(正) 바이어스 상태로 다른쪽이 역(逆) 바이어스 상태로 되는 동시에, 상기 바이어스 상태는 상기 데이터 신호의 시계열적인 입력에 따라서 상기 제1 스위칭 소자와 제2 스위칭 소자의 사이에서 교대로 전환되어 동작되고,
상기 발광 소자로의 전원의 공급은 제1 스위칭 소자 및 제2 스위칭 소자 중 어느 것인가 한쪽의 스위칭 소자를 통해서 이루어지는 것을 특징으로 한다.
(2) 본 발명에 의한 표시장치는, 예를들면, (1)의 구성을 전제로 해서, 상기 제1 스위칭 소자와 제2 스위칭 소자의 바이어스 상태의 전환은 순차 입력되는 데이터 신호마다 이루어지는 것을 특징으로 한다.
(3) 본 발명에 의한 표시장치는, 예를들면, 화소에 순차 입력되는 데이터 신호로서 제1 데이터 신호와 제2 데이터 신호를 갖고, 상기 제1 데이터 신호와 제2 데이터 신호는, 서로 반전된 관계를 갖는 동시에, 시계열적으로 반전을 교환하는 것이며,
상기 화소에는, 게이트 신호선으로부터의 신호에 의해 구동되는 제3 스위칭 소자와 제4 스위칭 소자와,
제3 스위칭 소자를 통해서 상기 제1 데이터 신호에 대응하는 전하가 축적되는 제1 용량소자와, 제4 스위칭 소자를 통해서 상기 제2 데이터 신호에 대응하는 전하가 축적되는 제2 용량소자와,
제1 용량소자에 축적된 전하에 의해 구동하는 제1 스위칭 소자와, 제2 용량소자에 축적된 전하에 의해 구동하는 제2 스위칭 소자와,
제1 스위칭 소자 혹은 제2 스위칭 소자를 통해서 전원이 공급되는 발광 소자를 적어도 구비하는 것을 특징으로 한다.
(4) 본 발명에 의한 표시장치는, 예를들면, (3)의 구성을 전제로 해서, 제1 데이터 신호는 제1 데이터 신호선을 통해서 입력되고, 제2 데이터 신호는 제2 데이 터 신호선을 통해서 입력되는 것을 특징으로 한다.
(5) 본 발명에 의한 표시장치는, 예를들면, (3)의 구성을 전제로 해서, 상기 제1 데이터 신호와 제2 데이터 신호의 반전은 순차 입력되는 각 데이터 신호마다 반전하는 것을 특징으로 한다.
(6) 본 발명에 의한 표시장치는, 예를들면, 화소에 순차 입력되는 주사신호로서 제1 주사신호와 제2 주사신호를 갖고, 제1 주사신호와 제2 주사신호는, 한쪽에서 온(on) 신호가 입력될 때 다른쪽은 오프(off) 신호가 입력되는 관계를 갖는 동시에, 주사(走査)과정에서 그들이 전환되는 것이며,
상기 화소에는, 발광 소자와, 이 발광 소자에 전원을 어느 것인가의 스위칭 소자를 통해서 공급하는 제1 스위칭 소자 및 제2 스위칭 소자와,
상기 제1 주사신호의 온 신호에 의해 구동되는 동시에 제2 주사신호의 오프 신호를 제1 스위칭 소자의 게이트 전극에 공급하는 제5 스위칭 소자와, 제2 주사신호의 온 신호에 의해 구동되는 동시에 제1 주사신호의 오프 전류를 제2 스위칭 소자의 게이트 전극에 공급하는 제6 스위칭 소자와,
제2 주사신호의 온 신호에 의해 구동되는 제3 스위칭 소자와, 제1 주사신호의 온 신호에 의해 구동되는 제4 스위칭 소자와,
제3 스위칭 소자를 통해서 데이터 신호에 대응하는 전하를 축적시키는 동시에 상기 제1 스위칭 소자를 구동시키는 제1 용량소자와, 제4 스위칭 소자를 통해서 상기 데이터 신호에 대응하는 전하를 축적시키는 동시에 상기 제2 스위칭 소자를 구동시키는 제2 용량소자를 적어도 구비하는 것을 특징으로 한다.
(7) 본 발명에 의한 표시장치는, 예를들면, (6)의 구성을 전제로 해서, 제1 주사신호는 제1 게이트 신호선을 통해서 입력되고, 제2 주사신호는 제2 게이트 신호선을 통해서 입력되는 것을 특징으로 한다.
(8) 본 발명에 의한 표시장치는, 예를들면, (6)의 구성을 전제로 해서, 제1 주사신호와 제2 주사신호의 온ㆍ오프의 전환은 프레임마다 이루어지는 것을 특징으로 한다.
(9) 본 발명에 의한 표시장치의 구동방법은, 예를들면, 화소에, 발광 소자와, 이 발광 소자에 전원을 어느 것인가의 스위칭 소자를 통해서 공급하는 제1 스위칭 소자 및 제2 스위칭 소자를 구비하고,
화소 내로의 데이터 신호의 순차 입력의 과정에서,
제1 스위칭 소자 및 제2 스위칭 소자를, 그 한쪽에서 정 바이어스 상태로 다른쪽에서 역 바이어스 상태로 하는 동시에, 상기 바이어스 상태를 상기 제1 스위칭 소자와 제2 스위칭 소자의 사이에서 교대로 전환되도록 동작하는 것을 특징으로 한다.
(10) 본 발명에 의한 표시장치의 구동방법은, 예를들면, (9)의 구성을 전제로 해서, 제1 스위칭 소자 및 제2 스위칭 소자의 바이어스 상태의 교대의 전환은, 화소 내로 입력되는 데이터 신호마다 행하는 것을 특징으로 한다.
(11) 본 발명에 의한 표시장치는, 예를들면, (1), (2), (3), (6)의 어느 것인가의 구성을 전제로 해서, 제1 스위칭 소자 및 제2 스위칭 소자는, 각각 그 채널영역이 사행(蛇行) 모양의 패턴으로 형성되어 있는 것을 특징으로 한다.
(12) 본 발명에 의한 표시장치는, 예를들면, (1), (2), (3), (6)의 어느 것인가의 구성을 전제로 해서, 제1 스위칭 소자 및 제2 스위칭 소자는, 발광층의 하층(下層) 측에 형성되어 있는 동시에, 상기 발광층의 상층(上層)에 형성되는 한쪽 전극은 투광성의 도전층으로 형성되어 있는 것을 특징으로 한다.
(13) 본 발명에 의한 표시장치는, 예를들면, (1), (2), (3), (6), (11), (12)의 어느 것인가의 구성을 전제로 해서, 제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 N채널형인 것을 특징으로 한다.
(14) 본 발명에 의한 표시장치는, 예를들면, (1), (2), (3), (6), (11), (12)의 어느 것인가의 구성을 전제로 해서, 제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 그 반도체층이 아모르퍼스 실리콘으로 형성되어 있는 것을 특징으로 한다.
또, 본 발명은 이상의 구성에 한정되지 않고, 본 발명의 기술사상을 이탈하지 않는 범위에서 여러 가지 변경이 가능하다.
이하, 본 발명에 의한 표시장치 및 그 구동방법의 실시예를 도면을 이용해서 설명을 한다.
실시예1.
도 1은, 본 발명에 의한 표시장치의 화소(畵素) 구성의 일실시예를 나타내는 등가회로도이다. 표시장치의 일실시예로서 예를들면 액티브ㆍ매트릭스형의 유기 EL 표시장치를 내세우고 있다.
따라서, 각 화소는 매트릭스 모양으로 배치되며, 그 x방향으로 병설되는 각 화소의 화소군은 후술의 게이트 신호선(GL)을 공통으로 하고, y 방향으로 병설되는 각 화소의 화소군은 후술의 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)을 공통으로 하고 있다.
또, 등가회로에 이용되는 제1 스위칭 소자(Tr1)로부터 제4 스위칭 소자(Tr4)는 예를들면 N채널형의 MIS(Metal Insulator Semiconductor) 트랜지스터로 구성되어 있다.
도 1에 있어서, 우선, 제3 스위칭 소자(Tr3)가 구비되고, 이 제3 스위칭 소자(Tr3)는 게이트 신호선(화소 선택신호선)(GL)으로부터의 주사신호(Vselect)의 공급에 의해 온 동작하도록 되어 있다.
제3 스위칭 소자(Tr3)에는 제1 데이터 신호선(DL1)을 통해서 제1 데이터 신호(Vdata1)가 공급되고, 이 제1 데이터 신호(Vdata1)는, 상기 제3 스위칭 소자(Tr3)의 온에 의해, 일단(一端)에서 공통전압 신호선(CL)에 접속된 제1 용량소자(C1)에 축적되도록 되어 있다.
또한, 상기 제1 용량소자(C1)에 축적되는 전하에 의해 온 동작하는 제1 스위칭 소자(Tr1)가 있고, 이 제1 스위칭 소자(Tr1)를 통해서, 일단에 전원공급 신호선(PL)에 접속된 유기 EL 소자(EL)에 전류가 흐르며, 이 전류는 상기 공통전압 신호선(CL)으로 인도되도록 되어 있다. 또, 상기 공통전압 신호선(CL)에는 공통전압(Vcommon)이 공급되도록 되어 있다.
한편, 상기 게이트 신호선(GL)로부터 신호의 공급에 의해 온 동작하는 제4 스위칭 소자(Tr4)가 있고, 이 제4 스위칭 소자(Tr4)에는 제2 데이터 신호선(DL2)을 통해서 제2 데이터 신호(Vdata2)가 공급되도록 되어 있다.
이 제2 데이터 신호(Vdata2)는, 상기 제4 스위칭 소자(Tr4)의 온에 의해, 일단에서 상기 공통전압 신호선(CL)에 접속된 제2 용량소자(C2)에 축적되도록 되어 있다.
그리고, 상기 제2 용량소자(C2)에 축적되는 전하에 의해 온 동작하는 제2 스위칭 소자(Tr2)가 있고, 이 제2 스위칭 소자(Tr2)를 통해서, 상기 유기 EL 소자(EL)에 흐르고, 이 전류는 상기 공통 신호선(CL)으로 인도되도록 되어 있다.
여기에서, 제1 스위칭 소자(Tr1) 및 제2 스위칭 소자(Tr2)는 소위 구동 스위칭 소자라고 칭해지는 것이다.
도 2는, 상술한 등가(等價)회로의 동작을 나타내는 신호 타이밍도이다.
도 2에 있어서, 그 (a)에는 주사신호(Vselect)의 파형을, (b)에는 제1 데이터 신호(Vdata1)의 파형을, (c)에는 제2 데이터 신호(Vdata2)의 파형을, (d)에는 공통전압(Vco㎜on)을 나타내고 있다.
주사신호(Vselect)가 그 Von에 의해 입력되면, 제3 스위칭 소자(Tr3) 및 제4 스위칭 소자(Tr4)가 동시에 온 한다.
온 된 제3 스위칭 소자(Tr3)에는 제1 데이터 신호(Vdata1)가 공급되고, 이 제1 데이터 신호(Vdata1)는 제1 용량소자(C1)에 축적(기록)되며, 온 된 제4 스위칭 소자(Tr4)에는 제2 데이터 신호(Vdata2)가 공급되고, 이 제2 데이터 신호(Vdata2)는 제2 용량소자(C2)에 축적(기록)된다.
이 경우 제1 데이터 신호(Vdata1)와 제2 데이터 신호(Vdata2)는, 도 2의 (b) 및 (c)에 나타내는 바와 같이, 예를들면 1프레임째에 있어서, 제1 데이터 신호(Vdata1)가 공통전압(Vco㎜on)에 대해서 정(正)인 경우, 제2 데이터 신호(Vdata2)는 상기 공통전압(Vco㎜on)에 대해서 부(負)가 되도록, 그들은 반전된 관계로 되어 있다.
그리고, 상기 제1 데이터 신호(Vdata1)와 제2 데이터 신호(Vdata2)는, 다음의 프레임에 있어서, 제1 데이터 신호(Vdata1)는 공통전압(Vcommon)에 대해서 부가 되고, 제2 데이터 신호(Vdata2)는 상기 공통전압(Vco㎜on)에 대해서 정이 되도록, 또 다음의 프레임에 있어서, 제1 데이터 신호(Vdata1)는 공통전압(Vco㎜on)에 대해서 정이 되고, 제2 데이터 신호(Vdata2)는 상기 공통전압(Vco㎜on)에 대해서 부(負)가 되도록, 그들은 이하의 프레임에 있어서 순차 반전이 교환되도록 되어 있다.
그리고, 예를들면 1프레임째에 있어서 상술한 제1 데이터 신호(Vdata1)와 제2 데이터 신호(Vdata2)가 입력된 경우, 공통전압(Vco㎜on)에 대해서 정(正)인 제1 데이터 신호(Vdata1)가 유기 EL 소자(EL)를 구동시키는 화소 정보로서 기여하고, 공통전압(Vco㎜on)에 대해서 부(負)인 제2 데이터 신호(Vdata2)는 화소 정보로서 기여하지 않는 것이 된다.
이 때문에, 다음의 프레임에 있어서는, 공통전압(Vco㎜on)에 대해서 부인 제1 데이터 신호(Vdata1)는 화소 정보로서 기여하지 않고, 공통전압(Vco㎜on)에 대해서 정인 제2 데이터 신호(Vdata2)가 화소 정보로서 기여하게 된다.
이것은, 예를들면 제1 데이터 신호(Vdata1)가 공통전압(Vco㎜on)에 대해서 정인 경우, 제1 용량소자(C1)를 통해서 전하가 인가되는 제1 스위칭 소자(Tr1)는 정(正) 바이어스 상태가 되고, 제2 데이터 신호(Vdata2)가 공통전압(Vco㎜on)에 대해서 부가 되며, 제2 용량소자(C2)을 통해서 전하가 인가되는 제2 스위칭 소자(Tr2)는 부(역)바이어스 상태가 되고, 이들은 프레임 주기마다 교대로 교체되게 된다.
여기에서, 제1 스위칭 소자(Tr1)가 정(正) 바이어스 상태란, 상기 제1 스위칭 소자(Tr1)의 공통전압 신호선(CL)에 접속된 전극에 인가되는 전압에 대해서 게이트 전극에 인가되는 전압이 정(正)이며, 제2 스위칭 소자(Tr2)가 부(負) 바이어스 상태란, 상기 제2 스위칭 소자(Tr2)의 공통전압 신호선(CL)에 접속된 전극에 인가되는 전압에 대해서 게이트 전극에 인가되는 전압이 부(負)인 것을 의미한다.
따라서, 정 바이어스 상태의 스위칭 소자(Tr)에 있어서 유기 EL 소자(EL)에 전류를 흘리도록 구동하는 것에 대해서, 부 바이어스 상태의 스위칭 소자(Tr)에 있어서는, 그 구동이 휴지(休止) 상태가 되고, 이 사이에, 1프레임 전의 단계에서 구동하고 있었을 때의 Vth 시프트를 역 바이어스 인가로 취소하는 것이 된다. 그리고, 이 공정은 프레임의 전환마다 교대로 반복되게 된다.
이 때문에, 제1 스위칭 소자(Tr1) 및 제2 스위칭 소자(Tr2)에 있어서 각각 Vth 시프트가 생기는 것을 대폭 억제할 수 있게 된다.
이것으로, 제1 스위칭 소자(Tr1)와 제2 스위칭 소자(Tr2)의 각각 바이어스 상태의 전환은 1프레임마다 한정되는 것은 아니고, 복수 프레임마다 라도 같은 효과가 얻어지는 것은 말할 것도 없게 된다.
요점은, 화소 내로의 데이터 신호(Vdata1 및 Vdata2)의 순차(順次) 입력의 과정에서 제1 스위칭 소자(Tr1)와 제2 스위칭 소자(Tr2)의 각각 바이어스 상태의 전환이 이루어지면 좋다.
도 3은, 도 1에 나타낸 등가회로가 구비되는 화소의 구체적인 구성의 일실시예를 나타내는 평면도이다. 또, 이 도 3에 있어서 1개의 화소는, x방향으로 연재(延在)하여 y방향으로 병설되는 한쌍의 게이트 신호선(GL)과 y방향으로 연재하여 x방향으로 병설되는 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)에 의해 둘러싸여진 영역 내에 구성되도록 되어 있다.
또한, 도 3에 나타내는 박막 트랜지스터(TFT1에서 TFT4)의 각 반도체층(PS1에서 PS4)은 각각 예를들면 폴리실리콘을 사용한 것으로 되어 있다.
또, 유기 EL층(유기 EL 소자)(EL)과 전원공급 신호선(PL)은 생략해서 묘사하고 있다. 도면이 복잡화하는 것을 회피하기 위함이다.
또한, 도 3중, 박막 트랜지스터(TFT1)는 도 1에 나타낸 제1 스위칭 소자(Tr1)에, 박막 트랜지스터(TFT2)는 도 1에 나타낸 제2 스위칭 소자(Tr2)에, 박막 트랜지스터(TFT3)는 도 1에 나타낸 제3 스위칭 소자(Tr3)에, 박막 트랜지스터(TFT4)는 도 1에 나타낸 제4 스위칭 소자(Tr4)에 대응하는 것이다.
도 3에 있어서, 예를들면 유리 등의 절연 기판의 주(主)표면에, 우선, 도면중 x방향으로 연재해서 게이트 신호선(GL)이 형성되어 있다.
또한, 이 게이트 신호선(GL)을 덮어 절연 기판의 표면에는 제1 절연막(도시하지 않음)이 형성되어 있다. 이 제1 절연막은 후술하는 박막 트랜지스터(TFT3, TFT4)의 게이트 절연막으로서 기능하는 것이므로, 그것에 맞추어 막 두께가 설정되 어 있다.
상기 제1 절연막의 상면에서 상기 게이트 신호선(GL)의 일부에 중첩하도록 하여 반도체층(PS3 및 PS4)이 형성되어 있다. 후술하는 제1 데이터 신호선(DL1)에 근접되는 측에서 반도체층(PS3)이, 후술하는 제2 데이터 신호선(DL2)에 근접되는 측에서 반도체층(PS4)이 형성되어 있다.
반도체층(PS3)은 후술하는 박막 트랜지스터(TFT3)의 반도체층으로 구성되고, 반도체층(PS4)은 후술하는 박막 트랜지스터(TFT4)의 반도체층으로 구성되기 때문이다.
그리고, 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)이 형성되어 있다. 제1 데이터 신호선(DL1)은 상기 반도체층(PS3)의 일부에 중첩되어 형성되고, 그 중첩부에 있어서 상기 제1 데이터 신호선(DL1)은 박막 트랜지스터(TFT3)의 드레인 전극을 구성하도록 되어 있다. 또한, 제2 데이터 신호선(DL2)은 상기 반도체층(PS4)의 일부에 중첩되어 형성되고, 그 중첩부에 있어서 상기 제2 데이터 신호선(DL2)은 박막 트랜지스터(TFT4)의 드레인 전극을 구성하도록 되어 있다.
또한, 예를들면 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)의 형성과 동시에 설치되는 박막 트랜지스터(TFT3)의 소스 전극(ST3) 및 박막 트랜지스터(TFT4)의 소스 전극(ST4)이 형성되어 있다. 이들 각 소스 전극(ST3, ST4)은 각각 후술하는 박막 트랜지스터(TFT1)의 게이트 전극(GT1)과 박막 트랜지스터(TFT2)의 게이트 전극(GT2)과 스루홀을 통해서 접속하도록 하기 위해서, 화소 영역의 중앙측으로 약간 연재되어 형성되도록 되어 있다.
또한, 예를들면 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)의 형성과 동시에 설치되는 공통전압 신호선(CL)이 형성되어 있다. 이 공통전압 신호선(CL)은 화소 영역의 거의 중앙을 통해서 y방향으로 연재되어 형성되어 있다.
또한, 이 공통전압 신호선(CL)은, 화소의 영역 내에 있어서, 그 양측 변(邊)에서 신장(伸張) 방향에 교차하는 방향으로 연재하는 돌출부(PJ)가 상기 신장 방향으로 병설되어 형성된 패턴(피쉬본 패턴)으로서 형성되어 있다. 이들 돌출부(PJ)는, 도면 중 우측에서는 후술하는 박막 트랜지스터(TFT1)의 한쪽 전극(전극군)으로서, 도면 중 좌측에서는 후술하는 박막 트랜지스터(TFT2)의 한쪽 전극(전극군)으로 구성되게 된다.
게다가, 박막 트랜지스터(TFT1 및 TFT2)의 다른쪽 전극은 예를들면 상기 제1 데이터 신호선(DL1) 및 제2 데이터 신호선(DL2)의 형성과 동시에 형성되도록 되어 있다. 박막 트랜지스터(TFT1)의 다른쪽 전극은, 상기 박막 트랜지스터(TFT1)의 상기 한쪽 전극군의 각 전극(상기 돌출부(PJ))을 간격으로 해서 각 전극이 배치된 전극군으로서 구성되고, 또한, 그들을 전기적으로 접속시키기 위해서 빗살 모양의 패턴을 이루어 형성되어 있다. 마찬가지로, 박막 트랜지스터(TFT2)의 다른쪽 전극은, 상기 박막 트랜지스터(TFT2)의 상기 한쪽 전극군의 각 전극(상기 돌출부(PJ))을 간격으로 해서 각 전극이 배치된 전극군으로서 구성되고, 또한, 그들을 전기적으로 접속시키기 위해서 빗살 모양의 패턴을 이루어 형성되어 있다.
1화소의 영역 내에 있어서, 그 중앙을 통해서 y방향으로 신장하는 가상의 선분을 경계로 하여, 그 좌측의 영역에는 반도체층(PS1)이, 오른쪽의 영역에는 반도 체층(PS2)가 각각 서로 분리되어 형성되어 있다.
이 반도체층(PS1) 및 반도체층(PS2)은, 도시되어 있지 않지만, 예를들면, 각각 후술하는 게이트 전극(GT1) 및 게이트 전극(GT2)에서 나타내는 영역(도면 중, 점선으로 둘러싸여지는 영역)에 상당하는 부분에 형성되어 있다.
반도체층(PS1)은 후술하는 박막 트랜지스터(TFT1)의 반도체층으로서 구성되고, 반도체층(PS2)은 후술하는 박막 트랜지스터(TFT2)의 반도체층으로서 구성되기 때문이다.
또한, 이들 각 반도체층(PS1 및 PS2)도 덮어 절연 기판의 표면에는 제2 절연막(도시하지 않음)이 형성되어 있다. 이 제2 절연막은 박막 트랜지스터(TFT1 및 TFT2)의 게이트 절연막으로서 기능하는 것이므로, 그것에 맞추어 막 두께가 설정되어 있다.
제2 절연막의 표면에는, 박막 트랜지스터(TFT1)의 게이트 전극(GT1)이, 박막 트랜지스터(TFT2)의 게이트 전극(GT2)이 형성되어 있다. 박막 트랜지스터(TFT1)의 게이트 전극(GT1)은 상기 반도체층(PS1)이 형성된 영역에 중첩되어 형성되고, 그 연재된 일부에 있어서 하층(下層)의 제2 절연막에 형성된 스루홀(TH3)을 통해서 박막 트랜지스터(TFT3)의 소스 전극(ST3)과 접속되어 있다. 마찬가지로, 박막 트랜지스터(TFT2)의 게이트 전극(GT2)은 상기 반도체층(PS2)이 형성된 영역에 중첩되어 형성되고, 그 연재된 일부에 있어서 하층의 제2 절연막에 형성된 스루홀(TH4)을 통해서 박막 트랜지스터(TFT4)의 소스 전극(ST4)과 접속되어 있다.
각 게이트 전극(GT1 및 GT2)도 덮어 절연 기판의 표면에는 제3 절연막(도시 하지 않음)을 통해서 화소 전극(PX)이 형성되어 있다. 이 화소 전극(PX)은 소위 화소의 개구율을 향상시키기 위해서 화소 영역의 거의 전체 영역에 형성되고, 그 하층의 제3 절연막 및 제2 절연막을 관통해서 형성된 스루홀(TH)을 통해서 박막 트랜지스터(TFT1, TFT2)의 다른쪽 전극(공통전압 신호선(CL)과 일체에 형성된 전극과는 다른 전극)에 접속되어 있다. 이 경우, 상기 스루홀(TH)의 각 형성 개소에는 게이트 전극(GT1 및 GT2)이 노출되는 것을 회피하기 위해서, 상기 게이트 전극(GT1 및 GT2)의 상기 개소에 있어서 미리 노치가 형성된 패턴으로 되어 있다. 화소 전극(PX)과 각 게이트 전극(GT1 및 GT2)의 전기적 접속이 이루어지는 것을 회피하기 위함이다. 또한, 본 실시예의 액티브ㆍ매트릭스형의 유기 EL 표시장치는, 액티브 소자를 형성한 기판의 형성면(상면)에서 광을 방출하는 톱 에미션 구조를 채용하고 있으므로, 이 화소 전극(PX)은, 금속 전극 또는, 금속 전극 상에 IZO나 ITO란 투명도전막을 형성한 적층막으로 되어 있다.
또, 화소 전극(PX)과 박막 트랜지스터(TFT1 및 TFT2)의 한쪽 전극(공통전압 신호선(CL)과 일체로 형성된 전극)과의 사이에는 제2 절연막과 제3 절연막을 유전체막으로 하는 용량소자(C1 및 C2)가 형성되게 된다.
화소 전극(PX)의 상면에는 그 전체 영역에 걸쳐 유기 EL층(도시하지 않음)이 형성되어 있다. 이 경우, 유기 EL층을 포함해서 전하 수송층 혹은 전자 수송층 등을 적층시켜 형성해도 좋다. 즉, 유기 EL층만, 유기 EL층과 전하 수송층과의 적층체, 유기 EL층과 전자 수송층과의 적층체, 유기 EL층과 전하 수송층과 전자 수송층과의 적층체로 구성하도록 해도 좋다. 또, 본 명세서에서는 이러한 구성을 총칭해 서 발광층이라고 칭하는 경우가 있다.
그리고, 이 발광층의 상면에 전원공급 신호선(PL)이 형성되어 있다. 이 전원공급 신호선(PL)은 각 화소의 영역에 있어서 공통으로, 즉, 각 화소의 집합체에서 구성되는 표시부의 전체 영역에 걸쳐 형성되어 있다. 또, 이 전원공급 신호선(PL)은 그 재료로서 예를들면 ITO(Indium Tin Oxide)이나 IZO(Indium Zinc Oxide) 등으로 이루어지는 투광성의 도전층으로서 형성된 것으로 되어 있다. 이것은 전술한 바와 같이, 본 실시예가, 상기 발광층으로부터 광을 도면의 지면(紙面)의 표면 측에 조사시키도록 되어 있는 구조(톱 에미션 구조)였기 때문이다.
또한, 이렇게, 전원공급 신호선(PL)을 층(層)구조에 있어서 상층에 형성하는 구성은 소위 톱 애노드 구조라 칭해지며, 소위 화소의 개구율(1화소의 면적에 차지하는 발광 면적의 비율)을 향상시키기 쉬운 구성으로 되어 있다.
또, 상술한 구성에 있어서, 박막 트랜지스터(TFT3, TFT4)는, 그 반도체층 (PS3, PS4)에 대해서 게이트 전극(게이트 신호선(GL))을 하층으로 하는 소위 역(逆)스태커 구조로 한 것이지만, 이것에 한정되는 것은 아니고, 상기 게이트 전극을 반도체층(PS3, PS4)의 상층에 형성하는 스태커 구조로 하도록 하여도 좋은 것은 말할 필요도 없다.
마찬가지로, 박막 트랜지스터(TFT1, TFT2)를 스태커 구조로서 구성한 것이지만, 역 스태커 구조로서 구성해도 좋은 것은 물론이다.
또한, 박막 트랜지스터(TFT1, TFT2)는, 화소 내의 발광 영역, 즉, 유기 EL층이 형성된 영역에 중첩되어 형성한 것이지만, 이것에 한정되는 것은 아니고, 평면 적으로 보았을 경우, 발광 영역과 구별되는 다른 영역 내에 형성하도록 구성해도 좋은 것은 말할 필요도 없다.
또, 박막 트랜지스터(TFT1 및 TFT2)는, 각각, 화소 영역의 약 절반을 차지해서 형성되어 있으므로, 대형화되어 있다. 또한, 그들의 채널영역(한쌍의 전극 사이의 영역)이 사행 모양의 패턴으로서 형성되는 것에 의해, 채널 폭이 크게 구성된 것으로 되어 있다. 이들의 사항으로부터, 이동도를 크게 하고, 온 전류를 대폭 향상시키게 되어 있다.
특히, 그들의 반도체층(PS1 및 PS2)로서 예를들면 아모르퍼스 실리콘을 이용한 경우, 상기 아모르퍼스 실리콘은 이동도가 작은 것이므로, 상술한 구성으로 함으로써, 그 부적합을 해소할 수 있게 된다.
통상, 구동 스위칭 소자에 흘리는 전류는 200~300A/㎡이며, 예를들면 100×300㎛의 화소당으로 하면 7.5㎂ 정도가 되고, 상기 구동 스위칭 소자의 반도체층이 아모르퍼스 실리콘으로 이루어지는 경우, 이동도가 0.5 정도가 된다.
따라서, 게이트 전극에 인가하는 전압이 15V, 소스ㆍ드레인 전극간의 전압이 10V 정도이고 상기 7.5㎂의 전류를 흘리기 위해서는, 구동 스위칭 소자인 박막 트랜지스터(TFT1 및 TFT2)의 각각은, 그 채널 폭 대 채널 길이의 비(比)가 50정도라면 충분해진다.
채널 길이가 6㎛의 경우, 박막 트랜지스터(TFT1 및 TFT2)의 반도체층(PS1, PS2)의 폭은 약 300㎛로 하면 좋고, 이것은 그 길이는 화소의 그것에 거의 상당하게 된다.
상기 실시예에서 나타낸 화소 구성은 톱 애노드 구조로 되어 있으므로, 박막 트랜지스터(TFT1 및 TFT2)는 화소의 거의 전체 영역에 걸쳐 형성할 수 있고, 가령 상기 박막 트랜지스터(TFT1 및 TFT2)의 반도체층이 아모르퍼스 실리콘이라도, 충분한 구동 전류를 흘릴 수 있게 된다.
덧붙여서 말하면, N채널형이고 반도체층이 폴리실리콘인 경우의 구동 스위칭 소자의 경우, 이동도는 100 정도가 되는 것이므로, 상기 소자의 크기를 작게 할 수 있다.
실시예2.
도 4는, 본 발명에 의한 표시장치의 화소 구성의 다른 실시예를 나타내는 등가회로도이며, 도 1과 대응한 도면으로 되어 있다.
도 1의 경우와 비교해서 다른 구성은, 우선, 각 화소에 있어서, 데이터 신호선(DL)을 1개로 하고, 대신에 게이트 신호선(GL)을 2개로 한 것에 있다.
컬러 표시의 경우, 예를들면 게이트 신호선(GL)의 주행방향에 인접하는 3개의 화소를, 빨강(R), 초록(G), 파랑(B)의 각색을 발광시키도록 하고, 이들 각 화소를 컬러 표시의 단위 화소로서 구성하게 되지만, 도 1의 등가회로에서는 이 단위 화소당 합계 6개의 데이터 신호선(DL)을 필요로 하게 된다. 그러나, 상기 각 화소에 공통에 형성되는 게이트 신호선(GL)을 1개 증가시키는 쪽이 전체로서 신호선의 수를 대폭 저감시키는 효과를 이루게 된다.
도 4에 나타내는 바와 같이, 2개의 게이트 신호선(GL) 중 한쪽의 게이트 신호선을 제1 게이트 신호선(GL1), 다른쪽의 게이트 신호선을 제2 게이트 신호선 (GL2)으로 하면, 제1 게이트 신호선(GL1)로부터의 주사신호(Vselect1)에 의해 온 되는 제5 스위칭 소자(Tr5), 제2 게이트 신호선(GL2)로부터의 주사신호(Vselect2)에 의해 온 되는 제6 스위칭 소자(Tr6)가 새롭게 설치된 구성으로 되어 있다.
또한, 도 1의 경우와 달리, 제3 스위칭 소자(Tr3)는 제2 게이트 신호선(GL2)으로부터의 주사신호(Vselect2)에 의해 온 되고, 제4 스위칭 소자(Tr4)는 제1 게이트 신호선(GL1)으로부터의 주사신호(Vselect1)에 의해 온 되도록 되어 있다.
상기 제5 스위칭 소자(Tr5)는, 그 일단이 제3 스위칭 소자(Tr3)의 게이트 전극(제2 게이트 신호선(GL2)으로부터의 주사신호(Vselect2)가 공급되는 전극)에 접속되고, 타단이 제1 스위칭 소자(Tr1)의 게이트 전극(제1 용량소자(C1)의 전하가 인가되는 전극)에 접속되어 있다. 제6 스위칭 소자(Tr6)는, 그 일단이 제4 스위칭 소자(Tr4)의 게이트 전극(제1 게이트 신호선(GL1)로부터의 주사신호(Vselect1)가 공급되는 전극)에 접속되고, 타단이 제2 스위칭 소자(Tr2)의 게이트 전극(제2 용량소자(C2)의 전하가 인가되는 전극)에 접속되어 있다.
또, 제1 용량소자(C1), 제1 스위칭 소자(Tr1), 제2 용량소자(C2), 제2 스위칭 소자(Tr2), 유기 EL 소자(EL) 및 공통전압(Vco㎜on)이 공급되는 단자의 각각의 접속관계는 도 1의 경우와 같은 형태로 되어 있다.
여기에서, 도 1의 경우, 화소에 입력되는 데이터 신호는 서로 반전된 제1 데이터 신호(Vdata1) 및 제2 데이터 신호(Vdata2)를 갖는 것이었지만, 본 실시예에서는, 하나의 데이터 신호(Vdata)만을 갖고, 상기 데이터 신호(Vdata)는 제3 스위칭 소자(Tr3)를 통해서 제1 용량소자(C1)에 축적되는 동시에, 제4 스위칭 소자(Tr4)를 통해서 제2 용량소자(C2)에 축적되게 되어 있다.
도 5는, 상술한 등가회로의 동작을 나타내는 신호 타이밍도이다.
도 5에 있어서, 그 (a)에는 제1 주사신호(Vselect1)의 파형을, (b)에는 제2 주사신호(Vselect2)의 파형을, (c)에는 데이터 신호(Vdata)의 파형을, (d)에는 공통전압(Vco㎜on)을 나타내고 있다.
또, 이 타이밍도는, 예를들면 최초의 프레임에 있어서 제1 게이트 신호선(GL1)에 주사신호(Vselect1)의 온 신호(Von)를 공급하고(이때, 제2 게이트 신호선(GL2)에는 주사신호(Vselect2)의 온 신호(Von)는 공급되지 않는다), 다음의 프레임에 있어서 제2 게이트 신호선(GL2)에 주사신호(Vselect2)의 온 신호(Von)를 공급하게(이때, 제1 게이트 신호선(GL1)에는 주사신호(Vselect1)의 온 신호(Von)는 공급되지 않는다) 되어 있는 것을 예로 든 것이다.
최초의 프레임에 있어서, 주사신호(Vselect1)가 그 온 신호(Von)에 의해 입력되면, 제4 스위칭 소자(Tr4), 제5 스위칭 소자(Tr5)가 온 한다.
이 중 제4 스위칭 소자(Tr4)에는 데이터 신호(Vdata)가 공급되고, 이 데이터 신호(Vdata)는 제2 용량소자(C2)에 축적(기록)된다.
제2 용량소자(C2)에 축적된 전하는 제2 스위칭 소자(Tr2)를 온으로 하고, 이 제2 스위칭 소자(Tr2)를 통해서 공통전압(Vco㎜on)이 유기 EL 소자(EL)에 공급되며, 상기 유기 EL 소자(EL)에는 전원공급 신호선(PL)으로부터 전류가 흐르게 된다.
이 동작 중, 제2 게이트 신호선(GL2)에는 주사신호(Vselect2)의 온 신호(Von)가 공급되고 있지 않고, 이때의 오프 신호(Voff)는, 상기 주사신호(Vselect1) 에 의해 온 된 제5 스위칭 소자(Tr5)를 통해서 제1 스위칭 소자(Tr1)의 게이트 전극으로 인가되게 된다.
또, 이 제1 스위칭 소자(Tr1)의 게이트 전극에는 데이터 신호(Vdata)에 대응하는 제1 용량소자(C1)의 전하가 인가되는 일은 없다. 제3 스위칭 소자(Tr3)의 게이트 전극에는 오프 신호(Voff)로 이루어지는 제2 주사신호(Vselect2)가 공급되고 있기 때문이다.
다음의 프레임에 있어서, 주사신호(Vselect2)가 그 온 신호(Von)에 의해 입력되면, 제3 스위칭 소자(Tr3), 제6 스위칭 소자(Tr6)가 온 한다.
이 중 제3 스위칭 소자(Tr3)에는 데이터 신호(Vdata)가 공급되고, 이 데이터 신호(Vdata)는 제1 용량소자(C1)에 축적(기록)된다.
제1 용량소자(C1)에 축적된 전하는 제1 스위칭 소자(Tr1)를 온으로 하고, 이 제1 스위칭 소자(Tr1)를 통해서 공통전압(Vco㎜on)이 유기 EL 소자(EL)에 공급되며, 상기 유기 EL 소자(EL)에는 전원공급 신호선(PL)으로부터 전류가 흐르게 된다.
이 동작 중, 제1 게이트 신호선(GL1)에는 주사신호(Vselect1)의 온 신호(Von)가 공급되고 있지 않고, 이때의 오프 신호(Voff)는, 상기 주사신호(Vselect2)에 의해 온 된 제6 스위칭 소자(Tr6)를 통해서 제2 스위칭 소자(Tr2)의 게이트 전극에 인가되게 된다.
또, 이 제2 스위칭 소자(Tr2)의 게이트 전극에는 데이터 신호(Vdata)에 대응하는 제2 용량소자(C2)의 전하가 인가되는 일은 없다. 제4 스위칭 소자(Tr4)의 게이트 전극에는 오프 신호(Voff)로 이루어지는 제1 주사신호(Vselect1)가 공급되고 있기 때문이다.
본 실시예의 경우에 있어서도, 제1 스위칭 소자(Tr1)와 제2 스위칭 소자(Tr2)의 사이에 있어서, 한쪽이 동작 중일 때는 다른쪽이 휴지(休止) 중으로 되어 있고, 휴지 중인 측의 스위칭 소자는, 그때까지 동작해서 Vth가 시프트해도 휴지 중인 동안에 본래 상태로 되돌아가는 효과를 이루게 된다.
도 6은, 도 4에 나타낸 등가회로가 구비되는 화소의 구체적인 구성의 일실시예를 나타내는 평면도이다. 또, 이 도 6에 있어서 1개의 화소는, x방향으로 연재하고 y방향으로 병설되는 제1 게이트 신호선(GL1) 및 제2 게이트 신호선(GL2)과 y방향으로 연재하고 x방향으로 병설되는 한쌍의 공통전압 신호선(CL)에 의해 둘러싸여진 영역 내에 구성되게 되어 있다.
그리고, 유기 EL층(EL)과 전원공급 신호선(PL)을 생략해서 묘사하고 있다. 도면이 복잡화하는 것을 회피하기 위함이다.
또한, 도 6중, 박막 트랜지스터(TFT1)로부터 박막 트랜지스터(TFT6)는, 각각 도 4에 나타낸 제1 트랜지스터 소자(Tr1)로부터 제6 트랜지스터 소자(Tr6)에 대응하는 것이다.
그리고, 실시예1의 경우와 같이 박막 트랜지스터(TFT1로부터 TFT6)의 각 반도체층은 예를들면 폴리실리콘을 사용하고 있다.
도 3에 있어서, 예를들면 유리 등의 절연 기판의 주(主)표면에, 우선, 도면 중 x방향으로 연재하고 y방향으로 병설되는 제1 게이트 신호선(GL1), 제2 게이트 신호선(GL2)이 형성되어 있다.
또한, 이들 제1 게이트 신호선(GL1), 제2 게이트 신호선(GL2)도 덮어 절연 기판의 표면에는 제1 절연막(도시하지 않음)이 형성되어 있다. 이 제1 절연막은 후술하는 박막 트랜지스터(TFT4로부터 TFT6)의 게이트 절연막으로서 기능하는 것이므로, 그것에 맞추어 막 두께가 설정되어 있다.
상기 절연막의 상면에서 상기 제1 게이트 신호선(GL1), 제2 게이트 신호선(GL2)의 일부에 중첩하도록 해서 각각 반도체층(PS4 및 PS5)이 형성되어 있다. 이 반도체층(PS4 및 PS5)은 각각 박막 트랜지스터(TFT4, TFT5)의 반도체층으로서 구성되는 것이다. 그리고, 이들은 어느 것이나 화소의 중앙을 y방향으로 연재해서 형성되는 후술의 데이터 신호선(DL)에 대하여 다른 측에 형성되고, 또 상기 데이터 신호선(DL)의 형성 영역에 도달해서 형성되어 있다. 이들 반도체층(PS4 및 PS5)의 일단에서 상기 데이터 신호선(DL)과 접속을 도모하기 위함이다.
또한, 제1 절연막 상에는, 게이트 신호선(GL1)과 중첩되어 반도체층(PS3)이, 게이트 신호선(GL2)과 중첩되어 반도체층(PS6)이 형성되어 있다. 이 반도체층(PS3 및 PS6)은 각각 박막 트랜지스터(TFT3, TFT6)의 반도체층으로서 구성되는 것이다.반도체층(PS3)은 상기 반도체층(PS4)과는 후술의 데이터 신호선(DL)을 간격으로 해서 다른 측에 형성되고, 반도체층(PS4)은 상기 반도체층(PS5)과는 상기 데이터 신호선(DL)을 간격으로 해서 다른 측에 형성되어 있다.
반도체층(PS3), 반도체층(PS6)은, 예를들면 상기 반도체층(4), 반도체층(5)의 형성시에 동시에 형성되도록 되어 있다.
그리고, 데이터 신호선(DL) 및 공통전압 신호선(CL)이 형성되어 있다. 데이 터 신호선(DL)은 화소의 중앙을 y방향으로 연재해서 형성되고, 공통전압 신호선(CL)은 상기 화소를 인접하는 화소와 구획하도록 해서 상기 데이터 신호선(DL)의 양 옆에 각각 형성되어 있다. 도 6에 있어서는 데이터 신호선(DL)의 좌측에 위치하는 공통전압 신호선(CL)을 공통전압 신호선(CLl)과 데이터 신호선(DL)의 오른쪽에 위치하는 공통전압 신호선(CL)을 공통전압 신호선(CLr)으로 나타내고 있다. 그러나, 이들 공통전압 신호선(CLl)과 공통전압 신호선(CLr)은 별개의 신호선으로 나타내는 것은 아니고, 화소의 집합인 표시부의 외측의 영역에 있어서 서로 접속되는 것으로서 구성되어 있다.
이 경우, 데이터 신호선(DL)은 그 형성에 의해 상기 반도체층(PS4, PS5)의 각 일단 변과 포개지도록 해서 형성된다. 상기 데이터 신호선(DL)의 겹침 부분을 박막 트랜지스터(TFT4, TFT5)의 한쪽 전극(드레인 전극)으로서 구성하지 않게 하기 위함이다.
또, 박막 트랜지스터(TFT4, TFT5)의 다른쪽 전극은 예를들면 상기 데이터 신호선(DL)의 형성시에 동시에 형성되도록 되어 있고, 상기 다른쪽 전극은 화소의 영역으로 약간 연재된 패턴으로 형성되어 있다. 박막 트랜지스터(TFT4)의 다른쪽 전극은 후술의 박막 트랜지스터(TFT2)의 게이트 전극(GT2)과 스루홀을 통해서 접속시키기 위함이며, 박막 트랜지스터(TFT5)의 다른쪽 전극은 후술의 박막 트랜지스터(TFT1)의 게이트 전극(GT1)과 스루홀을 통해서 접속시키기 위함이다.
또한, 데이터 신호선(DL)의 형성시에는, 동시에 박막 트랜지스터(TFT3, TFT6)의 각 전극이 형성되도록 되어 있다. 즉, 박막 트랜지스터(TFT3)의 한쪽 전극 은 화소의 영역으로 약간 연재된 패턴으로 형성되어 있다. 후술하는 박막 트랜지스터(TFT1)의 게이트 전극(GT1)과 스루홀을 통해서 접속시키기 위함이다. 박막 트랜지스터(TFT3)의 다른쪽 전극은 상기 화소와 인접하는 다른 화소에서의 제2 게이트 신호선(GL2)(상기 화소의 제1 게이트 전극(GL1)에 인접한다)에 중첩하는데 이르기까지 연재하고, 이 연재단에 있어서 하층의 제1 절연막에 미리 형성된 스루홀을 통해서 상기 제2 게이트 신호선(GL2)에 접속되어 있다.
또한, 박막 트랜지스터(TFT6)의 한쪽 전극은 화소의 영역으로 약간 연재된 패턴으로 형성되어 있다. 후술하는 박막 트랜지스터(TFT2)의 게이트 전극(GT2)과 스루홀을 통해서 접속시키기 위함이다. 박막 트랜지스터(TFT6)의 다른쪽 전극은 상기 화소와 인접하는 다른 화소에서의 제1 게이트 신호선(GL1)(상기 화소의 제2 게이트 전극(GL2)에 인접한다)에 중첩하는데 이르기까지 연재하고, 이 연재단에 있어서 하층의 제1 절연막에 미리 형성된 스루홀을 통해서 상기 제1 게이트 신호선(GL1)에 접속되어 있다.
또한, 공통전압 신호선(CLl)와 공통전압 신호선(CLr)은 그 어느 것에 있어서도, 화소 영역 내에 있어서, 신장 방향에 교차하는 방향으로 연재하는 돌출부(PJ)가 상기 신장 방향으로 병설되어 형성되어 있다. 이 돌기부(PJ)는 인접하는 화소의 영역 내에 있어서도 같은 형태로 형성되어 있으므로 전체로서 소위 피쉬본 패턴으로서 형성되어 있다. 이 돌기부(PJ)는 공통전압 신호선(CLl)측에서는 박막 트랜지스터(TFT1)의 한쪽 전극(전극군)으로서, 공통전압 신호선(CLr)측에서는 박막 트랜지스터(TFT2)의 한쪽 전극(전극군)으로서 구성된다.
또한, 박막 트랜지스터(TFT1, TFT2)의 다른쪽 전극은 예를들면 공통전압 신호선(CL)의 형성과 동시에 형성되도록 되어 있다. 박막 트랜지스터(TFT1)의 다른쪽 전극은, 상기 박막 트랜지스터(TFT1)의 상기 한쪽 전극군의 각 전극(상기 돌출부(PJ))을 간격으로 해서 각 전극이 배치된 전극군으로서 구성되고, 또한, 그들을 전기적으로 접속시키기 위해서 빗살 모양의 패턴을 이루어 형성되어 있다. 마찬가지로, 박막 트랜지스터(TFT2)의 다른쪽 전극은, 상기 박막 트랜지스터(TFT2)의 상기 한쪽 전극군의 각 전극(상기 돌출부(PJ))을 간격으로 해서 각 전극이 배치된 전극군으로서 구성되고, 또한, 그들을 전기적으로 접속시키기 위해서 빗살 모양의 패턴을 이루어 형성되어 있다.
화소 내에 있어서, 상기 데이터 신호선(DL)을 경계로 해서 그 좌측의 영역에는 반도체층(PS1)이, 오른쪽의 영역에는 반도체층(PS2)이 각각 서로 분리되어 형성되어 있다.
이 반도체층(PS1) 및 반도체층(PS2)은, 도시되어 있지 않지만, 예를들면, 각각 후술하는 게이트 전극(GT1) 및 게이트 전극(GT2)으로 나타내는 영역(도면 중, 점선으로 둘러싸여지는 영역)에 상당하는 부분에 형성되어 있다.
반도체층(PS1)은 후술하는 박막 트랜지스터(TFT1)의 반도체층으로 구성되고, 반도체층(PS2)은 후술하는 박막 트랜지스터(TFT2)의 반도체층으로 구성되기 때문이다.
또한, 이들 각 반도체층(PS1 및 PS2)도 덮어 절연 기판의 표면에는 제2 절연막(도시하지 않음)이 형성되어 있다. 이 제2 절연막은 박막 트랜지스터(TFT1 및 TFT2)의 게이트 절연막으로서 기능하는 것이므로, 그것에 맞추어 막 두께가 설정되어 있다.
제2 절연막의 표면에는, 박막 트랜지스터(TFT1)의 게이트 전극(GT1)이, 박막 트랜지스터(TFT2)의 게이트 전극(GT2)이 형성되어 있다. 박막 트랜지스터(TFT1)의 게이트 전극(GT1)은 상기 반도체층(PS1)이 형성된 영역에 중첩되어 형성되고, 그 연재된 일부에 있어서 하층의 제2 절연막에 형성된 스루홀(TH3)을 통해서 박막 트랜지스터(TFT3)의 소스 전극(ST3)과 접속되며, 또한, 스루홀(TH5)을 통해서 박막 트랜지스터(TFT5)의 소스 전극(ST5)과 접속되어 있다. 마찬가지로, 박막 트랜지스터(TFT2)의 게이트 전극(GT2)은 상기 반도체층(PS2)이 형성된 영역에 중첩되어 형성되고, 그 연재된 일부에 있어서 하층의 제2 절연막에 형성된 스루홀(TH4)을 통해서 박막 트랜지스터(TFT4)의 소스 전극(ST4)과 접속되며, 또한, 스루홀(TH6)을 통해서 박막 트랜지스터(TFT4)의 소스 전극(ST6)과 접속되어 있다.
각 게이트 전극(GT1 및 GT2)도 덮어 절연 기판의 표면에는 제3 절연막(도시하지 않음)을 통해서 화소 전극(PX)이 형성되어 있다. 이 화소 전극(PX)은 소위 화소의 개구율을 향상시키기 위해서 화소 영역의 거의 전체 영역에 형성되고, 그 하층의 제3 절연막 및 제2 절연막을 관통해서 형성된 스루홀(TH)를 통해서 박막 트랜지스터(TFT1, TFT2)의 다른쪽 전극(공통전압 신호선(CL)과 일체로 형성된 전극과는 다른 전극)에 접속되어 있다. 이 경우, 상기 스루홀(TH)의 각 형성 개소에는 게이트 전극(GT1 및 GT2)이 노출되는 것을 회피하기 위해서, 상기 게이트 전극(GT1 및 GT2)의 상기 개소에 있어서 미리 노치가 형성된 패턴으로 되어 있다. 화소 전극 (PX)과 각 게이트 전극(GT1 및 GT2)의 전기적 접속이 이루어지는 것을 회피하기 위함이다.
또, 화소 전극(PX)과 박막 트랜지스터(TFT1 및 TFT2)의 한쪽 전극(공통전압 신호선(CL)과 일체에 형성된 전극)과의 사이에는 제2 절연막과 제3 절연막을 유전체막으로 하는 용량(C1 및 C2)이 형성되게 된다.
화소 전극(PX)의 상면에는 그 전체 영역에 걸쳐 유기 EL층(EL)(도시하지 않음)이 형성되어 있다. 이 경우, 유기 EL층(EL)을 포함해서 전하 수송층 혹은 전자수송층 등을 적층시켜 형성해도 좋은 것은 실시예1의 경우와 같다.
그리고, 이 발광층의 상면에 전원공급 신호선(PL)이 형성되어 있다. 이 전원공급 신호선(PL)은 각 화소의 영역에 있어서 공통으로, 즉, 각 화소의 집합체로 구성되는 표시부의 전체 영역에 걸쳐 형성되어 있다. 또, 이 전원공급 신호선(PL)은 그 재료로서 예를들면 ITO(Indium Tin Oxide)이나 IZO(Indium Zinc Oxide) 등등으로 이루어지는 투광성의 도전층으로서 형성된 것으로 되어 있다. 상기 발광층으로부터의 광을 도면의 지면의 표면측으로 조사시키도록 되어 있기 때문이다.
또, 상술한 구성에 있어서, 박막 트랜지스터(TFT3로부터 TFT6)는, 그들 반도체층에 대해서 게이트 전극(게이트 신호선(GL))을 하층으로 하는 소위 역스태커 구조로 한 것이지만, 이것에 한정되는 일 없이, 상기 게이트 전극을 반도체층의 상층에 형성하는 스태커 구조로 하도록 해도 좋은 것은 실시예1의 경우와 같다.
마찬가지로, 박막 트랜지스터(TFT1, TFT2)를 스태커 구조로 구성한 것이지만, 역스태커 구조로 구성해도 좋은 것은 실시예1의 경우와 같다.
또한, 박막 트랜지스터(TFT1, TFT2)는, 화소 내의 발광 영역, 즉, 유기 EL층(EL)이 형성된 영역에 중첩되어 형성한 것이지만, 이것에 한정되는 것은 아니고, 평면적으로 보았을 경우, 발광 영역과 구별되는 다른 영역 내에 형성하도록 구성해도 좋은 것은 실시예1의 경우와 같다.
게다가, 박막 트랜지스터(TFT1 및 TFT2)는, 온 전류를 대폭 향상시킬 수 있고, 그들의 반도체층(PS1 및 PS2)으로서 예를들면 아모르퍼스 실리콘을 이용한 경우, 상기 아모르퍼스 실리콘은 비교적 이동도가 작은 것이므로, 상술한 구성으로 함으로써, 그 부적합을 해소할 수 있게 되는 것도 실시예1의 경우와 같다.
상술한 각 실시예에서는, 구동 스위칭 소자(TFT1 및 TFT2)의 소스 전극과 드레인 전극의 한쪽이 되는 공통전압 신호선의 돌출부 선단(先端)이 구형(矩形)의 볼록(凸), 돌출부의 사이가 구형의 오목(凹)으로 되고, 다른쪽 전극이 되는 빗살 전극의 선단이 구형의 볼록(凸), 그 사이가 구형의 오목(凹)으로 되어 있기 때문에, 엄밀하게는, 한쪽 전극(凸)의 각(角)과 다른쪽 전극간의 웅덩이(凹))의 구석과의 거리와, 공통전압 신호선과 빗살 전극간이 실질적으로 평행하게 되어 있는 영역에서의 전극간의 거리와는, 다르다(단순 계산으로 폭이 √2배 넓게 된다). 즉, 채널 폭은 넓어졌지만, 특히, 전극 폭이 넓은 경우, 채널 길이가 일정하다고는 말할 수 없게 된다.
그래서, 이들의 오목(凹)의 바닥 형상과 볼록(凸)의 선단 형상을 대응(엄밀하게는 테두리 형상의 동일화)한 곡선 형상(볼록(凸) 반원의 선단 형상과, 오목(凹) 반원의 움덩이 형상 등)으로 하는 것으로, 전극간, 즉, 채널 길이를 일정하게 할 수 있게 된다.
또, 요철(凹凸) 쌍방을 반드시 곡선 모양으로 가공하지 않으면 안되는 것은 아니고, 볼록(凸)의 선단의 폭이 가는 경우에는, 그 선단은 점으로 간주할 수 있고, 그 엄밀한 형상에 관계없이, 오목(凹)의 형상을 반원이나 부분 타원과 같은 곡선 형상이 되도록 하는 것만으로도, TFT의 구동 특성을 크게 개선할 수 있다.
상술한 각 실시예는 각각 단독으로 혹은 조합해서 이용해도 좋다. 각각의 실시예에서의 효과를 단독 혹은 상승해서 이룰 수 있기 때문이다.

Claims (22)

  1. 화소에, 발광 소자, 스위칭 소자를 적어도 구비하고,
    상기 스위칭 소자는, 이 스위칭 소자를 통해서 상기 발광 소자에 전원을 공급시키는 것으로서, 제1 스위칭 소자와 제2 스위칭 소자로 구성되며,
    상기 제1 스위칭 소자와 제2 스위칭 소자는, 화소 내로의 데이터 신호의 입력에 따라, 한쪽이 정(正)바이어스 상태로 다른쪽이 역(逆)바이어스 상태로 되는 동시에, 상기 바이어스 상태는 상기 데이터 신호의 시계열적인 입력에 따라 상기 제1 스위칭 소자와 제2 스위칭 소자의 사이에서 교대로 전환되어 동작되고,
    1개의 프레임 내에서의 상기 발광 소자로의 전원의 공급은 제1 스위칭 소자 및 제2 스위칭 소자 중 어느 것인가 한쪽의 스위칭 소자를 통해서 이루어지는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 스위칭 소자와 제2 스위칭 소자의 바이어스 상태의 전환은 순차 입력되는 데이터 신호마다 이루어지는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 각각 그 채널영역이 사행(蛇行) 모양의 패턴으로 형성되어 있는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 발광층의 하층(下層) 측에 형성되어 있는 동시에, 상기 발광층의 상층(上層)에 형성되는 한쪽 전극은 투광성의 도전층으로 형성되어 있는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 N채널형인 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 그 반도체층이 아모르퍼스 실리콘으로 형성되어 있는 것을 특징으로 하는 표시장치.
  7. 화소에 순차 입력되는 데이터 신호로서 제1 데이터 신호와 제2 데이터 신호를 갖고, 상기 제1 데이터 신호와 제2 데이터 신호는, 서로 반전된 관계를 갖는 동시에, 시계열적으로 반전을 교환하는 것이며,
    상기 화소에는, 게이트 신호선으로부터의 신호에 의해 구동되는 제3 스위칭 소자와 제4 스위칭 소자와,
    제3 스위칭 소자를 통해서 상기 제1 데이터 신호에 대응하는 전하가 축적되 는 제1 용량소자와, 제4 스위칭 소자를 통해서 상기 제2 데이터 신호에 대응하는 전하가 축적되는 제2 용량소자와,
    제1 용량소자에 축적된 전하에 의해 구동하는 제1 스위칭 소자와, 제2 용량소자에 축적된 전하에 의해 구동하는 제2 스위칭 소자와,
    제1 스위칭 소자 혹은 제2 스위칭 소자를 통해서 전원이 공급되는 발광 소자를 적어도 구비하는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    제1 데이터 신호는 제1 데이터 신호선을 통해서 입력되고, 제2 데이터 신호는 제2 데이터 신호선을 통해서 입력되는 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서,
    상기 제1 데이터 신호와 제2 데이터 신호의 반전은, 순차 입력되는 각 데이터 신호마다 반전하는 것을 특징으로 하는 표시장치.
  10. 제 7 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 각각 그 채널영역이 사행 모양의 패턴으로 형성되어 있는 것을 특징으로 하는 표시장치.
  11. 제 7 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 발광층의 하층 측에 형성되어 있는 동시에, 상기 발광층의 상층에 형성되는 한쪽 전극은 투광성의 도전층으로 형성되어 있는 것을 특징으로 하는 표시장치.
  12. 제 7 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 N채널형인 것을 특징으로 하는 표시장치.
  13. 제 7 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 그 반도체층이 아모르퍼스 실리콘으로 형성되어 있는 것을 특징으로 하는 표시장치.
  14. 화소에 순차 입력되는 주사신호로서 제1 주사신호와 제2 주사신호를 갖고, 제1 주사신호와 제2 주사신호는, 한쪽에서 온(on) 신호가 입력될 때에 다른쪽은 오프(off) 신호가 입력되는 관계를 갖는 동시에, 주사(走査)과정에서 그들이 전환되는 것이며,
    상기 화소에는, 발광 소자와, 이 발광 소자에 전원을 어느 것인가의 스위칭 소자를 통해서 공급하는 제1 스위칭 소자 및 제2 스위칭 소자와,
    상기 제1 주사신호의 온 신호에 의해 구동되는 동시에 제2 주사신호의 오프 신호를 제1 스위칭 소자의 게이트 전극에 공급하는 제5 스위칭 소자와, 제2 주사신 호의 온 신호에 의해 구동되는 동시에 제1 주사신호의 오프 전류를 제2 스위칭 소자의 게이트 전극에 공급시키는 제6 스위칭 소자와,
    제2 주사신호의 온 신호에 의해 구동되는 제3 스위칭 소자와, 제1 주사신호의 온 신호에 의해 구동되는 제4 스위칭 소자와,
    제3 스위칭 소자를 통해서 데이터 신호에 대응하는 전하를 축적시키는 동시에 상기 제1 스위칭 소자를 구동시키는 제1 용량소자와, 제4 스위칭 소자를 통해서 상기 데이터 신호에 대응하는 전하를 축적시키는 동시에 상기 제2 스위칭 소자를 구동시키는 제2 용량소자를 적어도 구비하는 것을 특징으로 하는 표시장치.
  15. 제 14 항에 있어서,
    제1 주사신호는 제1 게이트 신호선을 통해서 입력되고, 제2 주사신호는 제2 게이트 신호선을 통해서 입력되는 것을 특징으로 하는 표시장치.
  16. 제 14 항에 있어서,
    제1 주사신호와 제2 주사신호의 온ㆍ오프의 전환은, 프레임마다 이루어지는 것을 특징으로 하는 표시장치.
  17. 제 14 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 각각 그 채널영역이 사행 모양의 패턴으로 형성되어 있는 것을 특징으로 하는 표시장치.
  18. 제 14 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 발광층의 하층 측에 형성되어 있는 동시에, 상기 발광층의 상층에 형성되는 한쪽 전극은 투광성의 도전층으로 형성되어 있는 것을 특징으로 하는 표시장치.
  19. 제 14 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 N채널형인 것을 특징으로 하는 표시장치.
  20. 제 14 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자는, 어느 것이나 그 반도체층이 아모르퍼스 실리콘으로 형성되어 있는 것을 특징으로 하는 표시장치.
  21. 화소에, 발광 소자와, 이 발광 소자에 전원을 어느 것인가의 스위칭 소자를 통해서 공급하는 제1 스위칭 소자 및 제2 스위칭 소자를 구비하고,
    화소 내로의 데이터 신호의 순차 입력의 과정에서,
    제1 스위칭 소자 및 제2 스위칭 소자를, 그 한쪽에서 정(正) 바이어스 상태로 다른쪽에서 역(逆) 바이어스 상태로 하는 동시에, 상기 바이어스 상태를 상기 제1 스위칭 소자와 제2 스위칭 소자의 사이에서 교대로 전환되도록 동작시키는 것 을 특징으로 하는 표시장치의 구동방법.
  22. 제 21 항에 있어서,
    제1 스위칭 소자 및 제2 스위칭 소자의 바이어스 상태의 교대 전환은, 화소 내로 입력되는 데이터 신호마다 행하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020050118083A 2004-12-08 2005-12-06 표시장치 및 그 구동방법 KR100695770B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004355401A JP5121118B2 (ja) 2004-12-08 2004-12-08 表示装置
JPJP-P-2004-00355401 2004-12-08

Publications (2)

Publication Number Publication Date
KR20060064534A KR20060064534A (ko) 2006-06-13
KR100695770B1 true KR100695770B1 (ko) 2007-03-16

Family

ID=36583194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118083A KR100695770B1 (ko) 2004-12-08 2005-12-06 표시장치 및 그 구동방법

Country Status (5)

Country Link
US (2) US7701420B2 (ko)
JP (1) JP5121118B2 (ko)
KR (1) KR100695770B1 (ko)
CN (1) CN1815536B (ko)
TW (1) TW200629219A (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
JP2006512749A (ja) 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4987310B2 (ja) * 2005-01-31 2012-07-25 株式会社ジャパンディスプレイセントラル 表示装置、アレイ基板、及び表示装置の駆動方法
KR101112556B1 (ko) * 2005-04-04 2012-03-13 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
FR2900492B1 (fr) 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
FR2913818B1 (fr) * 2007-03-16 2009-04-17 Thales Sa Matrice active d'un ecran electroluminescent organique
JP4937353B2 (ja) * 2007-07-23 2012-05-23 パイオニア株式会社 アクティブマトリクス型表示装置
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP2009128503A (ja) * 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
TWI386886B (zh) * 2008-02-20 2013-02-21 Tpo Displays Corp 影像顯示系統
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20090267885A1 (en) * 2008-04-25 2009-10-29 Himax Display, Inc. Pixel circuitry and driving method thereof
KR101463620B1 (ko) * 2008-05-16 2014-12-05 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동 방법
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
JP5463656B2 (ja) 2008-11-25 2014-04-09 セイコーエプソン株式会社 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器
JP5590285B2 (ja) 2009-03-06 2014-09-17 ソニー株式会社 表示装置
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
CN104465787B (zh) 2014-12-31 2017-10-17 京东方科技集团股份有限公司 一种薄膜晶体管及电路结构
CN106097959A (zh) * 2016-06-02 2016-11-09 京东方科技集团股份有限公司 像素单元及其驱动方法、像素驱动电路和显示装置
KR102595916B1 (ko) * 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치
JP2021071593A (ja) 2019-10-30 2021-05-06 キヤノン株式会社 表示装置、情報表示装置、及び電子機器
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
CN113851485B (zh) * 2020-06-28 2023-06-02 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
JPWO2023053713A1 (ko) * 2021-09-30 2023-04-06

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
JPH0828038A (ja) 1994-07-20 1996-01-30 Sumitomo Chem Co Ltd モデュール型枠用せき板およびそれを用いる型枠の組み立て方法
JPH1140362A (ja) 1997-07-15 1999-02-12 Casio Comput Co Ltd 電界発光素子及びその製造方法
JP2001202032A (ja) 2000-01-17 2001-07-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
TW554637B (en) 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP2002032037A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP3877049B2 (ja) * 2000-06-27 2007-02-07 株式会社日立製作所 画像表示装置及びその駆動方法
TW518528B (en) 2001-01-08 2003-01-21 Chi Mei Optoelectronics Corp Driving method of active matrix electro-luminescent display
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
TW559771B (en) * 2001-07-23 2003-11-01 Hitachi Ltd Matrix-type display device
JP4815727B2 (ja) 2001-09-14 2011-11-16 セイコーエプソン株式会社 Ｅｌ表示装置および電子機器
JP4058930B2 (ja) 2001-10-09 2008-03-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
US7071613B2 (en) * 2001-10-10 2006-07-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device
JP3906090B2 (ja) * 2002-02-05 2007-04-18 シャープ株式会社 液晶表示装置
JP2003330387A (ja) 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
JP2004102246A (ja) 2002-07-18 2004-04-02 Seiko Epson Corp 電気光学装置、配線基板及び電子機器
JP4001066B2 (ja) 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
TW558699B (en) * 2002-08-28 2003-10-21 Au Optronics Corp Driving circuit and method for light emitting device
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
JP4290953B2 (ja) * 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
JP2004118132A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 直流電流駆動表示装置
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same
KR101205912B1 (ko) * 2003-12-31 2012-11-28 톰슨 라이센싱 영상 디스플레이 스크린 및 이 스크린을 어드레스 지정하는 방법
KR20050080318A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 트랜지스터의 구동 방법과, 이를 이용한 구동소자,표시패널 및 표시장치
KR100568597B1 (ko) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
KR101066414B1 (ko) * 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
JP4111185B2 (ja) * 2004-10-19 2008-07-02 セイコーエプソン株式会社 電気光学装置、その駆動方法及び電子機器

Also Published As

Publication number Publication date
US7701420B2 (en) 2010-04-20
KR20060064534A (ko) 2006-06-13
US8547306B2 (en) 2013-10-01
CN1815536B (zh) 2010-05-05
US20100141616A1 (en) 2010-06-10
TWI328791B (ko) 2010-08-11
JP5121118B2 (ja) 2013-01-16
JP2006163045A (ja) 2006-06-22
TW200629219A (en) 2006-08-16
CN1815536A (zh) 2006-08-09
US20060125741A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
KR100695770B1 (ko) 표시장치 및 그 구동방법
US8325286B2 (en) Active matrix substrate and display device including the same
US7944513B2 (en) Display device
US9191663B2 (en) Organic light emitting display panel
CN106469748B (zh) 透明显示面板及包括该透明显示面板的透明显示装置
KR101345728B1 (ko) 표시장치
KR20170114034A (ko) 표시 장치
WO2016013264A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
US11367399B2 (en) Display panel and display device
US8373812B2 (en) Liquid crystal display device
CN102402087A (zh) 像素结构、主动元件阵列基板以及平面显示面板
CN101868756A (zh) 有源矩阵基板和液晶显示装置
KR20200075972A (ko) 표시 장치
US8189159B2 (en) Liquid crystal display device and method for manufacturing the same
KR101071448B1 (ko) 컬러 표시 장치
KR101419226B1 (ko) 액정표시장치
US7119776B2 (en) Image display device
KR20110089615A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20070080143A (ko) 액정표시장치
US11854506B2 (en) Display device including pixel having first and second transparent electrodes and corresponding driving method
US20140347584A1 (en) Liquid crystal display device
JP2005308951A (ja) 液晶表示装置
JP2009063930A (ja) 有機ｅｌ表示装置
JP2006126772A (ja) 液晶ディスプレイ装置
JP2007233272A (ja) 有機ｅｌ表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 14