KR100694408B1 - 불량 셀 보정이 가능한 메모리를 포함하는 ｒｆｉｄ 장치및 그 보정 방법 - Google Patents
불량 셀 보정이 가능한 메모리를 포함하는 ｒｆｉｄ 장치및 그 보정 방법 Download PDFInfo
- Publication number
- KR100694408B1 KR100694408B1 KR1020060008955A KR20060008955A KR100694408B1 KR 100694408 B1 KR100694408 B1 KR 100694408B1 KR 1020060008955 A KR1020060008955 A KR 1020060008955A KR 20060008955 A KR20060008955 A KR 20060008955A KR 100694408 B1 KR100694408 B1 KR 100694408B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- cell
- unit
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012937 correction Methods 0.000 claims abstract description 26
- 230000002950 deficient Effects 0.000 claims abstract description 17
- 238000003491 array Methods 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 11
- 101100272049 Arabidopsis thaliana AUG8 gene Proteins 0.000 description 5
- 101100033674 Mus musculus Ren2 gene Proteins 0.000 description 5
- 101001122448 Rattus norvegicus Nociceptin receptor Proteins 0.000 description 5
- 101150106653 Ren1 gene Proteins 0.000 description 5
- 101100116846 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DID4 gene Proteins 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 101150018075 sel-2 gene Proteins 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H1/00—Buildings or groups of buildings for dwelling or office purposes; General layout, e.g. modular co-ordination or staggered storeys
- E04H1/12—Small buildings or other erections for limited occupation, erected in the open air or arranged in buildings, e.g. kiosks, waiting shelters for bus stops or for filling stations, roofs for railway platforms, watchmen's huts or dressing cubicles
- E04H1/1205—Small buildings erected in the open air
- E04H1/1216—Public W.C.s
Abstract
본 발명은 불량 셀 보정이 가능한 메모리를 포함하는 RFID 장치 및 그 불량 셀 보정 방법에 관한 것으로서, RFID 장치 내의 메모리에서 불량 셀 보정 회로를 포함하여 랜덤하게 분포된 셀 데이터를 유효하게 보정함으로써 RFID 장치의 수율을 향상시키는 기술을 개시한다. 이를 위해, 일정 수의 단위 셀을 하나의 메모리 그룹으로 분리하여 라이트 모드에서 메모리 그룹별로 동일한 데이터를 저장한 후 리드 모드에서 선택된 상기 메모리 그룹의 셀 데이터를 비교하여 동일한 데이터를 유효 데이터로 판단하여 RFID 장치의 수율을 향상시키는 것을 특징으로 한다.
Description
도 1은 본 발명의 실시예에 따른 RFID 장치의 전체 구성도.
도 2는 도 1에 도시된 메모리(40)의 제 1 실시 예를 나타낸 상세 블록도.
도 3은 도 2의 단위 셀 어레이 C00의 상세 회로도.
도 4는 도 2의 보정 블록(47)의 상세 회로도.
도 5는 도 2에 개시된 본 발명의 제 1 실시 예의 동작을 나타낸 순서도.
도 6은 도 1에 도시된 메모리(40)의 제 2 실시 예를 나타낸 상세 블록도.
도 7은 도 6의 단위 셀 어레이 C00의 상세 회로도.
본 발명은 불량 셀 보정이 가능한 메모리를 포함하는 RFID 장치 및 그 불량 셀 보정 방법에 관한 것으로서, 보다 상세하게는 RFID 장치 내의 메모리에서 불량 셀 보정 회로를 포함하여 랜덤하게 분포된 셀 데이터를 유효하게 보정함으로써 RFID 장치의 수율을 향상시키는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프 시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
한편, 종래의 불휘발성 강유전체 메모리 장치는 초기 공정에서 셀 데이터의 분포도가 큰 경우가 발생한다. 이러한 경우 셀 데이터가 "0"인 경우와 "1"인 경우 사이에 분포하는 데이터가 발생한다. 따라서, 셀 데이터가 랜덤하게 분포할 경우 구제회로를 사용하여 패일 셀을 구제하는 것이 어려울 뿐만 아니라, 셀 데이터를 유효하게 활용하기가 어려운 문제점이 있다.
특히, RFID(Radio Frequency identification) 장치와 같이 칩의 사이즈가 작은 경우 내장 메모리(Embedded memory)를 칩 레벨에서 별도로 테스트 하기가 곤란해지게 된다. 이에 따라, 고비용의 패키지를 수행한 이후에 RF 태그(Tag) 레벨에서 테스트를 수행하게 된다. 이때, 메모리에서 패일 비트가 발생하게 되면 패키지 전체를 버리게 되어 고비용의 손실을 야기하게 되는 문제점이 있다
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 하나의 그룹에 속하는 다수의 단위 셀에 동일한 데이터를 기록한 상태에서, 각 그룹별로 단위 셀의 데이터를 비교하여 RFID 내의 메모리에서 랜덤하게 분포된 셀 데이터를 유효하게 보정하여 RFID 장치의 수율을 향상시키는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 불량 셀 보정가 가능한 메모리를 포함하는 RFID 장치는, 외부 통신기기로부터 데이터를 송수신하여 분석하는 아날로그 블록; 상기 아날로그 블록으로부터 전원전압 및 데이터 전송을 위한 신호를 인가받아 처리하고 상기 아날로그 블록에 응답신호를 전송하고 메모리 제어신호를 출력하는 디지털 블록; 및 상기 메모리 제어신호에 의해 제어되어 일정 수의 단위 셀을 하나의 메모리 그룹으로 분리하여 라이트 모드에서 메모리 그룹별로 동일한 데이터를 저장한 후 리드 모드에서 선택된 상기 메모리 그룹의 셀 데이터를 비교하여 동일한 데이터를 유효 데이터로 판단하는 메모리를 포함하는 것을 특징으로 한다.
또한, 본 발명의 불량 셀 보정가 가능한 메모리를 포함하는 RFID 장치의 셀 어레이 보정방법은, 일정 수의 단위 메모리 셀을 포함하는 메모리 그룹에 동일한 데이터를 기록하는 라이트 단계; 및 상기 메모리 그룹에 저장된 데이터를 서로 비교하여 동일한 데이터를 유효한 데이터로 판단하여 출력하는 리드 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 RFID 장치를 나타낸 상세 블록도이다.
본 발명의 RFID(10)는 크게 아날로그 블록(20)과, 디지털 블록(30) 및 메모리(40)를 구비한다.
여기서, 아날로그 블록(20)은 전압 멀티플라이어(Voltage Multiplier;21), 전압 리미터(Voltage Limiter;22), 모듈레이터(Modulator;23), 디모듈레이터(Demodulator;24), 전압 더블러(Voltage Doubler;25), 파워온 리셋부(Power On Reset;26), 클럭 발생부(27) 및 안테나(28)를 구비한다.
안테나(28)는 외부의 리더기 또는 라이터기와 데이터를 송수신 한다. 전압 멀티플라이어(21)는 안테나(28)로부터 인가되는 전송 주파수에 의해 RFID(10)의 전원 VDD을 생성한다. 전압 리미터(22)는 안테나(28)로부터 인가된 전송 주파수에 전송 전압의 크기를 제한하여 디모듈레이터(24)에 출력한다.
또한, 모듈레이터(23)는 디지탈 블록(30)으로부터 인가되는 응답 신호 Response를 모듈레이팅하여 안테나(28)에 전송한다. 디모듈레이터(24)는 전압 멀티플라이어(21)와 전압 리미터(22)의 출력전압에 따라 안테나(28)로부터 인가되는 전송 주파수에서 동작 명령 신호를 검출하여 명령신호 CMD를 디지털 블록(30)에 출력한다.
전압 더블러(25)는 전압 멀티플라이어(21)로부터 인가되는 전압 VDD을 승압하여 2배의 승압전압 VDD2를 FeRAM(40)에 공급한다. 파워온 리셋부(26)는 전압 멀 티플라이어(21)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(30)에 출력한다. 클럭 발생부(27)는 전압 멀티플라이어(21)의 출력 전압 VDD에 따라 디지털 블록(30)의 동작을 제어하기 위한 클럭 CLK를 디지털 블록(30)에 공급한다.
또한, 디지털 블록(30)은 아날로그 블록(20)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭 CLK 및 명령신호 CMD를 인가받고, 아날로그 블록(20)에 응답신호 Response를 출력한다. 그리고, 디지털 블록(30)은 어드레스 ADD, 입/출력 데이터 I/O, 제어신호 CTR 및 클럭 CLK을 메모리(40)에 출력한다.
또한, 메모리(40)는 다수의 불휘발성 강유전체 메모리 셀과 불량 셀을 보정할 수 있는 불량 셀 보정 회로를 더 포함한다. 이에 따라, 메모리 셀들에 일정 비율의 불량 셀이 발생하여도, 불량 셀 보정 회로를 통해 정상적인 데이터를 라이트/리드할 수 있다.
도 2는 도 1에 도시된 메모리(40)의 제 1 실시 예를 나타낸 상세 블록도이다.
메모리(40)는 셀 어레이 블록(41)과 불량 셀 보정 블록(42)을 구비한다.
먼저, 메모리 셀 블록(41)은 다수의 셀 어레이 CA_0~CA_n을 구비한다. 셀 어레이 CA_0~CA_n은 각각 3개의 단위 셀 어레이 C00, C01, C02 ~ Cn0, Cn1, Cn2를 포함한다. 단위 셀 어레이 C00, C01, C02 ~ CnO, Cn1, Cn2 각각은 비트라인 BL00, BL01, BL02 ~ BLn0, BLn1, BLn2에 각각 대응되어 연결된다. 여기서, 비트라인 BL00, BL01, BL02 ~ BLn0, BLn1, BLn2은 비트라인 그룹 BL_0 ~ BL_n에 각각 포함된 다.
또한, 불량 셀 보정 회로(42)는 센스 앰프 블록(43), 컬럼 스위치 블록(44), 데이터 버스(45), 컬럼 디코더(46), 보정 블록(47) 및 데이터 버퍼 그룹(48)을 구비한다.
먼저, 센스앰프 블록(43)은 비트라인 그룹 BL_0~BL_n에 각각 대응하는 센스앰프 어레이 SA_0~SA_n을 포함한다. 여기서, 센스앰프 어레이 SA_0~SA_n 각각은 비트라인 BL00, BL01, BL02 ~ BLn0, BLn1, BLn2에 각각 대응되는 3개의 센스앰프 SA00, SA01, SA02 ~ SAn0, SAn1, SAn2를 포함한다.
컬럼 스위치 블록(44)은 칼럼 선택 신호 YI0~YIn에 따라 센스앰프 블록(43)의 센스앰프 어레이 SA_0~SA_n와 데이터 버스 그룹(45)을 선택적으로 연결하는 컬럼 스위치 어레이들 CS_0~CS_n을 포함한다.
여기서, 컬럼 스위치 어레이들 CS_0~CS_n은 제어 단자에 칼럼 선택 신호 YI0~YIn가 인가되어 센스앰프 어레이 SA_0~SA_n의 센스앰프들 SA00, SA01, SA02 ~ SAn0, SAn1, SAn2과 데이터 버스 그룹(45)의 데이터 버스들 DB0, DB1, DB2를 선택적으로 연결하는 컬럼 스위치들 CS00, CS01, CS02 ~ CSn0, CS01, CS02를 각각 포함한다.
컬럼 디코더(46)는 컬럼 어드레스를 이용하여 컬럼 스위치들 CS00, CS01, CS02 ~ CSn0, CS01, CS02의 스위칭 동작을 제어하는 컬럼 선택신호들 YI0~YIn를 발생한다.
보정 블록(47)은 데이터 버스 그룹(45)의 데이터 버스들 DB0, DB1, DB2에 실 린 데이터를 비교하여 동일한 데이터를 출력 데이터 DQ로써 데이터 버퍼(48)에 출력하고, 데이터 버퍼(48)로부터 인가되는 데이터를 데이터 버스 그룹(45)에 인가한다. 데이터 버퍼(48)는 보정 블록(47)으로부터 인가되는 출력 데이터 DQ를 버퍼링하거나 입력 데이터를 버퍼링한다.
도 3은 도 2의 단위 셀 어레이 C00의 상세 회로도이다.
단위 셀 어레이 C00는 스위칭 소자 Q0, Qm+1와 다수의 더블게이트 메모리 셀 Q1~Qm을 구비한다. 여기서, 스위칭 소자 Q0는 제어 단자에 선택신호 SEL_1가 인가되어 비트라인 BL00과 메모리 셀 Q1을 선택적으로 연결한다. 스위칭 소자 Qm+1은 제어 단자에 선택 신호 SEL_2가 인가되어 센싱라인 SL과 메모리 셀 Qm을 선택적으로 연결한다.
더블 게이트 메모리 셀 Q1~Qm의 최하부층에 형성된 하부(Bottom) 워드라인 BWL_1~BWL_m과 최상부층에 형성된 워드라인 WL_1~WL_m은 평행하게 배치된다. 여기서, 하부 워드라인 BWL_1~BWL_m과 워드라인 WL_1~WL_m은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다.
하부 워드라인 BWL_1~BWL_m의 상부에는 절연층(Oxide layer)이 형성되고, 절연층의 상부에는 P형 채널영역으로 이루어진 플로우팅 채널층(Floating Channel layer)이 형성된다.
또한, 플로우팅 채널층의 상부에는 강유전체층(Ferroelectric layer)이 형성되고, 강유전체층의 상부에는 워드라인 WL_1~WL_m이 형성된다. 이때, 플로우팅 채널층의 드레인영역과 소스영역은 N타입 반도체가 사용되고 채널 영역은 P 타입 반 도체를 사용한다. 플로우팅 채널층의 반도체는 탄소 나노 튜브(Carbon Nano Tube), 실리콘(silicon), Ge 등의 물질을 사용하여 형성한다.
더블 게이트 메모리 셀 Q1~Qm은 강유전체층의 분극(Polarization) 상태에 따라 플로우팅 채널층의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드/라이트 한다. 즉, 강유전체층의 극성이 채널영역에 양(+)의 전하를 유도할 경우 메모리 셀 Q1~Qm은 고저항 상태가 되어 채널이 오프된다. 반대로, 강유전체층의 극성이 채널영역에 음(-)의 전하를 유도할 경우 메모리 셀 Q1~Qm은 저저항 상태가 되어 채널이 턴온된다.
도 4는 도 2의 보정 블록(47)의 상세 회로도이다.
보정 블록(47)은 비교부(49), 데이터 출력 스위칭부(50) 및 데이터 입력 스위칭부(51)을 구비한다.
여기서, 비교부(49)는 배타적 오아게이트들 XOR0~XOR2 및 인버터들 IV0~IV2를 구비한다.
배타적 오아게이트 XOR0는 데이터 버스들 DB0 및 DB2에 실린 데이터가 동일한지 여부를 판단한다. 인버터 IV0는 배타적 오아게이트 XOR0의 출력을 반전하여 비교 출력신호 REN0를 출력한다.
배타적 오아게이트 XOR1는 데이터 버스들 DB0 및 DB1에 실린 데이터가 동일한지 여부를 판단한다. 인버터 IV1는 배타적 오아게이트 XOR1의 출력을 반전하여 비교 출력신호 REN1를 출력한다.
배타적 오아게이트 XOR2는 데이터 버스들 DB1 및 DB2에 실린 데이터가 동일 한지 여부를 판단한다. 인버터 IV2는 배타적 오아게이트 XOR2의 출력을 반전하여 비교 출력신호 REN2를 출력한다.
그리고, 데이터 출력 스위칭부(50)는 NMOS트랜지스터들 N1~N6을 구비한다.
여기서, NMOS트랜지스터 N1, N6은 제어 단자에 비교 출력신호 REN0가 인가되어 데이터 버스들 DB0 및 DB2에 실린 데이터를 각각 선택적으로 전송한다. NMOS트랜지스터들 N2, N3은 제어 단자에 비교 출력신호 REN1이 인가되어 데이터 버스들 DB0 및 DB1에 실린 데이터를 각각 선택적으로 전송한다. NMOS트랜지스터들 N4, N5는 제어 단자에 비교 출력신호 REN2가 인가되어 데이터 버스들 DB1 및 DB2에 실린 데이터를 각각 선택적으로 전송한다.
또한, 데이터 입력 스위칭부(51)는 NMOS트랜지스터들 N7~N9를 구비한다.
여기서, NMOS트랜지스터들 N7~N9는 제어 단자에 라이트 인에이브 신호 WEN가 인가되어 입력된 데이터 DQ를 데이터 버스들 DB0~DB2에 각각 선택적으로 전송한다.
도 5는 도 2에 개시된 본 발명의 제 1 실시 예의 동작을 나타낸 순서도이다.
본 발명의 동작은 크게 라이트 방법과 리드 방법으로 나눌 수 있다. 먼저, 라이트 방법에서 라이트 동작 모드 시 라이트 인에이블 신호 WEN가 활성화되어 데이터 입력 스위칭부(51)의 NMOS트랜지스터 N7~N9가 턴온되어 입력 데이터가 데이터 버스 D00, D01, D02에 전달된다. 따라서, 독립된 3개의 더블 게이트 셀에 동시에 동일한 유효 데이터가 기록된다.(단계 S10)
한편, 리드 방법에서 리드 모드 시 센스앰프 어레이 SA_0의 센스앰프들 SA00, SA01, SA02는 비트라인 그룹 BL_0의 비트 라인들 BL00, BL01, BL02에 실린 데이터를 독립적으로 각각 증폭한다(단계 S20).
이후에, 컬럼 디코더(46)로부터 출력된 칼럼 선택신호 YI0에 따라 컬럼 스위치 어레이 CS_0의 컬럼 스위치들 CS00~CS02가 턴온된다. 이에 따라, 센스앰프들 SA00, SA01, SA02에서 증폭된 데이터는 데이터 버스 그룹(45)의 데이터 버스들 DB0, DB1, DB2을 통해 보정 블록(47)에 출력된다.
이어서, 보정 블록(47)은 데이터 버스 그룹(45)을 통해 센스 앰프들 SA00, SA01, SA02에서 증폭된 데이터를 2개씩 3쌍으로 나누어 비교한다.(단계 S30)
즉, 센스앰프들 SA00, SA01, SA02에서 증폭된 데이터들은 2개씩 쌍을 이루어 3개의 그룹으로 구분되어 비교부(49)에서 비교된다. 즉, 비교부(49)는 2개씩 쌍을 이루는 각 그룹의 데이터가 서로 같은 값인지 다른 값인지를 판별한다. 데이터 출력 스위칭부(50)는 2개의 데이터가 동일한 경우 비교된 데이터를 데이터 버퍼(48)에 전송하고, 2개의 데이터가 서로 다른 경우 비교된 데이터를 데이터 버퍼(260)에 전송하지 않는다.
따라서, 보정 블록(47)은 센스앰프들 SA00, SA01, SA02에서 증폭된 데이터 중 2개의 데이터가 동일하고 나머지 하나가 다른 경우, 동일한 2개의 데이터가 유효하다고 판단하여 데이터 버퍼(48)에 출력한다.
더욱 상세하게 설명하면, 도 3의 비교부(49)에서 배타적 오아게이트 XOR0는 데이터 버스 DB0, DB2에 실린 데이터를 배타적 오아 연산하여 두 데이터가 동일한지의 여부를 판단한다. 따라서, 배타적 오아게이트 XOR0는 데이터 버스 DB0, DB2에 실린 데이터가 동일한 경우 로우 레벨 신호 "0"를 출력하고 다르면 하이 레벨 신호 "1"를 출력한다.
그리고, 인버터 IV0는 배타적 오아게이트 XOR0의 출력을 반전하여 비교 출력신호 REN0를 출력한다. 이에 따라, 인버터 IV0는 데이터 버스 D00, D02에 실린 데이터들이 동일한 경우 비교 출력신호 REN0를 하이 레벨 신호 "1"로 출력하고 다를 경우 로우 레벨 신호 "0"로 출력한다.
이후에, 비교 출력신호 REN0가 하이 레벨 신호인 경우 데이터 출력 스위칭부(50)의 NMOS트랜지스터 N1, N6가 턴온되어, 데이터 버스 DB0, DB2에 실린 데이터가 노드 ND1에 인가되어 출력 데이터 DQ로써 출력된다.
또한, 배타적 오아게이트 XOR1는 데이터 버스 DB0, DB1에 실린 데이터를 배타적 오아 연산하여 두 데이터가 동일한지의 여부를 판단한다. 따라서, 배타적 오아게이트 XOR1는 데이터 버스 DB0, DB1에 실린 데이터가 동일한 경우 로우 레벨 신호 "0"를 출력하고 다르면 하이 레벨 신호 "1"를 출력한다.
그리고, 인버터 IV1는 배타적 오아게이트 XOR1 출력을 반전하여 비교 출력신호 REN1를 출력한다. 이에 따라, 인버터 IV1는 데이터 버스 DB0, DB1에 실린 데이터가 동일한 경우 비교 출력신호 REN1를 하이 레벨 신호 "1"로 출력하고 다를 경우 로우 레벨 신호 "0"로 출력한다.
이후에, 비교 출력신호 REN1가 하이 레벨 신호인 경우 데이터 출력 스위칭부(50)의 NMOS트랜지스터 N2, N3가 턴온되어, 데이터 버스 DB0, DB1에 실린 데이터가 노드 ND1에 인가되어 출력 데이터 DQ로써 출력된다.
또한, 배타적 오아게이트 XOR2는 데이터 버스 DB1, DB2에 실린 데이터를 배 타적 오아 연산하여 두 데이터가 동일한지의 여부를 판단한다. 따라서, 배타적 오아게이트 XOR2는 데이터 버스 DB1, DB2에 실린 데이터가 동일한 경우 로우 레벨 신호 "0"를 출력하고 다르면 하이 레벨 신호 "1"를 출력한다.
그리고, 인버터 IV2는 배타적 오아게이트 XOR2 출력을 반전하여 비교 출력신호 REN2를 출력한다. 이에 따라, 인버터 IV2는 데이터 버스 DB1, DB2에 실린 데이터가 동일한 경우 비교 출력신호 REN2를 하이 레벨 신호 "1"로 출력하고 다를 경우 로우 레벨 신호 "0"로 출력한다.
이후에, 비교 출력신호 REN2가 하이 레벨 신호인 경우 데이터 출력 스위칭부(50)의 NMOS트랜지스터 N4, N5가 턴온되어, 데이터 버스 DB1, DB2에 실린 데이터가 노드 ND1에 인가되어 출력 데이터 DQ로써 출력된다.
따라서, 보정 블록(47)은 데이터 버스 그룹(45)에 실린 데이터들을 서로 비교하여 동일한 데이터를 데이터 버퍼(48)에 출력한다.(단계 S40)
| 라이트 모드 | 리드 모드 | |||||
| 셀 데이터 | 증폭 데이터 | 출력 데이터 | ||||
| 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 |
표 1에 도시한 바와 같이, 3개의 센스앰프 SA00, SA01, SA02에서 증폭된 데이터 중 한개가 패일이 발생하여 다른 경우에도, 보정 블록(47)의 비교 결과에 따라 발생하는 출력 데이터 DQ는 단위 셀 어레이 C00, C01, C02에 저장된 데이터와 동일하게 된다. 따라서, 약 33%까지 불량 셀이 발생할 경우에도 전체 셀 데이터를 유효하게 보정할 수 있다.
도 6은 도 1에 도시된 메모리(40)의 제 2 실시 예를 나타낸 상세 블록도이다.
메모리(40)는 셀 어레이 블록(52)과 불량 셀 보정 블록(42)을 구비한다.
먼저, 메모리 셀 블록(52)은 다수의 셀 어레이 CA_0~CA_n을 구비한다. 셀 어레이 CA_0~CA_n은 각각 3개의 단위 셀 어레이 C00, C01, C02 ~ Cn0, Cn1, Cn2를 포함한다. 3개의 단위 셀 어레이 C00, C01, C02 ~ CnO, Cn1, Cn2 각각은 비트라인 쌍 BL00, /BL00, BL01, /BL01, BL02, /BL02 ~ BLn0, /BLn0, BLn1, /BLn1, BLn2, /BLn2에 각각 대응되어 연결된다. 여기서, 3개의 비트라인 쌍 BL00, /BL00, BL01, /BL01, BL02, /BL02 ~ BLn0, /BLn0, BLn1, /BLn1, BLn2, /BLn2은 비트라인 그룹 BL_0 ~ BL_n에 각각 포함된다.
또한, 불량 셀 보정 회로(42)는 센스 앰프 블록(43), 컬럼 스위치 블록(44), 데이터 버스(45), 컬럼 디코더(46), 보정 블록(47) 및 데이터 버퍼 그룹(48)을 구비한다.
먼저, 센스앰프 블록(43)은 비트라인 그룹 BL_0~BL_n에 각각 대응하는 센스앰프 어레이 SA_0~SA_n을 포함한다. 여기서, 센스앰프 어레이 SA_0~SA_n 각각은 비트라인 BL00, BL01, BL02 ~ BLn0, BLn1, BLn2에 각각 대응되는 3개의 센스앰프 SA00, SA01, SA02 ~ SAn0, SAn1, SAn2를 포함한다.
컬럼 스위치 블록(44)은 칼럼 선택 신호 YI0~YIn에 따라 센스앰프 블록(43)의 센스앰프 어레이 SA_0~SA_n와 데이터 버스 그룹(45)을 선택적으로 연결하는 컬럼 스위치 어레이들 CS_0~CS_n을 포함한다.
여기서, 컬럼 스위치 어레이들 CS_0~CS_n은 제어 단자에 칼럼 선택 신호 YI0~YIn가 인가되어 센스앰프 어레이 SA_0~SA_n의 센스앰프들 SA00, SA01, SA02 ~ SAn0, SAn1, SAn2과 데이터 버스 그룹(45)의 데이터 버스들 DB0, DB1, DB2를 선택적으로 연결하는 컬럼 스위치들 CS00, CS01, CS02 ~ CSn0, CS01, CS02를 각각 포함한다.
컬럼 디코더(46)는 컬럼 어드레스를 이용하여 컬럼 스위치들 CS00, CS01, CS02 ~ CSn0, CS01, CS02의 스위칭 동작을 제어하는 컬럼 선택신호들 YI0~YIn를 발생한다.
보정 블록(47)은 데이터 버스 그룹(45)의 데이터 버스들 DB0, DB1, DB2에 실린 데이터를 비교하여 동일한 데이터 DQ를 데이터 버퍼(48)에 출력하고, 데이터 버퍼(48)로부터 인가되는 데이터를 데이터 버스 그룹(45)에 인가한다. 데이터 버퍼(48)는 보정 블록(47)으로부터 인가되는 출력 데이터 DQ를 버퍼링하거나 입력 데이터를 버퍼링한다.
도 7은 도 6의 단위 셀 어레이 C00의 상세 회로도이다.
단위 셀 어레이 C00는 다수의 단위 셀 UC1~UCm을 포함한다. 여기서, 각 단위 셀 UC1~UCm은 2개의 NMOS 트랜지스터 T1, T2 및 2개의 강유전체 캐패시터 FC1, FC2를 포함한다.
NMOS 트랜지스터 T1, T2는 제어 단자가 워드라인 WL_1~WL_m에 접속되어 워드라인 WL_1~WL_m에 인가되는 전압에 따라 강유전체 캐패시터 FC1, FC2의 일측 단자를 비트 라인 쌍 BL00, /BL00에 각각 선택적으로 접속한다.
강유전체 캐패시터 FC1, FC2는 일측 단자가 NMOS 트랜지스터 T1, T2에 접속되고, 타측 단자가 플래이트 라인 PL_1~PL_m에 접속된다.
여기서, 도 6에 도시된 메모리(40)의 제 2 실시예의 동작은 도 2에 도시된 메모리(40)의 동작과 동일하기 때문에 여기서는 이의 상세한 설명은 생략하기로 한다.
이상에서 설명한 바와 같이, 본 발명은 RFID 장치 내의 불휘발성 강유전체 메모리 장치의 더블 게이트 셀에 저장된 셀 데이터의 비교를 통해 랜덤하게 분포된 셀 데이터를 유효하게 처리할 수 있도록 하여 RFID 장치의 수율을 향상시키는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (20)
- 외부 통신기기로부터 데이터를 송수신하여 분석하는 아날로그 블록;상기 아날로그 블록으로부터 전원전압 및 데이터 전송을 위한 신호를 인가받아 처리하고 상기 아날로그 블록에 응답신호를 전송하고 메모리 제어신호를 출력하는 디지털 블록; 및상기 메모리 제어신호에 의해 제어되어 일정 수의 단위 셀을 하나의 메모리 그룹으로 분리하여 라이트 모드에서 메모리 그룹별로 동일한 데이터를 저장한 후 리드 모드에서 선택된 상기 메모리 그룹의 셀 데이터를 비교하여 동일한 데이터를 유효 데이터로 판단하는 메모리를 포함하는 것을 특징으로 하는 RFID 장치.
- 제 1항에 있어서, 상기 메모리는,직렬 연결된 다수의 상기 단위 셀을 포함하는 다수의 메모리 셀 어레이; 및상기 메모리 그룹별로 셀 데이터를 비교하여 동일한 데이터의 유무에 따라 유효한 데이터를 판단하는 보정부를 구비하는 것을 특징으로 하는 RFID 장치.
- 제 2항에 있어서, 상기 다수의 메모리 셀 어레이 각각은제 1 선택신호에 따라 상기 다수의 단위 셀을 칼럼 방향으로 배열된 다수의 비트 라인에 각각 대응하여 선택적으로 접속하는 제 1 스위치; 및제 2 선택신호에 따라 상기 다수의 단위 셀을 로우 방향으로 배열된 센싱 라 인에 선택적으로 접속하는 제 2 스위치를 더 포함하는 것을 특징으로 하는 RFID 장치.
- 제 3항에 있어서, 상기 단위 메모리 셀은,워드라인에 접속된 제 1 게이트;하부워드라인에 접속된 제 2 게이트;상기 제 1 게이트 및 상기 제 2 게이트에 인가되는 전압에 의해 제어되어 데이터를 저장하거나 저장된 데이터를 출력하는 강유전체 층; 및상기 강유전체 층의 극성에 따라 채널의 형성 여부가 결정되는 플로우트 채널 층을 포함하는 것을 특징으로 하는 RFID 장치.
- 제 2항에 있어서, 상기 보정부는,상기 단위 메모리의 셀 데이터를 각각 증폭하는 다수의 센스앰프;컬럼 선택신호에 따라 상기 다수의 센스앰프에서 증폭된 데이터를 선택적으로 전송하는 다수의 컬럼 스위치; 및상기 다수의 센스앰프에서 증폭된 데이터들이 동일한지를 판단하여 동일한 데이터를 출력하는 비교부를 구비함을 특징으로 하는 RFID 장치.
- 제 5항에 있어서,컬럼 어드레스를 이용하여 상기 메모리 그룹에 대응하는 센스앰프에서 증폭 된 데이터를 선택적으로 전송하는 상기 컬럼 스위치를 제어하는 다수의 상기 컬럼 선택신호를 발생하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 RFID 장치.
- 제 5항에 있어서, 상기 비교부는상기 메모리 그룹에 대응하는 센스앰프에서 증폭된 데이터들이 동일한지를 판단하는 비교수단; 및상기 비교수단으로부터 출력된 신호에 따라 동일한 상기 데이터를 선택적으로 전송하는 다수의 데이터 출력 스위치 수단을 포함하는 것을 특징으로 하는 RFID 장치.
- 제 7항에 있어서, 상기 비교부는외부로부터 입력된 데이터를 라이트 인에이블 신호에 따라 선택적으로 전송하는 다수의 데이터 입력 스위치 수단을 더 포함하는 것을 특징으로 하는 RFID 장치.
- 제 7항에 있어서,상기 다수의 비교수단은 배타적 오아게이트를 구비함을 특징으로 하는 RFID 장치.
- 제 7항에 있어서,상기 데이터 출력 스위치는 상기 제어 단자에 상기 다수의 비교 수단으로부터 출력된 신호가 인가되어 상기 센스앰프에서 증폭된 데이터를 선택적으로 전송하는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 RFID 장치.
- 제 2항에 있어서, 상기 단위 메모리 셀은제어 단자가 워드라인에 접속되어 저장된 셀 데이터를 비트 라인 쌍에 각각 선택적으로 전송하는 제 1 스위치 수단 및 접속된 제 2 스위치 수단; 및일측 단자가 플레이트 라인에 접속되고, 타측 단자가 상기 제 1 스위치 수단 및 제 2 스위치 수단에 각각 접속된 제 1 강유전체 캐패시터 및 제 2 강유전체 캐패시터를 포함하는 것을 특징으로 하는 RFID 장치.
- 제 11항에 있어서, 상기 보정부는,상기 단위 메모리의 셀 데이터를 각각 증폭하는 다수의 센스앰프;컬럼 선택신호에 따라 상기 다수의 센스앰프에서 증폭된 데이터를 선택적으로 전송하는 다수의 컬럼 스위치; 및상기 다수의 센스앰프에서 증폭된 데이터들이 동일한지를 판단하여 동일한 데이터를 출력하는 비교부를 구비함을 특징으로 하는 RFID 장치.
- 제 12항에 있어서,컬럼 어드레스를 이용하여 상기 메모리 그룹에 대응하는 센스앰프에서 증폭 된 데이터를 선택적으로 전송하는 상기 컬럼 스위치를 제어하는 다수의 상기 컬럼 선택신호를 발생하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 RFID 장치.
- 제 12항에 있어서, 상기 비교부는상기 메모리 그룹에 대응하는 센스앰프에서 증폭된 데이터들이 동일한지를 판단하는 비교수단; 및상기 비교수단으로부터 출력된 신호에 따라 동일한 상기 데이터를 선택적으로 전송하는 다수의 데이터 출력 스위치 수단을 포함하는 것을 특징으로 하는 RFID 장치.
- 제 14항에 있어서, 상기 비교부는외부로부터 입력된 데이터를 라이트 인에이블 신호에 따라 선택적으로 전송하는 다수의 데이터 입력 스위치 수단을 더 포함하는 것을 특징으로 하는 RFID 장치.
- 제 14항에 있어서,상기 다수의 비교수단은 배타적 오아게이트를 구비함을 특징으로 하는 RFID 장치.
- 제 14항에 있어서,상기 데이터 출력 스위치는 상기 제어 단자에 상기 다수의 비교 수단으로부터 출력된 신호가 인가되어 상기 센스앰프에서 증폭된 데이터를 선택적으로 전송하는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 RFID 장치.
- 외부 통신기기로부터 데이터를 송수신하여 분석하는 아날로그 블록; 상기 아날로그 블록으로부터 전원전압 및 데이터 전송을 위한 신호를 인가받아 처리하고 상기 아날로그 블록에 응답신호를 전송하고 메모리 제어신호를 출력하는 디지털 블록; 및 상기 메모리 제어신호에 의해 제어되어 불량 셀을 보정하는 메모리를 포함하는 RFID 장치의 불량 셀 보정 방법에 있어서,일정 수의 단위 메모리 셀을 포함하는 메모리 그룹에 동일한 데이터를 기록하는 라이트 단계; 및상기 메모리 그룹에 저장된 데이터를 서로 비교하여 동일한 데이터를 유효한 데이터로 판단하여 출력하는 리드 단계를 포함하여 이루어지는 것을 특징으로 하는 RFID 장치의 불량 셀 보정 방법.
- 제 18 항에 있어서, 상기 리드 단계는선택된 상기 메모리 그룹에 상기 라이트 단계에서 기록된 데이터들을 센싱 및 증폭하는 단계;상기 증폭된 데이터들을 서로 비교하는 단계; 및상기 비교하는 단계의 결과에 따라 동일한 데이터를 유효한 데이터로 판단하 여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 RFID 장치의 불량 셀 보정 방법.
- 제 18 항에 있어서,상기 단위 메모리 셀은 더블 게이트 셀인 것을 특징으로 하는 RFID 장치의 불량 셀 보정 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050033318 | 2005-04-21 | ||
| KR1020050033318 | 2005-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060110742A KR20060110742A (ko) | 2006-10-25 |
| KR100694408B1 true KR100694408B1 (ko) | 2007-03-12 |
Family
ID=37186258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008955A KR100694408B1 (ko) | 2005-04-21 | 2006-01-27 | 불량 셀 보정이 가능한 메모리를 포함하는 ｒｆｉｄ 장치및 그 보정 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7313037B2 (ko) |
| JP (1) | JP2006302487A (ko) |
| KR (1) | KR100694408B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101772475B1 (ko) | 2015-11-23 | 2017-08-29 | 엔비노드 주식회사 | 광대역 ｒｆ 신호 디지털 저장 장치 및 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745902B1 (ko) * | 2005-10-24 | 2007-08-02 | 주식회사 하이닉스반도체 | 비휘발성 강유전체 메모리 장치 |
| KR100659272B1 (ko) * | 2005-12-15 | 2006-12-20 | 삼성전자주식회사 | 과전압 제어가 가능한 무선인증용 태그 및 그의 과전압제어 방법 |
| US7719872B2 (en) * | 2005-12-28 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Write-once nonvolatile memory with redundancy capability |
| US7645617B2 (en) * | 2006-07-27 | 2010-01-12 | Hynix Semiconductor, Inc. | Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof |
| JP5222545B2 (ja) * | 2006-12-26 | 2013-06-26 | 株式会社半導体エネルギー研究所 | 送受信回路及び当該送受信回路を具備する半導体装置 |
| KR101068330B1 (ko) * | 2009-12-23 | 2011-09-28 | 주식회사 하이닉스반도체 | Ｒｆｉｄ 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309896A (ja) * | 1993-04-21 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置及び不良セル救済方法 |
| KR19990053726A (ko) * | 1997-12-24 | 1999-07-15 | 김영환 | 불량셀 리페어 기능을 갖는 강유전체 메모리 장치 |
| KR20000003987A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 강유전체 메모리 소자의 리던던시 회로 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59113600A (ja) * | 1982-12-21 | 1984-06-30 | Nec Corp | 高信頼記憶回路装置 |
| JPS62145447A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 記憶回路 |
| JPS62192837A (ja) * | 1986-02-20 | 1987-08-24 | Nippon Kogaku Kk <Nikon> | デ−タ保持回路 |
| JPS644999A (en) * | 1987-06-26 | 1989-01-10 | Seiko Instr & Electronics | Semiconductor nonvolatile memory device |
| JPH0357048A (ja) * | 1989-07-25 | 1991-03-12 | Sony Corp | 半導体メモリ |
| JPH097387A (ja) * | 1995-06-22 | 1997-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH09134313A (ja) * | 1995-11-10 | 1997-05-20 | Sony Corp | メモリ装置 |
| US5742618A (en) * | 1996-09-04 | 1998-04-21 | Palomar Technologies Corporation | RF transponder system having error detection and correction |
| KR100255653B1 (ko) | 1997-12-17 | 2000-06-01 | 윤종용 | 디브이디 시스템에서의 에러정정을 위한 심볼데이터의 어드레스 제어장치 |
| US6362738B1 (en) * | 1998-04-16 | 2002-03-26 | Motorola, Inc. | Reader for use in a radio frequency identification system and method thereof |
| US6563417B1 (en) | 1998-10-26 | 2003-05-13 | Identec Solutions Inc. | Interrogation, monitoring and data exchange using RFID tags |
| JP2000163320A (ja) * | 1998-11-30 | 2000-06-16 | Nec Corp | ソフトエラー対策機能付メモリ装置及びソフトエラー対策方法 |
| JP2000340759A (ja) * | 1999-05-31 | 2000-12-08 | Sony Corp | 不揮発性半導体メモリおよびその駆動方法 |
| KR100327136B1 (ko) * | 1999-10-20 | 2002-03-13 | 윤종용 | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 |
| JP2002111514A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 誤り訂正符号化／復号方法、および誤り訂正符号化／復号装置 |
| JP2002269973A (ja) * | 2000-12-28 | 2002-09-20 | Seiko Epson Corp | 強誘電体メモリ装置およびその駆動方法 |
| DE10127421C2 (de) * | 2001-06-06 | 2003-06-05 | Infineon Technologies Ag | Verfahren zum Erkennen und zum Ersetzen von fehlerhaften Speicherzellen in einem Speicher |
| US7100835B2 (en) * | 2002-12-31 | 2006-09-05 | Massachusetts Institute Of Technology | Methods and apparatus for wireless RFID cardholder signature and data entry |
| KR100917883B1 (ko) | 2003-02-25 | 2009-09-16 | 삼성전자주식회사 | 에러 정정을 위한 에러 플래그 생성 장치 및 그 방법 |
| US7795076B2 (en) | 2003-06-12 | 2010-09-14 | Symbol Technologies, Inc. | Method, system, and apparatus for transfer of dies using a die plate having die cavities |
| US7119664B2 (en) * | 2003-09-17 | 2006-10-10 | Id Solutions, Inc. | Deep sleep in an RFID tag |
| US7405665B2 (en) | 2003-12-19 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, RFID tag and label-like object |
| DE102005017534A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
-
2005
- 2005-12-12 US US11/298,670 patent/US7313037B2/en active Active
- 2005-12-20 JP JP2005366356A patent/JP2006302487A/ja active Pending
-
2006
- 2006-01-27 KR KR1020060008955A patent/KR100694408B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309896A (ja) * | 1993-04-21 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置及び不良セル救済方法 |
| KR19990053726A (ko) * | 1997-12-24 | 1999-07-15 | 김영환 | 불량셀 리페어 기능을 갖는 강유전체 메모리 장치 |
| KR20000003987A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 강유전체 메모리 소자의 리던던시 회로 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101772475B1 (ko) | 2015-11-23 | 2017-08-29 | 엔비노드 주식회사 | 광대역 ｒｆ 신호 디지털 저장 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006302487A (ja) | 2006-11-02 |
| US20060238310A1 (en) | 2006-10-26 |
| KR20060110742A (ko) | 2006-10-25 |
| US7313037B2 (en) | 2007-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916837B2 (ja) | 強誘電体メモリ | |
| KR100732276B1 (ko) | 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치 | |
| US7313011B2 (en) | Ferroelectric memory devices having a plate line control circuit | |
| KR100694408B1 (ko) | 불량 셀 보정이 가능한 메모리를 포함하는 ｒｆｉｄ 장치및 그 보정 방법 | |
| US10332571B2 (en) | Memory device including memory cell for generating reference voltage | |
| KR100492781B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
| US9251912B2 (en) | Semiconductor memory device and method of wafer burn-in test for the same | |
| JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
| US7872899B2 (en) | Semiconductor memory device | |
| US8031507B2 (en) | Semiconductor memory device | |
| US9177637B1 (en) | Wide voltage range high performance sense amplifier | |
| KR101004514B1 (ko) | Ｒｆｉｄ 장치 | |
| US9607663B2 (en) | Non-volatile dynamic random access memory (NVDRAM) with programming line | |
| US6760268B2 (en) | Method and apparatus for establishing a reference voltage in a memory | |
| JP2010192055A (ja) | 強誘電体記憶装置、強誘電体記憶装置の駆動方法、電子機器および電子機器の駆動方法 | |
| US8045357B2 (en) | Semiconductor memory device | |
| KR100609540B1 (ko) | 불량 셀 처리 회로를 포함하는 불휘발성 강유전체 메모리장치 및 제어 방법 | |
| KR100543911B1 (ko) | 반도체 테스트 회로 | |
| US7360144B2 (en) | Multi-bit nonvolatile ferroelectric memory device having fail cell repair circuit and repair method thereof | |
| US7120043B2 (en) | FeRAM having single ended sensing architecture | |
| US20050122762A1 (en) | FeRAM having differential data | |
| JP2009110623A (ja) | 半導体メモリ、システムおよびテストシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |