KR100684051B1

KR100684051B1 - 비트스트림신호의데이터처리

Info

Publication number: KR100684051B1
Application number: KR1019980705207A
Authority: KR
Inventors: 레나투스 요세프스 판 데르 플로이텐; 알폰스 안토니우스 마리아 람베르투스 브루에케르즈; 아놀두스 베르너 요하네스 오오멘
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1996-11-07
Filing date: 1997-10-20
Publication date: 2007-07-11
Also published as: EP0879465B1; IL125205A0; ES2251743T3; JP2000505272A; CN1179348C; US7107212B2; EP0879465A2; JP4049820B2; US6535845B2; US6289306B1; DE69734645D1; DE69738056D1; CN1545085A; AR020550A2; CN1282154C; EP1603244A3; DE69738056T2; DE69734645T2; PT1603244E; EP1603244B1

Abstract

오디오 신호를 데이터 처리하는 데이터 처리 장치가 개시되어 있다. 데이터 처리 장치는, 오디오 신호를 수신하는 입력 단자(1), 비트스트림(bitstream) 신호를 얻도록 오디오 신호를 A/D 변환하는 1 비트 A/D 변환기(4), 예측된 비트스트림 신호를 얻도록 비트스트림 신호에 대해 예측 단계를 실행하는 예측기 유닛(10), 잔여 비트스트림 신호를 얻도록 비트스트림 신호와 예측된 비트스트림 신호를 조합하는 신호 조합 유닛(42), 및 잔여 비트스트림 신호를 공급하는 출력 단자(14)를 포함한다(도 1). 또한, 데이터 처리 장치를 포함하는 기록 장치(도 4)와 전송기 장치(도 5)가 개시되어 있다. 다른 데이터 처리 장치는 도 18, 도 19, 및 도 20으로 부터 이해될 수 있다. 또한, 다른 데이터 처리 장치를 포함하는 재생 장치(도 9)및 수신기 장치(도 10)뿐만 아니라, 잔여 비트스트림 신호를 오디오 신호로 변환하는 또 다른 데이터 처리 장치(도 7)가 개시되어 있다.

Description

비트스트림 신호의 데이터 처리

본 발명은, 오디오 신호를 데이터 처리하는 데이터 처리 장치, 데이터 처리 방법, 데이터 처리 장치를 구비하는 전송기, 기록 장치 형태의 전송기, 기록 캐리어, 입력 신호를 오디오 신호의 레플리카(replica)로 재변환하는 제 2 데이터 처리 장치, 제 2 데이터 처리 장치를 포함하는 수신기, 재생 장치 형태의 수신기, 및 데이터 압축된 잔여 비트스트림 신호(residual bitstream signal)를 포함하는 전송 신호에 관한 것이다.

오디오 신호를 데이터 처리하는 것은 종래 기술에서 이미 공지되어 있다. 이에 대한 참고는 관련된 문서 목록에 있는 문서 D1의 EP-A 402,973을 참조한다. 상기 문서에는 오디오 신호가 44.1 kHz와 같은 특정한 샘플링 주파수로 A/D 변환되고, 결과 신호가 예를 들면 24 비트 폭의 단어의 오디오 신호 형태로 샘플링되어 서브대역 스플리터 필터(subband splitter filter)로 공급되는 서버대역 코드(subband coder)가 설명된다. 서브대역 스플리터 필터는 광대역 디지털 오디오 신호를 비교적 좁은 대역인 다수의 서브대역 신호로 분할한다. 정신병 치료의 음향 모델을 사용하면, 마스크(mask)된 한계값이 도출되고, 서브대역 신호의 샘플 블록(block)은 시퀀스적으로 상기 마스크된 한계값에 응답해 서브대역 신호의 각 블록에 대해 샘플 당 특정한 비트수로 양자화되어, 결과적으로 현저하게 데이터 압축된 오디오 신호를 전송하게 된다. 실행된 데이터 압축은 들리지 않는 오디오 신호에서 구성 성분을 "없애 버리는(throwing away)" 것을 근거로 하므로, 손실이 있는 압축 방법이다. 문서 D1에서 설명되는 데이터 압축은 다소 정보 처리 기능을 갖는 데이터 압축 방법으로서, 하드웨어 또는 소프트웨어로 각각 실현될 때 상당히 많은 수의 게이트나 지시를 요구하므로, 가격이 비싸다. 더욱이, 이어지는 확장 장치도 또한 하드웨어 또는 소프트웨어로 각각 실현될 때 상당히 많은 수의 게이트나 지시를 요구한다.

도 1은 데이터 처리 장치의 실시예를 도시하는 도면.

도 2는 도 1의 장치에서 사용되는 예측기 유닛의 실시예 일부를 도시하는 도면.

도 3은 데이터 처리 장치에 포함된 예측기 유닛과 신호 조합 유닛의 실시예를 도시하는 도면.

도 4는 잔여 비트스트림(bitstream) 신호를 기록 캐리어에 기록하는 기록 장치에 포함된 도 1의 데이터 처리 장치를 도시하는 도면.

도 5는 잔여 비트스트림 신호를 전송 매체를 통해 전송하는 전송 장치에 포함된 데이터 처리 장치를 도시하는 도면.

도 6은 에러 정정 엔코더와 채널 엔코더가 더 제공된 기록 장치의 또 다른 실시예를 도시하는 도면.

도 7은 잔여 비트스트림 신호를 원 오디오 신호의 레플리카로 재변환하는 또 다른 데이터 처리 장치의 실시예를 도시하는 도면.

도 8은 도 7의 장치에 포함된 신호 조합 유닛과 예측기 유닛의 실시예를 도시하는 도면.

도 9는 기록 캐리어로부터 잔여 비트스트림 신호를 재생하는 재생 장치에 포함된 도 7의 데이터 처리 장치를 도시하는 도면.

도 10은 전송 매체로부터 잔여 비트스트림 신호를 수신하는 수신 장치에 포함된 도 7의 데이터 처리 장치를 도시하는 도면.

도 11은 채널 디코더와 에러 정정 유닛이 더 제공된 재생 장치의 또 다른 실시예를 도시하는 도면.

도 12는 도 1의 장치에서 예측기 유닛의 또 다른 실시예에 대한 변환 테이블의 도출을 도시하는 도면.

도 13은 데이터 처리 장치의 또 다른 실시예를 도시하는 도면.

도 14는 도 14의 장치에 의해 구해진 잔여 비트스트림 신호를 원 오디오 신호의 레플리카로 재변환하는 데이터 처리 장치의 실시예를 도시하는 도면.

도 15는 기록 장치에서 데이터 압축 유닛의 응용을 도시하는 도면.

도 16은 재생 장치에서 데이터 확장 유닛의 응용을 도시하는 도면.

도 17A는 도 1의 1 비트 A/D 변환기의 출력 신호 주파수 스펙트럼을 도시하는 도면.

도 17B는 같은 출력 신호의 주파수 스펙트럼을 더 작은 주파수 범위로 도시하는 도면.

도 18은 도 1의 장치의 수정을 도시하는 도면.

도 19는 산술 코드가 제공되는 데이터 처리 장치를 도시하는 도면.

도 20은 산술 디코더가 제공되는 데이터 처리 장치를 도시하는 도면.

본 발명의 목적은 비교적 간단한 방법으로 무손실 코더에 의해 데이터 압축될 수 있도록 오디오 신호 처리를 위한 데이터 처리 장치를 제공하는 것이다. 또한, 본 발명의 목적은 처리된 비트스트림 신호를 오디오 신호의 레플리카로 재변환하기 위해 대응하는 데이터 처리 장치를 제공하는 것이다.

본 발명에 따른 데이터 처리 장치는,

- 오디오 신호를 수신하는 입력 수단,

- 1 비트의 비트스트림 신호를 얻도록 오디오 신호에 변환을 실행하고, 시그마델타(sigma-delta) 변조기 수단을 포함하는 변환 수단,

- 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단,

- 잔여 비트스트림 신호를 얻도록 비트스트림 신호와 예측된 비트스트림 신호를 조합하는 신호 조합 수단, 및

- 잔여 비트스트림 신호를 공급하는 출력 수단을 포함한다.

본 발명은 다음의 인식을 근거로 한다. 비트스트림 신호는 상당한 용량을 갖는다. 이를 설명하기 위해: 현재 제안되는 새로운 표준의 광학 오디오 디스크에서, 디스크는 64.f_s에서 샘플링된 두 채널의 비트스트림 변환 오디오 신호를 포함하게 된다. 여기서, f_s = 44.1 kHz이다. 이는 현재 CD 오디오 디스크 보다 4배 더 높은 비율에 해당한다. 본 출원인 명의로 앞서 출원되었지만 아직 공표되지 않은 특허 출원 no. 96202807.2에서 논의된 바와 같이, 본 설명의 끝부분에 주어지는 관련된 문서 목록중 문서 D7은 고정된 호프만 테이블 부호화(Huffman table coding)와 같이, 이미 낮은 복잡성의 무손실 부호화 알고리즘으로서, 이 용량을 특정 범위로 줄일 수 있다. 렘펠 지브(Lempel-Ziv)와 같이, 더 난해하고 더 복잡한 알고리즘을 사용해 더 높은 무손실 압축 비율이 얻어질 수 있음이 실험으로 밝혀졌다.

주로 오디오/음성 부호화에서는 선형 예측이 강력한 기술로 공지되어 있다. 양자화에 앞서 음성/오디오 신호로부터 용장도(redundancy)를 제거함으로서, 양자화 이후의 신호 엔트로피(entropy)가 현저하게 감소될 수 있다. 예측기의 입력 및 출력에서의 신호는 부동 소수점이나 다수의 비트로 표현된다.

비트스트림 신호의 무손실 부호화에서, 알고리즘의 복잡성은 특히 디코더측에서 중요하다. 그러나, 일반적으로, 무손실 부호화 알고리즘의 실행도는 복잡성에 매우 관련된다.

본 발명에 따라, 예측은 비트스트림 신호, 즉 '0'이나 '1'인 단 2가지의 다른 표현 기호를 갖는 신호상에서 사용된다. 이는 한계의 과외 복잡성에 대해서만 무손실 압축 실행도를 증거시키는 이점을 갖는다.

결과 신호의 통계에서 3차 예측이 상당한 효과를 갖는다는 것이 이미 실험으로 밝혀졌다. 예비 처리 단계인 예측에 의해, 데이터 압축 이전에, '1'비트의 확률은 50 %에서 약 20 %로 떨어질 수 있다. 이 효과는 본 발명에 따른 장치의 출력이 길게 연속되는 '0'을 포함하여 간단한 호프만 부호화 또는 런-렝스 부호화(run-length coding)에 의해 실행될 수 있다는 점이다.

오디오 신호는 아날로그 형태나 디지탈 형태로 적용될 수 있다. 본 발명에 따라 아날로그 오디오 신호를 1 비트 A/D 변환기(또한, 비트스트림 변환기나 시그마 델타 변조기라 칭하여지는)로 A/D 변환할 때, A/D 변환된 오디오 신호는 일반적으로 주파수 44.1 kHz 또는 48 kHz의 배수인 주파수로 샘플링된다. 1 비트 A/D 변환기의 출력은 비트스트림 신호(bitstream signal)라 칭하여지는 이진수 신호이다. 오디오 신호가 예를 들면, 44.1 kHz에서 예를 들면, 샘플 당 16비트로 표현되는 샘플들로 샘플링되어 디지털 형태로 공급될 때, 이 디지털 오디오 신호는 이 샘플링 주파수 44.1 kHz(또는 48 kHz)의 배수인 주파수로 오버샘플링(oversampling)되어, 결과적으로 1 비트의 비트스트림 신호가 된다.

오디오 신호를 1 비트의 비트스트림 신호로 변환하는 것은 다수의 이점을 갖는다. 비트스트림 변환은 더 간단한 복호화 회로의 또 다른 이점을 갖는 저질의 복호화나 고질의 복호화의 가능성을 갖는 고질의 부호화 방법이다. 이에 대하여, 관련된 문서 목록에 있는 문서 D2인 반 데르 캄(J.J. van der Kam)에 의한 출판물 '하이파이 오디오 신호의 아날로그 대 디지탈 변환을 위한 디지털 격감 필터(digital decimating filter)', 및 관련된 문서 목록에 있는 문서 D3인 차오(Kirk C.H. Chao)에 의한 'A/D 변환기를 오버샘플링하는 삽입 변조기에 대한 고차원적 토폴로지(topology)'를 참고한다.

1 비트 D/A 변환기는 예를 들면, 비트스트림 오디오 신호를 아날로그 오디오 신호로 재변환하는 CD 플레이어(player)에서 사용된다. 그러나, CD 디스크 상에 기록된 오디오 신호는 디스크에 기록되기 이전에 데이터 압축되지 않는다.

1 비트 A/D 변환기의 결과 비트스트림 신호는 대략적으로 말하면, "잡음과 같은" 주파수 스펙트럼을 갖는 랜덤 신호인 것으로 종래 기술에서 공지되어 있다. 이러한 종류의 신호는 데이터 압축하기 힘들다.

그러나, 놀랍게도, 예를 들어 무손실 코더를 사용해 데이터 압축 이전에 예측 단계를 적용하면, 1 비트 A/D 변환기로부터의 비트스트림 신호가 잡음 특성을 갖더라도, 현저한 데이터 감소가 얻어질 수 있음이 확립되었다.

본 발명의 상기 및 다른 특징이 하기의 도면의 설명에서 기술된 실시예로부터 명확해질 것이고, 더 나아가 실시예에 대해 기술하기로 한다.

도 1은 본 발명에 따른 데이터 처리 장치의 실시예를 도시하는 것으로, 오디오 신호를 수신하는 입력 단자(1)를 포함한다. 본 예에서, 오디오 신호는 아날로그 오디오 신호이다. 입력 단자(1)는 시그마 델타 변조기(sigma-delta modulator)라 칭하여지는 1 비트 A/D 변환기(4)의 입력(2)에 연결된다. 1 비트 A/D 변조기(4)의 출력은 예측기 유닛(10)의 입력(8) 뿐만 아니라 신호 조합 유닛(42)의 제 1 입력(40)에 연결된다. 예측기 유닛(10)의 출력(12)은 신호 조합 유닛(42)의 제 2 입력(44)에 연결되고, 그의 출력(48)은 출력 단자(14)에 연결된다.

1 비트 A/D 변환기(4)는 출력(6)에 공급되는 비트스트림 신호를 얻기 위해 오디오 신호에 대해 1 비트 A/D 변환을 실행하도록 적용된다. 이를 위해, A/D 변환기(4)는 입력(16)을 통해 N.f_s와 같은 샘플링 주파수를 수신한다. f_s는 예를 들면, 32 kHz, 44.1 kHz, 또는 48 kHz와 같은 주파수이고, N은 64와 같은 큰 수이다. 오디오 신호는 예를 들면, 2.8224 MHz(64 x 44.1 kHz)의 샘플링 주파수로 A/D 변환기(4)에서 샘플링된다. 그래서, A/D 변환기의 출력(6)에서 나타나는 비트스트림 신호는 2.8224 MHz의 비트율을 갖는다.

예측 수단(10)은 출력(12)에서 예측된 비트스트림 신호를 얻기 위해 입력(8)에 인가된 비트스트림 신호에 예측 단계를 실행하도록 적용된다. 신호 조합 수단(42)은 출력(14)에 공급되는 잔여 비트스트림 신호를 얻기 위해 입력(40)에 인가된 비트스트림 신호와 입력(44)에 인가된 예측 비트스트림 신호를 조합하도록 적용된다.

도 17A는 5 kHz 싸인파 형태인 입력 신호에 대해 A.D 변환기(4)의 출력(6)에서 주어지고 2.8224 MHz의 샘플링 주파수로 샘플링된 비트스트림 신호의 신호 스펙트럼을 도시한다. 스펙트럼은 0 Hz와 1.4 MHz 사이의 주파수를 도시한다. 도 17B는 도 17A에 도시된 스펙트럼의 일부, 즉 0 Hz와 100 kHz 사이의 일부를 도시하는 것으로, 비트스트림 신호에 포함된 5 kHz 싸인파를 보다 명백히 도시한다. 비트스트림 신호의 잡음과 같은 특성은 특히, 더 높은 주파수 영역에서 명백히 볼 수 있고, 이는 상기 잔여 신호를 얻도록 비트스트림 신호의 예측 버전과 비트스트림 신호의 연속되는 신호 조합으로, 상기 신호에 예측 단계를 실행하는 것이 잔여 신호의 엔트로피(entropy)에 상당한 양의 감소를 주지 못함을 의미하는 것같이 보이고, 예측기 유닛의 입력 신호와 비교해 이러한 잔여 신호의 엔트로피 감소는 예측기 유닛의 일반적인 목적이다.

이와 반대로, 조사해 보면, 비트스트림 신호의 잡음과 같은 특성에도 불구하고, 예측 단계를 실행함으로서 잔여 비트스트림 신호의 엔트로피에서 현저한 감소가 얻어질 수 있음이 명백해진다.

예측기 유닛(10)은 임의의 형태를 가질 수 있고, 예측기 유닛(10)의 출력 신호가 비트스트림 신호의 예측 버전이 되도록 계수가 선택된(또는 도출된) FIR 필터 또는 IIR 필터를 포함할 수 있다.

예측기 유닛(10)의 또 다른 실시예는 도 2 및 도 3을 참고로 더 설명된다. 도 2는 예측기 유닛(10)의 일부를 도시하는 것으로, 예측기 유닛(10)의 입력(8)에 연결된 입력을 갖는 3개 비트 쉬프트 레지스터(20)를 포함한다. 쉬프트 레지스터(20)에 3개 클럭 펄스(도시되지 않은)가 인가되면, 입력(8)에 인가된 비트스트림 신호의 연속되는 3개의 비트들 x₁, x₂, x₃은 쉬프트 레지스터(20)로 쉬프트된다. 예측기 유닛(10)의 입력(8)에 연결된 입력(24)을 갖는 검출기(22)가 주어진다. 검출기는 비트스트림 신호에서의 후속되는 3개 비트들 x₁, x₂, x₃에 바로 이어지는 다음 비트 x₄의 비트 값을 검출한다. 또한, '0' 비트가 특정한 3비트의 비트 시퀀스 x₁, x₂, x₃에 이어지는 회수와 '1' 비트가 동일의 특정한 3비트의 비트 시퀀스에 이어지는 회수를 카운트하는 카운터(26)가 주어진다. 이는 모두 8개의 가능한 3비트의 비트 시퀀스 x₁, x₂, x₃에 대해 행해진다.

다른 방법으로 설명된다. 3 비트 시퀀스 '100'이 쉬프트 레지스터(20)에 저장되고, 검출기(24)는 다음 비트 x₄가 '0'인 것으로 검출한다고 가정한다. 그 결과로, 칸(28)에 있는 수 N_4,0은 1 만큼 증가된다. 다음 클럭 펄스가 쉬프트 레지스터(20)에 인가되면, 쉬프트 레지스터(20)에 저장된 3-비트 단어는 '000'과 같다. 이제는 다음 비트 x₄가 '1'과 같다고 가정한다. 그 결과로, 칸(30)에 있는 수 N_0,1은 1 만큼 증가된다.

이 과정은 비트스트림 신호의 비교적 큰 부분에 대해 계속된다. 비트스트림 신호의 일부가 이 방법으로 처리되었을 때, 칸(28 및 29)은 수 N_i,0, N_i,1로 채워지고, 이들은 칸(32)에 주어진 제 i의 3-비트 시퀀스에 이어지는 다음 비트로서 각각 '0'비트 또는 '1'비트가 발생하는 회수를 나타낸다. 본 예에서는 i가 0에서 7로 이어진다.

다음에는 칸(32)에서 제 i 비트 시퀀스에 대한 카운트 수 N_i,0 및 N_i,1 중 최고가 되는 이진수값('0' 또는 '1')을 취함으로서, 칸(32)에 있는 각 3-비트 시퀀스 x₁, x₂, x₃에 대한 칸(28 및 30)의 수로부터 예측된 이진수값 x₄'가 도출된다. 한 예로, N_4,0이 78이고 N_4,1이 532이면, 3-비트의 비트 시퀀스 '100'의 발생에 응답한 예측 비트 x4'는 '1'로 선택된다. 그래서, 변환 테이블은 칸(32 및 34)을 포함하여 도출될 수 있으므로, 쉬프트 레지스터(20)에 저장된 8개의 가능한 3-비트 시퀀스 각각에 대해, 대응하는 예측 비트 x₄'가 발생될 수 있다. 3-비트의 비트 시퀀스(i)에 대해 동일의 카운트 값 N_i,0 및 N_i,1이 도출되는 경우에는 예측 비트값으로서 두 개의 이진수값 '0' 또는 '1' 중 하나가 무작위로 선택될 수 있다.

여기서, 각 3-비트의 비트 조합에 대한 두 카운터는 상기 3-비트의 비트 조합에 이어지는 '0' 및 '1'의 수를 카운트하는데 사용됨을 주목하여야 한다. 이에 불구하고, 3-비트의 비트 조합에 이어서 '0' 비트가 발생되면 증가되어 카운트되고 3-비트의 비트 조합에 이어서 '1' 비트의 발생에 응답하여서는 감소되어 카운트될 수 있는 단 하나의 카운트만을 사용할 수 있다. 테스트 과정의 끝부분에서의 카운트 값이 테스트 과정의 시작부분에서 보다 더 높으면, 예측된 비트는 '0'으로 선택된다. 카운트 값이 테스트 과정의 시작부분에서의 카운트 값보다 더 낮은 것으로 나타나면, 예측 비트는 '1'로 선택된다.

처리되는 신호가 실질적으로 시간 불변적이면, 비트스트림 신호의 다음 부분으로부터 변환 테이블을 도출할 때, 동일의 예측값 x₄'가 얻어질 수 있다. 이러한 경우, 변환 테이블은 한 번 도출되는 것으로 충분하다. 변하는 특성을 갖는 비트스트림 신호에 대해서는 매번 비트스트림 신호의 이어지는 부분으로부터 변환 테이블을 도출하고 자체의 도출된 변환 테이블을 사용해 그 비트스트림 부분을 예측하도록 요구된다.

도 3은 신호 조합 유닛(42)과 함께 예측 신호(10)의 더 상세한 버전을 도시한다. 예측기 유닛(10)의 입력(8)은 신호 조합 유닛(42)의 제 1 입력(40)에 연결된다. 도 2를 참고로 상술된 방법으로 도출되는 변환 테이블을 포함하는 변환 수단(26')의 출력(46)은 신호 조합 유닛(42)의 제 2 입력(44)으로 연결되고, 그의 출력(48)은 데이터 처리 장치의 출력(14)에 연결된다. 신호 조합 유닛(42)은 EXOR의 형태가 될 수 있지만, 조합 유닛(42)은 EXNOR과 같이 다른 조합이 될 수도 있다.

쉬프트 레지스터(20)에 저장된 3-비트의 비트 시퀀스 x₁, x₂, x₃에 응답하여, 변환 유닛(26')은 출력(46)에 비트 x₄'를 공급한다. 이 비트 x₄'는 조합 유닛(42)과 쉬프트 레지스터(20)의 입력에 주어지는 비트 x₄의 예측이다. 조합 유닛(42)은 잔여 비트를 얻도록 비트 x₄와 x₄'을 조합한다. 연속되는 클럭 신호(도시되지 않은)에 대해, 쉬프트 레지스터(20)의 입력에 주어지는 비트 x₄는 쉬프트 레지스터(20)로 쉬프트되므로, 새로운 3-비트의 비트 시퀀스가 쉬프트 레지스터(20)에 저장된다. 변환 유닛(26')은 쉬프트 레지스터(20)에 저장된 이 새로운 3-비트의 비트 시퀀스에 응답하여 새로운 예측 비트 x₄'를 발생한다. 신호 조합 유닛(42)은 새로운 잔여 비트를 얻도록 입력(40)에 지금 주어지는 새로운 비트 x₄와 이 새로운 예측 비트 x₄'를 조합한다. 이 방법으로, 잔여 비트스트림 신호가 얻어진다.

조합 유닛(42)은 EXOR이고, 잔여 신호는 다음의 특성을 갖는 것으로 가정한다. 비트 x₄ 및 x₄'는 '0'이나 '1'로 같다고 가정한다. EXOR에 의해 공급되는 잔여 비트는 '0'이다. 이제는 비트 x₄와 x₄'가 서로 같지 않다고 가정한다. 그 결과로, EXOR(42)에 의한 잔여 비트로서 '1'이 발생된다. 그래서, 잔여 신호에서 '1'비트의 발생은 조합 유닛(42)의 입력(44)에 인가된 예측 비트스트림 신호와 입력(40)에 인가된 비트스트림 신호 사이의 에러에 대한 측정이 된다.

도 4는 도 1에 도시된 데이터 처리 장치를 포함하는 기록 장치의 실시예를 도시하는 것으로, 도 3에 도시된 예측기 유닛을 포함한다. 기록 장치는 또한 잔여 비트스트림 신호를 데이터 압축된 잔여 비트스트림 신호로 데이터 압축하는 데이터 압축 유닛(150)과, 데이터 압축된 잔여 비트스트림 신호를 기록 캐리어(52)상의 트랙(track)에 기록하는 기록 유닛(50)을 포함한다. 본 예에서, 기록 캐리어(52)는 자기 기록 캐리어이므로, 기록 유닛(50)은 잔여 비트스트림 신호를 기록 캐리어(52)에 기록하기 위해 적어도 하나의 자기 헤드(head)(54)를 포함한다. 그러나, 기록 캐리어는 CD 디스크나 DVD 디스크와 같은 광학 기록 캐리어가 될 수 있다.

도 5는 도 1에 도시된 데이터 처리 장치를 포함하여, 오디오 신호를 전송 매체(TRM)를 통해 전송하는 전송기의 실시예를 도시하는 것으로, 도 3에 도시된 예측기 유닛을 포함한다. 전송기는 다시 데이터 압축 유닛(150)을 포함하고, 또한 데이터 압축된 잔여 비트스트림 신호를 전송 매체(TRM)에 적용시키는 전송 유닛(60)을 포함한다. 전송 유닛(60)은 안테나(62)를 포함할 수 있다.

무선 주파수 링크(link)나 기록 캐리어와 같은 전송 매체를 통한 전송은 일반적으로 전송될 데이터 압축된 잔여 신호에 실행되는 에러 정정 부호화와 채널 부호화를 요구한다. 도 6은 도 4의 기록 배열에 대해 데이터 압축된 잔여 신호에 실행되는 신호 처리 단계를 도시한다. 그러므로, 도 6의 기록 배열은 종래 기술에서 이미 공지된 에러 정정 엔코더(56), 또한 종래 기술에서 이미 공지된 채널 엔코더(58)를 포함한다.

상기에서는 일부 응용에서, 비트스트림 신호를 처리하는데 고정된 변환 테이블을 사용하는 것으로 충분하다고 언급되었다. 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환하면, 고정된 변환 테이블로 또한 충분하다. 비트스트림 신호의 연속되는 부분에 대해 잔여 비트스트림 신호를 발생하기 위해 매번 대응하는 변환 테이블이 결정될 필요가 있는 응용에서는 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환할 때 문제의 부분에 대해 동일의 변환 테이블을 사용할 것이 요구된다. 이 경우에는 수신되면 재변환을 가능하게 하도록 잔여 신호와 함께 연속되는 다양한 부분에 대해 사용되는 변환 테이블을 나타내는 사이드 정보를 전송할 것이 요구된다.

또 다른 예로, 도 1의 처리 장치에서 단 2개의 변환 테이블을 사용하는 것으로 충분한 것으로 나타나면, 이러한 사이트 정보는 간단히 두 변환 테이블 중 하나를 선택하는 선택 신호가 될 수 있다. 대응하는 재변환 장치는 또한 2개의 변환 테이블을 포함할 수 있고, 선택 신호는 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환하도록 두 변환 테이블 중 하나를 선택하는데 사용될 수 있다.

그러나, 비트스트림 신호의 일부에 대해 변환 테이블을 도출할 때, 이 변환 테이블에 대응하는 사이드 정보를 재변환기 장치에 전송할 필요가 절대적으로 필요하지는 않음을 주목하여야 한다. 재변환기 장치는 그 자체로 변환 테이블을 발생할 수 있다. 재변환 장치에서의 예측기 유닛은 시작부분에서 낮은 예측 정확도를 갖게 되지만, 예측 변환 테이블을 얻도록 스스로를 '학습(learn)'하여, 실질적으로 전송기 장치에서 사용되는 변환 테이블과 동일해진다.

도 7은 본 발명에 따른 제 2 데이터 처리 장치의 실시예를 도시하는 것으로, 이는 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환할 수 있다. 장치는 도 1의 데이터 처리 장치에 의해 공급되는 바와 같이, 잔여 비트스트림 신호를 수신하는 입력 단자(70)를 갖는다. 입력 단자(70)는 신호 조합 유닛(88)의 제 1 입력(86)에 연결되고, 이는 예측기 유닛(74)의 입력(72) 뿐만 아니라 1 비트 D/A 변환기(80)의 입력(78)에 연결되는 출력(76)을 갖는다. 예측기 유닛(74)의 출력(98)은 신호 조합 유닛(88)의 제 2 입력(101)에 연결된다. D/A 변환기(80)의 출력(82)은 출력 단자(84)에 연결된다.

도 7의 장치는 입력(70)을 통해 잔여 비트스트림 신호를 수신하고, 이는 신호 조합 유닛(88)의 입력(86)에 공급된다. 신호 조합 유닛(88)은 재변환된 비트스트림 신호를 얻도록 입력(101)을 통해 수신된 예측 비트스트림 신호와 입력(86)을 통해 수신된 잔여 비트스트림 신호를 조합하여, 재변환된 비트스트림 신호를 출력(76)에 공급한다. 예측기 유닛(74)은 출력(98)에서 상기 예측된 비트스트림 신호를 얻도록 재변환된 비트스트림 신호에 대해 예측 단계를 실행한다. D/A 변환기 유닛(80)은 원 오디오 신호의 레플리카를 얻도록 재변환된 비트스트림 신호에 대해D/A 변환을 실행하고, 이를 출력 단자(84)에 공급한다.

예측기 유닛(74)은 임의의 형태를 가질 수 있고, 예측기 유닛(74)의 출력 신호가 비트스트림 신호의 예측된 버전이 되도록 필터의 계수가 선택되는(또는 도출되는) FIR 필터 또는 IIR 필터를 포함할 수 있다.

예측기 유닛(74)의 또 다른 실시예가 도 8을 참고로 더 설명된다. 예측기 유닛(74)의 입력(72)은 3개의 비트들 쉬프트 레지스터(94)의 입력(92)에 연결된다. 쉬프트 레지스터(94)에서 3 비트 위치의 3개 출력은 대응하는 변환 유닛(96)의 입력에 연결된다. 변환 유닛(96)은 도 2 및 도 3을 참고로 상술되고 논의된 변환 테이블을 포함한다. 변환 유닛(96)의 출력(98)은 신호 조합 유닛(88)의 제 2 입력(101)에 연결된다. 신호 조합 유닛(88)은 EXOR의 형태가 될 수 있지만, 조합 유닛(88)은 EXNOR과 같은 다른 구성이 될 수도 있다. 도 3의 신호 조합 유닛(42)이 EXOR이면, 도 8의 신호 조합 유닛(88)은 또한 원 비트스트림 신호의 레플리카를 재발생하기 위해 EXOR이 되어야 함이 명백하다.

쉬프트 레지스터(94)에 저장된 3-비트의 비트 시퀀스 x₁, x₂, x₃에 응답하여, 변환 유닛(96)은 도 2 및 도 3을 참고로 상술된 방법으로 비트 x₄'을 출력(98)에 공급한다. 이 비트 x₄'는 조합 유닛(88)에 의해 다음 클럭 펄스에 공급되고 쉬프트 레지스터(94)의 최우측 저장 위치에 새로운 비트 x₃으로 저장될 비트 x₄의 예측이다. 조합 유닛(88)의 입력(86)에 주어지는 잔여 비트는 원 비트스트림 신호에서 원 비트 x₄의 레플리카를 얻도록 예측된 비트 x₄'와 조합된다. 잔여 비트가 '0'이라, 도 1 및 도 3의 장치에서 정확한 예측이 실행되었음을 의미하면, 예측 비트 x₄'와 잔여 비트의 조합은 결과적으로 조합 유닛(88)의 출력(90)에서 나타나는 비트 x₄'의 비트 값을 제공한다. 잔여 비트가 '1'이라, 도 1 및 도 3의 장치에서 정확하지 않은 예측이 실행되었음을 의미하면, 예측 비트 x₄'과 잔여 비트의 조합은 결과적으로 조합 유닛(88)의 출력(90)에서 나타나는 비트 x₄'의 역 비트 값을 제공한다. 두 경우 모두에서, 비트 x₄의 정확한 레플리카가 조합 유닛(88)의 출력(76)에서 나타나게 된다.

연속되는 클럭 신호(도시되지 않은)에 대해, 쉬프트 레지스터(94)의 입력에 주어지는 비트 x4는 쉬프트 레지스터(94)로 쉬프트되므로, 새로운 3-비트의 비트 시퀀스가 쉬프트 레지스터(94)에 저장된다. 변환 유닛(96)은 쉬프트 레지스터(94)에 저장된 새로운 3-비트의 비트 시퀀스에 응답해 새로운 예측 비트 x₄'를 발생한다. 신호 조합 유닛(88)은 비트스트림 신호에서 다음 비트 x₄의 레플리카를 얻도록 입력(86)에 인가된 잔여 비트스트림 신호에서 다음 잔여 비트와 이 새로운 예측 비트 x₄'를 조합한다. 이 방법으로 비트스트림 신호의 레플리카가 구해진다.

도 9는 재생 장치에 포함된 도 7의 데이터 처리 장치를 도시한다. 재생 장치는 또한 원 잔여 비트스트림 신호의 레플리카를 얻도록 데이터 압축된 잔여 비트스트림 신호를 데이터 확장시키는 데이터 확장 유닛(162)과, 기록 캐리어(52)상의 트랙으로부터 데이터 압축된 잔여 비트스트림 신호를 판독하는 판독 유닛(100)을 포함한다. 본 예에서, 기록 캐리어(52)는 자기 기록 캐리어이므로, 판독 유닛(100)은 기록 캐리어(52)로부터 데이터 압축된 잔여 비트스트림 신호를 판독하기 위한 적어도 하나의 자기 헤드(102)를 포함한다. 그러나, 기록 캐리어는 CD 디스크나 DVD 디스크와 같은 광학 기록 캐리어가 될 수 있다.

도 10은 전송 매체(TRM)를 통해 오디오 신호를 수신하는 수신기의 실시예를 도시하는 것으로, 도 7에 도시된 바와 같은 데이터 처리 장치를 포함한다. 수신기는 또한 데이터 확장 유닛(162)과 전송 매체(TRM)로부터 데이터 압축된 잔여 비트스트림 신호를 수신하는 수신 유닛(105)을 포함한다. 수신 유닛(105)은 안테나(107)를 포함할 수 있다.

상술된 바와 같이, 무선 주파수 링크나 기록 캐리어와 같은 기록 매체를 통한 전송은 일반적으로 전송되는 데이터 압축된 잔여 신호에 실행되는 에러 정정 부호화 및 채널 부호화를 요구하므로, 수신되면, 대응하는 채널 복호화 및 에러 정정이 실행될 수 있다. 도 11은 도 9의 재생 배열에서 판독 수단(100)에 의해 수신된 수신 신호에 실행되는 채널 복호화 및 에러 정정의 신호 처리 단계를 도시한다. 그러므로, 도 11의 재생 배열은 데이터 압축된 잔여 비트스트림 신호의 레플리카를 얻도록 종래 기술에서 이미 공지된 채널 디코더(110)와, 종래 기술에서 이미 공지된 에러 정정 유닛(112)을 포함한다.

상기에서는 일부 응용에서, 도 1 및 도 3의 장치내의 비트스트림 신호를 처리하는데 고정된 변환 테이블을 사용하는 것으로 충분하다고 언급되었다. 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환하면, 또한 고정된 변환 테이블로 충분하므로, 도 7 및 도 8의 처리 장치에 사이드 정보가 전송될 필요가 없다. 잔여 비트스트림 신호를 발생하도록 비트스트림 신호의 연속되는 일부에 대해, 도 1 및 도 3의 장치에서 매번 대응하는 변환 테이블이 결정될 필요가 있는 응용에서는 도 7 및 도 8의 장치에서 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환할 때 문제가 되는 부분에 대해 동일의 변환 테이블을 사용할 것이 요구된다. 이러한 경우에, 수신되면 재변환을 가능하게 하도록 잔여 신호와 함께 연속되는 다양한 부분에 대해 사용되는 변환 테이블을 나타내는 사이드 정보를 전송할 것이 요구된다. 한 예로, 이 사이드 정보는 도 1 및 도 3의 장치가 기록 장치에 수용되고 도 7 및 도 8의 장치가 도 9 또는 도 11의 재생 장치에 포함되는 응용과 같이, 기록 캐리어(52)에 기록될 필요가 있고, 재생되려면, 이는 상기 기록 캐리어로부터 재생된다.

도 1의 처리 장치에서 단 2개의 변환 테이블을 사용하는 것으로 충분하다고 나타나면, 이러한 사이드 정보는 간단히 2개의 변환 테이블 중 하나를 선택하는 선택 신호가 될 수 있다. 대응하는 재변환 장치는 또한 2개의 변환 테이블을 포함할 수 있고, 선택 신호는 잔여 비트스트림 신호를 원 비트스트림 신호의 레플리카로 재변환하도록 2개의 변환 테이블 중 하나를 선택하는데 사용될 수 있다.

상술된 실시예는 비트스트림 신호에서 3개의 연속되는 비트(x₁, x₂, x₃)의 시퀀스에 이어지는 1 비트(x₄')의 예측을 근거로 한다. 일반적으로, 예측기 유닛은 비트스트림 신호내의 연속되는 n 비트로부터 m개의 예측 비트를 예측할 수 있고, 상기 m개의 예측 비트는 비트스트림 신호내의 상기 연속되는 n 비트에 뒤이어지는 비트스트림 신호에서의 m개의 후속 비트들의 예측 버전이다. 여기서, n과 m은 0 보다 큰 정수이다.

도 12는 비트스트림 신호에서 연속되는 비트 x₁, x₂, x₃, x₄의 시퀀스로부터 하나 이상의 예측 비트를 예측할 수 있는 변환 테이블을 도출하는 방법의 예를 도시한다. 도 12는 또 다른 예측기 유닛(10')의 일부분을 도시하는 것으로, 예측기 유닛(10')의 입력(8)에 연결된 입력을 갖는 4개의 비트들의 쉬프트 레지스터(20')를 포함한다. 4개의 클럭 펄스(도시되지 않은)를 쉬프트 레지스터(20')에 인가하면, 입력(8)에 인가된 비트스트림 신호의 연속되는 4개의 비트들 x₁, x₂, x₃, x₄는 쉬프트 레지스터(20')로 쉬프트된다. 예측기 유닛(10')의 입력(8)에 연결된 입력(24)을 갖는 검출기(22')가 주어진다. 검출기(22')는 비트스트림 신호에서의 후속되는 4개의 비트들 x₁, x₂, x₃, x₄에 바로 이어지는 다음 2 비트 x₅, x₆의 비트 값을 검출한다. 또한, 특정한 4비트의 비트 시퀀스 x₁, x₂, x₃, x₄에 '0' 비트가 이어지는 회수, 동일의 특정한 4비트의 비트 시퀀스에 '1' 비트가 이어지는 회수, 동일의 특정한 4비트의 비트 시퀀스 x₁, x₂, x₃, x₄에 2비트의 비트 시퀀스 '00'이 이어지는 회수, 동일의 특정한 4비트의 비트 시퀀스에 2비트의 비트 시퀀스 '01'이 이어지는 회수, 동일의 특정한 4비트의 비트 시퀀스 x₁, x₂, x₃, x₄에 2비트의 비트 시퀀스 '10'이 이어지는 회수, 및 동일의 특정한 4비트의 비트 시퀀스에 2비트의 비트 시퀀스 '11'이 이어지는 회수를 카운트하는 카운터(26'')가 주어진다. 여기서, 2-비트의 비트 조합 'b₁, b₂'는, 제 1 비트 b₁이 비트 x₅이고, 제 2 비트 b₂가 비트 x₆이 되도록 표시됨을 주목하여야 한다.

검출기(22')는 두 비트 x₅, x₆이 '01'과 같게 검출된 것으로 가정한다. 그 결과로, 카운터(26'')는 칸(28')에 있는 카운트 값 N_i,0을 1 만큼 증가시키고 칸(30') 에 있는 카운트 값 N_i,3을 1 만큼 증가시킨다. 여기서, i는 0에서 15로 변하고, 도 12의 테이블 중 칸(32')에 주어진 i 번째 4비트의 비트 시퀀스에 대응한다.

다음에는 P가 반드시 2와 같을 필요는 없지만 그 보다 더 큰 경우에서, 도 12의 장치에 다수의 P 클럭 펄스가 인가되면, 비트스트림 신호의 또 다른 4-비트의 비트 시퀀스 x₁, x₂, x₃, x₄가 쉬프트 레지스터(20')에 저장된다. 검출기(22')는 상기 4-비트의 비트 시퀀스에 이어지는 비트스트림 신호에서의 다음 2 비트 x₅, x₆의 비트 값을 검출한다. 다음 두 비트가 '11'과 같다고 가정한다. 그 결과로, 카운트(26'')는 칸(29')에 있는 카운트 값 N_i,1을 1 만큼 증가시키고 칸(31')에 있는 카운트 값 N_i,5를 1 만큼 증가시킨다. 여기서, i는 쉬프트 레지스터(20')에 저장된 4비트의 비트 시퀀스에 대응하고, 도 12의 테이블 중 칸(32')에 주어진 제 I 의 4비트의 비트 시퀀스인 것으로 가정된다.

이 과정은 여러 번 반복되므로, 모두 16개의 가능한 4-비트의 비트 시퀀스 x₁, x₂, x₃, x₄에 대해, 카운트값 N_i,0 내지 N_i,5가 얻어진다. 카운트값 N_i,0 내지 N_i,5는 칸(32')에 주어진 제 i 의 4-비트 시퀀스에 이어지는 1비트 및 2비트의 비트 시퀀스의 발생 회수를 나타낸다.

다음에는 칸(32)에 있는 각 4-비트 시퀀스 x₁, x₂, x₃, x₄에 대해, 칸(28', 29, ... 31)에 있는 카운트 값을 근거로, 예측된 이진수 값 x₅'이나 예측된 2비트 이진수 시퀀스 x₅'x₆'가 도출된다.

칸(32')에 있는 제 i 의 4비트의 비트 시퀀스에 대한 6개의 카운트 값 N_i,0 내지 N_i,5 중 카운트 값 N_i,0 또는 카운트 값 N_i,1이 실질적으로 다른 모든 것 보다 더 크다고 가정한다. 이 경우에는 예측 비트 x₅'로서 '0' 비트 또는 '1' 비트를 각각 선택하도록 결정할 수 있다. N_i,0 및 N_i,2는 다른 4개의 카운트 값보다 더 크지만 많이 다르지 않다고 가정한다. 이 경우에서는 제 i 비트 시퀀스에 대한 예측 비트 x₅', x₆'로서 비트 조합 '00'을 선택하도록 결정할 수 있다.

이 방법으로, 구해진 변환 테이블은 비트스트림 신호에서 특정한 4-비트의 비트 시퀀스에 이어지는 비트를 예측하는 예측 비트인 1 비트 값, 또는 비트스트림 신호에서 또 다른 특정한 4-비트의 비트 시퀀스에 이어지는 2-비트 단어를 예측하는 2-비트 예측 단어인 2-비트 이진수 단어를 포함하는 칸(33)을 포함할 수 있다.

도 13은 오디오 신호를 데이터 처리하는 데이터 처리 장치의 또 다른 실시예를 도시하는 것으로, 도 12를 참고로 설명된 바와 같은 변환 테이블의 형태로 변환 유닛(130)을 포함한다. 이는 변환 테이블이 도 12에 주어진 칸(32' 및 33)을 포함함을 의미하므로, 칸(32')에 주어진 바와 같은 특정한 4-비트의 비트 시퀀스 x₁, x₂, x₃, x₄를 수신하면, 변환 유닛(130)의 출력(131)에서는 특정한 예측 비트 x₅ 또는 2개의 특정한 예측 비트 x₅, x₆이 발생된다.

도 13의 장치에 대한 기능은 다음과 같다. 쉬프트 레지스터(20')에 저장된 특정한 4-비트의 비트 시퀀스에 응답하여, 변환 유닛(130)은 한 예로 '1'과 같은 1 비트 단어를 발생한다. 이는 4-비트 시퀀스 '0000'가 쉬프트 레지스터(20')에 저장될 때의 경우이다. 칸(33)은 도 12의 테이블 중 칸(32')을 참고하는 이러한 4-비트 시퀀스에 대해, 도 12의 테이블 중 칸(33)을 참고하여 '1' 비트가 예측됨을 도시한다. 예측된 비트 x₅'는 예측된 비트 x₅'가 입력(40)에서 주어진 비트스트림내의 실제 비트 x₅와 조합되는 조합 유닛(42)의 입력(44)에 공급된다. 다음에는 중앙 처리 유닛(132)에 의해 발생된 한 클럭 펄스에 대해, 쉬프트 레지스터(20')내의 정보는 한 위치만큼 좌측으로 쉬프트되므로, 비트 x₅는 이제 쉬프트 레지스터(20')의 최우측 저장 위치에 저장된다. 이 비트는 실제로 예측된 바와 같이 '1' 비트이었던 것으로 가정한다.

다음에, 변환 유닛은 도 12의 테이블 중 칸(32' 및 33)을 참고로, 쉬프트 레지스터(20')에 저장된 4-비트 시퀀스 '0001'를 2-비트 단어 '01'로 변환시키고, 2-비트 단어는 출력(131)에 공급된다. 중앙 처리 유닛(132)은 이때 2-비트 예측 단어 '01'이 조합 유닛(42)에서 비트스트림 신호에서의 실제 비트 x₅, x₆과 조합될 수 있도록 2개의 클럭 펄스를 발생한다. 2개의 클럭 펄스는 쉬프트 레지스터가 x₁과 x₂로 나타내지는 쉬프트 레지스터(20')내의 위치에 저장된 값 '0' 및 '1'을 갖도록 쉬프트 레지스터(20')에서 좌측으로 두 위치만큼 쉬프트되고, 상술된 실제 비트 x₅ 및 x₆은 이제 쉬프트 레지스터(20')에서 새로운 비트 x₃ 및 x₄로 저장된다. 그래서, 한 비트를 예측하면, 중앙 처리 유닛(132)은 순차적인 예측 단계가 실행된 이후에 한 클럭 펄스를 발생하는 반면, 2-비트 단어를 예측하면, 중앙 처리 유닛(132)은 시퀀스적인 단계가 실행되기 이전에 2개의 클럭 펄스를 발생한다.

비트스트림 신호의 시퀀스적인 부분에 대해, 대응하는 변환 테이블이 예를 들면, 도 12를 참고로 상술된 방법으로 먼저 도출된다고 가정하면, 잔여 비트스트림 신호를 수신할 때 재변환을 가능하게 하도록 잔여 비트스트림 신호와 함께 변환 테이블을 전송하는 것이 바람직하다. 도 13은 예측기 유닛(26''')과 중앙 처리 유닛(132) 사이의 연결(135)을 도시한다. 이 연결을 통하여, 도 12를 참고로 기술된 방법으로 유도되는 변환 테이블은 중앙 처리 유닛(132)에 공급되고, 뒤이어지는 전송 매체를 통해 잔여 비트스트림 신호와 함께 전송하도록 출력(137)에 공급될 수 있다.

도 14는 도 13에 의해 공급된 잔여 비트스트림 신호를 재변환하기 위한 대응 장치를 도시한다. 도 14의 장치는 신호 조합 유닛(88) 및 D/A 변환기(80)가 도 7의 신호 조합 유닛 및 D/A 변환기와 각각 같다는 면에서 도 7 및 도 8의 장치와 매우 유사하게 도시된다. 예측기 유닛(74')의 입력(72)은 4 비트 쉬프트 레지스터(94')의 입력(92)에 연결된다. 쉬프트 레지스터(94')에서 4 비트 위치의 4개 출력은 변환 유닛(96')의 대응하는 입력에 연결된다. 변환 유닛(96')은 도 12를 참고로 상술되고 논의된 변환 테이블을 포함한다. 변환 유닛(96')의 출력(98)은 신호 조합 유닛(88)의 제 2 입력(101)에 연결된다.

쉬프트 레지스터(94')에 저장된 4-비트의 비트 시퀀스 x₁, x₂, x₃, x₄에 응답하여, 변환 유닛(96')은 도 12를 참고로 상술된 방법으로 1 트 x₅'이나 2-비트 단어 x₅', x₆'을 출력(98)에 공급한다. 이 비트 x₅'는 변환 테이블(96')에 의해 주어지는 비트 x₅의 예측으로서, 조합 유닛(8)에 의해 다음의 클럭 펄스에 공급되고, 쉬프트 레지스터(94')의 최우측 저장 위치에 새로운 비트 x₄로서 저장된다. 조합 유닛(88)의 입력(86)에 주어지는 잔여 비트는 중앙 처리 유닛(140)에 의해 발생되는 클럭 펄스에 예측 비트 x₅'와 조합되어, 원 비트스트림 신호에서의 원 비트 x₅의 레플리카를 구한다. 잔여 비트가 '0'뒤이어지는, 도 13의 장치에서 정확한 예측이 실행되었음을 의미할 때, 예측 비트 x₅'와 잔여 비트의 조합은 비트 x₅'의 우측이 비트 x₅로 조합 유닛(88)의 출력(90)에 나타나게 한다. 잔여 비트가 '1'뒤이어지는, 도 13의 장치에서 정확하지 않은 예측이 실행되었음을 의미할 때, 예측 비트 x₅'와 잔여 비트의 조합은 비트 x₅'의 우측의 역이 비트 x₅로 조합 유닛(88)의 출력(90)에 나타나게 한다. 두 경우 모두에서, 조합 유닛(88)의 출력(76)에는 비트 x₅의 정확한 레플리카가 나타나게 된다.

2-비트 예측 x₅', x₆'은 변환 테이블(96')에 의해 발생된 2-비트 단어 x₅, x₆의 예측으로, 조합 유닛(88)에 의해 중앙 처리 유닛(140)의 다음 두 클럭 펄스에 공급되어 쉬프트 레지스터(94')의 가장 우측 2개 저장 위치에 새로운 2-비트 단어 x₃, x₄로 저장된다. 조합 유닛(88)의 입력(86)에 주어지는 2개의 잔여 비트는 원 비트스트림 신호에서의 원 2-비트 단어 x₅, x₆의 레플리카를 얻도록 예측된 2-비트 단어 x₅', x₆'과 조합된다. 2개의 잔여 비트가 '0, 0'뒤이어지는, 도 13의 장치에서 정확한 예측이 실행되었음을 의미할 때, 예측 비트 x₅', x₆'과 잔여 비트의 조합은 비트 x₅', x₆'의 우측이 비트 x_5,x₆으로 조합 유닛(88)의 출력(90)에 나타나게 한다. 잔여 비트가 '1, 1'뒤이어지는, 도 13의 장치에서 정확하지 않은 예측이 실행되었음을 의미할 때, 예측 비트 x₅', x₆'과 두 잔여 비트의 조합은 비트 x₅', x₆'의 역비트 값이 비트 x₅, x₆으로 조합 유닛(88)의 출력(90)에 나타나게 한다. 두 잔여 비트 중 하나가 '1'이고 다른 것이 '0'일 때, 이는 예측 비트 중 하나가 잘못되어, 정확한 2개의 비트 x₅, x₆을 얻기 위해서는 반전되어야 함을 의미한다. 모든 경우에서, 2-비트 단어 x₅, x₆의 정확한 레플리카는 조합 유닛(88)의 출력(76)에 나타난다.

비트스트림 신호의 연속되는 부분에 대해, 대응하는 변환 테이블이 예를 들면, 도 12를 참고로 상술된 방법으로 도 13의 장치에서 먼저 도출되는 경우에는 도 14의 장치에서 잔여 비트스트림 신호를 수신할 때 재변환을 가능하게 하도록 잔여 비트스트림 신호와 함께 변환 테이블을 전송하는 것이 바람직하다. 그러므로, 도 14는 변환 테이블을 수신하는 입력 단자(142)를 도시한다. 입력 단자(142)는 예측기 유닛(96')과 연결(144)을 갖는 중앙 처리 유닛(140)에 연결된다. 이 연결을 통해, 변환 테이블은 예측기 유닛(96')에 공급될 수 있다.

데이터 압축 단계는 전송에 앞서 잔여 비트스트림 신호에 실행된다고 앞서 언급되었다. 양호하게, 무손실 코더를 사용한 데이터 압축이 실행된다. 무손실 코더들은 무손실 디코더에 의한 데이터 확장 이후에, 원 오디오 신호가 사실상 무손실의 방법으로 재구성될 수 있는 방법에서 오디오 신호를 데이터 압축하는 이점을 갖는다. 이는 압축-확장 이후에 사실상 정보의 무손실을 의미한다. 무손실 코더들은 가변 길이의 코더 형태가 될 수 있다. 가변 길이의 코더는 종래 기술에서 이미 공지되어 있다. 이러한 가변 길이 코더의 예로는 호프만 코더(Huffman coder), 산술 코더, 및 렘펠 지브(Lempel-Ziv) 코더가 있다. 이에 대해, 관련된 문서 목록에 있는 문서 D4인 호프만(D.A. Huffman)에 의한 출판물 '최소 용장도 코드의 구성을 위한 방법', 관련된 문서 목록에 있는 문서 D5인 랭던(G.G. Langdon)에 의한 '산술적인 부호화에 대한 소개', 및 관련된 문서 목록에 있는 문서 D6인 지브(J. Ziv)에 의한 '시퀀스적인 데이터 압축을 위한 일반적인 알고리즘'을 참고한다.

도 15는 도 1의 장치가 무손실 코더와 같은 데이터 압축 유닛(150)으로 이어지는 실시예를 도시한다. 데이터 압축된 잔여 비트스트림 신호는 광학 기록 유닛(154)에 의해 광학 기록 캐리어(156)에 기록된다.

도 16은 광학 기록 캐리어(156)로부터의 대응하는 재생을 도시한다. 도 16의 장치는 무손실 디코더와 같이, 데이터 압축된 잔여 비트스트림 신호에 데이터 확장 단계를 실행하는 데이터 확장 유닛(162)을 포함한다. 재생된 잔여 비트스트림 신호는 도 7의 장치 중 입력(70)에 공급된다.

도 1의 실시예에 대한 또 다른 수정은 다음과 같다. 이 수정에서는 예측기 유닛(10)이 신호 조합 유닛(42)의 출력과 신호 조합 유닛(42)의 입력(44) 사이에 연결된다. 이 수정에서, 비트스트림 신호의 예측된 버전은 잔여 신호로부터 예측기 유닛에 의해 도출되고, 신호 조합 유닛(42)에 의해 공급된다. 이 수정은 도 18에 도시되는데, 이는 도 7에 도시된 신호 조합 유닛과 예측기 유닛의 회로 구성과 동일하다.

동일한 방법으로, 도 7의 또 다른 수정은 다음과 같다. 이 수정에서는 예측기 유닛(74)이 신호 조합 유닛(88)의 입력(101)과 입력 단자(70) 사이에 연결된다. 이 수정에서, 비트스트림 신호의 예측 버전은 잔여 신호로부터 예측기 유닛에 의해 도출되고, 단자(70)를 통해 처리 장치에 공급된다. 이 수정은 사실상 도 1에 도시된 신호 조합 유닛 및 예측기 유닛의 회로 구성과 동일하다.

데이터 처리 장치의 또 다른 개선은 도 1의 예측기 유닛(10)과 같이, 예측기 유닛의 특정한 실시예에 의해 얻어질 수 있다. 이 특정한 실시예에서, 예측기 유닛(10)에는 입력 신호가 비트스트림 신호에서 '0' 및 '1' 비트를 나타내는 -1 및 +1 표시값을 갖는 방법으로, 비트스트림 신호를 나타내는 입력 신호를 적분하기 위한 적분기가 제공된다. 적분기는 간단히 모든 표시값을 합산하므로, 순간적인 출력은 수신된 모든 -1과 +1 값의 누적합이다. 예측기 유닛이 실제로 행하는 것은 의사(pseudo) 오디오 신호를 발생하는 것이고, 출력(12)에 공급되는 비트스트림 신호에 대한 예측 비트는 다음의 방법으로 이 의사 오디오 신호로부터 도출된다.

예측기는 적분기에 의해 발생된 의사 오디오 신호의 마지막 n개 샘플값으로부터 의사 오디오 신호의 다음 샘플에 대한 예측값을 도출한다. 다음에, 발생된 의사 오디오 신호의 최종 샘플값은 다음 샘플의 예측값과 비교된다. 진폭 축을 따라 관찰할 때, 의사 오디오 신호의 최종 샘플값이 다음 샘플의 예측값보다 작으면, 예측된 비트스트림 신호에서 다음 예측 비트는 +1 값(또는 논리적 '1')에 대응하는 것으로 결정되고, 의사 오디오 신호의 최종 샘플값이 다음 샘플의 예측값보다 더 크면, 비트스트림 신호에서 다음 예측 비트는 -1 값(또는 논리적 '0')에 대응하는 것으로 결정한다. 예측된 비트는 예측기 유닛(10)의 출력에 예측된 비트스트림 신호로 공급된다.

다음 샘플의 예측값은 의사 오디오 신호의 마지막 n(예를 들면, 40과 같은)개 샘플을 직선으로 근접화시킴으로서 얻어질 수 있다. 다음 샘플값을 예측하는데 보다 복잡한 근접 과정(필터 기술)이 또한 가능한 것으로 이해된다. 이러한 경우에, 상술된 바와 같이, 이러한 필터에 대한 필터 계수는 수신기측에서 대응하는 복호화를 가능하게 하도록 프레임(frame) 근거의 신호에 대해 도출되고 전송되어야 한다.

도 19에는 또 다른 데이터 처리 장치가 도시된다. 도 19의 데이터 처리 장치에서, 비트스트림 신호는 신호 조합 유닛(42)의 입력(44)에 공급되고, 예측 필터(10')와 양자화기(quantizer)(Q)를 통해 신호 조합 유닛(42)의 입력(40)에 공급된다. 이 장치에는 또한 엔트로피 엔코더(entropy encoder)(154)와 확률 결정 유닛(156)을 포함하는 데이터 압축 유닛(150')이 제공된다. 본 예에서, 엔트로피 엔코더(154)는 입력(192)에 공급되는 확률값(p)에 응답하여 잔여 비트스트림 신호를 데이터 압축된 잔여 비트스트림 신호로 부호화하는 산술 코더의 형태이다. 확률 결정 유닛(156)은 조합 유닛(42)에 의해 공급된 잔여 비트스트림 신호에서의 비트가 '1'과 같은 미리 결정된 논리값을 가질 확률을 나타내는 확률값을 결정한다. 도 19에서 p로 나타내지는 이 확률값은 산술 코더(154)에서 잔여 비트스트림 신호의 데이터 압축을 가능하게 하도록 산술 코더(154)에 공급된다. 결정 유닛(156)은 예측 필터(10')의 출력 신호로부터 이 확률값을 결정한다. 이는 잔여 비트스트림 신호를 압축하기 위해, 도 4 또는 도 15에서와 같이, 데이터 압축 유닛(150)에서 산술 코더를 사용할 때 기대되는 것과 다르다. 압축 유닛(150)에서 산술 코드를 사용할 때, 확률 유닛(156)은 잔여 비트스트림 신호 자체로부터 확률값을 도출한다. 그러나, 도 19의 실시예에서는 확률 결정 유닛(156)이 예측 필터(10')에 의해 발생된 출력 신호로부터 확률값을 도출한다. 이는 산술 코더(154)로 더 높은 압축 비율이 얻어질 수 있다는 점에서 이점을 갖는다. 산술 코드(154)는 프레임을 근거로 잔여 비트스트림 신호를 데이터 압축할 수 있다.

도 19의 장치에 대한 기능은 다음과 같다. 예측 필터(10')는 다중 비트 출력 신호를 얻도록 비트스트림 신호에 예측 필터링을 실현한다. 다중 비트 출력 신호는 예를 들면, +3과 -3의 범위내에 다수의 레벨을 갖는다. 양자화기(Q)는 다중 비트 출력 신호를 수신하고, 예를 들면 다중 비트 출력 신호가 양의 값을 가지면 '1' 논리값의 비트를 할당하고 다중 비트 출력 신호가 음의 값을 가지면 '0' 논리값의 비트를 할당함으로서 비트스트림 신호를 발생한다. 또한, 다중 비트 출력 신호값의 범위에서 다수의 서브간격 각각에 대해, 잔여 신호에서의 대응하는 비트가 예를 들면, '1' 비트인 확률을 결정한다. 이는 특정한 시간 간격 동안 다중 비트 출력 신호가 이러한 범위 중 하나에 들 때, 잔여 비트스트림 신호에서 발생되는 '0' 및 '1'의 수를 카운트함으로서 실현될 수 있다. 그래서, 다중 비트 출력 신호에서 다양한 값에 대해 얻어진 확률은 시퀀스적으로 산술 코더(154)에 확률 신호(p)로 공급된다. 데이터 압축된 잔여 비트스트림 신호는 전송 매체(TRM)를 통해 전송되도록 산술 코더(154)에 의해 출력선(158)에 공급된다.

도 20은 전송 매체(TRM)를 통해 수신되는 데이터 압축된 잔여 비트스트림 신호를 복호화하기 위해 대응하는 데이터 처리 장치를 도시한다. 도 20의 데이터 처리 장치는 입력(174)을 통해 데이터 압축된 잔여 비트스트림 신호를 수신하는 엔트로피 디코더(172)를 포함한다. 본 예에서, 엔트로피 디코더(172)는 출력(178)에 공급되는 원 잔여 비트스트림 신호의 레플리카를 발생하도록 입력(176)에 공급된 확률 신호(p)의 영향하에서 데이터 압축된 비트스트림 신호에 산술적 복호화 단계를 실행하는 산술 디코더의 형태이다. 레플리카 신호는 신호 조합 유닛(88)의 입력(86)에 공급된다. 신호 조합 유닛(88)은 또한 입력(101)을 통해 비트스트림 신호의 예측 버전을 수신하고, 출력(76)에서 원 비트스트림 신호의 레플리카를 발생한다. 출력(76)은 예측 필터(74')와 양자화기(Q)를 통해 신호 조합 유닛(88)의 입력(101)에 연결된다. 예측 필터(74') 및 양자화기(Q)의 기능은 도 19에서의 예측 필터(10') 및 양자화기(Q)와 동일할 수 있다. 즉, 예측 필터(74')는 입력(72)을 통해 수신하는 입력 신호로부터 필터 계수를 도출한다. 또 다른 실시예에서, 예측 필터(74')는 이후 설명되는 바와 같이, 도 19의 엔코더 장치에서 전송 매체(TRM)를 통해 수신된 사이드 정보로부터 필터 계수를 수신한다.

또한, 확률 신호(p)를 산술 디코더(172)에 공급하는 확률 공급 유닛(180)이 주어진다. 확률 신호(p)는 다른 방법으로 얻어질 수 있다. 한가지 방법은 확률 결정 유닛(156)이 도 19에서 예측 필터(10')로부터 확률 신호(p)를 결정하는 것과 같은 방법으로, 예측 필터(74')의 출력 신호로부터 확률 신호(p)를 도출하는 것이다. 이러한 경우, 도 20의 공급 유닛(180)은 도 19의 결정 유닛(156)과 동일할 수 있고, 공급 유닛(180)은 예측 필터(74')의 출력에 연결된 입력을 갖는다. 확률 신호(p)를 발생하는 또 다른 방법은 이후 설명될 바와 같이, 전송 매체(TRM)를 통해 수신된 사이드 정보를 사용하는 것이다.

사이드 정보는 도 20의 장치로의 전송을 위해 도 19의 장치에 의해 발생될 수 있다. 이러한 사이드 정보는 프레임 대 프레임을 근거로 결정된 필터(10')에 대한 필터 계수를 포함할 수 있고, 이 계수는 필터(74')의 정확한 필터 특성을 설정하도록 필터(74')에 전송된다. 또한, 도 19의 장치는 예측 필터(10')의 다중 비트 출력 신호를 확률 신호(p)로 변환시키는 것을 설명하는 매개변수를 발생할 수 있다. 이러한 매개변수는 또한 도 20의 장치에서 확률 신호(p)의 재생을 가능하게 하도록, 사이드 정보에 포함되어 공급 유닛(180)에 전송된다.

상술된 도 19 및 도 20의 실시예에서는 확률 신호(p)가 각각 예측 필터(10' 및 74')로부터의 다중 비트 출력 신호에서 유도될 수 있는 방법이 설명된다. 그러나, 산술 코더의 응용은 다른 방법으로 예측 신호를 도출하는 데이터 처리 장치에서도 가능함을 주목하여야 한다. 이 점에 대해서는 예측기 유닛(10)이 도 2 또는 도 12에서 설명된 형태를 갖는 도 1에 도시되는 실시예를 참고한다. 이때는 확률 신호(p)를 도출하는 또 다른 방법이 요구된다. 도 2 및 도 12에 도시된 예측기 유닛의 실시예에서, 확률 신호(p)는 각각 검출기(22 및 22')에서 도출되는 카운트수로부터 도출될 수 있음이 명백하다.

도 19의 실시예에서 사용되는 엔트로피 엔코더는 데이터 압축된 잔여 비트스트림 신호를 구하기 위해 확률 신호를 사용해 잔여 비트스트림 신호를 부호화하도록 적용된다. 이러한 엔트로피 엔코더 중 하나가 상기에서 설명된 산술 코더이다. 이러한 엔트로피 코더 중 다른 종류로는 예를 들면, 이미 공지된 유한 상태 코더(finite state coder)가 있다. 도 20의 실시예에서 사용된 엔트로피 디코더는 잔여 비트스트림 신호의 레플리카를 구하기 위해 확률 신호를 사용해 데이터 압축된 잔여 비트스트림 신호를 복호화하도록 적용된다. 이러한 엔트로피 디코더 중 하나가 상기에서 설명된 산술 디코더이다. 이러한 엔트로피 디코더 중 다른 종류로는 예를 들면, 이미 공지된 유한 상태 디코더가 있다.

본 발명은 양호한 실시예를 참고로 설명되었지만, 이들은 제한적인 예가 아닌 것으로 이해하여야 한다. 그래서, 청구항에 의해 정의되는 본 발명의 범위에서 벗어나지 않고, 종래 기술에 숙련된 자에게는 다양한 수정이 명백해진다. 오디오 신호가 44.1 kHz로 샘플링되는 것과 같은 디지털 형태로 공급되고, 샘플이 예를 들면, 16비트로 표시될 때, A/D 변환기 수단은 예측기 유닛(10)에 공급되는 1 비트의 비트스트림 신호를 얻도록 예를 들면, 64 x 44.1 kHz의 주파수로 디지탈 오디오 신호를 오버샘플링하도록 적용된다.

또한, 도 12에 도시되어 설명된 것과 같은 변환 테이블에 관하여, 다음과 같이 언급될 수 있다. 변환 테이블을 도출하는 점에 있어서, 예를 들면, 카운트 값은 비트 시퀀스 0,0,0,0 및 0,0,1,0 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 0,0,0,1 및 0,0,1,1 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 0,1,0,0 및 0,1,1,0 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 1,0,0,0 및 1,0,1,0 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 1,1,0,0 및 1,1,1,0 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 1,0,0,1 및 1,0,1,1, 이 결과적으로 동일의 예측 비트를 제공하고, 비트 시퀀스 1,1,0,1, 및 1,1,1,1 이 결과적으로 동일의 예측 비트를 제공하고, 또한 비트 시퀀스 0,1,0,1 및 0,1,1,1 이 결과적으로 동일의 예측 비트를 제공하도록 발생된다. 이 경우에, 비트 x₃은 사실상 무정의(don't care) 비트이고, 예측 비트 x₄ 또는 x₄, x₅는 비트 조합 x₁, x₂, x₄로부터만 예측될 수 있다.

또한, 본 발명은 모든 새로운 특성 또는 특성의 조합에 있다.

Claims

오디오 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

상기 오디오 신호를 수신하는 입력 수단;

1 비트의 비트스트림 신호를 얻도록 상기 오디오 신호에 변환을 실행하는 변환 수단으로서, 상기 변환 수단은 시그마 델타 변조기 수단을 포함하는, 상기 변환 수단;

예측된 비트스트림 신호를 얻도록 신호에 예측 단계를 실행하는 예측 수단;

잔여 비트스트림 신호를 얻도록 상기 비트스트림 신호와 상기 예측된 비트스트림 신호를 조합하는 신호 조합 수단; 및

상기 잔여 비트스트림 신호를 공급하는 출력 수단을 포함하는, 데이터 처리 장치.
제 1 항에 있어서,

상기 오디오 신호는 아날로그 오디오 신호이고, 상기 변환 수단은 상기 비트스트림 신호를 얻도록 아날로그 오디오 신호에 1 비트 A/D 변환을 실행하는 A/D 변환 수단을 포함하는, 데이터 처리 장치.
제 2 항에 있어서,

상기 A/D 변환 수단은 시그마 델타 변조기인, 데이터 처리 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 예측 수단은 비트스트림 신호에서의 후속되는 n개 비트들로부터 m개의 예측 비트들을 예측하는 예측기 유닛을 포함하고, 상기 m개 예측 비트들은 상기 비트스트림 신호에서의 상기 n개의 후속 비트들에 이어지는 상기 비트스트림 신호에서의 m개의 후속 비트들의 예측된 버전들이고, 여기서 n과 m은 0 보다 큰 정수들인, 데이터 처리 장치.
제 4 항에 있어서,

상기 신호 조합 수단은 상기 잔여 비트스트림 신호의 m개의 후속 비트들을 얻도록 상기 비트스트림 신호에서의 상기 m개 후속 비트들과 상기 m개의 예측 비트들을 조합하는, 데이터 처리 장치.
제 5 항에 있어서,

상기 신호 조합 수단은 EXOR 게이트를 포함하는, 데이터 처리 장치.
제 4 항에 있어서,

상기 예측 수단은 상기 비트스트림 신호로부터의 n개 비트들의 시퀀스에 응답하여 m개의 예측 비트들을 공급하는 변환 테이블을 포함하는, 데이터 처리 장치.
제 7 항에 있어서,

상기 변환 테이블은 상기 비트스트림 신호에서 n개의 비트들의 제 1 시퀀스에 대해 m₁개의 예측 비트들을 공급하고, 상기 비트스트림 신호에서의 n개의 비트들의 제 2 시퀀스에 대해 m₂개의 예측 비트들을 공급하며, 여기서 m₁ 및 m₂는 서로 같지 않은 정수들인, 데이터 처리 장치.
제 4 항에 있어서,

상기 예측 수단은 상기 비트스트림 신호에서 n개의 비트들의 미리 결정된 시퀀스의 발생 후에 가장 높은 발생 확률을 갖는 상기 비트스트림 신호의 n개의 후속 비트들의 상기 미리 결정된 시퀀스에 뒤이어지는 m개의 비트들의 시퀀스를 상기 비트스트림 신호의 일부분에 대해 결정하는 계산 수단과, m개의 비트들의 시퀀스를 상기 m개의 예측 비트들로서 n개의 비트들의 상기 미리 결정된 시퀀스에 할당하는 할당 수단을 포함하는, 데이터 처리 장치.
오디오 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

상기 오디오 신호를 수신하는 단계;

1 비트의 비트스트림 신호를 얻도록 상기 오디오 신호에 변환을 실행하는 단계로서, 상기 변환 실행 단계는 시그마 델타 변조 단계를 포함하는, 상기 변환 실행 단계;

예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계;

잔여 신호를 얻도록 상기 비트스트림 신호와 예측된 비트스트림 신호를 조합하는 단계; 및

상기 잔여 신호를 공급하는 단계를 포함하는, 데이터 처리 방법.
전송 매체를 통해 오디오 신호를 전송하고, 제 1 항 내지 제 3 항 중 어느 한 항에서 청구된 상기 데이터 처리 장치를 포함하는 전송기에 있어서, 상기 전송 기는:

데이터 압축된 잔여 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 데이터 압축하는 데이터 압축 수단; 및

상기 데이터 압축된 잔여 비트스트림 신호를 상기 전송 매체에 인가하는 전송 수단을 더 포함하는, 전송기.
제 11 항에 있어서,

제 7 항에서 청구된 상기 데이터 처리 장치를 포함하고, 상기 전송 수단은 또한 변환 테이블을 나타내는 사이드 정보를 상기 전송 매체에 인가하는, 전송기.
제 11 항에 있어서,

상기 잔여 비트스트림 신호를 상기 전송 매체에 인가하기 이전에 상기 데이터 압축된 잔여 비트스트림 신호를 에러 정정 부호화하고 채널 부호화하는 에러 정정 부호화 수단 및 채널 부호화 수단을 더 포함하는, 전송기.
제 11 항에 있어서,

상기 전송기는 오디오 신호를 기록 캐리어에 기록하는 장치의 형태이고, 상기 전송 수단은 상기 잔여 비트스트림 신호를 기록 캐리어상의 트랙에 기록하는 기록 수단의 형태인, 전송기.
제 14 항에 있어서,

상기 기록 캐리어는 광 또는 자기 기록 캐리어인, 전송기.
상기 기록 캐리어의 트랙에 기록된 잔여 비트스트림 신호를 갖는, 기록 캐리어.
원 오디오 신호(original audio signal)의 레플리카(replica)를 얻도록 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

상기 잔여 비트스트림 신호를 수신하는 입력 수단;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 신호 조합 수단;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단;

상기 원 오디오 신호의 레플리카를 얻도록 상기 재변환된 비트스트림 신호에 대해 D/A 변환을 행하는 D/A 변환 수단; 및

상기 원 오디오 신호의 레플리카를 공급하는 출력 수단을 포함하는, 데이터 처리 장치.
제 17 항에 있어서,

상기 D/A 변환 수단은 시그마 델타 복조기를 포함하는, 데이터 처리 장치.
제 17 항 또는 제 18 항에 있어서,

상기 예측 수단은 상기 재변환된 비트스트림 신호에서 n개의 후속 비트들로부터 m개의 예측 비트들을 예측하는 예측기 유닛을 포함하며, 상기 m개의 예측 비트들은 상기 재변환된 비트스트림 신호에서의 상기 n개의 후속 비트들에 이어지는 상기 재변환된 비트스트림 신호에서의 m개의 후속 비트들의 예측된 버전들이고, 여기서, n과 m은 0 보다 큰 정수들인, 데이터 처리 장치.
제 19 항에 있어서,

상기 신호 조합 수단은 상기 재변환된 비트스트림 신호의 상기 m개의 후속 비트들을 얻도록 상기 잔여 비트스트림 신호에서의 m개의 비트들과 상기 m개의 예측 비트들을 조합하는, 데이터 처리 장치.
제 20 항에 있어서,

상기 신호 조합 수단은 EXOR 게이트를 포함하는, 데이터 처리 장치.
제 19 항에 있어서,

상기 예측 수단은 재변환된 비트스트림 신호로부터의 n개의 비트들의 시퀀스에 응답해 m개의 예측 비트들을 공급하는 변환 테이블을 포함하는, 데이터 처리 장치.
제 22 항에 있어서,

상기 변환 테이블은 상기 재변환된 비트스트림 신호의 n개의 비트들의 제 1 시퀀스에 대해 m₁개의 예측 비트들을 공급하고, 상기 재변환된 비트스트림 신호에서의 n개의 비트들의 제 2 시퀀스에 대해 m₂개의 예측 비트들을 공급하며, 여기서 m₁ 및 m₂는 서로 같지 않은 정수들인, 데이터 처리 장치.
원 오디오 신호의 레플리카를 얻도록 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

상기 잔여 비트스트림 신호를 수신하는 단계;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 단계;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계;

상기 원 오디오 신호의 레플리카를 얻도록 상기 재변환된 비트스트림 신호에 대해 D/A 변환을 실행하는 단계; 및

상기 원 오디오 신호의 레플리카를 공급하는 단계를 포함하는, 데이터 처리 방법.
전송 매체를 통해 오디오 신호를 수신하고, 제 18 항에서 청구된 상기 데이터 처리 장치를 포함하는 수신기에 있어서, 상기 수신기는:

상기 전송 매체로부터 데이터 압축된 잔여 비트스트림 신호를 검색하는 수신 수단; 및

상기 잔여 비트스트림 신호를 얻도록 상기 데이터 압축된 잔여 비트스트림 신호를 데이터 확장하는 데이터 확장 수단을 더 포함하는, 수신기.
제 25 항에 있어서,

제 22 항에서 청구된 상기 데이터 처리 장치를 포함하고, 상기 수신 수단은 또한 변환 테이블을 나타내는 사이드 정보를 상기 전송 매체로부터 검색하는, 수신기.
제 25 항에 있어서,

상기 데이터 압축된 잔여 비트스트림 신호를 얻도록 상기 전송 매체로부터 검색된 신호를 채널 복호화하고 에러 정정하는 채널 복호화 수단 및 에러 정정 수단을 더 포함하는, 수신기.
제 25 항에 있어서,

상기 수신기는 오디오 신호를 기록 캐리어로부터 재생하는 장치의 형태이고, 상기 수신 수단은 상기 데이터 압축된 잔여 비트스트림 신호를 상기 기록 캐리어 상의 트랙으로부터 판독하는 판독 수단의 형태인, 수신기.
비트스트림 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

1 비트의 비트스트림 신호를 수신하는 입력 수단;

예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단;

잔여 비트스트림 신호를 얻도록 비트스트림 신호와 상기 예측된 비트스트림 신호를 조합하는 신호 조합 수단; 및

상기 잔여 비트스트림 신호를 데이터 압축하는 데이터 압축 수단으로서, 상기 데이터 압축 수단은 데이터 압축된 잔여 비트스트림 신호를 얻도록 확률 신호에 응답하여 상기 잔여 비트스트림 신호를 엔트로피 부호화하는 엔트로피 엔코더의 형태인, 상기 데이터 압축 수단을 포함하며,

상기 장치는, 상기 예측 수단으로부터 상기 확률 신호를 결정하는 확률 신호 결정 수단; 및

상기 데이터 압축된 잔여 비트스트림 신호를 공급하는 출력 수단을 더 포함하는, 데이터 처리 장치.
제 29 항에 있어서,

상기 예측 수단은, 다중 값의 출력 신호를 얻도록 그의 입력에 공급된 상기 비트스트림 신호에 대해 예측 필터 동작을 실행하는 예측 필터 수단과, 상기 예측된 비트스트림 신호를 얻도록 상기 다중 값의 출력 신호에 대해 양자화 단계를 실행하는 양자화 수단을 포함하며, 상기 확률 결정 수단은 상기 다중 값의 출력 신호로부터 상기 확률 신호를 도출하는, 데이터 처리 장치.
비트스트림 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

1 비트의 비트스트림 신호를 수신하는 단계;

예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계;

잔여 비트스트림 신호를 얻도록 상기 비트스트림 신호와 상기 예측된 비트스트림 신호를 조합하는 단계;

데이터 압축된 잔여 비트스트림 신호를 얻도록 확률 신호에 응답하여 상기 잔여 비트스트림 신호를 엔트로피 부호화함으로서 상기 잔여 비트스트림 신호를 데이터 압축하는 단계로서, 상기 데이터 압축 단계는 상기 확률 신호를 결정하는 서브단계를 더 포함하는, 상기데이터 압축 단계; 및

상기 데이터 압축된 잔여 비트스트림 신호를 공급하는 단계를 포함하는, 데이터 처리 방법.
제 31 항에 있어서,

상기 예측 단계는, 다중 값의 출력 신호를 얻도록 상기 비트스트림 신호에 대해 예측 필터 동작을 실행하는 서브단계, 및 상기 예측된 비트스트림 신호를 얻도록 상기 다중 값의 출력 신호에 대해 양자화 단계를 실행하는 서브단계를 포함하고, 상기 확률 결정 서브단계는 상기 다중 값의 출력 신호로부터 상기 확률 신호를 도출하는 단계를 포함하는, 데이터 처리 방법.
비트스트림 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

1 비트의 비트스트림 신호를 수신하는 입력 수단과;

예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단과;

잔여 비트스트림 신호를 얻도록 상기 비트스트림 신호와 상기 예측된 비트스트림 신호를 조합하는 신호 조합 수단과;

상기 잔여 비트스트림 신호를 공급하는 출력 수단을 포함하며,

상기 예측 수단은, 의사(pseudo) 오디오 신호를 얻도록 그의 입력에 공급된 상기 비트스트림 신호에 대해 적분 연산을 실행하는 적분기 수단, 상기 적분기 수단에 의해 발생된 상기 의사 오디오 신호의 마지막 n개 샘플들로부터 외삽된(extrapolated) 샘플을 도출하는 외삽 수단, 및 상기 적분기 수단에 의해 발생된 상기 의사 오디오 신호의 마지막 샘플과 상기 외삽된 샘플로부터 상기 예측된 비트스트림 신호의 다음 비트 값을 도출해내는 도출 수단을 포함하고, 여기서 n은 1 보다 더 큰 정수인, 데이터 처리 장치.
비트스트림 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

1 비트의 비트스트림 신호를 수신하는 단계;

예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계;

잔여 신호를 얻도록 상기 비트스트림 신호와 상기 예측된 비트스트림 신호를 조합하는 단계; 및

상기 잔여 신호를 공급하는 단계를 포함하며,

상기 예측 단계는,

의사 오디오 신호를 얻도록 수신된 상기 비트스트림 신호에 대해 적분 연산을 실행하는 서브단계,

상기 적분 서브단계에서 발생된 상기 의사 오디오 신호의 마지막 n개의 샘플들로부터 외삽된 샘플을 도출해내는 서브단계, 및

상기 적분 서브단계에서 발생된 상기 의사 오디오 신호의 마지막 샘플과 상기 외삽된 샘플로부터 상기 예측된 비트스트림 신호의 다음 비트 값을 도출하는 서브단계를 포함하고, 여기서 n은 1 보다 더 큰 정수인, 데이터 처리 방법.
비트스트림 신호의 레플리카를 얻도록 데이터 압축된 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

상기 데이터 압축된 잔여 비트스트림 신호를 수신하는 입력 수단;

상기 잔여 비트스트림 신호의 레플리카를 얻도록 확률 신호에 응답하여 상기 데이터 압축된 잔여 비트스트림 신호를 엔트로피 복호화하는 엔트로피 디코더의 형태인 데이터 확장 수단;

상기 확률 신호를 공급하는 수단;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 신호 조합 수단;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단; 및

상기 재변환된 비트스트림 신호를 공급하는 출력 수단을 포함하는, 데이터 처리 장치.
비트스트림 신호의 레플리카를 얻도록 데이터 압축된 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

상기 데이터 압축된 잔여 비트스트림 신호를 수신하는 단계;

상기 잔여 비트스트림 신호의 레플리카를 얻도록 상기 데이터 압축된 잔여 비트스트림 신호를 데이터 확장하는 단계로서, 상기 데이터 확장 단계는 확률 신호에 응답하여 상기 데이터 압축된 잔여 비트스트림 신호에 대해 엔트로피 복호화 다계를 실행하는 단계와, 상기 확률 신호를 공급하는 단계를 포함하는, 상기 데이터 확장 단계;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 단계;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계; 및

상기 재변환된 비트스트림 신호를 공급하는 단계를 포함하는, 데이터 처리 방법.
비트스트림 신호의 레플리카를 얻도록 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는:

상기 잔여 비트스트림 신호를 수신하는 입력 수단;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 신호 조합 수단;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 예측 수단; 및

상기 재변환된 비트스트림 신호를 공급하는 출력 수단을 포함하며,

상기 예측 수단은,

의사 오디오 신호를 얻도록 입력에 공급된 신호에 적분 연산을 실행하는 적분기 수단,

상기 적분기 수단에 의해 발생된 상기 의사 오디오 신호의 마지막 n개의 샘플들로부터 외삽된 값을 도출해내는 외삽 수단, 및

상기 적분기 수단에 의해 발생된 상기 의사 오디오 신호의 마지막 샘플과 상기 외삽된 샘플로부터 상기 예측된 비트스트림 신호의 다음 비트 값을 도출해내는 도출 수단을 포함하고, 여기서 n은 1 보다 큰 정수인 데이터 처리 장치.
비트스트림 신호의 레플리카를 얻도록 잔여 비트스트림 신호를 데이터 처리하는 데이터 처리 방법에 있어서, 상기 데이터 처리 방법은:

상기 잔여 비트스트림 신호를 수신하는 단계;

재변환된 비트스트림 신호를 얻도록 상기 잔여 비트스트림 신호를 예측된 비트스트림 신호와 조합하는 단계;

상기 예측된 비트스트림 신호를 얻도록 신호에 대해 예측 단계를 실행하는 단계; 및

상기 재변환된 비트스트림 신호를 공급하는 단계를 포함하며,

상기 예측 단계는,

의사 오디오 신호를 얻도록 비트스트림 신호에 대해 적분 연산을 실행하는 서브단계,

상기 적분 서브단계에서 발생된 상기 의사 오디오 신호의 마지막 n개의 샘플들로부터 외삽된 샘플을 도출해내는 서브단계, 및

상기 적분 서브단계에서 발생된 상기 의사 오디오 신호의 마지막 샘플과 상기 외삽된 샘플로부터 상기 예측된 비트스트림 신호의 다음 비트 값을 도출해내는 서브단계를 포함하고, 여기서 n은 1 보다 큰 정수인, 데이터 처리 방법.
무손실 코더에 의해 데이터 압축된 데이터 압축 잔여 비트스트림 신호를 포함하는 전송 신호.