ES2251743T3 - Procesamiento de datos de una señal de flujo de bits. - Google Patents
Procesamiento de datos de una señal de flujo de bits.Info
- Publication number
- ES2251743T3 ES2251743T3 ES97943108T ES97943108T ES2251743T3 ES 2251743 T3 ES2251743 T3 ES 2251743T3 ES 97943108 T ES97943108 T ES 97943108T ES 97943108 T ES97943108 T ES 97943108T ES 2251743 T3 ES2251743 T3 ES 2251743T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- bit
- prediction
- residual
- bitstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
- G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
- G11B2020/00065—Sigma-delta audio encoding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
SE DESCRIBE UN APARATO DE PROCESO DE DATOS PARA EL PROCESO DE DATOS DE UNA SEÑAL DE AUDIO. EL APARATO DE PROCESO DE DATOS COMPRENDE UN TERMINAL DE ENTRADA (1) PARA RECIBIR LA SEÑAL DE AUDIO, UN CONVERTIDOR (4) A/D DE UN BIT PARA LA CONVERSION A/D DE SEÑALES DE AUDIO Y OBTENER UNA SEÑAL DE LA CORRIENTE DE BITS. UNA UNIDAD DE PREDICCION (10) PARA LLEVAR A CABO UNA ETAPA DE PREDICCION EN LA SEÑAL DE CORRIENTE DE BITS Y OBTENER UNA SEÑAL DE CORRIENTE DE BITS PRONOSTICADA, UNA UNIDAD (42) DE COMBINACION DE SEÑALES PARA COMBINAR LA SEÑAL DE LA CORRIENTE DE BITS Y LA SEÑAL DE LA CORRIENTE DE BITS PRONOSTICADA PARA OBTENER UNA SEÑAL DE LA CORRIENTE DE BITS RESTA Y UNA TERMINAL DE SALIDA (14) PARA SUMINISTRAR LA SEÑAL DE LA CORRIENTE DE BITS RESIDUAL (FIGURA 1). ADEMAS, UN APARATO DE GRABACION (FIGURA 4) Y UN APARATO TRANSMISOR (FIGURA 5) QUE COMPRENDE EL APARATO DE DATOS TAMBIEN SE DESCRIBEN. OTROS APARATOS DE PROCESO DE DATOS SE REPRESENTAN EN LAS FIGURAS 18, 19 Y 20. ADEMAS, OTRO APARATO DE PROCESO DE DATOS (FIGURA 7) PARA CONVERTIR LA SEÑAL DE CORRIENTE DE BITS RESTA EN UNA SEÑAL DE AUDIO TAMBIEN SE DESCRIBE, ASI COMO UN APARATO REPRODUCTOR (FIGURA 9) Y UN APARATO RECEPTOR (FIGURA 10) QUE COMPRENDE LOS OTROS APARATOS DE PROCESO DE DATOS.
Description
Procesamiento de datos de una señal de flujo de
bits.
La invención se refiere a un aparato de
procesamiento de datos para el procesamiento de datos de una señal
de audio, a un método de procesamiento de datos, a un transmisor que
comprende el aparato de procesamiento de datos, a un transmisor en
forma de aparato de grabación, a un soporte de grabación, a un
segundo aparato de procesamiento de datos para reconvertir una
señal de entrada en un réplica de la señal de audio, a un receptor
que comprende el segundo aparato de procesamiento de datos, a un
receptor en forma de aparato de reproducción y a una señal de
transmisión que comprende una señal de flujo de bits residual de
datos comprimidos.
En la técnica es bien conocido el procesamiento
de datos en una señal de audio. A este respecto se hace referencia
al documento EP-A 402.973, el documento D1 en la
lista de documentos relacionados. El documento describe un
codificador en subbandas, en el que una señal de audio se convierte
de analógica en digital con una frecuencia de muestreo específica,
tal como 44,1 kHz, y las muestras resultantes en forma de, por
ejemplo, palabras de 24 bits de ancho de la señal de audio, se
suministran a un filtro divisor en subbandas. El filtro divisor en
subbandas divide la señal digital de audio de banda ancha en una
pluralidad de señales de subbanda de banda relativamente estrecha.
Mediante el uso de un modelo psicoacústico, se obtiene un umbral
enmascarado y posteriormente se cuantifican bloques de muestras de
las señales de subbandas con un número específico de bits por
muestra para cada bloque de las señales de subbanda, en respuesta a
dicho umbral enmascarado, lo que resulta en una importante
compresión de datos de la señal de audio a transmitir. La compresión
de datos realizada se basa en "tirar" aquellos componentes en
la señal de audio que son inaudibles, y por tanto es un método de
compresión con pérdidas. La compresión de datos descrita en el
documento D1 es un método de compresión de datos bastante
inteligente y requiere un número sustancial de puertas o
instrucciones, cuando se lleva a cabo en hardware o en software,
respectivamente, de manera que resulta caro. Además, el posterior
aparato de expansión también requiere un número sustancial de
puertas o instrucciones, cuando se lleva a cabo en hardware o en
software, respectiva-
mente.
mente.
La invención se propone proporcionar un aparato
de procesamiento de datos para procesar una señal de audio de modo
que puedan comprimirse los datos mediante una codificación con
pérdidas de un modo relativamente sencillo. Además, la invención
se propone proporcionar un aparato de procesamiento de datos
correspondiente para reconvertir la señal de flujo de bits
procesada en una réplica de la señal de audio.
El aparato de procesamiento de datos según la
invención comprende:
- un medio de entrada para recibir la señal de
audio,
- un medio de conversión para llevar a cabo una
conversión sobre la señal de audio para obtener una señal de flujo
de bis de 1 bit, comprendiendo el medio de conversión un medio de
modulación sigma-delta,
- un medio de predicción para llevar a cabo una
etapa de predicción sobre una señal para obtener una señal de
flujo de bits predicha,
- un medio de combinación de señales para
combinar la señal de flujo de bits y la señal de flujo de bits
predicha para obtener una señal de flujo de bits residual, y
- un medio de salida para proporcionar la señal
de flujo de bits residual.
La invención se basa en el reconocimiento
siguiente. Las señales de flujo de bits ocupan una cantidad de
capacidad considerable. Para ilustrar esto: en una propuesta actual
para un nuevo estándar para un disco óptico de audio, el disco
contendrá dos canales de señales de audio convertidas en flujos de
bits, muestreadas a 64.f_{m}, donde f_{m} = 44,1 kHz. Esto
corresponde a una velocidad cuatro veces mayor que la de un disco
CD de audio actual. Tal como se analiza en una solicitud de patente
nº 96202807.2 anterior pero aún publicada a nombre del
solicitante, el documento D7 de la lista de documentos relacionados
que se encuentra al final de la presente descripción, los
algoritmos de codificación con pérdidas de baja complejidad, tales
como la codificación de Huffman con tablas fijas, son capaces ya de
reducir esta capacidad en cierto grado. Los experimentos han
revelado que pueden obtenerse relaciones de compresión sin pérdidas
aún mayores usando algoritmos más complejos y sofisticados, tales
como el Lempel-Ziv.
La predicción lineal es conocida como una técnica
potente principalmente en la codificación de audio/voz. Eliminando
la redundancia de una señal de voz/audio antes de su cuantificación,
la entropía de la señal tras su cuantificación puede reducirse de
manera significativa. Las señales a la entrada y a la salida de un
predictor están en una representación o bien de coma flotante o
bien multibit.
En la codificación sin pérdidas de señales de
flujo de bits, la complejidad del algoritmo, especialmente en el
lado del decodificador, es importante. Sin embargo, generalmente, el
rendimiento del algoritmo de codificación sin pérdidas está
estrechamente relacionado con su complejidad.
Según la invención, se usa la predicción en
señales de flujo de bits, es decir, en señales con sólo dos
símbolos de representación diferentes, o "0" o "1". Esto
tiene la ventaja de un aumento del rendimiento de la compresión
sin pérdidas, por tan sólo una complejidad adicional marginal.
Los experimentos han revelado que una predicción
de tercer orden tiene ya un efecto considerable sobre las
estadísticas de la señal resultante. Mediante la predicción, como
etapa de preprocesamiento, anterior a la compresión de datos, la
probabilidad de un bit "1" puede reducirse desde un 50% hasta
aproximadamente un 20%. El efecto de esto es que la salida del
aparato según la invención contiene largas series de ceros, que
pueden explotarse mediante una codificación de Huffman simple o una
codificación de longitud de series.
La señal de audio puede aplicarse en forma
analógica o en forma digital. Según la invención, cuando una señal
de audio analógica se convierte de analógica en digital con un
convertidor A/D de 1 bit (llamado también: convertidor de flujo de
bits o modulador sigma-delta), la señal de audio que
se va a convertir de analógica en digital se muestrea con una
frecuencia que es generalmente un múltiplo de la frecuencia de 44,1
kHz o 48 kHz. La señal de salida del convertidor A/D de 1 bit es
una señal binaria, llamada señal de flujo de bits. Cuando se
suministra la señal de audio en forma digital, muestreada a, por
ejemplo, 44,1 kHz, expresándose las muestras en, por ejemplo, 16
bits por muestra, esta señal de audio digital se sobremuestrea con
una frecuencia que es de nuevo un múltiplo de esta frecuencia de
muestreo de 44,1 kHz (o 48 kHz), lo que da como resultado la señal
de flujo de bits de
1 bit.
1 bit.
Convertir una señal de audio en una señal de
flujo de bits de 1 bit tiene una serie de ventajas. La conversión
del flujo de bits es un método de codificación de alta calidad, con
la posibilidad de una decodificación de alta calidad o de una
decodificación de baja calidad con la ventaja adicional de un
circuito de decodificación más sencillo. Se hace referencia a este
respecto a las publicaciones "A digital decimating filter for
analog-to-digital conversion of
hi-fi audio signals", por J.J. van der Kam, el
documento D2 en la lista de documentos relacionados, y "A higher
order topology for interpolative modulators for oversampling A/D
converters", por Kirk C. H. Chao y et al, el documento D3
en la lista de documentos relacionados.
Como ejemplo, los convertidores D/A de 1 bit se
utilizan en reproductores de CD para reconvertir la señal de audio
de flujo de bits en una señal de audio analógica. Sin embargo, no se
comprimen los datos de la señal de audio grabada en un disco CD
antes de la grabación en el disco.
Es bien conocido en la técnica que la señal de
flujo de bits resultante del convertidor A/D de 1 bit es, por así
decirlo, una señal aleatoria que tiene un espectro de frecuencia
"ruidoso". Resulta difícil comprimir los datos de tales tipos
de señales.
Sin embargo, sorprendentemente, se estableció
que, aplicando una etapa de predicción antes de la compresión de
datos, por ejemplo, utilizando un codificador sin pérdidas, podía
obtenerse una reducción de datos significativa, a pesar del
carácter ruidoso de la señal de flujo de bits procedente del
convertidor A/D de 1 bit.
Debe observarse que el documento US 4.905.002 da
a conocer un método y un sistema para comprimir una secuencia de
bits codificada por modulación delta transformando dicha secuencia
de bits y realizando posteriormente una codificación por longitud
de series. Además, el documento EP 0 772 364 A2 da a conocer un
aparato de procesamiento de información que comprende un medio de
predicción para predecir un valor de píxel objetivo, un medio de
generación de errores de predicción, uno medio de conversión para
convertir el error de valor del error de predicción sobre la base
de la cantidad estadística relacionada con los valores del error de
predicción, y un medio de codificación de la entropía. Todos los
medios mencionados están dispuestos para procesar señales
multibit.
multibit.
Estos y otros aspectos de la invención se harán
evidentes y se esclarecerán adicionalmente con referencia a las
realizaciones descritas en la siguiente descripción de figuras, en
las que:
La figura 1 muestra una realización del aparato
de procesamiento de datos,
la figura 2 muestra parte de una realización de
una unidad de predicción para el uso en el aparato de la figura
1,
la figura 3 muestra una realización de la unidad
de predicción y de la unidad de combinación de señales incorporadas
en el aparato de procesamiento de datos,
la figura 4 muestra el aparato de procesamiento
de datos de la figura 1 incorporado en un aparato de grabación
para grabar la señal de flujo de bits residual en un soporte de
grabación,
la figura 5 muestra el aparato de procesamiento
de datos incorporado en un aparato de transmisión para transmitir
la señal de flujo de bits residual a través de un soporte de
transmisión,
la figura 6 muestra una realización adicional del
aparato de grabación, dotado adicionalmente de un codificador de
corrección de errores y de un codificador de canal,
\newpage
la figura 7 muestra una realización de otro
aparato de procesamiento de datos para reconvertir la señal de
flujo de bits residual en una réplica de la señal de audio
original,
la figura 8 muestra una realización de la unidad
de combinación de señales y de la unidad de predicción incorporadas
en el aparato de la figura 7,
la figura 9 muestra el aparato de procesamiento
de datos de la figura 7 incorporado en un aparato de reproducción
para reproducir la señal de flujo de bits residual desde un soporte
de grabación, y
la figura 10 muestra el aparato de procesamiento
de datos de la figura 7 incorporado en un aparato de recepción
para recibir la señal de flujo de bits residual desde un soporte de
transmisión,
la figura 11 muestra una realización adicional
del aparato de reproducción, dotado adicionalmente de un
decodificador de canal y de una unidad de corrección de
errores,
la figura 12 muestra la obtención de una tabla de
conversión para otra realización de la unidad de predicción en el
aparato de la figura 1,
la figura 13 muestra otra realización del aparato
de procesamiento de datos,
la figura 14 muestra una realización de un
aparato de procesamiento de datos para reconvertir la señal de
flujo de bits residual obtenida por el aparato de la figura 14 en
una réplica de la señal de audio original,
la figura 15 muestra la aplicación de una unidad
de compresión de datos en un aparato de grabación,
la figura 16 muestra la aplicación de una unidad
de expansión de datos en un aparato de reproducción,
la figura 17a muestra el espectro de frecuencias
de la señal de salida del convertidor A/D de 1 bit de la figura 1,
y la figura 17b muestra el espectro de frecuencias de la misma señal
de salida en un intervalo de frecuencias menor,
la figura 18 muestra una modificación del aparato
de la figura 1,
la figura 19 muestra un aparato de procesamiento
de datos dotado de un codificador aritmético, y
la figura 20 muestra un aparato de procesamiento
de datos dotado de un decodificador aritmético.
La figura 1 muestra una realización del aparato
de procesamiento de datos según la invención, que comprende un
terminal 1 de entrada para recibir la señal de audio. En el presente
ejemplo, la señal de audio es una señal de audio analógica. El
terminal 1 de entrada está acoplado a una entrada 2 de un
convertidor 4 A/D de 1 bit, llamado también: modulador
sigma-delta. Una salida 6 del convertidor 4 A/D de
1 bit está acoplada a una entrada 8 de una unidad 10 de predicción,
así como a una primera entrada 40 de una unidad 42 de combinación
de señales. Una salida 12 de la unidad 10 de predicción está
acoplada a una segunda entrada 44 de la unidad 42 de combinación
de señales, una salida 48 de la cual está acoplada a un terminal 14
de salida.
El convertidor 4 A/D de 1 bit está adaptado para
llevar a cabo una conversión A/D de 1 bit sobre la señal de audio
para obtener una señal de flujo de bits que se suministra a la
salida 6. Para este fin, el convertidor 4 A/D recibe una
frecuencia de muestreo igual a N.f_{m} por una entrada 16.
f_{m} es una frecuencia igual a, por ejemplo, 32 kHz, 44,1 kHz o
48 kHz, y N es un número grande, tal como 64. La señal de audio se
muestrea en el convertidor 4 A/D con una frecuencia de muestreo de,
por ejemplo, 2,8224 MHz (64 x 44,1 kHz). La señal de flujo de bits
que aparece en la salida 6 del convertidor A/D tiene así una
velocidad binaria de 2,8224 MHz.
El medio 10 de predicción está adaptado para
llevar a cabo una etapa de predicción sobre la señal de flujo de
bits aplicada a su entrada 8 para obtener una señal de flujo de bits
predicha en su salida 12. El medio 42 de combinación de señales
está adaptado para combinar la señal de flujo de bits aplicada a su
entrada 40 y la señal de flujo de bits predicha aplicada a su
entrada 44 para obtener una señal de flujo de bits residual que se
suministra a su salida 14.
La figura 17a muestra un espectro de frecuencias
de la señal de flujo de bits presente en la salida 6 del
convertidor 4 A/D, para una señal de entrada en forma de sinusoide
de 5 kHz muestreada con una frecuencia de muestreo de 2,8224 MHz.
El espectro muestra así frecuencias entre 0 Hz y 1,4 MHz. La figura
17b muestra parte del espectro mostrado en la figura 17a,
concretamente la parte entre 0 Hz y 100 kHz, para mostrar más
claramente la sinusoide de 5 kHz comprendida en la señal de flujo de
bits. El carácter similar a ruidoso de la señal de flujo de bits
es claramente visible, particularmente en la región de frecuencias
más altas, lo que parece indicar que llevar a cabo una etapa de
predicción sobre dicha señal, con una combinación de señales
posterior de la versión predicha de la señal de flujo de bits y de
la señal de flujo de bits para obtener dicha señal residual, no
dará como resultado una reducción sustancial de cantidad en la
entropía de la señal residual, siendo tal descenso de la entropía
de la señal residual, comparada con la señal de entrada de la
unidad de predicción, el objetivo principal de una unidad de
predicción.
Contrariamente a esto, ciertas investigaciones
han puesto de manifiesto que, a pesar de la naturaleza similar a
ruidosa de la señal de flujo de bits, puede obtenerse una reducción
significativa en la entropía de la señal de flujo de bits residual
llevando a cabo una etapa de predicción.
La unidad 10 de predicción puede tener cualquier
forma y podría comprender un filtro FIR o un filtro IIR, en la que
los coeficientes del filtro se escogen (u obtienen) de modo que la
señal de salida de la unidad 10 de predicción sea la versión
predicha de la señal de flujo de bits.
Otra realización de la unidad 10 de predicción se
explicará adicionalmente con referencia a las figuras 2 y 3. La
figura 2 muestra una parte de la unidad 10 de predicción que
comprende un registro 20 de desplazamiento de tres bits que tiene
una entrada acoplada a la entrada 8 de la unidad 10 de predicción.
Al aplicarse tres impulsos de reloj (no mostrados) al registro 20
de desplazamiento, tres bits x_{1}, x_{2}, x_{3} posteriores
de la señal de flujo de bits aplicada a la entrada 8 se desplazan
adentro del registro 20 de desplazamiento. Hay presente un
detector 22 que tiene una entrada 24 acoplada a la entrada 8 de la
unidad 10 de predicción. El detector detecta el valor de bit del
siguiente bit x_{4} que está directamente tras los tres bits
x_{1}, x_{2}, x_{3} posteriores en la señal de flujo de bits.
Además, hay presente un contador 26 que cuenta el número de veces
que un bit "0" sigue a una secuencia x_{1}, x_{2}, x_{3}
de bits de tres bits específica y el número de veces que un bit
"1" sigue a esa misma secuencia de bits de tres bits
específica. Esto se hace para todas las ocho posibles secuencias
x_{1}, x_{2}, x_{3} de bits de 3 bits.
Explicado de manera diferente. Supóngase que la
secuencia de tres bits "100" está almacenada en el registro
20 de desplazamiento y que el detector 24 detecta que el siguiente
bit x_{4} es "0". Por consiguiente, el número N_{4,0} en
la columna 28 se aumenta en uno. Con el siguiente impulso de reloj
aplicado al registro 20 de desplazamiento, la palabra de 3 bits
almacenada en el registro 20 de desplazamiento equivale ahora a
"000". Supóngase que el siguiente bit x_{4} equivale ahora a
"1". Por tanto, el número N_{0,1} en la columna 30 se
aumenta en uno.
Este procedimiento se continúa para una parte
relativamente grande de la señal de flujo de bits. Cuando la parte
de la señal de flujo de bits se ha procesado de este modo, las
columnas 28 y 29 se llenan con unos números N_{i,0}, N_{i,1},
que indican el número de veces que aparece un bit "0" o un bit
"1", respectivamente, como el bit siguiente tras la i-ésima
secuencia de 3 bits dada en la columna 32, donde i va de 0 a 7 en
el presente ejemplo.
Seguidamente, se obtiene un valor x_{4}'
binario predicho a partir de los números en las columnas 28 y 30
para cada una de las secuencias x_{1}, x_{2,} x_{3} de 3 bits
en la columna 32, tomando ese valor binario (o bien "0" o
bien "1") que resultó en el número N_{i,0} y N_{i,1}, de
cuenta más alto para la i-ésima secuencia de bits en la columna 32.
Como ejemplo, si N_{4,0} equivale a 78 y N_{4,1} equivale a
532, el bit x_{4}' predicho en respuesta a la aparición de la
secuencia de bits de 3 bits "100" se escoge igual a "1".
Puede obtenerse así una tabla de conversión que comprende las
columnas 32 y 34, de modo que para cada una de las ocho posibles
secuencias de 3 bits almacenadas en el registro 20 de
desplazamiento puede generarse un bit x_{4}' predicho
correspondiente. En la situación en la que se han obtenido valores
N_{i,0} y N_{i,1} de cuenta iguales para una secuencia i de
tres bits, se puede escoger uno de los dos valores binarios
"0" ó "1" aleatoriamente como el valor para el bit
predicho.
Debe observarse aquí que se usan dos contadores
para cada combinación de bits de 3 bits para contar el número de
"ceros" y "unos" que siguen a esa combinación de bits de 3
bits. A pesar de esto, se podría usar sólo un contador que fuese
capaz de contar hacia arriba al aparecer un bit "cero" que
siga a la combinación de bits de 3 bits y contar hacia abajo en
respuesta a la aparición de un bit "uno" tras la combinación
de bits de 3 bits. Si el valor de cuenta al final del procedimiento
de prueba es mayor que al comienzo del procedimiento de prueba, el
bit predicho se escogerá como "cero". Si el valor de cuenta
parece ser menor que el valor de cuenta al comienzo del
procedimiento de prueba, el bit predicho se escogerá como
"uno".
Si la señal que se va a procesar es
sustancialmente invariable en el tiempo, puede ocurrir que, al
obtenerse una tabla de conversión a partir de una parte siguiente
de la señal de flujo de bits, se obtengan los mismos valores
x_{4}' predichos. En tal caso, basta con obtener la tabla de
conversión una vez. Para señales de flujo de bits que tengan
propiedades variables, puede requerirse la obtención cada vez de la
tabla de conversión a partir de una parte posterior de la señal de
flujo de bits y predecir esa parte del flujo de bits usando su
propia tabla de conversión obtenida.
La figura 3 muestra una versión elaborada
adicional de la unidad 10 de predicción junto con la unidad 42 de
combinación de señales. La entrada 8 de la unidad 10 de predicción
está acoplada a una primera entrada 40 de una unidad 42 de
combinación de señales. Una salida 46 del medio 26' de conversión,
que comprende la tabla de conversión obtenida de la manera
explicada anteriormente con referencia a la figura 2, está acoplada
a una segunda entrada 44 de la unidad 42 de combinación de señales,
una salida 48 de la cual está acoplada a la salida 14 del aparato
de procesamiento de datos. La unidad 42 de combinación de señales
puede estar en forma de EXOR, pero la unidad 42 de combinación de
señales puede ser de construcción diferente, tal como una
EXNOR.
En respuesta a una secuencia x_{1}, x_{2},
x_{3} de bits de 3 bits almacenada en el registro 20 de
desplazamiento, la unidad 26' de conversión suministra a su salida
46 el bit x_{4}'. Este bit x_{4}' es una predicción del bit
x_{4} presente en las entradas del registro 20 de desplazamiento y
la unidad 42 de combinación. La unidad 42 de combinación combina
los bits x_{4} y x_{4}' para obtener un bit residual. Con una
señal de reloj posterior (no mostrada), el bit x_{4} presente a
la entrada del registro 20 de desplazamiento se desplaza al
interior del registro 20 de desplazamiento, de modo que en el
registro 20 de desplazamiento se almacena una nueva secuencia de
bits de 3 bits. La unidad 26' de conversión genera un nuevo bit
x_{4}' de predicción en respuesta a esta nueva secuencia de bits
de 3 bits almacenada en el registro 20 de desplazamiento. La
unidad 42 de combinación de señales combina este nuevo bit x_{4}'
de predicción con el nuevo bit x_{4} presente ahora en la
entrada 40 para obtener un nuevo bit residual. De este modo, se
obtiene una señal de flujo de bits residual.
Suponiendo que la unidad 42 de combinación es una
EXOR, la señal residual tiene la siguiente propiedad. Supóngase
que ambos bits x_{4} y x_{4}' son iguales, es decir, o bien
"0" o bien "1". El bit residual suministrado por la EXOR
es "0". Supóngase ahora que los bits x_{4} y x_{4}' no son
iguales entre sí. Como resultado, el EXOR 42 genera un bit "1"
como bit residual. La aparición de los bits "1" en la señal
residual es por tanto una medida para los errores entre la señal de
flujo de bits predicha aplicada a la entrada 44 de la unidad 42 de
combinación y la señal de flujo de bits aplicada a la entrada
40.
La figura 4 muestra una realización de un aparato
de grabación que comprende el aparato de procesamiento de datos
mostrado en la figura 1, que puede incluir la unidad de predicción
mostrada en la figura 3. El aparato de grabación comprende
adicionalmente una unidad 150 de compresión de datos para comprimir
los datos de la señal de flujo de bits residual para dar una señal
de flujo de bits residual de datos comprimidos y una unidad 50 de
escritura para escribir la señal de flujo de bits residual de datos
comprimidos en una pista en el soporte 52 de grabación. En el
presente ejemplo, el soporte 52 de grabación es un soporte
magnético de grabación, de modo que la unidad 50 de escritura
comprende al menos una cabeza 54 magnética para escribir la señal
de flujo de bits residual en el soporte 52 de grabación. El soporte
de grabación puede, sin embargo, ser un soporte óptico de
grabación, tal como un disco CD o un disco DVD.
La figura 5 muestra una realización de un
transmisor para transmitir una señal de audio a través de un
soporte TRM de transmisión, que comprende el aparato de
procesamiento de datos tal como se muestra en la figura 1, que
puede incluir la unidad de predicción mostrada en la figura 3. El
transmisor comprende de nuevo la unidad 150 de compresión de datos
y comprende adicionalmente una unidad 60 de transmisión para
aplicar la señal de flujo de bits residual de datos comprimidos al
soporte TRM de transmisión. La unidad 60 de transmisión podría
comprender una antena 62.
La transmisión a través de un soporte de
transmisión, tal como un enlace de radiofrecuencia o un soporte de
grabación, requiere generalmente una codificación de corrección de
errores y una codificación de canal llevadas a cabo sobre la señal
residual de datos comprimidos que se va a transmitir. La figura 6
muestra tales etapas de procesamiento de señal llevadas a cabo
sobre la señal residual de datos comprimidos para la disposición
de grabación de la figura 4. La disposición de grabación de la
figura 6 comprende por tanto un codificador 56 de corrección de
errores, bien conocido en la técnica, y un codificador 58 de canal,
también bien conocido en la técnica.
Se ha mencionado anteriormente que, en algunas
aplicaciones, basta con usar una tabla de conversión fija para
procesar la señal de flujo de bits. Al reconvertirse la señal de
flujo de bits residual en una réplica de la señal de flujo de bits
original, también basta con una tabla de conversión fija. En una
aplicación en la que, para partes posteriores de la señal de flujo
de bits, cada vez que se necesita determinar una tabla de
conversión correspondiente, para generar la señal de flujo de bits
residual se requerirá usar las mismas tablas de conversión para
las partes en cuestión al reconvertir la señal de flujo de bits
residual en la réplica de la señal de flujo de bits original. En
tal situación, puede requerirse transmitir información auxiliar
representativa de las tablas de conversión usadas para las varias
partes posteriores junto con la señal residual para permitir la
reconversión al recibirla.
Como ejemplo adicional, si parece que basta con
usar sólo dos tablas de conversión en el aparato de procesamiento
de la figura 1, tal información auxiliar podría ser sencillamente
una señal de selección que seleccione una de las dos tablas de
conversión. Un aparato de reconversión correspondiente podría
comprender también las dos tablas de conversión, y la señal de
selección podría usarse para seleccionar una de las dos tablas de
conversión para reconvertir la señal de flujo de bits residual en la
réplica de la señal de flujo de bits original.
Debería observarse, sin embargo, que cuando se ha
obtenido una tabla de conversión para una parte de la señal de
flujo de bits, no es absolutamente necesario transmitir información
auxiliar correspondiente a esta tabla de conversión a un aparato
de reconversión. El aparato de reconversión puede generar la tabla
de conversión por sí mismo. La unidad de predicción en el aparato
de reconversión tendrá una baja exactitud de predicción al
principio, pero "aprenderá" por sí sola para obtener una tabla
de conversión de predicción, que será sustancialmente idéntica a
la tabla de conversión usada en el aparato de transmisión.
La figura 7 muestra una realización esquemática
de un segundo aparato de procesamiento de datos según la invención,
que es capaz de reconvertir la señal de flujo de bits residual en
la réplica de la señal de flujo de bits original. El aparato tiene
un terminal 70 de entrada para recibir la señal de flujo de bits
residual, tal como la suministra el aparato de procesamiento de
datos de la figura 1. El terminal 70 de entrada está acoplado a
una primera entrada 86 de una unidad 88 de combinación de señales
que tiene una salida 76 acoplada a una entrada 72 de una unidad 74
de predicción así como a una entrada 78 de un convertidor 80 D/A de
1 bit. Una salida 98 de la unidad 74 de predicción está acoplada a
una segunda entrada 101 de la unidad 88 de combinación de señales.
Una salida 82 del convertidor 80 D/A está acoplada al terminal 84 de
salida.
El aparato de la figura 7 recibe el flujo de bits
residual a través de su entrada 70, el cual se suministra a la
entrada 86 de la unidad 88 de combinación de señales. La unidad 88
de combinación de señales combina la señal de flujo de bits
residual recibida a través de su entrada 86 con una señal de flujo
de bits predicha recibida a través de su entrada 101 para obtener
una señal de flujo de bits reconvertida y para suministrar la
señal de flujo de bits reconvertida a su salida 76. La unidad 74 de
predicción lleva a cabo una etapa de predicción sobre la señal de
flujo de bits reconvertida para obtener dicha señal de flujo de
bits predicha en su salida 98. La unidad 80 de conversión D/A lleva
a cabo una conversión D/A sobre la señal de flujo de bits
reconvertida para obtener la réplica de la señal de audio original,
que se suministra al terminal 84 de salida.
La unidad 74 de predicción puede tener cualquier
forma y podría comprender un filtro FIR o un filtro IIR, en la que
los coeficientes del filtro se escogen (u obtienen) de modo que la
señal de salida de la unidad 74 de predicción sea la versión
predicha de la señal de flujo de bits.
Otra realización de la unidad 74 de predicción se
explicará más detalladamente con referencia a la figura 8. La
entrada 72 de la unidad 74 de predicción está acoplada a una entrada
92 de un registro 94 de desplazamiento de 3 bits. Las tres salidas
de las tres posiciones de bit en el registro 94 de desplazamiento
están acopladas a entradas correspondientes de una unidad 96 de
conversión. La unidad 96 de conversión comprende la tabla de
conversión tratada y explicada anteriormente con referencia a las
figuras 2 y 3. Una salida 98 de la unidad 96 de conversión está
acoplada a una segunda entrada 101 de la unidad 88 de combinación
de señales. La unidad 88 de combinación de señales puede estar en
forma de EXOR, pero la unidad 88 de combinación puede ser de
construcción diferente, tal como una EXNOR. Será obvio que si la
unidad 42 de combinación de señales de la figura 3 es una EXOR, la
unidad 88 de combinación de señales de la figura 8 debe ser también
una EXOR, a fin de regenerar una réplica de la señal de flujo de
bits original.
Como respuesta a una secuencia x_{1}, x_{2},
x_{3} de bits de 3 bits almacenada en el registro 94 de
desplazamiento, la unidad 96 de conversión suministra el bit
x_{4}' a su salida 98, de la manera explicada anteriormente con
referencia a las figuras 2 y 3. Este bit x_{4}' es una predicción
del bit x_{4} que suministrará la unidad 88 de combinación de
señales con el siguiente impulso de reloj y que se almacenará como
el nuevo bit x_{3} en la posición de almacenamiento más a la
derecha del registro 94 de desplazamiento. El bit residual
presente en la entrada 86 de la unidad 88 de combinación se combina
con el bit x_{4}' predicho para obtener la réplica del bit
x_{4} original en la señal de flujo de bits original. Cuando el
bit residual es "0", lo que quiere decir que se llevó a cabo
una predicción correcta en el aparato de las figuras 1 y 3, la
combinación del bit residual con el bit x_{4}' predicho da como
resultado que el valor de bit del bit x_{4}' aparezca en la
salida 90 de la unidad 88 de combinación. Cuando el bit residual es
"1", lo que quiere decir que se llevó a cabo una predicción
incorrecta en el aparato de las figuras 1 y 3, la combinación del
bit residual con el bit x_{4}' predicho da como resultado que el
valor de bit inverso del bit x_{4}' aparezca en la salida 90 de
la unidad 88 de combinación. En ambos casos, aparecerá una réplica
correcta del bit x_{4} en la salida 76 de la unidad 88 de
combinación.
Con una señal de reloj posterior (no mostrada),
el bit x_{4} presente en la entrada del registro 94 de
desplazamiento se desplaza al interior del registro 94 de
desplazamiento de modo que se almacene en el registro 94 de
desplazamiento una nueva secuencia de bits de 3 bits. La unidad 96
de conversión genera un nuevo bit x_{4}' de predicción en
respuesta a esta nueva secuencia de bits de 3 bits almacenada en el
registro 94 de desplazamiento. La unidad 88 de combinación de
señales combina este nuevo bit x_{4}' de predicción con el
siguiente bit residual en la señal de flujo de bits residual
aplicada a la entrada 86 para obtener una réplica del bit x_{4}
siguiente en la señal de flujo de bits. De este modo, se obtiene la
réplica de la señal de flujo de bits.
La figura 9 muestra el aparato de procesamiento
de datos de la figura 7 incorporado en un aparato de reproducción.
El aparato de reproducción comprende adicionalmente una unidad 162
de expansión de datos para expandir la señal de flujo de bits
residual de datos comprimidos para obtener una réplica de la señal
de flujo de bits residual original y una unidad 100 de lectura para
leer la señal de flujo de bits residual de datos comprimidos de una
pista en el soporte 52 de grabación. En el presente ejemplo, el
soporte 52 de grabación es un soporte magnético de grabación, de
modo que la unidad 100 de lectura comprende al menos una cabeza 102
magnética para leer la señal de flujo de bits residual de datos
comprimidos del soporte 52 de grabación. El soporte de grabación
puede ser sin embargo un soporte óptico de grabación, tal como un
disco CD o un disco DVD.
La figura 10 muestra una realización de un
receptor para recibir una señal de audio a través de un soporte
TRM de transmisión, que comprende el aparato de procesamiento de
datos tal como se muestra en la figura 7. El receptor comprende
adicionalmente la unidad 162 de expansión de datos y una unidad 105
de recepción para recibir la señal de flujo de bits residual de
datos comprimidos del soporte TRM de transmisión. La unidad 105 de
recepción podría comprender una antena 107.
Tal como se ha explicado anteriormente, la
transmisión a través de un soporte de transmisión, tal como un
enlace de radiofrecuencia o un soporte de grabación, generalmente
requiere una codificación de corrección de errores y una
codificación de canal llevadas a cabo sobre la señal residual de
datos comprimidos que se va a transmitir, de modo que pueda
llevarse a cabo una correspondientes decodificación de canal y
corrección de errores en el momento de la recepción. La figura 11
muestra las etapas de procesamiento de señal de la decodificación
de canal y de la corrección de errores que se llevan a cabo sobre
la señal recibida, recibida por el medio 100 de lectura para la
disposición de reproducción de la figura 9. La disposición de
reproducción de la figura 11 comprende por tanto un decodificador
110 de canal, bien conocido en el arte, y una unidad 112 de
corrección de errores, también bien conocida en la técnica, para
obtener una réplica de la señal de flujo de bits residual de datos
comprimidos.
También se ha mencionado anteriormente que, en
algunas aplicaciones, basta con usar una tabla de conversión fija
para procesar la señal de flujo de bits en el aparato de las figuras
1 y 3. Al reconvertir la señal de flujo de bits residual en una
réplica de la señal de flujo de bits original, también basta con
una tabla de conversión fija, de modo que no se requiere transmitir
ninguna información auxiliar al aparato de procesamiento de las
figuras 7 y 8. En una aplicación en la que, para partes posteriores
de la señal de flujo de bits cada vez que se tenga que determinar
una tabla de conversión correspondiente en el aparato de las
figuras 1 y 3, para generar la señal de flujo de bits residual, se
requerirá usar las mismas tablas de conversión para las partes en
cuestión al reconvertir la señal de flujo de bits residual en la
réplica de la señal de flujo de bits original en el aparato de las
figuras 7 y 8. En tal situación, se requerirá transmitir
información auxiliar representativa de las tablas de conversión
usadas para las varias partes posteriores junto con la señal
residual para permitir la reconversión en el momento de la
recepción. Como ejemplo, esta información auxiliar necesita por
tanto grabarse en el soporte 52 de grabación, tal como en la
aplicación en la que el aparato de las figuras 1 y 3 se aloja en
un aparato de grabación y el aparato de las figuras 7 y 8 se
incorpora en un aparato de reproducción de la figura 9 u 11, y
reproducirse desde dicho soporte de grabación en el momento de la
reproducción.
Si parece que basta con usar únicamente dos
tablas de conversión en el aparato de procesamiento de la figura
1, tal información auxiliar podría ser sencillamente una señal de
selección, que selecciona una de las dos tablas de conversión. Un
aparato de reconversión correspondiente podría comprender también
las dos tablas de conversión, y podría usarse la señal de selección
para seleccionar una de las dos tablas de conversión para
reconvertir la señal de flujo de bits residual en la réplica de la
señal de flujo de bits original.
Las realizaciones descritas anteriormente se
basan en la predicción de 1 bit (x_{4}') que sigue a una
secuencia de tres bits (x_{1}, x_{2}, x_{3}) posteriores en
la señal de flujo de bits. Por lo general, la unidad de predicción
puede ser capaz de predecir a partir de n bits consecutivos en la
señal del flujo de bits m bits de predicción, siendo dichos m bits
de predicción versiones predichas de m bits posteriores en la señal
de flujo de bits que siguen a dichos n bits consecutivos en la
señal de flujo de bits, donde n y m son enteros mayores que
cero.
La figura 12 muestra un ejemplo de cómo obtener
una tabla de conversión que sea capaz de predecir uno o dos bits
de predicción a partir de una secuencia de cuatro bits x_{1},
x_{2}, x_{3}, x_{4} posteriores en la señal de flujo de
bits. La figura 12 muestra una parte de otra unidad 10' de
predicción que comprende un registro 20' de desplazamiento de 4
bits que tiene una entrada acoplada a la entrada 8 de la unidad 10'
de predicción. Al aplicar cuatro impulsos de reloj (no mostrados)
al registro 20' de desplazamiento, cuatro bits x_{1}, x_{2},
x_{3}, x_{4} posteriores de la señal de flujo de bits aplicada
a la entrada 8 se desplazan al interior del registro 20' de
desplazamiento. Hay un detector 22' presente que tiene una entrada
24 acoplada a la entrada 8 de la unidad 10' de predicción. El
detector 22' detecta el valor de bit de los dos bits x_{5},
x_{6} siguientes que siguen directamente a los cuatro bits
x_{1}, x_{2}, x_{3}, x_{4} posteriores en la señal de flujo
de bits. Adicionalmente, hay un contador 26' presente que cuenta
el número de veces que un bit "0" sigue a una secuencia
x_{1}, x_{2}, x_{3}, x_{4} de bits de cuatro bits
específica, el número de veces que un bit "1" sigue a esa misma
secuencia de bits de cuatro bits específica, el número de veces
que una secuencia de bits de dos bits "00" sigue a esa misma
secuencia x_{1}, x_{2}, x_{3}, x_{4} de bits de cuatro bits
específica, el número de veces que una secuencia de bits de dos
bits "01" sigue esa misma secuencia de bits de cuatro bits
específica, el número de veces que una secuencia de bits de dos
bits "10" sigue a esa misma secuencia x_{1}, x_{2},
x_{3}, x_{4} de bits de cuatro bits específica y el número de
veces que una secuencia de bits de dos bits "11" sigue a esa
misma secuencia de bits de cuatro bits específica. Debe observarse
aquí que la combinación de bits de dos bits "b_{1}, b_{2}"
se expresará de modo que el primer bit b_{1} sea el bit x^{5} y
el segundo bit b_{2} sea el bit x_{6}.
Supóngase que el detector 22' ha detectado que
los dos bits x_{5}, x_{6} equivalen a "01". Por
consiguiente, el contador 26'' aumenta el valor N_{i,0} del
contador en la columna 28' en uno y el valor N_{i,3} del contador
en la columna 30' en uno, donde i va de 0 a 15 y corresponde a la
i-ésima secuencia de bits de cuatro bits dada en la columna 32' de
la tabla en la figura 12.
A continuación, al aplicarse un número P de
impulsos de reloj al aparato de la figura 12, donde P no tiene
porqué ser necesariamente igual a 2, sino que puede ser mayor, se
almacena en el registro 20' de desplazamiento otra secuencia
x_{1}, x_{2}, x_{3}, x_{4} de bits de 4 bits de la señal de
flujo de bits. El detector 22' detecta los valores de bit de los
dos bits x_{5}, x_{6} siguientes en la señal de flujo de bits
que siguen a dicha secuencia de bits de 4 bits. Supóngase que los
dos bits siguientes son iguales a "11". Por tanto, el
contador 26'' aumenta el valor N_{i,1} de cuenta en la columna 29
en uno y el valor N_{i,5} de cuenta en la columna 31 en uno,
donde i corresponde a la secuencia de bits de cuatro bits
almacenada en el registro 20' de desplazamiento, que se supone que
es la i-ésima secuencia de bits de cuatro bits dada en la columna
32' de la tabla en la figura 12.
Este procedimiento se repite una pluralidad de
veces, de modo que se hayan obtenido los valores N_{i,0} a
N_{i,5} de cuenta para todas las dieciséis posibles secuencias
x_{1}, x_{2}, x_{3}, x_{4} de bits 4 bits. Los valores
N_{i,0} a N_{i,5} de cuenta indican el número de veces que
aparecen las secuencias de bits de un bit y de dos bits que siguen
a la i-ésima secuencia de bits de 4 bits dada en la columna
32'.
Seguidamente, se obtiene o bien un valor x_{5}'
binario predicho, o bien una secuencia x_{5}', x_{6}' binaria
de 2 bits predicha, basados en los valores de cuenta en las columnas
28', 29,... a 31, para cada una de las secuencias x_{1},
x_{2}, x_{3}, x_{4} de 4 bits en la columna 32.
Supóngase que el valor N_{i,0} de cuenta o el
valor N_{i,1} de cuenta de los seis valores N_{i,0} a
N_{i,5} de cuenta para la i-ésima secuencia de bits de 4 bits en
la columna 32' son sustancialmente mayor que todos los demás. En
tal situación, se puede decidir escoger el bit "0" o el bit
"1" respectivamente, como el bit x_{5}' de predicción.
Supóngase que N_{i,0} a N_{i,2} no difieren mucho y son mayores
que los otros cuatro valores de cuenta. En tal situación, se podría
decidir escoger la combinación de bits "00" como los bits
x_{5}', x_{6}' de predicción para la i-ésima secuencia de bits.
De este modo, la tabla de conversión que se obtiene puede así
comprender una columna 33 que puede comprender o bien un valor de
un bit como bit de predicción para predecir el bit que sigue a una
secuencia de bits de 4 bits específica en la señal de flujo de
bits, o bien una palabra binaria de 2 bits como palabra de
predicción de 2 bits para predecir la palabra de 2 bits que sigue
a otra secuencia de bits de 4 bits específica en la señal de flujo
de bits.
La figura 13 muestra esquemáticamente otra
realización del aparato de procesamiento de datos para el
procesamiento de datos de una señal de audio, que comprende una
unidad 130 de conversión en forma de tabla de conversión, tal como
la explicada con referencia a la figura 12. Eso significa que la
tabla de conversión comprende las columnas 32' y 33 dadas en la
figura 12, de modo que al recibirse una secuencia x_{1}, x_{2},
x_{3}, x_{4} de bits de 4 bits específica tal como se
proporciona en la columna 32', se generarán un bit x_{5} de
predicción específico o dos bits x_{5}, x_{6} de predicción
específicos en la salida 131 de la unidad 130 de conversión.
El funcionamiento del aparato de la figura 13 es
el siguiente. En respuesta a una secuencia de bits de 4 bits
específica almacenada en el registro 20' de desplazamiento, la
unidad 130 de conversión genera, como ejemplo, una palabra de un
bit igual a "1". Este es el caso cuando se almacena una
secuencia de 4 bits "0000" en el registro 20' de
desplazamiento. La columna 33 muestra que con tal secuencia de bits
de 4 bits, véase la columna 32' en la tabla de la figura 12, se
predice un bit "1", véase la columna 33 en la tabla de la
figura 12. El bit x_{5}' predicho se suministra a la entrada 44
de la unidad 42 de combinación, en la que el bit x_{5}' se
combina con el bit real x_{5} en el flujo de bits presente en la
entrada 40. A continuación, tras un impulso de reloj, generado por
una unidad 132 central de procesamiento, la información en el
registro 20' de desplazamiento se desplaza una posición hacia la
izquierda, de modo que el bit x_{5} se almacene ahora en la
ubicación de almacenamiento más a la derecha del registro 20' de
desplazamiento. Supóngase que este bit es realmente un bit
"1", tal como se había predicho.
A continuación, la unidad de conversión convierte
la secuencia de 4 bits "0001" almacenada en el registro 20'
de desplazamiento en una palabra de 2 bits "01", véanse las
columnas 32' y 33 en la tabla de la figura 12, palabra de 2 bits
que se suministra a la salida 131. La unidad 132 central de
procesamiento genera ahora dos impulsos de reloj de modo que la
palabra de predicción de 2 bits "01" pueda combinarse en la
unidad 42 de combinación con los bits x_{5}, x_{6} reales en la
señal de flujo de bits. Los dos impulsos de reloj dan también como
resultado un desplazamiento de dos posiciones hacia la izquierda en
el registro 20' de desplazamiento de modo que el registro de
desplazamiento tenga los valores "0" y "1" almacenados en
las posiciones en el registro 20' de desplazamiento, indicadas por
x_{1} y x_{2}, y los bits x_{5} y x_{6} reales mencionados
anteriormente se almacenen ahora como los nuevos bits x_{3} y
x_{4} en el registro 20' de desplazamiento. Por tanto, al
predecir un bit, la unidad 132 central de procesamiento genera un
impulso de reloj, tras el cual se lleva a cabo una etapa de
predicción posterior, mientras que, al predecir una palabra de 2
bits, la unidad 132 central de procesamiento genera dos impulsos de
reloj antes de que se lleve a cabo una etapa de predicción
posterior.
Supóngase que, para partes posteriores de la
señal de flujo de bits, se obtiene primero una tabla de conversión,
por ejemplo de la manera explicada anteriormente con referencia a
la figura 12, se desea transmitir la tabla de conversión junto con
la señal de flujo de bits residual para permitir la reconversión al
recibirse la señal de flujo de bits residual. La figura 13 muestra
una conexión 135 entre la unidad 26''' de predicción y la unidad
132 central de procesamiento. A través de esta conexión, la tabla de
conversión obtenida de la manera descrita con referencia a la
figura 12 puede suministrarse a la unidad 132 central de
procesamiento y suministrarse posteriormente a una salida 137 para
la transmisión junto con la señal de flujo de bits residual a
través del soporte de transmisión.
La figura 14 muestra un aparato correspondiente
para reconvertir la señal de flujo de bits residual suministrada
por el aparato de la figura 13. El aparato de la figura 14 muestra
un gran parecido con el aparato de las figuras 7 y 8, en el
sentido de que la unidad 88 de combinación de señales y el
convertidor 80 D/A son iguales que la unidad de combinación de
señales y el convertidor D/A, respectivamente, de la figura 7. La
entrada 72 de la unidad 74' de predicción está acoplada a una
entrada 92 de un registro 94' de desplazamiento de cuatro bits.
Las cuatro salidas de las cuatro posiciones de bits en el registro
94' de desplazamiento están acopladas a entradas correspondientes
de una unidad 96' de conversión. La unidad 96' de conversión
comprende la tabla de conversión tratada y explicada anteriormente
con referencia a la figura 12. Una salida 98 de la unidad 96' de
conversión está acoplada a una segunda entrada 101 de la unidad 88
de combinación de señales.
En respuesta a una secuencia x_{1}, x_{2},
x_{3}, x_{4} de bits de 4 bits almacenada en el registro 94'
de desplazamiento, la unidad 96' de conversión suministra o bien una
x_{5}' de 1 bit en su salida 98 o bien una palabra x_{5}',
x_{6}' de 2 bits, de la manera explicada anteriormente con
referencia a la figura 12. Este bit x_{5}' es una predicción del
bit x_{5,} dado por la tabla 96' de conversión, que se
suministrará al generar la unidad 88 de combinación el siguiente
impulso de reloj y se almacenará como el nuevo bit x_{4} en la
posición de almacenamiento más a la derecha del registro 94' de
desplazamiento. El bit residual presente en la entrada 86 de la
unidad 88 de combinación se combina con el bit x_{5}' predicho,
al generar la unidad 140 central de procesamiento el impulso de
reloj, para obtener la réplica del bit x_{5} original en la
señal de flujo de bits original. Cuando el bit residual es "0",
lo que quiere decir que se llevó a cabo una predicción correcta en
el aparato de la figura 13, la combinación del bit residual con el
bit x_{5}' predicho resulta en el derecho del bit x_{5}' a
aparecer en la salida 90 de la unidad 88 de combinación como el
bit x_{5}. Cuando el bit residual es "1", lo que quiere
decir que se llevó a cabo una predicción incorrecta en el aparato
de la figura 13, la combinación del bit residual con el bit
x_{5}' predicho da como resultado el derecho inverso del bit
x_{5}' a aparecer en la salida 90 de la unidad 88 de combinación
como el bit x_{5}. En ambos casos, aparecerá una réplica correcta
del bit x_{5} en la salida 76 de la unidad 88 de
combinación.
La predicción x_{5}', x_{6}' de 2 bits es una
predicción de la palabra x_{5}, x_{6} de 2 bits generada por
la tabla 96' de conversión, que suministrará la unidad 88 de
combinación al generarse los dos impulsos de reloj siguientes de
la unidad 140 central de procesamiento y que se almacenará como la
nueva palabra x_{3}, x_{4} de dos bits en las dos posiciones
más a la derecha del registro 94' de desplazamiento. Dos bits
residuales presentes en la entrada 86 de la unidad 88 de
combinación se combinan con la palabra x_{5}', x_{6}' de 2
bits predicha para obtener la réplica de la palabra x_{5}, x_{6}
de 2 bits original en la señal de flujo de bits original. Cuando
los dos bits residuales son "0, 0", lo que quiere decir que se
llevó a cabo una predicción correcta en el aparato de la figura 13,
la combinación de los bits residuales con los bits x_{5}',
x_{6}' predichos da como resultado el derecho de los dos bits
x_{5}', x_{6}' a aparecer en la salida 90 de la unidad 88 de
combinación como los bits x_{5}, x_{6}. Cuando los bits
residuales fueron "1, 1", lo que quiere decir que se llevó a
cabo una predicción incorrecta en el aparato de la figura 13 en
ambos bits x_{5} y x_{6}, la combinación de los dos bits
residuales con los bits x_{5}', x_{6}' predichos da como
resultado el que los valores de bit inversos de los bits x_{5}',
x_{6}' aparezcan en la salida 90 de la unidad 88 de combinación
como los bits x_{5}, x_{6}. Cuando uno de los dos bits
residuales es "1" y el otro es "0", esto quiere decir que
uno de los bits de predicción es erróneo y que el otro debería
invertirse para obtener dos bits x_{5}, x_{6} correctos. En
todos los casos aparecerá una réplica correcta de la palabra
x_{5}, x_{6} de 2 bits en la salida 76 de la unidad 88 de
combinación.
En la situación en la que, para partes
posteriores de la señal de flujo de bits, se obtiene primero una
tabla de conversión correspondiente en el aparato de la figura 13,
por ejemplo, de la manera explicada anteriormente con referencia a
la figura 12, se desea transmitir la tabla de conversión junto con
la señal de flujo de bits residual para permitir la reconversión al
recibirse la señal de flujo de bits residual en el aparato de la
figura 14. La figura 14 muestra por tanto un terminal 142 de entrada
para recibir la tabla de conversión. El terminal 142 de entrada
está acoplado a la unidad 140 central de procesamiento, que tiene
una conexión 144 con la unidad 96' de predicción. A través de esta
conexión, la tabla de conversión puede suministrarse a la unidad
96' de predicción.
Se ha mencionado anteriormente que antes de la
transmisión se lleva a cabo una etapa de compresión de datos sobre
la señal de flujo de bits residual. Se lleva a cabo preferiblemente
una compresión de datos usando un codificador sin pérdidas. Los
codificadores sin pérdidas tienen la ventaja de que pueden
comprimir los datos de la señal de audio de tal modo que, tras una
expansión de los datos mediante un decodificador sin pérdidas, la
señal de audio original puede reconstruirse de manera
sustancialmente sin pérdidas. Eso significa que no hay
sustancialmente ninguna pérdida de información tras la
compresión-expansión. Los codificadores sin
pérdidas pueden estar en forma de un codificador de longitud
variable. Los codificadores de longitud variable son bien
conocidos en la técnica. Ejemplos de tales codificadores de longitud
variable son los codificadores Huffman, los codificadores
aritméticos y los codificadores Lempel-Ziv. Se hace
referencia a este respecto a las publicaciones "A method for the
construction of minimum-redundancy codes" por D.
A. Huffman, el documento D4 en la lista de documentos
relacionados, "An introduction to arithmetic coding" por G.G.
Langdon, el documento D5 en la lista de documentos relacionados, y
"A universal algorithm for sequential data compression" por J.
Ziv et al., documento D6 en la lista de documentos
relacionados.
La figura 15 muestra una realización en la que el
aparato de la figura 1 está seguido por una unidad 150 de
compresión de datos tal como un codificador sin pérdidas. La señal
de flujo de bits residual de datos comprimidos se graba en un
soporte 155 óptico de grabación mediante una unidad 153 óptica de
grabación.
La figura 16 muestra la reproducción
correspondiente del soporte 155 óptico de grabación. El aparato
mostrado en la figura 16 comprende una unidad 162 de expansión de
datos, tal como un codificador sin pérdidas, que lleva a cabo una
etapa de expansión de datos sobre la señal de flujo de bits
residual de datos comprimidos. La señal de flujo de bits residual
regenerada se suministra a la entrada 70 del aparato de la figura
7.
Una modificación adicional de la realización de
la figura 1 es la siguiente. En esta modificación, la unidad 10 de
predicción está acoplada entre la salida de la unidad 42 de
combinación de señales y la entrada 44 de la unidad 42 de
combinación de señales. En esta modificación, la versión predicha
de la señal de flujo de bits es obtenida por la unidad de
predicción a partir de la señal residual, suministrada por la
unidad 42 de combinación de señales. Esta modificación se muestra
en la figura 18, que es de hecho idéntica a la construcción de
circuito de la unidad de predicción y la unidad de combinación de
señales mostradas en la figura 7.
De manera equivalente, una modificación adicional
de la figura 7 es la siguiente. En esta modificación, la unidad 74
de predicción está acoplada entre el terminal 70 de entrada y la
entrada 101 de la unidad 88 de combinación de señales. En esta
modificación, la versión predicha de la señal de flujo de bits es
obtenida por la unidad de predicción a partir de la señal residual,
suministrada al aparato de procesamiento a través del terminal 70.
Esta modificación es de hecho idéntica a la construcción de
circuito de la unidad de predicción y la unidad de combinación de
señales mostradas en la figura 1.
Puede obtenerse una mejora adicional del aparato
de procesamiento de datos mediante una realización específica de
la unidad de predicción, tal como la unidad 10 de predicción en la
figura 1. En esta realización particular, la unidad 10 de
predicción está dotada de un integrador para integrar la señal de
entrada, que es una representación de la señal de flujo de bits, en
el sentido de que la señal de entrada tiene -1 y +1 valores de
representación para representar los bits "0" y "1" en la
señal de flujo de bits. El integrador sencillamente suma todos los
valores de representación de modo que su salida instantánea es la
suma acumulativa de todos los valores -1 y +1 que ha recibido. Lo
que hace realmente la unidad de predicción es generar una señal de
pseudo-audio, y el bit predicho para la señal de
flujo de bits que se va a suministrar a la salida 12 se obtiene de
esta señal de pseudo-audio de la manera
siguiente.
El predictor obtiene de los últimos n valores de
muestra de la señal de pseudo-audio generada por el
integrador un valor de predicción para la siguiente muestra de la
señal de pseudo-audio. A continuación, el valor de
la última muestra de la señal de pseudo-audio
generada se compara con el valor predicho de la siguiente muestra.
Si, visto a lo largo de un eje de amplitud, el valor de la última
muestra de la señal de pseudo-audio es menor que
el valor de predicción de la muestra siguiente, se concluye que el
siguiente bit predicho en la señal de flujo de bits predicha
corresponde al valor +1 (o valor lógico "1"), y cuando el
valor de la última muestra de la señal de
pseudo-audio es mayor que el valor de predicción de
la siguiente muestra, se concluye que el siguiente bit predicho en
la señal de flujo de bits corresponde al valor -1 (o valor lógico
"0"). Los bits predichos se suministran a la salida de la
unidad 10 de predicción como la señal de flujo de bits
predicha.
El valor predicho de la muestra siguiente puede
obtenerse aproximando las últimas n (lo que equivale a 40) muestras
de la señal de pseudo-audio con una línea recta. Se
comprenderá que procedimientos de aproximación más sofisticados
(técnicas de filtrado) pueden igualmente predecir el siguiente
valor de muestra. En tal situación, tal como se mencionó
anteriormente, los coeficientes de filtro para tales filtros
deberían obtenerse trama a trama para la señal y transmitirse para
permitir una decodificación correspondiente en el lado del
receptor.
En la figura 19 se muestra otro aparato de
procesamiento de datos. En el aparato de procesamiento de datos de
la figura 19, la señal de flujo de bits se suministra a la entrada
44 de la unidad 42 de combinación de señales y, a través de un
filtro 10' de predicción y un cuantificador Q, a la entrada 40 de
la unidad 42 de combinación de señales. El aparato está dotado
adicionalmente de una unidad 150' de compresión de datos que
comprende un codificador 154 entrópico y una unidad 156 de
determinación de probabilidades. En el presente ejemplo, el
codificador 154 entrópico está en forma de codificador aritmético
para codificar la señal de flujo de bits residual en una señal de
flujo de bits residual de datos comprimidos en respuesta a unos
valores p de probabilidad suministrados a su entrada 192. La unidad
156 de determinación de probabilidades determina un valor de
probabilidad que indica la probabilidad de que un bit en la señal de
flujo de bits residual suministrada por la unidad 42 de
combinación tenga un valor lógico predeterminado, tal como
"1". Este valor de probabilidad, indicado como p en la figura
19, se suministra al codificador 154 aritmético para permitir la
compresión de datos de la señal de flujo de bits residual en el
codificador 154 aritmético. La unidad 156 de determinación
determina este valor de probabilidad a partir de la señal de salida
del filtro 10' de predicción. Esto es diferente de lo que se
esperaría cuando se usa un codificador aritmético en la unidad 150
de compresión de datos, tal como en las figuras 4 ó 15, para
comprimir la señal de flujo de bits residual. Cuando se usa un
codificador aritmético en la unidad 150 de compresión, la unidad 156
de probabilidad obtendría el valor de probabilidad a partir de la
propia señal de flujo de bits residual. En la realización de la
figura 19, sin embargo, la unidad 156 de determinación de
probabilidades obtiene el valor de probabilidad a partir de la
señal de salida generada por el filtro 10' de predicción. Esto tiene
una ventaja porque puede obtenerse una mayor relación de
compresión con el codificador 154 aritmético. El codificador 154
aritmético puede comprimir los datos de la señal de flujo de bits
residual trama a trama.
El funcionamiento del aparato de la figura 19 es
el siguiente. El filtro 10' de predicción realiza un filtrado de
predicción sobre la señal de flujo de bits para obtener una señal de
salida multibit. La señal de salida multibit tiene una pluralidad
de niveles dentro de un intervalo de, por ejemplo, +3 y -3. Un
cuantificador Q recibe la señal de salida multibit y genera a
partir de ella una señal de flujo de bits, por ejemplo, adjudicando
un bit de valor lógico "1" si la señal de salida multibit
tiene un valor positivo y adjudicando un bit de valor lógico
"0" si la señal de salida multibit tiene un valor negativo.
Además, para cada uno de una pluralidad de subintervalos en el
intervalo de valores de la señal de salida multibit, se determina
cuál es la probabilidad de que el bit correspondiente en la señal
residual sea, por ejemplo, un bit "1". Esto puede realizarse
contando el número de "unos" y "ceros" que aparecen en la
señal de flujo de bits residual durante un intervalo de tiempo
específico, cuando la señal de salida multibit cae en uno de tales
intervalos. Las probabilidades así obtenidas para los varios
valores en la señal de salida multibit se suministran
posteriormente como la señal p de probabilidad al codificador 154
aritmético. La señal de flujo de bits residual de datos comprimidos
es suministrada por el codificador 154 aritmético a una línea 158
de salida para su transmisión mediante un soporte TRM de
transmisión.
La figura 20 muestra un aparato de procesamiento
de datos correspondiente para decodificar la señal de flujo de
bits residual de datos comprimidos recibida a través del soporte TRM
de transmisión. El aparato de procesamiento de datos de la figura
20 comprende un decodificador 172 entrópico que recibe la señal de
flujo de bits residual de datos comprimidos a través de una entrada
174. En el presente ejemplo, el decodificador 172 entrópico está
en forma de decodificador aritmético que lleva a cabo una etapa de
decodificación aritmética sobre la señal de flujo de bits
comprimida bajo la influencia de una señal p de probabilidad
suministrada a una entrada 176 para generar una réplica de una
señal de flujo de bits residual original que se suministra a una
salida 178. La réplica se suministra a una entrada 86 de la unidad
88 de combinación de señales. La unidad 88 de combinación de
señales recibe adicionalmente una versión predicha de la señal de
flujo de bits a través de la entrada 101 y genera la réplica de la
señal de flujo de bits original en su salida 76. La salida 76 está
acoplada a través de un filtro 74' de predicción y un cuantificador
Q a la entrada 101 de la unidad 88 de combinación de señales. El
funcionamiento del filtro 74' de predicción y del cuantificador Q
puede ser idéntico al funcionamiento del filtro 10' de predicción y
del cuantificador Q en la figura 19, es decir: el filtro 74' de
predicción obtiene sus coeficientes de filtro a partir de la señal
de entrada que recibe a través de su entrada 72. En otra
realización, el filtro 74' de predicción recibe los coeficientes de
filtro a partir de información auxiliar que recibe a través del
soporte TRM de transmisión desde el aparato de codificación de la
figura 19, tal como se explicará más adelante.
Además, existe una unidad 180 de suministro de
probabilidades para suministrar la señal p de probabilidad al
decodificador 172 aritmético. La señal p de probabilidad puede
obtenerse de diferentes maneras. Una manera es obtener la señal p
de probabilidad a partir de la señal de salida del filtro 74' de
predicción, del mismo modo que la unidad 156 de determinación de
probabilidades determina entonces la señal p de probabilidad
procedente del filtro 10' de predicción en la figura 19. En tal
situación, la unidad 180 de suministro en la figura 20 puede ser
idéntica a la unidad 156 de determinación en la figura 19, y la
unidad 18 de suministro tiene una entrada acoplada a la salida del
filtro 74' de predicción. Otra manera de generar la señal p de
probabilidad es usando información auxiliar recibida a través del
soporte TRM de transmisión, tal como se explicará más adelante.
La información auxiliar puede ser generada por el
aparato de la figura 19 para su transmisión al aparato de la
figura 20. Tal información auxiliar puede incluir los coeficientes
de filtro para el filtro 10' que se determinan trama a trama,
coeficientes que se transmiten al filtro 74' para ajustar la
característica de filtro correcta del filtro 74'. Además, el
aparato de la figura 19 puede generar parámetros que describen la
conversión de la señal de salida multibit del filtro 10' de
predicción en la señal p de probabilidad. Tales parámetros se
incluyen también en la información auxiliar y se transmiten a la
unidad 180 de suministro para permitir la regeneración de la señal
p de probabilidad en el aparato de la figura 20.
En las realizaciones descritas anteriormente de
las figuras 19 y 20, se explica cómo puede obtenerse la señal p de
probabilidad a partir de la señal de salida multibit desde el filtro
10' y 74' de predicción, respectivamente. Debe observarse, sin
embargo, que la aplicación de un codificador aritmético es también
posible en aparatos de procesamiento de datos que obtienen la señal
predicha de manera diferente. Se hace referencia a este respecto a
las realizaciones mostradas en la figura 1, en las que la unidad 10
de predicción está en la forma que se da a conocer en las figuras
2 ó 12. Ahora se requiere otra manera de obtener la señal p de
probabilidad. Resultará obvio que en las realizaciones de la unidad
de predicción que se muestran en las figuras 2 y 12, la señal p de
probabilidad puede obtenerse a partir de los números de cuenta
obtenidos en el detector 22 y 22', respectivamente.
El codificador entrópico usado en la realización
de la figura 19 está adaptado para codificar la señal de flujo de
bits residual usando una señal de probabilidad a fin de obtener la
señal de flujo de bits residual de datos comprimidos. Uno de tales
codificadores entrópicos es el codificador aritmético descrito
anteriormente. Otro tipo de tales codificadores entrópicos es, como
ejemplo, el bien conocido codificador de estado finito. El
decodificador entrópico usado en la realización de la figura 20 está
adaptado para decodificar la señal de flujo de bits residual de
datos comprimidos usando una señal de probabilidad a fin de obtener
una réplica de la señal de flujo de bits residual. Uno de tales
decodificadores entrópicos es el decodificador aritmético descrito
anteriormente. Otro tipo de tales decodificadores entrópicos es,
como ejemplo, el bien conocido decodificador de estado finito.
Aunque la invención se haya descrito con
referencia a las realizaciones preferidas de la misma, ha de
entenderse que estos no son ejemplos limitativos. Por tanto, a los
expertos en la técnica pueden resultarles evidentes varias
modificaciones sin apartarse del alcance de la invención, tal como
queda definido por las reivindicaciones. Cuando la señal de audio
se suministra en forma digital, tal como muestreada a 44,1 kHz, y
expresándose las muestras en, por ejemplo, 16 bits, el medio de
conversión D/A está adaptado para sobremuestrear la señal de audio
digital con, por ejemplo, la frecuencia de 64 x 44,1 kHz para
obtener la señal de flujo de bits de 1 bit que se suministra a la
unidad 10 de predicción.
Además, en cuanto a las tablas de conversión,
tales como la mostrada y descrita en la figura 12, se puede decir
lo siguiente. En la fase de obtención de la tabla de conversión,
puede ocurrir que, como ejemplo, los valores de cuenta sean tales
que las secuencias 0, 0, 0, 0 y 0, 0, 1, 0 de bits den como
resultado el(los) mismo(s) bit(s) de
predicción, que las secuencias 0, 1, 0, 0 y 0, 1, 1, 0 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción, que las secuencias 1, 0, 0, 0 y 1, 0, 1, 0 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción, que las secuencias 1, 1, 0, 0 y 1, 1, 1, 0 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción, que las secuencias 1, 0, 0, 1 y 1, 0, 1, 1 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción, que las secuencias 1, 1, 0, 1 y 1, 1, 1, 1 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción y que las secuencias 0, 1, 0, 1 y 0, 1, 1, 1 de bits den
como resultado el(los) mismo(s) bit(s) de
predicción. En esta situación, el bit x_{3} es de hecho un bit
inactivo y el(los) bit(s) de predicción x_{4} o
x_{4}, x_{5} puede(n) predecirse a partir de la
combinación x_{1}, x_{2}, x_{4} de bits por sí sola.
Además, la invención radica en todas y cada una
de las características o combinaciones de características
novedosas.
(D1) EP-A-402.973
(PHN 13.241).
(D2) "A digital decimating filter for
analog-to-digital conversion of
hi-fi audio signals", por J.J. van der
Kam, en Philips Techn. Rev. 42, 6/7, Abril
1986, págs. 230-8.
(D3) "A higher order topology for interpolative
modulators for oversampling A/D converters", por Kirk C.H.
Chao et al., en IEEE Trans. on Circuits and
Systems, Vol. 37, Nº 3, Marzo 1990, págs.
309-18.
(D4) "A method for the construction of
minimum-redundancy codes", por D.A.
Huffman, en Proc. of the IRE, vol. 40(10),
Septiembre 1952.
(D5) "An introduction to arithmetic coding",
por G.G. Langdon, IBM J. Res. Develop., Vol.
28(2), Marzo 1984.
(D6) "A universal algorithm for sequential data
compression", por J. Ziv et al., IEEE Trans. on
Inform. Theory, Vol. IT-23, 1977.
(D7) Solicitud de patente EP Nº 96202807.2, fecha
de presentación 10-10-96 (PHN
16.029).
Claims (8)
1. Aparato de procesamiento de datos para el
procesamiento de datos de una señal de flujo de bits, comprendiendo
el aparato de procesamiento de datos:
- un medio de entrada para recibir una señal de
flujo de bits de 1 bit,
- un medio (10') de predicción para llevar a cabo
una etapa de predicción sobre la señal de flujo de bits de 1 bit
para obtener una señal de flujo de bits predicha,
- un medio (42) de combinación de señales para
combinar la señal de flujo de bits y la señal de flujo de bits
predicha para obtener una señal de flujo de bits residual, y
- un medio (154) de compresión de datos para la
compresión de datos de la señal de flujo de bits residual para
obtener una señal de flujo de bits residual de datos comprimidos,
y
- un medio de salida para suministrar la señal de
flujo de bits residual de datos comprimidos,
caracterizado porque la señal de flujo de
bits se genera mediante un modulador sigma-delta y
el medio de compresión de datos está en forma de codificador
entrópico para codificar entrópicamente la señal de flujo de bits
residual en respuesta a una señal (P) de probabilidad, y el aparato
comprende adicionalmente un medio (156) de determinación de
señales de probabilidad para determinar dicha señal de probabilidad
procedente de dicho medio de predicción.
2. Aparato de procesamiento de datos según la
reivindicación 1, en el que el medio de predicción comprende un
medio de filtrado de predicción para llevar a cabo una operación de
filtrado de predicción sobre la señal de flujo de bits
suministrada a su entrada para obtener una señal de salida de
múltiples valores y un medio de cuantificación para llevar a cabo
una etapa de cuantificación sobre la señal de salida de múltiples
valores para obtener la señal de flujo de bits predicha, y en el
que el medio de determinación de probabilidades está adaptado para
obtener dicha señal de probabilidad a partir de dicha señal de
salida de múltiples valores.
3. Método de procesamiento de datos para procesar
una señal de flujo de bits, comprendiendo el método de
procesamiento de datos las etapas de:
- recibir una señal de flujo de bits de 1
bit,
- llevar a cabo una etapa de predicción sobre el
flujo de bits de 1 bit para obtener una señal de flujo de bits
predicha,
- combinar la señal de flujo de bits y la señal
de flujo de bits predicha para obtener una señal de flujo de bits
residual, y
- comprimir los datos de la señal de flujo de
bits residual para obtener una señal de flujo de bits residual de
datos comprimidos, y
- suministrar la señal de flujo de bits residual
de datos comprimidos,
caracterizado porque la señal de flujo de
bits se genera mediante un modulador sigma-delta y
la etapa de compresión de datos comprende además las subetapas de
codificar entrópicamente la señal de flujo de bits residual en
respuesta a una señal de probabilidad y de determinar dicha señal de
probabilidad en respuesta a la etapa de predicción.
4. Método de procesamiento de datos según la
reivindicación 3, en el que la etapa de predicción comprende las
subetapas de llevar a cabo una operación de filtrado de predicción
sobre la señal de flujo de bits para obtener una señal de salida
de múltiples valores y de llevar a cabo una etapa de cuantificación
sobre la señal de salida de múltiples valores para obtener la señal
de flujo de bits predicha, y en el que la subetapa de
determinación de probabilidades obtiene dicha señal de probabilidad
a partir de dicha señal de salida de múltiples valores.
5. Aparato de procesamiento de datos para el
procesamiento de datos de una señal de flujo de bits residual de
datos comprimidos para obtener una réplica de una señal de flujo de
bits, comprendiendo el aparato de procesamiento de datos:
- un medio de entrada para recibir la señal de
flujo de bits residual de datos comprimidos,
- un medio (172) de expansión de datos para
expandir la señal de flujo de bits residual de datos comprimidos
para obtener una señal de flujo de bits residual,
- un medio (88) de combinación de señales para
combinar la señal de flujo de bits residual con una señal de flujo
de bits predicha para obtener la réplica de una señal de flujo de
bits,
- un medio (74') de predicción para llevar a cabo
una etapa de predicción sobre la réplica de una señal de flujo de
bits para obtener dicha señal de flujo de bits predicha,
- un medio de salida para suministrar la réplica
de una señal de flujo de bits,
caracterizado porque la señal de flujo de
bits se genera mediante un modulador sigma-delta,
el medio (172) de expansión de datos está en forma de decodificador
entrópico y está dispuesto para decodificar entrópicamente la
señal de flujo de bits residual de datos comprimidos en respuesta a
una señal de probabilidad, el aparato de procesamiento de datos
comprende adicionalmente:
- un medio (180) para determinar dicha señal de
probabilidad procedente del medio de predicción.
6. Aparato de procesamiento de datos según la
reivindicación 5, en el que el medio de predicción comprende un
medio de filtrado de predicción para llevar a cabo una operación de
filtrado de predicción sobre la señal de flujo de bits
suministrada a su entrada para obtener una señal de salida de
múltiples valores y un medio de cuantificación para llevar a cabo
una etapa de cuantificación sobre la señal de salida de múltiples
valores para obtener la señal de flujo de bits predicha, y en el
que el medio de determinación de probabilidades está adaptado para
obtener dicha señal de probabilidad a partir de dicha señal de
salida de múltiples valores.
7. Método de procesamiento de datos para el
procesamiento de datos de una señal de flujo de bits residual de
datos comprimidos para obtener una réplica de una señal de flujo de
bits, comprendiendo el método de procesamiento de datos las etapas
de:
- recibir una señal de flujo de bits residual de
datos comprimidos,
- expandir los datos de la señal de flujo de bits
residual de datos comprimidos para obtener una señal de flujo de
bits residual,
- combinar la señal de flujo de bits residual con
una señal de flujo de bits predicha para obtener la réplica de una
señal de flujo de bits,
- llevar a cabo una etapa de predicción sobre la
réplica de una señal de flujo de bits residual para obtener dicha
señal de flujo de bits predicha,
- suministrar la réplica de una señal de flujo de
bits,
caracterizado porque la señal de flujo de
bits se genera mediante un modulador sigma-delta y
la etapa de expansión de datos comprende la etapa de llevar a cabo
una etapa de decodificación entrópica sobre la señal de flujo de
bits residual de datos comprimidos en respuesta a una señal de
probabilidad y el método de procesamiento de datos comprende
adicionalmente la etapa de determinar dicha señal de probabilidad
en respuesta a la etapa de predicción.
8. Método de procesamiento de datos según la
reivindicación 4, en el que la etapa de predicción comprende las
subetapas de llevar a cabo una operación de filtrado de predicción
sobre la señal de flujo de bits para obtener una señal de salida
de múltiples valores y de llevar a cabo una etapa de cuantificación
sobre la señal de salida de múltiples valores para obtener la señal
de flujo de bits predicha, y en el que la etapa de determinación
de probabilidades obtenga dicha señal de probabilidad a partir de
dicha señal de salida de múltiples valores.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96203105 | 1996-11-07 | ||
| EP96203105 | 1996-11-07 | ||
| EP97201680 | 1997-06-04 | ||
| EP97201680 | 1997-06-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2251743T3 true ES2251743T3 (es) | 2006-05-01 |
Family
ID=26143309
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05106730T Expired - Lifetime ES2292066T3 (es) | 1996-11-07 | 1997-10-20 | Transmision de una señal de flujo de bits. |
| ES97943108T Expired - Lifetime ES2251743T3 (es) | 1996-11-07 | 1997-10-20 | Procesamiento de datos de una señal de flujo de bits. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05106730T Expired - Lifetime ES2292066T3 (es) | 1996-11-07 | 1997-10-20 | Transmision de una señal de flujo de bits. |
Country Status (15)
| Country | Link |
|---|---|
| US (3) | US6289306B1 (es) |
| EP (2) | EP1603244B1 (es) |
| JP (1) | JP4049820B2 (es) |
| KR (1) | KR100684051B1 (es) |
| CN (2) | CN1179348C (es) |
| AR (2) | AR009834A1 (es) |
| AT (2) | ATE310307T1 (es) |
| BR (1) | BR9706918B1 (es) |
| DE (2) | DE69734645T2 (es) |
| ES (2) | ES2292066T3 (es) |
| ID (1) | ID20168A (es) |
| IL (1) | IL125205A (es) |
| MY (1) | MY130443A (es) |
| PT (1) | PT1603244E (es) |
| WO (1) | WO1998020488A2 (es) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778965B1 (en) * | 1996-10-10 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Data compression and expansion of an audio signal |
| ATE310307T1 (de) * | 1996-11-07 | 2005-12-15 | Koninkl Philips Electronics Nv | Datenverarbeitung von einem bitstromsignal |
| GB2320867B (en) * | 1996-11-27 | 2001-12-05 | Sony Uk Ltd | Signal processors |
| JP4179637B2 (ja) | 1997-11-29 | 2008-11-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 様々な音声フォーマットに対する１つの主ｔｏｃと数個の副ｔｏｃとを備える多階層のｔｏｃ機構を備える音声中心の情報を記憶する方法、上記機構で使用する装置及び上記機構を含む単体式記憶媒体 |
| DE69831396T2 (de) | 1997-11-29 | 2006-06-14 | Koninkl Philips Electronics Nv | Verfahren und gerät zur anpassung von mit variabler rate abgetasteter, digitaler audioinformation an eine reihe von gleichgrossen blöcken und ein auf diese weise durch eine schreibschnittstelle produziertes unitäres medium |
| ATE355593T1 (de) | 1998-06-10 | 2006-03-15 | Koninkl Philips Electronics Nv | Verfahren zur speicherung von audio-zentrierten informationen mittels audiodateien auf höherem niveau und dateien zum nachweis von audioinformation auf niedrigerem niveau, eine anordnung zum lesen und/oder speichern solcher informationen und ein aufzeichnungsträger |
| US6370090B1 (en) | 1998-06-10 | 2002-04-09 | U.S. Philips Corporation | Method, device, and information structure for storing audio-centered information with a multi-level table-of-contents (toc) mechanism and doubling of area-tocs, a device for use with such mechanism and a unitary storage medium having such mechanism |
| JP3804902B2 (ja) * | 1999-09-27 | 2006-08-02 | パイオニア株式会社 | 量子化誤差補正方法及び装置並びにオーディオ情報復号方法及び装置 |
| KR20020020886A (ko) | 2000-03-07 | 2002-03-16 | 요트.게.아. 롤페즈 | 산술적으로 인코딩된 정보신호의 산술 디코딩 |
| WO2001067616A1 (en) * | 2000-03-07 | 2001-09-13 | Koninklijke Philips Electronics N.V. | Arithmetic decoding of an arithmetically encoded information signal |
| US7466742B1 (en) * | 2000-04-21 | 2008-12-16 | Nielsen Media Research, Inc. | Detection of entropy in connection with audio signals |
| AU2001285936A1 (en) * | 2000-09-08 | 2002-03-22 | Koninklijke Philips Electronics N.V. | Audio signal processing with adaptive noise-shaping modulation |
| KR100869657B1 (ko) * | 2001-03-05 | 2008-11-21 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 신호를 압축하는 장치 및 방법 |
| JP2003016767A (ja) * | 2001-06-27 | 2003-01-17 | Sony Corp | 信号レベル検出装置及び方法、並びに信号レベル表示装置 |
| US7333929B1 (en) * | 2001-09-13 | 2008-02-19 | Chmounk Dmitri V | Modular scalable compressed audio data stream |
| CN1266673C (zh) * | 2002-03-12 | 2006-07-26 | 诺基亚有限公司 | 可伸缩音频编码的有效改进 |
| US8228849B2 (en) * | 2002-07-15 | 2012-07-24 | Broadcom Corporation | Communication gateway supporting WLAN communications in multiple communication protocols and in multiple frequency bands |
| ES2297083T3 (es) | 2002-09-04 | 2008-05-01 | Microsoft Corporation | Codificacion entropica por adaptacion de la codificacion entre modos por longitud de ejecucion y por nivel. |
| US7283591B2 (en) * | 2003-03-28 | 2007-10-16 | Tarari, Inc. | Parallelized dynamic Huffman decoder |
| US7313817B2 (en) * | 2003-06-17 | 2007-12-25 | Lockheed Martin Corporation | Data transmission system utilizing efficient complexity estimation of the kolmogorov complexity for data transmission |
| US7724827B2 (en) * | 2003-09-07 | 2010-05-25 | Microsoft Corporation | Multi-layer run level encoding and decoding |
| KR100561869B1 (ko) * | 2004-03-10 | 2006-03-17 | 삼성전자주식회사 | 무손실 오디오 부호화/복호화 방법 및 장치 |
| US7436969B2 (en) * | 2004-09-02 | 2008-10-14 | Hewlett-Packard Development Company, L.P. | Method and system for optimizing denoising parameters using compressibility |
| WO2006046145A2 (en) * | 2004-10-25 | 2006-05-04 | Philip Morris Products S.A. | Gold-ceria catalyst for oxidation of carbon monoxide |
| US7548853B2 (en) * | 2005-06-17 | 2009-06-16 | Shmunk Dmitry V | Scalable compressed audio bit stream and codec using a hierarchical filterbank and multichannel joint coding |
| EP1739670A1 (en) * | 2005-06-29 | 2007-01-03 | Sony DADC Austria AG | Optical data carrier |
| US7684981B2 (en) * | 2005-07-15 | 2010-03-23 | Microsoft Corporation | Prediction of spectral coefficients in waveform coding and decoding |
| US7693709B2 (en) * | 2005-07-15 | 2010-04-06 | Microsoft Corporation | Reordering coefficients for waveform coding or decoding |
| US7933337B2 (en) | 2005-08-12 | 2011-04-26 | Microsoft Corporation | Prediction of transform coefficients for image compression |
| US8184710B2 (en) | 2007-02-21 | 2012-05-22 | Microsoft Corporation | Adaptive truncation of transform coefficient data in a transform-based digital media codec |
| JP4888335B2 (ja) * | 2007-10-25 | 2012-02-29 | ソニー株式会社 | 符号化方法及び装置、並びにプログラム |
| US8179974B2 (en) | 2008-05-02 | 2012-05-15 | Microsoft Corporation | Multi-level representation of reordered transform coefficients |
| US8406307B2 (en) | 2008-08-22 | 2013-03-26 | Microsoft Corporation | Entropy coding/decoding of hierarchically organized data |
| TWI759223B (zh) * | 2010-12-03 | 2022-03-21 | 美商杜比實驗室特許公司 | 音頻解碼裝置、音頻解碼方法及音頻編碼方法 |
| US20140140709A1 (en) * | 2011-07-20 | 2014-05-22 | Custom Link Corportion | Apparatus and method for a frequency specific antenna and receiver |
| US10193565B2 (en) * | 2015-03-03 | 2019-01-29 | Sony Corporation | Compressive encoding apparatus, compressive encoding method, decoding apparatus, decoding method, and program |
| KR101760826B1 (ko) * | 2015-11-19 | 2017-07-25 | 한국건설기술연구원 | 기상 레이더 반사도 자료 압축 장치 및 방법 |
| JPWO2017203976A1 (ja) * | 2016-05-24 | 2019-03-28 | ソニー株式会社 | 圧縮符号化装置及び方法、復号装置及び方法、並びにプログラム |
| CN110875743B (zh) * | 2018-08-30 | 2023-04-28 | 上海川源信息科技有限公司 | 基于抽样猜测的数据压缩方法 |
| KR20210156985A (ko) | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 일 함수 층들을 갖는 반도체 소자들 |
| KR20210158615A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 게이트 라인을 포함하는 집적회로 소자 |
| KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
Family Cites Families (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716789A (en) * | 1971-04-01 | 1973-02-13 | E Brown | Sign redundancy reduction in differential pulse modulation systems |
| JPS58204632A (ja) * | 1982-05-24 | 1983-11-29 | Nec Corp | 音声符号化方法とその装置 |
| US4618210A (en) | 1982-06-09 | 1986-10-21 | Nec Corporation | Optical switch of switched directional coupler type |
| FR2546309B1 (fr) | 1983-05-19 | 1986-07-04 | Yi Yan Alfredo | Structure de guidage optique utilisant un reseau de diffraction |
| CA1220867A (en) * | 1983-07-18 | 1987-04-21 | Northern Telecom Limited | Adaptive differential pcm system with residual-driven adaptation of feedback predictor |
| US4704730A (en) * | 1984-03-12 | 1987-11-03 | Allophonix, Inc. | Multi-state speech encoder and decoder |
| US4633490A (en) * | 1984-03-15 | 1986-12-30 | International Business Machines Corporation | Symmetrical optimized adaptive data compression/transfer/decompression system |
| US4813757A (en) | 1986-11-26 | 1989-03-21 | Hitachi, Ltd. | Optical switch including bypass waveguide |
| JPS63197923A (ja) | 1987-02-13 | 1988-08-16 | Nec Corp | マトリツクス光スイツチ |
| US4862168A (en) * | 1987-03-19 | 1989-08-29 | Beard Terry D | Audio digital/analog encoding and decoding |
| US4799242A (en) * | 1987-08-24 | 1989-01-17 | International Business Machines Corporation | Multi-mode dynamic code assignment for data compression |
| GB2210991B (en) | 1987-10-09 | 1991-09-11 | Oki Electric Ind Co Ltd | Optical switch matrix |
| US4905002A (en) * | 1988-03-09 | 1990-02-27 | Eastman Kodak Company | Delta modulation encoder/decoder method and system |
| JPH0743483B2 (ja) | 1988-12-29 | 1995-05-15 | 沖電気工業株式会社 | 光マトリクススイッチ |
| US5025258A (en) * | 1989-06-01 | 1991-06-18 | At&T Bell Laboratories | Adaptive probability estimator for entropy encoding/decoding |
| CA2020084C (en) * | 1989-06-29 | 1994-10-18 | Kohei Iseda | Voice coding/decoding system having selected coders and entropy coders |
| US5013113A (en) | 1989-08-31 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Air Force | Lossless non-interferometric electro-optic III-V index-guided-wave switches and switching arrays |
| US5039993A (en) | 1989-11-24 | 1991-08-13 | At&T Bell Laboratories | Periodic array with a nearly ideal element pattern |
| US5002350A (en) | 1990-02-26 | 1991-03-26 | At&T Bell Laboratories | Optical multiplexer/demultiplexer |
| SE465144B (sv) * | 1990-06-26 | 1991-07-29 | Ericsson Ge Mobile Communicat | Saett och anordning foer behandling av en analog signal |
| EP0559732B1 (en) * | 1990-11-27 | 1996-01-03 | JACOBS, Gordon, M. | Digital data converter |
| US5030952A (en) * | 1990-12-26 | 1991-07-09 | Motorola, Inc. | Sigma-delta type analog to digital converter with trimmed output and feedback |
| GB9103777D0 (en) * | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
| JPH05188994A (ja) * | 1992-01-07 | 1993-07-30 | Sony Corp | 騒音抑圧装置 |
| DE69325309T2 (de) | 1992-04-29 | 2000-01-27 | At & T Corp., New York | Effizienter optische Reflexionsmultiplexer und -demultiplexer |
| US5621760A (en) * | 1992-07-21 | 1997-04-15 | Kokusai Electric Co., Ltd. | Speech coding transmission system and coder and decoder therefor |
| US5243672A (en) | 1992-08-04 | 1993-09-07 | At&T Bell Laboratories | Planar waveguide having optimized bend |
| US5357250A (en) * | 1992-11-20 | 1994-10-18 | International Business Machines Corporation | Adaptive computation of symbol probabilities in n-ary strings |
| TW236054B (es) * | 1992-12-16 | 1994-12-11 | Philips Electronics Nv | |
| JPH06186598A (ja) | 1993-06-01 | 1994-07-08 | Hitachi Ltd | 光交換機 |
| CA2122327A1 (en) | 1993-09-10 | 1995-03-11 | Rodney Clifford Alferness | Polarization-independent optical wavelength selective coupler |
| JP2655063B2 (ja) * | 1993-12-24 | 1997-09-17 | 日本電気株式会社 | 音声符号化装置 |
| US5673291A (en) * | 1994-09-14 | 1997-09-30 | Ericsson Inc. | Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols |
| KR970000768B1 (en) * | 1994-03-07 | 1997-01-18 | Hyundai Electronics Ind Co Lt | Hdtv audio bitstream generating apparatus and method using pc |
| US5412744A (en) | 1994-05-02 | 1995-05-02 | At&T Corp. | Frequency routing device having a wide and substantially flat passband |
| US5467418A (en) | 1994-09-02 | 1995-11-14 | At&T Ipm Corp. | Frequency routing device having a spatially filtered optical grating for providing an increased passband width |
| US5581643A (en) | 1994-12-08 | 1996-12-03 | Northern Telecom Limited | Optical waveguide cross-point switch |
| JPH08190764A (ja) * | 1995-01-05 | 1996-07-23 | Sony Corp | ディジタル信号処理方法、ディジタル信号処理装置及び記録媒体 |
| JP3749752B2 (ja) * | 1995-03-24 | 2006-03-01 | アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド | ブロック適応型差分パルスコード変調システム |
| US5884269A (en) * | 1995-04-17 | 1999-03-16 | Merging Technologies | Lossless compression/decompression of digital audio data |
| US5680129A (en) * | 1995-07-18 | 1997-10-21 | Hewlett-Packard Company | System and method for lossless image compression |
| US5710562A (en) * | 1995-08-31 | 1998-01-20 | Ricoh Company Ltd. | Method and apparatus for compressing arbitrary data |
| US5862153A (en) * | 1995-09-29 | 1999-01-19 | Kabushiki Kaisha Toshiba | Coding apparatus and decoding apparatus for transmission/storage of information |
| US5960116A (en) * | 1995-11-02 | 1999-09-28 | Canon Kabushiki Kaisha | Image processing apparatus and method for performing prediction data encoding |
| JPH10513332A (ja) * | 1995-11-21 | 1998-12-15 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 特定のワード長のサンプル形態で、且つ特定のサンプリング速度で発生するディジタルオーディオ信号伝送用伝送方式 |
| US5687191A (en) * | 1995-12-06 | 1997-11-11 | Solana Technology Development Corporation | Post-compression hidden data transport |
| US5812971A (en) * | 1996-03-22 | 1998-09-22 | Lucent Technologies Inc. | Enhanced joint stereo coding method using temporal envelope shaping |
| US5809472A (en) * | 1996-04-03 | 1998-09-15 | Command Audio Corporation | Digital audio data transmission system based on the information content of an audio signal |
| JPH09319397A (ja) * | 1996-05-28 | 1997-12-12 | Sony Corp | ディジタル信号処理装置 |
| US5706377A (en) | 1996-07-17 | 1998-01-06 | Lucent Technologies Inc. | Wavelength routing device having wide and flat passbands |
| KR100219155B1 (ko) * | 1996-09-11 | 1999-09-01 | 윤종용 | 디지탈/아날로그 변환장치 |
| KR19980021417A (ko) * | 1996-09-16 | 1998-06-25 | 김광호 | 아날로그 디지탈(a d)변환장치 |
| US6269338B1 (en) * | 1996-10-10 | 2001-07-31 | U.S. Philips Corporation | Data compression and expansion of an audio signal |
| ATE310307T1 (de) * | 1996-11-07 | 2005-12-15 | Koninkl Philips Electronics Nv | Datenverarbeitung von einem bitstromsignal |
| US5841931A (en) | 1996-11-26 | 1998-11-24 | Massachusetts Institute Of Technology | Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby |
| PL329943A1 (en) * | 1997-01-27 | 1999-04-26 | Koninkl Philips Electronics Nv | Method of entering additional data into an encoded signal |
| GB2317023B (en) | 1997-02-07 | 1998-07-29 | Bookham Technology Ltd | A tapered rib waveguide |
| US6064954A (en) * | 1997-04-03 | 2000-05-16 | International Business Machines Corp. | Digital audio signal coding |
| US5938811A (en) | 1997-05-23 | 1999-08-17 | Lucent Technologies Inc. | Method for altering the temperature dependence of optical waveguides devices |
| EP0922334A2 (en) * | 1997-06-04 | 1999-06-16 | Koninklijke Philips Electronics N.V. | Data compression and expansion of an n-level information signal |
| SE512719C2 (sv) * | 1997-06-10 | 2000-05-02 | Lars Gustaf Liljeryd | En metod och anordning för reduktion av dataflöde baserad på harmonisk bandbreddsexpansion |
| US6151075A (en) * | 1997-06-11 | 2000-11-21 | Lg Electronics Inc. | Device and method for converting frame rate |
| US6137939A (en) | 1997-10-01 | 2000-10-24 | Lucent Technologies Inc. | Method and apparatus for reducing temperature-related spectrum shifts in optical devices |
| PT983634E (pt) * | 1998-03-19 | 2007-01-31 | Koninkl Philips Electronics Nv | Codificação/descodificação aritmética de um sinal de informação digital |
| US6466341B1 (en) | 1998-08-03 | 2002-10-15 | Agere Systems Guardian Corp. | Add/drop filter for a multi-wavelength lightwave system |
-
1997
- 1997-10-20 AT AT97943108T patent/ATE310307T1/de active
- 1997-10-20 EP EP05106730A patent/EP1603244B1/en not_active Expired - Lifetime
- 1997-10-20 JP JP52116698A patent/JP4049820B2/ja not_active Expired - Lifetime
- 1997-10-20 ES ES05106730T patent/ES2292066T3/es not_active Expired - Lifetime
- 1997-10-20 DE DE69734645T patent/DE69734645T2/de not_active Expired - Lifetime
- 1997-10-20 CN CNB97192838XA patent/CN1179348C/zh not_active Expired - Lifetime
- 1997-10-20 AT AT05106730T patent/ATE371298T1/de active
- 1997-10-20 KR KR1019980705207A patent/KR100684051B1/ko not_active IP Right Cessation
- 1997-10-20 WO PCT/IB1997/001303 patent/WO1998020488A2/en active IP Right Grant
- 1997-10-20 IL IL12520597A patent/IL125205A/en not_active IP Right Cessation
- 1997-10-20 DE DE69738056T patent/DE69738056T2/de not_active Expired - Lifetime
- 1997-10-20 CN CNB200410001219XA patent/CN1282154C/zh not_active Expired - Lifetime
- 1997-10-20 ES ES97943108T patent/ES2251743T3/es not_active Expired - Lifetime
- 1997-10-20 EP EP97943108A patent/EP0879465B1/en not_active Expired - Lifetime
- 1997-10-20 ID IDW980037D patent/ID20168A/id unknown
- 1997-10-20 BR BRPI9706918-3A patent/BR9706918B1/pt not_active IP Right Cessation
- 1997-10-20 PT PT05106730T patent/PT1603244E/pt unknown
- 1997-10-31 AR ARP970105070A patent/AR009834A1/es active IP Right Grant
- 1997-11-04 MY MYPI97005217A patent/MY130443A/en unknown
- 1997-11-07 US US08/966,375 patent/US6289306B1/en not_active Expired - Lifetime
-
1999
- 1999-09-30 AR ARP990104953A patent/AR020550A2/es active IP Right Grant
-
2000
- 2000-11-30 US US09/726,764 patent/US6535845B2/en not_active Expired - Lifetime
-
2002
- 2002-11-25 US US10/304,122 patent/US7107212B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2251743T3 (es) | Procesamiento de datos de una señal de flujo de bits. | |
| ES2251742T3 (es) | Compresion y expansion de datos de una señal de audio. | |
| ES2203788T3 (es) | Compresion/expansion de datos mediante un codificador/decodificador de rice. | |
| KR100446878B1 (ko) | 입력심볼인코딩방법및장치와채널코드워드생성방법및장치 | |
| JP4179639B2 (ja) | マルチチャンネル情報信号の算術符号化／復号化 | |
| CN107135004B (zh) | 一种对地震数据流的自适应实时无损压缩方法 | |
| KR100493261B1 (ko) | 인터리빙을 행하기 위한 방법 및 장치와, 디인터리빙을행하기 위한 방법 및 장치 | |
| JPH0738446A (ja) | データ圧縮方式 | |
| JPH10285048A (ja) | デジタルデータの符号化／復号化方法及び装置 | |
| US5488663A (en) | Encoding methods for generating a digital signal containing modulated bit allocation information, and record carriers containing that signal | |
| ES2390217T3 (es) | Compresión y expansión de datos de una señal de información digital | |
| KR100418143B1 (ko) | 디지털오디오신호를송수신하는송신기및수신기를갖는디지털전송시스템및전송방법 | |
| ES2273474T3 (es) | Codificacion/decodificacion aritmetica de una señal de informacion digital. | |
| JPH11512275A (ja) | ディジタル情報信号の送信および受信 | |
| EP0822665A2 (en) | Data compression encoder, decoder, and record carrier | |
| ES2237081T3 (es) | Prediccion de datos en un sistema de transmision. | |
| MXPA98005510A (es) | Procesamiento de datos de una señal de cadena de bits | |
| JPH04344700A (ja) | 音声再生装置 | |
| JPH11205159A (ja) | インターリーブ方法及び装置並びにデインターリーブ方法及び装置 | |
| JP2007181208A (ja) | 音声信号のデータ圧縮及び伸張装置 | |
| JPH0276323A (ja) | 音声復号装置 | |
| KR20070021172A (ko) | 변조 코드 시스템 및 신호 인코딩 및 디코딩방법 |