KR100638890B1 - 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법 - Google Patents

고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법 Download PDF

Info

Publication number
KR100638890B1
KR100638890B1 KR1020050093143A KR20050093143A KR100638890B1 KR 100638890 B1 KR100638890 B1 KR 100638890B1 KR 1020050093143 A KR1020050093143 A KR 1020050093143A KR 20050093143 A KR20050093143 A KR 20050093143A KR 100638890 B1 KR100638890 B1 KR 100638890B1
Authority
KR
South Korea
Prior art keywords
thin film
coating solution
dielectric thin
diketone
modified
Prior art date
Application number
KR1020050093143A
Other languages
English (en)
Inventor
배준희
김승현
정율교
송원훈
임성택
진현주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050093143A priority Critical patent/KR100638890B1/ko
Priority to US11/541,673 priority patent/US7540913B2/en
Priority to JP2006272931A priority patent/JP2007126354A/ja
Application granted granted Critical
Publication of KR100638890B1 publication Critical patent/KR100638890B1/ko
Priority to US12/437,657 priority patent/US7927517B2/en
Priority to US12/437,672 priority patent/US7887879B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00—Compounds of titanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Insulating Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명에 따라 티타늄 알콕사이드, β-디케톤 또는 β-디케톤 개질 화합물, 및 전자 주게기로 개질된 벤조산을 포함하여 이루어지는 박막 제조를 위한 코팅용액 및 상기 코팅용액을 저온에서 건조하여 박막을 결정화시키는 유전박막의 제조방법이 제공된다. 이와 같이 제공되는 티타늄 코팅 용액은 매우 안정하며, 기판의 종류에 관계없이 저온에서 박막공정 진행이 가능할 뿐만 아니라 PCB 공정 내에서 인라인 공정 진행이 가능하다.
유전박막, 티타늄 알콕사이드, β-디케톤, 벤조산

Description

고유전성 박막용 코팅용액 및 이를 이용한 유전박막의 제조방법{Coating Solution for Thin Film Having High Dielectric and Preparing Method for Dielectric Thin Film Using It}
도 1은 본 발명의 저온공정과 종래기술의 고온공정에 따른 XRD 회절패턴 그래프이다.
도 2은 본 발명의 저온공정과 종래기술의 고온공정의 주파수에 따른 정전용량의 그래프이다.
도 3은 본 발명의 저온공정에 따른 시편의 표면(a) 및 단면(b)의 SEM사진이다.
본 발명은 높은 유전성을 갖는 박막의 제조를 위한 코팅용액, 및 이를 이용한 유전박막의 제조방법에 관한 것이며, 보다 상세하게는, 안정화된 전구체를 포함하는 유전박막 제조용 코팅용액 및 상기 코팅용액을 기판에 적용한 후 저온에서 건조하여 높은 유전성을 갖는 유전 박막을 제조하는 방법에 관한 것이다.
반도체 소자의 경박단소, 집적화(convergence), 급격한 임베디드(embedded) 경향과 입력/출력 단자 수의 증가로 인하여 능동 집적 회로 칩 주위에 캐패시터를 포함한 수많은 수동 소자들은 보다 작은 용량에 보다 많은 기능을 탑재해야 하는 현실에 직면하게 되었다. 또한, 입력단자에 안정적인 전원을 공급하기 위해 디커플링용 캐패시터가 사용되는데, 이러한 디커플링 캐패시터는 전력영역과 접지영역의 거리를 가깝게 하여 면(plane) 인덕턴스 및 비아(via) 인덕턱스를 감소시켜 고주파 영역에서의 저 임피던스 영역을 확장시켜야 한다.
이러한 목적을 위하여, 디커플링 캐패시터를 집적회로 칩 바로 아래에 임베딩시키는 방법이 최적의 해결책으로 대두되었다. 임베딩 방법 중 박막을 이용한 임베디드 캐패시터는 능동 집적회로 칩 아래의 인쇄회로 기판 내에 유전 박막을 형성시킨 캐패시터를 이용하여 전력영역과 접지영역의 거리를 가장 근접하게 배치함으로서 캐패시터와 연결되는 도선의 길이를 최소화하여 고주파 영역에서 낮은 임피던스 영역을 효과적으로 감소시킬 수 있다.
이러한 임베디드 캐패시터의 제조시에 높은 유전율을 갖는 재료를 이용하여 캐패시터의 면적을 최소화하고자 하는 연구가 계속되고 있으며, 현재 가장 실용적인 재료로는 SrTiO3, BST, 또는 PLZT등의 복합 금속 산화물 유전체가 유용하게 사용되고 있다. 또한, 그 실용화에 있어서, 온도 특성의 개선과 동시에 다양한 반도체 소자의 제조공정에 적합하도록 유전체 박막의 저온 성막화가 요구되고 있다.
유전박막의 제조방법에는 진공 증착법, 스퍼터링, 레이저 어브레이전법 등의 물리적인 방법이나, 유기금속 화합물을 이용하여 열분해 등으로 유전체 박막을 얻는 졸겔법, 화학적 증착 등의 화학적인 방법이 사용되며, 이중에서도, 비용면에서 졸겔법이 가장 일반적으로 사용되고 있다.
일본 특개평7-37422호에서는 강유전체의 제조를 위해 원료물질로서 유기 금속 화합물을 함유하는 코팅액 및 졸겔방법을 이용하여 강유전체막을 제조하는 방법을 개시하고 있으며, ATiO3 (이 때, A=Ba, Sr, Ca, Mg, 또는 Pb), 또는 Bi4Ti3O12의 유기 금속 화합물, 안정화제로서, 예를 들어, β-디케톤 및 산화제로서 과산화수소를 포함하여 이루어진 코팅액이 제공된다.
미국특허 제 5,776,788호에서는 졸겔법에 의한 PZT 유전막의 제조방법 및 캐패시터의 제조방법을 개시하고 있으며, 이 특허에서는 유기금속 화합물, 및 알카노 아민을 함유하는 코팅용액을 건조하여 박막을 형성하고, perovskite 결정을 얻기 위해 산화 소결하여 유전 박막을 제조함을 개시하고 있다.
미국특허 제 5,593,495호에 졸겔법을 이용한 복합금속 산화물 유전체의 박막 제조방법이 개시되며, 이 특허에서는 전구체 용액을 기판에 스핀 코팅하여 박막화하고 이를 건조한 뒤 건조겔을 500 내지 600 ℃의 고온에서 열처리하여 박막을 결정화함을 개시하고 있다.
이와 같이, 종래기술에서는 일반적으로 졸겔법을 이용하여 스핀코팅으로 유전박막을 증착시킨 후, 300 내지 400℃에서 열분해 과정을 거쳐 600℃ 이상에서 박막 결정화를 위한 열처리 공정을 하는 것이 일반적이다.
이에 본 발명의 목적은 종래기술에서 고온 열처리 공정을 반드시 거쳐야 하는 유전박막의 결정화 단계를 배제하고, 기판의 종류에 상관없이 저온에서 유전박막을 결정화시킬 수 있는 박막 제조용 코팅용액 및 이를 이용한 박막의 제조방법을 제공하는 것이다.
본 발명에 따라,
티타늄 알콕사이드, β-디케톤 또는 β-디케톤 개질 화합물, 전자 주게기로 개질된 벤조산, 물 및 잔부의 용매를 포함하여 이루어지는 고유전성 박막 제조용 코팅용액이 제공된다.
또한, 본 발명에 따라,
기판상에 상기 코팅용액을 스핀 코팅하여 유전박막을 증착하는 단계; 및
상기 증착된 기판을 저온에서 건조하여 박막을 결정화시키는 단계;
를 포함하는 유전박막의 제조방법이 제공된다.
나아가, 본 발명에 따라서, 상기 제조방법에 따라 제조된 유전박막을 포함하는 임베디드 캐패시터가 제공된다.
이하 본 발명에 대하여 상세히 설명하고자 한다.
본 발명에 따라 제공되는 유전 박막 제조용 코팅용액은 티타늄 알콕사이드, 이러한 티타늄 화합물의 착화 안정화제로서 β-디케톤 또는 개질된 β-디케톤 화합물, 전자 주게기로 개질된 벤조산 및 잔부의 용매를 포함하여 이루어지며, 이에 따라 결과되는 티타늄 함유 코팅용액은 매우 안정하며, 종래기술에서와 같이 유전박막의 결정화를 위해 필수적으로 요구되는 고온 하소 공정을 거치지 않고 약 100~300℃의 저온 건조공정을 수행하여 결정화 특성을 향상시킨다.
본 발명의 코팅용액에 첨가되는 티타늄 알콕사이드는 테트라아이소프로필 타이타네이트, 테트라-노말-부틸 타이타네이트, 또는 테트라키스(2-에틸헥실)타이타네이트가 사용가능하며, 특히, 테트라아이소프로필 타이타네이트을 사용하는 것이 바람직하다. 티타늄 알콕사이드는 코팅용액을 기준으로 10~15vol%로 첨가하는 것이 바람직하며, 이 때, 상기 티타늄 알콕사이드의 양이 10vol% 이하로 첨가되는 경우에는 사용되는 캐패시터의 유전율 발현에 문제가 있으며, 첨가량이 15vol%보다 많은 경우에는 티타늄의 금속 성분이 잔류하게 되므로 누설전류와 같은 전기적 특성이 저하될 수 있다.
상기 티타늄 알콕사이드의 착화 안정화제로서, β-디케톤 또는 β-디케톤 개질 화합물이 바람직하게 사용되며, 이러한 화합물의 예로는 이로써 제한하는 것은 아니나, 펜탄-2,4-디온, 5-아미노-4-하이드록시-펜타-논 또는 아세트산 2-메톡시-에틸에스테르가 포함되며, 이러한 β-디케톤 또는 β-디케톤 개질 화합물은 티타늄 알콕사이드와 배위구조를 이루어 매우 안정화된 전구체를 형성한다. 착화 안정화제는 코팅용액을 기준으로 3~5vol%로 첨가하는 것이 바람직하다. 사용되는 착화안정제가 3vol%이하인 경우에는 코팅 용액에서 적정한 수준에 미치지 못하므로, 티타늄 알콕사이드와의 배위구조 형성에 따른 입체장애효과 및 유도효과를 충분히 이끌어낼 수 없어서 안정한 전구체 용액의 형성이 어렵게 된다.
나아가, 상기 코팅용액에 산촉매로서 첨가되는 벤조산은 아미노기, 알킬기, 또는 알콕시기와 같은 전자주게 기(electron donating group)로 개질된 벤조산이 바람직하며, 특히 아미노벤조산이 바람직하다. 종래기술에서는 산촉매로 아세트산 이 일반적으로 사용되었으나, 이러한 경우에는 H+로 해리되는 경향이 상대적으로 높아 물에 대한 반응성이 높아지는 결과를 초래한다. 산촉매로서 첨가되는 벤조산은 코팅용액을 기준으로 1~2vol%로 첨가하는 것이 바람직하며, 그 첨가량이 1vol%이하인 경우에는 반응성이 적어지며, 첨가량이 2vol% 이상인 경우에는 반응성이 커지기 때문에 적정 반응성을 유지하기가 어렵다.
상기 산촉매와 함께 첨가되는 물은 증류수가 바람직하며 첨가량은 코팅용액을 기준으로 3~5vol%가 바람직하다. 또한 코팅용액의 용매로는 어떠한 알콜이 바람직하며, 특히, 아이소프로판올을 사용하는 것이 바람직하다.
본 발명에 따른 유전 박막용 코팅용액은 먼저, 용매인 아이소프로판올에 티타늄 알콕사이드와 β-디케톤 또는 β-디케톤이 개질된 화합물을 혼합하여 상온에서 200~300rpm의 속도로 1~2시간동안 교반하여 안정한 전구체를 형성한다. 그리고 여기에 산촉매 및 물을 첨가하여 200~300rpm의 속도로 24~48시간동안 교반하여 제조될 수 있다. .
이와 같이 제공된 코팅용액에서 티타늄 알콕사이드와 착화 안정화제인 β-디케톤 또는 β-디케톤 개질 화합물은 배위구조에 의해 매우 안정화된 전구체를 형성하며, 이러한 전구체에 전자주게기로 개질된 벤조산과 같은 산촉매를 첨가함으로써 물에 대한 안정성이 더욱 증가된다. 이러한 코팅용액의 안정성은 유도효과, 입체장애 효과, 및 산촉매의 이온화 경향 감소 등에 의해 설명될 수 있다.
먼저, 티타늄 알콕사이드와 착화 안정화제인 β-디케톤 화합물로 이루어지는 전구체의 배위구조는 다음과 같이 나타낼 수 있다.
Figure 112005056118178-pat00001
상기 식에서와 같이, 티타늄은 β-디케톤 화합물과 배위결합을 형성하며, 이중결합과 단일결합이 서로 교차하면서 전자가 고루 분산된 공명구조를 이루기 때문에 매우 안정화된 전구체를 형성하며, 또한, 티타늄 주위에 알콕시와 같이 벌키(bulky)한 기가 위치하고 있어 물 분자 등의 공격이 감소되어 전구체의 안정성을 더욱 증가시킨다.
또한, 본 발명의 전구체에 첨가되는 산촉매로서 전자 주게기로 개질된 벤조산은 종래기술에서 산촉매로 사용되는 아세트산에 비해 pKa 값이 높으며, 이에 따라 아세트산에 비해 상대적으로 H+의 해리를 막아서 전구체와 물과의 반응성을 낮추는 효과가 있다.
본 발명의 일 구현에 있어서, 기판상에 상기 코팅용액을 스핀 코팅하여 유전박막을 증착하는 단계; 및 상기 증착된 기판을 저온에서 건조하여 박막을 결정화시키는 단계;를 포함하는 유전박막의 제조방법이 제공된다.
본 발명에 따라 제공되는 티타늄 알콕사이드, β-디케톤 또는 β-디케톤 개질 화합물, 전자 주게기로 개질된 벤조산 및 잔부의 물을 포함하여 이루어지는 코팅용액을 3000~5000rpm의 속도로 10~ 20초 동안 스핀 코팅하여 기판에 적용한 다음, 유전박막을 증착시키고, 100~300℃의 저온에서 건조하여 유전성이 높은 유전박막을 얻을 수 있다.
이는 졸겔 방법을 이용한 것으로서, 종래기술에서는 유전박막을 증착시킨 후에 300 내지 400℃의 온도범위에서 열분해과정을 거치고 600℃ 이상의 온도에서 박막 결정화를 위한 열처리 공정을 수행하는 것이 일반적이나, 본 발명에서는 종래기술과 같은 고온에서의 열처리과정이 요구되지 않으며, 기판의 종류에 상관없이 저온에서 유전박막을 결정화할 수 있는 방법을 제공함을 특징으로 하는 것으로서, 웨이퍼, 금속 호일, 에폭시 보드 등 기판의 종류에 상관없이 박막 공정이 가능할 뿐만 아니라 PCB 공정 내에서 인라인으로 공정 진행이 가능하다.
본 발명에 따른 유전박막은 먼저, 기판에 상기 코팅액을 100~300nm의 두께로 적용하고, 3000~5000rpm의 속도로 10~20초 동안 스핀 코팅하여, 박막을 증착한 다 음, 이를 100℃ ~ 300℃의 저온에서 오븐 혹은 핫 플레이트를 이용하여 30분 동안 건조하여 박막을 결정화하여 제조할 수 있다. 특히 바람직하게는 코팅액의 두께는 300nm로 적용하고 스핀 코팅은 4000rpm의 속도로 17초 동안 수행하는 것이 바람직하다.
상기한 바와 같이, 본 발명에 따라 제공되는 유전 박막용 코팅용액은 티타늄과 β-디케톤이 안정한 전구체 구조로 인해 예를 들어, 물에 대하여 매우 안정하며, 저온 결정화 특성이 향상되어 궁극적으로 상형성 온도를 100~300℃로 현저히 낮추는 효과가 있으며, 웨이퍼, 금속 호일, 에폭시 보드 등 기판의 종류에 상관없이 박막 공정이 가능할 뿐만 아니라 PCB 공정내에서 인라인으로 공정 진행이 가능하며, 또한 임베디드 캐패시터에 적용될 수 있다.
이하 본 발명을 다음 실시예를 통하여 보다 구체적으로 설명하고자 하며, 이로써 본 발명이 제한되는 것은 아니다.
제조예 1
79.8ml의 아이소프노판올에 테트라아이소프로필 타이타네이트 11.7ml와 펜탄-2,4-디온 4.5ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 여기에 전자주게기로 개질된 벤조산 1.5ml 및 증류수 를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 2
79.8ml의 아이소프노판올에 테트라아이소프로필 타이타네이트 11.7ml와 5-아미노-4-하이드록시-펜타-논 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 여기에 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 24시간동안 교반하여 TiO2 졸 용액을 제조하였다.
제조예 3
79.8ml의 아이소프노판올에 테트라아이소프로필 타이타네이트 11.7ml와 아세트산 2-메톡시-에틸에스테르 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 4
79.8ml의 아이소프노판올에 테트라-노말-부틸 타이타네이트 11.7ml와 펜탄-2,4-디온 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 5
79.8ml의 아이소프노판올에 테트라-노말-부틸 타이타네이트 11.7ml와 5-아미노-4-하이드록시-펜타-논 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 6
79.8ml의 아이소프노판올에 테트라-노말-부틸 타이타네이트 11.7ml와 아세트산 2-메톡시-에틸에스테르 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 7
79.8ml의 아이소프노판올에 테트라키스(2-에틸헥실)타이타네이트 11.7ml와 착화 안정제인 펜탄-2,4-디온 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 8
79.8ml의 아이소프노판올에 테트라키스(2-에틸헥실)타이타네이트 11.7ml와 5-아미노-4-하이드록시-펜타-논 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
제조예 9
79.8ml 아이소프노판올에 테트라키스(2-에틸헥실)타이타네이트 11.7ml와 아세트산 2-메톡시-에틸에스테르 4.2ml를 첨가한 후 상온에서 200rpm의 속도로 1시간동안 교반하여 안정한 전구체를 형성하였다. 그리고 여기에 pKa값이 아세트산보다 높은 전자 주게기로 개질된 벤조산 1.5ml 및 증류수를 2.5ml를 첨가하여 300rpm의 속도로 48시간동안 교반하여 TiO2 졸용액을 제조하였다.
실시예 1
Pt/Ti/SiO2 웨이퍼 위에 상기 제조예 1 내지 9에 따른 코팅용액을 스핀코팅법으로 4000rpm/17sec로 3회 반복하여 300nm의 박막을 형성하였다. 이와 같이 증착된 TiO2 박막을 200℃/30분 동안 핫플레이트 또는 오븐을 이용하여 건조하였다.
이와 같이 제조된 시편들을 이용하여 일정 시간이 지난 후 전기적 특성을 측정하였다. 시편의 전기적 특성은 Impedance Analyzer (Agilent, 4294A)를 이용하여 40Hz에서 1MHz의 주파수조건에서 유전율을 측정하였으며, 그 결과를 도 2에 나타내었다(A의 경우 핫플레이트 건조, B의 경우 오븐건조).
비교예 1
코팅단계마다 450℃/10분, 650℃/2분 동안 열분해하여 유기물을 제거하고, 그 후 650℃/30분 동안 열처리 공정을 진행한 것을 제외하고 실시예 1과 동일하게 수행하였으며, 그 결과를 도 2에 나타내었다(C의 경우).
도 2에 나타낸 바와 같이, 주파수에 따른 정도의 차이는 있으나, 고온에서 열처리한 경우(C)와 본 발명에 따른 코팅용액을 저온에서 건조한 경우(A 및 B)가 거의 유사한 유전율 변화 양상을 나타내며, 이러한 유전율 변화 양상을 기초로 할 때 저온에서 건조된 박막이 결정성을 나타냄을 알 수 있다.
실시예 2
웨이퍼 위에 증착된 코팅 용액을 300℃로 건조한 것을 제외하고 실시예 1과 동일하게 수행하였으며, 그 결과를 도 1에 나타내었다.
도 1에서 알 수 있는 바와 같이, 실시예 1에 따른 시편의 경우에 비교예 1에 따른 450℃의 열분해 및 650℃의 소성공정을 거친 시편과 같이 비정질 상태에서 애너테이스 상으로의 상전이가 일어남을 X-ray 피크를 통하여 알 수 있다.
또한, 상기 제작된 시편의 결정화 유무를 확인하기 위하여 SEM(Scanning Electron Microscopy)를 이용하여 상기 제작된 시편 중 저온에서 건조한 샘플의 표면 및 단면 사진을 촬영한 결과, 도 3의 (a) 및 (b)에서 관찰할 수 있는 바와 같이 실시예 2에 따라 300℃에서 건조한 시편에 결정화가 진행되어 그레인 바운더리 (grain boundary)를 형성하고 있음을 확인할 수 있다.
상기한 바와 같이, 본 발명에 따른 코팅용액을 사용함으로써 저온 결정화 특성이 향상되어 궁극적으로 상형성 온도를 100~300℃로 현저히 낮출 수 있음을 알수 있다.
상기한 바와 같이, 본 발명에 따라 제공되는 유전 박막용 코팅용액은 티타늄과 β-디케톤이 안정한 전구체 구조를 이루며, 저온 결정화 특성이 향상되어 궁극적으로 상형성 온도를 100~300℃로 현저히 낮출 수 있으며, 웨이퍼, 금속 호일, 에폭시 보드등 기판의 종류에 상관없이 박막 공정이 가능할 뿐만 아니라 PCB 공정내에서 인라인으로 공정 진행이 가능하며, 임베디드 캐패시터에 적용될 수 있다.

Claims (10)

  1. 티타늄 알콕사이드, β-디케톤 또는 β-디케톤 개질 화합물, 전자 주게기로 개질된 벤조산, 물 및 용매를 포함하여 이루어지는 고유전성 박막 제조용 코팅용액.
  2. 제 1항에 있어서, 상기 티타늄 알콕사이드는 테트라아이소프로필 타이타네이트, 테트라-노말-부틸 타이타네이트 또는 테트라키스(2-에틸헥실)타이타네이트인 것을 특징으로 하는 고유전성 박막 제조용 코팅용액
  3. 제 1항에 있어서, 상기 β-디케톤 또는 β-디케톤 개질 화합물은 펜탄-2,4-디온, 5-아미노-4-하이드록시-펜타-논 또는 아세트산 2-메톡시-에틸에스테르인 것을 특징으로 하는 고유전성 박막 제조용 코팅용액.
  4. 제 1항에 있어서, 상기 개질된 벤조산은 아미노 벤조산인 것을 특징으로 하는 고유전성 박막 제조용 코팅용액.
  5. 제 1항에 있어서, 상기 용매는 아이소프로판올인 것을 특징으로 하는 고유전성 박막 제조용 코팅용액.
  6. 청구항 제 1항 내지 제 5항 중 어느 한 항에 따른 코팅용액을 기판에 스핀 코팅하여 유전박막을 증착하는 단계; 및
    상기 증착된 기판을 저온에서 건조하여 박막을 결정화시키는 단계;
    를 포함하는 유전박막의 제조방법.
  7. 제 6항에 있어서, 상기 스핀코팅 속도는 3000~5000rpm이며, 건조 온도는 100~300℃인 것을 특징으로 하는 유전박막의 제조방법.
  8. 제 6항에 있어서, 상기 기판은 웨이퍼, 금속호일 또는 에폭시 보드인 것을 특징으로 하는 유전박막의 제조방법.
  9. 청구항 제 6항에 따라 제조되는 유전박막.
  10. 청구항 제 9항에 따른 유전박막을 포함하는 임베디드 캐패시터.
KR1020050093143A 2005-10-04 2005-10-04 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법 KR100638890B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050093143A KR100638890B1 (ko) 2005-10-04 2005-10-04 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법
US11/541,673 US7540913B2 (en) 2005-10-04 2006-10-03 Coating solution for forming high dielectric constant thin film and method for forming dielectric thin film using the same
JP2006272931A JP2007126354A (ja) 2005-10-04 2006-10-04 高誘電性薄膜用コーティング溶液及びこれを用いた誘電薄膜の製造方法、並びにこの製造方法により製造される誘電薄膜およびこの誘電薄膜を含むエンベッディドキャパシタ
US12/437,657 US7927517B2 (en) 2005-10-04 2009-05-08 Coating solution for forming high dielectric constant thin film and method for forming dielectric thin film using the same
US12/437,672 US7887879B2 (en) 2005-10-04 2009-05-08 Coating solution for forming high dielectric constant thin film and method for forming dielectric thin film using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093143A KR100638890B1 (ko) 2005-10-04 2005-10-04 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법

Publications (1)

Publication Number Publication Date
KR100638890B1 true KR100638890B1 (ko) 2006-10-27

Family

ID=37621003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093143A KR100638890B1 (ko) 2005-10-04 2005-10-04 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법

Country Status (3)

Country Link
US (3) US7540913B2 (ko)
JP (1) JP2007126354A (ko)
KR (1) KR100638890B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638890B1 (ko) * 2005-10-04 2006-10-27 삼성전기주식회사 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법
US8882983B2 (en) 2008-06-10 2014-11-11 The Research Foundation For The State University Of New York Embedded thin films
CN105032741A (zh) * 2015-06-09 2015-11-11 卢家雄 一种滚动轴承表面处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1087329A (ja) 1996-09-09 1998-04-07 Tokyo Ohka Kogyo Co Ltd Ｔｉ系複合金属酸化膜形成用塗布液及びこれを用いて形成した誘電体薄膜
JP2004253294A (ja) 2003-02-21 2004-09-09 Hitachi Ltd 誘電体薄膜と薄膜コンデンサおよびそれを用いた電子回路部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197159A (ja) * 1984-10-17 1986-05-15 鐘淵化学工業株式会社 圧電体薄膜製造用溶液及び圧電体薄膜の製造方法
JP3966479B2 (ja) * 1993-04-16 2007-08-29 日本テキサス・インスツルメンツ株式会社 ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
JP3102210B2 (ja) 1993-07-22 2000-10-23 三菱マテリアル株式会社 チタン酸系強誘電体膜形成用組成物と形成法
JP3007795B2 (ja) * 1994-06-16 2000-02-07 シャープ株式会社 複合金属酸化物誘電体薄膜の製造方法
JP3152093B2 (ja) * 1995-01-25 2001-04-03 三菱マテリアル株式会社 Ｂａ１−ｘＳｒｘＴｉｙＯ３薄膜形成用組成物及びＢａ１−ｘＳｒｘＴｉｙＯ３薄膜の形成方法
JPH10249211A (ja) * 1997-03-18 1998-09-22 Sekisui Chem Co Ltd 光触媒活性を有する薄膜の製造方法
JP4146533B2 (ja) * 1997-08-21 2008-09-10 ローム株式会社 強誘電体膜形成用溶液および強誘電体膜の形成法
JP3982281B2 (ja) * 2002-02-27 2007-09-26 日本板硝子株式会社 ポジ型金属酸化物パターン薄膜の形成方法
JP2003253157A (ja) * 2002-02-28 2003-09-10 Furukawa Co Ltd 貯蔵安定性に優れたチタニア及びチタニア系複合酸化物塗布溶液
JP2004107179A (ja) * 2002-09-20 2004-04-08 Canon Inc 圧電体前駆体ゾル、圧電体膜の製造方法、圧電体素子およびインクジェット記録ヘッド
JP4512940B2 (ja) * 2003-12-24 2010-07-28 三菱マテリアル株式会社 錫ドープ酸化インジウム微粒子分散液とその製造方法、および該分散液を用いた熱線遮蔽性を有する合わせガラス用中間膜、ならびにその合わせガラス
KR100638890B1 (ko) * 2005-10-04 2006-10-27 삼성전기주식회사 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법
JP2008094972A (ja) * 2006-10-12 2008-04-24 Adeka Corp 塗布液および該塗布液を用いたチタン酸系セラミックス膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1087329A (ja) 1996-09-09 1998-04-07 Tokyo Ohka Kogyo Co Ltd Ｔｉ系複合金属酸化膜形成用塗布液及びこれを用いて形成した誘電体薄膜
JP2004253294A (ja) 2003-02-21 2004-09-09 Hitachi Ltd 誘電体薄膜と薄膜コンデンサおよびそれを用いた電子回路部品

Also Published As

Publication number Publication date
US20070077457A1 (en) 2007-04-05
US7540913B2 (en) 2009-06-02
US20090214776A1 (en) 2009-08-27
US7927517B2 (en) 2011-04-19
US7887879B2 (en) 2011-02-15
JP2007126354A (ja) 2007-05-24
US20090219671A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
US8951603B2 (en) Method for producing ferroelectric thin film
EP2343268B1 (en) Composition for ferroelectric thin film formation, method for forming ferroelectric thin film, and ferroelectric thin film formed by the method thereof
KR101943648B1 (ko) 유전체 박막 형성 조성물, 유전체 박막 형성 방법, 및 그 방법에 의해 형성된 유전체 박막
KR102330630B1 (ko) Mn 및 Nb 도프의 PZT 계 압전체막 형성용 조성물
KR102111825B1 (ko) 강유전체막이 부착된 실리콘 기판
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
Kim et al. The effects of PbTiO3 thin template layer and Pt/RuO2 hybrid electrode on the ferroelectric properties of sol-gel derived PZT thin film
KR100638890B1 (ko) 고유전성 박막용 코팅용액 및 이를 이용한 유전박막의제조방법
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
JP2007180398A (ja) コンデンサの製造方法
KR102334850B1 (ko) Mn 및 Nb 도프의 PZT 계 압전체막
JP3129175B2 (ja) （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサの製造方法
JP2002047011A (ja) 緻密質ペロブスカイト型金属酸化物薄膜の形成方法及び緻密質ペロブスカイト型金属酸化物薄膜
Maki et al. Low-temperature crystallization of sol-gel derived Pb (Zr0. 4, Ti0. 6) O3 thin films
JP4042276B2 (ja) Ｐｂ系ペロブスカイト型金属酸化物薄膜の形成方法
JP4048650B2 (ja) ペロブスカイト型酸化物薄膜形成用原料溶液
JP3561123B2 (ja) 誘電体薄膜およびその製法
Paik et al. Ba titanate and barium/strontium titanate thin films from hydroxide precursors: Preparation and ferroelectric behavior
JP3146961B2 (ja) （Ｂａ，Ｓｒ）ＴｉＯ３誘電体薄膜形成用組成物及び（Ｂａ，Ｓｒ）ＴｉＯ３薄膜の形成方法
JPH08253319A (ja) 高誘電体薄膜の形成方法
EP0699343A1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
KR102385773B1 (ko) Ce 도프의 PZT 계 압전체막
JP3411201B2 (ja) 誘電体薄膜およびセラミックコンデンサ
JP2000348965A (ja) 誘電体薄膜および薄膜コンデンサ
WO2015146863A1 (ja) ＣｅドープのＰＺＴ系圧電体膜形成用組成物

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee