KR100614070B1 - 반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기 - Google Patents

반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기 Download PDF

Info

Publication number
KR100614070B1
KR100614070B1 KR1020037003984A KR20037003984A KR100614070B1 KR 100614070 B1 KR100614070 B1 KR 100614070B1 KR 1020037003984 A KR1020037003984 A KR 1020037003984A KR 20037003984 A KR20037003984 A KR 20037003984A KR 100614070 B1 KR100614070 B1 KR 100614070B1
Authority
KR
South Korea
Prior art keywords
film
hole
insulating film
silicon film
amorphous silicon
Prior art date
Application number
KR1020037003984A
Other languages
English (en)
Other versions
KR20030048403A (ko
Inventor
히로시마야스시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030048403A publication Critical patent/KR20030048403A/ko
Application granted granted Critical
Publication of KR100614070B1 publication Critical patent/KR100614070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4411—Cooling of the reaction chamber walls
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67373—Closed carriers characterised by locking systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67379—Closed carriers characterised by coupling elements, kinematic members, handles or elements to be externally gripped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

본 발명의 반도체 박막 및 반도체 장치의 제조 방법에 의하면, 2층의 규소막 사이에 관통공을 갖는 절연막을 마련하고, 레이저를 조사함으로써 규소막을 부분 용융시켜, 관통공에 이어지는 절연막의 하층측의 규소막의 적어도 일부에서부터 상기 관통공을 거쳐서 절연막의 상층측의 규소막의 적어도 일부에 까지 거의 단결정 규소막을 연속 형성하게 하였다. 이 때문에, 절연막의 관통공의 직경은 절연막 하층측의 규소막에 발생하는 다결정을 구성하는 한개의 결정입자의 크기와 동일하거나 조금 작은 크기여도 되기 때문에, 종래의 방법에서 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다. 이 때문에 고가의 정밀한 노광장치나 에칭 장치를 필요로 하지 않는다. 또한 대형 액정 디스플레이 등과 같이, 큰 유리 기판 위에 다수의 고성능 반도체 방치를 용이하게 형성할 수 있다.
반도체 박막, 반도체 장치, 절연막,

Description

반도체 박막의 제조 방법, 반도체 장치의 제조 방법, 반도체 장치, 집적회로, 전기광학 장치 및 전자기기{METHOD OF PRODUCING SEMICONDUCTOR THIN FILM, METHOD OF PRODUCING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT, ELECTROOPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은 반도체 박막 및 반도체 장치의 제조 방법에 관한 것이다. 특히, 거의 단결정 상태의 규소막을 적합하게 형성시킬 수 있는 반도체 박막의 형성 방법의 개량에 관한 것이다.
지금까지, 다결정 규소 박막 트랜지스터(p-SiTFT)로 대표되는 박막 반도체 장치를 비교적 저온에서 제조하는 방법으로서, 비정질 규소막을 레이저로 열처리하여 다결정 규소막을 형성하고, 이 다결정 규소막을 반도체막으로 하여 게이트 전극, 금속 박막으로 배선을 형성하여 박막 반도체 장치를 제조하는 방법이 제안되어 있다. 그러나 이 방법에서는, 레이저광의 에너지 제어가 까다롭고, 제조되는 반도체 막의 성질에 편차가 생기기 때문에, 이것 대신에, 이러한 문제가 생기지 않는 거의 단결정 규소막을 성장시키는 기술이 제안되어 있다(문헌 「Single Crysta1 Thin Film Transistors」(IBM TECHNlCAL DlSCLOSURE BULLETIN Aug.1993 pp257-258) 및 문헌「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」(R. lshihara 등. proc. SPIE 2001, vol.4295 p.14∼23)).
이들 문헌에는, 기판 위의 절연막에 구멍을 뚫고, 이 절연막 위 및 구멍내에 비정질 규소막을 형성한 뒤, 이 비정질 규소막에 레이저를 조사하여, 상기 구멍의 저부(底部)내의 비정질 규소를 비용융 상태로 유지하면서, 그 외 부분의 비정질 규소막을 용융 상태로 함으로써, 비용융 상태로 유지시킨 비정질 규소를 결정핵으로 한 결정 성장을 일으켜서, 거의 단결정 상태의 규소막을 형성함이 개시되어 있다.
상기 양 문헌에서의 형성 방법에서는, 구멍의 단면을 충분히 작게 하지 않으면 구멍의 저부에서 복수의 결정핵이 발생하기 때문에, 이러한 직경 (50nm∼150nm)의 구멍 형성을 위해서는, 고가의 정밀한 노광 장치 및 에칭 장치를 필요로 한다.
또한, 대형 액정 디스플레이 등과 같이, 큰 유리 기판 위에 다수의 박막 트랜지스터를 형성하는 경우 등에는, 상술한 장치를 사용한다면 구멍을 형성함이 곤란하다.
[발명의 개요]
본 발명은, 이러한 과제에 주목하여 된 것이며, 고가의 정밀한 노광 장치 및 에칭 장치를 사용하지 않고 양호한 거의 단결정 규소막을 갖는 반도체 박막을 형성함을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명은, 2층의 규소막 사이에 관통공을 갖 는 절연막을 마련하는 공정과, 레이저를 조사함으로써 규소막을 부분 용융시켜, 관통공에 이어지는 절연막의 하층측의 규소막의 적어도 일부에서부터 그 관통공을 거쳐서 절연막 상층 측의 규소막의 적어도 일부에 까지 거의 단결정 규소막을 연속 형성하는 공정을 구비하는 반도체 박막의 제조 방법이다. 이 방법을 본 발명의 기본 방법으로 한다.
본 발명에 의하면, 레이저 조사 후에 용융한 규소의 응고는, 절연막 하층측의 규소막에서 먼저 시작되어, 절연막의 관통공에 전해져 절연막 상층 측의 규소막에 이르기 때문에, 절연막 하층 측의 규소막에 다수의 결정입자가 발생하여, 그 중 한개의 결정입자를 핵으로 한 결정성장이 일어남으로써, 절연막 상층 측의 규소막의 면내의 관통공을 중심으로 한 영역이 거의 단결정 상태의 규소막으로 된다. 이 때문에, 절연막의 관통공의 직경은 절연막 하층 측의 규소막에 발생하는 다결정을 구성하는 한개의 결정입자의 크기와 동일하거나 조금 작은 크기(예를 들면, 직경 0.2㎛∼1.0㎛)여도 좋기 때문에, 종래 방법으로 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다.
또한, 본 발명에서「거의 단결정」이라 함은, 결정입자가 단일인 경우 뿐만 아니라 이것에 가까운 상태, 즉, 복수의 결정이 조합되어 있어도 그 수가 적고, 반도체 박막의 성질의 관점에서 거의 단결정에 의해 형성된 반도체 박막과 동등한 성질을 구비하고 있는 경우도 포함한다.
본 발명에서「관통공」은, 절연막을 끼운 상하의 층에 이어지는 통로를 말하며, 그 단면 형상을 말하는 것은 아니다. 또한「관통공」은 반드시 모든 부분에서 동일 직경을 갖는 기둥상(柱狀)일 필요가 없으며, 단면의 직경이 부분마다 달라도 좋다.
본 발명에서「연속 형성」이라 함은, 계면의 생성없이 결정이 성장함을 말한다.
또한 본 발명은, 제1 절연막 위에 제1 비정질 규소막을 형성하는 공정과, 제1 비정질 규소막 위에 제2 절연막을 형성하여, 그 제2 절연막의 면내의 소정 위치에 관통공을 형성하는 공정과, 제2 절연막 위와 관통공내에 비정질 규소를 퇴적함으로써, 제2 절연막 위에 제2 비정질 규소막을 형성하는 공정과, 제2 비정질 규소막에 레이저를 조사하여, 제2 비정질 규소막을 완전 용융 상태로 함과 동시에, 제1 비정질 규소막을 부분 용융 상태로 함으로써, 제2 비정질 규소막의 면내의 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하는 반도체 박막의 제조 방법이다. 이 방법을 본 발명의 제1 방법이라 한다.
또한 본 발명은, 제1 절연막 위에 그 제1 절연막과는 다른 재료로 되는 제2 절연막을 형성하는 공정과, 제2 절연막의 면내의 소정 위치에 관통공을 형성하는 공정과, 제1 절연막의 관통공의 위치에 그 관통공보다도 단면이 큰 요(凹)부를 형성하는 공정과, 제2 절연막 위와 관통공내 및 요부내에 비정질 규소를 퇴적함으로써, 그 제2 절연막 위에 비정질 규소막을 형성하는 공정과, 비정질 규소막에 레이저를 조사하여, 그 비정질 규소막을 완전 용융 상태로 함과 동시에, 요부내의 비정질 규소를 부분 용융 상태로 함으로써, 그 비정질 규소막의 면내의 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하는 반도체 박막 의 제조 방법이다. 이 방법을 본 발명의 제2 방법이라 한다.
또한 본 발명은, 제1 절연막의 면내의 소정 위치에 요부를 형성하는 공정과,요부내에 비정질 규소를 퇴적하는 공정과, 제1 절연막 위에 제2 절연막을 형성하는 공정과, 제2 절연막의 요부의 위치에 요부보다 단면이 작은 관통공을 형성하는 공정과, 제2 절연막 위와 관통공내에 비정질 규소를 퇴적함으로써, 제2 절연막 위에 비정질 규소막을 형성하는 공정과, 비정질 규소막에 레이저를 조사하여, 그 비정질 규소막을 완전 용융 상태로 함과 동시에, 요부내의 비정질 규소를 부분 용융 상태로 함으로써, 그 비정질 규소막의 면내의 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하는 반도체 박막의 제조 방법이다. 이 방법을 본 발명의 제3 방법이라 한다.
본 발명은, 제1 절연막 위에 제1 비정질 규소막을 형성하는 공정과, 제1 비정질 규소막에 레이저를 조사함으로써, 제1 비정질 규소막을 다결정 규소막으로 변화시키는 공정과, 다결정 규소막 위에 제2 절연막을 형성하는 공정과, 제2 절연막에 관통공을 형성하는 공정과, 관통공에 매립되도록 하여, 제2 절연막 위에 제2 비정질 규소막을 형성하는 공정과, 제2 비정질 규소막에 레이저 조사하여, 다결정 규소막을 비용융 상태 또는 부분 용융 상태로 한 채로, 제2 비정질 규소막을 완전 용융 상태로 함으로써, 관통공을 중심으로 한 제2 비정질 규소막을 거의 단결정 규소막으로 변화시키는 공정을 구비하는 반도체 박막의 제조 방법이다. 이 방법을 본 발명의 제4 방법이라 한다.
본 발명의 제1 방법에 의하면, 레이저 조사 후의 규소의 응고는, 제1 비정질 규소막에서 먼저 시작되어, 제2 절연막의 관통공을 통하여, 완전 용융 상태의 제2 비정질 규소막에 이른다. 따라서, 제1 비정질 규소막에 다수의 결정입자가 발생하고, 그 중 한개의 결정 입자를 핵으로 한 결정 성장이 일어남으로써, 제2 비정질 규소막의 면내의 관통공을 중심으로 한 영역이 거의 단결정 상태의 규소막으로 된다. 그 때문에, 제2 절연막의 관통공의 단면의 크기는, 제1 비정질 규소막에 발생하는 다결정을 구성하는 한개의 결정 입자의 크기와 동일하거나 조금 작은 크기(예를 들면 직경 0.2㎛∼1.0㎛)이면 좋기 때문에, 종래 방법에서 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다. 또한, 관통공을 뚫는 제2 절연막의 두께는, 관통공의 단면의 크기(단면이 원이면 그 직경)와 동일한 정도의 두께이면 좋다.
본 발명의 제2 및 제3 방법에 의하면, 레이저 조사 후의 규소의 응고는, 요부내의 비정질 규소에서 먼저 시작되어, 제2 절연막의 관통공을 통하여, 완전 용융 상태의 비정질 규소막에 이른다. 따라서, 요부내의 비정질 규소에 다수의 결정입자가 발생하고, 그 중의 한개의 결정입자를 핵으로 한 결정성장이 일어남으로써, 비정질 규소막의 면내의 관통공을 중심으로 한 영역이 거의 단결정 상태의 규소막으로 된다. 그 때문에, 제2 절연막의 관통공의 단면의 크기는, 요부내의 비정질 규소에서 발생하는 다결정을 구성하는 한개의 결정입자의 크기와 동일하거나 조금 작은 크기(예를 들면 직경 0.2㎛∼1.0㎛)이면 좋기 때문에, 종래 방법에서 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다. 또한, 관통공을 뚫는 제2 절연막의 두께는, 관통공의 단면의 크기(단면이 원이면 그 직경)와 동일한 정도의 두께이면 좋다.
본 발명의 제4 방법에 의하면, 레이저 조사 후의 규소의 응고는, 다결정 규소막으로 변화한 제1 비정질 규소막의 표면에서 먼저 시작되어, 제2 절연막의 관통공을 통하여, 완전 용융 상태의 비정질 규소막에 이른다. 따라서, 다결정 규소막의 결정입자 중의 한개를 핵으로 한 결정성장이 일어남으로써, 비정질 규소막의 면내의 관통공을 중심으로 한 영역이 거의 단결정 상태의 규소막으로 된다. 그 때문에, 제2 절연막의 관통공의 단면의 크기는, 다결정을 구성하는 한개의 결정입자의 크기와 동일하거나 조금 작은 크기(예를 들면 직경 0.2㎛∼1.0㎛)이면 좋기 때문에, 종래 방법에서 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다. 또한, 관통공을 뚫는 제2 절연막의 두께는, 관통공의 단면의 크기(단면이 원이면 그 직경)와 동일한 정도의 두께이면 좋다.
따라서, 본 발명의 제1∼제4 방법에 의하면, 종래 방법과 같이, 단결정을 성장시킬 목적으로, 미세한 구멍(관통공 및 요(凹)부)의 형성에 고가의 정밀한 노광 장치 및 에칭 장치를 사용할 필요가 없다.
즉, 본 발명의 반도체 박막의 제조 방법에 의하면, 관통공의 직경은, 다결정 규소막에 함유되는 결정입자 한개의 크기와 동일하거나 그것보다 작아도 좋다.
또한, 본 발명의 제1∼제4의 발명에서, 제1 절연막 및 제2 절연막은 산화규소막이고, 제1 절연막의 하층에는 질화 규소막이 형성되어 있어도 좋다.
또한, 본 발명의 제2 및 제3의 발명에서, 제1 절연막을 질화 규소막으로 하고, 제2 절연막을 산화규소막으로 해도 좋다.
또한, 본 발명은 상기 각 본 발명에서 제조되는 거의 단결정 규소막을 반도체 박막으로 사용하여 반도체 장치를 형성하는 공정을 구비해도 좋다.
또한, 본 발명에서「반도체 장치」라 함은, 거의 단결정 규소막을 구비하는 장치를 말하며, 트랜지스터, 다이오드, 저항, 인덕터, 커패시터, 기타 능동 소자·수동 소자에 관계없이 단체(單體)의 소자를 포함한다.
본 발명의 반도체 장치의 제조 방법에서는, 거의 단결정 상태의 규소막의 면내의 관통공을 포함하지 않은 부분을, 반도체 박막으로 사용하여 반도체 장치를 형성함이 바람직하다. 관통공에서 떨어져 있을수록, 보다 결정막의 성질이 안정되기 때문이다.
본 발명의 반도체 장치의 제조 방법으로 제조하는 반도체 장치는 박막 트랜지스터이며, 관통공을, 그 박막 트랜지스터를 형성하는 위치에 대응시켜 마련한다.
본 발명의 기본 방법으로 제조하는 반도체 장치는, 관통공을 갖는 절연막과, 관통공의 내부, 그 관통공에 이어지는 절연막의 하층의 적어도 일부, 및 그 관통공에 이어지는 절연막 상층의 적어도 일부에 연속 형성되는 거의 단결정 규소막을 구비하는, 거의 단결정 규소막을 반도체 박막으로 한다.
본 발명의 제1 방법으로 제조하는 반도체 장치는, 절연막의 하층으로서 거의 다결정 규소막을 구비하고, 단결정 규소막은, 다결정 규소막의 적어도 일부로부터 관통공 및 절연막 상층에 까지 연속 형성되어 있다. 즉, 레이저 조사에 의해서 비정질의 규소막이 다결정 규소막으로 되고, 거의 단결정 규소막은 이 다결정 규소막의 결정입자로부터 성장하기 때문이다.
본 발명의 제2 또는 제3 방법으로 제조하는 반도체 장치는, 절연막의 하층으로서 관통공에 이어지는 부분에 요부를 갖는 절연막을 구비하고, 거의 단결정 규소막은, 요부의 적어도 일부에서부터 관통공 및 절연막 상층에 까지 연속 형성되어 있다. 즉, 레이저 조사에 의해서 형성된 다결정 규소의 결정입자 한개로부터 성장하여 거의 단결정 규소가 성장하기 때문이다.
본 발명의 제4 방법으로 제조하는 반도체 장치는, 절연막의 하층으로서 다결정 규소막을 구비하고, 거의 단결정 규소막은, 다결정 규소막에 포함되는 결정입자를 핵으로 하여 절연막 상층에 까지 연속 형성되어 있다. 즉, 레이저 조사에 의해 비정질 규소막이 다결정 규소로 변화하고, 이 결정입자 중 한개로부터 거의 단결정 규소가 성장하기 때문이다.
즉, 본 발명의 반도체 장치는, 제1 절연막 위에 형성된 다결정 규소막과, 다결정 규소막 위에 형성한 관통공을 갖는 제2 절연막과, 관통공을 거쳐서 다결정 규소막과 접촉하고, 다결정 규소막에 포함되는 결정입자를 핵으로 하여 제2 절연막 위에 형성된 거의 단결정 규소막을 구비한다.
본 발명의 반도체 장치는, 거의 다결정 상태의 규소가 포함되는 요부를 갖는 제1 절연막과, 제1 절연막 위에 형성되어, 요부에 이어지는 위치에 관통공을 갖는 제2 절연막과, 관통공을 거쳐서 요부내의 다결정 규소막과 접촉하고, 다결정 규소막에 포함되는 결정입자를 핵으로 하여 제2 절연막 위에 형성된 거의 단결정 규소막을 구비한다.
본 발명에서, 제1 절연막 및 제2 절연막은 산화 규소막이고, 제1 절연막의 하층에는 질화규소막이 더 형성되어 있어도 좋다. 질소 규소막의 형성은 임의이다.
본 발명에서는, 거의 단결정 규소의 면내 중 관통공을 포함하지 않는 부분을 반도체 박막으로서 사용하여 구성하고 있다. 관통공에서 멀어질수록, 보다 결정의 성질이 안정되기 때문이다.
본 발명에서, 반도체 박막을 구성하는 거의 단결정 규소막은, 관통공과는 분리되어 있다. 즉, 거의 단결정 규소막 제조 시에는 관통공에서 연속하여 결정(結晶)하기 위해 반도체 박막으로서 사용하는 영역과 관통공의 사이에 결정이 연결되어 있지만, 반도체 박막 형성 후에는, 에칭 등으로 관통공과 사용 영역의 반도체 박막을 분리해도 문제없기 때문이다. 따라서, 반도체 장치를 제조한 후에, 관통공내에 거의 단결정 규소가 존재해도 하지 않아도 좋다.
본 발명은, 본 발명의 반도체 장치를 구비하는 집적회로이고, 전기 광학 장치이고, 또한 전자 기기이기도 하다.
여기서「집적회로」라 함은, 일정 기능을 갖도록 반도체 장치 및 관련하는 배선 등을 집적하여 배선한 회로(칩)를 말한다.
본 발명은, 전기 광학 장치에서, 복수의 화소 영역과, 화소 영역마다에 마련된 반도체 장치와, 반도체 장치에 의해 제어되는 전기 광학 소자를 구비하고, 반도체 장치는 본 발명에 의한 반도체 장치의 제조 방법에 의해 제조되는 것이기도 하다.
여기서「전기 광학 장치」라 함은 본 발명에 의한 반도체 장치를 구비한, 전 기적 작용에 의해서 발광하는 또는 외부로부터의 광의 상태를 변화시키는 전기 광학 소자를 구비한 장치 일반을 말하며, 스스로 광을 발하는 것과 외부로부터의 광의 통과를 제어하는 것의 쌍방을 포함한다. 예를 들면, 전기 광학 소자로서, 액정 소자, 전기영동입자가 분산한 분산 매체를 갖는 전기영동소자, EL(일렉트로루미네센스) 소자, 전계의 인가에 의해 발생한 전자를 발광판에 맞대어 발광시키는 전자 방출 소자를 구비한 액티브 매트릭스형의 표시 장치 등을 말한다.
본 발명은, 본 발명에 의한 반도체 장치의 제조 방법에 의해 제조되는 반도체 장치를 구비하는 전자 기기이기도 하다.
여기서「전자 기기」라 함은, 본 발명에 의한 반도체 장치를 구비한 일정 기능을 갖는 기기 일반을 말하며, 예를 들면 전기 광학 장치나 메모리를 구비하여 구성된다. 그 구성에 특별한 한정은 없지만, 예를 들면, IC 카드, 휴대 전화, 비디오 카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어형 또는 프론트형의 프로젝터, 또한 표시기능부 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자 수첩, 전광 게시반, 선전 광고용 디스플레이 등이 포함된다.
<도면의 간단한 설명>
도1a 내지 도1d는 본 발명의 제1 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도로서, 레이저 조사 공정 후의 결정 성장 과정까지를 나타내는 공정도이다(도2에서의 B-B 절단면에 상당함).
도2는 본 발명의 반도체 장치의 제조 방법으로 제조되는 박막 트랜지스터의 예를 나타내는 평면도이다.
도3a 내지 도3d는 본 발명의 제1 실시 형태에서의 반도체 장치의 제조 방법을 설명하는 단면도이다(도2에서의 A-A 절단면에 상당함).
도4a 내지 도4c는 관통공으로의 거의 단결정 규소의 잔류의 태양을 나타내는 단면도이다(도2에서의 C-C 단면에 상당함).
도5는 본 발명의 제2 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도6a 내지 도6d는 본 발명의 제3 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도로서, 레이저 조사 공정 후의 결정성장 과정까지를 나타내는 공정도이다(도2에서의 B-B 절단면에 상당함).
도7은 제3 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도8a 내지 도8e는 본 발명의 제4 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도로서, 제2 절연막 위로의 비정질 규소막 형성 공정까지를 나타내는 공정도이다(도2에서의 B-B 절단면에 상당함).
도9는 제4 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도1Oa 내지 도10e는 본 발명의 제5 실시 형태에서의 반도체 박막의 제조 공정을 나타내는 단면도이다(도2에서의 B-B 절단면에 상당함).
도11은 제5 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도12a 내지 도12e는 본 발명의 제6 실시 형태에서의 반도체 박막의 제조 공정을 나타내는 단면도이다(도2에서의 B-B 절단면에 상당함).
도13은 제6 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도14는 본 발명의 제7 실시 형태에서의 반도체 장치의 제조 방법에 의해서 제조되는 박막 트랜지스터의 단면도이다(도2에서의 A-A 절단면에 상당함).
도15는 본 발명의 제8 실시 형태에서의 전기 광학 장치의 구성도이다.
도16은 제9 실시 형태에서의 전자 기기의 예이고, 도16a는 휴대 전화, 도 16b는 비디오 카메라, 도16c는 휴대형 퍼스널 컴퓨터, 도16d는 헤드 마운트 디스플레이, 도16e는 리어형 프로젝터, 도16f는 프론트형 프로젝터의 적용 예이다.
[발명의 적합한 실시 형태]
이하, 본 발명의 실시 형태를, 도면을 참조하면서 설명한다.
(제1 실시 형태)
본 발명의 제1 실시 형태는, 상기 제1 방법의 반도체 박막의 제조 방법을 적용한 것이다. 도1a 내지 도1d에, 본 발명의 제1 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도를 나타낸다.
먼저, 도1a에 나타내는 바와 같이, 유리 기판(1) 위에 산화 규소막(제1 절연막)(2)을 형성한다. 유리 기판(1) 위로의 산화 규소막(2) 형성 방법으로는, 플라즈마 화학 기상 퇴적법(PECVD법), 저압 화학 기상 퇴적법(LPCVD법), 스퍼터링법 등의 기상 퇴적법을 들 수 있다. 예를 들면, PECVD법에 의해 두께 100nm의 산화 규소막(2)을 형성할 수 있다.
다음에, 산화 규소막(2) 위에 제1 비정질 규소막(3)을 형성한다. 산화 규소막(2) 위로의 제1 비정질 규소막(3)의 형성 방법으로는, PECVD법이나 LPCVD법, 상압 화학 기상 퇴적법(APCVD법), 스퍼터링법을 채용할 수 있다. 예를 들면, LPCVD 법에 의해 두께 50nm의 제1 비정질 규소막(3)을 형성할 수 있다.
다음에, 제1 비정질 규소막(3) 위에 산화 규소막(제2 절연막)(4)을 형성한다. 상기 산화 규소막(4)의 형성에 대해서는 산화 규소막(2)의 제조와 동일하게 고려된다. 예를 들면, PECVD법에 의해 두께 50Onm의 산화 규소막(4)을 형성할 수 있다.
다음에, 관통공(H)을 산화 규소막(4)의 소정 위치에 형성한다. 예를 들면, 포토리소그래피 공정 및 에칭 공정을 행함으로써, 산화 규소막(4)의 면내의 소정 위치에, 단면이 직경 O.5μm의 원형인 관통공(H)을 개구할 수 있다. 예를 들면, 에칭 방법으로서 CF4 가스와 H2 가스의 플라즈마를 사용한 반응성 이온 에칭에 의해 행할 수 있다.
다음에, 도1b에 나타내는 바와 같이, 산화 규소막(4) 위와 관통공(H)의 내부에 비정질 규소막(5)을 형성한다. 예를 들면, LPCVD법에 의해, 산화 규소막(4) 위와 관통공(H)내에, 50nm∼50Onm 범위의 소정 두께로 제2 비정질 규소막(5)을 형성할 수 있다. 또한, 고순도의 규소막을 용이하게, 또한 관통공(H)내에 확실하게 퇴적시키기 위해서, LPCVD법에 의해 비정질 규소막(5)을 형성함이 바람직하다.
다음에, 도1c에 나타내는 바와 같이, 제2 비정질 규소막(5)에 레이저를 조사하여 부분적으로 용융시킨다. 예를 들면, XeCl 펄스 엑시머레이저(파장 308nm, 펄스 폭 30nsec)를 사용하여, 에너지 밀도:0.4∼1.5J/㎠(비정질 규소막(5)의 막두께 50nm∼500nm, 바람직하게는 50nm∼25Onm에 대응함)로 레이저 조사를 행함으로써, 부분적 용융을 달성할 수 있다.
여기서, 조사된 XeCl 펄스 엑시머레이저는 비정질 규소막(5)의 표면 근방에 대부분 흡수된다. 이것은 XeCl 펄스 엑시머레이저의 파장(308nm)에서의 비정질 규소 및 결정성 규소의 흡수 계수가 각각 0.139nm-1와 0.149nm-1로 크기 때문이다. 또한, 산화 규소막(4)은 상기 레이저에 대해서 거의 투명으로서, 이 레이저의 에너지를 흡수하지 않기 때문에, 레이저 조사에 의해서 용융하지 않는다.
이에 의해, 제2 비정질 규소막(5)은 완전 용융 상태로 되고, 제1 비정질 규소막(3)은 부분 용융 상태로 된다. 그 결과, 레이저 조사 후의 규소의 응고는, 제1 비정질 규소막(3)에서 먼저 시작되어, 산화 규소막(4)의 관통공(H)을 통하여, 완전 용융 상태의 제2 비정질 규소막(5)에 이른다. 여기서, 완전 용융 상태의 제2 비정질 규소막(5)은, 응고 시에, 산화 규소막(4)의 관통공(H)을 통과한 결정입자를 핵으로 하여 결정성장한다.
따라서, 관통공(H)의 단면의 크기를, 레이저 조사에 의해 제1 비정질 규소막(3)에 발생하는 다수의 결정입자(거의 다결정 상태의 규소막(3a))중 한개의 결정입자의 크기와 동일하거나 조금 작은 크기로 함으로써, 거의 다결정 상태의 규 소막(3a)을 구성하는 다수의 결정입자 중의 한 개가, 관통공(H)을 통하여 제2 비정질 규소막(5)에 이르러, 이 한개의 결정입자를 핵으로 한 결정 성장이 생긴다. 이에 의해, 제2 비정질 규소막(5)의 면내의 관통공(H)를 중심으로 한 영역은 거의 단결정 상태의 규소막(5a)으로 된다. 도1d는 이 상태를 나타내고 있다.
이 거의 단결정 상태의 규소막(5a)은 내부에 결함이 적고, 반도체막의 전기 특성의 관점에서, 에너지 밴드에서의 금제대(禁制帶) 중앙부 부근의 포획 준위 밀도가 적어지는 효과를 얻을 수 있다. 또한, 결정입자계가 없기 때문에, 전자나 정공(正孔)이라는 캐리어가 흐를 때의 장벽을 크게 감소할 수 있는 효과를 얻을 수 있다. 이 규소막(5a)을 박막 트랜지스터의 능동층(소스/드레인 영역이나 채널 형성 영역)에 사용하면, 오프 전류값이 작고 이동도가 큰 우량한 트랜지스터를 얻을 수 있다.
다음에, 이하와 같이 하여 박막 트랜지스터(T)를 형성하였다. 도2는, 본 실시 형태에서 제조하는 반도체 장치(박막 트랜지스터)의 평면도이고, 도3a 내지 도 3d는 도2에서의 A-A선 단면에 상당하는 단면도이다. 또한, 도1a 내지 도1d는 도2의 B-B선 단면에 상당하는 단면도이다.
먼저, 도3a에 나타내는 바와 같이, 거의 단결정 상태의 규소막(5a)을 포함하는 규소막을 패터닝하여, 박막 트랜지스터(T)용의 반도체 영역(반도체막)(5b)을 형성한다. 여기서, 도2에 나타내는 바와 같이, 거의 단결정 상태의 규소막(5a)의 면내에서 관통공(H)을 포함하지 않은 부분을, 박막 트랜지스터(T)의 채널 형성 영역(8)에 할당함이 바람직하다. 관통공에서 멀어지면 결정의 성질이 보다 안정하기 때문이다.
다음에, 도3b에 나타내는 바와 같이, 산화 규소막(4) 및 반도체 영역(5a) 위에, 산화 규소막(10)을 형성한다. 예를 들면, 산화 규소막(10)은, 전자 사이클로트론 공명 PECVD법(ECR-CVD법) 또는 PECVD법으로 형성할 수 있다. 이 산화 규소막(10)은 박막 트랜지스터의 게이트 절연막으로서 기능하는 것이다.
다음에, 도3c에 나타내는 바와 같이, 탄탈 또는 알루미늄의 금속 박막을 스퍼터링법에 의해 형성한 뒤, 패터닝함으로써, 게이트 전극(6)을 형성한다. 다음에, 이 게이트 전극(6)을 마스크로서, 도너 또는 억셉터로 되는 불순물 이온을 주입하고, 소스/드레인 영역(7)과 채널 형성 영역(8)을, 게이트 전극(6)에 대해서 자기정합(自己整合)적으로 제조한다.
NMOS 트랜지스터를 제조하는 경우, 예를 들면, 불순물 원소로서 인(P)을 1×1O16cm-2의 농도로 소스/드레인 영역에 주입한다. 그 후, XeCl 엑시머레이저를 조사 에너지 밀도 4OOmJ/㎠ 정도로 조사하거나, 250℃∼450℃ 정도의 온도로 열처리함으로써, 상기 불순물 원소의 활성화를 행한다.
다음에, 도3d에 나타내는 바와 같이, 산화 규소막(10) 및 게이트 전극(6)의 윗면에, 산화 규소막(12)을 형성한다. 예를 들면, PECVD법으로 약 500nm의 산화 규소막(12)을 형성한다. 다음에, 소스/드레인 영역(7)에 이르는 컨택트홀(C)을 산화규소막(10,12)에 뚫어서, 컨택트홀(C)내 및 산화 규소막(12) 위의 컨택트홀(C)의 주연(周緣)부에, 스퍼터링법에 의해 알루미늄을 퇴적하여, 소스/드레인 전극(13)을 형성한다. 이와 동시에, 게이트 전극(6)에 이르는 컨택트홀을 산화 규소막(12)에 뚫고, 게이트 전극(6)용의 단자 전극(14)(도2 참조)을 형성한다. 이상으로, 본 발명의 반도체 장치인 박막 트랜지스터(T)를 제조할 수 있다.
이상, 본 발명의 제1 실시 형태에 의하면, 관통공(H)의 단면의 크기는, 제1 비정질 규소막(3)에 발생하는 다결정을 구성하는 한개의 결정 입자의 크기와 동일하거나 조금 작은 크기이면 좋고, 관통공(H)을 뚫는 산화 규소막(4)의 두께도, 관통공(H)의 단면의 크기와 동일한 정도의 두께가 좋다. 즉, 관통공(H)의 단면의 크기를, 종래 기술 방법에서 형성하는 구멍의 크기보다도 크게 할 수 있다.
그 결과, 종래 기술의 방법과 같이, 단결정을 성장시킬 목적으로, 구멍(관통공)의 형성에 고가의 정밀한 노광 장치 및 에칭 장치를 사용할 필요가 없어진다. 그 때문에, 예를 들면 사방이 300mm를 넘는 대형의 유리 기판 위에 다수의 박막 트랜지스터를 형성하는 경우라도, 양호한 특성을 안정적으로 얻을 수 있다.
또한, 본 발명의 제1 실시 형태에서는, 단결정의 성장 방향이 관통공(H)의 상부에서 윗쪽으로부터 횡방향으로 변화하기 때문에, 거의 단결정 상태의 규소막(5a)의 면내의 관통공(H) 부분에는 변형이나 결함이 생기기 쉽다. 이에 대해서, 이 실시 형태의 방법에서는, 도2에 나타내는 바와 같이, 변형이나 결함이 생기기 쉬운 상기 부분에서가 아니라, 거의 단결정 상태의 규소막(5a)의 면내의 관통공(H)을 포함하지 않는 부분을 반도체 박막(5b)으로서 사용하여, 박막 트랜지스터(T)를 형성한다.
그 결과, 이 실시 형태의 방법에 의하면, 거의 단결정 상태의 규소막(5a)의 면내에서 관통공(H)을 포함하는 부분을 채널 형성 영역(8)으로 사용한 경우보다, 오프 전류값이 작고, 보다 급준(急峻)한 서브문턱값 특성을 갖고(서브스레숄드 (subthreshold) 값이 작고), 이동도가 보다 커서, 특히 성능이 뛰어난 트랜지스터 (T)를 얻을 수 있다.
또한, 본 발명에서의 반도체 장치에서는 관통공으로부터 떨어진 위치에 반도체 박막을 구비함이 바람직하고, 또한, 거의 단결정 상태의 규소막을 형성한 뒤, 반도체 장치의 반도체 박막을 패터닝하기 때문에, 완성한 반도체 장치에서는 관통공과 반도체 박막이 거의 단결정 상태의 규소막으로 연결되지 않은 경우가 많다. 즉 관통공은 반도체 장치의 근방에, 반도체 제조의 흔적으로서 잔류하게 된다.
예를 들면, 도4a에 나타내는 바와 같이, 거의 단결정 규소막(5a)을 에칭할 때에 관통공(H)의 내부까지 에칭하여 거의 단결정 규소를 제거하는 경우, 관통공(H)의 내부에는 산화 규소막(1O)으로 매립하게 된다.
또한 도4b에 나타내는 바와 같이, 이 거의 단결정 규소막(5a)의 에칭의 강도에 따라서는, 관통공(H)의 내부에 거의 단결정 규소가 약간 채워지고 나머지는 산화 규소로 매립되어 있는 것도 고려된다.
또한 도4c에 나타내는 바와 같이, 거의 단결정 규소의 강도에 따라서는, 적절하게 에칭하도록 제2 산화 규소막의 표면까지 거의 단결정 규소가 에칭되어, 관통공(H)의 내부가 거의 단결정 규소로 충전되어 있는 상태로 되어 있는 것도 고려된다.
이와 같이 관통공(H)의 내부에 어떻게 거의 단결정 규소가 잔류하고 있는지는 뒤의 에칭 공정 등에 의해서 정하여짐이 고려된다. 이것은 이후의 실시 형태에 대해서도 마찬가지로 고려된다.
(제2 실시 형태)
도5에, 본 발명의 제2 실시 형태에서의 반도체 장치의 제조 방법으로 형성된 박막 트랜지스터의 단면도를 나타낸다.
본 발명의 제2 실시 형태에서의 반도체 장치의 제조 방법은, 기본적으로 상기 제1 실시 형태에서의 반도체 박막 및 반도체 장치의 제조 방법과 동일하다. 단, 그 제2 실시 형태 방법은, 상기 제1 실시 형태에서, 도1a에 나타내는 바와 같이, 유리 기판(1) 위에 산화 규소막(2)을 형성하기 전에, 유리 기판(1) 위에 질화 규소막(20)을 형성하는 점에서 다르다.
질화 규소막(20)의 형성 방법으로는, PECVD법이나 LPCVD법, 상압 화학 기상 퇴적법(APCVD법), 스퍼터링법을 채용할 수 있다. 예를 들면, LPCVD 법에 의해, 예를 들면 50nm의 막두께의 질화 규소막(20)을 형성할 수 있다. 이 질화 규소막(20) 위에는, 상기 제1 실시 형태와 마찬가지로, 상기 산화 규소막(2)을 형성하고, 이 산화 규소막(2) 위에 제1 비정질 규소막(3)을 형성한다. 이들 막의 제조 방법, 기타의 제조방법에 대해서는 상기 제1 실시 형태와 동일하기 때문에, 설명을 생략한다. 여기서, 산화 규소막(2)의 막두께는, 예를 들면 100nm∼10㎛, 바람직하게는 100nm∼200nm로 한다.
이상, 본 발명의 제2 실시 형태에 의하면, 상기 제1 실시 형태와 동일한 효과를 나타내는 것 외에, 유리 기판(1)의 바로 윗쪽의 절연막을 질화 규소막(20)과 산화 규소막(2)의 2층 구조로 하고 있기 때문에, 제1 실시 형태의 방법보다도, 레 이저 열처리시에 발생하는 열을 절연막이 기판으로부터 차단하여, 기판에 대한 열손상을 저감하는 효과가 높다.
또한, 반도체막에 있어서 바람직하지 않은 불순물, 즉 나트륨이나 알루미늄 또는 붕소 등이 유리 기판에 함유되어 있는 경우에는, 기판 위의 절연층을 2층 구조로 함으로써, 이들 불순물이 기판에서 반도체막으로 확산함이 효과적으로 방지되는 새로운 효과를 나타낸다.
또한, 본 발명에서는, 제2 비정질 규소막을 완전 용융하는 조건으로 레이저 열처리를 실시하기 때문에, 기판이 열에 의해서 큰 손상을 받기 쉬워지지만, 본 발명의 제2 실시 형태에 의하면, 기판 위의 절연층을 2층 구조로 함으로써, 이 열 손상이 저감한다. 이 열 손상 저감 효과 및 상술한 불순물 확산 방지 효과에 의해서, 특성이 뛰어난 박막 트랜지스터를 얻을 수 있다.
또한, 본 발명에서는, 제2 절연막 위에서의 규소의 결정 성장의 관점에서, 제2 절연막의 표면을 평탄하게 하여, 용융한 비정질 규소막에 결정핵이 발생하지 않게 함이 바람직하다. 산화 규소막과 질화 규소막을 비교하면, 산화 규소막 쪽이 질화 규소막보다도 표면의 평탄성이 양호하다. 그 때문에, 본 발명의 제2 실시 형태에 의하면, 제1 절연막 및 제2 절연막으로서, 표면의 평탄성이 양호한 산화 규소막을 형성하고, 제1 절연막과 기판의 사이에 질화 규소막을 형성하고 있으므로, 용융한 비정질 규소막에 결정이 거의 발생하지 않도록 할 수 있는 효과를 나타낸다.
(제3 실시 형태)
본 발명의 제3 실시 형태는, 상기 제2 방법의 반도체 박막의 제조 방법을 적 용한 것이다. 도6a 내지 도6d에, 본 발명의 제3 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도를 나타낸다.
먼저, 도6a에 나타내는 바와 같이, 유리 기판(1) 위에 질화 규소막(제1 절연막)(21)을 형성한다. 예를 들면, PECVD법에 의해 두께 2㎛의 질화 규소막을 형성할 수 있다. 다음에, 이 질화 규소막(21) 위에 산화 규소막(4)을 형성한다. 예를 들면, PECVD법에 의해 두께 500nm의 산화 규소막(4)을 형성할 수 있다.
다음에, 이 상태로 산화 규소막(4) 위에 포토레지스트 막을 형성하고, 포토리소그래피 공정을 행함으로써, 소정 위치에 관통공을 갖는 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 드라이 에칭을 행함으로써, 먼저, 산화 규소막(4)의 면내의 소정 위치에 관통공(H)을 뚫고, 이것에 이어지는 그 하측의 질화 규소막(21)에 요부(22)를 형성한다.
산화 규소막(4)에 관통공(H)을 뚫는 에칭은, 상기 제1 실시 형태와 동일하게 행할 수 있다. 예를 들면, 에칭 가스로서 CF4를 사용한 RIE(반응성 이온 에칭)법에 의해 행할 수 있다. 또한 질화 규소막(21)에 요부(22)를 형성하는 에칭은, 예를 들면, 에칭 가스로서 NF3와 Cl2를 사용한 CDE(Chemical Dry Etching)법에 의해 행할 수 있다. 관통공(H)은 단면원의 직경이 O.5㎛로 거의 일정한 원주상으로 하고, 요부(22)의 단면은, 관통공(H)의 바로 아래에서부터 서서히 커져, 저부의 단면원의 직경이 관통공(H)의 단면원의 직경보다 커져, 예를 들면 3배 정도로 할 수 있다. 도6a는 이 상태를 나타낸다.
다음에, 도6b에 나타내는 바와 같이, 산화 규소막(4) 위와 관통공(H) 및 요부(22)내에 비정질 규소를 퇴적함으로써, 산화 규소막(4) 위에 비정질 규소막(5)을 형성한다. 비정질 규소막(5)은 고순도의 규소를 용이하게, 또한 관통공(H) 및 요부(22)내에 확실히 퇴적시키기 위해서, LPCVD법을 사용함이 바람직하다. 이것에 의해 예를 들면 50nm∼50Onm, 바람직하게는 50nm∼250nm 범위의 소정 두께로 비정질 규소막(5)를 형성할 수 있다.
다음에, 도6c에 나타내는 바와 같이, 상기 제1 실시 형태와 마찬가지로, 비정질 규소막(5)에 레이저를 조사하여 용융을 일으킨다. 예를 들면, XeCl 펄스 엑시머레이저(파장 308nm, 펄스 폭 30nsec)를 사용하여, 에너지 밀도: 0.4∼1.5J/㎠(비정질 규소막(5)의 막두께 50nm∼50Onm에 대응)로 레이저 조사를 행할 수 있다.
이것에 의해, 비정질 규소막(5)은 완전 용융 상태로 되고, 요부(22)내의 비정질 규소는 부분 용융 상태로 된다. 그 결과, 레이저 조사 후의 규소의 응고는, 요부(22)내의 비정질 규소에서 먼저 시작되어, 산화 규소막(4)의 관통공(H)을 통하여, 완전 용융 상태의 비정질 규소막(5a)에 이른다. 여기서, 완전 용융 상태의 비정질 규소막은, 응고 시에, 산화 규소막(4)의 관통공(H)을 통과한 결정입자를 핵으로 하여 결정 성장한다.
따라서, 관통공(H)의 단면의 치수를, 요부(22)내의 비정질 규소에서 발생하는 다수의 결정입자(거의 다결정 상태의 규소(5c))중 한개의 결정입자의 크기와 동일하거나 조금 작은 크기로 함으로써, 거의 다결정 상태의 규소를 구성하는 다수의 결정입자 중의 한개가, 관통공(H)을 통하여 비정질 규소막(5)에 이르고, 이 한개의 결정입자를 핵으로 한 결정 성장이 일어난다. 이것에 의해, 비정질 규소막(5)의 면내의 관통공(H)을 중심으로 한 영역은 거의 단결정 상태의 규소막(5a)으로 된다. 도6d는 이 상태를 나타낸다.
이 규소막(5a)을 사용하여, 상기 제1 실시 형태에서의 반도체 장치의 제조 방법과 동일한 방법으로 박막 트랜지스터를 제조할 수 있다. 도7에, 이 반도체 장치의 제조 방법에 의해서 형성되는 박막 트랜지스터의 단면도를 나타낸다.
또한, 도7에서는, 편의 상, 요부(22)가 박막 트랜지스터의 바로 아래에 위치하도록 도시하고 있으나, 요부(22)는 박막 트랜지스터의 바로 아래에 한정되지 않고, 임의의 위치에 마련할 수 있다.
이상, 본 발명의 제3 실시 형태에 의하면, 상기 제1 실시 형태와 같은 효과를 나타낸다. 즉, 거의 단결정 상태의 규소막(5a)에는, 내부에 결함이 적고, 반도체막의 전기 특성의 관점에서, 에너지 밴드에서의 금제대 중앙부 부근의 포획 준위 밀도가 적어진다. 또한, 결정입자계가 없기 때문에, 전자나 정공이라는 캐리어가 흐를 때의 장벽을 크게 감소시킬 수 있다. 이 규소막(5a)을 박막 트랜지스터의 능동층(소스/드레인 영역이나 채널 형성 영역)에 사용하면, 오프 전류값이 작고 이동도가 큰 우량한 트랜지스터를 얻을 수 있다.
즉, 이러한 박막 트랜지스터는, 오프 전류값이 작고, 급준한 서브문턱값 특성을 갖고(서브스레숄드 값이 작고), 이동도가 커서, 특히 성능이 뛰어난 것으로 된다.
또한, 본 발명의 제3 실시 형태에 의하면, 관통공(H)의 단면의 크기는, 요부(22)내의 비정질 규소에서 발생하는 다결정을 구성하는 한개의 결정입자의 크기와 동일하거나 조금 작은 크기이면 좋고, 관통공(H)를 뚫는 산화 규소막(4)의 두께도, 관통공(H)의 단면의 크기와 동일한 정도의 두께가 좋다. 즉, 관통공(H)의 단면의 크기를, 종래 기술 방법에서 형성하는 구멍의 크기보다도 크게 할 수 있다.
그 결과, 종래 기술의 방법과 같이, 단결정을 성장시킬 목적으로써, 구멍(관통공 및 요부)의 형성에 고가의 정밀한 노광 장치 및 에칭 장치를 사용할 필요가 없어진다. 그 때문에, 예를 들면 사방이 300mm를 넘는 대형의 유리 기판 위에 다수의 박막 트랜지스터를 형성하는 경우라도, 양호한 특성을 안정적으로 얻을 수 있다.
또한 본 발명의 제3 실시 형태에 의하면, 비정질 규소막 형성 공정이 1회이기 때문에, 상기 제1 실시 형태 방법보다도 생산 비용을 더 낮출 수 있다.
(제4 실시 형태)
본 발명의 제4 실시 형태는, 상기 제3 방법의 반도체 박막의 제조 방법을 적용한 것이다. 도8a 내지 도8d에, 본 발명의 제4 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도를 나타낸다.
먼저, 도8a에 나타내는 바와 같이, 유리 기판(1) 위에 질화 규소막(제1 절연막)(21)을 형성한다. 질화 규소막(21)의 형성 방법은, 상기 제3 실시 형태와 동일하다. 예를 들면, PECVD법에 의해 두께 30Onm의 질화 규소막(21)을 형성할 수 있다. 다음에, 포토리소그래피 공정 및 에칭 공정을 행함으로써, 이 질화 규소막(21)의 면내의 소정 위치에 요부(23)을 형성한다. 이 요부(23)는, 단면이 예를 들면 원형인 원통체상이고, 단면원의 직경을 3㎛, 깊이를 100nm로 할 수 있다.
다음에, 도8b에 나타내는 바와 같이, 질화 규소막(21) 위에 비정질 규소막(5d)을 형성한다. 예를 들면, LPCVD 법에 의해 비정질 규소막(5d)을 형성할 수 있다. 이 비정질 규소막(5d)의 형성은, 요부(23)내 전체에 비정질 규소가 퇴적되어, 질화 규소막(21)의 요부(23) 둘레의 막면에도 비정질 규소가 퇴적될 때까지 행한다.
다음에, 도8c에 나타내는 바와 같이, 비정질 규소막(5d)을 에칭함으로써, 질화 규소막(21)의 요부(23)내의 비정질 규소(5d)만을 잔류시켜, 요부(23) 이외의 질화 규소막(21)의 표면을 노출시킨다. 이 요부(23)에 형성된 비정질 규소(5d)는 뒤의 레이저 조사에 의해서 일부 용융 상태로 되어 다결정 규소로 변화한다.
다음에, 도8d에 나타내는 바와 같이, 질화 규소막(21) 위에 산화 규소막(4)을 형성한다. 예를 들면 상기 제1 실시 형태와 동일한 방법에 의해, 두께 500nm의 산화 규소막(4)을 형성한다. 다음에, 산화 규소막(4)의 요부(23)에 대응하는 부분에 관통공(H)을 형성한다. 예를 들면, 포토리소그래피 공정 및 에칭 공정을 행함으로써, 산화 규소막(4)의 면내의 요부(23)의 중심부에, 단면원의 직경이 O.5㎛인 관통공(H)을 형성할 수 있다.
다음에, 도8e에 나타내는 바와 같이, 산화 규소막(4) 위와 관통공(H)내에, 비정질 규소막(5)을 형성한다. 예를 들면, 상기 제1 실시 형태와 동일하게 하여, LPCVD 법에 의해 산화 규소막(4) 위에 50nm∼5OOnm, 바람직하게는 50nm∼250nm 범위의 소정 두께의 비정질 규소막(5)을 형성할 수 있다.
다음에, 상기 제3 실시 형태와 같은 방법으로 비정질 규소막(5)에 레이저를 조사하여, 비정질 규소막을 부분 용융시킨다. 이 결과, 요부(23)내의 비정질 규소막(5d)이 일부 용융하여 다결정화하여, 이 다결정의 결정입자 중 한개로부터 결정 성장시켜 거의 단결정 규소막을 형성할 수 있다.
이 거의 단결정의 규소막을 사용하여, 상기 제1 실시 형태에서의 반도체 장치의 제조 방법과 동일한 방법으로 박막 트랜지스터를 제조할 수 있다. 도9에, 이 반도체 장치의 제조 방법에 의해서 형성되는 박막 트랜지스터의 단면도를 나타낸다.
또한, 도9에서는, 편의 상, 요부(23)가 박막 트랜지스터의 바로 아래에 위치하도록 도시하고 있으나, 요부(23)는 박막 트랜지스터의 바로 아래에 한정되지 않고, 임의의 위치에 마련할 수 있다.
이상, 본 발명의 제4 실시 형태에 의하면, 상기 제3 실시 형태와 같은 효과를 나타낸다. 즉, 거의 단결정 상태의 규소막에는, 내부에 결함이 적고, 반도체막의 전기 특성의 관점에서, 에너지 밴드에서의 금제대 중앙부 부근의 포획 준위 밀도가 적어진다. 또한, 결정입자계가 없기 때문에, 전자나 정공이라는 캐리어가 흐를 때의 장벽을 크게 감소할 수 있다. 이 규소막을 박막 트랜지스터의 능동층(소스/드레인 영역이나 채널 형성 영역)에 사용하면, 오프 전류값이 작고, 급준한 서브문턱값 특성을 갖고(서브스레숄드 값이 작고), 이동도가 크고, 특히 성능이 뛰어난 트랜지스터(T)를 얻을 수 있다.
또한, 본 발명의 제4 실시 형태에 의하면, 관통공(H)의 단면의 크기는, 요부(23)내의 비정질 규소에 발생하는 다결정을 구성하는 한개의 결정입자의 크기 와 동일하거나 조금 작은 크기이면 좋고, 관통공(H)을 뚫는 산화 규소막(4)의 두께도, 관통공(H)의 단면의 크기와 동일한 정도의 두께가 좋다. 즉, 관통공(H)의 단면의 크기를, 종래 기술 방법에서 형성하는 구멍의 크기보다도 크게 할 수 있다.
그 결과, 종래 기술의 방법과 같이, 단결정을 성장시킬 목적으로, 구멍(관통공 및 요부)의 형성에 고가의 정밀한 노광 장치 및 에칭 장치를 사용할 필요가 없다. 그 때문에, 예를 들면 사방이 300mm를 넘는 대형의 유리 기판 위에 다수의 박막 트랜지스터를 형성하는 경우라도, 양호한 특성을 안정적으로 얻을 수 있다.
또한, 본 발명의 제4 실시 형태에 의하면, 상기 제3 실시 형태보다도 제1 절연막에 형성하는 요부의 형상을 더 제어하기 쉽고, 그 요부에 용이하게 비정질 규소를 퇴적할 수 있는 점에서 유리하다.
(제5 실시 형태)
본 발명의 제5 실시 형태는, 상기 제4 방법의 반도체 박막의 제조 방법을 적용한 것이다. 도1Oa 내지 도10e에, 본 발명의 제5 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도를 나타낸다.
본 실시 형태에서의 제조 방법은 상기 제1 실시 형태와 거의 동일하게 고려할 수 있다.
우선, 도10a에 나타내는 바와 같이, 유리 기판(1) 위에 산화 규소막(2)을 형성한다. 여기서, 유리 기판(1) 위로의 산화 규소막(1)의 형성 방법으로는, 예를 들면, 플라즈마 화학 기상 퇴적법(PECVD법)나 저압 화학 기상 퇴적법(LPCVD법), 스퍼터링법 등의 기상 퇴적법 등을 사용할 수 있다. 예를 들면, PECVD법에 의해 두께 20Onm의 산화 규소막(2)을 형성할 수 있다.
다음에, 산화 규소막(2) 위에 비정질 규소막(3)을 형성한다. 여기서, 산화 규소막(2) 위로의 비정질 규소막(3)의 형성 방법으로는, 예를 들면, PECVD법이나 LPCVD법, 상압 화학 기상 퇴적법(APCVD 법), 스퍼터링법 등을 사용할 수 있다. 예를 들면, LPCVD법에 의해 두께 50nm의 비정질 규소막(3)을 형성할 수 있다.
또한, 이 비정질 규소막(3)에 레이저 조사(R1)를 행함으로써, 비정질 규소막(3)을 다결정 규소막(3b)으로 변화시킨다. 예를 들면, XeCl 펄스 엑시머레이저 광(파장 308nm, 펄스 폭 30nsec)을 사용하여, 에너지 밀도는 O.3J/㎠∼O.5J/㎠ 정도로 레이저 조사를 행한다. 또한, 비정질 규소막(3)의 동일 개소에 대한 레이저 조사(R1) 회수는 예를 들면 20회 정도로 한다.
구체적으로는,「Laser processing of amorphous for large-area polysilicon imagers」(J.B.Boyce 등 Thin Solid Films. vol.383(2001) p.137-142)에 기재되어 있는 바와 같이, 동일 개소에 여러 차례 레이저 조사(R1)를 행함으로써, 비정질 규소막(3)을, 막 면내가 결정 방위 (111)을 가진 다결정 규소막(3b)으로 변화시킬 수 있다.
다음에, 도1Ob에 나타내는 바와 같이, 다결정 규소막(3b) 위에 산화 규소막(4)을 형성한다. 예를 들면, PECVD법에 의해, 두께 50Onm∼2㎛ 범위의 산화 규소막(4)을 다결정 규소막(3b) 위에 형성할 수 있다.
다음에, 산화 규소막(4)에 관통공(H)을 형성한다. 예를 들면, 포토리소그래피 공정 및 에칭 공정을 행함으로써, 단면이 직경 50nm∼500nm 정도의 거의 원형인 관통공(H)을 산화 규소막(4)의 면내의 소정 위치에 형성할 수 있다. 또한, 이 에칭은, 예를 들면, CF4 가스나 CHF3 가스의 플라즈마를 사용한 반응성 이온 에칭에 의해 행할 수 있다.
다음에, 도1Oc에 나타내는 바와 같이, 산화 규소막 위 및 관통공(H)내에 비정질 규소막(5)을 형성한다. 예를 들면, LPCVD법에 의해, 관통공(H)내를 매립하게 하여, 50nm∼500nm, 바람직하게는 50nm∼250nm 범위의 소정 두께의 비정질 규소막(5)을 산화 규소막(4) 위에 퇴적할 수 있다. 또한, LPCVD 법에 의해 비정질 규소막(4)을 형성함으로써, 비정질 규소막(5)을 관통공(H)내에 확실히 매립하면서, 고순도의 비정질 규소막(5)을 산화 규소막(4) 위에 용이하게 퇴적시킬 수 있다.
다음에, 도10d에 나타내는 바와 같이, 산화 규소막(4) 위에 퇴적된 비정질 규소막(5)에 레이저 조사(R2)를 행한다. 예를 들면, XeCl 펄스 엑시머레이저 광(파장 308nm, 펄스 폭 30nsec)을 사용하고, 에너지 밀도는, 비정질 규소막(5)의 막두께 50nm∼500nm, 바람직하게는 50nm∼250nm에 대응하도록, O.4J/㎠∼1.5J/㎠ 정도로 레이저 조사(R2)를 행한다.
여기서, 비정질 규소막(5)에 조사된 XeCl 펄스 엑시머레이저 광은, 비정질 규소막(5)의 표면 근방에서 대부분 흡수된다. 이것은, XeCl 펄스 엑시머레이저 광의 파장(308nm)에서의 비정질 규소 및 결정성 규소의 흡수 계수가 약 0.139nm-1와 0.149nm-1로 크기 때문이다.
이것에 의해, 산화 규소막(4) 아래의 다결정 규소막(3b)을 비용융 상태 또는 부분 용융 상태로 유지한 채로, 비정질 규소막(5)을 완전 용융 상태로 할 수 있다.
이것에 의해서, 레이저 조사(R2) 후의 규소의 응고를, 다결정 규소막(3b)에서 먼저 시작되도록 하여, 산화 규소막(4)의 관통공(H)을 통하여, 완전 용융 상태의 비정질 규소막(5)에 이르게 할 수 있다. 여기서, 완전 용융 상태의 비정질 규소막(5)은, 응고 시에, 산화 규소막(4)의 관통공(H)을 통과한 결정입자를 핵으로 하여 결정 성장한다. 따라서, 다결정 규소막(3b)에 포함되는 다수의 결정입자의 한개의 크기와 동일하거나 조금 작은 크기가 되도록, 관통공(H)의 단면의 치수를 설정함으로써, 다결정 규소막(3b)에 포함되는 다수의 결정입자 중의 한개의 결정 방위를, 관통공(H)을 통하여 비정질 규소막(5)에 전달시켜, 이 한개의 결정입자를 핵으로 한 결정 성장을 산화 규소막(4) 위에 일으킬 수 있다.
이것에 의해, 도1Oe에 나타내는 바와 같이, 비정질 규소막(5)의 면내의 관통공(H)을 중심으로 한 영역에, 결정 방위가 갖추어진 거의 단결정 규소막(5a)을 형성할 수 있다.
이 규소막(5a)을 사용하여, 상기 제1 실시 형태에서의 반도체 장치의 제조 방법과 동일한 방법으로 박막 트랜지스터를 제조할 수 있다. 도11에, 이 반도체 장치의 제조 방법에 의해서 형성되는 박막 트랜지스터의 단면도를 나타낸다.
이상, 본 발명의 제5 실시 형태에 의하면, 상기 제1 실시 형태와 동일한 효과를 나타낸다. 즉, 이 거의 단결정 규소막(5a)은 내부에 결함이 적고, 반도체의 전기 특성의 관점에서, 에너지 밴드에서의 금제대 중앙부 부근의 포획 준위 밀도를 적게 한다. 이 거의 단결정 규소막(5a)에는, 결정 입자계가 없기 때문에, 전자나 정공이라는 캐리어가 흐를 때의 장벽을 크게 감소시킨다. 이 때문에, 이 단결정 규소막(5a)을 박막 트랜지스터의 능동층(소스/드레인 영역이나 채널 형성 영역)에 사용함으로써, 오프 전류값이 작고, 이동도가 큰 우량한 트랜지스터를 용이하게 얻을 수 있다.
또한, 다결정 규소막(3b) 위에 산화 규소막(4)을 형성하기 전에, 이 다결정 규소막(3b)을 포토리소그래피 공정 및 에칭 공정에 의해 가공하여, 관통공(H) 부근만을 남기도록 해도 좋다.
(제6 실시 형태)
본 발명의 제6 실시 형태는, 상기 제4 방법의 반도체 박막의 제조 방법의 변형예에 관한 것이다. 도12a 내지 도12e에, 본 발명의 제6 실시 형태에서의 반도체 박막의 제조 방법을 설명하는 단면도를 나타낸다.
본 발명의 제6 실시 형태는, 상기 제5 실시 형태와 거의 동일하다. 다만, 비정질 규소막(3)을 다결정 규소막(3b)으로 변화시킨 뒤, 다결정 규소막(3b)을 소정 형상으로 패터닝하고 나서 산화 규소막(4)을 마련하는 점에서, 상기 제5 실시 형태와 다르다.
즉, 도12a에서, 산화 규소막(2) 및 비정질 규소막(3)을 유리 기판(1) 위에 순차적으로 형성한 뒤, 이 비정질 규소막(3)에 레이저 조사(R1)를 행함으로써, 비정질 규소막(3)을 다결정 규소막(3b)으로 변화시킨다. 또한, 포토리소그래피 공정 및 에칭 공정을 행함으로써, 다결정 규소막(3b)을 패터닝한다.
다음에, 도12b에 나타내는 바와 같이, 예를 들면 PECVD법에 의해, 산화 규소막(4)을 다결정 규소막(3b) 위에 형성하고, 예를 들면 포토리소그래피 공정 및 에칭 공정을 행함으로써, 다결정 규소막(3b) 위의 산화 규소막(4)의 소정 위치에 관통공(H)을 형성한다.
다음에, 도12c에 나타내는 바와 같이, 예를 들면 LPCVD법에 의해, 관통공(H)내를 매립하여, 비정질 규소막(5)을 산화 규소막(4) 위에 퇴적한다.
다음에, 도12d에 나타내는 바와 같이, 산화 규소막(4) 위에 퇴적한 비정질 규소막(5)에 레이저 조사(R2)를 행함으로써, 다결정 규소막(3b)을 비용융 상태 또는 부분 용융 상태로 유지한 채로, 비정질 규소막(5)을 완전 용융 상태로 한다.
다음에, 도12e에 나타내는 바와 같이, 레이저 조사(R2) 후에 비정질 규소막(5)을 응고시켜, 비정질 규소막(5)의 면내의 관통공(H)을 중심으로 한 영역에, 거의 단결정 규소막(5a)을 형성한다.
또한, 상기 실시 형태에서는, 비정질 규소막(3)에 소정 조건으로 레이저 조사(R1)를 행한 뒤, 비정질 규소막(3)을 패터닝하는 방법에 대해서 설명했으나, 비정질 규소막(3)을 패터닝 한 뒤에, 레이저 조사(R1)를 행하여, 다결정 규소막(3b)을 형성하게 해도 좋다.
이 규소막(5a)을 사용하여, 상기 제1 실시 형태에서의 반도체 장치의 제조 방법과 동일한 방법으로 박막 트랜지스터를 제조할 수 있다. 도 13에, 이 반도체 장치의 제조 방법에 의해서 형성되는 박막 트랜지스터의 단면도를 나타낸다.
또한, 도13에서는, 편의 상, 다결정 규소막(3b)이 박막 트랜지스터의 바로 아래에 위치하도록 도시하고 있으나, 다결정 규소막(3b)은 박막 트랜지스터의 바로 아래에 한정되지 않고, 임의의 위치에 마련할 수 있다.
이상, 본 발명의 제6 실시 형태에 의하면, 상기 제1 실시 형태와 동일한 효과를 나타낸다. 즉, 2층의 비정질 규소막(3, 5) 사이에 마련한 산화 규소막(4)에 관통공(H)을 형성하고, 또한, 그 유리 기판(1)측의 비정질 규소막(3)을 결정 방위가 거의 갖추어진 다결정막(3b)으로 함으로써, 종래 기술 방법의 경우와 같은 거의 단결정 입자의 결정 방위의 불균형을 억제할 수 있다.
이 결과, 본 발명의 제6 실시 형태에 의한 결정 방위가 갖추어진 거의 단결정 입자를 사용한 반도체 장치에서는, 그 특성의 편차를 저감할 수 있는, 예를 들면, 박막 트랜지스터이면, 오프 전류가 작고, 급준한 서브문턱값 특성을 갖고, 이동도가 커서, 특히 성능이 뛰어난 박막 트랜지스터를 용이하게 얻을 수 있다.
(제7 실시 형태)
도14에, 본 발명의 제7 실시 형태에서의 반도체 장치의 제조 방법으로 형성된 박막 트랜지스터의 단면도를 나타낸다.
본 발명의 제7 실시 형태에서의 반도체 장치의 제조 방법은, 기본적으로 상기 제6 실시 형태에서의 반도체 박막 및 반도체 장치의 제조 방법과 동일하다. 다만, 그 제7 실시 형태 방법은, 상기 제6 실시 형태에서, 도12a에 나타내는 바와 같이, 유리 기판(1) 위에 산화 규소막(2)을 형성하기 전에, 유리 기판(1) 위에 질화 규소막(20)을 형성하는 점에서 다르다.
즉, 도14에서, 예를 들면 플라즈마 화학 기상 퇴적법(PECVD법)이나 저압 화학 기상 퇴적법(LPCVD법), 스퍼터링법 등의 기상 퇴적법 등에 의해, 유리 기판(1) 위에 질화 규소막(20)을 형성한다.
또한, 이 질화 규소막(20) 위에는, 도12d의 구성과 동일하게, 산화 규소막(2), 다결정 규소막(3b) 및 산화 규소막(4)을 순차적으로 형성하고, 산화 규소막(4) 위에는, 거의 단결정 규소막(5a)을 형성한다.
또한, 거의 단결정 규소막(5a)의 관통공(H)이 존재하지 않는 영역(5b)에는, 산화 규소막(10)을 거쳐서 게이트 전극(6)을 형성하고, 게이트 전극(6)의 양측의 거의 단결정 규소막(5b)에는, 소스/드레인 영역(7)을 형성한다.
또한, 게이트 전극(6) 위에는, 산화 규소막(12)을 거쳐서 소스/드레인 전극(13) 및 게이트 전극용의 단자 전극(14)을 형성하고, 소스/드레인 전극(13)은, 컨택트홀(C)을 거쳐서 소스/드레인 영역(7)과 접속하고, 게이트 전극용의 단자 전극(14)은 다른 컨택트홀을 거쳐서 게이트 전극(6)과 접속한다.
여기서, 질화 규소막(20)의 막두께는, 예를 들면, 50nm로 하고, 산화 규소막(2)의 막두께는, 예를 들면, 100nm∼200nm로 할 수 있다.
이상, 본 발명의 제7 실시 형태에 의하면, 상기 제1 실시 형태와 동일한 효과를 나타낸다. 즉, 유리 기판(1) 위에 질화 규소막(20)을 형성하고 난 뒤, 산화 규소막(2)을 형성함으로써, 유리 기판(1) 바로 윗쪽의 절연막을 질화 규소막(20) 및 산화 규소막(2)의 2층 구조로 했기 때문에, 레이저 조사(R1,R2) 시에 발생하는 열을 절연막이 유리 기판(1)으로부터 차단하는 효과를 향상시킬 수 있어, 유리 기판(1)에 대한 열 손상을 저감할 수 있다.
본 발명에서는 단결정 규소막(5)을 산화 규소막(4) 위에 형성하기 위해서, 비정질 규소막(5)이 완전 용융하는 조건으로 레이저 조사(R2)를 행하므로, 유리 기판(1)이 열에 의해 손상을 받기 쉬워지지만, 본 실시 형태에 의하면, 유리 기판(1) 위의 절연층을 2층 구조로 함으로써, 이 열 손상을 저감할 수 있다.
또한 본 실시 형태에 의하면, 유리 기판(1) 위의 절연층을 2층 구조로 함으로써, 반도체 박막에서 바람직하지 않은 불순물, 즉 나트륨이나 알루미늄 또는 붕소 등이 유리 기판(1)에 함유되어 있는 경우에도, 이들 불순물이 유리 기판(1)으로부터 반도체 박막으로 확산됨을 효과적으로 방지할 수 있다.
또한 본 실시 형태에 의하면, 이들 열 손상의 저감 효과 및 불순물 확산 방지 효과에 의해서, 특성이 뛰어난 박막 트랜지스터를 용이하게 얻을 수 있다. 또한, 산화 규소막(4) 위에서의 규소의 결정 성장의 관점에서, 산화 규소막(4)의 표면을 평탄하게 하여, 용융한 비정질 규소막에 결정 핵이 발생하지 않게 함이 바람직하다.
여기서, 산화 규소막(2)과 질화 규소막(20)을 비교하면, 산화 규소막(2) 쪽이 질화 규소막(20)보다도 표면의 평탄성이 양호하다. 이 때문에, 비정질 규소막(3, 5)의 바로 아래 절연막으로서, 표면의 평탄성이 양호한 산화 규소막(2,4)으로 하고, 산화 규소막(2)과 유리 기판(1)의 사이에 질화 규소막(20)을 형성함이 보다 바람직하다. 또한, 본 실시 형태에서는, 레이저 조사(R2) 시의 유리 기판(1)에 대한 열손상을 저감하기 위해서, 절연막을 2층 구조로 하는 방법에 대해서 설명했지만, 절연막을 3층 구조 이상으로 해도 좋다.
(제8 실시 형태)
본 발명의 제8 실시 형태는, 본 발명의 반도체 장치의 제조 방법에 의해서 제조되는 반도체 장치 등을 구비한 전기 광학 장치에 관한 것이다.
도15에, 본 발명의 제8 실시 형태에서의 전기 광학(표시)장치(100)의 접속도를 나타낸다. 본 실시 형태의 표시 장치(1OO)는, 각 화소 영역(G)에 전계 발광 효과에 의해 발광 가능한 발광층(OELD), 그것을 구동하기 위한 전류를 기억하는 유지 용량(C)을 구비하고, 또한 본 발명의 제조 방법에 의해서 제조되는 반도체 장치, 여기서는 박막 트랜지스터(T1∼T4)를 구비하여 구성된다. 드라이버 영역(1O1)에서는, 주사선(Vsel) 및 발광 제어선(Vgp)이 각 화소 영역(G)에 공급되어 있다. 드라이버 영역(102)에서는, 데이터선(Idata) 및 전원선(Vdd)이 각 화소 영역(G)에 공급되어 있다. 주사선(Vsel)과 데이터선(Idata)을 제어함으로써, 각 화소 영역(G)에 대한 전류 프로그램이 행해져, 발광부(OELD)에 의한 발광을 제어할 수 있게 된다..
본 발명의 제8 실시 형태에 의하면, 본 발명의 반도체 장치의 제조 방법에 의해서 제조한 반도체 장치를 구비하고 있으므로, 상기 각 실시 형태에서의 효과와 동일한 효과를 나타낸다. 즉, 해당 반도체 장치가 구비하는 반도체 박막은, 내부에 결함이 적고, 반도체막의 전기 특성의 관점에서, 에너지 밴드에서의 금제대 중앙부 부근의 포획 준위 밀도가 적고, 또한, 결정 입자계가 없기 때문에, 전자나 정공이라는 캐리어가 흐를 때의 장벽을 크게 감소할 수 있기 때문에, 오프 전류값이 작고 이동도가 큰 우량한 반도체 장치로 되어 있다.
또한, 상기 구동 회로는, 발광 요소에 전계 발광 소자를 사용하는 경우의 회로의 일례이고 다른 회로 구성도 가능하다. 예를 들면, 드라이버 영역(101 또는 102)에 본 발명의 반도체 장치의 제조 방법에 의해서 또한 발광 요소에 액정 표시 소자를 이용함도 회로 구성을 다양하게 변경함으로써 가능하다.
(제9 실시 형태)
본 발명의 제9 실시 형태는, 본 발명의 반도체 장치의 제조 방법에 의해서 제조되는 반도체 장치 등을 구비한 전자 기기에 관한 것이다. 도16a∼도16f에, 본 발명의 제9 실시 형태에서의 전자 기기의 예를 든다.
도16a는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 휴대 전화의 예이고, 그 휴대 전화(30)는 전기 광학 장치(표시 패널)(31), 음성 출력부(32), 음성 입력부(33), 조작부(34), 및 안테나부(35)를 구비하고 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 표시 패널(31)이나 내장되는 회로에 마련되는 반도체 장치의 제조에 적용된다.
도16b는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 비디오 카메라의 예이며, 그 비디오 카메라(40)는 전기 광학 장치(표시 패널)(41), 조작부(42), 음성 입력부(43), 및 수상부(44)를 구비하고 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 표시 패널(41)이나 내장되는 회로에 마련되는 반도체 장치의 제조에 적용된다.
도16c는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 휴대형 퍼스널 컴퓨터의 예이며, 그 컴퓨터(50)는 전기 광학 장치(표시 패널)(51), 조작부(52), 및 카메라부(53)를 구비하고 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 표시 패널(51)이나 내장되는 회로에 마련되는 반도체 장치의 제조 에 적용된다.
도16d는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 헤드 마운트 디스플레이의 예이며, 그 헤드 마운트 디스플레이(60)는 전기 광학 장치(표시 패널)(61), 광학계 수납부(62) 및 밴드부(63)를 구비하고 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 표시 패널(61)이나 내장되는 회로에 마련되는 반도체 장치의 제조에 적용된다.
도16e는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 리어형 프로젝터의 예이며, 그 프로젝터(70)는, 전기 광학 장치(광 변조기)(71), 광원(72), 합성 광학계(73), 미러(74·75) 및 스크린(77)을 하우징(76)내에 구비하고 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 광 변조기(71)나 내장되는 회로에 마련되는 반도체 장치의 제조에 적용된다.
도16f는 본 발명의 제조 방법에 의해서 제조되는 반도체 장치 등이 탑재된 프론트형 프로젝터의 예이며, 그 프로젝터(80)는, 전기 광학 장치(화상 표시원)(81) 및 광학계(82)를 하우징(83) 내에 구비하여, 화상을 스크린(84)에 표시할 수 있게 되어 있다. 본 발명의 반도체 장치의 제조 방법은, 예를 들면 화상 표시원(81)이나 내장되는 회로에 마련되는 반도체 장치의 제조에 적용된다.
상기예에 한정되지 않고 본 발명에 의한 반도체 장치의 제조 방법은, 모든 전자 기기의 제조에 적용할 수 있다. 예를 들면, 이 외에, 표시 기능부 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자 수첩, 전광 게시반, 선전 광고용 디스플레이, IC카드 등에도 적용할 수 있다.
본 발명에 의한 전자 기기에 의하면, 상기 각 실시 형태에서의 반도체 장치의 효과와 동일한 효과를 나타낸다. 즉, 그 반도체 장치가 구비하는 반도체 박막은, 내부에 결함이 적고, 반도체막의 전기 특성의 관점에서, 에너지 밴드에서의 금제대 중앙부 부근의 포획 준위 밀도가 적고, 또한, 결정 입자계가 없기 때문에, 전자나 정공이라는 캐리어가 흐를 때의 장벽을 크게 감소할 수 있기 때문에, 오프 전류값이 작고 이동도가 큰 우량한 반도체 장치로 된다.
또한, 본 발명은 상술한 각 실시 형태에 한정되지 않고, 본 발명의 특허 청구의 범위에 기재한 요지의 범위내에서 다양하게 변형, 변경할 수 있는 것이다.
이상 설명한 바와 같이, 본 발명의 반도체 박막 및 반도체 장치의 제조 방법에 의하면, 2층의 규소막 사이에 관통공을 갖는 절연막을 마련하여, 레이저를 조사함으로써 상기 규소막을 부분 용융시켜, 상기 관통공에 이어지는 상기 절연막의 하층 측의 상기 규소막의 적어도 일부에서부터 해당 관통공을 거쳐서 상기 절연막 상층 측의 상기 규소막의 적어도 일부에 까지 거의 단결정 규소막을 연속 형성하므로, 절연막의 관통공의 직경은, 절연막 하층측의 규소막에 발생하는 다결정을 구성하는 한개의 결정 입자의 크기와 동일하거나 조금 작은 크기이면 좋기 때문에, 종래 방법에서 형성하는 구멍보다도 큰 직경의 관통공을 형성하면 충분하다. 이 때문에 고가의 정밀한 노광 장치나 에칭 장치를 필요로 하지 않는다. 또한 대형 액정 디스플레이 등과 같이, 큰 유리 기판 위에 다수의 고성능 반도체 장치를 용이하게 형성할 수 있다.
본 발명의 반도체 장치, 집적회로, 및 전자 기기에 의하면, 거의 단결정 규소막을 구비하므로, 오프 전류값이 작고, 급준한 서브문턱값 특성을 갖고, 이동도가 크고, 성능이 뛰어난 반도체 장치를 얻을 수 있다.

Claims (23)

  1. 2층의 규소막 사이에 관통공을 갖는 절연막을 마련하는 공정과,
    레이저를 조사함으로써 상기 규소막을 부분 용융시켜, 상기 관통공에 이어지는 상기 절연막의 하층 측의 상기 규소막의 적어도 일부에서부터 그 관통공을 거쳐서 상기 절연막 상층 측의 상기 규소막의 적어도 일부에 까지 거의 단결정 규소막을 연속 형성하는 공정을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 박막의 제조 방법.
  2. 제1 절연막 위에 제1 비정질 규소막을 형성하는 공정과,
    상기 제1 비정질 규소막 위에 제2 절연막을 형성하여, 그 제2 절연막의 면내의 소정 위치에 관통공을 형성하는 공정과,
    상기 제2 절연막 위와 상기 관통공내에 비정질 규소를 퇴적함으로써, 제2 절연막 위에 제2 비정질 규소막을 형성하는 공정과,
    상기 제2 비정질 규소막에 레이저를 조사하여, 상기 제2 비정질 규소막을 완전 용융 상태로 함과 동시에, 상기 제1 비정질 규소막을 부분 용융 상태로 함으로써, 상기 제2 비정질 규소막의 면내의 상기 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 박막의 제조 방법.
  3. 제1 절연막 위에 그 제1 절연막과는 다른 재료로 되는 제2 절연막을 형성하는 공정과,
    상기 제2 절연막의 면내의 소정 위치에 관통공을 형성하는 공정과,
    상기 제1 절연막의 상기 관통공의 위치에 그 관통공보다도 단면이 큰 요부를 형성하는 공정과,
    상기 제2 절연막 위와 상기 관통공내 및 상기 요부내에 비정질 규소를 퇴적함으로써, 그 제2 절연막 위에 비정질 규소막을 형성하는 공정과,
    상기 비정질 규소막에 레이저를 조사하여, 그 비정질 규소막을 완전 용융 상태로 함과 동시에, 상기 요부내의 비정질 규소를 부분 용융 상태로 함으로써, 그 비정질 규소막의 면내의 상기 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 박막의 제조 방법.
  4. 제1 절연막의 면내의 소정 위치에 요부를 형성하는 공정과,
    상기 요부내에 비정질 규소를 퇴적하는 공정과,
    상기 제1 절연막 위에 제2 절연막을 형성하는 공정과,
    상기 제2 절연막의 상기 요부의 위치에 상기 요부보다 단면이 작은 관통공을 형성하는 공정과,
    상기 제2 절연막 위와 상기 관통공내에 비정질 규소를 퇴적함으로써, 상기 제2 절연막 위에 비정질 규소막을 형성하는 공정과,
    상기 비정질 규소막에 레이저를 조사하여, 그 비정질 규소막을 완전 용융 상태로 함과 동시에, 상기 요부내의 비정질 규소를 부분 용융 상태로 함으로써, 그 비정질 규소막의 면내의 상기 관통공을 중심으로 한 영역을 거의 단결정 상태의 규소막으로 하는 공정을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 박막의 제조 방법.
  5. 제1 절연막 위에 제1 비정질 규소막을 형성하는 공정과,
    상기 제1 비정질 규소막에 레이저 조사함으로써, 상기 제1 비정질 규소막을 다결정 규소막으로 변화시키는 공정과,
    상기 다결정 규소막 위에 제2 절연막을 형성하는 공정과,
    상기 제2 절연막에 관통공을 형성하는 공정과,
    상기 관통공에 매립하도록 하여, 상기 제2 절연막 위에 제2 비정질 규소막을 형성하는 공정과,
    상기 제2 비정질 규소막에 레이저 조사하여, 상기 다결정 규소막을 비용융 상태 또는 부분 용융 상태로 한 채로, 상기 제2 비정질 규소막을 완전 용융 상태로 함으로써, 상기 관통공을 중심으로 한 상기 제2 비정질 규소막을 거의 단결정 규소막으로 변화시키는 공정을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 박막의 제조 방법.
  6. 삭제
  7. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 절연막 및 상기 제2 절연막은 산화 규소막이고, 상기 제1 절연막의 하층에는 질화 규소막이 형성되어 있는 반도체 박막의 제조 방법.
  8. 제3항 또는 제4항에 있어서,
    상기 제1 절연막을 질화 규소막으로 하고, 상기 제2 절연막을 산화 규소막으로 하는 반도체 박막의 제조 방법.
  9. 제1항 내지 제5항 중 어느 한 항 기재의 반도체 박막의 제조 방법에 의해서 제조되는 상기 거의 단결정 규소막을 반도체 박막으로서 사용하여 반도체 장치를 형성하는 공정을 구비하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 거의 단결정 상태의 규소막의 면내의 상기 관통공을 포함하지 않은 부분을, 상기 반도체 박막으로서 사용하여 상기 반도체 장치를 형성하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서,
    상기 반도체 장치는 박막 트랜지스터이고, 상기 관통공을, 그 박막 트랜지스터를 형성하는 위치에 대응시켜 마련하는 반도체 장치의 제조 방법.
  12. 관통공을 갖는 절연막과,
    상기 관통공의 내부, 그 관통공에 이어지는 상기 절연막 하층의 적어도 일부, 및 그 관통공에 이어지는 상기 절연막 상층의 적어도 일부에 연속 형성되어 있는 거의 단결정 규소막을 구비하고,
    상기 거의 단결정 규소막을 반도체 박막으로 하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 장치.
  13. 제12항에 있어서,
    상기 절연막의 하층으로서 거의 다결정 규소막을 구비하고,
    상기 단결정 규소막은, 상기 다결정 규소막의 적어도 일부에서부터 상기 관통공 및 상기 절연막 상층에 까지 연속 형성되어 있는 반도체 장치.
  14. 제12항에 있어서,
    상기 절연막의 하층으로서 상기 관통공에 이어지는 부분에 요부를 갖는 절연막을 구비하고,
    상기 거의 단결정 규소막은, 상기 요부의 적어도 일부에서부터 상기 관통공 및 상기 절연막 상층에 까지 연속 형성되어 있는 반도체 장치.
  15. 삭제
  16. 제1 절연막 위에 형성된 다결정 규소막과,
    상기 다결정 규소막 위에 형성된 관통공을 갖는 제2 절연막과,
    상기 관통공을 거쳐서 상기 다결정 규소막과 접촉하여, 상기 다결정 규소막에 포함되는 결정 입자를 핵으로 하여 상기 제2 절연막 위에 형성된 거의 단결정 규소막을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 장치.
  17. 거의 다결정 상태의 규소가 포함되는 요부를 갖는 제1 절연막과,
    상기 제1 절연막 위에 형성되어, 상기 요부에 이어지는 위치에 관통공을 갖는 제2 절연막과,
    상기 관통공을 거쳐서 상기 요부내의 상기 다결정 규소막과 접촉하고, 상기 다결정 규소막에 포함되는 결정 입자를 핵으로 하여 상기 제2 절연막 위에 형성된 거의 단결정 규소막을 구비하고,
    상기 관통공의 단면은 레이저 조사에 의해 발생하는 다결정질 중 한 개의 결정 입자의 크기보다 작은 반도체 장치.
  18. 제16항 또는 제17항에 있어서,
    상기 제1 절연막 및 상기 제2 절연막은 산화 규소막이고, 상기 제1 절연막의 하층에는 질화 규소막이 더 형성되어 있는 반도체 장치.
  19. 제12항, 제13항, 제14항, 제16항 또는 제17항 중 어느 한 항에 있어서,
    상기 거의 단결정 규소의 면내 중 상기 관통공을 포함하지 않은 부분을 상기 반도체 박막으로서 사용하여 구성되어 있는 반도체 장치.
  20. 제12항, 제13항, 제14항, 제16항 또는 제17항 중 어느 한 항에 있어서,
    상기 반도체 박막을 구성하는 상기 거의 단결정 규소막은, 상기 관통공과는 분리되어 있는 반도체 장치.
  21. 제12항, 제13항, 제14항, 제16항 또는 제17항 중 어느 한 항 기재의 반도체 장치를 구비하는 집적회로.
  22. 제12항, 제13항, 제14항, 제16항 또는 제17항 중 어느 한 항 기재의 반도체 장치를 구비하는 전기 광학 장치.
  23. 제12항, 제13항, 제14항, 제16항 또는 제17항 중 어느 한 항 기재의 반도체 장치를 구비하는 전자 기기.
KR1020037003984A 2001-07-25 2002-07-23 반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기 KR100614070B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00225125 2001-07-25
JP2001225125 2001-07-25
JPJP-P-2001-00339681 2001-11-05
JP2001339681 2001-11-05
PCT/JP2002/007436 WO2003010804A1 (en) 2001-07-25 2002-07-23 Method of producing semiconductor thin film, method of producing semiconductor device, semiconductor device, integrated circuit, electrooptical device and electronic apparatus

Publications (2)

Publication Number Publication Date
KR20030048403A KR20030048403A (ko) 2003-06-19
KR100614070B1 true KR100614070B1 (ko) 2006-08-22

Family

ID=26619272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003984A KR100614070B1 (ko) 2001-07-25 2002-07-23 반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기

Country Status (7)

Country Link
US (1) US6940143B2 (ko)
EP (1) EP1420437A4 (ko)
JP (1) JP4193206B2 (ko)
KR (1) KR100614070B1 (ko)
CN (1) CN1326205C (ko)
TW (1) TW569290B (ko)
WO (1) WO2003010804A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
JP2003297718A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 微細孔形成方法、半導体装置の製造方法、半導体装置、表示装置、および電子機器
US7473621B2 (en) * 2002-11-27 2009-01-06 Canon Kabushiki Kaisha Producing method for crystalline thin film
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2005294630A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
JP4019377B2 (ja) * 2004-04-01 2007-12-12 セイコーエプソン株式会社 半導体装置の製造方法および半導体装置
JP2005340466A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
JP2006279015A (ja) * 2005-03-02 2006-10-12 Seiko Epson Corp 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
US7799158B2 (en) * 2007-05-28 2010-09-21 Ngk Insulators, Ltd. Method for producing crystallographically-oriented ceramic
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
EP2099064A1 (en) 2008-03-07 2009-09-09 Technische Universiteit Delft Method for manufacturing a semiconductor device
WO2011089833A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20130017312A (ko) * 2011-08-10 2013-02-20 삼성디스플레이 주식회사 표시 장치
CN107665896B (zh) * 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
CN115863348A (zh) * 2021-09-24 2023-03-28 联华电子股份有限公司 绝缘体覆硅基板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144530A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Manufacture of semiconductor device
JPS57155765A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS5890740A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
EP1329538A2 (en) * 1995-09-29 2003-07-23 Union Material Inc. Method of manufacturing shaped crystals by upward pressurization type liquid injection
JP2000150388A (ja) * 1998-11-05 2000-05-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置

Also Published As

Publication number Publication date
CN1326205C (zh) 2007-07-11
EP1420437A4 (en) 2006-02-08
JPWO2003010804A1 (ja) 2004-11-18
US20030034523A1 (en) 2003-02-20
WO2003010804A1 (en) 2003-02-06
CN1465093A (zh) 2003-12-31
KR20030048403A (ko) 2003-06-19
TW569290B (en) 2004-01-01
JP4193206B2 (ja) 2008-12-10
US6940143B2 (en) 2005-09-06
EP1420437A1 (en) 2004-05-19

Similar Documents

Publication Publication Date Title
KR100614070B1 (ko) 반도체 박막의 제조 방법, 반도체 장치의 제조 방법,반도체 장치, 집적회로, 전기광학 장치 및 전자기기
US7078275B2 (en) Semiconductor device and manufacturing method for same
KR100613162B1 (ko) 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기
US6911359B2 (en) Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device
KR100726855B1 (ko) 반도체 장치, 전기 광학 장치, 집적회로 및 전자기기
US20050266620A1 (en) Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus
US20080038883A1 (en) Method for manufacturing semiconductor device utilizing recrystallized semiconductor film formed on an insulating film
JP2004228160A (ja) 半導体装置の製造方法、電気光学装置、及び電子機器
JP4264968B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法
JP2007189106A (ja) 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器
JP4288654B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器
JP4711042B2 (ja) 半導体膜の製造方法、および半導体装置の製造方法
JP4655448B2 (ja) 薄膜トランジスタの製造方法
JP2004235570A (ja) 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器
JP2004134533A (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2006086436A (ja) 半導体装置の製造方法、電気光学装置及び電子デバイス
JP2004228161A (ja) 半導体装置の製造方法、電気光学装置、及び電子機器
JP2005259883A (ja) 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP2004186207A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP2004319913A (ja) 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP2004235572A (ja) 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器
JP2008047750A (ja) 半導体装置の製造方法
JP2005056896A (ja) 薄膜半導体装置の製造方法
JP2004146590A (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2005056893A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee