JP2004235572A - 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 - Google Patents
半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2004235572A JP2004235572A JP2003024759A JP2003024759A JP2004235572A JP 2004235572 A JP2004235572 A JP 2004235572A JP 2003024759 A JP2003024759 A JP 2003024759A JP 2003024759 A JP2003024759 A JP 2003024759A JP 2004235572 A JP2004235572 A JP 2004235572A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- substrate
- forming
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することを可能とする技術を提供すること。
【解決手段】第１基板（１０）上に半導体膜（１６）を形成する半導体膜形成工程と、半導体膜（１６）上を部分的にエッチング保護膜で覆って半導体膜（１６）をエッチングすることにより半導体膜（１６）に微細な突起部（２０）を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜（１６）上に突起部（２０）が埋め込まれるようにして絶縁膜（２２）を形成する絶縁膜形成工程と、第１基板（１０）の絶縁膜（２２）の形成面を第２基板（３０）に接合する基板接合工程と、第１基板（１０）を離脱させ、絶縁膜（２２）及び半導体膜（１６）を第２基板（３０）上に転写する転写工程と、第２基板（３０）上に転写された半導体膜（１６）を溶融結晶化させ、突起部（２０）の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【選択図】 図２
【解決手段】第１基板（１０）上に半導体膜（１６）を形成する半導体膜形成工程と、半導体膜（１６）上を部分的にエッチング保護膜で覆って半導体膜（１６）をエッチングすることにより半導体膜（１６）に微細な突起部（２０）を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜（１６）上に突起部（２０）が埋め込まれるようにして絶縁膜（２２）を形成する絶縁膜形成工程と、第１基板（１０）の絶縁膜（２２）の形成面を第２基板（３０）に接合する基板接合工程と、第１基板（１０）を離脱させ、絶縁膜（２２）及び半導体膜（１６）を第２基板（３０）上に転写する転写工程と、第２基板（３０）上に転写された半導体膜（１６）を溶融結晶化させ、突起部（２０）の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【選択図】 図２
Description
【０００１】
【産業上の利用分野】
本発明は、半導体薄膜及び半導体装置の製造方法に関する。特に、略単結晶状態の珪素膜（結晶性珪素膜）を形成する半導体薄膜の形成方法の改良技術に関する。
【０００２】
【従来の技術】
今まで、多結晶珪素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を比較的低温にて製造する方法として、非晶質珪素膜に対してレーザ照射等による熱処理を行って多結晶珪素膜を形成し、この多結晶珪素膜を半導体膜としてゲート電極、金属薄膜にて配線を形成して薄膜半導体装置を製造する方法が提案されていた。
【０００３】
しかし、上記した従来の方法では、レーザ光のエネルギー制御が難しく、製造される半導体膜の性質にばらつきが生じるため、これに代わり、上記のような問題の生じない略単結晶珪素膜を成長させる技術が提案されていた。このような技術は、例えば、文献「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ；ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８」（非特許文献１）や、文献「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ Ｆｏｒ Ｌｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ；Ｒ．Ｉｓｈｉｈａｒａ 等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５ｐ．１４〜２３」（非特許文献２）などの文献に記載されている。これら文献には、基板上の絶縁膜に穴（微細孔）を開けて、当該微細孔に非晶質珪素膜を埋設するとともに絶縁膜上に非晶質珪素膜を形成し、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【０００４】
【非特許文献１】
「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」， ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８
【非特許文献２】
「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ ＦｏｒＬｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ 」， Ｒ．Ｉｓｈｉｈａｒａ等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５， ｐ．１４〜２３
【発明が解決しようとする課題】
上述した従来の方法では、略単結晶状態の珪素膜をより確実に形成するためには、溶融結晶化の微細孔をなるべく小さく（例えば孔径が１００ｎｍ程度）形成し、当該微細孔に半導体が隙間無く埋め込まれた基板構造を実現することが重要となる。しかし、このような基板構造を担う極小サイズの微細孔をフォトリソグラフィ技術のみによって形成するのは露光装置の性能上難しい。このため従来では、まずフォトリソグラフィ技術によって比較的に大きな孔径（例えば２μｍ程度）の孔を形成しておき、その後、当該孔の内壁に更に成膜を行って孔径を狭めることにより、上述したような極小サイズの微細孔を形成する方法が考えられていた。しかしこの方法では、微細孔の孔径を狭めるための成膜の制御が難しいという不都合があった。
【０００５】
そこで、本発明は、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することを可能とする技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明（以下「第１の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、第１基板を離脱させ、絶縁膜及び半導体膜を第２基板上に転写する転写工程と、第２基板上に転写された半導体膜を溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、を含んでなる。
【０００７】
このように本発明では、エッチングにより突起部を形成し、当該突起部が埋め込まれるようにして絶縁膜を形成することにより、結果的に（等価的に）、絶縁膜に突起部の外縁と略同形状、同サイズの孔が形成されて当該孔に半導体膜が埋め込まれた状態の基板構造を実現している。エッチングは比較的にその進行状況を制御しやすいため、極小サイズの（径が極めて小さい）突起部を精度よく形成することが可能である。したがって、例えば極小サイズの微細孔に半導体が埋設された基板構造を形成する場合でも精度良く形成することが可能となる。更に、本発明では、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く確実に埋め込むことが可能となるという副次的な効果も得られる。
【０００８】
上述した突起部形成工程は、半導体膜を覆うエッチング保護膜により画定される面積よりも突起部の断面積が小さくなるように前記半導体膜を過剰にエッチング（いわゆるオーバーエッチング）する過程を含むことが好ましい。これにより、突起部の小径化を図ることが容易となる。上述したように、エッチングは比較的に高精度に制御することが可能であるため、オーバーエッチングによって突起部を小径化することにより、露光精度の限界を超える微細な突起部を精度良く（再現性よく）形成することができる。
【０００９】
上述した絶縁膜形成工程は、半導体膜上に形成した絶縁膜の表面を平坦化する過程を含むことが好ましい。このような平坦化処理は、例えばＣＭＰ（化学的機械的研磨）やエッチバックなどにより行うことが可能である。このように、半導体膜等を第２基板へ転写する際に当該第２基板との接合面となるべき絶縁膜の表面を平坦化することにより、絶縁膜と第２基板とをより確実に密着させて両者間の結合力の向上を図ることが可能となる。
【００１０】
上述した基板接合工程は、第１基板と第２基板の間に接着材料を介在させる過程を含むことが好ましい。これにより、第１基板上の絶縁膜と第２基板をより確実に固着させることが可能となり、転写工程を良好に行うことができる。
【００１１】
上述した溶融結晶化工程は、レーザ照射によって行うことが好ましい。これにより、溶融結晶化を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。例えば、半導体膜として珪素膜を用いる場合には、波長３０８ｎｍ、パルス幅数１０ｎｓ程度のＸｅＣｌエキシマレーザが好適に用いられる。
【００１２】
また、第１基板と半導体膜との間に介在し、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程を更に含むことが好ましい。これにより、転写工程において第１基板を離脱させることが容易となる。このような剥離膜は、各種材料を用いて形成可能であるが、例えば非晶質珪素（ａ−Ｓｉ）が好適に用いられる。
【００１３】
また、剥離膜と前記半導体膜の間に介在する保護膜を形成する保護膜形成工程を更に含むことが好ましい。これにより、半導体膜を物理的及び化学的に保護することが可能となる。当該保護膜は、例えば酸化珪素（ＳｉＯ２）を用いて形成することが好適である。
【００１４】
また、本発明（以下「第２の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、半導体膜を溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、第１基板を離脱させ、絶縁膜及び結晶性半導体膜を含む半導体膜を第２基板上に転写する転写工程と、を含んでなる。
【００１５】
かかる製造方法によっても、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。また、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く埋め込むことが可能となるという副次的な効果を得られる。なお、第２の本発明においても、突起部形成工程、絶縁膜形成工程、基板接合工程のそれぞれは上述した第１の本発明の場合と同様な内容を採用することが可能であり、その場合に奏する作用効果も上述した通りである。
【００１６】
また、溶融結晶化工程はレーザ照射により行い、併せて当該レーザ照射により第１基板と絶縁膜の結合力を弱めるようにすることが好ましい。これにより、工程の簡略化が可能となる。
【００１７】
また、本発明（以下「第３の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程と、剥離膜上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、半導体膜に第１のレーザ照射を行って溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、剥離膜に第２のレーザ照射によるエネルギー付与を行って当該剥離膜に剥離を生じさせることにより、絶縁膜から第１基板を離脱させ、絶縁膜及び結晶性半導体膜を含む半導体膜を第２基板上に転写する転写工程と、を含んでなり、上記第１及び第２のレーザ照射を同時に行うようにしている。
【００１８】
かかる製造方法によっても、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。また、第１及び第２のレーザ照射を同時に行うことにより工程の簡略化が可能となる利点もある。更に、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く埋め込むことが可能となるという副次的な効果も得られる。なお、第３の本発明においても、突起部形成工程、絶縁膜形成工程、基板接合工程のそれぞれは上述した第１の本発明の場合と同様な内容を採用することが可能であり、その場合に奏する作用効果も上述した通りである。更に、第１の本発明の場合と同様な保護膜形成工程を採用することも好適であり、その場合に奏する作用効果も上述した通りである。
【００１９】
また、本発明は、上述した製造方法によって製造される結晶性半導体膜を使用して半導体素子を形成する素子形成工程を含む半導体装置の製造方法でもあり、更に当該製造方法によって製造される半導体素子あるいは半導体装置でもある。ここで本発明において「半導体素子」とは、薄膜トランジスタ等の各種トランジスタ、あるいはダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組み合わせにより製造可能な素子を含む。また本発明において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。
【００２０】
また、本発明は、上述した製造方法により製造された半導体装置を備える集積回路でもある。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。
【００２１】
また、本発明は、上述した製造方法により製造される半導体装置を備える電気光学装置でもある。本発明にかかる半導体装置を用いて、電気光学装置を構成する画素回路や当該画素回路を駆動する駆動回路を構成することにより、性能のよい電気光学装置を得ることが可能となる。ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【００２２】
また、本発明は、上述した製造方法により製造される半導体装置を備える電子機器でもある。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ（携帯型情報端末）、電子手帳、ＩＣカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２４】
図１〜図３は、本発明を適用した一実施形態の半導体薄膜の製造方法について説明する図である。
【００２５】
（剥離膜形成工程、保護膜形成工程）
図１（ａ）に示すように、ガラス等の絶縁材料からなる第１基板１０上に、外部からのエネルギーの付与によって膜内（層内）や界面において剥離を生じる性質を有する剥離膜１２を形成する。当該剥離膜１２としては、光の照射により剥離膜１２を構成する物質の原子間又は分子間の結合力が消失あるいは減少すること、すなわちアブレーションが生じて剥離に至るものが好適に用いられる。このような剥離膜１２は各種材料を用いて形成可能であるが、例えば非晶質珪素（ａ−Ｓｉ）が好適に用いられる。非晶質珪素からなる剥離膜１２は、ＣＶＤ（化学気相堆積法）などの成膜法により形成することができる。
【００２６】
次に、図１（ａ）に示すように、剥離膜１２上に保護膜（中間層）１４を形成する。当該保護膜１４は、後述する工程において形成される半導体膜を物理的及び化学的に保護する機能を担うものであり、例えば酸化珪素（ＳｉＯ２）を用いて形成することが好適である。
【００２７】
なお、上記剥離膜１２及び保護膜１４は、場合によっては省略することも可能である。
【００２８】
（半導体膜形成工程）
次に、図１（ｂ）に示すように、保護膜１４上に半導体膜１６を形成する。本実施形態では、当該半導体膜１６として非晶質珪素膜を形成する。非晶質珪素膜はＣＶＤ法、スパッタリング法等の物理気相堆積法（ＰＶＤ法）など各種の成膜法によって形成可能である。
【００２９】
なお、本工程において形成する半導体膜は非晶質珪素膜に限定されるものではなく、他の半導体膜を用いてもよい。
【００３０】
（突起部形成工程）
次に、図１（ｃ）に示すように半導体膜１６上を部分的にエッチング保護膜１８で覆って当該半導体膜１６をエッチングすることにより、半導体膜１６に微細な突起部２０を形成する。エッチング保護膜１８は、例えばフォトレジストを用いて形成可能である。
【００３１】
このとき、エッチングの初期段階では、図１（ｄ）に示すようにエッチング保護膜１８により画定される面積とほぼ同じ断面積をもつように突起部２０が形成される。そして、半導体膜１６を部分的に覆うエッチング保護膜１８により画定される面積よりも突起部２０の第１基板１０の上面（主面）と平行な断面の面積（断面積）が小さくなるように、半導体膜１６を過剰にエッチング（いわゆるオーバーエッチング）することにより、図１（ｅ）に示すように突起部２０の小径化を図る。一般に、エッチング処理は比較的に高精度に制御することが可能であるため、エッチングを利用して突起部２０を小径化することにより、露光限界を超える微細な突起部２０を精度良く（再現性よく）形成することができる。例えば、本実施形態では、オーバーエッチングにより突起部２０をその径が１００ｎｍ程度になるように形成する。このようなオーバーエッチング工程は、例えば、フッ酸：硝酸＝１：１の混合エッチング液により、１００ｎｍ／ｍｉｎ以上のエッチングレートでエッチングを行うことが好適である。
【００３２】
（絶縁膜形成工程）
次に、図２（ａ）に示すように、エッチング保護膜１８を除去した後の半導体膜１６上に、突起部２０が埋め込まれるようにして絶縁膜２２を形成する。本実施形態では、当該絶縁膜２２として、ＣＶＤ法等の成膜法によって酸化珪素膜を形成する。ここで、絶縁膜２２の表面は、後述する工程において半導体膜１６等を第２基板へ転写する際に当該第２基板との接合面となるため、できるだけ平坦であることが望ましい。このため、本実施形態の絶縁膜形成工程では、絶縁膜２２の表面を平坦化する処理を行う。このような平坦化処理は、ＣＭＰ（化学的機械的研磨）やエッチバックなどにより行うことが可能である。
【００３３】
（基板接合工程）
次に、図２（ｂ）に示すように、第１基板１０の絶縁膜２０の形成面を第２基板３０に接合する。本実施形態では、図２（ｂ）に示すように第１基板１０と第２基板３０の間に接着材料３２を介在させている。これにより接合強度を十分に確保することができる。接着材料３２としては、反応硬化性接着剤、熱硬化型接着剤、紫外線硬化型接着剤など各種のものを用いることができる。
【００３４】
（転写工程）
次に、第１基板１０と第２基板３０との接合体の第１基板１０側から光照射を行うことよって剥離層１２にエネルギーを付与して剥離を生じさせる。ここで、剥離層１２が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、剥離層１２の組成やその他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。照射する光としては、剥離層１２に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線、レーザ光等が挙げられる。本実施形態では、レーザ照射によって剥離層１２に対するエネルギー付与を行う。これにより、図２（ｃ）に示すように、第１基板１０を離脱させて、絶縁膜２２、半導体膜１６及び保護膜１４を第２基板３０上に転写する。
【００３５】
その後、図２（ｄ）に示すように、第２基板３０に転写された半導体膜１６上の保護膜１４を除去し、半導体膜１６を露出させる。このとき、上述した剥離膜１２の一部あるいは大部分が保護膜１４上に残っている場合には、当該剥離膜１２の残留分についても併せて除去する。
【００３６】
ここで、保護膜１４が除去された後の第２基板３０に着目すると、微細な突起部２０が埋め込まれるようにして絶縁膜２２を形成したことにより、結果的に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された基板構造が実現されていることが分かる。
【００３７】
（溶融結晶化工程）
次に、図３（ａ）に示すようにレーザ照射による半導体膜１６の溶融結晶化を行い、図３（ｂ）に示すように突起部２０を略中心とした範囲（換言すれば微細孔３４を略中心とした範囲）に結晶性半導体膜３６を形成する。本工程におけるレーザ照射は、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ２（非晶質珪素の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応）に設定して行うことが望ましい。この場合には、照射されたＸｅＣｌパルスエキシマレーザは非晶質珪素からなる半導体膜１６の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ−１と大きいためである。また、酸化珪素からなる絶縁膜１２は上記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。
【００３８】
このようにしてレーザ照射の条件を適宜に選択することにより、微細孔３４内に埋設されている半導体膜１６が膜厚方向全域に渡って完全には溶融せず、必ず有る程度の非溶融部分が残る一方で、微細孔３４以外の領域にある半導体膜１６を膜厚方向全域に渡って完全に溶融するようにする。これにより、レーザ照射後の珪素の結晶成長は微細孔３４の底部近傍で先に始まり、その後表面付近、すなわち略完全溶融状態の部分へ進行する。微細孔３４の底部ではいくつかの結晶粒が残留するが、微細孔３４の断面寸法を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔３４の上部（開口部）にはいずれか１個の結晶粒だけが到達するようになる。これにより、略完全溶融状態となった半導体膜１６においては、微細孔の上部に到達した１個の結晶粒を種として結晶成長が進行するようになり、微細孔３４を略中心とした範囲（すなわち、突起部２０を略中心とした範囲）に略単結晶状態の珪素膜（結晶性半導体膜３６）を形成することができる。
【００３９】
こうして形成された結晶性珪素膜３６は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界がほぼ無いと見なせるために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。このような結晶性半導体膜３６は薄膜半導体素子を形成するのに好適である。例えば、当該結晶性半導体膜３６を薄膜トランジスタの活性領域に用いると、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られる。
【００４０】
（素子形成工程）
次に、薄膜トランジスタを例にして、上述した製造方法により製造される結晶性半導体膜３６を用いて半導体素子を形成する工程（素子形成工程）を説明する。
【００４１】
図４は、素子形成工程について説明する図である。まず図４（ａ）に示すように、結晶性半導体膜３６をパターニングし、薄膜トランジスタの形成に不要となる部分を除去する。
【００４２】
次に、図４（ｂ）に示すように、絶縁膜１２および結晶性半導体膜３６の上面に酸化珪素膜４０を形成する。この酸化珪素膜４０は薄膜トランジスタのゲート絶縁膜として機能する。酸化珪素膜４０は、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって形成することができる。
【００４３】
次に、図４（ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極４２及びゲート配線膜（図示せず）を形成する。次にゲート電極４２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより結晶性半導体膜３６にソース／ドレイン領域４４及び活性領域４６を形成する。例えば本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ２ 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【００４４】
次に、図４（ｄ）に示すように、酸化珪素膜４０およびゲート電極４２の上面に酸化珪素膜４８を形成する。本実施形態では、ＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度の膜厚の酸化珪素膜４８を形成する。次に、酸化珪素膜４０、４８のそれぞれを貫通してソース／ドレイン領域４４のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース／ドレイン電極５０を形成する。これにより、図４（ｄ）に示すように、本実施形態にかかる結晶性半導体膜３６を用いて活性領域２６が形成された薄膜トランジスタＴが得られる。
【００４５】
なお、図４に示す例では説明の便宜上、微細孔３４が薄膜トランジスタＴの真下に位置するように図示されているが、微細孔３４の形成位置（すなわち突起部２０の形成位置）を薄膜トランジスタＴの真下から外すようにすることも好適である。この場合には、上記図４（ａ）において説明したパターニング工程において、薄膜トランジスタＴの活性領域４６等となるべき部分をパターニングする際に微細孔３４の形成位置を外すようにすればよい。
【００４６】
このように本実施形態では、エッチングにより微細な突起部２０を形成し、当該突起部２０が埋め込まれるようにして絶縁膜２２を形成することにより、結果的に（等価的に）、絶縁膜２２に突起部２０の外縁と略同形状、同サイズの微細孔３４が形成されて当該微細孔３４に半導体膜１６が埋め込まれた状態の基板構造を実現している。エッチングは比較的にその進行状況を制御しやすいため、極小サイズの（径が極めて小さい）突起部２０を精度よく形成することが可能である。したがって、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。更に本発明では、半導体からなる微細な突起部２０を形成した後に当該突起部２０を取り囲むように絶縁膜２２を形成しているので、微細孔３４に半導体を隙間無く確実に埋め込むことが可能となるという副次的な効果も得られる。
【００４７】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、例えば、ＥＬ表示装置や液晶表示装置などのスイッチング素子や、当該スイッチング素子を駆動する駆動回路（集積回路）の形成に用いることができる。
【００４８】
図５は、本実施形態の電気光学装置の接続状態の一例を示す図である。本実施形態の電気光学装置１００は、各画素領域Ｇに電界発光効果により発光可能な発光層（有機ＥＬ層）ＯＥＬＤと、それを駆動するための電流を記憶する保持容量などを備え、さらに本発明に係る製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖｓｅｌ および発光制御線Ｖｇｐが各画素領域Ｇに供給されている。ドライバ領域１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域Ｇに供給されている。走査線Ｖｓｅｌ とデータ線Ｉｄａｔａとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光層ＯＥＬＤによる発光が制御可能になっている。
【００４９】
なお、上述した画素領域Ｇを構成する画素回路は一例でありこの構成に限定されるものではない。また、ドライバ領域１０１、１０２のそれぞれに含まれる集積回路について、本発明に係る半導体装置を用いて構成してもよい。また、図５では自発光型の電気光学素子の一例として有機ＥＬ等を用いた電気光学装置を示していたが、他の自発光型の電気光学素子を用いた電気光学装置や、液晶素子などの非自発光型の電気光学素子を用いた電気光学装置に対しても本発明を適用可能である。
【００５０】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。図６は、電気光学装置１００を適用可能な電子機器の例を示す図である。図６（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００５１】
図６（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５２】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、非晶質珪素からなる半導体膜１６を第２基板３０に接合（転写）した後に当該半導体膜１６を溶融結晶化して結晶性半導体膜３６を形成していたが、半導体膜１６が第１基板１０上にあるうちに溶融結晶化を行うようにすることにより工程の簡略化を図ることも可能である。以下、このような変形例について具体的に説明する。
【００５３】
図７は、半導体薄膜の製造方法の変形例について説明する図である。まず、上述した実施形態と同様にして半導体膜形成工程、突起部形成工程、絶縁膜形成工程及び基板接合工程のそれぞれを行う。なお本変形例では剥離膜及び保護膜は省略されている。これにより、図７（ａ）に示すように、半導体膜１６及び絶縁膜２２が形成された第１基板１０と、第２基板３０とを接着材料３２を介して接合した状態にする。かかる状態において、第１基板１０の裏面（半導体膜１６の形成面と反対の面）からレーザ照射を行って半導体膜１６を溶融結晶化させる。このレーザ照射は、例えば上述した実施形態と同様にＸｅＣｌパルスエキシマレーザを用いて行うことが好ましい。これにより、図７（ｂ）に示すように、突起部２０の形成位置を略中心とした範囲に結晶性半導体膜３６が形成される（溶融結晶化工程）。このとき、半導体膜１６の溶融結晶化を生じさせるためのレーザ照射により、併せて当該半導体膜１６と第１基板１０の間の結合力を弱めさせる。
【００５４】
その後、図７（ｃ）に示すように、第１基板１０を離脱させ、絶縁膜１２及び結晶性半導体膜３６を含む半導体膜１６を第２基板３０上に転写する（転写工程）。これにより、上述した実施形態と同様に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された構造を実現することができる。本変形例は、製造工程を簡略化することができる利点がある。
【００５５】
図８は、半導体薄膜の製造方法の他の変形例について説明する図である。まず、上述した実施形態と同様にして剥離膜形成工程、保護膜形成工程、半導体膜形成工程、突起部形成工程、絶縁膜形成工程及び基板接合工程のそれぞれを行う。これにより、図８（ａ）に示すように、剥離膜１２、保護膜１４、半導体膜１６及び絶縁膜２２が形成された第１基板１０と、第２基板３０とを接着材料３２を介して接合した状態にする。かかる状態において、第１基板１０の裏面（半導体膜１６の形成面と反対の面）から、半導体膜１６を溶融結晶化させるための第１のレーザ照射を行う。この第１のレーザ照射は、例えば上述した実施形態と同様にＸｅＣｌパルスエキシマレーザを用いて行うことが好ましい。これにより、図８（ｂ）に示すように、突起部２０の形成位置を略中心とした範囲に結晶性半導体膜３６が形成される（溶融結晶化工程）。また、上記第１のレーザ照射と同時に、剥離膜１２に第２のレーザ照射によるエネルギー付与を行うことにより、絶縁膜１４と第１基板１０の間の結合力を弱めておく。
【００５６】
その後、図８（ｃ）に示すように、第１基板１０を離脱させ、保護膜１４、絶縁膜２２及び結晶性半導体膜３６を含む半導体膜１６を第２基板３０上に転写する（転写工程）。これにより、上述した実施形態と同様に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された構造を実現することができる。本変形例についても、製造工程を簡略化することができる利点がある。
【図面の簡単な説明】
【図１】一実施形態の半導体薄膜の製造方法について説明する図である。
【図２】一実施形態の半導体薄膜の製造方法について説明する図である。
【図３】一実施形態の半導体薄膜の製造方法について説明する図である。
【図４】素子形成工程について説明する図である。
【図５】電気光学装置の接続状態の一例を示す図である。
【図６】電気光学装置を適用可能な電子機器の例を示す図である。
【図７】半導体薄膜の製造方法の変形例について説明する図である。
【図８】半導体薄膜の製造方法の変形例について説明する図である。
【符号の説明】
１０…第１基板、 １２…剥離膜、 １４…保護膜、 １６…半導体膜、 １８…エッチング保護膜、 ２０…突起部、 ２２…絶縁膜、 ３０…第２基板、
３２…接着材料、 ３４…微細孔、 ３６…結晶性半導体膜、 １００…電気光学装置、 Ｔ…薄膜トランジスタ
【産業上の利用分野】
本発明は、半導体薄膜及び半導体装置の製造方法に関する。特に、略単結晶状態の珪素膜（結晶性珪素膜）を形成する半導体薄膜の形成方法の改良技術に関する。
【０００２】
【従来の技術】
今まで、多結晶珪素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を比較的低温にて製造する方法として、非晶質珪素膜に対してレーザ照射等による熱処理を行って多結晶珪素膜を形成し、この多結晶珪素膜を半導体膜としてゲート電極、金属薄膜にて配線を形成して薄膜半導体装置を製造する方法が提案されていた。
【０００３】
しかし、上記した従来の方法では、レーザ光のエネルギー制御が難しく、製造される半導体膜の性質にばらつきが生じるため、これに代わり、上記のような問題の生じない略単結晶珪素膜を成長させる技術が提案されていた。このような技術は、例えば、文献「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ；ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８」（非特許文献１）や、文献「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ Ｆｏｒ Ｌｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ；Ｒ．Ｉｓｈｉｈａｒａ 等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５ｐ．１４〜２３」（非特許文献２）などの文献に記載されている。これら文献には、基板上の絶縁膜に穴（微細孔）を開けて、当該微細孔に非晶質珪素膜を埋設するとともに絶縁膜上に非晶質珪素膜を形成し、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【０００４】
【非特許文献１】
「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」， ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８
【非特許文献２】
「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ ＦｏｒＬｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ 」， Ｒ．Ｉｓｈｉｈａｒａ等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５， ｐ．１４〜２３
【発明が解決しようとする課題】
上述した従来の方法では、略単結晶状態の珪素膜をより確実に形成するためには、溶融結晶化の微細孔をなるべく小さく（例えば孔径が１００ｎｍ程度）形成し、当該微細孔に半導体が隙間無く埋め込まれた基板構造を実現することが重要となる。しかし、このような基板構造を担う極小サイズの微細孔をフォトリソグラフィ技術のみによって形成するのは露光装置の性能上難しい。このため従来では、まずフォトリソグラフィ技術によって比較的に大きな孔径（例えば２μｍ程度）の孔を形成しておき、その後、当該孔の内壁に更に成膜を行って孔径を狭めることにより、上述したような極小サイズの微細孔を形成する方法が考えられていた。しかしこの方法では、微細孔の孔径を狭めるための成膜の制御が難しいという不都合があった。
【０００５】
そこで、本発明は、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することを可能とする技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明（以下「第１の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、第１基板を離脱させ、絶縁膜及び半導体膜を第２基板上に転写する転写工程と、第２基板上に転写された半導体膜を溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、を含んでなる。
【０００７】
このように本発明では、エッチングにより突起部を形成し、当該突起部が埋め込まれるようにして絶縁膜を形成することにより、結果的に（等価的に）、絶縁膜に突起部の外縁と略同形状、同サイズの孔が形成されて当該孔に半導体膜が埋め込まれた状態の基板構造を実現している。エッチングは比較的にその進行状況を制御しやすいため、極小サイズの（径が極めて小さい）突起部を精度よく形成することが可能である。したがって、例えば極小サイズの微細孔に半導体が埋設された基板構造を形成する場合でも精度良く形成することが可能となる。更に、本発明では、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く確実に埋め込むことが可能となるという副次的な効果も得られる。
【０００８】
上述した突起部形成工程は、半導体膜を覆うエッチング保護膜により画定される面積よりも突起部の断面積が小さくなるように前記半導体膜を過剰にエッチング（いわゆるオーバーエッチング）する過程を含むことが好ましい。これにより、突起部の小径化を図ることが容易となる。上述したように、エッチングは比較的に高精度に制御することが可能であるため、オーバーエッチングによって突起部を小径化することにより、露光精度の限界を超える微細な突起部を精度良く（再現性よく）形成することができる。
【０００９】
上述した絶縁膜形成工程は、半導体膜上に形成した絶縁膜の表面を平坦化する過程を含むことが好ましい。このような平坦化処理は、例えばＣＭＰ（化学的機械的研磨）やエッチバックなどにより行うことが可能である。このように、半導体膜等を第２基板へ転写する際に当該第２基板との接合面となるべき絶縁膜の表面を平坦化することにより、絶縁膜と第２基板とをより確実に密着させて両者間の結合力の向上を図ることが可能となる。
【００１０】
上述した基板接合工程は、第１基板と第２基板の間に接着材料を介在させる過程を含むことが好ましい。これにより、第１基板上の絶縁膜と第２基板をより確実に固着させることが可能となり、転写工程を良好に行うことができる。
【００１１】
上述した溶融結晶化工程は、レーザ照射によって行うことが好ましい。これにより、溶融結晶化を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。例えば、半導体膜として珪素膜を用いる場合には、波長３０８ｎｍ、パルス幅数１０ｎｓ程度のＸｅＣｌエキシマレーザが好適に用いられる。
【００１２】
また、第１基板と半導体膜との間に介在し、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程を更に含むことが好ましい。これにより、転写工程において第１基板を離脱させることが容易となる。このような剥離膜は、各種材料を用いて形成可能であるが、例えば非晶質珪素（ａ−Ｓｉ）が好適に用いられる。
【００１３】
また、剥離膜と前記半導体膜の間に介在する保護膜を形成する保護膜形成工程を更に含むことが好ましい。これにより、半導体膜を物理的及び化学的に保護することが可能となる。当該保護膜は、例えば酸化珪素（ＳｉＯ２）を用いて形成することが好適である。
【００１４】
また、本発明（以下「第２の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、半導体膜を溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、第１基板を離脱させ、絶縁膜及び結晶性半導体膜を含む半導体膜を第２基板上に転写する転写工程と、を含んでなる。
【００１５】
かかる製造方法によっても、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。また、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く埋め込むことが可能となるという副次的な効果を得られる。なお、第２の本発明においても、突起部形成工程、絶縁膜形成工程、基板接合工程のそれぞれは上述した第１の本発明の場合と同様な内容を採用することが可能であり、その場合に奏する作用効果も上述した通りである。
【００１６】
また、溶融結晶化工程はレーザ照射により行い、併せて当該レーザ照射により第１基板と絶縁膜の結合力を弱めるようにすることが好ましい。これにより、工程の簡略化が可能となる。
【００１７】
また、本発明（以下「第３の本発明」と称する。）の半導体薄膜の製造方法は、第１基板上に、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程と、剥離膜上に半導体膜を形成する半導体膜形成工程と、半導体膜上を部分的にエッチング保護膜で覆って半導体膜をエッチングすることにより当該半導体膜に突起部を形成する突起部形成工程と、エッチング保護膜を除去した後の半導体膜上に突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、第１基板の絶縁膜の形成面を第２基板に接合する基板接合工程と、半導体膜に第１のレーザ照射を行って溶融結晶化させ、突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、剥離膜に第２のレーザ照射によるエネルギー付与を行って当該剥離膜に剥離を生じさせることにより、絶縁膜から第１基板を離脱させ、絶縁膜及び結晶性半導体膜を含む半導体膜を第２基板上に転写する転写工程と、を含んでなり、上記第１及び第２のレーザ照射を同時に行うようにしている。
【００１８】
かかる製造方法によっても、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。また、第１及び第２のレーザ照射を同時に行うことにより工程の簡略化が可能となる利点もある。更に、半導体からなる微細な突起部を形成した後に当該突起部を取り囲むように絶縁膜を形成しているので、微細孔に半導体を隙間無く埋め込むことが可能となるという副次的な効果も得られる。なお、第３の本発明においても、突起部形成工程、絶縁膜形成工程、基板接合工程のそれぞれは上述した第１の本発明の場合と同様な内容を採用することが可能であり、その場合に奏する作用効果も上述した通りである。更に、第１の本発明の場合と同様な保護膜形成工程を採用することも好適であり、その場合に奏する作用効果も上述した通りである。
【００１９】
また、本発明は、上述した製造方法によって製造される結晶性半導体膜を使用して半導体素子を形成する素子形成工程を含む半導体装置の製造方法でもあり、更に当該製造方法によって製造される半導体素子あるいは半導体装置でもある。ここで本発明において「半導体素子」とは、薄膜トランジスタ等の各種トランジスタ、あるいはダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組み合わせにより製造可能な素子を含む。また本発明において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。
【００２０】
また、本発明は、上述した製造方法により製造された半導体装置を備える集積回路でもある。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。
【００２１】
また、本発明は、上述した製造方法により製造される半導体装置を備える電気光学装置でもある。本発明にかかる半導体装置を用いて、電気光学装置を構成する画素回路や当該画素回路を駆動する駆動回路を構成することにより、性能のよい電気光学装置を得ることが可能となる。ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【００２２】
また、本発明は、上述した製造方法により製造される半導体装置を備える電子機器でもある。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ（携帯型情報端末）、電子手帳、ＩＣカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２４】
図１〜図３は、本発明を適用した一実施形態の半導体薄膜の製造方法について説明する図である。
【００２５】
（剥離膜形成工程、保護膜形成工程）
図１（ａ）に示すように、ガラス等の絶縁材料からなる第１基板１０上に、外部からのエネルギーの付与によって膜内（層内）や界面において剥離を生じる性質を有する剥離膜１２を形成する。当該剥離膜１２としては、光の照射により剥離膜１２を構成する物質の原子間又は分子間の結合力が消失あるいは減少すること、すなわちアブレーションが生じて剥離に至るものが好適に用いられる。このような剥離膜１２は各種材料を用いて形成可能であるが、例えば非晶質珪素（ａ−Ｓｉ）が好適に用いられる。非晶質珪素からなる剥離膜１２は、ＣＶＤ（化学気相堆積法）などの成膜法により形成することができる。
【００２６】
次に、図１（ａ）に示すように、剥離膜１２上に保護膜（中間層）１４を形成する。当該保護膜１４は、後述する工程において形成される半導体膜を物理的及び化学的に保護する機能を担うものであり、例えば酸化珪素（ＳｉＯ２）を用いて形成することが好適である。
【００２７】
なお、上記剥離膜１２及び保護膜１４は、場合によっては省略することも可能である。
【００２８】
（半導体膜形成工程）
次に、図１（ｂ）に示すように、保護膜１４上に半導体膜１６を形成する。本実施形態では、当該半導体膜１６として非晶質珪素膜を形成する。非晶質珪素膜はＣＶＤ法、スパッタリング法等の物理気相堆積法（ＰＶＤ法）など各種の成膜法によって形成可能である。
【００２９】
なお、本工程において形成する半導体膜は非晶質珪素膜に限定されるものではなく、他の半導体膜を用いてもよい。
【００３０】
（突起部形成工程）
次に、図１（ｃ）に示すように半導体膜１６上を部分的にエッチング保護膜１８で覆って当該半導体膜１６をエッチングすることにより、半導体膜１６に微細な突起部２０を形成する。エッチング保護膜１８は、例えばフォトレジストを用いて形成可能である。
【００３１】
このとき、エッチングの初期段階では、図１（ｄ）に示すようにエッチング保護膜１８により画定される面積とほぼ同じ断面積をもつように突起部２０が形成される。そして、半導体膜１６を部分的に覆うエッチング保護膜１８により画定される面積よりも突起部２０の第１基板１０の上面（主面）と平行な断面の面積（断面積）が小さくなるように、半導体膜１６を過剰にエッチング（いわゆるオーバーエッチング）することにより、図１（ｅ）に示すように突起部２０の小径化を図る。一般に、エッチング処理は比較的に高精度に制御することが可能であるため、エッチングを利用して突起部２０を小径化することにより、露光限界を超える微細な突起部２０を精度良く（再現性よく）形成することができる。例えば、本実施形態では、オーバーエッチングにより突起部２０をその径が１００ｎｍ程度になるように形成する。このようなオーバーエッチング工程は、例えば、フッ酸：硝酸＝１：１の混合エッチング液により、１００ｎｍ／ｍｉｎ以上のエッチングレートでエッチングを行うことが好適である。
【００３２】
（絶縁膜形成工程）
次に、図２（ａ）に示すように、エッチング保護膜１８を除去した後の半導体膜１６上に、突起部２０が埋め込まれるようにして絶縁膜２２を形成する。本実施形態では、当該絶縁膜２２として、ＣＶＤ法等の成膜法によって酸化珪素膜を形成する。ここで、絶縁膜２２の表面は、後述する工程において半導体膜１６等を第２基板へ転写する際に当該第２基板との接合面となるため、できるだけ平坦であることが望ましい。このため、本実施形態の絶縁膜形成工程では、絶縁膜２２の表面を平坦化する処理を行う。このような平坦化処理は、ＣＭＰ（化学的機械的研磨）やエッチバックなどにより行うことが可能である。
【００３３】
（基板接合工程）
次に、図２（ｂ）に示すように、第１基板１０の絶縁膜２０の形成面を第２基板３０に接合する。本実施形態では、図２（ｂ）に示すように第１基板１０と第２基板３０の間に接着材料３２を介在させている。これにより接合強度を十分に確保することができる。接着材料３２としては、反応硬化性接着剤、熱硬化型接着剤、紫外線硬化型接着剤など各種のものを用いることができる。
【００３４】
（転写工程）
次に、第１基板１０と第２基板３０との接合体の第１基板１０側から光照射を行うことよって剥離層１２にエネルギーを付与して剥離を生じさせる。ここで、剥離層１２が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、剥離層１２の組成やその他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。照射する光としては、剥離層１２に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線、レーザ光等が挙げられる。本実施形態では、レーザ照射によって剥離層１２に対するエネルギー付与を行う。これにより、図２（ｃ）に示すように、第１基板１０を離脱させて、絶縁膜２２、半導体膜１６及び保護膜１４を第２基板３０上に転写する。
【００３５】
その後、図２（ｄ）に示すように、第２基板３０に転写された半導体膜１６上の保護膜１４を除去し、半導体膜１６を露出させる。このとき、上述した剥離膜１２の一部あるいは大部分が保護膜１４上に残っている場合には、当該剥離膜１２の残留分についても併せて除去する。
【００３６】
ここで、保護膜１４が除去された後の第２基板３０に着目すると、微細な突起部２０が埋め込まれるようにして絶縁膜２２を形成したことにより、結果的に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された基板構造が実現されていることが分かる。
【００３７】
（溶融結晶化工程）
次に、図３（ａ）に示すようにレーザ照射による半導体膜１６の溶融結晶化を行い、図３（ｂ）に示すように突起部２０を略中心とした範囲（換言すれば微細孔３４を略中心とした範囲）に結晶性半導体膜３６を形成する。本工程におけるレーザ照射は、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ２（非晶質珪素の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応）に設定して行うことが望ましい。この場合には、照射されたＸｅＣｌパルスエキシマレーザは非晶質珪素からなる半導体膜１６の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ−１と大きいためである。また、酸化珪素からなる絶縁膜１２は上記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。
【００３８】
このようにしてレーザ照射の条件を適宜に選択することにより、微細孔３４内に埋設されている半導体膜１６が膜厚方向全域に渡って完全には溶融せず、必ず有る程度の非溶融部分が残る一方で、微細孔３４以外の領域にある半導体膜１６を膜厚方向全域に渡って完全に溶融するようにする。これにより、レーザ照射後の珪素の結晶成長は微細孔３４の底部近傍で先に始まり、その後表面付近、すなわち略完全溶融状態の部分へ進行する。微細孔３４の底部ではいくつかの結晶粒が残留するが、微細孔３４の断面寸法を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔３４の上部（開口部）にはいずれか１個の結晶粒だけが到達するようになる。これにより、略完全溶融状態となった半導体膜１６においては、微細孔の上部に到達した１個の結晶粒を種として結晶成長が進行するようになり、微細孔３４を略中心とした範囲（すなわち、突起部２０を略中心とした範囲）に略単結晶状態の珪素膜（結晶性半導体膜３６）を形成することができる。
【００３９】
こうして形成された結晶性珪素膜３６は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界がほぼ無いと見なせるために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。このような結晶性半導体膜３６は薄膜半導体素子を形成するのに好適である。例えば、当該結晶性半導体膜３６を薄膜トランジスタの活性領域に用いると、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られる。
【００４０】
（素子形成工程）
次に、薄膜トランジスタを例にして、上述した製造方法により製造される結晶性半導体膜３６を用いて半導体素子を形成する工程（素子形成工程）を説明する。
【００４１】
図４は、素子形成工程について説明する図である。まず図４（ａ）に示すように、結晶性半導体膜３６をパターニングし、薄膜トランジスタの形成に不要となる部分を除去する。
【００４２】
次に、図４（ｂ）に示すように、絶縁膜１２および結晶性半導体膜３６の上面に酸化珪素膜４０を形成する。この酸化珪素膜４０は薄膜トランジスタのゲート絶縁膜として機能する。酸化珪素膜４０は、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって形成することができる。
【００４３】
次に、図４（ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極４２及びゲート配線膜（図示せず）を形成する。次にゲート電極４２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより結晶性半導体膜３６にソース／ドレイン領域４４及び活性領域４６を形成する。例えば本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ２ 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【００４４】
次に、図４（ｄ）に示すように、酸化珪素膜４０およびゲート電極４２の上面に酸化珪素膜４８を形成する。本実施形態では、ＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度の膜厚の酸化珪素膜４８を形成する。次に、酸化珪素膜４０、４８のそれぞれを貫通してソース／ドレイン領域４４のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース／ドレイン電極５０を形成する。これにより、図４（ｄ）に示すように、本実施形態にかかる結晶性半導体膜３６を用いて活性領域２６が形成された薄膜トランジスタＴが得られる。
【００４５】
なお、図４に示す例では説明の便宜上、微細孔３４が薄膜トランジスタＴの真下に位置するように図示されているが、微細孔３４の形成位置（すなわち突起部２０の形成位置）を薄膜トランジスタＴの真下から外すようにすることも好適である。この場合には、上記図４（ａ）において説明したパターニング工程において、薄膜トランジスタＴの活性領域４６等となるべき部分をパターニングする際に微細孔３４の形成位置を外すようにすればよい。
【００４６】
このように本実施形態では、エッチングにより微細な突起部２０を形成し、当該突起部２０が埋め込まれるようにして絶縁膜２２を形成することにより、結果的に（等価的に）、絶縁膜２２に突起部２０の外縁と略同形状、同サイズの微細孔３４が形成されて当該微細孔３４に半導体膜１６が埋め込まれた状態の基板構造を実現している。エッチングは比較的にその進行状況を制御しやすいため、極小サイズの（径が極めて小さい）突起部２０を精度よく形成することが可能である。したがって、極小サイズの微細孔に半導体が埋設された基板構造を精度良く形成することが可能となる。更に本発明では、半導体からなる微細な突起部２０を形成した後に当該突起部２０を取り囲むように絶縁膜２２を形成しているので、微細孔３４に半導体を隙間無く確実に埋め込むことが可能となるという副次的な効果も得られる。
【００４７】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、例えば、ＥＬ表示装置や液晶表示装置などのスイッチング素子や、当該スイッチング素子を駆動する駆動回路（集積回路）の形成に用いることができる。
【００４８】
図５は、本実施形態の電気光学装置の接続状態の一例を示す図である。本実施形態の電気光学装置１００は、各画素領域Ｇに電界発光効果により発光可能な発光層（有機ＥＬ層）ＯＥＬＤと、それを駆動するための電流を記憶する保持容量などを備え、さらに本発明に係る製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖｓｅｌ および発光制御線Ｖｇｐが各画素領域Ｇに供給されている。ドライバ領域１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域Ｇに供給されている。走査線Ｖｓｅｌ とデータ線Ｉｄａｔａとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光層ＯＥＬＤによる発光が制御可能になっている。
【００４９】
なお、上述した画素領域Ｇを構成する画素回路は一例でありこの構成に限定されるものではない。また、ドライバ領域１０１、１０２のそれぞれに含まれる集積回路について、本発明に係る半導体装置を用いて構成してもよい。また、図５では自発光型の電気光学素子の一例として有機ＥＬ等を用いた電気光学装置を示していたが、他の自発光型の電気光学素子を用いた電気光学装置や、液晶素子などの非自発光型の電気光学素子を用いた電気光学装置に対しても本発明を適用可能である。
【００５０】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。図６は、電気光学装置１００を適用可能な電子機器の例を示す図である。図６（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００５１】
図６（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５２】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、非晶質珪素からなる半導体膜１６を第２基板３０に接合（転写）した後に当該半導体膜１６を溶融結晶化して結晶性半導体膜３６を形成していたが、半導体膜１６が第１基板１０上にあるうちに溶融結晶化を行うようにすることにより工程の簡略化を図ることも可能である。以下、このような変形例について具体的に説明する。
【００５３】
図７は、半導体薄膜の製造方法の変形例について説明する図である。まず、上述した実施形態と同様にして半導体膜形成工程、突起部形成工程、絶縁膜形成工程及び基板接合工程のそれぞれを行う。なお本変形例では剥離膜及び保護膜は省略されている。これにより、図７（ａ）に示すように、半導体膜１６及び絶縁膜２２が形成された第１基板１０と、第２基板３０とを接着材料３２を介して接合した状態にする。かかる状態において、第１基板１０の裏面（半導体膜１６の形成面と反対の面）からレーザ照射を行って半導体膜１６を溶融結晶化させる。このレーザ照射は、例えば上述した実施形態と同様にＸｅＣｌパルスエキシマレーザを用いて行うことが好ましい。これにより、図７（ｂ）に示すように、突起部２０の形成位置を略中心とした範囲に結晶性半導体膜３６が形成される（溶融結晶化工程）。このとき、半導体膜１６の溶融結晶化を生じさせるためのレーザ照射により、併せて当該半導体膜１６と第１基板１０の間の結合力を弱めさせる。
【００５４】
その後、図７（ｃ）に示すように、第１基板１０を離脱させ、絶縁膜１２及び結晶性半導体膜３６を含む半導体膜１６を第２基板３０上に転写する（転写工程）。これにより、上述した実施形態と同様に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された構造を実現することができる。本変形例は、製造工程を簡略化することができる利点がある。
【００５５】
図８は、半導体薄膜の製造方法の他の変形例について説明する図である。まず、上述した実施形態と同様にして剥離膜形成工程、保護膜形成工程、半導体膜形成工程、突起部形成工程、絶縁膜形成工程及び基板接合工程のそれぞれを行う。これにより、図８（ａ）に示すように、剥離膜１２、保護膜１４、半導体膜１６及び絶縁膜２２が形成された第１基板１０と、第２基板３０とを接着材料３２を介して接合した状態にする。かかる状態において、第１基板１０の裏面（半導体膜１６の形成面と反対の面）から、半導体膜１６を溶融結晶化させるための第１のレーザ照射を行う。この第１のレーザ照射は、例えば上述した実施形態と同様にＸｅＣｌパルスエキシマレーザを用いて行うことが好ましい。これにより、図８（ｂ）に示すように、突起部２０の形成位置を略中心とした範囲に結晶性半導体膜３６が形成される（溶融結晶化工程）。また、上記第１のレーザ照射と同時に、剥離膜１２に第２のレーザ照射によるエネルギー付与を行うことにより、絶縁膜１４と第１基板１０の間の結合力を弱めておく。
【００５６】
その後、図８（ｃ）に示すように、第１基板１０を離脱させ、保護膜１４、絶縁膜２２及び結晶性半導体膜３６を含む半導体膜１６を第２基板３０上に転写する（転写工程）。これにより、上述した実施形態と同様に、第２基板３０上の絶縁膜２２に設けられた微細孔３４に半導体（突起部２２）が埋設された構造を実現することができる。本変形例についても、製造工程を簡略化することができる利点がある。
【図面の簡単な説明】
【図１】一実施形態の半導体薄膜の製造方法について説明する図である。
【図２】一実施形態の半導体薄膜の製造方法について説明する図である。
【図３】一実施形態の半導体薄膜の製造方法について説明する図である。
【図４】素子形成工程について説明する図である。
【図５】電気光学装置の接続状態の一例を示す図である。
【図６】電気光学装置を適用可能な電子機器の例を示す図である。
【図７】半導体薄膜の製造方法の変形例について説明する図である。
【図８】半導体薄膜の製造方法の変形例について説明する図である。
【符号の説明】
１０…第１基板、 １２…剥離膜、 １４…保護膜、 １６…半導体膜、 １８…エッチング保護膜、 ２０…突起部、 ２２…絶縁膜、 ３０…第２基板、
３２…接着材料、 ３４…微細孔、 ３６…結晶性半導体膜、 １００…電気光学装置、 Ｔ…薄膜トランジスタ
Claims (15)
- 第１基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上を部分的にエッチング保護膜で覆って前記半導体膜をエッチングすることにより前記半導体膜に突起部を形成する突起部形成工程と、
前記エッチング保護膜を除去した後の前記半導体膜上に前記突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、
前記第１基板の前記絶縁膜の形成面を第２基板に接合する基板接合工程と、
前記第１基板を離脱させ、前記絶縁膜及び前記半導体膜を前記第２基板上に転写する転写工程と、
前記第２基板上に転写された前記半導体膜を溶融結晶化させ、前記突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、
を含む、半導体薄膜の製造方法。 - 前記突起部形成工程は、前記半導体膜を覆う前記エッチング保護膜により画定される面積よりも前記突起部の断面積が小さくなるように前記半導体膜を過剰にエッチングする過程を含む、請求項１に記載の半導体薄膜の製造方法。
- 前記絶縁膜形成工程は、前記半導体膜上に形成した前記絶縁膜の表面を平坦化する過程を含む、請求項１又は２に記載の半導体薄膜の製造方法。
- 前記基板接合工程は、前記第１基板と前記第２基板の間に接着材料を介在させる過程を含む、請求項１乃至３のいずれかに記載の半導体薄膜の製造方法。
- 前記溶融結晶化工程はレーザ照射によって行う、請求項１乃至４のいずれかに記載の半導体薄膜の製造方法。
- 前記第１基板と前記半導体膜との間に介在し、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程を更に含む、請求項１乃至５のいずれかに記載の半導体薄膜の製造方法。
- 前記剥離膜と前記半導体膜の間に介在する保護膜を形成する保護膜形成工程を更に含む、請求項６に記載の半導体薄膜の製造方法。
- 第１基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上を部分的にエッチング保護膜で覆って前記半導体膜をエッチングすることにより前記半導体膜に突起部を形成する突起部形成工程と、
前記エッチング保護膜を除去した後の前記半導体膜上に前記突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、
前記第１基板の前記絶縁膜の形成面を第２基板に接合する基板接合工程と、
前記半導体膜を溶融結晶化させ、前記突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、
前記第１基板を離脱させ、前記絶縁膜及び前記結晶性半導体膜を含む前記半導体膜を前記第２基板上に転写する転写工程と、
を含む、半導体薄膜の製造方法。 - 前記溶融結晶化工程はレーザ照射により行い、併せて当該レーザ照射により前記第１基板と前記絶縁膜の結合力を弱める、請求項８に記載の半導体薄膜の製造方法。
- 第１基板上に、エネルギーの付与によって剥離を生じる剥離膜を形成する剥離膜形成工程と、
前記剥離膜上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上を部分的にエッチング保護膜で覆って前記半導体膜をエッチングすることにより前記半導体膜に突起部を形成する突起部形成工程と、
前記エッチング保護膜を除去した後の前記半導体膜上に前記突起部が埋め込まれるようにして絶縁膜を形成する絶縁膜形成工程と、
前記第１基板の前記絶縁膜の形成面を第２基板に接合する基板接合工程と、
前記半導体膜に第１のレーザ照射を行って溶融結晶化させ、前記突起部の形成位置を略中心とした範囲に結晶性半導体膜を形成する溶融結晶化工程と、
前記剥離膜に第２のレーザ照射によるエネルギー付与を行って当該剥離膜に剥離を生じさせることにより、前記絶縁膜から前記第１基板を離脱させ、前記絶縁膜及び前記結晶性半導体膜を含む前記半導体膜を前記第２基板上に転写する転写工程と、
を含み、前記第１及び第２のレーザ照射を同時に行う、半導体薄膜の製造方法。 - 請求項１乃至１０のいずれかに記載の半導体薄膜の製造方法によって製造される結晶性半導体膜を使用して半導体素子を形成する素子形成工程を含む、半導体装置の製造方法。
- 請求項１１に記載の製造方法により製造される半導体素子。
- 請求項１１に記載の製造方法により製造される半導体装置を備える集積回路。
- 請求項１１に記載の製造方法により製造される半導体装置を備える電気光学装置。
- 請求項１１に記載の製造方法により製造される半導体装置を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024759A JP2004235572A (ja) | 2003-01-31 | 2003-01-31 | 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024759A JP2004235572A (ja) | 2003-01-31 | 2003-01-31 | 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235572A true JP2004235572A (ja) | 2004-08-19 |
Family
ID=32953212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024759A Pending JP2004235572A (ja) | 2003-01-31 | 2003-01-31 | 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585673A (zh) * | 2018-10-17 | 2019-04-05 | 云谷（固安）科技有限公司 | 显示面板及其制作方法、电子设备 |
-
2003
- 2003-01-31 JP JP2003024759A patent/JP2004235572A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585673A (zh) * | 2018-10-17 | 2019-04-05 | 云谷（固安）科技有限公司 | 显示面板及其制作方法、电子设备 |
| CN109585673B (zh) * | 2018-10-17 | 2021-05-18 | 云谷（固安）科技有限公司 | 显示面板及其制作方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004319538A (ja) | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 | |
| JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
| KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
| JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
| JP2003197526A (ja) | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 | |
| KR100726855B1 (ko) | 반도체 장치, 전기 광학 장치, 집적회로 및 전자기기 | |
| JP2004235572A (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP2008060532A (ja) | 半導体装置 | |
| JP4259081B2 (ja) | 半導体装置の製造方法 | |
| JP4247661B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP2007189106A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
| JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2004356235A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、回路基板、電気光学装置、電子機器 | |
| JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
| JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2007189105A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
| JP2007194316A (ja) | 半導体装置の製造方法 | |
| JP2005259883A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |