KR100563093B1 - 반도체 소자의 살리사이드 형성방법 - Google Patents

반도체 소자의 살리사이드 형성방법 Download PDF

Info

Publication number
KR100563093B1
KR100563093B1 KR1020030066128A KR20030066128A KR100563093B1 KR 100563093 B1 KR100563093 B1 KR 100563093B1 KR 1020030066128 A KR1020030066128 A KR 1020030066128A KR 20030066128 A KR20030066128 A KR 20030066128A KR 100563093 B1 KR100563093 B1 KR 100563093B1
Authority
KR
South Korea
Prior art keywords
salicide
photoresist
forming
blocking film
etching
Prior art date
Application number
KR1020030066128A
Other languages
English (en)
Other versions
KR20050029876A (ko
Inventor
김태우
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030066128A priority Critical patent/KR100563093B1/ko
Publication of KR20050029876A publication Critical patent/KR20050029876A/ko
Application granted granted Critical
Publication of KR100563093B1 publication Critical patent/KR100563093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 살리사이드 형성방법에 관한 것으로, 보다 자세하게는 포토공정에서 포토레지스트 리플로우 공정을 이용하여 식각공정시 발생하는 언더컷을 해결하기 위한 반도체 소자의 살리사이드 형성방법에 관한 것이다.
본 발명의 상기 목적은 소정의 구조물이 형성된 기판에 블로킹막을 형성하는 단계, 상기 블로킹막의 상부에 포토레지스트를 형성하고 패터닝하는 단계, 상기 패터닝된 포토레지스트에 식각액의 침투에 의해 하부 살리사이드막이 식각되는 길이는 보상하기 위해 포토레지스트 리플로우 공정을 진행하여 포토레지스트를 확장하는 단계, 상기 확장된 포토레지스트를 식각 마스크로 상기 블로킹막을 습식식각하고 포토레지스트를 제거하는 단계 및 상기 살리사이드 블로킹막이 형성되지 않은 부분에 살리사이드를 형성하고 블로킹막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 살리사이드 형성방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 살리사이드 형성방법은 살리사이드 블로킹막의 식각 공정시 식각용액의 침투에 의한 언더컷 현상에 의해 초래되는 살리사이드 응집 현상에 따른 액티브 결합을 포토공정시 포토레지스트 플로우 공정을 이용하여 언더컷의 길이만큼 보상함으로써 추가적인 공정 없이 액티브 결함을 제거하여 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.
salicide, reflow, photoresist, undercut, echant

Description

반도체 소자의 살리사이드 형성방법{Method for fabricating salicide in semiconductor device}
도 1a 내지 도 1d는 종래 기술에 의한 살리사이드 형성공정을 나타낸 공정단면도.
도 2a와 도 2b는 종래 기술에 의한 액티브 결함을 나타낸 이미지 사진.
도 3a 내지 도 3e는 본 발명에 따른 살리사이드 형성공정을 나타낸 공정단면도.
본 발명은 살리사이드 형성방법에 관한 것으로, 보다 자세하게는 포토공정에서 포토레지스트 리플로우 공정을 이용하여 식각공정시 발생하는 언더컷을 해결하기 위한 반도체 소자의 살리사이드 형성방법에 관한 것이다.
일반적으로, 0.25㎛급 이하의 로직 코어 영역의 트랜지스터는 살리사이드 공정을 적용하고 있으나, ESD(Electro Static Discharge)용 보호회로가 필요한 입출 력 단자 영역에서는 넌살리사이드 공정을 필요로 하는 경우가 많다. 이 경우에 있어서, 넌살리사이드 영역은 소오스/드레인 콘택과 게이트 사이의 확산층에만 형성되도록 하고, 나머지 확산층 영역(콘택 영역)과 게이트 전극 위에는 저항(확산층 영역에서의 접촉 저항과 게이트에서의 시트 저항)을 낮추기 위하여 살리사이드를 형성하는 것이 일반적이다.
또한, 플랫셀 타입의 마스크 롬이나 EEPROM(Electrically Erasable Programmable Read Only Memory) 계열의 비휘발성 소자들 중에는 게이트 형성 공정 이전에 메모리 셀 영역에서의 소오스/드레인 층으로 BN+(Buried N+) 확산층을 사용하는 기법이 대한민국 공개특허 제 2003-54059호에 기재되어 있다. 또한, 메모리와 로직 공정을 한 개의 칩 내에 구현하는 SOC(System On Chip)화 추세에서는 이러한 비휘발성 소자들이 살리사이드 공정을 기본으로 하는 로직 공정의 토대 위에 구현되고 있는 실정이다.
도 1a 내지 도 1d는 종래 방법에 따라 살리사이드 공정을 사용하는 기술에서 넌 살리사이드 트랜지스터를 제조하는 일반적인 과정을 도시한 공정 순서도이다.
우선, 도 1a를 참조하면, 증착 공정, 패터닝 공정(포토리소그라피 공정, 식각 공정, 스트립 공정 등)을 수행하여 게이트 산화막(12)이 형성된 실리콘 기판(11) 상에 임의의 패턴을 갖는 게이트 폴리 실리콘(13)을 형성한다.
다음, 도 1b에 도시된 바와 같이, 게이트 산화막(12)과 게이트 폴리 실리콘(13)의 노출된 측벽 부분에 질화막 등으로 이루어진 측벽 스페이서(14)를 형성하고, 이온 주입 공정을 수행하여 소오스/드레인 영역에 이온을 주입한 후 열확 산 공정을 수행함으로써, 소오스/드레인 정션 확산층(15)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 증착 공정을 수행하여 살리사이드 블로킹 물질을 증착하고, 포토리소그라피 공정, 식각 공정, 스트립 공정 등을 수행하여 살리사이드 블로킹 블록의 일부를 선택적으로 제거함으로써, 살리사이드가 형성되지 않아야 할 영역에 블로킹막(16)을 형성한다.
마지막으로, 도 1d에 도시된 바와 같이, 살리사이드 공정, 즉 금속 증착 공정, 열처리(어닐링)를 통한 살리사이드화 공정, 식각 공정 등을 순차적으로 수행함으로써, 게이트 폴리 실리콘의 상부와 블로킹막이 형성되지 않은 소오스/드레인 정션 확산층의 상부에 선택적으로 살리사이드(17)를 형성한다.
상기 공정에서 블로킹막을 형성하는 공정을 자세하게 살펴보면 우선 살리사이드 블로킹 물질을 증착하고, 상기 살리사이드 블로킹 물질의 상부에 포토레지스트를 도포하고 패터닝하여 살리사이드 영역과 살리사이드가 형성되지 않을 영역을 구분한다. 이어 상기 포토레지스트를 마스크로 습식 식각공정을 이용하여 살리사이드 형성 영역의 살리사이드 블로킹 물질을 제거하고, 상기 포토레지스트를 제거하여 블로킹막을 형성한다.
이 때 살리사이드가 형성되지 않을 영역 안으로 식각용액(echant)이 침입하여 살리사이드가 형성되지 않을 영역의 살리사이드 블로킹 물질이 식각되어 언더컷(under-cut) 영역이 발생하게 된다. 이로 인하여 살리사이드가 형성되지 않을 영역에 좁은 폭을 갖는 액티브 영역이 오픈되어 후속 살리사이드 공정 진행시 비정상적인 살리사이드화(Salicidation)에 의한 살리사이드 응집(Salicide Agglomeration) 현상을 초래하여 액티브 영역의 결함(active defect)을 유발시킨다.
도 2a와 도 2b는 실제 반도체 제조공정에서 살리사이드가 형성되지 않을 영역에서 살리사이드 응집에 따른 액티브 영역의 결함을 나타낸 이미지 사진이다. 이러한 살리사이드 응집에 따른 액티브 영역의 결함은 소자의 신뢰성 및 특성에 문제를 일으키고 수율을 저하시키는 문제점이 발생한다.
따라서, 살리사이드 블로킹막의 식각 공정시 식각용액의 침투에 의한 언더컷 현상에 의해 초래되는 살리사이드 응집현상에 따른 액티브 결합을 포토공정시 포토레지스트 리플로우 공정을 이용하여 언더컷의 길이만큼 보상하여 액티브 결함을 제거할 필요가 있다. 대한민국 공개특허 제 2003-58293호에는 포토레지스트 패턴을 리플로우시킨 후 상기 리플로우된 패턴을 이용하여 식각하는 기술이 기재되어 있으나, 식각용액에 의한 하부층의 식각을 보상하기 위한 것이 아니라 원하는 패턴을 형성하기 위한 기술이다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 포토레지스트를 마스크로 식각공정을 이용하여 살리사이드 형성 영역의 살리사이드 블로킹 물질을 제거하기 전에 포토레지스트 리플로우(re-flow)공정을 진행함으로써, 식각용액이 침입하여 살리사이드가 형성되지 않을 영역의 살리사이드 블로킹 물질이 식각되던 식각용액의 침투길이를 보상하여 다른 추가공정 없이 액티브 영역의 결함을 제거하는 반도체 소자의 살리사이드 형성방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 구조물이 형성된 기판에 블로킹막을 형성하는 단계, 상기 블로킹막의 상부에 포토레지스트를 형성하고 패터닝하는 단계, 상기 패터닝된 포토레지스트에 식각액의 침투에 의해 하부 살리사이드막이 식각되는 길이는 보상하기 위해 포토레지스트 리플로우 공정을 진행하여 포토레지스트를 확장하는 단계, 상기 확장된 포토레지스트를 식각 마스크로 상기 블로킹막을 습식식각하고 포토레지스트를 제거하는 단계 및 상기 살리사이드 블로킹막이 형성되지 않은 부분에 살리사이드를 형성하고 블로킹막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 살리사이드 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명의 액티브 결함을 제거하기 위한 반도체 제조 공정을 도 3a 내지 도 3e의 도면을 참고하여 설명한다.
우선 도 3a는 기판에 살리사이드 블로킹막을 형성한 도면이다. 게이트 산화막, 게이트 폴리, 스페이서 등의 게이트와 이온주입공정을 통한 소오스/드레인 등이 형성된 기판(21)의 상부에 살리사이드 블로킹막(22)을 형성한다.
다음, 도 3b에 도시된 바와 같이, 포토리소그라피 공정을 통하여 살리사이드 블로킹막의 상부에 포토레지스트막(23)을 형성한다. 살리사이드 블로킹막의 상부에 포토레지스트를 도포하고 포토리소그라피 공정으로 패터닝하여 살리사이드 영역과 살리사이드가 형성되지 않을 영역을 구분한다. 이때 살리사이드 영역은 오픈되어 있고, 살리사이드가 형성되지 않을 영역의 상부에는 포토레지스트막이 존재한다.
다음, 도 3c에 도시된 바와 같이, 포토레지스트 리플로우 공정을 진행하여 포토레지스트막을 확장한다. 패터닝된 포토레지스트막이 존재하는 기판에 포토레지스트 리플로우 공정을 진행하여 종래의 공정에서 살리사이드가 형성되지 않을 영역 안으로 식각용액이 침투하여 살리사이드 블로킹막이 식각되는 길이만큼 포토레지스트막의 폭을 확장한다.
상기 포토레지스트 리플로우 공정은 150 내지 200℃의 온도 범위에서 수행하는 것이 바람직하고, 포토레지스트 리플로우 공정에 의하여 확장되는 길이는 기존의 포토레지스트 패턴의 양측으로 0.05 내지 0.30㎛가 바람직하다.
다음, 도 3d에 도시된 바와 같이, 살리사이드 블로킹막을 식각하고, 포토레지스트막을 제거한다. 상기 확장된 포토레지스트막을 식각 마스크로 살리사이드 블로킹막을 식각하고, 상기 포토레지스트막을 스트립 공정으로 제거한다.
상기 블로킹막은 습식 식각방식으로 제거하는 것이 바람직하다.
상기와 같이 리플로우 공정으로 확장된 포토레지스트막을 식각 마스크로 살리사이드 블로킹막을 식각시 종래공정에서 발생하는 식각용액의 침투에 의한 언더컷의 길이만큼 보상함으로써, 원하는 살리사이드가 형성되지 않을 영역의 상부에 살리사이드 블로킹막(25)을 형성할 수 있다.
다음, 도 3e에 도시된 바와 같이, 살리사이드(26)를 형성하고 살리사이드 블로킹막을 제거한다. 살리사이드용 금속을 증착하고, 열처리를 통하여 살리사이드화한 후 식각 공정으로 살리사이드화하지 않은 금속과 살리사이드 블로킹막을 제거하여, 게이트 폴리의 상부와 살리사이드 블로킹막이 형성되지 않은 소오스/드레인 정션 확산층의 상부에 선택적으로 살리사이드를 형성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 살리사이드 형성방법은 살리사이드 블로킹막의 식각 공정시 식각용액의 침투에 의한 언더컷 현상에 의해 초래되는 살리사이드 응집 현상에 따른 액티브 결합을 포토공정시 포토레지스트 리플로우 공정을 이용하여 언더컷의 길이만큼 보상함으로써 추가적인 공정 없이 액티브 결함을 제거하여 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.

Claims (4)

  1. 소정의 구조물이 형성된 기판에 블로킹막을 형성하는 단계;
    상기 블로킹막의 상부에 포토레지스트를 형성하고 패터닝하는 단계;
    상기 패터닝된 포토레지스트에 식각액의 침투에 의해 하부 살리사이드막이 식각되는 길이는 보상하기 위해 포토레지스트 리플로우 공정을 진행하여 포토레지스트를 확장하는 단계;
    상기 확장된 포토레지스트를 식각 마스크로 상기 블로킹막을 습식식각하고 포토레지스트를 제거하는 단계; 및
    상기 살리사이드 블로킹막이 형성되지 않은 부분에 살리사이드를 형성하고 블로킹막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 살리사이드 형성방법.
  2. 제 1항에 있어서,
    상기 포토레지스트 리플로우 공정은 150 내지 200℃의 온도 범위에서 진행하는 것을 특징으로 하는 반도체 소자의 살리사이드 형성방법.
  3. 제 1항에 있어서,
    상기 포토레지스트 리플로우 공정은 포토레지스트 패턴을 양측으로 각각 0.05 내지 0.30㎛ 확장시킴을 특징으로 하는 반도체 소자의 살리사이드 형성방법.
  4. 삭제
KR1020030066128A 2003-09-24 2003-09-24 반도체 소자의 살리사이드 형성방법 KR100563093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066128A KR100563093B1 (ko) 2003-09-24 2003-09-24 반도체 소자의 살리사이드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066128A KR100563093B1 (ko) 2003-09-24 2003-09-24 반도체 소자의 살리사이드 형성방법

Publications (2)

Publication Number Publication Date
KR20050029876A KR20050029876A (ko) 2005-03-29
KR100563093B1 true KR100563093B1 (ko) 2006-03-27

Family

ID=37386379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066128A KR100563093B1 (ko) 2003-09-24 2003-09-24 반도체 소자의 살리사이드 형성방법

Country Status (1)

Country Link
KR (1) KR100563093B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522615B1 (ko) 2008-11-05 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102630301B1 (ko) * 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치

Also Published As

Publication number Publication date
KR20050029876A (ko) 2005-03-29

Similar Documents

Publication Publication Date Title
KR100961404B1 (ko) 집적 회로 장치 및 그 형성 방법
KR100286731B1 (ko) 플래시메모리제조방법
KR100526478B1 (ko) 반도체 소자 및 그 제조방법
KR100563093B1 (ko) 반도체 소자의 살리사이드 형성방법
JPH10233392A (ja) 半導体装置の製造方法
KR20010004978A (ko) 씨모스 트랜지스터 제조 방법
KR100559572B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100480894B1 (ko) 복합 반도체 장치의 제조방법
KR100258347B1 (ko) 반도체 장치의 제조 방법
KR100301244B1 (ko) 플래쉬 메모리 소자 제조 방법
KR100550345B1 (ko) 반도체 장치의 실리사이드막 형성방법
KR100480586B1 (ko) 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법
KR100479886B1 (ko) 넌 살리사이드 트랜지스터 제조 방법
KR100552859B1 (ko) 반도체 소자의 제조 방법
JPH0272671A (ja) 不揮発性メモリ装置の製造方法
KR100578238B1 (ko) 고집적 ｃｍｏｓ 반도체 소자의 실리사이드 형성 방법
KR100587593B1 (ko) 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법
KR100447230B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100298462B1 (ko) 반도체 소자의 제조방법
KR100215857B1 (ko) 트랜지스터의 제조방법
KR100250686B1 (ko) 반도체 소자 제조 방법
JP2001102570A (ja) 半導体トランジスタ及びその製造方法
KR20010108988A (ko) 플래쉬 메모리 소자의 제조방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee