KR100553841B1 - 반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물 - Google Patents

반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물 Download PDF

Info

Publication number
KR100553841B1
KR100553841B1 KR1019997009284A KR19997009284A KR100553841B1 KR 100553841 B1 KR100553841 B1 KR 100553841B1 KR 1019997009284 A KR1019997009284 A KR 1019997009284A KR 19997009284 A KR19997009284 A KR 19997009284A KR 100553841 B1 KR100553841 B1 KR 100553841B1
Authority
KR
South Korea
Prior art keywords
resin composition
semiconductor
resin
film
semiconductor device
Prior art date
Application number
KR1019997009284A
Other languages
English (en)
Other versions
KR20010006204A (ko
Inventor
츠츠미야스아키
다나카마사유키
가와하라도시미
다키가와유키오
Original Assignee
스미토모 베이클라이트 가부시키가이샤
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클라이트 가부시키가이샤, 후지쯔 가부시끼가이샤 filed Critical 스미토모 베이클라이트 가부시키가이샤
Publication of KR20010006204A publication Critical patent/KR20010006204A/ko
Application granted granted Critical
Publication of KR100553841B1 publication Critical patent/KR100553841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치로서, 상기 수지 조성물의 선팽창계수는 글라스 전이온도 이하에서 60×10-6/K 이하이고, 글라스 전이온도 이상에서 140×10-6/K 이하인 것을 특징으로 하는 반도체 장치, 및 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치를 밀봉하기 위한 수지 조성물로서, 수지조성물의 선팽창계수는 글라스 전이온도 이하에서 60×10-6/K 이하이고, 글라스 전이온도 이상에서 140×10-6/K 이하인 것을 특징으로 하는 반도체 밀봉용 수지 조성물이 개시된다. 반도체 장치는 칩 사이즈이고, 높은 신뢰성을 갖는다. 반도체 밀봉용 수지 조성물은 웨이퍼상에 우수한 필름을 형성하고, 높은 신뢰성을 갖는다. 그 수지 조성물의 필름으로 코팅된 소자 웨이퍼는 뒤틀림이 거의 없다.
Figure 111999012673278-pct00012
반도체 소자, 수지 조성물, 밀봉, 에폭시수지.

Description

반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물{SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SEMICONDUCTOR SEALING RESIN COMPOSITION}
본 발명은 반도체 장치, 구체적으로, 한 표면상에 수지 조성물의 필름이 형성된 반도체 소자를 포함하는 반도체 장치에 관한 것이고, 또한, 그 반도체 장치를 밀봉하기 위한 반도체 밀봉용 수지 조성물에 관한 것이다. 엄밀하게는, 본 발명은 웨이퍼의 반도체 소자를 밀봉한 후 그것들을 절단하는 공정에 따라 제조된 반도체 장치에 관한 것이고, 또한, 그 반도체 장치를 밀봉하기 위한 수지 조성물에 관한 것이다.
최근, 휴대용 기기의 소형화 경향에 따라, 그들 기기의 반도체 장치 부품도 훨씬 작고 얇아지고 있고, 그 품질은 훨씬 향상되어 가고 있다. 종래의 반도체 장치는 반도체 소자와 리드 프레임으로 구성되어 있고, 인쇄회로기판상에 소자를 장착하기 위해 필요한 외부 전극(핀)을 제외한 소자는 그 양면상에 수지로 밀봉되었다. 그러므로, 리드 프레임 및 반도체 소자를 패키지하는 새로운 방법을 개발하는것이 지금까지 반도체 장치를 소형화하는데 필요한 목표로 되어 왔다. 얇은 반도체 장치를 위해서, 밀봉용 수지의 두께가 감소되고 있다.
그러한 기술 개발을 통하여, 반도체 장치의 밀봉수지의 체적은 감소되어 왔 고, 얇은 TSOP(얇은 소형의 아우트라인 패키지)와 다중핀 QFP(사각 평면 패키지)가 시장에 나왔다.
다른 한편으로, 소자-사이즈 반도체 장치에 대해서, 언더 충전제를 주입하는 플립 소자 결합이나, 그들의 기저에서 범프의 외부 전극의 수지 보강에 알맞는 몇몇 제안이 있어왔다.
그러나, 플립 소자 결합은 패키지 제조업자에게 높은 수준의 패키지 기술을 요하고, 게다가 패키지 비용도 증가한다. 범프의 기저에서 수지 보강은, 비록 패키지 비용은 증가되지 않는다 하더라도 반도체 장치의 신뢰성을 떨어 뜨린다.
본 발명의 주제는 저 비용으로 고도로 신뢰할 수 있는 소자-사이즈 반도체 장치를 제공하는 것이다.
다른 한편으로는, 웨이퍼 상태의 반도체 소자를 밀봉하는 방법은, 웨이퍼의 전체 표면상에 수지를 밀봉하여 아무 흠이 없이 좋은 필름을 형성하는 종래기술이 어렵다는 점, 웨이퍼는 종래의 수지로 완전히 밀봉될 때 종종 뒤틀리는 점, 내온도사이클성 및 내습성 등 반도체 장치의 신뢰성이 부족하다는 점에서 문제가 있다.
본 발명의 다른 과제는, 웨이퍼 상태에서 반도체 소자를 수지 조성물로 일괄 밀봉하는 단계를 포함하는 반도체 장치 제조 방법에 있어서, 웨이퍼를 거의 뒤틀리게 하지 않고 웨이퍼상에 우수한 필름을 형성할 수 있는, 고도로 신뢰할 수 있는, 반도체 밀봉용 수지 조성물을 제공하는 것이다.
본 발명은 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치로서, 상기 수지 조성물의 선팽창계수는 글라스 전이온도 이하에서 60×10-6/K 이하이고, 글라스 전이온도 이상에서 140×10-6/K 이하인 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치를 밀봉하기 위한 수지 조성물로서, 상기 수지 조성물의 선팽창계수는 글라스 전이온도 이하에서 60×10-6/K 이하이고, 글라스 전이온도 이상에서 140×10-6/K 이하인 것을 특징으로 하는 반도체 밀봉용 수지 조성물이다.
도 1은 본 발명의 반도체 장치의 한 실시예를 보여 주는 수직 단면도;
도 2는 본 발명의 반도체 장치에 대한 웨이퍼의 한 실시예를 보여 주는 평면도.
본 발명의 반도체 장치는 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진다. 그것은, 도 1 및 도 2에서와 같이, 수지 조성물로 웨이퍼 상태의 반도체 소자를 밀봉하여 소자의 웨이퍼의 전체 표면상에 수지 조성물의 얇은 필름을 형성한 후, 수지로 코팅된 웨이퍼를 개개의 반도체 장치로 절단함으로써 제조된다. 웨이퍼 상태의 반도체 소자에는 외부 전극이 형성되어 있어도 좋다. 본 방법에 따라, IC소자(반도체 소자)와 사이즈가 동일한 IC패키지(소자 사이즈 패키지, CSP)는 효율적이고 값싸게 제조된다. 반도체 장치 제조에서 사용될 웨이퍼의 사이즈는 특별히 한정되지 않고, 여기서는 6인치 웨이퍼, 8인치 웨이퍼, 12인치 웨이퍼등 반도체 장치에 대한 모든 사이즈의 통상의 웨이퍼 어떤 것이라도 사용될 수 있다. 또한, 반도체 장치를 위해 반도체 소자상에 형성될 수지 조성물의 두께는 특별히 한정되지 않고, 일반적으로, 30∼2000㎛, 바람직하게는 30∼300㎛, 더 바람직하게는 30∼150㎛ 두께이다.
본 발명의 반도체 장치에 사용되는 수지 조성물은 글라스 전이온도 이하에서 60×10-6/K 이하의 선팽창계수를 갖고, 글라스 전이온도 이상에서 140×10-6/K 이하의 선팽창계수를 갖는다. 지시된 조건에서 수지 조성물의 선팽창계수가 한정된 범위를 넘으면, 수지 조성물의 필름으로 코팅된 소자 웨이퍼는 뒤틀릴 것이고, 개개의 소자로 편리하게 절단될 수 없다. 또한, 만약 그렇다면, 그 내온도사이클성(temperature cycle resistance) 등 웨이퍼로부터의 소자를 갖는 반도체 장치의 신뢰성은 저하되어 바람직하지 않다.
수지 조성물의 필름으로 코팅한 소자 웨이퍼의 뒤틀림을 더욱 감소시키고 반도체 장치의 내온도사이클성 등의 신뢰성을 향상시키기 위하여, 수지 조성물이 23℃에서 1GPa 내지 30GPa의 휨탄성률(flexural modulus)을 갖는 것이 바람직하다.
수지 조성물은 (글라스 전이온도 이하에서의 선팽창계수)×(23℃에서의 휨탄성률)이 5×10-5GPa/K 와 30×10-5GPa/K의 사이에 있는 것이 더 바람직하다.
본 발명의 수지 조성물은, 상기 특성을 만족하는 한, 특별히 한정되지는 않는다. 이것에 대해, 다양한 열가소성 수지 및 열경화성 수지가 사용될 수 있다. 신뢰성의 관점에서 보면, 특별히 바람직한 것은 열경화성 수지이다. 예를 들면, 에폭시 수지 조성물, 폴리 이미드 수지 조성물, 실리콘 수지 조성물 등이 여기서 사용될 수 있다. 그것들 중 에폭시 수지 조성물이 특히 바람직하다.
일반적으로, 본 발명에서 사용하기 위한 에폭시 수지 조성물은 (A)에폭시 수지, (B)경화제, 및 (C)충전제를 포함하고 있다. 조성물의 배합량은, 에폭시 수지(A)가 0.5 내지 80중량%, 바람직하게는 1 내지 50중량%, 더 바람직하게는 2 내지 30중량%이고, 경화제(B)가 0.5 내지 80중량%, 바람직하게는 1 내지 50중량%, 더 바람직하게는 2 내지 30중량%이고, 충전제(C)가 35 내지 98중량%, 바람직하게는 40내지 95중량%, 더 바람직하게는 45에서 95중량%이다. 배합량이 각 구성 성분에 대하여 한정된 범위를 넘으면, 수지 조성물은 소자 웨이퍼상에 우수한 필름을 형성할 수 없거나, 또는 그 필름을 갖는 반도체 장치의 신뢰성은 좋지 못할 것이다. 이러한 이유로 인해, 한정된 범위를 넘는 것은 바람직하지 못하다.
본 발명의 수지 조성물내의 에폭시 수지(A)는, 1개의 분자에 적어도 2개의 에폭시기를 갖는 한, 특별히 한정되지는 않는다. 예를 들면, 에폭시 수지는 비스페놀형 에폭시 수지, 비스페놀 F형 에폭시 수지, 크레졸-노볼락형 에폭시 수지, 페놀-노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 알리시클릭 에폭시 수지, 선형 알리파틱 에폭시 수지, 노볼락형 에폭시 수지, 다관능 페놀로부터 생산되는 다관능 에폭시 수지, 디클로펜타디엔형 에폭시 수지, 할로겐 에폭시 수지 등을 포함한다. 물론, 크레졸-노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 디클로펜타디엔형 에폭시 수지, 및 트리시드록시페닐메탄형 또는 테트라페닐로레탄형 페놀 등의 다관능 페놀로부터의 다관능 에폭시 수지뿐만 아니라, 4,4′-비스(2,6-에폭시프로폭시)-3,3′, 5,5′-테트라메틸비페닐, 4,4′비스(2,6-에폭시프로폭시)메틸비페닐 등의 비페닐형 에폭시 수지가 신뢰성과 필름 형성 능력의 관점에서 바람직하다.
본 발명의 수지 조성물내의 경화제(B)는, 에폭시 수지(A)와 반응하여 경화시키는 한, 특별히 한정되지는 않는다. 그것의 특별한 예는 페놀-노볼락 수지, 크레졸-노볼락 수지, 페놀-알알킬 수지, 테르펜 골격을 갖는 페놀 수지, 트리시드록시페닐메탄, 비스페놀 A와 레조시놀로부터 생산되는 노볼락 수지 및 레졸 수지, 폴리비닐페놀 등과 같은 폴리페놀 화합물, 헥사하이드로프탈 무수물, 메틸헥사하이드로프탈 무수물, 메틸나드 무수물, 말레 무수물 등과 같은 산 무수물, 및 메틸페닐레네디아민, 디아미노디페닐메탄, 디아미노펜 술폰 등을 포함하고 있다. 물론, 신뢰성과 필름 형성의 관점에서, 분자내 적어도 2개의 페놀 수산기를 갖는 페놀 수지가 특히 바람직하다. 예를 들면, 그들은 페놀-노볼락 수지, 페놀-알알킬 수지, 테르펜 골격을 갖는 페놀, 트리시드록시페닐메탄 등을 포함하고 있다. 둘 또는 그 이상의 경화제(B)가 조합되어 사용될 수 있다. 바람직한 조합으로는 페놀-알알킬 수지와 테르펜-페놀 수지, 및 다관능 페놀 수지와 테르펜-페놀 수지를 들 수 있다.
본 발명의 수지 조성물내의 충전제(C)는 무정형의 실리카, 결정성의 실리카, 칼슘 탄산염, 마그네슘 탄산염, 알루미나, 마그네시아, 점토, 활석, 칼슘 실리케이트, 티타늄 옥사이드, 안티몬 옥사이드, 아스베스토, 글라스 섬유 등을 포함한다. 물론, 조성물의 선팽창계수를 상당히 저하시키고, 조성물의 신뢰성을 향상시키는데 효과적인 무정형의 실리카가 바람직하다. 무정형의 실리카의 예로는, 석영을 녹여서 조제된 용융 실리카 및 다양한 방법으로 조제된 합성 실리카가 있다. 그들은 모암 또는 구 일수 있다.
본 발명의 수지 조성물은, 반도체 장치의 뒤틀림을 감소시키고, 그것의 내온도사이클성을 개선하는데 효과적인 엘라스토머(D)를 포함할 수 있다. 예를 들어, 엘라스토머는 EPR,EPDM,SEBS등과 같은 올레핀 혼성중합체 고무; 니트릴 고무와 같은 디엔 고무, 폴리부타디엔 고무 등; 아크릴 고무, 실리콘 고무, 수정된 실리콘 고무 등을 포함한다. 엘라스토머(D)와는 별도로, 조성물은 스트레스 경감제로서 작용하는 폴리에틸렌 등의 열가소성 수지를 포함할 수도 있다. 특별히 한정되지는 않지만, 본 발명의 수지 조성물내의 엘라스토머 등의 양은 일반적으로 0.05와 20중량% 사이, 바람직하게는 0.1과 10중량% 사이, 더 바람직하게는 0.2와 5중량% 사이에 있는 것이 일반적이다.
본 발명의 수지 조성물은 또한 에폭시 수지(A)와 경화제(B)의 경화 작용을 촉진할 수 있는 경화 촉매를 포함하고 있다. 경화 촉매는 그것이 경화 작용을 촉진 하는 한 특별히 한정되지는 않는다. 예를들면, 2-메틸이미다졸, 2,4-디메틸이미다졸, 2-메틸-4-메틸이미다졸, 2-헵타데실이미다졸 등의 이미다졸 화합물; 트리에틸아민, 벤질디메틸아민, α-메틸벤질디메틸아민, 2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디메틸아미노메틸)페놀, 1,8-디아자바이시크로(5,4,0)운데신-7, 1,5-디아자바이시클로(4,3,0)노네-5 등과 같은 3급 아민 화합물; 지르코늄 테트라메톡사이드, 지르코늄 테트라프로폭사이드, 테트라키스(아세틸아세토나토)지르코늄, 트리(아세틸아세토나토)알루미늄 등과 같은 유기 금속 화합물; 트리페닐포스핀, 트리메틸포스핀, 트리틸포스핀, 트리부틸포스핀, 트리(P-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 트리페닐포스핀-트리페닐보레인, 테트라페닐포스포니움 테트라페닐보레이트 등과 같은 포스핀 화합물을 포함한다. 그것들 중 반응성의 관점에서 바람직한 것은 트리페닐포스핀, 테트라페닐포스포니움 테트라페닐보레이트 및 1,8-디아자바이시클로(5,4,0)운데신-7이다. 수지 조성물의 사용에 의존하여, 혼합된 둘 또는 그 이상의 경화 촉매가 조성물내에 있을 수 있다. 조성물내 촉매의 양은 에폭시 수지 100중량부에 대하여 0.01 내지 10중량부가 바람직하다.
본 발명의 수지 조성물은 결합제, 예를들면 실란 결합제, 타타네이트 결합제 등을 함유할 수도 있다. 조성물의 신뢰성의 관점에서, 조성물에서의 충전제의 표면을 결합제로 사전에 처리하는 것이 바람직하다. 바람직하게는, 본 발명에서 사용하기 위한 실란 결합제는 알콕시기 및 "에폭시기, 아미노기, 메르캅토기 등의 관능기가 결합된 탄화수소기"를 갖고, 양자는 그것을 구성하는 실리콘 원자에 결합되어 있다.
본 발명에서 에폭시 수지는, 할로겐 에폭시 수지등과 같은 할로겐 화합물 ; 포스포 화합물과 같은 난연성물 ; 안티모니 트리옥사이드등과 같은 난연 촉진제 ; 카본 블랙, 아이론 옥사이드등 과 같은 착색제 ; 긴 사슬 지방산, 긴 사슬 지방산 의 에스테르, 긴 사슬 지방산의 아미드, 파라핀 왁스등과 같은 성형 윤활제 ; 및 유기 페록사이드 등과 같은 가교결합제등을 함유한다.
본 발명의 수지 조성물은, 반도체 장치를 그것으로 밀봉하는 단계에서 소자 웨이퍼상에 조성물의 필름이 형성되는 온도에서, 0.1 내지 1500 Pa·S, 바람직하게는 0.5 내지 40 Pa·S ,더 바람직하게는 1 내지 10 Pa·S 의 점도를 갖는다. 소자 웨이퍼의 전체 표면상에 아무 결함이 없는 조성물로 우수한 필름을 효율적이고 균일하게 형성하기 위해 그 범위의 조성물 점도가 바람직하다.
반도체 소자가 형성된 웨이퍼상에 본 발명의 수지 조성물을 도포함으로써 소자 웨이퍼의 전체 표면에 조성물의 얇은 필름을 형성한다. 소자 웨이퍼상에 조성물의 필름을 형성하는 방법은 특별히 한정되지는 않는데, 예를 들면 포팅(potting), 스핀 코팅, 스크린 인쇄(screen printing), 트랜스퍼 성형(transfer molding) 등이 실시가능하다. 특히, 수지 필름을 형성하는 용이성과 형성된 필름의 신뢰성의 관점에서, 트랜스퍼 성형이 바람직하다.
수지 필름과 소자 사이의 접착성을 증가시키기 위하여, 바람직하게는 적어도 0.5 MPa의 압력하에서, 더 바람직하게는 0.5 내지 30 MPa의 압력하에서, 본 발명의 수지 조성물의 필름을 소자 웨이퍼상에 형성한다. 적어도 0.5 MPa의 압력하에서 형성된 필름과 소자 사이의 접착성은 증가하고, 그 결과 필름이 소자로부터 벗겨져 떨어져 나가기가 어렵고, 그 소자를 갖는 반도체 장치의 신뢰성은 증가한다. 또한, 생산 비용도 용이하게 절감된다. 필름 형성을 위한 압력이 30 MPa보다 더 낮기 때문에, 더 이상 성형기의 능력을 올릴 필요가 없고, 생산 비용도 저가를 유지할 수 있다.
압력을 가하여 수지 필름을 형성하기 위해 어떠한 장치도 사용될 수 있지만, 트랜스퍼 성형기와 같은 종래 성형기가 바람직하다.
[실시예]
본 발명은 다음의 실시예와 비교예를 참조로 구체적으로 개시되었고, 거기에서 %는 중량에 대한 것이다.
[실시예 1 ∼32, 비교예 1∼9]
[수지 조성물의 제조]
이하의 충전제, 에폭시 수지, 경화제, 엘라스토머, 및 다른 첨가제가 표 1-4 에 나타내어진 비율로 배합되었고, 건조 상태에서 혼합되었다. 결과 혼합물은 90℃ 의 수지 온도에서, 쌍축 압출 성형기내에서 녹아서 반죽된다. 그렇게 반죽된 후에, 수지 조성물을 얻기 위하여 냉각되고 연마된다.
에폭시 수지(A):

Figure 112004005283826-pct00015
Figure 112004005283826-pct00016
경화제(B):
B-1: 105의 수산기 당량을 갖는 페놀-노볼락 수지
B-2: 175의 수산기 당량을 갖는, 다음과 같은 구조식의 페놀-알알킬 수지
Figure 111999012673278-pct00003
B-3: 97의 수산기 당량을 갖는 트리시드록시페닐메탄
B-4: 175의 수산기 당량을 갖는, 다음과 같은 구조식의 테르펜 골격을 갖는 폴리페놀
Figure 111999012673278-pct00004
B-5: 175의 수산기 당량을 갖는, 다음과 같은 구조식의 테르펜-디페놀 수지
Figure 111999012673278-pct00005
충전제(C): 12㎛의 평균 입경을 갖는 구형의 용융 실리카
엘라스토머(D):
D-1:클레이톤 G1652(SEBS) (쉘 케미칼 가부시키가이샤 제).
D-2:플로비드 HE-5023 (폴리에틸렌,수미토모 세이카 가부시키가이샤 제).
경화 촉진제:트리페닐포스핀.
착색제:카본 블랙.
실란 결합제:N-페닐-
Figure 112004005283826-pct00017
-아미노프로필트리메톡시실란.
[용융 점도의 측정]
수직 유량 테스터를 사용함으로써, 각 수지 조성물의 점도는 180℃ 에서 측정된다.
[선팽창계수의 측정]
트랜스퍼 성형기를 사용함으로써, 각 수지 조성물은, 3 MPa의 트랜스퍼 압력하에서 3분의 성형 시간 동안 180℃의 성형 온도에서 성형되었고, 그후 5시간 동안 180℃의 온도에서 후-경화시켜 테스트 피스를 제조하였다.
각 테스트 피스에서 온도증가와 관련된 디멘젼의 변화는 TMA(thermal mechanical analysis)를 통해 측정되었다. 그 디멘젼 변화에서 나타난 변극점은 테스트된 샘플의 글라스 전이점을 기리킨다. 그 점보다 높지 않은 온도에서의 샘플의 선팽창계수는 α1 으로 표현되었다; 그보다 낮지않은 온도에서의 선팽창계수는 α2로 표현되었다.
[휨탄성률의 측정]
선팽창계수를 측정하기 위한 조건과 동일한 조건으로 휨 테스트 피스가 제조되었고, 23℃에서 3점 휨 테스트가 행해졌다.
[소자 웨이퍼상 수지 조성물의 필름 형성]
트랜스퍼 성형기를 사용함으로써, 수지 조성물의 필름은, 도 2에서와 같이, 180℃ 온도, 표 1-4에서와 같이 변화하는 성형 압력, 그리고 그 압력에서 3분간의 시간에서 6인치 웨이퍼 상에 형성되었다. 그 다음 수지로 코팅된 웨이퍼는 180℃에서 5시간 동안 후-경화되고, 그 특성이 측정되고 평가되었다.
[필름 두께 및 필름 불량율의 측정]
접촉면 거칠기미터와 마이크로미터를 사용함 으로써, 각 웨이퍼에 형성된 수지 조성물의 필름 두께는 측정된다. 5개의 웨이퍼가 하나의 수지 조성물의 샘플을 위해 테스트되었고, 필름 두께는 각 웨이퍼내 40 포인트에서 측정되었다.
필름 불량율은 설정치의 +/-20 % 벗어난 두께의 필름 백분율을 가리킨다.
[웨이퍼 뒤틀림의 측정]
접촉면 거칠기 미터를 사용함 으로써, 수지 조성물의 필름으로 코팅된 각 웨이퍼의 뒤틀림의 정도는 측정된다.
[온도 사이클 테스트]
수지 조성물의 필름으로 코팅된 웨이퍼는, 도 1과 같이 개개의 반도체 장치(10×10㎜)로 절단되고, 각 장치는 -65℃ 내지 150℃의 온도 사이클 테스트를 행하였다. 실시예 1∼8 과 비교예 1∼4 의 샘플은 500 사이클, 실시예 9∼32 와 비교예 5∼9 의 샘플은 1000 사이클로 행해졌다. 테스트 후에, 각 샘플은 육안과 광학 현미경으로 체크되었다. 반도체 소자로부터 벗겨져 나간 수지 필름이 있는 샘플은 NG (not good)로 판정되었다.
테스트 데이타가 표 1∼4 에 보여 졌다.




Figure 111999012673278-pct00006





Figure 111999012673278-pct00007
Figure 112004005283826-pct00018
(계속)
Figure 112004005283826-pct00019
(계속)
Figure 112004005283826-pct00020
Figure 112004005283826-pct00021
표 1과 표 3 에서 보여 주듯이, 반도체 장치의 제조에 사용되는 것으로서, 본 발명의 수지 조성물 샘플은 웨이퍼상에 우수한 필름을 형성한다. 이 경우에, 필름 불량율은 낮고, 코팅된 웨이퍼는 적게 뒤틀린다. 또한, 모든 반도체 장치는 좋은 내온도사이클성을 가졌다. 특히, 본 발명의 수지 조성물 및 반도체 장치가 사용되면, 우수한 내온도사이클성을 갖고 고도로 신뢰할 수 있는 소자-사이즈 패키지가 낮은 비용으로 효율적으로 제조됨을 알 수 있다.
실시예 1∼8 에 있는 데이터로부터, 수지 조성물이 60×10-6/K 이하의 α1과 140×10-6/K 이하의 α2의 선팽창계수를 가질 때, 코팅된 웨이퍼는 적게 뒤틀리고 우수한 내온도사이클성을 가짐을 알 수 있다. 다른 한편으로는, 선팽창계수가 그 값보다 더 큰 수지 조성물로 코팅된 웨이퍼(비교예 1 및 2)는 많이 뒤틀리고 내온도사이클성은 나쁘지 않다.
실시예 9∼32에 있는 데이터로부터, 사용된 수지 조성물의 휨탄성률이 30 GPa 이하이고 조성물의 (α1×휨탄성률) 값이 5∼30×10-5GPa/K 사이에 있을 때, 코팅된 웨이퍼는 거의 뒤틀리지 않고, 더 우수한 내온도사이클성을 가짐을 알 수 있다.
표 2 및 표 4와 같이, 사용된 수지 조성물의 휨탄성률이 30 GPa보다 더 클 때(비교예 샘플), 또는, 휨탄성률이 30 GPa보다 더 크지는 않더라도 조성물의 (α1×휨탄성률) 값이 30×10-5GPa/K보다 더 클때(비교예 6 및 7 의 샘플), 코팅된 웨이퍼는 많이 뒤틀리고 그들의 내온도사이클성은 나쁘다.
α1, α2, 휨탄성률, 및 수지 조성물의 (α1×휨탄성률) 값이 모두 본 발명의 한정된 범위내에 있더라도, 그 용융 점도가 50 Pa·S보다 더 클 때는(비교예 8의 샘플), 필름 불량율이 크고, 코팅된 웨이퍼는 많이 뒤틀리고, 그들의 내온도사이클성은 나쁨을 알 수 있다.
수지 조성물의 배합이 본 발명의 한정된 범위내에 있더라도, 그에 가해진 성형 압력이 0.5 MPa보다 더 낮을 때는(비교예 9의 샘플), 필름 불량율이 크고, 코팅된 웨이퍼는 많이 뒤틀리고, 그들의 내온도사이클성은 나쁨을 알 수 있다.
이상 상술한 바와 같이, 본 발명의 반도체 장치는 높은 신뢰성을 갖고, 특히 소자-사이즈 반도체 패키지에 알맞다. 또한, 본 발명의 반도체 밀봉용 수지 조성물은 소자 웨이퍼상에 우수한 필름을 형성하고, 그 조성물의 필름으로 코팅된 웨이퍼는 뒤틀림이 거의 없다. 그러므로, 그 조성물은 높은 신뢰성을 갖고, 매우 유용하다.

Claims (33)

  1. 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치에 있어서, 상기 수지 조성물은 글라스 전이온도 이하에서 60×10-6/K 이하의 선팽창계수 및 글라스 전이온도 이상에서 140×10-6/K 이하의 선팽창계수를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 소자가 형성된 웨이퍼상에 수지 조성물의 필름을 형성한 후 수지 필름이 코팅된 웨이퍼를 개개의 반도체 장치로 절단함으로써 제조되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 수지 조성물의 필름의 두께가 30∼2000㎛ 인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서, 수지 조성물의 필름의 두께가 30∼300㎛인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 수지 조성물의 필름의 두께가 30∼150㎛인 것을 특징으로 하는 반도체 장치.
  6. 반도체 소자의 한 표면상에 수지 조성물의 필름이 형성되어 이루어진 반도체 장치를 밀봉하기 위한 반도체 밀봉용 수지 조성물에 있어서, 수지조성물은 글라스 전이온도 이하에서 60×10-6/K 이하의 선팽창계수 및 글라스 전이온도 이상에서 140×10-6/K 이하의 선팽창계수를 갖는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  7. 제 6 항에 있어서, 23℃에서 1 GPa 내지 30 GPa의 휨탄성률을 갖는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  8. 제 6 항 또는 제 7 항에 있어서, (글라스 전이온도 이하에서의 선팽창계수)×(23℃에서의 휨탄성률)의 값이 5×10-5 GPa/K 내지 30×10-5 GPa /K인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  9. 제 6 항 또는 제 7 항에 있어서, 소자가 형성된 웨이퍼상에 수지 조성물의 필름을 형성한 후 수지 필름으로 코팅된 웨이퍼를 개개의 반도체 장치로 절단함으로써 반도체 장치가 제조되는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  10. 제 6 항 또는 제 7 항에 있어서, 외부 전극이 형성된 소자 웨이퍼상에 수지 조성물의 필름을 형성한 후 수지 필름으로 코팅된 웨이퍼를 개개의 반도체 장치로 절단함으로써 반도체 장치가 제조되는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  11. 제 6 항 또는 제 7 항에 있어서, 에폭시(A), 경화제(B), 및 충전제(C)를 포함하고, 그 수지 조성물 중의 배합량은 에폭시 수지(A)가 0.5∼80중량%, 경화제(B)가 0.5∼80중량%, 충전제(C)가 35∼98중량%인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  12. 제 6 항 또는 제 7 항에 있어서, 에폭시 수지(A), 경화제(B), 및 충전제(C)를 포함하고, 그 수지 조성물 중의 배합량은 에폭시 수지(A)가 1∼50중량%, 경화제(B)가 1∼50중량%, 충전제(C)가 40∼95중량%인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  13. 제 6 항 또는 제 7 항에 있어서, 에폭시 수지(A), 경화제(B), 및 충전제(C)를 포함하고, 그 수지 조성물 중의 배합량은 에폭시 수지(A)가 2∼30중량%, 경화제(B)가 2∼30중량%, 충전제(C)가 45∼95중량%인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  14. 제 11 항에 있어서, 에폭시 수지(A)는 적어도 하나의 비페닐형 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  15. 제 11 항에 있어서, 에폭시 수지(A)는 적어도 하나의 디시클로펜타디엔형 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  16. 제 11 항에 있어서, 에폭시 수지(A)는 다관능 페놀로부터 생산되는 적어도 하나의 다관능 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  17. 제 11 항에 있어서, 에폭시 수지(A)는 적어도 하나의 나프탈렌형 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  18. 제 11 항에 있어서, 경화제(B)는 분자내에 적어도 2개의 페놀성 수산기를 갖는 적어도 하나의 페놀 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  19. 제 11 항에 있어서, 경화제(B)는 적어도 하나의 페놀-노볼락 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  20. 제 11 항에 있어서, 경화제(B)는 적어도 하나의 페놀-알알킬 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  21. 제 11 항에 있어서, 경화제(B)는 적어도 하나의 테르펜-페놀 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  22. 제 11 항에 있어서, 경화제(B)는 적어도 하나의 다관능 페놀 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  23. 제 11 항에 있어서, 경화제(B)는 테르펜-페놀 수지 및 페놀-알알킬 수지를 필수 성분으로서 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  24. 제 11 항에 있어서, 경화제(B)는 적어도 하나의 테르펜-페놀 수지 및 적어도 하나의 다관능 페놀 수지를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  25. 제 6 항 또는 제 7 항에 있어서, 수지조성물 중에 적어도 하나의 엘라스토머(D)를 포함하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  26. 제 6 항 또는 제 7 항에 있어서, 반도체 장치를 밀봉하는 공정에서 트랜스퍼 성형에 의해 반도체 소자의 표면상에 수지 조성물의 필름이 형성되는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  27. 제 6 항 또는 제 7 항에 있어서, 반도체 장치를 밀봉하는 공정에서 반도체 소자의 표면에 수지 조성물의 필름을 형성하는 때의 온도에서의 그 수지 조성물의 점도가 0.1∼1500 Pa·S 인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  28. 제 6 항 또는 제 7 항에 있어서, 반도체 장치를 밀봉하는 공정에서 반도체 소자의 표면에 수지 조성물의 필름을 형성하는 때의 온도에서의 그 수지 조성물의 점도가 0.5∼40 Pa·S 인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  29. 제 6 항 또는 제 7 항에 있어서, 반도체 장치를 밀봉하는 공정에서 반도체 소자의 표면에 수지 조성물의 필름을 형성하는 때의 온도에서의 그 수지 조성물의 점도가 1∼10 Pa·S 인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  30. 제 6 항 또는 제 7 항에 있어서, 반도체 장치를 밀봉하는 공정에서 반도체 소자의 표면상에 수지 조성물의 필름을 형성할 때에, 0.5∼30 MPa의 압력을 가하는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  31. 제 6 항에 있어서, 수지조성물의 필름 두께가 30∼2000 ㎛ 인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  32. 제 6 항에 있어서, 수지 조성물의 필름 두께가 30∼300 ㎛인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  33. 제 6 항에 있어서, 수지 조성물의 필름 두께가 30∼150 ㎛ 인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
KR1019997009284A 1998-02-09 1999-02-08 반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물 KR100553841B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4288998 1998-02-09
JP98-42889 1998-02-09
PCT/JP1999/000539 WO1999040626A1 (fr) 1998-02-09 1999-02-08 Dispositif a semi-conducteur et son procede de production, et composition de resine d'etancheite de semi-conducteur

Publications (2)

Publication Number Publication Date
KR20010006204A KR20010006204A (ko) 2001-01-26
KR100553841B1 true KR100553841B1 (ko) 2006-02-24

Family

ID=12648610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009284A KR100553841B1 (ko) 1998-02-09 1999-02-08 반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물

Country Status (4)

Country Link
US (1) US6361879B1 (ko)
KR (1) KR100553841B1 (ko)
TW (1) TW436497B (ko)
WO (1) WO1999040626A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611548B1 (ko) * 2000-03-29 2006-08-10 닛토덴코 가부시키가이샤 반도체 장치, 그 제조 공정 및 에폭시 수지 조성물을포함하는 태블릿
KR100565421B1 (ko) * 2000-07-27 2006-03-30 제일모직주식회사 반도체 소자 밀봉용 에폭시 수지 조성물
WO2002050153A1 (fr) * 2000-12-18 2002-06-27 Mitsubishi Rayon Co.,Ltd. Composition de resine epoxy ignifuge, et preimpregnes et materiaux composites renforces par des fibres, fabriques a l'aide de cette composition
JP2002212537A (ja) * 2001-01-24 2002-07-31 Sony Chem Corp 接着剤及び電気装置
WO2003005118A1 (en) * 2001-07-02 2003-01-16 Loctite Corporation Epoxy-based composition
KR100480946B1 (ko) * 2001-12-28 2005-04-07 제일모직주식회사 내크랙성 및 열전도율이 향상된 반도체 소자 밀봉용에폭시 수지 조성물
US7884995B2 (en) * 2007-06-27 2011-02-08 Gentex Corporation Electrochromic device having an improved fill port plug
US8345345B2 (en) 2007-06-27 2013-01-01 Gentex Corporation Electrochromic device having an improved fill port plug
WO2014151083A1 (en) 2013-03-15 2014-09-25 Gentex Corporation Fill port plugs for electrochromic devices
US9454054B2 (en) 2013-11-18 2016-09-27 Magna Mirrors Of America, Inc. Electro-optic mirror element and process of making same
JP6520872B2 (ja) 2016-09-01 2019-05-29 信越化学工業株式会社 半導体封止用熱硬化性樹脂組成物

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689805B2 (ja) * 1991-02-26 1997-12-10 東レ株式会社 半導体封止用エポキシ樹脂組成物
JP2526747B2 (ja) * 1991-05-21 1996-08-21 信越化学工業株式会社 エポキシ樹脂組成物及び半導体装置
JP3261845B2 (ja) * 1993-12-20 2002-03-04 信越化学工業株式会社 半導体装置
JPH0870089A (ja) * 1994-08-30 1996-03-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH08157561A (ja) * 1994-12-01 1996-06-18 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2616498B2 (ja) * 1995-11-27 1997-06-04 東レ株式会社 半導体装置

Also Published As

Publication number Publication date
TW436497B (en) 2001-05-28
WO1999040626A1 (fr) 1999-08-12
KR20010006204A (ko) 2001-01-26
US6361879B1 (en) 2002-03-26

Similar Documents

Publication Publication Date Title
KR101081619B1 (ko) 에폭시 수지 조성물 및 반도체장치
KR101076977B1 (ko) 반도체 봉지용 수지 조성물 및 반도체장치
KR100582037B1 (ko) 반도체 장치
KR100553841B1 (ko) 반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물
JPH04300914A (ja) エポキシ樹脂組成物及び半導体装置
JP2002356538A (ja) 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JP2006233016A (ja) エポキシ樹脂組成物及び半導体装置
KR100663680B1 (ko) 에폭시 수지 조성물 및 반도체 장치
JP4622221B2 (ja) エポキシ樹脂組成物及び半導体装置
KR100706675B1 (ko) 에폭시계수지 조성물 및 반도체장치
JPH11263826A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2004352939A (ja) 液状封止樹脂及びそれを用いた半導体装置
JP4017953B2 (ja) エポキシ樹脂組成物及びそれを用いた半導体装置、精密部品
JP2009176824A (ja) モジュール基板、及びカメラモジュール
JPH08127636A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2006176555A (ja) エポキシ樹脂組成物及び半導体装置
JP2005154717A (ja) エポキシ樹脂組成物及び半導体装置
JPH11289034A (ja) 半導体装置および半導体封止用樹脂組成物
JP2000022049A (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置封止用エポキシ樹脂組成物
JP4013028B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4033990B2 (ja) 樹脂封止型半導体装置および半導体装置封止用樹脂組成物
JP4736406B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4014307B2 (ja) 半導体封止用樹脂組成物
JP3206317B2 (ja) エポキシ樹脂組成物の製造法及びエポキシ樹脂組成物
JPH04300915A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee