KR100507253B1 - 패턴 형성 방법, 마스크의 제조 방법 및 lsi의 제조 방법 - Google Patents

패턴 형성 방법, 마스크의 제조 방법 및 lsi의 제조 방법 Download PDF

Info

Publication number
KR100507253B1
KR100507253B1 KR10-2005-0016123A KR20050016123A KR100507253B1 KR 100507253 B1 KR100507253 B1 KR 100507253B1 KR 20050016123 A KR20050016123 A KR 20050016123A KR 100507253 B1 KR100507253 B1 KR 100507253B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
dimensional variation
lsi
correction
Prior art date
Application number
KR10-2005-0016123A
Other languages
English (en)
Other versions
KR20050033872A (ko
Inventor
다까유끼 아베
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050033872A publication Critical patent/KR20050033872A/ko
Application granted granted Critical
Publication of KR100507253B1 publication Critical patent/KR100507253B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명의 패턴 형성 방법은, 패턴 형성을 위해 사용하는 장치군을 이용하였을 때의 대국적인 치수 변동 특성을 미리 조사해두고, 상기 장치군을 이용하여 시료 상에 패턴을 형성할 때에, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 분할하고, 상기 치수 변동 특성을 이용하여 상기 작은 영역마다의 패턴의 치수를 보정하고, 이 보정 정보에 기초하여 상기 작은 영역마다 일률적인 치수 보정으로 원하는 패턴을 형성하는 것을 특징으로 한다.

Description

패턴 형성 방법, 마스크의 제조 방법 및 LSI의 제조 방법{PATTERN FORMING METHOD, MASK FABRICATING METHOD AND LSI FABRICATING METHOD}
본 발명은 피처리 기판 상에 원하는 패턴을 형성하기 위한 패턴 형성 방법에 관한 것이다. 본 발명은, 특히 보정한 패턴을 기초로 마스크를 제조하기 위한 마스크의 제조 방법에 관한 것이다. 또한, 본 발명은 패턴을 보정한 마스크를 기초로 웨이퍼 상에 LSI 패턴을 형성하기 위한 LSI의 제조 방법에 관한 것이다.
LSI의 제조에 있어서는, 우선 마스크 묘화 장치 등을 이용하여, LSI 패턴에 상당하는 개구 또는 차광 패턴을 갖는 마스크가 제작된다. 계속해서, 광 스테퍼 혹은 스캐너를 이용하여, 마스크 상의 패턴이 웨이퍼 상의 레지스트에 전사된다. 이 후에 현상, 에칭 등의 각종 공정을 거쳐 1층의 패턴이 제작된다. 이러한 패턴 제작 공정을 반복하여 LSI가 제조된다. 또한, 마스크의 제조에 있어서도, 마스크 묘화 장치에 의한 마스크 상의 레지스트의 노광, 레지스트의 현상, COG(Cr On Glass)의 에칭 등의 몇몇 공정을 거쳐서 마스크가 제조된다.
현재, 마스크의 묘화에는, 주로 전자선 노광 장치가 이용되고 있지만, 광이 이용되는 경우도 있다. 또한, 마스크 상의 패턴을 웨이퍼 상에 전사하는 장치에서는 일반적으로 광이 이용되지만, 전자선이나 X선을 이용하는 기술도 연구되고 있다. 모두, 불과 LSI의 1층분의 패턴 형성에서 조차도, 상기한 바와 같은 여러가지 공정을 거치게 된다.
이러한 공정을 거쳐 제작된 LSI 패턴, 혹은 마스크 상의 패턴에는, 다음과 같은 문제가 있다. 이 문제는 "국소적으로 보면 각 패턴은 거의 균일하게 마무리되어 있지만(국소적으로는 설계 치수와의 차가 거의 동일하지만), 마스크 전체 혹은 웨이퍼 내에 형성된 칩의 내부 전체로 보면 패턴 치수가 서서히 변화한다(설계 치수와의 차가 칩 내부에서 완만하게 변화한다)"는 문제가 있다.
이러한 형태를, 도 1에 모식적으로 도시한다. 웨이퍼 상의 칩 내 위치가 가까운 경우(이하, 「국소적이다」라고 칭함)는 설계 치수와의 차가 작다. 그러나, 칩 내 위치가 넓은 범위(이하, 「대국적이다」라고 칭함)에서는 설계 치수와의 차가 커져 있다. 여기서, 도 1에 도시하는 오차의 분포는, 도 2의 (a) 내지 도 2의 (c)에 도시한 바와 같은, 패턴에 의존한 치수 오차와 위치에 의존한 치수 오차를 더한 분포로 되어 있다. 도 2의 (a)는 라인 & 스페이스 패턴이다. 도 2의 (b)는 패턴 밀도에 따른 치수 변화분을 나타내고 있다. 도 2의 (c)는 이차원 평면 위치에서의 치수 변화를 도시하고 있다.
유사한 문제로서, 전자선 노광 장치로 마스크 묘화를 행할 때에 생기는 "번짐"라고 불리는 현상이 있다. 번짐이란, 전자가 마스크 상의 레지스트를 노광한 후, 기판에서 반동되어 장치의 스테이지 상부에 되돌아가고, 거기에서 재차 반사하여 레지스트를 노광하는 현상이다. 이 현상이 발생시키는 결과는, 상술한 대국적인 치수 변화와 유사하여, 수 ㎝의 정도로 서서히 치수가 변화해 간다. 따라서, "번짐" 현상은 마스크 상의 대국적인 패턴 치수 열화 요인 중 하나이다.
이 "번짐"의 문제에의 대처책으로서, 장소마다 조사량을 조정하는 기술이 제안되어 있다(번짐 보정). 이 방법에서는, 치수 변동을 보정하기 위한 장소마다 조사량을 사전에 계산기 등으로 구해두고, 그것을 기초로 조사량을 변화시키는 것으로, 번짐 현상을 보정(정확하게는 억제)한다. 여기서, 조사량의 산출은 마스크를 작은 영역으로 구획하고, 그 안의 패턴의 밀도를 산출하여 이것을 이용한다. 그러나, 다음에 설명한 바와 같이, 이 번짐 보정의 방법은 대국적 치수 변동의 문제에 대한 충분한 해결 수단으로는 될 수 없다.
우선, 첫째로 이 방법은, 전자선 노광 장치에 의한 마스크 묘화에서의 번짐의 보정만을 위한 방법이다. 즉, 조사량 변동을 효과적으로 억제하는 방법이다. 그 때문에, 프로세스 중 발생하는 대국적 치수 오차를 보정할 수 없고, 이것을 무리하게 행한다면, 근접 효과 보정의 정밀도 등을 열화시킨다. 따라서, 웨이퍼 상에 LSI 패턴을 형성하는 경우나, 레티클 작성 시의 에칭으로 생기는 오차를 보정하는 경우에는 이 방법을 그대로 적용하기에 불충분하다.
두 번째 문제로서, 정밀도 및 계산 시간 상의 문제가 있다. 전자선 노광 장치에 있어서는, 번짐 현상 외에, 근접 효과라고 불리는 다른 치수 열화 요인이 있다. 이것은 30㎛ 정도의 영역에 영향을 미치게 하는 비교적 국소적인 치수 열화 요인이지만, 거기에서 발생하는 치수 오차는, 100㎚ 정도로, 상기한 대국적 치수 변동보다도 훨씬 크다. 이 근접 효과를 보정할 때에도, 장소에 따라 조사량을 변화시키는 방법이 이용된다.
즉, 상기한 번짐 보정이나 근접 효과 보정 모두, 장소마다 조사량을 변화시켜 보정을 행하는 방식을 채용하고 있다. 따라서, 모두 정확하게 보정 처리하기 위해서는, 양자를 동시에 고려하여 최적의 조사량을 계산할 필요가 있다. 이 방식을 실시하기 위해서는, 근접 효과 보정이 미치는 범위보다도 훨씬 작은 영역(예를 들면 1㎛×1㎛)마다 최적 조사량을 산출할 필요가 있다. 또한, 번짐의 영향이 미치는 범위(예를 들면, 수 ㎝각)의 모든 패턴의 영향을 고려할 필요가 있다.
현재, 근접 효과 보정만이면, 전용 회로를 이용하여 최적 조사량의 계산이 행해지고 있다. 최적 조사량의 계산에 요하는 시간은 1 시간 정도이다. 한편, 번짐 영향이 미치는 거리는 근접 효과의 영향이 미치는 거리의 30배 이상이다. 계산량, 계산 시간은 면적의 제곱에 비례하기 때문에, 30×30배로 약 1000배의 계산 시간을 요한다. 즉, 근접 효과 보정과 번짐 보정을 동시에 계산 처리하기 위해서는, 현재 근접 효과 보정에 이용되어 있는 전용 회로가 이용될 수 있다고 해도, 그 시간은 약 1000 시간, 즉 약 2개월이 걸리게 된다.
그 때문에, 종래의 번짐 보정의 방식으로는, 다음과 같은 방법이 채용되고 있다. 번짐 보정에서는, 근접 효과 보정의 결과를 무시하고 패턴의 밀도만으로 조사량을 산출한다. 근접 효과 보정에서는 번짐의 영향을 무시하여 묘화 장치 내부에서 실시간 처리하여 조사량을 산출한다. 번짐 보정용 조사량과 근접 효과 보정의 조사량을 조합하여, 최종적인 조사량을 산출하여 보정을 행한다. 이러한 방법을 이용하면, 근접 효과 보정과 번짐 보정과의 상호의 관계, 의존성을 무시하게 되기 때문에, 그것에 의하여 오차가 생긴다. 이 때문에, 번짐 보정에는 오차가 발생하여, 대국적 치수 변동에 대한 효과는 오차를 겨우 1/4로 억제하는 정도에 불과하다. 이와 같이 해서는, 현재 및 장래 필요하게 될 정밀도를 만족시키지 못한다.
이와 같이 종래, 마스크나 LSI의 제조에 있어서는, 복수의 제조 장치를 이용함과 함께 복수의 공정을 거침으로써, 이것에 기인하여 대국적 치수 변동이 생기는 것을 회피할 수 없다. 그리고, 이 대국적 치수 변동을 높은 정밀도로 보정하는 것은 곤란하다.
본 발명의 목적은, 마스크 및 LSI 제조 시에 종합적으로 발생하는 대국적 치수 변동을 높은 정밀도로 보정할 수가 있어, 보다 고정밀도의 마스크나 LSI를 제조할 수 있는 패턴 형성 방법을 제공하는 것에 있다.
본 발명의 제1 국면에 따른 패턴 형성 방법은, 패턴 형성을 위해 사용하는 장치군을 이용하였을 때의 대국적인 치수 변동 특성을 장치마다 조사하고, 상기 장치군을 이용하여 시료 상에 패턴을 형성할 때에 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 분할하고, 상기 치수 변동 특성을 이용하여 상기 작은 영역마다의 패턴 치수의 보정 정보를 취득하고, 취득한 보정 정보에 기초하여 원하는 패턴을 형성하는 것을 특징으로 한다. 여기서, 대국적 치수 변동을 조사하는 것은 웨이퍼 상의 칩 혹은 복수의 칩 내에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계의 두가지 상관 관계를 조사하는 것을 포함하는 것이 바람직하다.
본 발명의 제2 국면에 따른 마스크의 제조 방법은, 마스크의 제조에 사용하는 장치군을 이용하였을 때의 상기 마스크 상의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계를 조사하고, 상기 장치군을 이용하여 마스크를 제작할 때에, 상기 각 상관 관계의 데이터를 이용하여 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하고, 상기 보정한 패턴 치수에 기초하여 마스크에 원하는 패턴을 형성하는 것을 특징으로 한다.
본 발명의 제3 국면에 따른 LSI의 제조 방법은, LSI의 제조 공정에 사용하는 장치군을 이용하였을 때의 웨이퍼 상의 칩 혹은 칩군 내에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계를 조사하고, 상기 장치군을 이용하여 LSI를 제작할 때에, 상기 각 상관 관계의 데이터를 이용하여, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하고, 상기 보정한 패턴 치수에 기초하여 상기 마스크에 소망 패턴을 형성하고, 상기 원하는 패턴을 형성한 마스크를 이용하여, LSI를 제조하는 것을 특징으로 한다.
본 발명의 제4 국면에 따른 마스크의 제조 방법은, 마스크의 제조에 사용하는 복수의 장치 중의 적어도 하나를 이용할 때의 마스크 상에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계를 조사하고, 상기 각 장치를 이용하여 마스크를 제작할 때에 상기 각 상관 관계의 데이터를 이용하여 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하고, 상기 보정한 패턴 치수에 기초하여 마스크에 소망 패턴을 형성하는 것을 특징으로 한다.
본 발명의 제5 국면에 따른 LSI의 제조 방법은, LSI의 제조에 사용하는 복수의 장치 중의 적어도 하나를 이용할 때의 웨이퍼 상의 칩 혹은 칩군 내에서의 위치와 치수 변동과의 제1 상관 관계 및 패턴의 특성과 치수 변동과의 제2 상관 관계를 조사하고, 상기 각 장치를 이용하여 LSI를 제조할 때에 상기 각 상관 관계의 데이터를 이용하여, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하고, 상기 보정한 패턴 치수에 기초하여 마스크에 소망 패턴을 형성하고, 상기 원하는 패턴을 형성한 마스크를 이용하여, LSI를 제조하는 것을 특징으로 한다.
여기서, 상기한 각 국면의 바람직한 실시 양태는 이하와 같다. 또, 이하의 실시 형태는, 단독으로 적용해도 되고, 적절하게 조합하여 적용해도 된다.
(1) 대국적 치수 변동의 특성을 조사하기 위해서, 패턴 형성을 위해 사용하는 장치군, 혹은 해당 장치군과 특성을 거의 동일하게 하는 다른 장치군을 이용한 때의 대국적 치수 변동의 특성을 조사하는 것.
(2) 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역으로서, 치수 변동이 허용치 이내가 되는 크기를 선택하는 것.
(3) 상기 보정은 상기 작은 영역 단위로 행해지는 것.
(4) 상기 상관 관계를 조사하는 것은 상기 제1 및 제2 상관 관계를 구하는 작업을 거의 모든 공정에 대하여 행하고, 각각의 공정에서의 제1 및 제2 상관 관계로부터 전 공정에서의 제1 및 제2 상관 관계를 구하는 것을 포함하는 것.
(5) 치수 변동은 1㎝ 오더의 넓은 범위에서의 치수 변동인 것.
각 국면에서는 치수 변동의 기준보다도 작은 영역마다 그 내부의 패턴의 치수를 보정함으로써, 상기한 대국적 치수 변동을 보정한다. 이것에 의해서, 번짐 보정의 방식으로 생긴 근접 효과 보정 등 다른 보정과의 상호 작용을 회피한 고정밀도의 보정을 실현할 수 있다. 또한, 각 장치, 각 공정에서 발생하는 대국적 오차는 서로 거의 독립적으로 보정 가능하다. 또한, 실용상 문제없는 레벨로, 각 장치, 각 공정에서 발생하는 대국적 치수 오차는 위치에만 의존하는 기여와 패턴에 의존하는 기여로 분리할 수 있다. 그리고, 각각을 거의 독립적으로 보정함으로써 고정밀도의 보정을 실현하는 것이 가능해진다.
구체적인 보정 방식으로서는, 각 장치, 각 공정에서 발생하는 대국적 오차 및 모든 공정을 거쳐서 발생하는 대국적 오차를 적어도 위치에만 의존하는 기여와 패턴에 의존하는 기여로 분리하고, 이들을 이용하여 국소적으로 패턴을 변형한다. 이것에 의해서, 대국적 치수 변동을 보정하는 것이 가능해진다.
<발명의 실시 형태>
우선, 발명의 실시 형태를 설명하기 전에, 본 발명의 기본 원리에 대하여 설명해 둔다.
대국적 치수 변동이 생기는 원인은, 몇몇이 생각된다. 확인된 원인이나 상정되는 원인을 열거하면 이하와 같이 된다.
(A) 마스크 제작까지의 공정
① 전자선 노광 장치 내에서 레티클에 전자를 조사했을 때, 레티클에서 반사된 전자가 노광 장치 챔버의 상부에서 반사하여, 재차 레티클 상의 레지스트를 노광한다.
② 에칭 시의 패턴 밀도 의존성이 있다. 즉, 레지스트 상의 패턴 밀도에 의존하여 에칭 용매에 용출하는 크롬의 밀도가 변화하고, 이 용매 내의 크롬 밀도가 크롬의 용해 속도를 변화시킨다. 마스크를 드라이 에칭할 때에, 로딩 효과가 나타나 패턴 밀도에 의존하여 에칭 속도가 변화한다. 그 결과 크롬의 치수가 장소에 따라 변화한다.
③ 현상 시에, 2)와 마찬가지의 현상이 레지스트의 현상 시에도 생길 가능성이 있다.
④ 전자선 노광 장치 내에서 레티클이 수평하게 지지되지 않고, 약간 기울게 하기 위해서 장소에 따라 치수가 변화한다.
⑤ 레티클 상의 치수가 정확하게 형성되어 있어도, 스테퍼에 레티클을 세트할 때, 그것이 웨이퍼에 대하여 완전히 평행하게 지지되지 못한다. 그 때문에 웨이퍼 상에서 치수가 장소에 따라 변화한다.
(B) 마스크를 이용하여 웨이퍼 상에 LSI를 제작하기까지의 공정
① 마스크를 이용하여, 스테퍼 혹은 스캐너 등의 전사 장치에서 마스크 상의 패턴을 웨이퍼 상의 레지스트에 전사할 때에, 전사 장치 내부의 조립 오차 등이 광학계의 비대칭성을 야기한다. 그 때문에, 장소에 의존한 치수 변동을 야기한다.
② (B)의 ①의 공정 후에, 레지스트의 현상을 행하는데, (A)의 ③ 공정과 마찬가지로, 패턴 밀도 등에 의존하여 치수가 변동할 가능성이 있다.
③ 레지스트를 마스크로 베이스 기판을 에칭할 때, 로딩 효과에 의해 치수가 패턴에 의존한다. 또한, 에칭 장치의 특성에 의해서, 장소에 의존하여 치수가 변동한다.
④ 다마신 프로세스 등으로 LSI 제조할 때에, 케미컬 메카니컬 폴리싱(CMP)의 공정에서, 패턴의 밀도 의존성이 나타난다.
상기한 바와 같이, 대국적 치수 변동이 생기는 원인으로서, 여러가지 원인이 생각된다. 이들에 공통되는 특징은, 영향이 미치는 범위, 즉 치수 변동이 생기는 영역의 단위가 ㎝ 정도 혹은 그 이상으로 된다고 하는 점에 있다. 반대로 말하면, 수 10∼수 100㎛로 작은 영역 내를 국소적으로 보면, 그 영역 내에서는 치수 변화는 균일하다고 간주해도 된다. 따라서, 영역마다 보정을 행해도 된다. 이것이 본 발명 방식의 "치수 변동 거리(소정의 치수 변동이 생기는 거리)의 기준보다도 작은 영역마다 보정"할 수 있는 것을 보증한다.
또한, 대국적 변동의 보정을 행할 때, 장소마다 조사량을 변화시키는 것은 아니고, 치수를 도형마다 보정시킨다. 한편, 근접 효과 보정은 조사량을 변화시켜 보정된다. 그 때문에, 본 발명의 대국적 치수 변동의 보정과, 근접 효과 보정 사이에는 상호 작용이 생기지 않기 때문에 종래의 번짐 보정과 같은 보정 항목 사이의 상호 작용은 존재하지 않는다.
상기한 각 원인을 서로 거의 독립적으로 보정하는 것이 바람직하다는 것을, 이하에 나타낸다. 우선, 각 요인, 사상 그 자체는 제1 근사의 범위에서 서로 거의 독립적이라고 생각해도 된다. 단, 사상은 독립적이라고 해도, 모두 치수 변동에 영향을 주기 때문에, 치수 상에서는 상호의 영향이 나타난다. 이 상호의 영향을 추정하면, 이하와 같이된다. 일례로서, 대국적 치수 변동이 전부, (A) (마스크 제작 시 혹은 웨이퍼 제작 공정에서의) 에칭 장치의 불균일성에 기인하는 장소 의존의 치수 변동과, (B) 마스크 묘화 장치 기인의 밀도 의존의 치수 변동에 따라 생긴다고 가정한다. 또한, 대국적 치수의 변동폭을 20㎚로 가정한다.
(A)와 (B) 중, 한쪽의 영향이 가령 제로이면, 상호의 영향도 제로가 된다. 따라서, (A)와 (B)의 상호의 영향이 최대가 되는 것은, (A)의 영향과 (B)의 영향이 거의 동일한 경우라고 생각해도 된다. 따라서, (A)에 의한 변동폭과 (B)에 의한 변동폭을 모두 10㎚로 한다. 이것을 ±로 나타내면, 각각 ±5㎚가 된다.
여기서, 임의의 장소 (x, y)에서, (A)의 에칭에 의해서 생기는 장소에 따른 치수 변동을 p(x, y)로 한다. 단, -5㎚≤p(x, y)≤5㎚이다. 그 장소에 마스크 상에서의 설계로서, 조사부 a㎛, 비조사부 (m-a)㎛, 피치 m㎛의 라인 & 스페이스 패턴이 있는 것으로 한다. 이 경우, 장소 의존에 의해, 조사부의 치수는 a로부터 {a+p(x, y)}가 되고, 비조사부의 치수는 반대로 {m-a-p(x, y)}가 된다. 이 때문에, 밀도 p는 a/m에서 {a+p(x, y)}/m으로 변화한다.
이 경우의 치수 변화율은,
가 되고, 상대 오차는 p(x, y)/a가 된다.
여기서, 상대 오차의 최악의 값을 생각한다. a는 마스크 상에서의 설계 치수 정도이고, 분모이다. 따라서, 상대 오차의 최악의 값을 조사하기 위해서는, a의 하한치를 선택하면 된다. 현재의 최선단 개발품의 디자인 룰은 웨이퍼 상에서 90㎚로 되고, 마스크 상에서는 그 4배, 즉 360㎚가 된다. 이것을 a의 하한치로서 채용하여, 전형치로 한다. p(x, y)는 장소에 의존하여 변동하는 치수 오차이다. 이 상한치로서, 상기 ±5㎚를 채용하면 된다. 이에 따라, 상대 오차의 최대치로서, ±5㎚/360㎚가 얻어진다. 즉, 상대 오차는 겨우 ±1.4% 밖에 지나지 않는다.
여기서, 밀도가 변화함으로써 생기는 치수의 변동폭으로서 위에서 설명한 ±5㎚를 채용한다. 밀도의 상대 오차는 최대로 1.4%이기 때문에, 이것에 기인하는 치수 오차는 ±5㎚의 1.4% 정도라고 생각하면 된다. 이 양은 ±0.07㎚에 불과하다. 이 값은, 충분히 작기 때문에 무시해도 된다.
이 때문에, 각 원인에 따른 오차를 독립적으로 보정해도, 독립적으로 보정한 것에 의한 오차는 ±0.07㎚에 불과하기 때문에, 무시해도 된다. 즉, 각각의 오차는 독립적으로 보정해도 되는 것을 알 수 있다. 이 논의를 일반화하면, 2개의 요인의 상호의 영향은, {((A)에 의한 상대 오차)×((B)에 의한 상대 오차)×설계 치수} 정도인 것을 알 수 있다.
상기한 논의는, 각 요인의 상호의 영향을, 다른 장치 사이에서의 위치 의존성과, 패턴 의존성과의(치수 상의) 상관으로서 논의하고 있지만, 동일 장치에서도 논의는 동일하다. 즉, 어떤 장치에서의 위치 의존성과 패턴 의존성도 서로 독립적으로 보정해도 된다. 또한, 2종의 장치의 사이(예를 들면 마스크 묘화 장치와 에칭 장치)의 위치 의존성에 대해서도, 위와 마찬가지로 논의하면, 서로에서 미치는 영향은 {(장치 1에 의한 위치 의존의 치수 변동의 상대 오차)×(장치 2에 의한 위치 의존의 치수 변동의 상대 오차)×치수} 정도인 것을 알 수 있다. 즉, 다른 장치의 사이에서의 패턴 의존성에 대해서도, 마찬가지로 독립적이라고 생각해도 된다.
위에서는, 2 항목만이 대국적 치수 변동에 기여한다고 하였지만, 실제는 다른 영향도 기여하여 종합적으로 변동폭 20㎚가 된다. 이 경우, 개개의 영향은 앞에서 설명한 바와 같이 10㎚보다도 작아진다. 그 때문에 요인 간의 영향은 상기 고찰보다도 더 작아진다. 따라서, 요인 간의 영향은 무시해도 된다. 반대로 말하면, 요인마다 독립적으로 치수를 보정해도 문제없다. 또한, 각 요인을 통합한 "위치 의존에 의한 오차"와 각 요인을 통합한 "밀도 의존에 의한 오차"를 독립적으로 치수 보정해도 된다.
이상의 논의는, 주로 마스크 상에서 논의하고 있지만, 마스크 제작에 한정된 것은 아니다. LSI 제작 공정에서도 논의와 결론은 동일하다. 치수의 위치 의존성에 대해서는, 마스크 상에서의 위치 의존성으로부터 웨이퍼 상에서의 칩 내부에서의 위치 의존성으로 바꿔 읽으면 된다. 또한, 밀도 의존성에 대해서는, 마스크 상에서의 패턴 밀도 의존성으로부터, 웨이퍼 상에서의 칩 내부에서의 패턴 밀도 의존성으로 바꿔 읽으면 된다. 단, 이 때, 웨이퍼 상에서의 치수는 레티클 상에서의 치수의 1/4이 되기 때문에, 상기한 마스터 상에서의 오차의 상한치 0.15㎚는 웨이퍼 상에서는 0.04㎚가 된다. 선단 개발품의 웨이퍼 상에서의 설계 치수인 90㎚와 비교하면, 그 오차는 0.04% 정도에 불과하다. 즉, LSI 제작 공정에서도 동일하게, 위치 의존의 오차와 장소 의존의 오차를 독립적으로 보정해도 문제가 없다는 것을 이상의 논의로부터 알 수 있다.
이상에서는, 1차 근사의 범위에서 각 오차 요인은 서로 독립 사상이라고 생각하여 논의하였지만, 사상 사이에 어떠한 상관이 있는 경우에도 마찬가지로 처리할 수 있다. 예를 들면, 후술하는 실시 형태에서 설명하는 바와 같이, 패턴 의존성의 특성 중에 위치 의존성을 가미하고, 이것을 순수한 위치 의존성과 조합하여 처리할 수도 있다.
각 작은 영역에서, 치수의 보정을 행한 경우에는, 그 영역 경계에서는 10㎚ 정도의 도형의 중첩(도 3의 (a)) 혹은 간극(Sp)이 생긴다. 이 영향이 치수 이상이 되어 나타날 가능성이 있다. 치수 이상이 될지의 여부는 레지스트의 특성, 프로세스나 전자선 노광 장치의 빔 해상도에 의존한다. 예를 들면, 빔 해상도가 이 10㎚보다도 훨씬 크고, 레지스트의 콘트라스트가 별로 크지 않은 경우에는 이 중첩이나 간극의 영향은 거의 나타나지 않고, 무시해도 된다. 한편, 해상도가 충분히 작고, 레지스트 콘트라스트가 높은 경우 등에서는 치수 이상이 생긴다. 이 이상이 무시할 수 없는 경우에는 영역 사이에서 생긴 간극을 매립하는 처리, 즉 중첩 제거를 CAD 처리로써 행하면 된다. 이러한 중첩 제거 등의 처리는 이미 행해지고 있는 기술로서 간이하게 실현 가능하다.
이하, 본 발명의 상세를 도시의 실시 형태에 의해서 설명한다.
(제1 실시 형태)
제1 실시 형태에서는 간단하게 하기 위해, 패턴을 특징짓는 양으로서 패턴 밀도를 이용한다.
우선, 사전에 치수 변동의 장소 의존성과 밀도 의존성과 영향 범위를 계측하기 위한 패턴을 묘화하고, 프로세스 처리 후에 형성된 치수를 측정한다. 도 4는 마스크 상에서의 치수의 패턴 위치 의존성을 조사하기 위한 패턴이고, 측정용으로 1㎜마다 폭 2㎛의 십자 패턴이 배열되어 있다.
도 5는 패턴 의존성을 조사하기 위한 패턴이다. 측정용 십자의 패턴은, 도 4의 그것과 동일한 위치에 배열되어 있다. 덧붙여서, 도 5에 도시하는 패턴에서는, 중앙부에 라인 & 스페이스가 배치되어 있다. 도 5에 있어서, 라인 & 스페이스를 1㎜ : 1㎜의 비율(밀도 50%)로 한다. 한편, 도 4의 패턴은 밀도 0%라고 생각해도 되기 때문에, 이하에 도시한 바와 같이, 양 패턴으로부터 마스크를 제작한다. 그리고, 마스크를 비교하면, 밀도 의존성의 정보를 취득할 수 있다.
우선, 도 4와 도 5의 패턴을 이용하여 묘화, 현상, 에칭을 행한다. 그 후에 각 십자 패턴의 치수를 측정한다. 이것에 따라 얻어진 결과로부터, 먼저 설명한 마스크 위치 의존성과 패턴 의존성이 얻어진다. 예를 들면, 도 4의 패턴으로부터 제작한 마스크를 측정하여 얻어진 장소마다의 치수 오차(설계치와 실측치와의 차)를 fp(x, y)로 한다. 여기서, (x, y)는 마스크 상의 위치를 나타낸다. 이 데이터 fp(x, y)는 상기 공정에서 생기는 "장소에 의존한 치수 변동"의 특성이다. 한편, 도 5의 패턴으로부터 제작한 마스크를 측정하여 얻어지는 장소마다의 치수 오차를 fd(x, y)로 한다. 이 양자의 차분
가 패턴 밀도에 의존하여 생기는 치수 오차이고, 그 장소 의존성을 보이고 있다. 이 데이터를 기초로, 패턴 의존에 의한 치수 변동 특성을 이하와 같이 하여 구한다.
간단하게 하기 위해서, 이 diff(x, y)를, 각 장소에서의 밀도의 컨볼루션의 결과라고 생각한다. 그리고, 컨볼루션의 핵이 되는 함수 g(x, y)를 더블 가우시안(Double Gaussian)으로 근사한다.
즉,
패턴으로 생각한다. 여기서, 적분 영역은 패턴부(마스크 묘화 시의 빔 조사부)이다. ρ(x, y)는 장소(x, y)에서의 패턴 밀도이다. 이 함수 g가 상기 마스크 제조 공정에서의 "패턴 의존에 의한 치수 변동 특성"을 나타낸다.
함수 g는 다음과 같이 하여 구할 수 있다. 함수 diff(x, y)를 다음의
와 같이 정의하여, diff(x, y)와 diff2(x, y)와의 차가 가장 작아지게 되는 g의 파라미터 θ와 σ를 결정하면 된다.
예를 들면, θ과 σ의 값을 바꾸면서, 계산기로,
의 값을 구하고, 이 값이 가장 작아질 때의 θ와 σ를 선택하면 된다.
실제는, 상기 2차원 적분을 엄밀히 행할 필요는 없다. 마스크를 대국적 치수 변동의 기준보다도 작은 영역으로 구획하고, 그 영역마다의 기여를 가산하면 된다. 예를 들면, 치수 변동의 기준이 2㎝인 경우에는, 작은 영역을 0.5㎜×0.5㎜로 하면 충분하다. 각 작은 영역의 중심 좌표와 패턴 밀도를, 각각, (xi, yi) 및 ρ(xi, yi)(0.0 내지 1.0)라고 하면, 상기 수학식 5의 2차원 적분은 다음과 같은 서메이션(summation)으로 대용할 수 있다.
여기서, dS는 작은 영역의 면적, 0.5㎜×0.5㎜이다. 또한 합은, 치수 변동보다도 충분히 큰 영역 내에 존재하는 작은 영역에 대하여 취하면 된다(예를 들면, 반경 6㎝의 원 내). 이하의 논의로 나타나는 2중 적분도, 특별히 거절하지 않는 한, 이러한 작은 영역을 단위로 한 가산으로 계산을 실행하는 것으로 한다.
이와 같이 하여 얻어진, 공정의 "대국적 치수 변동의 패턴 의존 특성"을 나타내는 함수 g(x, y)를 이용함으로써, 임의의 패턴의 장소마다의 치수 오차를, 상기 수학식 5에 의해 계산할 수 있다. 적분은, 상기와 마찬가지로, 각 작은 영역마다 밀도 ρ를 구하여, g의 가중치를 부여하여 합을 취하면 된다.
다음에 이상의 결과를 이용하여, 실제로 LSI 패턴을 보정하는 수순을, 도 6∼도 9를 참조하여 설명한다. 도 6은 작은 영역마다의 패턴 면적 밀도의 산출 방법을 설명하기 위한 도면이다. 도 7은 장소 의존에 의한 치수 변동의 보정 방법을 설명하기 위한 도면이다. 도 8은 패턴 의존에 의한 치수 변동의 보정 방법을 설명하기 위한 도면이다. 도 9는 치수 변동의 보정(위치 의존부와 패턴 의존부의 총합) 방법을 설명하기 위한 도면이다.
우선, 제작하고자 하는 LSI 패턴이 배치되는 마스크를 생각한다. 이것을, 상기 변동의 거리의 기준(여기서는 간단하게 하기 위해 1㎝로 한다)보다 충분히 작은 영역으로 절단한다. 여기서, 그 사이즈를 500㎛×500㎛로 한다.
다음에, 각각의 작은 영역 내부에 존재하는 LSI 패턴의 면적을 산출하여, 산출된 면적을 ρ(x, y)로 한다. 각 작은 영역에서의 패턴의 축소량 {Δ(x, y)}는 다음과 같이 구한다.
앞에서 설명한 바와 같이, 제1항은 밀도비 의존으로 장소에만 의존하는 치수 변동의 보정항이다. 제2항은 패턴 밀도 의존에 의해 변화하는 치수의 보정항이다.
이상의 계산에 요하는 시간은, 충분히 짧아서 문제가 되지는 않는다. 면적 밀도를 각 작은 영역마다 구하기 위해서는, 현상의 200㎒ 정도의 EWS(엔지니어링 워크스테이션)로 수 10분 내지 수 시간이 있으면 충분하다. 면적 밀도의 계산 결과를 이용하는 상기한 컨볼루션 계산은 이것보다도 훨씬 짧다. 왜냐하면, 작은 영역의 크기는 0.5㎜×0.5㎜이기 때문에, 마스크 사이즈를 10㎝×10㎝로 하여도, 200×200 영역밖에 존재하지 않아 처리량이 적기 때문이다. 그 때문에, 이 컨볼루션 계산은 1초 이하의 시간에 종료한다.
이와 같이 하여 얻어진 영역마다의 축소율을 바탕으로 패턴을 변형하는 처리는 다음과 같이 행한다.
(a) 우선, LSI 패턴을 상기 작은 영역에 대응하여 분해한다.
(b) 각 작은 영역마다 대응하는 축소량으로 패턴을 축소한다.
(c) 다음에, 상기 처리가 끝난 패턴을 합성한 후,
(d) 패턴 사이의 갭을 매립한다.
여기서, (a)는 패턴의 절취 처리로, 용이하게 실현할 수 있다. (b)(c)는 통상의 CAD 처리로 행해지는 처리와 동일하여, 예를 들면 스캔 라인법으로서 알려지는 방법을 이용할 수 있다. (d)의 갭의 매립도 CAD 시스템으로 행해지는 처리이다.
제1 실시 형태의 경우에는, 생기는 갭의 크기는 대국적인 치수 변동의 최대치의 2배 정도에 지나지 않는다. 즉, 갭의 크기는 겨우 20×2㎚ 정도이다. 한편, 마스크 디자인 상의 간극의 치수는 500∼300㎚ 정도이다. 즉, 상기 수순에 의해 발생하는 간극은, 일반 디자인으로서는 발생할 수 없는 사이즈이다. 따라서, 이러한 간극을 특정하고, 그것을 매립하는 처리는 용이하게 행할 수 있다.
제작한 패턴 데이터를 이용하는 마스크 제조 공정의 개략을, 도 10의 (a) 내지 도 10의 (e)에 도시한다. 도 10의 (a)에 도시한 바와 같이, 마스크 기판(11) 상에 COG막(12)이 형성되고, 그 위에 레지스트(13)가 도포된 시료가 준비된다. 먼저 설명한 바와 같은 대국적 치수 보정을 행한 패턴으로부터 마스크 묘화 장치용 데이터를 작성한다. 그리고, 이 데이터를 이용하여, 마스크 묘화 장치로써 레지스트(13)에 대한 패턴 묘화를 행한다(도 10의 (b)). 여기서, 이용하는 마스크 묘화 장치는, 처음에 치수 변동의 장소 의존성 등 기초 데이터를 취한 것과 동일한 장치를 이용한다. 혹은, 마스크 묘화 장치로서, 마찬가지의 머신 특성을 갖는 묘화 장치를 이용한다. 또, 이 때, 마스크 묘화 장치로서, 전자선 노광 장치를 이용하는 경우에는, 근접 효과 보정등 필요한 보정을 더한다.
패턴의 묘화 후에, 현상을 행함으로써 레지스트(13)의 패턴을 형성한다(도 10의 (c)). 이 단계에서 얻어진 마스크 상의 레지스트(13)는 전자선 노광 장치 고유의 문제로 발생되는 대국적 치수 변동이, 거의 보정되어 있다.
다음에, 레지스트(13)를 마스크로 하여 COG막(12)을 RIE 등으로 선택 에칭한다(도 10의 (d)). 이 때의 에칭 방법과 장치도, 기초 데이터를 취한 에칭 장치를 이용한다. 혹은, 에칭 장치로서, 그 특성이 거의 동일한 장치를 이용한다. 그 후에, 레지스트(13)를 박리한다(도 10의 (e)).
이상의 수순으로 제작한 마스크는 자동적으로 각종 보정이 행해진 마스크가 되기 때문에, 고정밀도의 마스크를 얻을 수 있다.
이와 같이 제1 실시 형태에 따르면, 마스크의 제조에 사용하는 각 장치, 각 공정에서 발생하는 대국적 치수 오차 및 모든 공정을 거쳐 발생하는 대국적 치수 오차를 위치에만 의존하는 기여와 패턴에 의존하는 기여로 분리하고 있다. 그리고, 이들의 상관 관계를 기초로, 치수 변동이 허용치 이내가 되는 작은 영역 단위로 설계 패턴의 치수를 보정하고 있다. 이 보정한 패턴 치수에 기초하여 마스크에 소망 패턴을 형성한다. 이에 따라, 마스크 제조 시에 종합적으로 발생하는 대국적 치수 변동을 높은 정밀도로 보정할 수 있다. 따라서, 보다 고정밀도의 마스크를 제조할 수 있다.
(제2 실시 형태)
도 11의 (a) 내지 도 11의 (g)는 본 발명이 적용되는 LSI 제조 공정의 개략을 도시하는 도면이다. 도 11의 (a) 내지 도 11의 (g)에는 베이스 기판으로서의 웨이퍼(21)와, 절연막(22)과, 레지스트(23)와, 베이스 패턴(24)과, Al막(25)이 나타나 있다. 도 11의 (a) 내지 도 11의 (g)에 도시하는 공정 자체는 매립 배선 형성을 위한 주지의 방법이지만, 제2 실시 형태는 배선 패턴 형성에 이용하는 마스크의 제조에 특징을 갖는다.
우선 처음에, LSI 제조 공정에서 사용되는 몇몇 공정에서의 공정 특성을 계측하고, 위치 의존 부분과 패턴 의존부로 절단한다. 이것을 위해서는, 제1 실시 형태와 마찬가지로 도 4, 도 5의 패턴을 이용하여, 마스크를 제작하는 단계에서 시작한다. 묘화 장치로서, 전자선 노광 장치를 이용한다. 현 시점의 측정 기술로는 레지스트 단계에서의 치수 측정은 오차가 크기 때문에, 크롬 에칭 후에 측정을 행하여, 마스크 제작 공정에서의 특성 평가를 행한다.
도 4, 도 5의 패턴을 묘화, 현상, 에칭한 후에 장소마다의 치수 측정을 행하고, 그 결과로서 R1(x, y), r1(x, y)를 얻는다. 이들을 이용하여, 제1 실시 형태와 마찬가지로, 2종의 데이터로부터 장소 의존부와 패턴 의존부를 절단하고, 각각에 대하여 함수 p1(x, y) 및 1점 함수 g1(x, y)을 얻는다.
다음에, 상기 제작된 마스크를 사용하여, 스테퍼를 이용하여 웨이퍼 상에 패턴을 전사하고, 현상 장치로 현상하고, 드라이 에칭 장치를 이용하여 에칭한 후에, 절연막 상에 형성된 패턴 치수를 측정한다. 각각의 패턴에 대하여, 얻어진 결과를 R2(x, y), r2(x, y)라고 하면, 이 공정에서 발생한 상기 도 2의 (a) 내지 도 2의 (c)의 패턴의 대국적 치수 변동은, 이하와 같다. 우선, 위치 의존부에 대해서는,
패턴 의존부에 대해서는,
가 얻어진다.
상기한 ΔR2_1과 Δr2_1로부터, 이 공정에서의 위치 의존부로서 ΔR2_1이 얻어지고, 패턴 의존부로서 Δr2_1-ΔR2_1이 얻어진다. 제1 실시 형태와 마찬가지로 하여, ΔR2_1와 Δr2_1로부터, 이 공정에서의 패턴 의존항의 핵의 함수 g2(x, y)를 구할 수 있다. 또한 CMP 프로세스에 대해서만, 마찬가지의 프로세스, 측정, 해석을 행하면, CMP 공정에서의 위치 의존 특성과 장소 의존 특성을 얻을 수 있다.
이상과 같은 처리에 의해서 공정 특성이 얻어진 경우에 있어서, 그 후의 처리는, 거의 제1 실시 형태와 동일하게 된다. 우선, 전 공정 특성 중에서 가장 치수 변동 거리가 짧은 치수를 선택하고(예를 들면, 1㎝), 작은 영역의 사이즈로서 그것보다도 작은 치수를 선택한다(예를 들면, 0.5㎜×0.5㎜).
다음에 계산기 상에서 각 작은 영역마다의 보정량을 이하와 같이 계산한다. 우선, 제1 실시 형태와 마찬가지로, 마스크 상에서의 각 작은 영역 중에 존재하는 패턴의 밀도 ρ(x, y)를 산출한다. 각 작은 영역 내부의 치수 보정량은 위치 의존부에 대해서는,
패턴 의존부에 대해서는,
로서 계산할 수 있다. 여기서, p1, p2, p3은 각각 마스크 제작 공정, 스테퍼 전사, 에칭 공정 및 CMP 공정의 위치 의존 함수이다. 또한, g1(x-x', y-y')+g2(x-x', y-y')+g3(x-x', y-y')는 각각의 패턴 의존 함수의 핵이다.
이와 같이 얻어진 보정량에 따라서 치수를 보정한다. 제1 실시 형태와 마찬가지로, 혹시 필요가 있으면, 도형 간의 중첩 제거 혹은 간극 매립을 행함으로써, 패턴 데이터가 얻어진다. 이 데이터를 기초로, 상기 특성 평가에 이용한 각 장치를 이용하여, 마스크 제작을 행한다. 그리고, 이 마스크를 이용하여 도 11의 (a) 내지 도 11의 (g)에 도시하는 수순으로 매립 배선의 형성 프로세스를 행함으로써, 각 공정에서 발생하는 대국적 치수의 열화는 자동적으로 보정된다. 그 결과, 고정밀도의 LSI 패턴을 얻을 수 있다.
각 공정에서 사용하는 장치가 복수 종류 존재하는 경우가 있다. 예를 들면, 몇대의 CMP 장치가 있어, 1대를 적절하게 선택하여 사용하는 경우가 있다. 만일, CMP 장치 간의 특성에 유의할 차가 없으면, 상기한 수순을 그대로 이용하면 된다. 반대로, 유의할 차가 있는 경우에는, 우선 각 CMP 장치마다 그것을 이용한 경우의 그 공정(CMP 공정)의 특성 함수를 구한다. 그리고, 그 장치를 이용하는 경우에는, 예를 들면 상기한 g3에, 그 장치를 이용한 경우의 특성 함수, 예를 들면 g3'를 이용하여 상기 수순을 밟으면 된다.
(변형예)
제2 실시 형태에서는, 다마신이라고 불리는 LSI 제조 방법에의 적용 방법을 설명하였지만, 본 발명은 이것에 한정된 것은 아니다. 도 12의 (a) 내지 도 12의 (e)는 CMP를 행하지 않은 다마신과는 다른 제조 공정이다. 도 12의 (a) 내지 도 12의 (e)에는 베이스 기판으로서의 웨이퍼(31)와, Al막(32)과, 레지스트(33)와, 패턴(34)이 나타나 있다. 이 경우에도, 제2 실시 형태를 일부 수정하여, 본 발명은 적용 가능하다.
예를 들면, 제2 실시 형태에 있어서, 매크로인 공정을 (마스크 제조 공정)과 (스테퍼에 의한 전사로부터 드라이 에칭)의 2종이라고 생각한다. 예를 들면, 드라이 에칭으로 직접 알루미늄 패턴을 가공한다고 생각한다. 발명 방식의 적용은 직선적이다. 각 매크로의 공정마다 치수 변동 특성을 위치 의존부와 패턴 의존부로 나누어서 구한다. 구한 치수 변동 특성을 기초로, 장소마다의 치수 보정량을 구하여, 패턴을 보정한다. 그리고, 이것을 이용하여 마스크를 제작하여 LSI를 제조한다.
또한, 제2 실시 형태 및 상기한 변형예에서는, 1층분의 패턴의 가공을 몇몇 공정으로 나누어서, 각각의 공정의 특성을 조사하고, 그 특성의 합으로서 치수를 보정하고 있다. 그러나, 전 공정을 통과한 특성을 조사해두고, 이에 기초하여 보정을 행해도 된다. 즉, 다음과 같이 실시해도 된다. 도 4, 도 5의 패턴을 이용하여 마스크를 2매 제작한다. CMP 공정까지를 끝낸 후에, 웨이퍼 상에 완성된 패턴을 측정한다. 치수의 위치 의존 특성과 패턴 의존 특성을 일괄하여 구한다. 이 특성 데이터를 이용하여 각종 패턴을 보정한다.
이와 같이 본 발명은, LSI 제조 공정이나 마스크 제조 공정의 구체적 수순에 상세히 의존하지 않고 이용할 수 있다.
제1과 제2 실시 형태에서는, 간단하게 하기 위해서, 밀도 의존 함수의 핵을 단일의 가우시안으로 하고 있다. 그러나, 밀도 의존 함수의 핵을 2개 이상의 가우시안의 합으로 해도 되고, 또한 가유샨이 아닌 다른 함수를 이용해도 되며, 또한 그와 같은 함수의 합으로 해도 된다. 또한, 위의 예에서는 x 방향의 가우시안의 σ값과 y 방향의 그것을 동일하게 하여, 등방적인 환경에서 설명하고 있다. 그러나, 이 등방성이 장치 특성 등에 기인하여 변동된 경우에는, x 방향과 y 방향의 σ값을 바꾸는 것으로, 그 비등방성을 반영할 수 있다.
본 발명의 실시 형태에 따른 방식은, 광 근접 효과 보정 등, 국소적인 치수 보정과 병용할 수 있다. 사전에, 광 근접 효과나 조명에 의한 치수의 이방적으로 나타나는 치수 오차를 보정한 패턴 (A)를 이용하여 상기한 수순을 취하는 것만으로 된다. 레티클 제작 시에는, A의 패턴이 충실히 마스크 상에 재현된다. 또한, LSI 제조 공정에 적용한 경우에는, 레티클 상의 패턴은 A의 패턴을 충실히 재현하지 않고 장소에 따라 치수가 다르게 된다. 그러나, 그 변화는, 그 후의 스테퍼 등의 오차를 보정하는 것이고, 최종적으로는 기준로 하는 치수가 웨이퍼 상에서 얻어지게 된다.
또한, 상기한 각 실시 형태에서는, 마스크 묘화 장치로서는 전자선 노광 장치를 사용하였지만, 광 빔을 이용하는 묘화 장치를 이용해도 된다. 마스크 제작 공정, LSI 제작 공정을 거친 후, LSI 상(혹은 마스크 상) 치수의 설계 치로부터의 어긋남에, 위치 의존성과 패턴 의존성이 존재하는 것은 상술한 바와 같고, 또한 이들이 서로 독립적인 것은, 상기한 바와 같다.
즉, 본 발명의 일 실시 형태에 따른 방식은, 거기에서 사용하는 장치의 상세에 상관없이 적용 가능하고, 사용 장치의 상세는, 모든 공정 혹은 그 장치를 사용하는 공정에 대하여 특징지어진 "치수 변동의 위치 의존성, 및 패턴 의존성"의 정보 내에 흡수된다.
또한, 이상의 실시 형태에서는, 마스크 1매 상에 LSI가 1칩만 묘화되어 있는 상태를 염두에 두고 논의하였지만, 복수의 칩이 마스크 1매 상에 묘화되는 경우에도, 본 발명은 적용 가능하다. 마스크 제조의 경우에는 마스크 상의 위치를 기초로 위치 의존의 치수 변동 보정을 행하고, 이것을 패턴 의존의 보정과 조합하면 된다. LSI 제조의 경우에는 마스크 상의 복수의 칩을 하나로 통합하여, 이것을 가상적으로 칩이라고 간주하고, 그 내부에서의 위치 의존의 치수 변동 보정을 행하고, 이것을 패턴 의존의 보정과 조합하면 된다.
또한, 상기한 실시 형태에서는 각 작은 영역의 내부의 패턴은 그 작은 영역에 대하여 산출된 보정 치로 일률적으로 그 치수를 보정하였지만, 도 13에 도시한 바와 같이, 영역 내의 위치에 따라 치수 보정량을 바꾸어도 된다. 이에 의해, ㎚ 오더(혹은 그 이하)이기는 하지만, 각 작은 영역의 사이에서 치수가 급격하게 변화하는 것을 억제할 수 있다.
또한, 상기한 실시 형태에서는 위치 특성과 패턴 특성을 독립적으로 처리하였지만, 어떠한 이유로, 하나의 장치 중에서, 이 상관의 독립성이 약간 변동된 경우에도 적용 가능하다. 이러한 경우에는, 상기 위치의 특성과 패턴 특성과의 상호 작용을 취하면 된다. 예를 들면, 컨볼루션 함수 g 자신에게 장소 의존성을 가하고, 예를 들면 θ에 위치 의존성을 가하는 것 등으로 대처 가능하다.
또한 상기 실시 형태에서는, 밀도를 치수의 패턴 의존성의 특징량으로서 이용하였지만, 근접 효과 보정에서 이용되도록 작은 영역 내부에서의 패턴의 가중치 중심과 면적을 특징량으로 해도 된다. 또한, 작은 영역 내부에 존재하는 패턴 치수에 가중치 부여 처리하여 그것을 특징량으로 해도 된다. 예를 들면, 면적 1㎛2 이하의 치수는 가중치를 0.0으로 하고, 1㎛2로부터 10㎛2까지는 가중치를 0.5로 하고, 그 이상은 1.0의 가중치 부여하여 누적하고, 그것을 특징량으로 해도 된다.
또, 상기 실시 형태에서는, 치수의 보정량을 위치 의존의 보정량과 밀도 의존의 보정량과의 합으로 하였지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 보다 높은 정밀도로 보정하기 위해서, 혹은 위치 의존과 밀도 의존의 상관을 무시할 수 없는 경우에 그것을 보정하기 위해서, 다음과 같이 해도 된다.
장소 (x, y)에서의 치수 보정량을 ΔL(x, y)로 하고, 위치 의존의 치수 오차, 밀도 의존의 치수 오차를 각각 Δf(x, y), Δg(x, y)로 하였을 때, ΔL(x, y)=1-{1+Δf(x, y)}×{1+Δg(x, y)}로 해도 된다. 혹은, ΔL(x, y)=aΔf(x, y)+bΔg(x, y)+cΔf(x, y)·Δg(x, y)로서, 파라미터 a, b, c를 사용하는 프로세스나 장치에 의해서 최적화해도 된다.
또한, 다음과 같이 하여 치수 보정함으로써, 원래의 패턴의 밀도가 변화하는 것을 보정량에 피드백할 수도 있다. 즉, 상술한 실시 형태로 설명한 바와 같이, 0.5㎜×0.5㎜ 마다 치수 보정을 행하여, 중첩 제거나 간극의 매립을 행한 후에 재차 패턴 밀도를 구하여, 영역마다의 치수 보정량을 구한다. 이것이 모든 영역에서 소정의 값(예를 들면, 1㎚) 이하이면, 충분한 보정 정밀도가 얻어진 것으로 하여 보정을 끝낸다. 반대로 만일, 원하는 값 이상이 되는 영역이 있으면, 치수 보정, 중첩 제거 등의 처리를 진행시켜, 상기한 수순을 반복한다.
결국 본 발명은, 그 요지를 일탈하지 않은 범위에서, 여러가지 변형하여 실시할 수 있다.
본 발명에 따르면, 마스크나 웨이퍼 등에 패턴을 형성하기 위해서 사용하는 장치군을 이용하였을 때의 대국적 치수 변동의 특성을 사전에 조사해두고, 이들의 장치군을 이용하여 시료 상에 패턴을 형성할 때에, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 치수 변동 특성을 이용하여 그 영역 내부의 패턴의 치수를 보정하고, 이 보정 정보에 기초하여 원하는 패턴을 형성함으로써, 마스크나 웨이퍼의 내부 상에서 생기는 대국적으로 생기는 치수 변동을 보정하는 것이 가능해지고, 더구나 종래법에 비교하여 그 보정 정밀도를 비약적으로 향상시킬 수 있다.
상술한 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허 청구 범위에 의해 정의되며, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것으로 의도되어야 한다.
도 1은 국소적인 치수 변동과 대국적인 치수 변동의 예를 도시하는 도면.
도 2의 (a) 내지 도 2의 (c)는 패턴 및 위치 각각에 의존한 대국적 치수 변동의 예를 도시하는 도면.
도 3의 (a) 및 도 3의 (b)는 치수 보정 후에 발생하는 간극이나 중첩과 그 제거 방법을 설명하기 위한 도면.
도 4는 대국적 치수 변동의 위치 의존성을 조사하기 위한 패턴을 도시하는 도면.
도 5는 대국적 치수 변동의 패턴 의존성을 조사하기 위한 패턴을 도시하는 도면.
도 6은 작은 영역마다 패턴의 면적 밀도의 산출 방법을 설명하기 위한 도면.
도 7은 장소 의존에 의한 치수 변동의 보정 방법을 설명하기 위한 도면.
도 8은 패턴 의존에 의한 치수 변동의 보정 방법을 설명하기 위한 도면.
도 9는 치수 변동의 보정 방법(위치 의존부와 패턴 의존부의 총합)을 설명하기 위한 도면.
도 10의 (a) 내지 도 10의 (e)는 제1 실시 형태에서의 마스크 제조 공정의 일례를 도시하는 단면도.
도 11의 (a) 내지 도 11의 (g)는 제2 실시 형태에서의 LSI 제조 공정의 일례를 도시하는 단면도.
도 12의 (a) 내지 도 12의 (e)는 본 발명의 변형예에서의 LSI 제조 공정의 일례를 도시하는 단면도.
도 13은 작은 영역 내의 위치에 의존하여 치수 보정량을 바꾸는 예를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : 마스크 기판
12 : COG막
13, 23, 33 : 레지스트
21, 31 : 웨이퍼
22 : 절연막
24, 34 : 패턴
25, 32 : Al막

Claims (9)

  1. 시료 상에 원하는 패턴을 형성하기 위한 패턴 형성 방법으로서,
    패턴 형성을 위해 사용하는 장치군을 이용하였을 때의 대국적인 치수 변동의 특성을 미리 조사해두는 공정과,
    상기 장치군을 이용하여 상기 시료 상에 패턴을 형성할 때에, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 분할하는 공정과,
    상기 치수 변동 특성을 이용하여 상기 작은 영역마다의 패턴의 치수를 보정하는 공정과,
    이 보정 정보에 기초하여 상기 작은 영역마다 일률적인 치수 보정으로 원하는 패턴을 형성하는 공정
    을 포함하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 대국적 치수 변동을 조사하는 공정은, 웨이퍼 상의 칩 혹은 복수의 칩 내에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계의 2개 상관 관계를 조사하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 보정은 상기 작은 영역 단위로 행해지는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서,
    치수 변동의 변동량은, 1㎝의 오더인 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 작은 영역 간에 생기는 패턴의 중첩을 제거하고, 혹은/또는 상기 작은 영역 간에 생기는 패턴의 간극을 매립하는 처리를 행하는 것을 특징으로 하는 패턴 형성 방법.
  6. 원하는 설계 패턴에 기초하여, 패턴 노광에 제공되는 마스크를 제조하기 위한 마스크의 제조 방법으로서,
    마스크의 제조에 사용하는 장치군을 이용하였을 때의, 상기 마스크 상에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계를 미리 조사해두는 공정과,
    상기 장치군을 이용하여 마스크를 제작할 때에, 상기 각 상관 관계의 데이터를 이용하여, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하는 공정과,
    상기 보정한 패턴 치수에 기초하여 상기 작은 영역마다 일률적인 치수 보정으로 마스크에 원하는 패턴을 형성하는 공정
    을 포함하는 마스크의 제조 방법.
  7. 제6항에 있어서, 상기 작은 영역 간에 생기는 패턴의 중첩을 제거하고, 혹은/또는 상기 작은 영역 간에 생기는 패턴의 간극을 매립하는 처리를 행하는 것을 특징으로 하는 마스크의 제조 방법.
  8. 원하는 설계 패턴에 기초하여 마스크를 제작하고, 이 마스크를 이용하여 웨이퍼 상에 원하는 LSI 패턴을 형성하기 위한 LSI의 제조 방법으로서,
    LSI의 제조에 사용하는 장치군을 이용하였을 때의, 웨이퍼 상의 칩 혹은 칩군 내에서의 위치와 치수 변동과의 상관 관계 및 패턴의 특성과 치수 변동과의 상관 관계를 미리 조사해두는 공정과,
    상기 장치군을 이용하여 LSI를 제조할 때에, 상기 각 상관 관계의 데이터를 이용하여, 소정의 치수 변동이 생기는 거리의 기준보다도 작은 영역마다 상기 설계 패턴의 치수를 보정하는 공정과,
    상기 보정한 패턴 치수에 기초하여 상기 작은 영역마다 일률적인 치수 보정으로 마스크에 원하는 패턴을 형성하는 공정
    을 포함하는 LSI의 제조 방법.
  9. 제8항에 있어서, 상기 작은 영역 간에 생기는 패턴의 중첩을 제거하고, 혹은/또는 상기 작은 영역 간에 생기는 패턴의 간극을 매립하는 처리를 행하여 LSI를 제조하는 것을 특징으로 하는 LSI의 제조 방법.
KR10-2005-0016123A 2001-07-30 2005-02-25 패턴 형성 방법, 마스크의 제조 방법 및 lsi의 제조 방법 KR100507253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00230312 2001-07-30
JP2001230312A JP4098502B2 (ja) 2001-07-30 2001-07-30 マスクの製造方法とlsiの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044649A Division KR100488828B1 (ko) 2001-07-30 2002-07-29 마스크의 제조 방법 및 lsi의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050033872A KR20050033872A (ko) 2005-04-13
KR100507253B1 true KR100507253B1 (ko) 2005-08-10

Family

ID=19062542

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2002-0044649A KR100488828B1 (ko) 2001-07-30 2002-07-29 마스크의 제조 방법 및 lsi의 제조 방법
KR10-2005-0016123A KR100507253B1 (ko) 2001-07-30 2005-02-25 패턴 형성 방법, 마스크의 제조 방법 및 lsi의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044649A KR100488828B1 (ko) 2001-07-30 2002-07-29 마스크의 제조 방법 및 lsi의 제조 방법

Country Status (3)

Country Link
US (1) US7346882B2 (ko)
JP (1) JP4098502B2 (ko)
KR (2) KR100488828B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444616B2 (en) * 1999-05-20 2008-10-28 Micronic Laser Systems Ab Method for error reduction in lithography
US6956348B2 (en) 2004-01-28 2005-10-18 Irobot Corporation Debris sensor for cleaning apparatus
WO2004023209A1 (en) * 2002-09-04 2004-03-18 Brooks Automation, Inc. Device and process for reading out identification information on reticles
JP2004200351A (ja) * 2002-12-18 2004-07-15 Hitachi Ltd 露光装置及び露光方法
JP4543614B2 (ja) * 2003-03-18 2010-09-15 凸版印刷株式会社 フォトマスクの製造方法および半導体集積回路の製造方法
JP4617650B2 (ja) * 2003-09-26 2011-01-26 セイコーエプソン株式会社 多面取り用フォトマスク、電気光学装置の製造方法
JP4431574B2 (ja) * 2004-03-30 2010-03-17 富士通マイクロエレクトロニクス株式会社 電子ビーム露光データ補正方法
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP2006171113A (ja) * 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
JP4834310B2 (ja) * 2005-01-31 2011-12-14 株式会社東芝 パターン形成方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム
JP4852263B2 (ja) * 2005-06-03 2012-01-11 株式会社ニューフレアテクノロジー 半導体装置の製造方法と、半導体装置のチップパタンの補正プログラム
US20070098247A1 (en) * 2005-10-27 2007-05-03 Sanderson David I Method for checking the pattern density of a semiconductor chip design with variable checking box size and variable stepping distance
JP2008071928A (ja) 2006-09-14 2008-03-27 Nuflare Technology Inc 描画パターンのリサイズ方法及び荷電粒子ビーム描画方法
JP5133087B2 (ja) 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
US8064726B1 (en) * 2007-03-08 2011-11-22 Nvidia Corporation Apparatus and method for approximating a convolution function utilizing a sum of gaussian functions
US8538183B1 (en) 2007-03-08 2013-09-17 Nvidia Corporation System and method for approximating a diffusion profile utilizing gathered lighting information associated with an occluded portion of an object
JP5079408B2 (ja) * 2007-07-02 2012-11-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5020849B2 (ja) 2008-02-13 2012-09-05 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法
NL1036750A1 (nl) 2008-04-14 2009-10-15 Brion Tech Inc A Method Of Performing Mask-Writer Tuning and Optimization.
JP5386109B2 (ja) * 2008-05-16 2014-01-15 株式会社ニューフレアテクノロジー データの検証方法および荷電粒子ビーム描画装置
JP2011064978A (ja) * 2009-09-17 2011-03-31 Toshiba Corp マスクパターン判定方法、マスク製造方法およびデバイス製造方法
JP5547567B2 (ja) * 2010-06-30 2014-07-16 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置およびその制御方法
CN103443612B (zh) 2010-12-30 2016-04-20 美国iRobot公司 碎屑监视
DE102013209093A1 (de) * 2013-05-16 2014-11-20 Carl Zeiss Smt Gmbh Verfahren zum Herstellen einer Maske für ein lithographisches Beleuchtungssystem
US20160026079A1 (en) * 2014-07-25 2016-01-28 Kabushiki Kaisha Toshiba Mask pattern correcting method
KR102195588B1 (ko) 2014-09-05 2020-12-28 삼성전자주식회사 셀 컨택의 쉬프트값 산출 방법
JP2016184605A (ja) 2015-03-25 2016-10-20 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び描画データ作成方法
JP6575455B2 (ja) * 2016-07-29 2019-09-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642234A (en) 1979-09-14 1981-04-20 Dainippon Printing Co Ltd Photomask preparation
JPS60144743A (ja) 1984-01-09 1985-07-31 Nec Corp パタ−ン描画装置
JPH03121456A (ja) 1989-10-04 1991-05-23 Nec Corp フォトマスク
JP3192157B2 (ja) 1990-09-17 2001-07-23 株式会社東芝 電子ビーム描画方法及び描画装置
JPH06138643A (ja) 1992-10-30 1994-05-20 Toshiba Corp 半導体装置用ガラスマスクおよびその製造方法
JPH0743881A (ja) 1993-07-28 1995-02-14 Seiko Epson Corp フォトマスクの構造と半導体装置の製造方法
US5553273A (en) * 1995-04-17 1996-09-03 International Business Machines Corporation Vertex minimization in a smart optical proximity correction system
US5663893A (en) * 1995-05-03 1997-09-02 Microunity Systems Engineering, Inc. Method for generating proximity correction features for a lithographic mask pattern
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
KR970011998A (ko) * 1995-08-01 1997-03-29 원본미기재 포토마스크묘화용 패턴데이터보정방법과 보정장치
JP3904034B2 (ja) * 1995-11-17 2007-04-11 株式会社ニコン 露光装置
JPH09199391A (ja) 1996-01-16 1997-07-31 Fujitsu Ltd 電子ビーム露光方法
JP3469422B2 (ja) 1996-02-23 2003-11-25 株式会社東芝 荷電ビーム描画方法及び描画装置
JP3512954B2 (ja) * 1996-03-06 2004-03-31 富士通株式会社 パターン近接効果補正方法、プログラム、及び装置
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
JPH1126360A (ja) 1997-07-09 1999-01-29 Sony Corp マスクパターンの作成方法およびマスクパターン作成装置並びにマスク作成装置
JP2000292906A (ja) 1999-04-12 2000-10-20 Hitachi Ltd マスクおよびパタン転写方法
KR100327343B1 (ko) 2000-01-12 2002-03-06 윤종용 전자빔 리소그래피시 재산란된 전자빔에 의한 선폭변화를보정하는 방법 및 이를 기록한 기록매체
US6703169B2 (en) * 2001-07-23 2004-03-09 Applied Materials, Inc. Method of preparing optically imaged high performance photomasks
US6560766B2 (en) * 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation

Also Published As

Publication number Publication date
US20030026472A1 (en) 2003-02-06
US7346882B2 (en) 2008-03-18
KR20030012820A (ko) 2003-02-12
JP2003043661A (ja) 2003-02-13
KR100488828B1 (ko) 2005-05-12
KR20050033872A (ko) 2005-04-13
JP4098502B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100507253B1 (ko) 패턴 형성 방법, 마스크의 제조 방법 및 lsi의 제조 방법
US7673281B2 (en) Pattern evaluation method and evaluation apparatus and pattern evaluation program
KR100935073B1 (ko) 반도체 장치의 제조 방법 및 노광용 마스크에의 패턴 형성방법
EP1246010B1 (en) Photomask manufacturing method
EP1199601B1 (en) Method of fabricating a photomask and exposing method utilizing the photomask
JP3805936B2 (ja) マスクパターン補正方法及びマスクパターン作成システム
US6221539B1 (en) Mask pattern correction method and a recording medium which records a mask pattern correction program
KR19990083365A (ko) 반도체제조방법및제조장치,및그것에의해제조된반도체디바이스
KR100429879B1 (ko) 포토마스크 제조시 현상 단계에서 발생하는 선폭 변화를보정하여 노광하는 방법 및 이를 기록한 기록매체
US6136478A (en) Mask pattern correction method and exposure mask to be used for such a method
KR19980701994A (ko) 서브 미크론 치수 표준의 제조 및 이용
US20060195808A1 (en) Method for correcting the optical proximity effect
JP3311302B2 (ja) 露光方法
JP4551937B2 (ja) パターン形成方法
KR20180025276A (ko) Euv 리소그래피용 리소그래픽 마스크
JPH11202470A (ja) マスク製造のための近接効果補正方法
US20220382163A1 (en) Multi-step process inspection method
US8057966B2 (en) Manufacturing method of photomask for multiple exposure and semiconductor device manufacturing method using above photomask
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
US6800864B2 (en) Method and structure for reducing effects of noise and resonance associated with an e-beam lithography tool
Galler et al. Modified dose correction strategy for better pattern contrast
CN112904661B (zh) 一种芯片的制作方法
JP2004347834A (ja) 露光マスクの作製方法
Chen et al. Global CD uniformity improvement using dose modulation pattern correction of pattern density-dependent and position-dependent errors
JP2000124103A (ja) 露光方法および露光装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee