KR100490968B1 - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR100490968B1
KR100490968B1 KR10-1999-7003854A KR19997003854A KR100490968B1 KR 100490968 B1 KR100490968 B1 KR 100490968B1 KR 19997003854 A KR19997003854 A KR 19997003854A KR 100490968 B1 KR100490968 B1 KR 100490968B1
Authority
KR
South Korea
Prior art keywords
gas
dry etching
etching method
etching
plasma
Prior art date
Application number
KR10-1999-7003854A
Other languages
English (en)
Other versions
KR20000052977A (ko
Inventor
세끼야아끼라
야마다도시로
고또구니아끼
다까가끼데쓰야
Original Assignee
고교기쥬쯔잉초가다이효스루니혼고쿠
자이단호징 기까이시스테무신꼬쿄까이
샤단호징 덴시죠호기쥬쯔상교교까이
제온 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26564466&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100490968(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 고교기쥬쯔잉초가다이효스루니혼고쿠, 자이단호징 기까이시스테무신꼬쿄까이, 샤단호징 덴시죠호기쥬쯔상교교까이, 제온 코포레이션 filed Critical 고교기쥬쯔잉초가다이효스루니혼고쿠
Publication of KR20000052977A publication Critical patent/KR20000052977A/ko
Application granted granted Critical
Publication of KR100490968B1 publication Critical patent/KR100490968B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따르면, 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스를 사용하여, 밀도가 1010 입자/㎝-3 이상인 플라즈마를 발생시켜 상기 플라즈마로 기체를 드라이 에칭한다. 퍼플루오로시클로올레핀은 바람직하게는 3 내지 8 개의 탄소원자, 특히 4 내지 6 개의 탄소원자를 갖는다.

Description

드라이 에칭 방법{DRY ETCHING METHOD}
본 발명은 드라이 에칭 방법에 관한 것이다. 더욱 상세하게는 고속에칭이 가능하고, 또한 포토레지스트 및 폴리실리콘 등의 보호막에 대해 양호한 선택성을 나타내는 드라이 에칭 방법에 관한 것이다.
최근 일렉트로닉스의 급속한 진보의 커다란 한 요인으로서, 매우 고집적화된 반도체장치의 실용화를 들 수 있다. 드라이 에칭 기술은 이와 같은 고집적화를 위한 미세한 패턴을 실리콘 웨이퍼 위에 형성하는 데 있어서 매우 중요한 기술로서 날마다 개량이 이루어지고 있다.
이 드라이 에칭에서는 플라즈마 방전 등에 의해 불소를 함유하는 반응활성종을 생성시키기 때문에 에칭 가스로서 불소원자를 다량 함유하는 가스류가 사용되고 있다. 불소 함유 에칭 가스로는 예컨대 사불화탄소, 육불화황, 삼불화질소, 삼불화브롬화탄소, 트리플루오로메탄, 육불화에탄, 팔불화프로판 등과 같은 고도로 불소화된 화합물을 들 수 있다.
그런데, 지구환경을 보전하고자 하는 움직임이 국제적으로 추진되고 있고, 특히 지구의 온난화방지책은 큰 문제로 되어 있다. 예컨대 IPCC (기후변동에 관한 정부간 패널) 에서는 국제적인 합의사항 중에 이산화탄소의 배출량의 총량규제가 포함되어 있다. 이와 같은 상황하에서, 종래 이용되고 있는 고도로 불소화된 화합물도 그 긴 대기수명과 큰 지구온난화계수 때문에 지구온난화방지의 관점에서 대체물에 대한 탐색의 필요성이 지적되고 있다. 상기 에칭용 가스에 있어서도 사불화탄소, 육불화에탄 및 육불화황의 대기수명은 각각 50,000 년, 10,000 년 및 3,200 년으로서 긴 것으로 나타나 있고, 적외선 흡수량도 많기 때문에, 지구온난화에 대한 영향이 큰 것으로 알려져 있다. 이와 같은 지구온난화에 대한 영향을 해결하면서 종래의 에칭용 가스의 성능과 비교하여 손색이 없는 새로운 에칭용 가스를 사용한 에칭 방법의 개발이 소망되고 있다.
한편, 드라이 에칭에서, 포토레지스트 및 폴리실리콘 등의 보호막에 대한 선택성을 향상시키는 방법이 여러가지 제안되어 있다. 예컨대 일본 공개특허공보 평4-170026 호에는 퍼플루오로프로펜, 퍼플루오로부텐과 같은 불포화 플루오로 카본을 함유하는 가스를 사용하여 피(被)에칭 기체(基體)의 온도를 50 ℃ 이하로 제어하면서 실리콘화합물을 에칭하는 기술이 개시되어 있다. 또한, 일본 공개특허공보 평4-258117 호에는 퍼플루오로 시클로프로판, 퍼플루오로 시클로부탄, 퍼플루오로 시클로부텐, 퍼플루오로 시클로펜텐 등의 환상 포화 또는 환상 불포화 플루오로 카본을 함유하는 가스를 사용하여, 마찬가지로 피에칭 기체의 온도를 50 ℃ 이하로 제어하면서 에칭하는 기술이 개시되어 있다.
그러나, 상기 공개공보에 기재된 바와 같은 드라이 에칭 기술에서는 에칭 속도나 포토레지스트 및 폴리실리콘 등의 보호막에 대한 선택성이 만족할만한 것은 되지 못하며, 더구나 침적에 의해 웨이퍼 표면에 폴리머막이 생성되는 등의 문제점을 갖고 있다.
발명의 개시
본 발명의 목적은 상기와 같은 종래기술의 상황을 감안하여 포토레지스트 및 폴리실리콘 등의 보호막에 대해 높은 선택성을 나타내고, 또한 고속으로 에칭할 수 있고, 또한 침적에 의한 폴리머막을 생성시키지 않는 양호한 에칭 효과를 달성할 수 있는 드라이 에칭 방법을 제공하는 데 있다. 본 발명자들은 여러가지의 퍼플루오로 시클로올레핀을 함유하는 드라이 에칭용 가스를 사용하여 실리콘화합물의 드라이 에칭을 반복한 결과, 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스를 사용하여, 1010 ㎝-3 이상의 고밀도영역의 플라즈마를 발생시켜 드라이 에칭을 실시하면 고속도이면서 높은 대 포토레지스트 선택성 및 높은 대 폴리실리콘 선택성을 갖고, 또한 폴리머막을 생성시키지 않는 양호한 에칭을 달성할 수 있음을 발견하였다.
이와 같이 하여 본 발명에 의하면 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스를 사용하여 1010 ㎝-3 이상의 고밀도영역의 플라즈마를 발생시켜 피에칭 기체를 드라이 에칭하는 것을 특징으로 하는 드라이 에칭 방법이 제공된다.
발명을 실시하기 위한 최선의 형태
본 발명에서 사용하는 드라이 에칭용 가스는 옥타플루오로 시클로펜텐을 함유하는 것을 특징으로 한다. 원하는 바에 따라 옥타플루오로 시클로펜텐 이외의 퍼플루오로 시클로올레핀, 및 직쇄상의 불포화 퍼플루오로 카본, 그리고 퍼플루오로알칸 및 퍼플루오로 시클로알칸 중에서 선택된 플루오로 카본을 병용해도 되지만, 이들 병용되는 퍼플루오로 카본류를 다량으로 사용하면 본 발명의 목적을 달성할 수 없으므로, 그 양은 통상 전체 플루오로 카본량의 30 중량% 이하, 바람직하게는 20 중량% 이하, 보다 바람직하게는 10 중량% 이하로 한다.
삭제
삭제
또한, 드라이 에칭용 가스로서 하이드로플루오로 카본을 상기 옥타플루오로 시클로펜텐과 조합하여 사용할 수 있다.
하이드로플루오로 카본 가스는 휘발성을 갖는 것이라면 특별히 제한되지 않으나, 통상은 직쇄상 혹은 분기쇄상 또는 환상 포화 탄화수소의 수소원자의 반수 이상을 불소로 치환한 화합물중에서 선택된다. 이와 같은 포화 하이드로플루오로 카본 가스로는 예컨대 트리플루오로메탄, 펜타플루오로에탄, 테트라플루오로에탄, 헵타플루오로프로판, 헥사플루오로프로판, 펜타플루오로프로판, 노나플루오로부탄, 옥타플루오로부탄, 헵타플루오로부탄, 헥사플루오로부탄, 운데카플루오로펜탄, 데카플루오로펜탄, 노나플루오로펜탄, 옥타플루오로펜탄, 트리데카플루오로헥산, 도데카플루오로헥산, 운데카플루오로헥산, 헵타플루오로 시클로부탄, 헥사플루오로 시클로부탄, 노나플루오로 시클로펜탄, 옥타플루오로 시클로펜탄, 헵타플루오로 시클로펜탄 등을 들 수 있다. 이들 중에서도 트리플루오로메탄, 펜타플루오로에탄 및 테트라플루오로에탄이 바람직하다. 하이드로플루오로 카본 가스는 단독으로 사용해도 되고, 또는 2 종류 이상을 조합하여 사용해도 된다.
옥타플루오로 시클로펜텐에 병용하는 하이드로플루오로 카본 가스의 양은 가스의 피에칭 재료에 미치는 영향의 정도에 따라 다르나, 통상은 옥타플루오로 시클로펜텐에 대해 50 몰% 이하, 바람직하게는 30 몰% 이하이다.
본 발명에서는 상기 드라이 에칭용 가스에, 필요에 따라 드라이 에칭용 가스로 일반적으로 사용되는 기타 여러가지의 가스를 함유시킬 수 있다. 그와 같은 가스로는 예컨대 산소 가스, 질소 가스, 아르곤 가스, 수소 가스, 염소 가스, 일산화탄소 가스, 이산화탄소 가스, 산화질소 가스, 산화황 가스 등을 들 수 있고, 그 중에서도 산소 및 이산화탄소 가스가 바람직하고, 산소가 가장 바람직하다. 이들 첨가 가스는 단독으로 사용해도 되고, 또는 2 종류 이상을 조합하여 사용해도 된다.
첨가하는 가스의 양은 가스의 피에칭 재료에 미치는 영향의 정도에 따라 다르지만 통상은 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스 100 중량부 당 40 중량부 이하, 바람직하게는 3 내지 25 중량부의 범위에서 선택된다.
피에칭 기체란 유리기판, 실리콘 단결정 웨이퍼, 갈륨-비소 등의 기판 위에 피에칭 재료의 박막층을 구비한 것이다. 피에칭 재료로는 예컨대 산화실리콘, 질화실리콘, 알루미늄, 텅스텐, 몰리브덴, 탄탈, 티탄, 크롬, 산화크롬, 금 등을 들 수 있다. 피에칭 기체로는 산화실리콘 또는 알루미늄박막을 구비한 실리콘 웨이퍼를 바람직하게 사용할 수 있다. 피에칭 재료가 산화실리콘인 경우, 그 위에 형성하는 보호막의 바람직한 예로는 포토레지스트 및 폴리실리콘을 들 수 있다.
본 발명의 드라이 에칭 방법에서는 에칭할 때에 조사하는 플라즈마로서 1010 ㎝-3 이상의 고밀도영역의 것을 발생시킨다. 특히, 1010 내지 1012 ㎝-3 정도의 밀도가 보다 고성능을 발현하고, 미세한 패턴을 형성하는 데에 바람직하다. 플라즈마의 밀도가 너무 작으면 본 발명이 목적으로 하는 특히 높은 에칭 효과, 높은 대 포토레지스트 선택성, 및 대 폴리실리콘 선택성을 달성할 수 없으며, 또한 침적에 의한 폴리머막을 생성시키는 경우가 많기 때문에 바람직하지 않다.
종래부터 사용되고 있는 평행평판 타입 및 마그네트론 타입의 반응성 이온 에칭 방식에 의한 드라이 에칭에서는 일반적으로 상기와 같은 고밀도영역의 플라즈마를 실현하는 데에는 적합하지 않다. 상기와 같은 고밀도영역의 플라즈마를 실현하기 위한 방법으로는 헬리콘파 및 고주파 유도방식이 바람직하다.
본 발명의 드라이 에칭 방법에 있어서, 상기 드라이 에칭용 가스 및 원하는 바에 따라 병용되는 기타 가스를 함유하는 가스 조성물의 에칭시의 압력은 특별한 범위를 선택할 필요는 없고, 일반적으로는 진공으로 탈기된 에칭장치내에 가스 조성물을 10 내지 10-5 torr 정도의 압력이 되도록 도입한다. 바람직하게는 10-2 내지 10-3 torr 이다.
피에칭 기체의 도달온도는 통상 0 내지 약 300 ℃, 바람직하게는 60 내지 250 ℃, 보다 바람직하게는 80 내지 200 ℃ 의 범위이다.
또한, 피에칭 기체의 도달온도를 실질적으로 제어하는 일없이 에칭하는 것이 바람직하다. 여기에서「실질적으로 제어하는 일없이 에칭하는」이란 에칭시에 있어서, 피에칭 기체의 온도를 전혀 제어하지 않을 때에 피에칭 기체가 도달하는 온도의 ± 30 % 이내, 바람직하게는 ± 20 % 이내, 보다 바람직하게는 ± 10 % 이내의 온도로 에칭을 실시하는 것을 말한다. 따라서, 에칭시의 급격한 발열에 대응하여 급랭하는 조작은 제외되지만 피에칭 기체를 꺼낼 때까지 서냉하는 정도의 조작은 포함된다. 이와 같이 피에칭 기체의 온도를 실질적으로 제어하지 않고, 그 온도를 통상 60 내지 약 250 ℃, 보다 바람직하게는 80 내지 200 ℃ 의 범위가 되도록 함으로써 높은 대 폴리실리콘 선택성 및 대 포토레지스트 선택성을 가진 채로 고속에칭이 가능해진다. 또한 저온에서 드라이 에칭함으로써 퍼플루오로 시클로올레핀의 중합이 촉진되어 기체 위에 생성폴리머의 침적이 발생되지 않는다.
에칭처리하는 시간은 10 초 내지 10 분 정도이지만, 본 발명의 방법에 의하면 대체로 고속에칭이 가능하므로 생산성 향상의 견지에서도 10 초 내지 3 분이 바람직하다.
이하, 본 발명을 실시예에 의거하여 보다 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 의해 그 범위를 한정받는 것은 아니다.
실시예 1 내지 9
헬리콘파 방식에 의한 플라즈마 에칭 장치 (I-4100 SH 형, 아네르바샤 제조) 중에 산화실리콘 (SiO2) 막, 포토레지스트 (PR) 막, 폴리실리콘 (Poly-Si) 막 중 어느 하나를 표면에 형성한 직경 150 ㎜ 의 실리콘 웨이퍼를 세트하고, 계내를 진공으로 한 후, 옥타플루오로 시클로펜텐을 함유하는 에칭용 가스 조성물을 유량 50 sccm 으로 도입하였다. 계내의 압력을 5 ㎜Torr 로 유지하고, 플라즈마 발생의 전기에너지를 변경하여 표 1 에 기재된 플라즈마의 밀도가 다른 조건으로 실험을 실시하였다. 이 때, 웨이퍼의 온도는 특별히 제어하지 않았지만 모든 실시예에서 약 130 ℃ 까지 상승했다. 에칭시간은 15 내지 60 초의 범위내에서 선택하였다. 에칭 속도의 측정은 웨이퍼 중심, 및 웨이퍼의 직경을 따른 중심으로부터 양측으로 35 ㎜ 및 65 ㎜ 의 측정점의 계 5 점으로 실시하였다.
삭제
이 때의 각 조건에서의 각 측정 포인트에서의 에칭 속도 (웨이퍼 직경상의 상기 5 개의 측정점에서의 에칭 속도를 순차 에칭 속도 - 1 내지 에칭 속도 - 5 로 한다) 를 측정하였다. 또한 동일 에칭조건에서의 산화실리콘 (SiO2), 포토레지스트 (PR), 폴리실리콘 (Poly-Si) 의 에칭 속도를 비교하여 에칭의 대 포토레지스트 선택성 및 대 폴리실리콘 선택성을 평가하였다. 선택성은 다음의 식으로 산출하였다.
선택성 ＝ (산화실리콘의 평균 에칭 속도) / (포토레지스트 또는 폴리실리콘의 에칭 속도)
에칭조건 및 평가결과를 표 1 에 나타냈다.
사용한 웨이퍼의 종류는 다음과 같았다.
SiO2 : 산화실리콘막을 표면에 형성
PR : 포토레지스트를 표면에 도포
Poly-Si : 폴리실리콘막을 표면에 형성
그리고, 에칭용 가스로 사용한 옥타플루오로 시클로펜텐에 대해, 수산화 라디칼과의 반응속도의 실측에 의거하여 구한 대기수명은 1.0 년이었다. 이 사실로부터 지구온난화에 대한 영향은 매우 낮은 것이 확인되었다. 또한, 문헌 (Atmospheric Environment, Vol.26A, No 7, P 1331 (1992)) 에 준거하여 분자의 HOMO 에너지를 계산하여 대기수명을 추산한 결과, 대기수명은 0.3 년이었다.
비교예 1 내지 3
평행평판형 반응성 이온 에칭 방식에 의한 플라즈마 에칭 장치 (도오꾜오 일렉트론사 제조, TE 5000 S) 중에 산화실리콘막을 표면에 형성한 직경 150 ㎜ 의 실리콘 웨이퍼를 세트하고, 실시예 4 와 동일한 방법으로 드라이 에칭을 실시하였다. 단, 에칭조건의 일부를 다음과 같이 변경하였다.
옥타플루오로 시클로펜텐의 유량 : 40 sccm
계내압력 ㎜Torr : 150 (비교예 1), 250 (비교예 2) 및 350 (비교예 3)
플라즈마 밀도 : 5 × 109 ㎝-3
드라이 에칭을 실시한 결과, 모든 계내압력에서, 옥타플루오로 시클로펜텐은 중합하여 웨이퍼 표면에 폴리머막을 형성하고, 에칭은 전혀 진행되지 않았다.
비교예 4 내지 12
에칭용 가스 조성물에 함유되는 옥타플루오로 시클로펜텐을 사불화탄소로 변경한 것 이외에는 실시예 1 내지 9 와 동일하게 드라이 에칭을 실시하였다. 그 결과를 표 2 에 나타냈다.
비교예 13 내지 21
드라이 에칭용 가스 조성물에 함유되는 옥타플루오로 시클로펜텐을 옥타플루오로 시클로부탄으로 변경한 것 이외에는 실시예 1 내지 9 와 동일하게 드라이 에칭을 실시하였다. 그 결과를 표 3 에 나타냈다.
본 발명에 따라 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스를 사용하여 고밀도영역의 플라즈마를 발생시켜 피에칭 기체를 드라이 에칭함으로써, 침적에 의한 폴리머막을 형성시키는 일없이 고속에칭이 가능해지며 또한 높은 대 폴리실리콘 선택성 및 높은 대 포토레지스트 선택성이 달성된다.

Claims (16)

  1. 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스를 사용하여, 플라즈마 가스 조성물의 압력 10 torr 내지 10-5 torr 에서 그리고 피(被)에칭 기체(基體)의 도달 온도 60℃ ~ 250℃ 에서 1010 ㎝-3 이상의 고밀도영역의 플라즈마를 발생시켜 피에칭 기체를 드라이 에칭하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스가 옥타플루오로 시클로펜텐과 하이드로플루오로 카본으로 이루어지는 것을 특징으로 하는 드라이 에칭 방법.
  5. 제 4 항에 있어서, 하이드로플루오로 카본이, 직쇄상 혹은 분기쇄상 또는 환상 포화 탄화수소의 수소원자의 반수 이상을 불소원자로 치환한 것임을 특징으로 하는 드라이 에칭 방법.
  6. 제 4 항 또는 제 5 항에 있어서, 하이드로플루오로 카본의 양이 옥타플루오로 시클로펜텐에 대해 50 몰% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  7. 제 4 항 또는 제 5 항에 있어서, 하이드로플루오로 카본의 양이 옥타플루오로 시클로펜텐에 대해 30 몰% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  8. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스가 첨가 가스를 함유하는 것을 특징으로 하는 드라이 에칭 방법.
  9. 제 8 항에 있어서, 첨가 가스가 산소 가스, 질소 가스, 아르곤 가스, 수소 가스, 염소 가스, 일산화탄소 가스, 이산화탄소 가스, 산화질소 가스 및 산화황 가스 중에서 선택되는 것을 특징으로 하는 드라이 에칭 방법.
  10. 제 8 항에 있어서, 첨가 가스의 함유량이, 옥타플루오로 시클로펜텐을 함유하는 드라이 에칭용 가스 100 중량부 당 40 중량부 이하인 것을 특징으로 하는 드라이 에칭 방법.
  11. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 피에칭 기체가 유리기판, 실리콘 단결정 웨이퍼 또는 갈륨-비소 기판상 위에 피에칭 재료의 박막층을 구비한 것임을 특징으로 하는 드라이 에칭 방법.
  12. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 플라즈마 밀도가 1010 내지 1012 ㎝-3 의 범위인 것을 특징으로 하는 드라이 에칭 방법.
  13. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 헬리콘파 방식에 의해 고밀도영역의 플라즈마를 발생시키는 것을 특징으로 하는 드라이 에칭 방법.
  14. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 고주파 유도방식에 의해 고밀도영역의 플라즈마를 발생시키는 것을 특징으로 하는 드라이 에칭 방법.
  15. 제 1 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서, 피에칭 기체의 도달온도를 실질적으로 제어하지 않고 에칭을 실시하는 것을 특징으로 하는 드라이 에칭 방법.
  16. 삭제
KR10-1999-7003854A 1996-10-30 1997-10-30 드라이 에칭 방법 KR100490968B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-305820 1996-10-30
JP96-305818 1996-10-30
JP30581896 1996-10-30
JP30582096 1996-10-30

Publications (2)

Publication Number Publication Date
KR20000052977A KR20000052977A (ko) 2000-08-25
KR100490968B1 true KR100490968B1 (ko) 2005-05-24

Family

ID=26564466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7003854A KR100490968B1 (ko) 1996-10-30 1997-10-30 드라이 에칭 방법

Country Status (6)

Country Link
US (1) US6383403B1 (ko)
EP (1) EP0964438B1 (ko)
KR (1) KR100490968B1 (ko)
DE (1) DE69737237T2 (ko)
TW (1) TW403955B (ko)
WO (1) WO1998019332A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905232B2 (ja) * 1997-12-27 2007-04-18 東京エレクトロン株式会社 エッチング方法
US6228774B1 (en) * 1998-12-29 2001-05-08 Lam Research Corporation High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
JP4492764B2 (ja) * 1999-05-24 2010-06-30 日本ゼオン株式会社 プラズマ反応用ガス及びその製造方法
JP5407101B2 (ja) * 2000-09-07 2014-02-05 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
KR100874813B1 (ko) * 2000-11-08 2008-12-19 다이킨 고교 가부시키가이샤 드라이 에칭 가스 및 드라이 에칭 방법
AU2002353145A1 (en) * 2001-12-13 2003-06-30 Applied Materials, Inc. Self-aligned contact etch with high sensitivity to nitride shoulder
US6920267B2 (en) * 2002-05-13 2005-07-19 Alps Electric Co., Ltd Optical coupling device and manufacturing method thereof
JP4272654B2 (ja) * 2003-04-11 2009-06-03 Ｈｏｙａ株式会社 クロム系薄膜のエッチング方法及びフォトマスクの製造方法
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
JP4749174B2 (ja) * 2006-02-13 2011-08-17 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
CN113906540A (zh) * 2020-02-26 2022-01-07 昭和电工株式会社 干蚀刻方法、半导体元件的制造方法和清洁方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JP3198538B2 (ja) * 1991-05-24 2001-08-13 ソニー株式会社 ドライエッチング方法
JP2687787B2 (ja) * 1991-10-02 1997-12-08 ソニー株式会社 ドライエッチング方法
JP3208596B2 (ja) * 1992-04-01 2001-09-17 ソニー株式会社 ドライエッチング方法
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JP3252518B2 (ja) 1993-03-19 2002-02-04 ソニー株式会社 ドライエッチング方法
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
JP3301157B2 (ja) * 1993-05-06 2002-07-15 ソニー株式会社 ドライエッチング方法
JPH07161702A (ja) * 1993-10-29 1995-06-23 Applied Materials Inc 酸化物のプラズマエッチング方法
JPH07221068A (ja) 1994-01-31 1995-08-18 Sony Corp プラズマ装置およびこれを用いたドライエッチング方法
JP3365067B2 (ja) * 1994-02-10 2003-01-08 ソニー株式会社 プラズマ装置およびこれを用いたプラズマ処理方法
JP3011018B2 (ja) * 1994-06-06 2000-02-21 株式会社日立製作所 プラズマエッチング方法
JPH0851097A (ja) 1994-08-05 1996-02-20 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna

Also Published As

Publication number Publication date
EP0964438A4 (en) 2000-02-02
US6383403B1 (en) 2002-05-07
DE69737237D1 (de) 2007-02-22
KR20000052977A (ko) 2000-08-25
DE69737237T2 (de) 2007-05-24
EP0964438B1 (en) 2007-01-10
TW403955B (en) 2000-09-01
WO1998019332A1 (fr) 1998-05-07
EP0964438A1 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
US6635185B2 (en) Method of etching and cleaning using fluorinated carbonyl compounds
US6265320B1 (en) Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
KR100490968B1 (ko) 드라이 에칭 방법
JP5569353B2 (ja) ドライエッチングガスおよびドライエッチング方法
TWI453818B (zh) 電漿蝕刻方法
EP3214640B1 (en) Plasma etching method
JPS6352118B2 (ko)
JP4978512B2 (ja) プラズマエッチング方法
JPH01161838A (ja) プラズマ・エツチング方法
US6120697A (en) Method of etching using hydrofluorocarbon compounds
EP0004285A1 (en) A method of plasma etching silica at a faster rate than silicon in an article comprising both
JP4839506B2 (ja) ドライエッチング方法
KR100510158B1 (ko) 드라이 에칭용 가스 조성물 및 드라이 에칭 방법
US11566177B2 (en) Dry etching agent, dry etching method and method for producing semiconductor device
JP2000332001A (ja) プラズマ反応用ガス及びその製造方法
JP4215294B2 (ja) ドライエッチング方法
KR20180123668A (ko) 플라즈마 에칭 방법
JP3482725B2 (ja) フッ素含有シリコン酸化膜の製造方法
JPH10199865A (ja) ドライエッチング用ガス組成物およびドライエッチング方法
JPH10199866A (ja) ドライエッチング法
JP7385142B2 (ja) エッチングガス及びそれを用いたエッチング方法
KR20240093218A (ko) 플라즈마 식각 방법
WO1999034428A1 (en) Method of etching and cleaning using interhalogen compounds

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120504

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee