KR100490465B1 - Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치 - Google Patents

Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치 Download PDF

Info

Publication number
KR100490465B1
KR100490465B1 KR1020040030230A KR20040030230A KR100490465B1 KR 100490465 B1 KR100490465 B1 KR 100490465B1 KR 1020040030230 A KR1020040030230 A KR 1020040030230A KR 20040030230 A KR20040030230 A KR 20040030230A KR 100490465 B1 KR100490465 B1 KR 100490465B1
Authority
KR
South Korea
Prior art keywords
conversion
wiring
potential
converter
liquid crystal
Prior art date
Application number
KR1020040030230A
Other languages
English (en)
Inventor
기무라무츠미
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16230996A external-priority patent/JP3580030B2/ja
Priority claimed from JP8181518A external-priority patent/JPH1011032A/ja
Priority claimed from JP22061696A external-priority patent/JP3684699B2/ja
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Application granted granted Critical
Publication of KR100490465B1 publication Critical patent/KR100490465B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0225—Rotatable telephones, i.e. the body parts pivoting to an open position around an axis perpendicular to the plane they define in closed position
    • H04M1/0233—Including a rotatable display body part
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 정확하고 안정한 전위를 고속으로 생성하는 수단을 제공하는 데에 있다. 2진하중(2n) 캐패시터를 사용한 D/A 변환기에 있어서, 실제의 용량비를 2n에서 시프트하여 구성된다. 이러한 구성의 D/A 변환기에 의하면, 가중된 복수의 용량(C1∼C6)의 용량비가 분산되고, 그 분산이 최악의 조건이 되어도, j 번째의 용량의 용량값은, 1번째로부터 (j-1) 번째까지의 모든 용량의 용량값의 합보다 반드시 커지고, 따라서, D/A 변환기에서의 「출력의 역전현상」은 확실하게 방지된다. 또, 보정회로 등이 여분인 회로를 부가할 필요도 없고, 저비용이고, 제조도 용이하다.

Description

Ｄ/Ａ 변환기, Ｄ/Ａ 변환 방법, 액정 패널용 기판 및 액정 표시 장치{POTENTIAL GENERATING DEVICE}
본 발명은, 전위 생성 장치, 특히 D/A 변환기, D/A 변환기의 설계 방법 및 이들을 사용한 액정 패널용 기판 및 액정표시 장치에 관한 것이다.
소정의 신호에 따라서 소정의 전위를 생성하기 위해서, 여러가지의 연구가 이루어져 왔지만, 종래의 기술에서는, 반드시 원하는 전위가 되지 않거나, 소정의 전위가 될 때까지 시간이 걸리는 등의 결점이 있다. 그 구체예를 다음에 나타낸다.
(1) 원하는 전위를 얻을 수 없는 경우
D/A 변환기로서, 캐패시터를 사용한 것이 있다. 캐패시터를 사용한 D/A 변환기는, 저항을 사용한 것보다도, 저소비전력이라는 점에서 우수하다. 캐패시터를 사용한 D/A 변환기의 하나로서, 이진하중(二進荷重) 캐패시터를 사용한 것이 알려져 있다. 도 74는, 종래의 이진하중 캐패시터를 사용한 D/A 변환기를 나타내는 도면이다.
이 D/A 변환기에서는, 6비트의 디지탈 입력값에 대응하는 아날로그 출력이 얻어진다. 구체적으로는, 6개의 디지탈 배선(5001)의 각각에, 2진수의 첫째 자릿수 내지 6번째 자릿수에 대응하는 디지탈 신호 D11∼D16이 입력되고, 「000000」 내지 「111111」(10진수로 「0」∼「63」에 상당한다)의 디지탈 입력이 되도록 되어 있다.
각 디지탈 신호 D11∼D16은, 2단의 래치회로A11∼A16 및 B11∼B16에 유지된다. 래치회로 A11∼A16 또는 B11∼B16은, 클럭 CL1 또는 CL2와, 그 반전클럭 nCL1 또는 nCL2로 동작한다. 클럭 CL1, CL2 및 반전클럭 nCL1, nCL2는, 도시하지 않은 시프트 레지스터의 출력신호로부터 생성된다.
D/A 변환기에는, 배선(5002)(전위V0)·배선(5003)(전위Vs)·배선(5004)(GND 전위)이 설치되어 있다. 또한, 전위 V0>전위 Vs>GND 전위이다. 또한, 배선(5005)으로부터는 아날로그 출력을 추출하도록 되어 있다.
배선(5002)에는, 변환용량 CU∼C16의 한쪽의 극판이 접속되어 있다. 변환용량 C11∼C16은, 설계상 2진하중된 값으로 되어 있고,
C11: C12: C13: C14: C15: C16=1:2:4:8:16:32
의 비로 되어 있다.
이 D/A 변환기의 동작을, 「000001」의 디지탈 입력이 되었을 때를 예로 들어 설명한다. 이때, 디지탈 신호 D11은 「H」이기 때문에, 래치회로 A11은「H」를 유지한다. 디지탈 신호 D12∼D16은 「L」이기 때문에 래치회로 A12∼A16은 「L」을 유지한다. 그리고, 래치 펄스가 입력되면, 클럭 CL2 및 반전 클럭 nCL2에 의해서, 1단째의 래치회로 A11∼A16의 신호는, 2단째의 래치회로 B11∼B16에 전송된다.
다음에, 배선(5006)의 리세트신호 R이 「H」로 되어, 각 아날로그 스위치 Ta1∼Ta6이 온하여, 변환용량 C11∼C16에는, 그 양극판 사이의 전위차가 없어지고 전하가 없어진다. 동시에, 아날로그 스위치 T3이 온하고, 기준용량 Cs1에, 배선(5003)(전위 Vs)과 배선(5004)(GND 전위)과의 전위차에 의해서 소정의 전하가 축적된다. 이때에 기준용량 Cs1에 축적되는 전하Qs는,
Qs=Cs1Vs (1·1)
이다.
다음에, 리세트 신호 R이 「L」로 되어 아날로그 스위치 Ta1∼Ta6, T3이 오프로 된다. 그리고, 배선(5007)의 세트 신호 S가 「H」상태로 되어, 세트 신호 S의 신호 레벨「H」와 래치회로 B11∼Bl6의 신호 레벨「H」 또는 「L」과의 논리곱에 의해서, 아날로그 스위치 Tb1∼Tb6이 제어된다.
구체적으로는, 래치회로 B1에 대응하는 아날로그 스위치 Tb1이 온하고, 변환용량 C11과 기준용량 Cs1이 접속된다. 그리고, 기준용량 Cs1에 축적된 전하 Qs의 일부는, 변환용량 C11에 흘러 들어 간다.
한편, 래치회로 B12∼B16에 대응하는 아날로그 스위치 Tb2∼Tb6은 오프가 되고, 변환용량 C12∼C16은, 기준용량 Cs1에 접속되지 않는다.
이 결과, 배선(5005)의 전위 Vout는, 다음과 같이 하여 구해진다. 기준용량 Cs1에 축적된 전하 Qs는, 변환용량 C11에 흘러 들어 온다. 이 때에 기준용량 Cs1에 축적되는 전하를 Qs′, 변환용량 C11에 축적되는 전하를 Q11′로 하면,
Qs′= Cs1Vout (1·2)
Q11′= C11 (Vout-V0) (1·3)
이 되고, Qs=Qs′+Q11′이므로, 식(1·1) 내지 식(1·3)에서,
Cs1Vs=Cs1Vout+C11(Vout-V0)
가 된다. 이것을 변형하여,
Vout=(Cs1Vs+C11V0)／(Cs1+C11)
이 된다. 이상 서술한 것은, 「000001」의 디지탈 입력이 되었을 때의 예이지만, 이것을 일반식으로 하면,
Vout=(Cs1Vs+V11ΣDiCi)／(Cs1+ΣDiCi) (1·4)
가 된다. 또, i=11,12,13,14,15,16 이다. 또, Di는, 디지탈 신호 D11∼D16의 각 신호 레벨에 대응하여 「H」 레벨일 때를「1」로 하고, 「L」 레벨일 때를 「0」으로 한 것이다.
다음에, 도 75는, 상기 종래의 D/A 변환기의 D/A 컨버터 특성의 일례를 나타내는 도면이다. 동 도면에 나타낸 바와 같이, 디지탈 입력값과 아날로그 출력과의 관계는, 완만한 커브를 그리도록 되어 있다. 즉, 종래의 D/A 변환기에서는, 선형성을 갖는 D/A 컨버터 특성을 얻을 수 없었다.
그 이유는, 식(1·4)에 있어서, 분모에 디지탈 신호 D11∼D16의 변수(ΣDiCi)가 있기 때문에, 정비례의 함수가 되지 않기 때문이다. 이것을 피하기 위해서는 분모를 정수로 하는 것이 필요하다.
또한, 종래의 D/A 변환기에서는, 소정의 아날로그 전압이 얻어지지 않는 것이 있다. 예를들면, 도 75에 있어서, 디지탈 입력값「32」 (2진수로 「100000」) 일 때의 아날로그 출력이, 디지탈 입력값「31」 (2진수로 「011111」) 일 때보다도 불연속으로 내려 가고 있다. 그 이유는, 최상위의 비트에 대응하는 변환용량 C16의 용량값과, 하위 비트의 변환용량 C11∼C15의 용량값의 합계와의 비가, 32：31로 되어 있지 않기 때문이다.
용량의 제조공정에 있어서, 이러한 용량값의 분산(dispersion)을 피하는 것은 곤란하다. 특히, 대용량값의 용량은 설계값과의 오차가 커지기 쉽다. 이 때문에, 디지탈 입력값에 대하여 소정의 아날로그 출력을 얻을 수 없고, 디지탈 입력의 증가에 대하여 아날로그 출력이 감소한다고 하는, 이른바 역전현상이 생기는 일이 있다.
(2) 소정의 전위가 될 때까지 시간이 걸리는 경우
액티브 매트릭스형 표시장치, 특히 액정표시 장치에 있어서, 화상신호의 신호선에의 공급에 앞서, 그 신호선을 소정의 전위로 프리챠지해 놓고, 영상신호 자체에 의한 신호선의 충방전량을 작게 함으로써, 액정의 구동을 고속화하는 기술(신호선 프리챠지 기술)이 있다.
액티브 매트릭스형 액정표시 장치를, 1수평 주사기간 마다(1주사선 마다)로 반전구동하는 경우에 있어서의 신호선 프리챠지의 개요 및 그 효과가 도 76a 및 도 76b에 나타난다.
도 76b에 있어서, 「S1」은 신호선을 나타내고, 「H1, H2」는 각각 1번째, 2번째의 주사선을 나타내고, 참조번호(6012, 6014)는 TFT 등의 스윗칭소자를 나타내고, 참조번호(6022,6024)는 액정셀을 나타내고, 참조번호「C30」은 신호선 S1에 기생하는 용량(결국, 신호선S1의 등가용량)을 나타낸다. 또한, 도 76b의 좌측에 기재된 「-」, 「+」는, 액정셀(6022,6024)을 반전구동하는 것을 나타낸다. 또한, 액정셀(6022,6024)은 모두 「흑색」을 표시하는 것으로 한다.
도 76a에 나타낸 바와 같이, 수평 주사기간 T1에 있어서, 액정셀(6022)로 「흑색」(흑색 레벨전위 B1)을 표시하고, 다음의 수평 주사기간 T2에 있어서, 액정셀(6024)과 같은 「흑색」(흑색 레벨전위 B2)을 표시한다. 상기의 경우, 같은 「흑색」이라도 극성이 반전하고 있기 때문에, 흑색 레벨전위 B1와 B2는 상호 가장 먼 위치에 있다.
따라서, 프리챠지를 행하지 않으면, 화상신호 자체에 의해서 신호선 S1의 기생용량 C30을 충전(혹은 방전)하여, 도면중 「R1」으로 나타낸 바와 같이 신호선의 전위를 흑색 레벨전위 B1로부터 B2로 변화시키지 않으면 안된다.
이것에 대하여, 화상신호의 공급에 앞서, 화상신호의 극성과 같은 극성의 프리챠지를 행하여 두면, 즉, 기간 T2 전에 프리챠지를 행하여 신호선 S1을 프리챠지 전위 PV2로 유지해 두면, 도면중 「R2」에 나타낸 바와 같이, 신호선의 전위를 프리챠지 전위 PV1로부터 흑색 레벨전위 B1로 변화시키는 것만으로 양호하고, 신호선 S1의 기생용량 C30의 충전(방전)량이 작아서 좋다. 그러므로, 액정의 구동이 고속화된다.
액정 패널을 고세밀화하면, 이것에 따라 액정을 고속으로 구동할 필요가 있고, 이 경우에는, 신호선 한 개당의 프리챠지 시간의 단축화가 요망된다. 한편, 액정 패널의 대형화에 따라, 한 개의 신호선의 길이가 길어지고, 그만큼 신호선의 기생용량도 커져, 프리챠지 자체에 시간이 걸린다.
따라서, 신호선의 전위가 프리챠지 전위에 도달하지 않는 동안에 프리챠지 기간이 종료할 수도 있다. 이 경우에는, 프리챠지가 불충분하고, 그 오차는 결국, 액정셀 표시의 오차에 연결된다. 게다가, 프리챠지 전압을 공급하기 위한 배선을 고속으로 충방전하기 위해서는 소비 전력이 증대된다.
본 발명은, 상기 문제점에 착안하여 이루어진 것이며, 정확하고 안정한 전위를 고속으로 생성하는 수단을 제공하는 데에 있다.
발명의 개시
본 발명은, 입력비트에 따라서 가중된 용량값을 가지면서 또한 한 끝부분이 소정전위로 되어 있는 복수의 변환용량과, 한 끝부분이 소정전위로 되어 있는 결합용량과, 상기 변환용량의 각각의 다른 끝부분과 상기 결합용량의 다른 끝부분과의 사이에 설치되어, 상기 입력비트에 따라서 개폐가 제어되는 스위치를 구비하고, 상기 결합용량의 다른 끝부분과 상기 스위치의 공통 접속점에서, 디지탈 입력값에 대응한 아날로그 전압을 얻는 D/A 변환기로서,
상기 복수의 변환용량의 설계값이, 다음 수학식 (1)에 나타내는 관계를 충족시키고 있는 것을 특징으로 한다.
[수학식 1]
Coj-dCj〉Σ(i<j) (Coi+dCi) (for all j)
단, 상기 식에 있어서의 기호 등의 의미는 다음과 같다.
Ci : i번째의 변환용량
Coi : i번째의 변환용량의 설계값
dCi : i번째의 변환용량의 분산
Cj : j번째의 변환용량
Coj : j번째의 변환용량의 설계값
dCj : j번째의 변환용량의 분산
Σ(i<j): j보다 작은 모든 i에 대한 총합
for all j: 모든 j에 대하여 성립한다,
본 D/A 변환기에 의하면, 가중된 복수 용량의 용량비가 분산되고, 그 분산이 최악의 조건이 되어도, j번째의 용량의 용량값은, 1번째로부터 (j-1)번째까지의 모든 용량의 용량값의 합계보다 반드시 커지고, 따라서, D/A 변환기에 있어서의 「출력의 역전현상」은 확실하게 방지된다. 또한, 보정회로 등의 여분의 회로를 부가할 필요도 없고, 저비용이고, 제조도 용이하다.
본 발명에 있어서, 상기 변환용량은, 비정질 박막 또는 폴리실리콘 박막 중 어느 하나로 절연층을 끼움으로써 구성되어도 무방하다.
비정질 박막 또는 폴리실리콘 박막을 이용한 캐패시터를 구비하는 D/A 변환기가 실현된다.
본 발명에 있어서, 상기 스위치는, 박막트랜지스터(TFT ; Thin Film Transistor)를 사용하여 구성된 아날로그 스위치이고, 또한, 상기 변환용량은, 비정질 박막 또는 폴리실리콘 박막중 어느 하나로 절연층을 끼움으로써 구성되어 있고,
상기 아날로그 스위치를 구성하는 박막트랜지스터(TFT)와, 상기 변환용량과는 공통의 기판상에 형성되어도 좋다.
이 D/A 변환기는, 공통의 기판상에 형성된, 박막용량과 박막트랜지스터(TFT)를 사용하여 구성되어 있다. 즉, D/A 변환기의 전체를 박막기술을 사용하여 구축할 수 있고, 콤팩트하면서 제조가 용이하다.
본 발명과 관계되는 D/A 변환기의 설계방법은, 상기 D/A 변환기를, 하기의 각 스텝에 의해 설계하는 것을 특징으로 한다.
(스텝 1)
Coi, dCi (for all i)를 설정한다.
(스텝 2)
j=2로 한다.
(스텝 3)
상기 수학식 (1)이 성립하는가를 판정하고, 성립하지 않은 경우에는 Coj를 변경한다.
(스텝 4)
j를 증가시킨다.
(스텝 5)
모든 j에 대하여 스텝(3) 및 스텝(4)을 반복한다.
본 D/A 변환기의 형성방법에 의하면, 용량의 분산 dCi (for a11 i)를 원하는 값으로 설정하기 때문에, 그 설정한 범위내에서의 오차가 생겨도, 「출력의 역전현상」은 생기지 않는다. 따라서, 제조 조건의 변동등을 고려하여, 용량의 분산 범위를 적절히 설정함으로써, 원하는 신뢰도가 확실하게 확보된다.
본 발명에 있어서, Coi의 초기 설정값이, 2진하중값이라도 좋다.
가중된 용량값을 갖는 캐패시터를 사용한 D/A 변환기의 역전현상을 확실하게 방지가능한 설계 방법이 제공된다.
본 발명은 입력비트에 따라서 가중된 용량값을 가지며, 또한 한 끝부분이 소정전위로 되어 있는 복수의 변환용량과, 한 끝부분이 소정전위로 되어 있는 결합용량과, 상기 변환용량의 각각의 다른 끝부분과 상기 결합용량의 다른 끝부분의 사이에 설치되고, 상기 입력비트에 따라서 개폐가 제어되는 스위치를 구비하여, 상기 결합용량의 다른 끝부분과 상기 스위치의 공통 접속점에서, 디지탈 입력값에 대응한 아날로그 전압을 얻는 D／A 변환기로서,
상기 복수의 변환용량의 각각의 비의 값이, 다음 수학식 (2)에 나타내는 관계를 충족시키고 있는 것을 특징으로 한다.
[수학식 2]
단, 상기 식에 있어서의 기호 등의 의미는 아래와 같다.
Cs : 결합용량의 용량값
Vc : 스위치가 폐쇄되기 전의 결합용량의 다른 끝부분의 전위
Vo : 스위치가 폐쇄되기 전의 각 변환용량의 다른 끝부분의 전위
Coi : i번째의 변환용량의 설계값
dCi : i번째의 변환용량의 분산
Coj : j번째의 변환용량의 설계값
dCj : j번째의 변환용량의 분산
Vth : D/A 변환기의 출력을 휘도정보로서 사용하여 화상을 표시한 경우에 있어서, 사람의 시각에 의해 인식할 수 없는 전압차이의 최대값(시각인식 한계치)
Σ(i<j) : j보다 작은 모든 i에 대한 총 합계
for a11 j : 모든 j에 대하여 성립한다
본 D/A 변환기에서는, 「출력의 역전현상」이 생겨도, 그 역전의 정도가, 시각 인식 임계값(Vth) 보다 작다. 따라서, D/A 변환기의 출력을 휘도정보로서 사용하여 화상을 표시한 경우라도, 그 역전이 생기고 있는 것을, 사람의 시각에 의해 인식할 수 없고, 따라서, 화질이 저하되지 않는다. 시각 인식 임계값(Vth)의 값은, 20mV 정도로 고려된다.
본 발명은, 상기 D/A 변환기를, 하기의 각 스텝에 의해 설계하여도 좋다.
(스텝 1)
Coi, dCi (for all i)를 설정한다.
(스텝 2)
j=2로 한다.
(스텝 3)
상기 제 (2)식이 성립하는가를 판정하고, 성립하지 않은 경우에는 Coj를 변경한다.
(스텝 4)
j를 증가시킨다.
(스텝 5)
모든 j에 대하여 스텝(3) 및 스텝(4)을 반복한다.
본 D/A 변환기의 형성방법에 의하면, 용량의 분산 dCi를 원하는 값으로 설정하기 때문에, 그 설정한 범위내에서의 오차가 생기고 「출력의 역전현상」이 비록 발생하더라도, 그 역전의 정도는 시각 인식 임계값을 결코 초과하지 않기 때문에, 화질이 저하하는 일은 없다. 따라서, 제조 조건의 변동등을 고려하여, 용량의 분산 범위를 적절히 설정함으로써, 원하는 신뢰도가 확실하게 확보된다.
본 발명은, 복수의 주사선과, 복수의 신호선과, 각 주사선과 각 신호선과의 교점에 설치된, 액정과 신호선과의 사이에 전기적 접속을 제어하는 박막소자와, 상기 복수의 신호선을 구동하기 위한 구동회로를 구비하는 액정 패널용 기판으로서,
상기 복수의 신호선의 구동회로는, 상기 D/A 변환기를 구비하는 것을 특징으로 한다.
D/A 변환오차에 기인한 휘도의 역전이 생기지 않는, 혹은 그 역전이 인식되지 않은 레벨로 억제하는 연구가 행해진 D/A 변환기를 탑재한 액정 패널용 기판을 실현할 수 있다.
본 발명은, D/A 변환기를 구성하는 상기 변환용량 및 상기 스위치는, 액정과 신호선과의 사이의 전기적 접속을 제어하는 박막소자와 공통의 제조 프로세스에 의해서 동일한 기판상에 제조되어도 좋다.
제조 프로세스를 공용하기 위한 제조가 용이하다.
본 발명과 관계되는 액정표시 장치는, 상기 액정 패널용 기판을 사용하여 구성된 것이다.
D/A 변환오차에 기인한 휘도의 역전이 생기지 않는, 혹은 그 역전이 인식되지 않은 레벨로 억제할 수 있는, 고신뢰도의 액정표시 장치가 실현된다.
본 발명과 관계되는 D/A 변환기는, n비트(n은 자연수)의 디지탈 신호 Di(i=1,2…,n)을 아날로그 출력 Vout로 변환하는 D/A 변환기에 있어서,
상기 디지탈 신호 Di의 각 비트에 대응하는 n개의 변환용량 Cxi와,
상기 디지탈 신호 Di의 각 비트에 대응하는 n 종류의 전위 Vxi가 공급되는 적어도 하나의 변환 선택 배선과,
상기 아날로그 출력 Vout을 추출하는 출력배선과,
상기 변환용량 Cxi의 한쪽의 극판에 접속되는 전위 Vs1의 제 1의 기준 배선을 가지며,
온의 디지탈 신호 Di에 대응하는 상기 변환용량 Cxi의 다른 쪽의 극판은, 상기 변환 선택 배선에 접속되어, 상기 변환용량 Cxi에, 대응하는 전위 Vxi와 Vs1와의 전위차에 의해서 변환전하가 축적되고,
오프의 디지탈 신호 Di에 대응하는 상기 변환용량 Cxi의 다른 쪽의 극판은, 소정의 배선에 접속되며,
상기 다른 쪽의 극판은, 상기 변환전하가 축적된 후에, 상기 변환 선택 배선 및 상기 소정의 배선과 전기적으로 절단되어, 상기 출력배선에 접속되어, 각각의 상기 변환전하를 합계하여 형성되는 총 전하에 대응하여 아날로그 출력 Vout을 공급한다.
본 발명에 의하면, 디지탈 신호 D1∼Dn에 대응하여, 변환용량 Cx1∼Cxn이 설치되어 있다. 변환용량 Cx1∼Cxn의 한쪽의 극판에는, 전위 Vs1이 공급된다. 변환용량 Cx1∼Cxn의 다른 쪽의 극판에는, 전위 Vx1∼Vxn 혹은 소정의 전위를 공급할 수 있도록 되어 있다.
디지탈 신호 D1∼Dn이 온이면, 변환용량 Cx1∼Cxn의 다른 쪽의 극판에는, 전위 Vx1∼Vxn이 공급되고, 전위 Vs1와의 전위차에 의해서 전하가 축적된다.
디지탈 신호 D1∼Dn이 오프이면, 변환용량 Cx1∼Cxn의 다른 쪽의 극판에는, 소정의 전위가 공급되고, 예를들면 이 전위가 한쪽의 극판의 전위와 같다면 전하가 축적되지 않는다. 자세히는, 변환용량 Cx1∼Cxn의 다른 쪽의 극판을 제 1 기준배선에 접속하면, 양극판의 전위가 같아진다.
혹은, 디지탈 신호 D1∼Dn이 오프일 때에, 변환용량 Cx1∼Cxn의 다른 쪽의 극판을, 제 1의 기준배선과는 다른 배선에 접속하여도 무방하다.
상기와 같이, 디지탈 신호 D1∼Dn의 온·오프에 의해서, 변환용량 Cx1∼Cxn에 축적되는 전하가 변한다. 따라서, 디지탈 신호 D1∼Dn의 온·오프에 의해서 나타나는 디지탈 입력값과, 아날로그 출력이 대응하는 바와 같이, 전위 Vx1∼Vxn 및 소정의 전위를 설정하면, D/A 변환을 행할 수 있다. 설정된 전위는, D/A 변환기의 제조후라도 용이하게 조정할 수 있다. 이 전위의 조정에 의해서, D/A 변환 특성이 연속성을 갖게 된다.
본 발명과 관계되는 D/A 변환기는,
전위 Vs2의 제 2의 기준배선과,
상기 출력배선에 형성되어, 제 1 및 제 2의 기준배선에 있어서의 전위 Vs1과 Vs2와의 전위차에 의해서 기준전하를 저장하는 기준용량 Cs을 가지며,
상기 오프의 디지탈 신호 Di에 대응하는 상기 소정의 배선은 상기 제 1의 기준배선이고,
상기 총 전하는, 상기 변환전하와 상기 기준전하의 합계로 이루어지고,
아날로그 출력 Vout이,
Vout=(ΣCxi(DiVxi+Vs1(1-Di)+CsVs2)／(ΣCxi+Cs)
〔Di는, 디지탈 신호 Di가 온일 때를 1로 하고, 오프일 때를 0으로 한다.〕
로 나타나는 것이 바람직하다.
본 발명에서는, 디지탈 신호 D1∼Dn이 오프일 때, 변환용량 Cx1∼Cxn의 양극판에는, 동일한 전위 Vs1가 공급되기 때문에 전하가 축적되지 않는다.
또한, 출력배선에는 디지탈 신호 D1∼Dn의 온·오프에 관계없이, 기준용량 Cs에 전하가 주어지고, 일률적으로 아날로그 출력 Vout이 상승된다.
그리고, 상기 식은, 다음과 같이 하여 구해진다. 우선, 변환용량 Ci에 최초에 축적되는 전하의 총합을 ΣQi로 하면,
ΣQi=ΣCxi (Di(Vxi-Vs1))
이 된다. 또한, Di는, 디지탈 신호 D11∼D16의 각 신호 레벨에 대응하여 「H」레벨일 때를 「1」로 하고, 「L」레벨일 때를 「0」으로 한 것이다.
또한, 기준용량 Cs에 축적되는 전하를 Qs로 하면,
Qs=Cs (Vs2-Vs1)
이다.
다음에, 변환용량 Ci가, 상기 변환 선택 배선 및 상기 소정의 배선과 전기적으로 절단되어, 상기 출력배선에 접속될 때에, 변환용량 Ci에 축적되는 전하의 총합을 ΣQi′, 기준용량 Cs에 축적되는 전하를 Qs′로 하면,
ΣQi′= ΣCxi(Vout-Vs1)
Qs′ = Cs(Vout-Vs1)
이 된다.
ΣQi+Qs=ΣQi′+Qs′
이므로
ΣCxi (Di (Vxi-Vs1))+Cs(Vs2-Vs1)
=ΣCxi(Vout-Vs1)+Cs(Vout-Vs1)
가 되고, 이것을 변형하여,
Vout
=(ΣCxi(DiVxi+Vs1(1-Di)+CsVs2)/(ΣCxi+Cs)
가 된다.
이 식의 분모는, 디지탈 신호 Di의 값에 관계되지 않고 정수로 되어 있기 때문에, 아날로그 출력 Vout와 디지탈 신호 Di와는, 정비례의 함수가 된다. 이것에 따라, 선형성이 있는 D/A 변환 특성을 얻을 수 있다.
본 발명과 관계되는 D/A 변환기는, 상기 변환용량 Cxi의 다른 쪽의 극판과 상기 변환 선택 배선의 사이에 접속되는 제 1의 스위치와,
상기 변환용량 Cxi의 다른 쪽의 극판과 상기 소정의 배선 사이에 접속되는 제 2의 스위치와,
상기 변환용량 Cxi의 다른 쪽의 극판과 상기 출력배선의 사이에 접속되는 제 3의 스위치를 갖는 것이 바람직하다.
혹은, 본 발명과 관계되는 D/A 변환기는,
상기 변환용량 Cxi의 다른 쪽의 극판과 상기 변환 선택 배선의 사이에 접속되는 제 1의 스위치와,
상기 변환용량 Cxi의 다른 쪽의 극판과 상기 제 1의 기준배선의 사이에 접속되는 제 2의 스위치와,
상기 변환용량 Cxi의 다른 쪽의 극판과 상기 출력배선의 사이에 접속되는 제 3의 스위치와,
상기 기준용량 Cs에 대한 상기 제 1 및 제 2의 기준배선으로부터의 전압의 인가를 제어하는 제 4의 스위치를 갖는 것이 바람직하다.
이것들의 스위치에 의해서, 변환용량 Cxi 및 기준용량 Cs에의 전압의 인가를 제어할 수 있다.
본 발명과 관계되는 D/A 변환기는, n 개의 변환 선택 배선에 의해서 n 종류의 전위 Vxi가 공급되는 것이 바람직하다. 이것은, n 종류의 전위 Vxi를 공급하기 위한 가장 간단한 예이다.
혹은, 본 발명과 관계되는 D/A 변환기는,
고전위 배선과, 저전위 배선과, 상기 고전위 배선과 상기 저전위 배선 사이에 직렬접속된 n-1개의 저항을 가지며,
상기 변환 선택 배선은, 상기 고전위 배선과 해당 고전위 배선에 직결되는 상기 저항의 사이의 배선, 이웃끼리의 저항을 접속하는 배선, 및 상기 저전위 배선과 해당 저전위 배선에 직결되는 상기 저항의 사이의 배선에 의해서 구성되는 것이 바람직하다.
본 발명에 의하면, 고전위 배선과, 고전위 배선에 직결되는 저항과의 사이의 배선이, 전위 Vxi 중 가장 고전위의 변환 선택 배선이 된다. 그리고, 저항이 1개 증가할 때마다 전압강하가 증가하기 때문에, 이웃끼리의 저항을 접속하는 배선은, 서서히 전위가 내려 가는 변환 선택 배선이 된다. 저전위 배선과, 저전위 배선에 직결되는 저항과의 사이의 배선은 가장 저전위의 변환 선택 배선이 된다.
본 발명과 관계되는 D/A 변환기는,
1개의 상기 변환 선택 배선을 가지며, 이 변환 선택 배선에 공급되는 전위가 시간적으로 변화하는 것으로 n 종류의 전위 Vxi가 공급되는 것이 바람직하다.
구체적으로는, 본 발명과 관계되는 D/A 변환기는,
상기 n 개의 변환용량 Cxi에 대응하여 n 개의 변환 펄스배선을 가지며,
각 변환펄스배선에는, 상기 변환 선택 배선에 있어서의 변화하는 전위가, 대응하는 변환용량 Cxi에 공급되는 전위 Vxi로 될 때에 펄스신호가 인가되고,
상기 펄스신호에 따라서, 변환용량 Cxi에 전위 Vxi가 공급되는 것이 바람직하다.
이렇게, 시간적으로 변화하는 전위를 1개의 변환 선택 배선에 공급하면, 변환 선택 배선의 개수를 가장 줄일 수 있다. 상기의 경우, n 개의 변환 펄스배선에 펄스신호를 입력하는 것으로, 이 펄스신호에 따라서 필요한 전위를 추출할 수 있다.
본 발명과 관계되는 D/A 변환기는,
상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비(公比) 2의 등비수열을 하는 것이 바람직하다.
이렇게 하는 것으로, 변환용량 Cxi에 2진 하중에 대응한 전하를 축적할 수 있다. 그리고, 선형성이 있는 D/A 변환기를 얻을 수 있다.
본 발명과 관계되는 D/A 변환기는, n 비트(n는 자연수)의 디지탈 신호 Di(i=1,2…, n)를 아날로그 출력 Vout로 변환하는 D/A 변환기에 있어서,
상기 디지탈 신호 Di의 각 비트에 대응하는 n 개의 변환용량 Cxi와,
복수 종류의 전위 Vxi가 공급되는 적어도 하나의 변환 선택 배선을 가지며,
상기 디지탈 신호 Di의 비트 자릿수에 따라서, 상기 n 개의 변환용량 Cxi의 각각 변환전하가 축적되도록, 상기 전위 Vxi 및 상기 변환용량 Cxi의 용량값이 설정되어 이루어지고, 각각의 상기 변환 전하를 합계하여 형성되는 총 전하에 대응하여 아날로그 출력 Vout를 공급한다.
본 발명에 의하면, 디지탈 신호 Di의 비트 자릿수에 따른 변환 전하를 축적하기 위해서, 복수 종류의 전위 Vxi가 사용된다. 따라서, 각각의 전위 Vxi에 대응하는 변환용량 Cxi의 실제의 용량값에 의해서, 전위 Vxi의 값을 조정할 수 있다. 그리고, 선형성을 갖는 D/A 변환기를 얻을 수 있다.
본 발명과 관계되는 D/A 변환방법은, n 비트(n은 자연수)의 디지탈 신호 Di(i=1,2…,n)를 아날로그 출력 Vout로 변환하는 D/A 변환 방법에 있어서,
온의 상기 디지탈 신호 Di의 비트 자릿수에 대응하는 n 종류의 전위 Vi에 근거하여 n 개의 변환용량 Cxi의 각각 변환전하를 축적하는 동시에, 오프의 상기 디지탈 신호 Di에 대응하여 상기 변환용량 Cxi에 축적되는 변환전하를 비트 자릿수에 관계없이 일정하고,
상기 변환 전하를 합계하여 형성되는 총 전하에 대응하여 아날로그 출력 Vout를 공급하는 방법이다.
특히, 본 발명과 관계되는 D/A 변환방법은,
상기 변환용량 Cxi의 용량값이 설계값과 다른 경우에, 상기 전위 Vi를 조정하는 것으로, 대응하는 변환전하의 값을 거의 설계값대로 하는 것이 바람직하다.
예를들면, 변환용량 Cxi′의 용량값이 설계값 Cxi0과 다르지만, 용량값의 평균이 설계값과 같은 경우에는, 설계상의 전위 Vxi0를 조정하여 전위 Vxi′를,
Vxi′= (Cxi0／Cxi′)×Vxi0
이 되도록 조정한다.
혹은, 변환용량 Cxi″의 용량값이 설계값과 다르고, 또한 용량값의 평균이 설계값과 다른 경우에는,
Vxi″=(Cxi0／Cxi″)×(ΣCxi″+Cs)／(ΣCxi0+Cs)×Vxi0
이 되도록 전위 Vxi″를 조정한다.
이렇게 하는 것으로, 변환용량 Cxi의 용량값이 설계대로가 아니라도, 설계값대로의 아날로그 출력전압을 얻을 수 있다. 즉, 상술한 조정을 행하는 것으로, 선형성이 있는 D/A 변환특성을 얻을 수 있다.
본 발명과 관계되는 D/A 변환방법은,
상기 디지탈 신호 Di의 온·오프에 관계없이, 상기 아날로그 출력 Vout의 전위를 올리기 위해서, 기준용량에 기준전하를 축적하고,
상기 총 전하는, 상기 변환전하와 상기 기준전하와의 합계값으로 이루어지는 것이 바람직하다.
이렇게 해서, 아날로그 출력 Vout의 최저값을 올릴 수 있다.
본 발명과 관계되는 D/A 변환방법은, 상기 기준용량의 용량값이 설계값과 다른 경우에, 인가되는 전압을 조정하는 것으로 상기 기준전하의 값을 거의 설계값대로 하는 것이 바람직하다.
이 조정은, 변환용량 Cxi의 용량값이 설계와 같지 않을 때의 조정과 같다. 본 발명과 관계되는 D/A 변환방법은, n 비트(n은 자연수)의 디지탈 신호 Di (i=1,2…, n)을 아날로그 출력 Vout에 변환하는 D/A 변환방법에 있어서,
온의 상기 디지탈 신호 Di의 비트 자릿수에 대응하여, 복수종류의 전위 Vxi의 어느 하나를 선택하여, n 개의 변환용량 Cxi의 각각 변환전하를 축적하는 동시에, 오프의 상기 디지탈 신호 Di에 대응하여 상기 변환용량 Cxi에 축적되는 변환전하를 비트 자릿수에 관계없이 일정하고,
상기 변환전하를 합계하여 형성되는 총 전하에 대응하여 아날로그 출력 Vout를 공급한다.
본 발명에 의하면, 디지탈 신호 Di의 비트 자릿수에 따른 변환전하를 축적하기 위해서, 복수종류의 전위 Vxi가 사용된다. 따라서, 각각의 전위 Vxi에 대응하는 변환용량 Cxi의 실제의 용량값에 의해서, 전위 Vxi의 값을 조정할 수 있다. 그리고, 선형성을 갖는 D/A 변환이 가능하다.
본 발명과 관계되는 액정 패널용 기판은, 액정 패널에 있어서의 한쪽의 기판으로서,
상기 액정 패널을 구동하기 위한 구동회로와, 상기 액정에 전압을 인가하기 위한 화소전극과, 해당 화소전극에의 전위의 공급을 제어하는 박막트랜지스터를 가지며, 상기 구동회로는 상술한 D/A 변환기를 포함한다.
본 발명에 의하면, 선형성을 갖는 D/A 변환기가 사용되기 때문에, 계조(階調)의 역전현상이 생기지 않는 액정 패널을 얻을 수 있다.
본 발명과 관계되는 액정 패널용 기판에 있어서, 상기 변환용량 Cxi 또는 상기 기준용량 Cs의 적어도 한 쪽은, 상기 박막트랜지스터와 공통의 제조 프로세스에 의해서 동일한 기판상에 제조되는 것이 바람직하다.
본 발명과 관계되는 액정표시 장치는, 상기 액정 패널용 기판이 사용된다.
본 발명과 관계되는 액정표시 장치는,
1수평 주사기간은, 주사신호의 선택기간과, 해당 선택기간과 다음 선택기간의 사이의 블랭킹기간으로써 형성되고,
상기 블랭킹기간에 있어서, 상기 총 전하의 축적 및 아날로그 출력 Vout의 공급이 행하여진다.
본 발명과 관계되는 액정표시 장치는,
1수평 주사기간은, 주사신호의 선택기간과, 해당 선택기간과 다음 선택기간 사이의 블랭킹기간으로써 형성되고,
상기 블랭킹기간에 있어서, 상기 총 전하의 축적이 개시되고,
다음 수평 주사기간의 선택기간에 있어서, 상기 총 전하의 축적이 종료되고 아날로그 출력 Vout의 공급이 행하여진다.
본 발명에 의하면, 총 전하의 축적개시부터 종료까지의 기간을 길게 할 수 있기 때문에, 충분히 충전이 가능하게 된다.
본 발명은, 복수의 주사선과, 복수의 신호선과, 각 주사선과 각 신호선과에 접속된 스위치소자를 갖는 액티브 매트릭스형 표시 장치에서 상기 신호선을, 화상신호의 공급에 앞서 프리챠지하는 방법으로서,
복수종류의 프리챠지용 직류전위를 선택적으로 상기 신호선에 접속하기 위한 스위치를, 한 개의 신호선마다 준비 해 두고,
상기 스위치를 절환하여 상기 신호선을 어느 하나의 상기 프리챠지용 직류전위에 접속하고, 이것에 의해 상기 신호선을, 상기 화상신호의 진폭의 중심 전위에 대한 극성과 동일한 극성으로 프리챠지하는 것을 특징으로 한다.
액티브 매트릭스형 표시 장치, 예를들면 액정표시 장치에서는, 액정의 열화를 방지하기 위해서 액정을 반전구동할 필요가 있고, 그 반전구동의 방식도 몇개가 있기 때문에, 신호선의 프리챠지의 극성도 그 반전구동의 극성에 합치시켜 적당히 변경할 필요가 있다. 상기의 경우, 반전구동에 합치한 주기를 갖는 펄스를 생성하여, 그 펄스를 신호선에 공급하여 프리챠지를 행하는 것도 고려된다. 그러나, 상기의 경우에는, 그 펄스를 신호선에 전달하기 위한 배선이 필요하고, 그 배선의 충방전을 따르기 위해, 프리챠지를 고속화한 경우에 소비전력이 증대한다. 또한, 액정 패널의 대형화에 따라, 그 배선의 길이가 길어지고, 기생용량도 증대하기 때문에, 그 배선의 시정수가 커져서 프리챠지용의 펄스가 둔화되고, 프리챠지의 정확성(정밀도)이 저하한다. 또한, 선 순차로 구동 또한 신호선마다 극성을 반전시키는 구동(신호선 반전구동) 방식을 채용하는 경우, 동시에 양극성의 프리챠지가 필요로 되는 것부터 적용이 곤란하다고 하는 문제도 있다.
그리고, 이 프리챠지 방법에서는, 미리 다른 직류전위를 준비해 놓고, 액정의 반전구동의 극성에 대응시켜, 그것들의 직류전위와 신호선과의 사이의 접속을 적당히 제어하여 프리챠지를 행한다고 하는 신규 수법을 채용한다. 그 접속의 제어는, 직류전위와 신호선과의 사이에 개재하는 스위치를 조작함으로써 행한다.
상기의 경우, 프리챠지에 따르는 충방전은 신호선만으로 좋고, 고속화하더라도 소비전력의 증대를 억제할 수 있다. 또한, 신호선으로 정확한 전압을 인가할 수 있고, 프리챠지의 정확성(안정성)이 향상된다. 또한, 스위치의 조작을 적당히 제어하면, 여러가지의 반전구동방식에 자유롭게 대응가능하다.
본 발명에 있어서, 각각의 상기 프리챠지용 직류전위에 유지된 배선이, 상기 각 전위마다 준비되어도 좋다.
프리챠지 전위선을 복수준비해 둠으로써, 스위치의 제어만으로 여러가지의 반전구동방식에 가능하게 대응할 수 있다.
본 발명에 있어서, 상기 배선의 각각의 등가용량은, 상기 신호선의 각각의 등가용량보다도 크더라도 좋다.
프리챠지용 직류전위선의 등가용량(기생용량)을 신호선의 등가용량(기생용량)보다 충분히 크게 해 놓으면, 신호선용량의 영향을 무시할 수 있도록 되어, 프리챠지의 정밀도가 또한 향상한다.
프리챠지용 직류전위선은 그 자체로 상당한 용량을 가지고 있다. 또한, 더우기 용량을 증대시킬 경우에는, 예를들면, MOS 트랜지스터의 게이트 절연막을 사용하여 구성한 캐패시터를 부가하는 등의 수법을 채용하면 된다.
본 발명은, 1 또는 복수의 주사선마다 프리챠지의 극성을 시간적으로 반전시켜도 좋다.
액정의 주사선 반전구동에 대응시켜, 프리챠지의 극성을 반전시키는 것이다. 주사선 반전구동은, 프리커라든지 휘도경사 및 세로 크로스토크의 방지에 유효하다.
본 발명은, 액티브 매트릭스형 표시 장치를 선 순차 구동하는 경우에, 1 또는 복수의 신호선마다 프리챠지의 극성을 주기적으로 반전시켜도 된다.
액정의 「선 순차 구동」 또한 「신호선 반전구동」에 대응시켜, 프리챠지의 극성을 반전시키는 것이다. 액정의 신호선 반전구동은, 프리커라든지 가로 크로스토크 및 세로 크로스토크의 방지에 유효하고, 본 발명은, 이러한 구동방식을 채용하는 경우에도, 고속 또한 고정밀도의 신호선 프리챠지를 행할 수 있다.
본 발명은, 액티브 매트릭스형 표시 장치를 점 순차로 구동하는 경우에, 1 또는 복수의 신호선마다 프리챠지의 극성을 주기적으로 반전시켜도 된다.
액정을 「점 순차 구동」으로 또한 「신호선 반전구동」하는 경우에, 이것에 대응한 극성으로 프리챠지를 행하는 것이다.
본 발명은, 상기 신호선 프리챠지는 수평 선택 기간에 앞서는 수평 블랭킹 기간에 있어서, 적어도 어느 신호선에 대하여 어느 기간은 동시에 행하여도 좋다.
수평 주사기간 및 수평 블랭킹 기간을 유효하게 활용하여 프리챠지를 행하는 것이다.
본 발명은, 액티브 매트릭스형 표시 장치를 점 순차 구동하는 경우에, 상기 점 순차 구동에 앞서는 수평 블랭킹 기간 및 수평 선택 기간에, 소정의 타이밍으로 상기 신호선의 각각에 접속되어 있는 상기 스위치를 순차로 절환해 가고, 이것에 의해, 신호선의 프리챠지를 행하여도 좋다.
액정의 「점 순차 구동」 인 경우에, 프리챠지도 점 순차 형식으로 행하는 것이다. 각 신호선으로 영상신호가 공급되는 시각에서도 같을 뿐 이전의 시각에 프리챠지가 행하여지기 때문에, 프리챠지의 정밀도가 또한 향상한다.
본 발명에 있어서, 상기 프리챠지용 직류전위는 각각, 상기 화상신호의 회색레벨에 상당하는 전위라도 된다.
신호선을, 영상신호 진폭의 거의 중간의 전위에 프리챠지해 둠으로써, 액정이 고속인 구동이 실현된다.
본 발명은, 상기 스위치의 상기 신호선에의 접속시간을 제어함으로써, 상기 신호선의 충방전의 전류량을 조정하고, 이것에 의해서 상기 신호선을 소정의 전압레벨로 프리챠지하여도 된다.
본 프리챠지 방법에서는, 프리챠지용 직류전위와 신호선과의 접속시간을 제어하여 「이동전하의 적분값(즉 전류량)」을 제어함으로써, 신호선을 원하는 전압에 프리챠지하는 것이다.
프리챠지용 직류전위의 절대값을 실제의 신호선의 프리챠지 전위보다 충분히 크게하여 두면, 전압차를 이용하여 고속인 충방전을 행할 수 있다. 따라서, 프리챠지에 요하는 시간을 단축화할 수 있다.
본 발명은, 복수의 주사선과, 복수의 신호선과, 각 주사선과 각 신호선과에 접속된 스위치소자를 구비하는 액티브 매트릭스형 표시 장치에서 상기 신호선을, 화상신호의 공급에 앞서 프리챠지하는 방법으로서,
제 1의 프리챠지 전위선과, 이 제 1의 프리챠지 전위선의 전위와는 다른 제 2의 프리챠지 전위선과, 상기 제 1 및 제 2의 프리챠지 전위선의 어느 하나를 선택적으로 상기 신호선에 접속하기 위한 스위치를, 한 개의 신호선마다 준비해 놓고,
상기 스위치를 절환하여, 상기 신호선을 상기 제 1 및 제 2의 프리챠지 전위선의 어느 하나에 접속하여 상기 신호선의 프리챠지를 행하는 동시에, 상기 제 1 및 제 2의 프리챠지 전위선의 각각의 전위를 주기적으로 반전시키는 것을 특징으로 한다.
본 프리챠지 방법에서는, 프리챠지용 전위를 고정시키지 않고, 제 1 및 제 2의 프리챠지 전위선의 전위를 주기적으로 반전시키도록 한다. 이것에 의해, 스위치의 구성을 간소화할 수 있다.
본 발명은, 복수의 주사선과, 복수의 신호선과, 각 주사선과 각 신호선에 접속된 스위치소자를 구비하는 액티브 매트릭스형 표시 장치에서 상기 신호선을, 화상신호의 공급에 앞서 프리챠지하는 신호선 프리챠지 회로로서,
제 1의 프리챠지용 전위선과,
상기 제 1의 프리챠지용 전위선과는 다른 전위의 제 2의 프리챠지용 직류전위선과,
상기 제 1 및 제 2의 프리챠지용 전위선의 어느 하나를 선택적으로 상기 신호선에 접속하기 위한 스위치와,
상기 스위치를 절환을 제어하는 스위치 제어회로를 갖는 것을 특징으로 한다.
상술한 프리챠지 방법을 실현하기 위한 회로이다. 스위치 제어회로에 의한 스위치의 조작에 의해, 여러가지 액정의 반전구동에 대응한 극성으로서, 신호선의 프리챠지를 행할 수 있다.
본 발명은, 복수의 주사선과, 복수의 신호선과, 각 주사선과 각 신호선과에 접속된 스위치소자를 구비하는 액티브 매트릭스형 표시 장치에서 상기 신호선을, 화상신호의 공급에 앞서 프리챠지하는 신호선 프리챠지 회로로서,
제 1의 프리챠지 전위선과,
상기 제 1의 프리챠지용 전위선의 전위와는 다른 전위의 제 2의 프리챠지 전위선과,
상기 제 1의 프리챠지 전위선과 신호선의 각각과의 접속/비접속을 절환하기 위해서, 각 신호선마다 설치된 제 1의 스위치와,
상기 제 2의 프리챠지 전위선과 신호선의 각각과의 접속/비접속을 절환하기 위한, 각 신호선마다 설치된 제 2의 스위치와,
상기 제 1의 스위치 및 상기 제 2의 스위치의 개폐를 제어하는 스위치 제어회로를 갖는 것을 특징으로 한다.
본 프리챠지 회로에서는, 제 1 및 제 2의 프리챠지 전위선의 각각과 각 신호선의 사이에 스위치를 설치한다. 즉, 한 개의 신호선마다 2개의 스위치(제 1의 스위치와 제 2의 스위치)가 설치되어 있다. 그리고, 스위치 제어회로는, 제 1 및 제 2의 스위치를 상보적으로 온/오프시켜, 어느 쪽인가의 전위선만을 신호선에 접속하여 그 신호선을 프리챠지한다.
본 발명에 있어서, 프리챠지 회로는, 각 신호선의 각각을 점 순차로 프리챠지하기 위한 펄스를 발생시키는 시프트 레지스터를 가져도 좋다.
상술한 액정의 「점 순차 구동」에 대응시켜 프리챠지도 점 순차 형식으로 행하는 프리챠지 방법을 실현하기 위해서, 프리챠지 회로내에 시프트 레지스터를 설치한 것이다.
본 발명에 있어서, 상기 시프트 레지스터는, 신호선에 차례로 화상신호를 공급하기 위한 시프트 레지스터를 겸하여도 좋다.
하나의 시프트 레지스터를 유효하게 활용하는 것이다.
본 발명과 관계되는 액정 패널용 기판은, 상기 신호선 프리챠지 회로를 구비하는 것이다.
고속이고 또한 고정밀도의 신호선 프리챠지를 행할 수 있는 프리챠지 회로를 탑재한 액정 패널용 기판을 제공할 수 있다. 프리챠지 회로는, 예를들면, 기판상에 형성된 박막 트랜지스터(TFT)를 사용하여 구성할 수 있다.
본 발명은, 신호선 프리챠지 회로를 구성하는 트랜지스터와, 상기 각 주사선과 각 신호선과의 교점에 설치된 액정과 신호선과의 사이의 전기적 접속을 제어하는 스위치소자와는 각각, 공통의 제조 프로세스에 의해서 동일한 기판상에 제조되어도 좋다.
액정 매트릭스를 구성하는 스윗칭 트랜지스터와, 프리챠지 회로를 구성하는 트랜지스터를 공통의 기판상에 공통의 제조 프로세스로 형성하기 때문에 제조가 용이하다.
본 발명과 관계되는 액정표시 장치는, 상기 액정 패널용 기판을 사용하여 구성된다.
고정밀도인 프리챠지를 행할 수 있는, 고성능인 액정표시 장치를 실현할 수 있다.
발명을 실시하기 위한 최량의 형태
본 발명의 구체적인 내용을 설명하기 전에, 「용량 분할 방식의 D/A 변환기의 변환원리」와 「D/A 변환기에 있어서의 출력의 역전현상」에 대하여 설명한다.
(용량 분할 방식의 D/A 변환기의 변환원리)
도 14a에 나타낸 바와 같이, 2개의 용량(2000,2100)을 고려한다. 용량(200)의 축적전하(전위 VX측의 전하) QA 및 용량(2100)의 축적전하(전위 VC측의 전하) QB는, 도 14a의 우측에 기재된 대로, QA=CA (VX-V0), QB=CB (VC-VCOM)가 된다. 여기에서, CA는 용량(2000)의 용량값이고, CB는 용량(2100)의 용량값이다.
다음에, 도 14b에 나타낸 바와 같이, 용량(2000과 2100)을 접속하면, VC와 VX의 대소에 따른 전류(VC<VX일 때는 전류IS, VC>VX일 때는 전류IR)가 흐르고, 공통 접속단에서 출력 전압 V가 얻어진다.
이때, 용량(2000)의 축적 전하(전위 V측의 축적전하) QA' 및 용량(2100)의 축적전하(전위 V측의 축적 전하) QB'는, 도 14b의 우측에 기재된 대로, QA'=CA(V-V0), QB'=CB(V- VC0M) 이 된다.
총 전하량은 변화하지 않기 때문에, QA+QB=QA'+QB'가 성립한다. 이 관계에서 출력전압 V를 구하면, V=(CAVX+CBVC)/(CA+CB)가 된다. 여기에서, 용량(2000)의 용량값「CA」가 입력 디지탈 신호값에 의해서 변화하면, 그것에추종하여 아날로그 변환출력전압(V)이 얻어진다.
본 명세서에서는, 용량(2000)을 「변환용량」이라 하고, 용량(2100)을 「결합용량」이라고 한다.
그리고, VC<VX로 설정되어 있을 때는, 디지탈 입력의 증가에 따라서 변환용량도 증가하면, 입출력 특성은, 도 15의 (아)에 나타낸 바와 같이, 입력값의 증가에 따라 출력값이 증대하는 특성이 되어, VC>VX 일 때는, 도 15의 (이)에 나타낸 바와 같이, 입력값의 증가에 따라 출력값이 감소하는 특성이 된다.
(D/A 변환기에 있어서의 출력의 역전현상)
① 도 15(이)의 특성을 갖는 D/A 변환기를 예로 들어 설명한다. 도 16에 나타낸 바와 같이, 디지탈 입력이 「31」에서 「32」로 변화한 시점에서, 원래, 출력값이 감소해야 하는 데, 반대로 증대하는 현상(출력의 역전현상)을 볼 수 있다.
② 출력의 역전이 발생하는 이유
도17A는, 2진하중 캐패시터(변환용량) C10∼C15를 사용한 D/A 변환기의 기본구성을 나타내는 도면이다. 도면중, 「CS」는 결합용량을 나타내고, 또한, 「SW1∼SW6」은 6비트의 디지탈 입력의 각 비트의 「1」과 「0」에 대응하여 개폐되는 스위치이다.
변환용량 C10∼C15의 비의 값의 설계값은 각각, 「1」,「2」,「4」,「8」,「16」,「32」이지만, 실제로는, 도 18의 「실제값」으로 나타내는 바와 같이, 용량값은 상당한 분산을 가지고 있다.
도 18에서는 오차의 비율을 「0. 1」, 즉, 분산의 최대폭을 설계값의 10%로 하고, 또한, C10∼C15에 관하여는, 용량값이 증대하는 방향(플러스(+) 방향)에 10%의 오차가 생기고 있고, 한편, 용량 C15에 관하여는, 용량값이 감소하는 방향(마이너스(-) 방향)에 10%의 오차가 생긴다고 가정한다. 따라서, 변환용량C10∼C15의 비의 값의 실제값은, 「1. 1」,「2. 2」,「4. 4」,「8. 8」,「17. 6」,「28. 8」로 되어 있다.
여기에서, 디지탈 입력으로서 「31」을 입력한 경우, 도 17a와 같이 스위치 SW1∼SW5가 온, SW6만 오프로 되어, 전하 Q1∼Q5의 이동(도면중, 화살표로 나타난다)이 발생하고, 변환용량 C11∼C15와 결합용량 Cs와의 공통 접속점에서, 아날로그 변환전압 「V」가 얻어진다.
다음에, 전체 용량을 리세트한 후, 디지탈 입력으로서 「32」를 입력하면, 도 17b에 나타낸 바와 같이, 스위치 SW1∼SW5가 오프, 스위치 SW6만이 온이 되어, 전하 Q6의 이동(도면중, 화살표로 나타난다)이 생긴다. 이때, 도 17a에 있어서의 이동 전하량(Q1+Q2+Q3+Q4+Q5)보다도, 도 17b에 나타내는 이동 전하량 Q6의 쪽이 작기 때문에, 아날로그 변환출력(V)이 반대로 증대하여, 도 16과 같은 역전현상이 발생한다.
캐패시터의 전하량은, 용량값과 전압의 곱으로 결정되고, 전압이 일정한 경우에는 용량값으로 결정되기 때문에, 결국, 도 18의 하측에 나타낸 바와 같이, 어떤 비트(j)에 대응하는 캐패시터의 용량값이, 그 비트보다 하위의 비트(i)에 대응하는 모든 캐패시터의 용량값보다도 작으면, 역전현상이 생긴다.
도 18인 경우, 변환용량 C15만, 분산의 방향이 달라졌기 때문에, 변환용량 C11∼C14의 전체 용량값(=34. 1)에서, 변환용량 C15의 용량값(=28. 8)이 작아지고(즉, 「용량값이 역전」이 생긴다), 입력값「32」에 대응하여, 도 16과 같은 역전이 발생한다.
이상의 예에서는, 용량 C15만 마이너스(-) 방향으로 분산이 생긴 경우를 상정하였지만, 용량 C11∼용량 C14에 대하여도, 분산의 방향은 부정확하고, 같은 역전현상이 다른 비트에 대해서도 생길 우려가 있다.
액정 패널에, 밝기가 서서히 변화하여 가는 배경색(등급)을 표시하고 있는 경우에, 「출력의 역전현상」이 생기면, 밝은 배경중의 일부가 어두어 지는 등, 액정 패널을 보고 있는 사람에게 위화감을 느끼게 한다. 이러한 화질의 저하는 특히, 사람의 주의를 끌기 쉽고, 따라서 표시 패널에 있어서는 치명적인 결함이 되는 것이 있다.
(제 1 실시예)
(a) 본 실시예의 특징
상술한 바와 같은 고찰에 근거하여, 제 1의 실시 예에서는, D/A 변환기의 「출력의 역전현상」을 완전히 방지하는 구조로 한다.
즉, 어떤 비트(j)보다도 하위 비트(i)의 전부에 관하여 동일방향의 용량값의 분산이 생기고, 그 비트(j)에 대해서만, 반대의 방향으로 용량값의 분산이 생긴 경우(즉, 최악인 경우)라도, 결코「용량값의 역전」이 생기지 않도록, 미리 캐패시터의 용량값을 설계하는 것이 본 실시예의 특징이다.
도 1은 본 실시예에 관한 D/A 변환기(20)의 구성을 나타내는 도면이다. 이 D/A 변환기(20)의 특징은, 도 1의 하측에 나타낸 바와 같이, 변환용량 C1∼C6의 용량비의 「설계값」을 최초부터, C1:C2:C3:C4:C5:C6=1:2:4:8. 56:19. 02:42. 27로 하고 있는 것이다.
또한, 도 1에 있어서 참조번호(10∼15)는 입력단자를 나타내고, 참조번호(16)는 출력단자를 나타내며, CS는 결합용량이다.
도 2는 먼저 설명한 도 18에 대응하는 도면이다. 도 2의 하측에, 본 실시예에 관한 D/A 변환기(20)에 대하여, 어떤 비트(j)에 대응하는 캐패시터의 용량값과, 그 비트보다 하위의 비트(i)에 대응하는 모든 캐패시터의 용량값의 총합을 비교한 결과가 나타나고 있다.
명백한 바와 같이, 본 실시예에서는 입력값이 「31」부터 「32」로 변화하여도, 도 18에서 볼 수 있는 「용량값의 역전」은 발생하지 않는다. 따라서, 도 3에 나타낸 바와 같이, D/A 변환기에 있어서의 「출력의 역전」이 생기지 않는다. 또한, 본 실시예에서는, 각 비트의 용량값이 어떠한 분산에도(즉, 상술한 최악의 분산 상태가 어떤 비트에 대하여 발생하여도),「출력의 역전」이 생기지 않도록 설계되어 있다.
(b) 설계 방법
다음에, 변환용량의 용량값을 어떻게 설계하는가에 대하여 설명한다.
상술한, 용량값의 「최악의 분산」이 생긴 경우를 고려하여, 인접하는 용량 사이에 항상 이하의 수학식 (1)의 관계가 성립하도록 용량값을 설계하여 간다.
[수학식 1]
Coj-dCj>Σ(i<j) (Coi+dCi) (for all j)
단, 수학식 (1)에 있어서의 기호 등의 의미는 이하와 같다.
Ci : i번째의 변환용량
Coi : i번째의 변환용량의 설계값
dCi : i번째의 변환용량의 분산
Cj : j번째의 변환용량
Coj : j번째의 변환용량의 설계값
dCj : j번째의 변환용량의 분산
Σ(i<j) : j 보다 작은 모든 i에 대한 총합
for al1 j : 모든 j에 대하여 성립한다
여기에서, 주의하여야 할 점은, 「dCi」의 부호가 플러스(+) 인데 대하여, 「dCj」의 부호가 마이너스(-) 로 되어 있는 점이다.
각 변환용량이 수학식 (1)의 관계를 충족시키면, 가중된 복수의 용량의 용량비가 분산되고, 그 분산이 최악의 조건으로 되어도, j번째의 용량의 용량값은, 1번째로부터 (j-1) 번째까지의 모든 용량의 용량값의 합계보다 반드시 커지고, 중량이 역전하지 않는다. 그러므로, D/A 변환기에 있어서의 「출력의 역전현상」은 확실하게 방지된다. 또한, 보정회로 등의 여분인 회로를 부가할 필요도 없고, 저비용이고, 제조도 용이하다.
단, 상술한 바와 같은 설계를 행하면, 현실의 가중치가 이론값(2진하중)에서 벗어나 있기 때문에, D/A 변환기의 변환오차는 증대한다. 그러나, D/A 변환기를 화상표시를 위해 구동회로로서 사용하는 경우, 각 비트의 중량이 이론값(2진하중)에서 벗어나 있어도, 인간의 시각으로는 그 편차량을 확실히 인식하기는 곤란하고, 특히 위화감이 생기지 않는다. 이것에 대하여, 상술한 바와 같이, 「출력의 역전현상」이 생기면, 밝은 배경중의 일부가 어두어 지는 등으로, 확실하게 인식된다. 즉, 화질의 저하가 두드러진다.
본 실시예는, 이러한 화상표시의 인간의 눈의 특성을 고려하여, 변환 정밀도 보다도 「출력의 역전의 방지」를 중시한다고 하는 신규인 지견에 근거한 구성으로 되어 있다.
용량값 결정의 순서를 구체적으로 나타내면, 도 4와 같이 된다.
즉, 우선, 「변환용량의 설계값(Ci) 및 예상되는 분산(dCi)」를 설정한다(스텝100). 예상되는 분산(dCi)는, 용량값의 패턴 정밀도라든지, 제조 라인의 능력등을 검토하여, 원하는 신뢰도를 확보할 수 있는 값으로 한다.
다음에, j=2로서 (스텝110), 상술한 수학식 (1)이 성립하는가를 판정하여(스텝120), 성립하지 않은 경우에는 Coj를 변경한다 (스텝130). 이 변경에 있어서는, 변환오차를 억제하기 위한, 상술한 수학식 (1)을 충족시키는 최소의 Coj를 선택하는 것이 바람직하다.
스텝(120)에 있어서, 수학식 (1)이 성립한 경우, j가 MSB (최상위 비트)인가를 판정하고(스텝140), 그렇지 않으면, j의 값을 증가시켜(스텝150), 아래와 같이, 모든 j에 대하여, 스텝(120,130,140)을 반복한다.
(제 2 실시예)
제 1의 실시예에서는, 「D/A 변환기의 출력의 역전」을 방지하는 것을 전제로 하고 있지만, 용도에 의해서는, 좀더 완만하게 하는 규격으로 설계하여도 좋은 경우가 있다.
그러한 경우는, 설계의 기준을 완화하고, 도 5에 나타낸 바와 같이 가령 역전이 생겨도, 그 역전 전압(△V)이 임계값(Vth) 이하라면 무방하므로 설계하는 것도 가능하다.
여기에서는, 시각 인식 임계값이라는 기준을 도입하여, 역전 전압(△V)이, 시각 인식 임계값을 초과하지 않도록, 변환용량의 용량값을 설계한다. 「시각 인식 임계값」이란, D/A 변환기의 출력을 휘도정보로서 사용하여 화상을 표시한 경우에 있어서, 사람이 시각에 의해 인식할 수 없는 차이의 최대값을 말하며, 20mV 정도이다.
도 1에 나타나는 용량 분할 방식의 D/A 변환기의 출력(V)은, 우선, 도 14a, 도 14b를 사용하여, D/A 변환기의 원리의 란으로 설명한 바와 같이,
(변환용량의 다른 끝부분의 전위·변환용차의 용량값)+(결합용량의 다른 끝부분의 전위·변환용량의 용량값)／(변환용량과 결합용량의 합)으로 나타난다.
따라서, 상술한 용량값의 최악의 분산인 경우를 고려하면, 이하의 수학식 (2)를 충족하도록, 각 용량의 용량값을 결정하면 된다.
[수학식 2]
단, 상기 식에 있어서의 기호 등의 의미는 이하와 같다.
Cs : 결합용량의 용량값
Vc : 스위치가 폐쇄되기 전의 결합용량의 다른 끝부분의 전위
Vo : 스위치가 폐쇄되기 전의 각 변환용량의 다른 끝부분의 전위
Coi : i번째의 변환용량의 설계값
dCi : i번째의 변환용량의 분산
Coj : j번째의 변환용량의 설계값
dCj : j번째의 변환용량의 분산
Vth : D/A 변환기의 출력을 휘도정보로서 사용하여 화상을 표시한 경우에 있어서, 사람이 시각에 의해 인식할 수 없는 차이의 최대값(시각 인식 임계값) Σ(i<j) : j 보다 작은 모든 i에 대한 총합
for a11 j : 모든 j에 대하여 성립한다
그리고, 설계 순서로서는, 도 6에 나타내는 각 스텝(200∼250)을 실행하면 좋다. 이 순서는 도 4인 경우와 같다.
(제 3 실시예)
이하, 상술한 D/A 변환기를 액정 패널용 기판상에 탑재한 액정표시 장치에 대하여 설명한다.
(a) 액정표시 장치의 개요
액정표시 장치는, 예를들면, 도 11에 나타낸 바와 같이, 백 라이트(1000), 편광판(1200), TFT 기판(1300)과, 액정(1400)과, 대향기판(컬러 필터기판)(1500)과, 편광판(1600)으로써 이루어진다. 본 실시예에서는, TFT 기판(1300) 상에 구동회로(1310)를 형성하고 있다.
TFT기판(1300) 상에는, 도 12에 나타낸 바와 같이, 주사선 W1∼Wn과, 신호선 D1∼Dn과, 화소부의 TFT와, 주사선 구동회로(1320)와, 신호선 구동회로(1330)가 형성되어 있다. 그리고, 도 13에 나타낸 바와 같이, 액정(1400)은 TFT 기판(1300)과 대향기판(1500)과의 사이에 밀봉되어 있다. 또한, 참조기호(1520, 1522)는 배향막이다.
(b) 신호선 구동회로의 구성
도 7(의 우측)에 나타내는 바와 같이, 신호선 구동회로(1330)는, 시프트 레지스터(1300)와, 래치(400)와, 래치(500)와, 게이트회로(600)와, D/A 변환회로(700)를 구비한다.
시프트 레지스터(300)는, 액정 패널(800)에 있어서의 데이터 선(D 1등)의 개수에 상당하는 단수의 레지스터(310,311)를 가지며, 6비트의 입력 디지탈 신호 D1∼D6을 샘플링하기 위한 샘플링 펄스(SP1, SP2 등)를 출력한다. 이 샘플링 펄스(SP1, SP2 등)는 래치(400)에 있어서의 동작 클럭(CL1 등)이 된다.
래치(400)는 도 7의 좌측에 나타낸 바와 같이, 클럭과 인버터를 사용하여 구성된 일시 기억회로 A1∼A6과, 반전클럭(nCL1)을 생성하기 위한 인버터(24)를 갖는다. 일시 기억회로 A1은 3개의 인버터(21,22,23)로 이루어진다.
래치(500)도 이와 같이, 클럭과 인버터를 사용하여 구성된 일시 기억회로 B1∼B6와, 반전클럭(nCL2)을 생성하기 위한 인버터(28)를 갖는다. 일시 기억회로 B1는, 3개의 인버터(25,26,27)로 이루어진다. 이 래치(500)에는, 외부에서 래치 펄스(LP)가 입력된다.
게이트 회로(600)는 2입력 NAND 게이트(30∼35)로 이루어지고, 각 게이트에는 결합펄스(CP)가 공통으로 입력된다.
D/A 변환기(700)는, 전술한 실시예로 설명한 수법에 근거하여 설계되어 있다. 즉, 변환용량 C1∼C6의 용량값은, 통상의 2진하중과는 다른 설계가 이루어져 있고, D/A 변환오차에 기인한 휘도의 역전이 발생하지 않는, 혹은 그 역전이 인식되지 않은 레벨로 억제하는 연구가 행해지고 있다.
n형 MOS 트랜지스터(M1, M2)로 이루어지는 스위치 E1은, 변환용량 C1을 리세트하는 기능을 갖는다. 그 온/오프는, 리세트 신호(RS)에 의해 제어된다. 또, 스위치 E2∼E6도 같은 구성을 갖는다. 아날로그 스위치 F1은, 변환용량C1과 결합용량 Cs와의 접속/비접속을 제어하는 것이며, pMOS 트랜지스터 P1, nM0S 트랜지스터 M3, 인버터(40)로써 이루어진다. 아날로그 스위치 F2∼F6도 동동한 구성를 갖는다.
또한, nMOS 트랜지스터 M4 및 M5로 이루어지는 스위치(50)는, 결합용량 Cs를 리세트하는 기능을 가지며, 리세트 신호(RS)에 의해 온/오프된다.
또한, D/A 변환기(700)에 있어서의 동작전위 VO, VC, VCOM은, 도 8a 또는 도 8b에 나타내는 바와 같은 관계에 있다. 도 8a와 같은 관계에 있는 경우, VC>VO 이고, 따라서, 도 15의 (이)와 같은 특성을 갖는 감산형의 D/A 변환기로 된다. 또, 액정셀을 반전 구동하기 위해, 전위 VO, VC는 주기적으로 반전하도록 되어 있다. 또한, 도 8a중, 「RA1, 「RA2」는, D/A 변환기의 출력의 다이나믹 레인지를 나타낸다.
한편, 도 8b인 경우 VC<VO 이고, 도 15의 (아)와 같은 특성을 갖는 가산형의 D/A 변환기가 된다. 「RB1」, 「RB2」은, D/A 변환기의 출력의 다이나믹 레인지를 나타낸다.
(c) 신호선 구동회로의 동작
도 7의 신호선 구동회로의 동작 타이밍의 일례를 도 9에 나타낸다. 액정 패널(800)에 있어서의 1수평 주사기간(Th)은, 선택 기간(Ts)과 블랭킹 기간(Tb)으로써 이루어진다.
시각 t0∼t1의 사이에, 시프트 레지스터(300)로부터 출력되는 샘플링 펄스 SP1∼SPn에 의해 1행분의 화상 데이타가 래치(400)에 들어간다. 그동안, 리세트 신호 RS는 「H」상태이고, 각 변환용량 및 결합용량은 리세트되어 있다. 시각 t2에 리세트 신호 RS가 「L」로 되어 리세트가 종료하고, 계속해서, 시각 t3에 래치 펄스 LP가 「H」로 되어, 래치(400)에 저장된 화상 데이타가 래치(500)로 옮겨진다.
계속해서, 시각 t4에, 결합 펄스 t4가 「H」로 되어 각 변환용량 C1∼C6과 결합용량 Cs가 결합되어, 시각 t4∼t5의 사이에 D/A 변환이 이루어진다. 그리고, 시각 t6에 리세트 신호RS가 다시「H」로 되어, 각 용량의 리세트가 행하여진다.
또한, 도 10에 나타낸 바와 같이, D/A 변환을 행하는 기간을 시각 t4∼t7로 연장하고, 충분한 D/A 변환기간을 확보하는 것도 가능하다. 이에 따라서, 보다 정확한 D/A 변환이 가능하다.
이상 구성을 갖는 구동회로를 사용한 액정표시 장치는, D/A 변환오차에 기인한 휘도의 역전이 생기지 않는, 혹은 그 역전이 인식되지 않은 레벨로 억제할 수 있는, 고신뢰도의 액정표시 장치가 된다.
(d) 용량과 TFT의 제조 프로세스
D/A 변환기를 구성하는 TFT, 화소부의 TFT 및 D/A 변환기를 구성하는 변환용량의 제조 프로세스(저온 다결정 실리콘 프로세스)를 도 19∼ 도 25를 이용하여 설명한다. 이하의 제조 프로세스에서는, 제조공정을 간략화하기 위해서, D/A 변환기를 구성하는 TFT, 화소부의 TFT 및 D/A 변환기를 구성하는 변환·용량의 각각을 공통의 공정으로 형성한다.
또한, D/A 변환기의 결합용량(CS)은, 적극적으로 D/A 변환기내에 제조되는 것이 아니라, 액정 셀내에서의 소스 버스배선과 대향기판과의 기생용량으로써 형성하기 때문에, 여기에서는 설명을 생략한다.
우선, 도 19에 나타낸 바와 같이 기판(4000) 상에 버퍼층(4100)을 설치하여, 그 버퍼층(4100) 상에 비정질 실리콘층(4200)을 형성한다.
다음에, 도 20에 나타낸 바와 같이, 비정질 실리콘층(4200)의 전면에 레이저 광을 조사하여 어닐링을 실시함으로써 비정질 실리콘을 다결정화하여, 다결정 실리콘층(4220)을 형성한다.
다음에, 도 21에 나타낸 바와 같이 다결정 실리콘층(4220)을 패터닝하여, 아일랜드 영역(4230,4240,4250)을 형성한다. 아일랜드 영역(4230,4240)은, MOS 트랜지스터의 능동영역(소스, 드레인)이 형성되는 층이다. 또한, 아일랜드 영역(4250)은, 박막용량의 1극이 되는 층이다.
다음에, 도 22에 나타낸 바와 같이 마스크층(4300)을 형성하여, 아일랜드 영역(4250)에만 인(P) 이온을 투입하여, 저(低)저항화한다.
다음에, 도 23에 나타낸 바와 같이 게이트 절연막(4400)을 형성하고, 그 게이트 절연막 상에 TaN층(4500,4510,4520)을 형성한다. TaN층(4500,4510)은 MOS 트랜지스터의 게이트가 되는 층이고, TaN층(4520)은 박막용량의 타극(他極)이 되는 층이다. 그 후, 마스크 층(4600)을 형성하고, 게이트 TaN층(4500)을 마스크로서, 셀프 얼라인으로 인(P)을 이온 투입하고, n형의 소스층(4231), 드레인 층(4232)을 형성한다.
다음에, 도 24에 나타낸 바와 같이, 마스크층(4700a,4700b)을 형성하고, 게이트 TaN층(4510)을 마스크로서, 셀프 얼라인으로 붕소(B)를 이온 투입하여, p형의 소스층(4241), 드레인 층(4242)을 형성한다.
그 후, 도 25에 나타낸 바와 같이, 층간 절연막(4800)을 형성하고, 그 층간 절연막에 컨택트홀을 형성한 후, ITO라든지 A1으로 이루어지는 전극층(4900,4910,4920,4930)을 형성한다. 또한, 도 25에서는 도시되지 않지만, TaN 층(4500,4510,4520)이라든지 다결정 실리콘층(4250)에도 컨택트홀을 통해 전극이 접속된다. 이에 따라, n채널 TFT, p채널 TFT 및 MOS 용량이 완성한다.
이상 진술한 바와 같이, 공정을 공통화한 제조 프로세스를 사용함으로써 제조가 용이화되고, 비용면에서도 유리해 진다. 즉, 도 7에 있어서의 아날로그 스위치 E1∼En이라든지 F1∼Fn과, 변환용량 C1∼C6과, 화소부의 TFT(M100, M200)를 공통의 프로세스에 의해 제조할 수 있다.
그리고, 상술한 실시예에서 서술한 바와 같은 연구된 D/A 변환기를 사용함으로써, 간략화된 프로세스를 사용한 경우라도, 액정표시 장치의 원하는 신뢰성(표시 품질)을 확보할 수 있게 된다.
(제 4실시예).
도 27에, 제 4의 실시예와 관계되는 액정표시 장치용의 구동회로를 나타낸다. 또한, 도 28에 액정표시 장치의 분해사시도를 나타낸다. 도 28에 나타낸 바와 같이, 이 액정표시 장치는, 액티브 매트릭스형의 액정 패널(5040)을 갖는다. 액정 패널(5040)은, 화소전극(5041)에의 전위의 공급을 제어하는 박막트랜지스터(5042)를 갖는 TFT 기판(5043)과, 대향전극(5044)을 갖는 컬러 필터기판(5045) 사이에 액정(5046)이 밀봉되어 형성된다. 그리고, 액정 패널(5040)의 양면에 편광판(5047,5048)이 설치되고, 한쪽의 편광판(5048)에는 백 라이트(5049)가 설치되어 있다. 또한, 구동회로(5050)는, TFT 기판(5043)으로 형성되어 있다.
구동회로(5050)는, 도 27에 나타낸 바와 같이, 본 발명에 관계되는 D/A 변환회로(5100)를 포함한다. D/A 변환회로(5100)는, 6비트의 디지탈 신호를 아날로그 전압으로 변환할 수 있도록 되어 있다.
또한, TFT 기판(5043) 상의 회로는, 모든 저온 프로세스에 의해 형성된 폴리 실리콘으로 이루어진다.
도 27에 있어서, 6개의 디지탈 배선(5010)의 각각은, 디지탈 신호 D11∼D16가 입력된다. 디지탈 신호 D11∼D16는, 클럭 CL1 및 반전클럭 nCL1에 따라서 래치회로 A11∼A16에 유지된다. 래치회로 A11∼A16는, 도 74에 나타내는 것과 동일하다.
시프트 레지스터(5020)는, 액정표시 장치의 신호선의 개수에 대응하는 단의 레지스터(5021,5022,…)를 가지며, 각각이, 클럭 CL1로서의 샘플링 펄스 SP를 출력한다. 샘플링 펄스 SP의 신호 레벨은, 인버터(5012)에 의해서 반전하고, 반전클럭 nCL1이 생성된다.
각 레지스터(5021,5022,…)의 각각에 대응하여 래치회로 A11∼A16가 설치되어 있다. 래치회로 A11∼Al6에 신호가 유지되면, 모든 신호는 일제히 후단의 래치회로 B11∼B16에 옮겨진다. 그 때문에, 클럭 CL2 및 반전클럭 nCL2이 래치회로 B11∼B16에 입력된다.
래치 펄스 배선(5030)에는, 클럭 CL2로서의 래치 펄스 LP가 입력된다. 래치 펄스 LP의 신호 레벨은, 인버터(5014)에 의해서 반전하고, 반전클럭 nCL2이 생성된다.
후단의 래치회로 B11∼B16에 신호가 옮겨지면, 이 신호에 따라서 D/A 변모의 처리가 행하여진다. 이 처리중에, 각 레지스터(5021,5022, …)의 각각에 대응하는 래치회로 A11∼A16에, 다음 신호를 차례로 입력할 수 있다.
또한, 래치회로 B11∼B16은, 래치회로 A11∼A16과 같기 때문에 자세한 설명을 생략한다.
래치회로 B11∼B16에 유지된 신호는, D/A 변환회로(5100)에 입력된다. D/A 변환회로(5100)는, 변환용량부(5101)를 포함한다. 변환용량부(5101)는, 래치회로 B11∼B16에 유지된 신호에 따라서, 축적되는 전하가 변하는 것으로 대응하는 아날로그 전압을 출력하도록 되어 있다.
도 26은, D/A 변환회로(5100)의 상세를 나타내는 도면이다. D/A 변환회로(5100)는, 변환용량 Cx11∼Cx16을 가지며, 각각 축적되는 전하가 디지탈 신호 D11∼D16에 따라서 변하는 것으로 대응하는 아날로그 전압 Vout를 출력배선(5102)의 출력단자(5102a)에서 추출하도록 되어 있다. 변환용량 Cx11∼Cx16은, 도 27에 나타내는 변환용량부(5101)의 주요부를 이룬다.
자세히는, 변환용량 Cx11∼Cx16의 각각은, 변환 선택 배선(5110∼5115)의 하나와 공통 전위 배선(5119) 사이에 접속되어 있다. 변환 선택 배선(5110∼5115)에는 Vx11∼Vx16의 전위가 공급되고, 공통 전위 배선(5119)에는 Vcom의 전위가 공급되고 있다. 따라서, 변환용량 Cx11∼Cx16의 각각에는, Vx11∼Vx16의 하나와 Vcom과의 전위차에 의해서 전하가 축적된다.
다만, 변환용량 Cx11∼Cx16과 변환 선택 배선(5110∼5115)과는, 아날로그 스위치 Ta11∼Ta16에 의해서, 전기적으로 절단될 수 있다. 이때, 다른 아날로그 스위치 Tb11∼Tb16이 온이 되면, 변환용량 Cx11∼Cx16의 양전극판은, 도 26에 나타낸 바와 같이, 어느 것이나 공통 전위 배선(5119)에 접속된다. 그리고, 전위차가 없어지기 때문에 전하가 축적되지 않는다.
또한, 변환용량 Cx11∼Cx16의 용량값은,
Cx11=Cx12=Cx13=Cx14=Cx15=Cx16
으로 되어 있다. 또한, Vx11∼Vx16의 전위는, Vcom을 기준으로서,
VX11 : VX12 : VX13 : VX14 : Vx15 : VX16 = 1 : 2 : 4 : 8 : 16 : 32로 되어 있다. 즉, 공비 2의 등비수열을 이루고 있다.
아날로그 스위치 Ta11∼Ta16은, 래치회로 B11∼B16에 유지된 신호와 변환 펄스 배선(5116)에 입력된 변환 펄스 XP와의 논리적에 의해서 제어된다. 구체적으로는, AND 게이트(5120∼5125)로부터의 출력에 의해서, 아날로그 스위치 Ta11∼Ta16은 아날로그 스위치 Tb11∼Tb16는 제어된다.
아날로그 스위치 Tb11∼Tb16은, 래치회로 B11∼Bl6에 유지된 신호의 반전신호와 변환펄스 배선(5116)에 입력된 변환펄스 XP와의 논리적에 의해서 제어된다. 구체적으로는, 인버터(5130∼5135)에 의해서, 래치회로 B11∼Bl6에 유지된 신호는 반전하여, AND 게이트(5140∼5145)로부터의 출력에 의해서, 아날로그 스위치 Tb11∼Tb16는 제어된다.
출력배선(5102)과 공통전위 배선(5119)과의 사이에는, 기준용량 Cs1이 접속되어 있다. 또한, 출력 배선(5102)과 변환기준배선(5118)의 사이에는, 아날로그 스위치 Ts가 접속되어 있다. 변환기준배선(5118)에는, Vxs의 전위가 공급되어 있다. 아날로그 스위치 Ts가 온이 되면, Vcom과 Vxs와의 전위차에 의해, 기준용량 Cs1에 전하가 축적된다. 기준용량 Cs1에 축적된 전하에 의해서, 아날로그 출력의 최저값을 올릴 수 있다. 그리고, 이 D/A 변환회로(5100)를 액정표시 장치에 적용하였을 때에, 바이어스 전압을 인가할 수 있다.
기준용량 Cs1은, 아날로그 스위치 TC11∼Tc16을 통해, 변환용량 Cx11,∼Cx16의 각각과 직렬로 접속된다. 아날로그 스위치 TC11∼Tc16은, 결합 펄스 배선(5117)에 입력되는 결합펄스 CP에 의해서 제어된다.
D/A 변환회로(5100)는, 상기한 바와 같이 구성되어 있고, 이하 그 D/A 변환방법에 관해 설명한다.
전제로서, 래치회로 B11∼B16에, 디지탈 신호 D11∼D16의 신호가 유지되어 있는 것으로 한다.
우선, 변환 펄스 배선(5116)에 입력되는 변환펄스 XP에 의해서, 아날로그 스위치 Ta11∼Ta16 또는 Tb11∼Tb16의 어느 한쪽이 온으로 된다. 구체적으로는, 디지탈 신호 D11∼D16의 신호가 「H」일 때에는, 아날로그 스위치 Ta11∼Ta16이 온으로 된다. 그리고, 변환 선택 배선(5110∼5115)의 전위 Vx11∼Vx16과, 공통 전위 배선(5119)의 전위 Vcom과의 전위차에 의해서, 변환용량 Cx11∼Cx16에 전하가 축적된다. 각각의 전하를 Qi로 하면,
Qi = Cxi (Vxi-Vcom) (2·1)
이 된다. 또한, i=11,12,13,14,15,16이다.
혹은, 디지탈 신호 D11∼D16의 신호가 「L」일 때에는, 아날로그 스위치 Tb11∼Tb16이 온이 된다. 이때, 변환용량 Cx11∼Cx16은, 양극판 사이의 전위차가 없어져 전하가 축적되지 않기 때문에,
Qi = 0 (2·2)
이다. (2·1) 식과 (2·2) 식을 종합하여,
ΣQi= ΣCxi (Di (Vxi-Vcom)) (2·3)
이 된다. 또한, Di는, 디지탈 신호 D11∼D16의 각 신호 레벨에 대응하여 「H」레벨일 때를 「1」로 하고, 「L」 레벨일 때를 「0」으로 한 것이다.
또한, 이것들의 동작과 함께, 아날로그 스위치 Ts가 온이 된다. 그리고, 변환 기준 배선(5118)의 전위 Vxs와 공통전위 배선(5119)의 전위 Vcom과의 전위차에 의해서, 기준용량 Cs1에 전하가 축적된다. 이때의 전하를 Qs로 하면,
Qs = Cs1 (Vxs-Vcom) (2·4)
이 된다.
다음에, 변환 펄스 배선(5116)에 입력되는 신호가 「L」로 되어, 아날로그 스위치 Ta11∼Ta16, Tb11∼Tb16, Ts가 오프로 된다. 계속해서, 결합 펄스 배선(5117)에 결합 펄스 CP가 입력되고, 아날로그 스위치 TC11∼Tc16이 온이 된다.
그렇게 하면, 변환용량 Cx11∼Cx16의 그것과 기준용량 Cs1이 직렬접속된다. 이때에, 변환용량 Cx11∼Cx16에 축적되는 전하의 총합을 ΣQi', 기준용량 Cs1에 축적되는 전하를 Qs' 로 하면,
ΣQi′=ΣCxi (V0ut-Vcom) (2·5)
Qs′= Cs1 (Vout-Vcom) (2·6)
이 된다. 또한, i=11,12,13,14,15,16이고, Vout는, 출력배선(5102)의 전위이다.
ΣQi+Qs = ΣQi′+Qs′
이므로, (2·3)∼(2·6) 식에서,
ΣCxi(Di(Vxi-Vcom)) + Cs1(Vxs-Vcom)
=ΣCxi (Vout-Vcom) + Cs1(Vout-Vcom)
이 되고, 이것을 변형하여,
Vout=(ΣCxi(DiVxi + (1-Di)Vcom) + Cs1Vxs)／(ΣCxi+Cs1) (2·7)
이 된다.
또한, i=11,12,13,14,15,16이다. 또한, Di는, 디지탈 신호 D11∼D16의 각 신호 레벨에 대응하여 「H」레벨일 때를 「1」로 하고, 「L」레벨일 때를 「0」으로 한 것이다.
이렇게 얻어진 전위가 아날로그 출력으로서, 출력단자(5102a)에서 추출된다.
도 29는 상기 D/A 변환회로(5100)의 D/A 컨버터 특성을 나타내는 도면이다. 또, 이 D/A 변환회로(5100)에서는, 변환용량 Cxi는 모두 같은 1.0pF이고, 기준용량 Cs1은 2.0pF이다. 변환 선택 배선(5110∼5115)의 전위 Vx11, Vx12, Vx13, Vx14, Vx15, Vx16은, 0.5, 1.0, 2.0, 4.0, 8.0, 16.0V와, 공비 2의 등비수열을 이루고 있다. 변환기준배선(5118)의 전위 Vxs는, 4.0V이다. 또한, 공통전위 배선(5119)의 전위 Vcom은, GND 전위로 되어 있다.
도 29에 나타낸 바와 같이, 6비트의 디지탈 입력값과 아날로그 출력의 사이에는, 완전한 선형성이 있는 것을 알 수 있다. 그 이유는, 아날로그 출력 Vout을 인도하는(27) 식에 있어서, 분모의 (ΣCxi+Cs1)의 값이, 디지탈 입력값에 불구하고 정수로 되어 있기 때문이다. 디지탈 입력값과 아날로그 출력과는, 정비례의 관계가 되기 때문에, D/A 변환회로(5100)는 선형특성을 갖는다. 또한, 도 29에 있어서, 디지탈 입력값이 0일 때라도 아날로그 출력은, 1V로 되어 있다. 이것은, 디지탈 입력값이 0이라도 기준용량 Cs1에는 전하가 축적되기 때문이다.
다음에, 도 30은 상기 D/A 변환회로(5100)를 사용한 액정표시 장치의 구동방법을 나타내는 도면이다. 다시 말하면, 도 27에 나타내는 액정표시 장치용의 구동회로의 동작을 설명하는 도면이다.
도 30에 나타낸 바와 같이, 액정구동의 1 수평 주사기간 Th는, 주사신호의 선택 기간 Ts와, 선택 기간 Ts와 다음 선택 기간 Ts의 사이의 블랭킹 기간 Tb로 이루어진다.
선택 기간 Ts에서, 시각 t0∼t1의 사이에, 디지탈 신호 D11∼D16이, 샘플링 펄스 SP1∼SPn에 의해서 래치회로 A11∼A16에 들어간다.
블랭킹 기간 Tb는, 다음 선택 기간 Ts로 이동하기 전의 기간으로서, 이 기간을 이용하여 D/A 변환을 포함하는 여러가지의 처리가 행하여진다.
블랭킹 기간 Tb에 있어서, 시각 t2에서는, 결합 펄스CP가 「L」로 되어 아날로그 스위치 Tc11∼Tc16이 오프가 되어, 변환용량 Cx11∼Cx16과 기준용량 Cs1이 전기적으로 절단된다. 다음에, 시각 t3에서는, 래치 펄스 LP에 의해서, 래치회로 A11∼A16에 들어간 신호가 래치회로 B11∼B16에 옮겨진다.
시각 t4에서는, 래치회로 B11∼B16의 신호와 변환펄스 XP에 의해서 아날로그 스위치 Ta11∼Ta16, Tb11∼Tb16이 제어된다. 그리고, 변환용량 Cx11∼Cx16 중, 「H」의 디지탈 신호에 대응하는 것에는 전하가 축적되고, 「L」의 디지탈 신호에 대응하는 것에는 전하가 축적되지 않는다. 동시에, 기준용량 Cs1에는, 전하가 축적된다. 또, 전하를 축적하기 위해서, 변환펄스 XP는, 다른 펄스와 비교하여 장시간「H」 상태로 되어 있다.
시각 t5에서는, 변환펄스 XP가 「L」 상태로 되어, 상기 전하의 축적이 끝난다.
그리고, 시각 t6에서 결합펄스 CP에 의해서 변환용량 Cx11∼Ck16과 기준용량 Cs1이 결합되어, 출력단자(5102a)에서 소정의 출력전압을 추출할 수 있다.
다음에, 도 31a 및 도 31b는, 액정표시 장치의 반전 구동의 동작을 설명하는 도면이다.
액정구동장치에서는, 액정의 품질열화를 방지하는 등의 이유로, 반전 구동이 행하여진다. 그리고, 상기 D/A 변환회로(5100)를 포함하는 구동회로(5050)(도 27및 도 28)라도, 도 31a 및 도 31b에 나타낸 바와 같이 반전 구동이 행하여진다. 자세히는, 이 반전 구동은 1수평 주사선마다 또한, 1화면마다 행하여지고, 1 신호선마다는 반전하지 않도록 되어 있다.
도 31a에는 변환 선택 배선(5110∼5115)의 전위 Vx11, Vx12, Vx13, Vx14, Vx15, Vx16 및 변환기준배선(5118)의 전위 Vxs의 공급방법이 나타나고 있다. 도 31b에는, 각각의 전위가 구체적인 수치가 나타나고 있다.
상기 D/A 변환회로(5100)에서는, 변환용량 Cxi는 모두 같은 1.0pF이고, 기준용량 Cs1은 2.0pF이다. 또한, 공통 전위 배선(5119)의 전위 Vcom은 GND 전위로 되어 있다.
그리고, 도 31a에 나타낸 바와 같이 하여, 반전 구동이 행하여진다. 또한, 동작의 상세는 주지이기 때문에 설명을 생략한다.
(제 4실시예의 조정방법)
상기 D/A 변환회로(5100)는, 변환용량 Cx11∼Cx16을 모두 동일한 용량값으로 하고, 각각 2진가중된 전압을 인가하는 것으로, D/A 변환을 행할 수 있도록 되어 있다. 여기에서, 용량의 용량값은 제조후에 변경하는 것이 곤란한 한편, 전압을 변경하는 것은 용이하게 행할 수 있다. 그리고, 상기 변환용량 Cx11∼Cx16의 용량값이, 상술한 설계값과 다른 경우의 전압의 조정방법을 이하에 설명한다.
우선, 도 32a에 변환용량 Cxi′의 용량값이 설계값 Cxi (1.0pF)과 다르지만, 용량값의 평균이 설계값과 같은 예를 나타낸다. 이 예에 있어서, 변환 선택 배선(5110∼5115)에는, 설계상의 전위 Vxi0를 조정하여 전위 Vxi′가 공급된다. 또한, i=11,12,13,14,15,16이다. 자세히는,
Vxi′=(Cxi/Cxi′)×Vxi0
이 되도록 조정되어 있다. 예를들면, 최하위 비트에서는,
Cx11=1.0pF, Cx11′=0.9pF, Vx11=0.5V이기 때문에,
Vx11′= (1.0/0.9)×0.5=0.5556V
가 된다.
다음에, 도 32b에 변환용량 Cxi''의 용량값이 설계값과 다르고, 또한, 용량값의 평균이 설계값과 다른 예를 나타낸다. 이 예에 있어서는,
Vxi"=(Cxi0/Cxi")×(ΣCxi"+Cs1)／(ΣCxi0+Cs1)×Vxi
이 되도록 전위 Vxi″가 조정되어 있다. 예를들면, 최하위 비트에서는, Cxi=1.0pF, Cxi"=0.9pF, ΣCxi″+Cs1=7.4pF, ΣCxi+Cs1=8.0pF, Vx11=0.5V이기 때문에,
Vxi"=(1.0/0.9)×(7.4/8.0)×0.5n=0.5139V
가 된다.
도 32a 및 도 32b의 어느 예에 있어서도, 변환 선택 배선(5110∼5115)의 전위 Vxi′ 및 Vxi" 가 완전히 조정되어, D/A 컨버터 특성은, 도 29에 나타내는 것과 완전히 같은 것이 얻어진다. 그리고, 변환용량 Cx11∼Cx16의 용량값이 설계대로의 값이 아니더라도, 설계값대로의 아날로그 출력전압을 얻을 수 있다.
따라서, 이 D/A 변환회로(5100)를 사용한 액정표시 장치용의 구동회로(50)에 의하면, 역전현상에 의한 계조반전등의 화질문제는 전혀 발생하지 않는다.
또, 본 실시예에서는, 변환용량 Cx11∼Cx16이 설계값과 다른 경우를 고려하였지만, 기준용량 Cs1이 설계값과 다른 경우도, 전위 Vx11∼Vx16 및 Vxs를 조정하는 것으로, 소정의 액정인가전압을 얻을 수 있다. 또한, 상기 조정방법에서는, 계산에 의해서 전위의 조정을 행하였지만, 여기에서 설명한 사상에 따라서 시행착오에 의해서 전위를 조정하여도 효과가 있다.
또한, 이번의 예에서는, 변환용량 Cx11∼Cx16의 실제의 값이 미리 알고 있는 것으로서 계산하였지만, 현실에는 불명확한 경우가 많다. 이러한 때에도, 전위 Vx11∼Vx16을 조정하는 것으로, 이상적인 D/A 컨버터 특성을 얻을 수 있다.
또, 상기 D/A 변환회로(5100)는, 패시브 매트릭스형 표시 장치에 적용하기도 하고, 예를들면 프린트 기판으로서 글라스 기판이외에 형성하기도 하는, 혹은, 비정질 실리콘, 고온 폴리실리콘, 결정 실리콘, 또는 갈륨 비소 등의 어떠한 반도체로 형성하여도 효과가 있다.
또한, 상기 구동회로(5050)의 반전 구동은, 1화면마다 또는 복수화면마다, 1수평 주사선마다 또는 복수수평 주사선마다, 혹은 1 신호선마다 또는 복수신호선마다 극성반전하는 가의 여부에 관계되지 않고 효과가 있다.
본 실시예에서는, 변환용량 Cx11∼Cx16의 한쪽의 극판은, 공통 전위 배선(5119)에 접속되어 있지만, 다른 전위 배선에 접속되어도 좋다. 또한, 본 실시예에서는, 디지탈 신호 D11∼D16가 「L」 (오프) 일 때에 변환용량 Cx11∼Cx16의 양극판에는 전위 Vcom이 인가된다고 하였지만, 이것에 대신하여, 다른 전위가 인가되도록 하여도 된다.
이들을 고려한 변형 예로서의 D/A 변환회로(5200)를 도 33에 나타낸다. D/A 변환회로(5200)에 있어서, 변환용량 Cx11∼Cx16의 한쪽 극판이, 공통 전위 배선(5119) 대신에 변환기준배선(5118)에 접속되어 있다. 또, 변환용량 Cxl1∼Cx16의 다른 쪽 극판은, 아날로그 스위치 TB11∼Tb16을 통해 변환기준배선(5118)에 접속되어 있다. 이외는, 도 26에 나타내는 D/A 변환회로(5100)와 같다.
상기 D/A 변환회로(5200)에 의하면, 디지탈 신호 D11∼D16가 「L」 (오프) 일 때에는, 변환용량 Cx11∼Cx16에 전위 Vxs가 공급되지만, 이것들의 양극판 사이의 전위차가 없기 때문에 전하가 축적되지 않는다. 디지탈 신호 D11∼D16이「H」 (온) 일 때에는, 변환용량 Cx11∼Cx16에는, 전위 Vxl1∼Vx16과 전위 Vxs와의 전위차에 의해서 전하가 축적된다. 그 밖의 동작은, D/A 변환회로(5100)와 같기 때문에 설명을 생략한다.
(제 5 실시예)
다음에, 도 34에 본 발명의 제 5실시예와 관계되는 D/A 변환회로(5300)를 나타낸다. 이 D/A 변환회로(5300)는, 도 27에 나타내는 액정표시 장치용의 구동회로(5050)에 있어서, D/A 변환회로(5100) 대신에 사용된다. 그 때의 액정표시 장치의 구동방법은, 제 4 실시예와 같다. 또한, 제 4 실시예와 같은 구성에는 동일한 부호를 붙이고 설명을 생략한다.
도 26에 나타내는 D/A 변환회로(5100)에서는, 공비 2의 등비수열을 하는 전위 Vx11∼Vx16을 공급하기 위해서 변환 선택 배선(5110∼5115)이 설치되어 있다. 이것에 대하여, 도 34에 나타내는 D/A 변환회로(5300)에서는, 고전위 배선(5310)과 저전위 배선(5312) 사이에, 저항Rx11∼Rx16이 직렬접속되어 있다.
고전위 배선(5310)에는 고전위측의 전위 VxH가, 저전위 배선(5312)에는 저전위측의 전위 VxL이 인가된다. 저항Rxl1∼Rx16의 각각의 저항값이, 공비 2의 등비수열을 하도록 하여, 제 4의 실시예에 있어서의 전위 Vx11∼Vx16 중의 최고의 전위 Vx16과, 고전위측의 전위 VxH가 같아지도록 하여, 제 4의 실시예에 있어서의 최저의 전위 Vx11과, 저전위측의 전위 VxL이 같아지도록 한다. 이것에 의해, 본 실시예에서도 제 4의 실시예와 같은 전위 Vx11∼Vx16을, 각 저항Rx11∼Rx16의 사이에서, 분할전압으로서 추출할 수 있다.
본 실시예에 있어서도, 제 4의 실시예와 같이, 디지탈 입력과 아날로그 출력값의 선형성을 실현할 수 있다.
또, 본실시예에서는, 1조의 고전위 배선(5310)과 저전위 배선(5312)이 설치되었지만, 2조 이상 고전위 배선과 저전위 배선을 설치하여, 각각에 다른 전위를 인가하고, 각각에 복수의 저항을 직열접속함으로써, 제 4실시예와 제 5실시예를 병용할 수 있다.
(제 6실시예)
다음에, 도 35에 본 발명의 제 6실시예와 관계되는 D/A 변환회로(5400)를 나타낸다. 이 D/A 변환회로(5400)도, 도 27에 나타내는 액정표시 장치용의 구동회로(5050)에 있어서, D/A 변환회로(5100)의 대신으로 사용된다. 그 때의 액정표시 장치의 구동방법은, 제 4 실시예와 같다. 또한, 제 4 실시예와 같은 구성에는, 동일한 부호를 붙이고 설명을 생략한다.
도 26에 나타내는 D/A 변환회로(5100)는, 복수의 전위 Vx11∼Vx16을 공급하기 위해, 1개의 변환 펄스 배선(5116)과, 복수의 변환 선택 배선(5110∼5115)이 설치되어 있다. 이것에 대하여, 도 35에 나타내는 D/A 변환회로(5400)에서는, 복수의 전위를 공급하기 위해서, 복수의 변환펄스 배선(5410∼5415)과 1개의 변환 선택 배선(5420)을 갖는다.
도 35의 회로를 개설하면, 후단의 래치회로 B11∼B16의 신호는, 대응하는 변환펄스 배선(5410∼5415)의 변환펄스 XP1∼XP6과 논리적을 취해 아날로그 스위치 Ta11∼Ta16에 입력된다. 아날로그 스위치 Ta11∼Ta16은, 변환용량 Cx11∼Cx16에 대한 변환 선택 배선(5420)의 출력을 제어하도록 접속되어 있다.
동시에, 래치회로 B11∼B16의 신호는, 부정을 하고 나서 대응하는 변환펄스 XP1∼XP6과 논리적을 취해 아날로그 스위치 Tb11∼Tb16에 입력된다. .
도 36에, 상기 D/A 변환회로(5400)를 적용한 액정표시 장치의 구동방법을 나타낸다. 디지탈 입력 D11∼D16 및 샘플링 펄스 SR은, 제 4 실시예와 같은 것이 인가된다. 전위 Vx는 변환 선택 배선(5420)에 인가되어, 블랭킹 기간에 있어서 시간적으로 변화하고 있다. 변환펄스 XP1∼XP6은, 복수의 변환펄스 배선(5410∼5415)에 인가된다.
도 35 및 도 36을 참조하여, 본 실시예의 액정표시 장치의 구동회로의 동작을 설명한다. 이것들의 도면에 나타낸 바와 같이, 전위 Vx의 변화에 동조하여, 변환 펄스 XP1∼XP6이 입력되어 있기 때문에, 소정의 전위 Vx11∼Vx16이 선택된다. 그리고, 디지탈 입력 D11∼D16에 따라서, 아날로그 스위치 Ta11∼Ta16이 통전하면, 상기 선택된 전위 Vx11∼Vx16이 변환용량 Cx11∼Cx16에 공급되어 전하가 축적된다. 혹은, 아날로그 스위치 Tb11∼Tb16이 통전하면, 전위 Vcom이 변환용량 Cx11∼Cx16에 공급되어, 전하가 축적되지 않는다. 이렇게 해서, 소정의 아날로그 출력 Vout을 추출할 수 있다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가, 실현될 수 있다.
또한, 변형 예로서, 복수의 변환 선택 배선의 각각, 시간적으로 변화하는 변환 선택전위를 인가하여도 된다.
(제 7 실시예)
다음에, 도 37에 본 발명의 제 7 실시예와 관계되는 D/A 변환회로(5500)를 나타낸다. 이 D/A 변환회로(5500)도, 도 27에 나타내는 액정표시 장치용의 구동회로(5050)에 있어서, D/A 변환회로(5100)의 대신에 사용된다. 그때의 액정표시 장치의 전구동방법은, 제 4 실시예와 같다. 또한, 제 4 실시예와 같은 구성에는, 동일한 부호를 붙이고 설명을 생략한다.
제 7 실시예는, 복수의 전위를 선택하는 동시에, 변환용량의 용량값을 다르도록 하여, 소정의 아날로그 출력전압을 얻는 것이다. 도 37에 있어서, 3개의 변환 선택 배선(5510∼5512)이 형성되어 있다. 변환용량 Cx51∼Cx56의 용량값은, 다음 식을 충족시킨다.
Cx51:Cx52:Cx53:Cx54:Cx55:Cx56=1:2:1:2:1:2
도 38에, 제 7 실시예와 관계되는 변환용량 Cx51∼Cx56 및 기준용량 Cs1의 용량값과, 전위 Vx11∼Vx13 및 전위 Vxs의 값을 나타낸다. 변환용량 Cx51 및 Cx52, Cx53 및 Cx54, Cx55 및 Cx56에는, 각각 전위 Vx11, 전위 Vx12 또는 Vx13으로부터 전위가 공급된다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가 실현될 수 있다.
(제 8 실시예)
다음에, 도 39에, 제 8 실시예와 관계되는 액정표시 장치의 구동방법을 나타낸다. 본 실시예에 있어서, 액정표시 장치의 구동회로 및 D/A 변환회로는, 제 4의 실시예 혹은 제 5의 실시예와 동일하다.
도 30에 나타내는 구동방법에 있어서는, 선택 기간 Ts에 있어서, 디지탈 입력 D11∼D16 및 샘플링 펄스 SP의 입력이 종료한 후, 블랭킹 기간으로 들어간다. 그리고, 래치 펄스 LP가 오프 전위로부터 온 전위로 되어 다시 오프 전위가 된다. 다음에, 변환펄스 XP가 오프 전위로부터 온 전위로 되어, 다시 오프 전위가 된다. 다음에, 결합펄스 CP가 오프 전위로부터 온 전위로 되어 다시 오프 전위가 된다.
여기에서는, 다음 조건을 충족시킬 필요가 있다. 래치 펄스 LP의 입력이 디지탈 입력 D11∼D16 및 샘플링 펄스 SP의 입력 종료후인 것, 변환 펄스 XP의 입력이 래치 펄스 LP의 입력종료후인 것, 결합펄스 CP의 입력이 변환펄스 XP의 입력종료후인 것이다.
이 조건을 충족시키는 한, 변환펄스 XP 및 결합펄스 CP의 온 오프는, 선택 기간 Ts와 블랭킹 기간 Tb의 어느 쪽에서 행하여도 좋다. 또한, 래치 펄스 LP와 결합펄스 CP는, 입력기간이 중복되어 있어도 좋다.
그래서, 변환용량 Cx11∼Cx16 및 기준용량 Cs1 에의 충전 및 변환용량 Cx11∼Cx16에 유지된 전하의 기준용량 Cs1의 공급을, 모두 충분히 행하기 위해서, 변환펄스 XP의 온기간의 길이와, 결합펄스 CP의 온기간의 길이를 최적화하는 것이 바람직하다.
특히, 선택 기간 Ts에 비교하여 블랭킹 기간 Tb가 짧은 경우에, 변환펄스 XP의 온 전위종료가 블랭킹 기간 Tb중에 행하면, 변환용량 Cx11∼CX16의 충전과, 기준용량 Cs1의 충전이 불충분하게 될 가능성이 있다.
그리고, 본 실시예에서는, 변환펄스 XP의 온 전위종료를 선택 기간 Ts중에 행하는 것으로 이것들의 충전을 충분히 행할 수 있다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가 실현될 수 있다.
또, 본 실시예는, 전위 Vx11∼Vx16이, 복수의 변환 선택 배선에 의해서, 또는 분할저항에 의해서 주어지는 경우뿐만 아니라, 1개의 변환 선택 배선에 시간변화하는 전위가 인가되는 경우에도 적용할 수 있다.
(제 9 실시예)
다음에, 도 40에 본 발명의 제 9실시예와 관계되는 D/A 변환회로(5600)를 나타낸다. 이 D/A 변환회로(5600)도, 도 27에 나타내는 액정표시 장치용의 구동회로(5050)에 있어서, D/A 변환회로(5100) 대신에 사용된다. 그 때의 액정표시 장치의 구동방법은, 제 4실시예와 같다. 또한, 제 4실시예와 같은 구성에는, 동일한 부호를 붙이고 설명을 생략한다.
박막트랜지스터, 특히, 저온 프로세스에 의한 폴리실리콘 박막트랜지스터는, 오프시의 누설 전류가 크다. 그리고, 본 실시예에서는, 박막트랜지스터로 이루어지는 한 쌍의 아날로그 스위치 Ta11∼Ta16을 직렬로 접속하였다. 이 구성에 의하면, 오프시의 누설 전류를 감소할 수 있고, 또한, 한 쪽의 박막트랜지스터의 돌발적인 오프특성의 열화도, 다른 쪽의 박막트랜지스터에 의해 보상할 수 있다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가 실현될 수 있다.
또한, 변형예에서, 아날로그 스위치 Tb11∼Tb16, Tc11∼Tc16 및 Ts, 또는 도 27에 나타내는 시프트 레지스터(5020), 래치회로 A11∼A16 및 Bn∼B16 등의 모든 소자에 대하여로 2개의 박막트랜지스터를 직렬로 접속하는 구성이 고려된다. 또한, 3개 이상 박막트랜지스터를 직렬로 접속하는 구성도 고려된다.
(제 10 실시예)
다음에, 도 41에 본 발명의 제 10 실시예와 관계되는 D/A 변환회로(5700)를 나타낸다. 이 D/A 변환회로(5700)도, 도 27에 나타내는 액정표시 장치용의 구동회로(5050)에 있어서, D/A 변환회로(5100)의 대신에 사용된다. 그 때의 액정표시 장치의 구동방법은, 제 4 실시예와 같다. 또한, 제 4 실시예와 같은 구성에는, 동일한 부호를 붙이고 설명을 생략한다.
박막, 특히, 저온 프로세스에 의한 폴리 실리콘 박막에 의해서 형성된 MOS형 트랜지스터는, 임계값 전압이 높은 것에 덧붙여, 온일 때의 충전전류가 작다. 그리고, n채널형트랜지스터는, 온일 때에, 게이트에 플러스의 전위가 인가되기 때문에, 소스 또는 드레인의 전위가 높으면, 그 전위와 게이트의 전위와의 차가 작아져 동작 속도가 느리게 된다. 또한, p채널형 트랜지스터는, 온일 때에, 게이트에 마이너스의 전위가 인가되기 때문에, 소스 또는 드레인의 전위가 낮으면, 그 전위와 게이트의 전위와의 차가 작아져 동작 속도가 늦어진다.
그래서, 제 10 실시예에서는, n채널의 트랜지스터와 p채널의 트랜지스터가 병렬로 접속되는 CMOS 구조의 아날로그 스위치 Tb71∼Tb76이 채용되고 있다. 그리고, 소스 또는 드레인의 전위에 관계되지 않고, 양호한 충전 특성이 얻어진다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가 실현될 수 있다.
또, CMOS 구조는, 아날로그 스위치 Ta11∼Ta16, TC11∼Tc16 및 Ts, 또는 도 27에 나타내는 시프트 레지스터(5020), 래치회로 A11∼A16 및 B11∼B16 등의 모든 소자에 대하여, 적용될 수 있다.
(제 11 실시예)
다음에, 도 42a 및 도 42b에 제 11 실시예와 관계되는 액정표시 장치의 구동방법을 나타낸다. 본 실시예에 있어서, 액정표시 장치의 구동회로 및 D/A 변환회로는, 제 4의 실시예와 동일하다.
도 42a에, 전위 Vx11∼Vx16, Vxs, Vcom의 주는 쪽을, 도 42b에, 이것들의 전위를 나타낸다. 또한, 변환용량 Cx11∼Cx16은 모두 같은 1.0pF이고, 기준용량 Cs1은 2.0pF이다.
본 실시예에서는, 전위 Vx11∼Vx16 및 전위 Vxs가, 1 화면마다, 또한, 1수평 주사선마다 극성반전하여, 1신호선마다는 반전하지 않은 구동을 행하고 있다. 전위 Vcom도, 전위 Vx11∼Vx16 및 Vxs에 동조하여 극성반전하고 있다. 다만, 역극성의 반전이다.
본 실시예의 특징은, 전위 Vcom이 극성반전하고 있는 것이다. 이 전위 Vcom은, 액정을 구호하는 전극의 한쪽에 인가된다. 전극의 다른 쪽에는, 출력단자(5102a)(도 26참조)로부터의 아날로그 출력 Vout가 인가된다. 전위 Vcom이 극성반전하는 것으로 양전극간의 전위차를 형성할 수 있다. 이 전위차는, 액정구동에 필요한 전압의 일부가 된다. 따라서, 바이어스전압이 필요할 때에, 디지탈 입력값이 0일 때의 아날로그 출력 Vout가 작아도 좋다. 즉, 기준용량 Cs11에 인가하는 전압을 작게 할 수 있다.
본 실시예에 있어서, 전위 Vcom의 한쪽 진폭은 1V이고, 전위 Vxs는 0V이다.
전위 Vcom의 진폭을 또한 올리면, 같은 D/A 컨버터 특성을 얻기 위해서는, 전위 Vxs를 반전 구동할 필요가 있다. 전위 Vxs의 반전은, 전위 Vx11∼Vx16과 역극성이다. 또한, 전위 Vcm, Vxs의 진폭을 조정하는 것으로, 전원 전압의 전압값의 감소나, 전압 레벨의 삭감이 가능하다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가, 실현될 수 있다.
(제 12 실시예)
다음에, 도 43에, 제 12 실시예와 관계되는 액정표시 장치의 구동방법을 나타낸다. 본 실시예에 있어서, 액정표시 장치의 구동회로 및 D/A 변환회로는 제 4의 실시예와 동일하다.
도 43a에, 전위 Vx11∼Vx16, Vxs 및 Vcomn의 주는 쪽을, 도 43b에 전위 Vx11∼Vx16, Vxs 및 Vcom의 값을 나타낸다. 본 실시예에서는, 전위 Vx11∼Vx16 및 Vxs가 1화면마다, 또한, 1수평 주사선마다 반전하여, 1신호선마다는 반전하지 않은 구동을 행하고 있다. 전위 Vcom은 정전위이다.
본 실시예의 특징은, 전위 Vx11∼Vx16과 전위 Vxs가, 상호 역위상으로 극성반전하고 있는 것이다. 따라서, 도 26에 나타내는 D/A 변환회로(5100)에 있어서, 기준용량 Cs1에 축적되는 전하와, 변환용량 Cx11∼Cx16에 축적되는 전하와는 극성이 반대로 된다. 그리고, 기준용량 Cs1의 전하와 변환용량 Cx11∼Cx16의 전하가 합성되면, 총 전하가 감소하고, 지금까지의 가산형과는 다른, 이른바 감산형의 D/A 변환을 행할 수 있다.
도 44에, 이 실시예와 관계되는 D/A 컨버터 특성을 나타낸다. 감산형이기 때문에, 도 29에 나타내는 특성과는 경사가 반대이지만, 모든 디지탈 입력값(0∼63)에 걸쳐서, 아날로그 출력은 1V∼5V에서 완전한 선형성이 실현되어 있는 것을 알 수 있다.
본 실시예에 있어서도, 제 4의 실시예와 같은 효과가 실현될 수 있다.
또, 상기 실시예에 있어서, 전위 Vcom 및 Vxs의 진폭을 조정하고, 전원 전압의 전압값의 감소라든지, 전압 레벨수의 삭감이 가능해진다. 그 예를, 도 45a 및 도 45b를 참조하여 설명한다.
도 45a에, 제 12 실시예의 변형예에 있어서, 전위 Vx11∼Vx16, Vxs 및 Vcom의 주는 쪽을 나타내고, 도 45b에 전위 Vx11∼Vx16, Vxs 및 Vcom의 값을 나타낸다. 이것들의 도면에 나타낸 바와 같이, 전위 Vcom도, 전위 Vx11∼Vx16 및 변환기준전위 Vxs에 동조하여 극성반전하고 있다. 또한, 전위 Vcom의 극성반전은, 전위 Vxs의 극성반전과 역위상이다.
제 11실시예에 관하여 상술한 바와 같이, 액정을 끼워 두는 전극의 한쪽에, 전위 Vcom이 인가되어, 구동에 필요한 전압의 일부를 부담한다. 따라서, 이 변형에 있어서도, 극성반전하는 전위 Vcom이 한쪽의 전극에 인가되기 때문에, 다른 쪽의 전극에 인가되는 전위 Vxs는 작아서 좋다. 구체적으로는, 전위 Vcom의 진폭이 3V로, 전위 Vxs의 진폭은 역극성으로 8V이다. 이 값은, 도 43에 나타내는 값과 비교하여, 아주 작은 값이고, 소비전력 감소에 효과적이다.
또, 본 발명과 관계되는 액정표시 장치는, 직시형뿐만아니라 투사형의 것도 포함한다.
또한, 본 발명과 관계되는 D/A 변환회로는, 광 셔터와 같은 주지의 액정광학장치에 적용할 수도 있다.
(제 12 실시예)
본 발명의 신호선 프리챠지 방법의 제 12 실시예의 특징이 도 46a∼도 46c에 나타난다.
도 46a에 있어서, 참조번호(6010)는, 신호선(S)과 주사선(H)과에 접속된 TFT (스윗칭소자)이고, 참조번호(6020)는 액정이다. 화상신호는 신호선(S)을 통해 액정(6020)에 전달되고, 그 화상신호에 따른 표시가 이루어진다. 액정의 열화를 방지하기 위해서, 혹은 표시 특성을 향상시키기 위해서, 화상신호의 극성은 주기적으로 반전된다.
「화상신호의 극성」이란, 액티브 매트릭스형의 액정 패널인 경우, 화상신호의 진폭 중심에 대한 극성을 의미한다. 이하, 간단히 「화상신호의 극성」이라 기재한다.
또한, 화상신호의 극성반전의 방식으로서는, 도 47a, 도 47b에 나타내는 것 같은 것이 있다. 도 47a, 도 47b는, 신호선(S1∼S3)과 주사선(H1∼H3)으로 특정되는 9개의 액정셀에 대하여 구동의 극성을 나타내는 것으로 「+」는 플러스 극성, 「-」는 마이너스 극성을 나타내고 있다. 도 47a는 주사선마다 반전 구동하는 것으로 본 명세서에서는 「주사선 반전 구동」 이라고 한다. 또한, 도 47b는, 주사선 반전에 신호선마다의 반전 구동도 행하고 있다. 본 명세서에서는, 신호선마다의 반전 구동을 「신호선 반전구동」이라고 한다.
신호선 프리챠지는, 화상신호의 공급의 직전에 행하여지고, 그 프리챠지 전압의 극성은, 도 47a, 도 47b와 같은 액정의 반전구동의 극성에 대응하여 주기적으로 변화하지 않으면 안된다.
본 실시예에서는, 제 12 프리챠지 전위(고 레벨전위) Vpca와 제 2 프리챠지 전위(저 레벨전위) Vpcb를 준비해 놓고, 스위치(SW)를 적당히 절환함으로써, 화상신호의 극성에 합치하도록 극성반전을 행하면서 신호선(S)을 프리챠지한다. 즉, 신호선(S)의 전위변화는, 예를들면, 도 46B에 나타낸 바와 같이 주기적으로 변화한다 (주기 T1).
또한, 프리챠지선 L1, L2의 기생용량(등가용량) C22, C23의 용량값은, 신호선(S)의 기생용량(등가용량) C21보다도 충분히 크게 하는 것이 좋고, 바람직한 것은, C21을 무시할 수 있을 정도로 C22, C23의 용량값을 크게한다.
이러한 본 실시예의 프리챠지 방법의 효과는, 도 48에 나타내는 대비예의 구조와 비교함으로써 분명해진다.
도 48의 대비예로서의 액정표시 장치는, 예를들면, 특개평7-295521호 공보에 기재되어 있는 것으로 도시하는 바와 같이, 프리챠지 신호(주기적으로 변화하는 펄스신호)(6704)를 단자(6702)로부터 입력하고, 배선 L6 및 스위치(SW100∼SW104)를 통해 신호선 S1∼S4에 공급하여 프리챠지를 행하는 것이다. 또한, 참조번호(6700)는 스위치 제어회로이다.
상기 도 48의 대비예에서는, 이하의 불편함이 있다.
① 프리챠지 신호(6704)를 전달하기 위한 배선 L6을 충방전하여야 하기 때문에, 프리챠지를 고속화한 경우에 소비전력이 증대한다.
② 액정 패널의 대형화에 따라, 배선 L6의 길이가 길어지고, 기생용량 C24이 증대하기 때문에, 그 배선의 시정수가 커지고 프리챠지용의 펄스가 왜곡함, 프리챠지의 정확성(정밀도)이 저하한다 (휘도경사의 발생). 또한, 표시화상의 고세밀화에 따라, 배선 L6의 구동 주파수도 높게 하지 않으면 안되고, 구동회로의 부담도 증대한다.
③ 배선 L6이 한 개 밖에 없기 때문에, 선 순차 구동으로 또한 신호선마다 극성을 반전시키는 구동(신호선 반전 구동) 방식을 채용하는 경우, 프리챠지를 할 수 없다.
이것에 대하여, 본 실시예의 프리챠지 방법에서는, 이미 다른 직류전위를 준비해 놓고, 스위치를 적당히 절환, 액정의 반전 구동의 극성에 대응시켜 원하는 직류전위와 신호선을 접속하는 신규인 방식을 채용하고 있다.
이 방식에 의하면, 이하의 효과가 있다.
① 프리챠지에 따르는 충방전은 신호선(도 46a의 용량 C21)뿐만 아니라, 고속화하여도 소비전력의 증대를 억제할 수 있다.
② 대비예에서 볼 수 있던것 같은, 프리챠지 신호를 신호선까지 전달하기 위한 배선의 용량에 의한 프리챠지 신호의 왜곡이 생기지 않기 때문에, 신호선에 정확한 전압을 인가할 수 있고, 따라서, 프리챠지의 정밀도(안정성)가 향상한다. 프리챠지선 L1, L2의 기생용량(등가용량) C22, C23의 용량값을, 신호선(S)의 기생용량(등가용량) C21보다도 충분히 크게하면, 프리챠지의 정밀도는 또한 향상한다. 또한, 배선의 용량에 의한 프리챠지신호의 왜곡이 생기지 않은 것은, 프리챠지의 고속화에 연결된다.
③ 스위치의 조작을 적당히 제어하면, 여러가지의 반전 구동방식에 가능하게 대응할 수 있다.
본 실시예의 상기 ②의 효과에 관하여, 도 46c를 사용하여, 보다 구체적으로 설명한다. 본 실시예의 신호선의 프리챠지의 상태는, 신호선(S)의 기생용량 C21과 프리챠지선 L1 또는 L2의 기생용량(C22 또는 C23) 사이의 전하의 이동으로 설명할 수 있다.
지금, 도 46c와 같이, 용량 C21은 전압 V1으로 충전되고, 용량 C22는 전압 V2로 충전되어 있다고 한다. 상기의 경우, 용량 C21의 축적전하 QA는, QA=C21·V1이고, 용량 C22의 축적전하 QB는, QB=C22·V2이다. 또한, 용량 C21, C22의 용량값을 「C21」, 「C22」로 하고, 또한, 용량 C21의 스위치측의 단자의 전위를 VX로 하여, 용량 C22의 스위치 SW 측의 단자의 전위를 VC (프리챠지 전위에 상당)로 한다.
상기 상태에서 스위치 SW를 폐쇄하면, 전하의 이동이 생기어 용량 C21의 스위치 SW측의 단자의 전위 V(신호선의 전위에 상당하다)가 변화한다. 이것에 따라, 용량 C21의 축적전하는 QA′로 변화하고, 용량 C22의 축적전하는 QB′로 변화하였다고 한다.
이때, 스위치의 총 전하량은 변화하지 않기 때문에, QA+QB=QA′+QB′가 성립한다. 이 관계에서, 용량 C21의 스위치 SW 측의 단자의 전위 V를 구하면, 아래와 같다.
V=(C21VX+C22VC)／(C21+C22) ···(1)
여기에서, 용량 C22의 용량값「C22」가, 용량 C21의 용량값「C21」보다도 충분히 크고, 용량 C21을 무시할 수 있다고 한다. 그렇게 하면, (1)식은, V=VC와 근사할 수 있다. 결국, 신호선의 전위(V)는, 프리챠지 전위 Vc(=Vpca, Vpcb)에 거의 일치한다.
이상 설명에서 명백한 바와 같이, 본 실시예의 프리챠지 방법에 의하면, 신호선의 프리챠지 정밀도가 향상한다. 일반적으로 프리챠지선의 용량은 크다. 그러나, 또한 그 용량을 크게 하는 방법으로서는, 예를들면, TFT10의 게이트 산화막을 이용하여 구성된 용량을, 프리챠지선 L1, L2에 병렬로 부가한다고 하는 수법이 고려된다.
(제 13 실시예)
본 발명의 신호선 프리챠지 방법의 제 13 실시예가 도 49b 및 도 50에 나타난다.
본 실시예의 기본적 동작은, 도 46a∼도 46c에 나타낸것과 같다. 단, 본 실시예에서는, 미리 준비하는 프리챠지용 전위 VA, VB의 값을, 신호선의 실제의 프리챠지 전위 PV1, PV2보다 높게 설정해 놓고, 신호선과 프리챠지선과의 접속시간을 제어함으로써 전하의 이동량(전하의 적분값=전류량)을 제어하여 신호선을 원하는 전압에 프리챠지하는 것이다.
본 실시예에서는, 도 50에 나타낸 바와 같이, 스위치 SW의 신호선(S)과의 접속시간을, PWM 회로(6060)로부터 출력되는 펄스의 펄스폭에 의해 제어한다. PWM 회로(6060)에는, 타이밍 제어회로(6070)로부터의 타이밍 신호와, 펄스폭 제어신호PCS가 입력되도록 되어 있다.
도 49a, 도 49b를 사용하여 본 실시예의 프리챠지 동작을 설명한다. 도 49a에 나타낸 바와 같이, 주사선 반전 구동에 의해, 화소(6022,6024,6026)를 차례로 「흑색」 표시하는 경우를 고려한다.
도 49b와 같이, 플러스 극성의 흑색 레벨을 「B1」, 마이너스 극성의 흑색 레벨을 「B2」로 한 경우, 플러스 극성의 프리챠지용 전위 VA, 마이너스 극성의 프리챠지용 전위 VB의 절대값은, 각 흑색 레벨 B1, B2의 절대값보다도 크게 설정되어 있다.
결국, 신호선과 프리챠지용 전위와의 차전압을 크게해 놓고, 신호선의 충방전을 고속화하는 것이다. 흑색 레벨 B1, B2에 도달한 시점에서 도 50의 스위치 SW를 오프하면, 도 49b의 하측에 나타낸 바와 같이, 프리챠지에 요하는 기간은「T2」, 「T3」가 되고, 도 46인 경우보다도 단축된다.
또한, 「프리챠지용 전위」라는 용어는, 프리챠지를 위해 준비되는 전위의 것이고, 신호선이 실제로 프리챠지되었을 때의 전위와는 구별되는 것이다.
(제 14 실시예)
(액정표시 장치의 회로구성)
상술한 제 12 실시예에서 설명한 프리챠지 방법(도 46)을 채용한, 액티브 매트릭스형의 액정표시 장치의 일례가 도 51에 나타난다.
도 51의 액정표시 장치는 신호선(액정)의 구동방식으로서, 도 52에 나타낸 바와 같이, 「선 순차 구동 또 주사선 반전 구동방식」을 채용하고, 또, 신호선의 프리챠지는, 도 53에 나타나도록, 직전의 블랭킹 기간에 일괄해서 행하는 방식을 채용하고 있다.
또, 도 52에 있어서, 상측에 기재되는 「+」, 하측에 기재되는 「+」는 구동 및 프리챠지의 극성을 나타내고, 또, 그것들의 「+」가 점선으로 둘러쌓여 있는 것은, 점 순서가 아니라 선 순서로 일괄해서 전압을 공급하는 것을 의미한다. 또한, 그 밖의 도면에서도 같은 기재를 하고 있다.
신호선 구동회로(6100)는, 시프트 레지스터(6110)와, 화상신호(Vsig)를 샘플링하기 위한 샘플링 스위치(6120)와, 제 12 및 제 2의 래치(6130,6140)와, D/A 변환기(6150)를 갖는다. D/A 변환기(6150)의 각 출력에 의해, 신호선 S1∼S2n이 구동된다.
주사선 H1, H2···는, 주사선 구동회로(6200)에 의해 구동된다. 주사선이 「H」레벨이 되면 TFT12가 온하고, 신호선 S1∼S2n의 어느 것인가를 통해 액정(6022)에 화상신호가 공급된다.
신호선 프리챠지 회로(6300)는, 각 신호선마다 2개씩 설치되어 있는 스위치 SW1a, SW1b, SW2a, SW2b ··· SW2na, SW2nb의 개폐를 제어하기 위한 제어신호 PC1a, PC1b, PC2a, PC2b ··· PC2na, PC2nb를 출력하는 스위치 제어회로(6320)와, 프리챠지용 전위 Vpca, Vpcb가 각각 인가되어 있는 프리챠지선 L1, L2(도 46과 같음)를 구비한다.
본 실시예에 있어서의 프리챠지 회로의 구성으로 주목하여야 할 점은, 도 46a의 스위치 SW를 2개의 스위치 (예를들면, 신호선 S1에 관하여 스위치 SW1a, SW1b)로 구성하고, 첨자로서 「a」가 붙는 스위치를 고 레벨의 프리챠지용 전위 Vpca에 접속하여, 첨자로서 「b」가 붙는 스위치를 저 레벨의 프리챠지용 전위 Vpcb에 접속하고, 스위치 제어회로(6320)로부터 출력되는 제어신호 PC1a∼PC2nb에 의해, 각 스위치를 상보적으로 온/오프시키도록 한 것이다.
(구동 및 프리챠지의 타이밍)
상술한 대로, 도 51의 액정표시 장치에서는, 도 52에 나타나는 것 같은 구동, 프리챠지를 행하는 것이며 그 타이밍차트가 도 53에 나타난다.
도 53에 있어서, 「BL1st」은 1번째의 수평 블랭킹 기간을 나타내고, 「B12nd」은 2번째의 수평 블랭킹 기간을 나타내고, 「H1st」는 1 번째의 수평 선택 기간을 나타내고, 「H2nd」는 2번째의 수평 선택 기간을 나타낸다.
신호선 S1∼S2n은 수평선택 기간에 액티브 상태로 되어(도 53중, 이 상태를 「H 레벨」로 나타낸다), 이 기간에 화상신호가 공급된다.
신호선의 프리챠지는, 수평 선택 기간의 직전의 수평 블랭킹 기간에 있어서 행하여진다.
즉, 1번째의 수평 블랭킹 기간(BL1st)에서는, 스위치 제어회로(6320)로부터 출력되는 스위치 제어신호 PC1a, PC1b··· PC2na, PC2nb중, 첨자으로서 「a」가 붙는 제어신호가 시각 t1으로 동시에 「H」레벨로 되어, 이것에 따라서, 스위치 SW1a, SW2a ··· SW2na가 온하여, 각 신호선 S1∼S2n은, 고 레벨의 프리챠지용 전위 Vpca와 같은 전위에 프리챠지된다.
2번째의 수평 블랭킹 기간(BL2nd)에서는, 주사선 반전 구동에 대응할, 스위치 제어회로(6320)로부터 출력되는 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb중, 첨자로서 「b」가 붙는 제어신호가 시각 t2로 동시에 「H」레벨로 된다. 이것에 따라서, 스위치 SW1b, SW2b ··· SW2nb가 온하여, 각 신호선 S1∼S2n은, 저 레벨의 프리챠지용 전위 Vpcb와 같은 전위에 프리챠지된다.
이와 같이, 고속이고 또한 고정밀도인 신호선 프리챠지가 행하여지어, 액정표시 장치의 표시품질이 향상한다.
(프리챠지 회로의 구체적 구성)
도 53과 같이 H/L이 절환되는 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb는, 예를들면, 도 54와 같은 구성을 사용하면 용이하게 생성될 수 있다. 도 54에서는, 스위치 제어회로(6320)내에 예를들면, 프로그래머 블로직 디바이스 등을 설치하여, 결선에 의한 프로그램에 의해, 생성하는 펄스신호의 극성을 제어한다.
즉, 게이트 G1의 출력단에는 스위치 제어신호 PC1a, PC2a, PC3a, PC4a ···를 출력하기 위한 단자가 접속된다. 게이트 G2의 출력단에는 스위치 제어신호 PC1b, PC2b, PC3b, PC4b ···를 출력하기 위한 단자가 접속된다.
각 게이트 G1, G2는 인에이블 신호 EN이 액티브하게 되면 펄스 생성이 가능해지고, 1번째의 수평 블랭킹 기간(BL1st)에서는, 게이트 C1의 입력단자(6420)로는 소정의 폭의 플러스 극성의 펄스가 입력되어, 게이트 G2의 입력단자(6430)는 저 레벨로 유지된다. 2번째의 수평 블랭킹 기간(B12nd)에서는, 게이트 G1의 입력단자(6420)는 저 레벨에 유지되고, 게이트 G2의 입력단자(6430)에는 소정의 폭의 플러스 극성의 펄스가 입력된다. 이러한 동작을 반복함으로써, 도 53과 같은 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb를 생성할 수 있다.
또한, 도 54의 상측에 도 51에 있어서의 스위치 SW1a, SW1b, SW2a, SW2b 등의 구체적 구성예가 나타나고 있다. 각 스위치는, NMOS 트랜지스터(TFT)(6400) , PMOS 트랜지스터(TFT)(6402)와, 인버터(6404)로 구성된다. 스위치를 구성하는 TFT(6400,6402)는, 액정 매트릭스에 있어서의 스윗칭소자(도 51의 참조번호12)와 공통의 제조 프로세스에 의해, 동일 기판상에 생성하는 것이 바람직하다. 또한, 액정 패널용 기판의 구체적 구성에 관하여는 후술한다.
또, 도 51에서는, 액정 패널의 구동회로로서 디지탈 드라이버를 사용하였지만, 이것에 한정되지 않고, 아날로그 드라이버도 같이 사용될 수 있다.
(제 15 실시예)
본 실시예에서는, 도 51의 액정표시 장치에 있어서, 도 55에 나타나는 것 같은 구동 및 프리챠지를 행하게 한다. 즉, 본 실시예에서는, 「선 순차 구동 또한 주사선 반전구동」에 덧붙여 다시 「신호선 반전 구동」을 행하는 방식을 채용하고, 또한 신호선의 프리챠지를, 직전의 블랭킹 기간에 일괄해서 행하는 방식을 채용한다.
도 55는 본 실시예에 있어서의 프리챠지 동작을 나타내는 타이밍차트이다.
신호선 반전 구동의 극성에 대응시켜 프리챠지를 행하도록 각 주사선마다에 프리챠지용 전위의 극성이 반전하도록, 도 51의 스위치 SW1a, SW1b ; SW2a, SW2b 등이 교대로 조작된다. 신호선의 프리챠지는, 수평 선택기간의 직전의 수평 블랭킹 기간에 있어서 행하여진다.
1번째의 수평 블랭킹 기간(BL1st)에서는, 홀수번째의 주사선에 관해서는, 도 51의 스위치 제어회로(6320)로부터 출력되는 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb 중의 첨자로서 「a」가 붙는 제어신호가 도 55에 나타내는 것 같이, 시각 t3에 동시에 「H」레벨로 된다. 이것에 따라서, 스위치 SW1a, SW3a ···가 온하고, 홀수번째의 신호선 S1, S3, S5··· S2n-1은, 고 레벨의 프리챠지용 전위 Vpca와 같은 전위에 프리챠지된다.
한편, 짝수번째의 주사선에 관해서는, 스위치 제어신호PC1a, PC1b ··· PC2na, PC2nb 중의 첨자로서 「b」가 붙는 제어신호가, 같은 시각 t3에 동시에 「H」레벨로 된다. 이것에 따라서, 짝수번째의 스위치 SW2b, SW4b ···가 온하고, 짝수번째의 신호선 S2, S4··· S2n은 저 레벨의 프리챠지용 전위 Vpcb와 같은 전위에 프리챠지된다.
2번째의 수평 블랭킹 기간(B12nd)에서는, 주사선 반전 구동에 대응할, 상술한 짝수번째의 주사선에 대한 스위치 조작과 홀수번째의 주사선에 대한 스위치 조작을 반대로 하여 실행한다.
주사선마다 H/L이 절환되는 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb는, 예를들면, 도 56과 같은 구성을 사용하면 용이하게 생성할 수 있다. 도 56에서는, 스위치 제어회로(6320)내에 예를들면, 프로그래머블 로직 디바이스 등을 설치하여, 결선에 의한 프로그램에 의해, 생성하는 펄스 신호의 극성을 제어한다.
즉, 게이트 G1의 출력단에는 스위치 제어신호 PC1a, PC2b, PC3a, PC4b ···를 출력하기 위한 단자가 접속된다. 게이트 G2의 출력단에는 스위치 제어신호 PC1b, PC2a, PC3b, PC4a ···를 출력하기 위한 단자가 접속된다.
각 게이트 G1, G2는 인에이블 신호 EN이 액티브하게 되면 펄스생성이 가능해지고, 1번째의 수평 블랭킹 기간(BL1st)에서는, 게이트 G1의 입력단자(6420)에는 소정의 폭의 플러스 극성의 펄스가 입력되고, 게이트 G2의 입력단자(6430)는 저 레벨에 유지된다. 2번째의 수평 블랭킹 기간(B12nd)에서는, 게이트 G1의 입력단자(6420)는 저 레벨에 유지되어, 게이트 G2의 입력단자(6430)에는 소정의 폭의 플러스 극성의 펄스가 입력된다. 이러한 동작을 반복함으로써, 도 57과 같은 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb를 생성할 수 있다.
본 실시예에 의하면, 전술한 실시의 실시예와 같이, 고속이고 또한 고정밀도인 신호선 프리챠지가 행하여져, 액정표시 장치의 표시품질이 향상된다. 또한, 신호선 반전 구동을 행하기 때문에, 액정표시에 있어서의 가로 크로스토크도 감소한다.
또한, 도 54와 도 56에서는, 스위치 제어 신호 PC1a, PC1b, ··· PC2na, PC2nb를 생성하기 위한, 배선의 결선상태가 다르다. 이러한 결선상태의 변경은, 예를들면, 도 58에 나타내는 것 같은 회로를 사용하면, 전기적으로 용이하게 행할 수 있다.
즉, 도 58의 구성은, 도 54라든지 도 56에 나타나는 구성을 발전시킨 것으로 게이트 G1∼G4와, 스위치 SW2000, 2100, SW2200, SW2300와, 셀렉트 신호 입력단자(6435) 등을 구비하고 있다.
그리고, 셀렉트 신호 입력 단자(6435)에 「H」레벨의 셀렉트 신호를 입력하면, 도 53에 나타내는 것 같은, 신호선 반전하지 않은 경우의 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb를 생성할 수 있다.
한편, 셀렉트 신호 입력 단자(6435)에 「L」레벨의 셀렉트 신호를 입력하면, 도 55에 나타내는 것 같은, 신호선 반전을 하는 경우의 스위치 제어신호 PC1a, PC1b ··· PC2na, PC2nb을 생성할 수 있다.
(제 16 실시예)
도 59∼ 도 61을 사용하여 제 16 실시예를 설명한다.
(액정표시 장치의 구성)
본 실시예의 액정표시 장치의 구성의 개요가 도 59에 나타난다. 이 액정표시 장치는 점 순차 구동방식을 채용하고 있고, 각 신호선의 구동를 위해, 시프트 레지스터(6500)와 스위치 KW1∼KW(2n)가 설치되어 있다. 스위치 KW1∼KW(2n)의 개폐는, 시프트 레지스터(500)로부터 차례로 출력되는 제어신호 SR1∼SR2n에 의해 제어된다. 화상신호Vsig는 단자(6002)에서 공급된다. 또한, 신호선 프리챠지 회로의 구성은, 도 51과 같다.
(구동 및 프리챠지의 방식)
도 60에 나타낸 바와 같이, 본 실시예에서는, 「점 순차 신호선 반전 구동」과 「주사선 반전 구동」을 행하는 방식을 채용하고, 또한 신호선의 프리챠지를 직전의 블랭킹 기간에 일괄해서 행하는 방식을 채용한다.
또한, 도 60의 상측에 있어서, 「+」, 「-」가 경사로 그려져 있지만, 이것은, 점 순차 구동인 것을 나타내고 있다. 이 표현은, 다른 도면과도 같다.
(구동 및 프리챠지의 타이밍)
도 61에 나타낸 바와 같이, 프리챠지는 1번째의 수평 블랭킹 기간(BL1st)에 있어서는, 시각 t5에 일괄해서 행하여진다. 2번째의 수평 블랭킹 기간(BL2nd)에 있어서는, 시각 t6에 일괄해서 행하여진다. 프리챠지 후의 수평선택 기간에 있어서, 시프트 레지스터(6500)로부터 제어 신호 SR1∼SR2n이 차례로 출력되어, 스위치 KW1∼KW(2n)가 차례로 온하여 신호선의 구동이 행하여진다.
(제 17 실시예)
도 62∼ 도 64를 사용하여 본 발명의 제 17 실시예를 설명한다.
(구동 및 프리챠지의 방식)
도 63에 나타낸 바와 같이, 본 실시예에서는, 「점 순차 신호선 반전 구동」과 「주사선 반전 구동」을 행하는 방식을 채용하고, 또한 신호선의 프리챠지도 이것에 대응시켜, 점 순차 형식으로 행하는 방식을 채용한다. 신호선 프리챠지가 각 주사선의 구동 직전에 행하여지기 때문에, 프리챠지로부터 신호선의 구동까지의 시간이 모든 각 신호선으로 같아지고, 따라서, 보다 고정밀도의 프리챠지를 행할 수 있다.
(액정표시 장치의 구성)
본 실시예의 액정표시 장치 구성의 개요가 도 62에 나타난다. 이 액정표시 장치는 도 59인 경우와 같이 점 순차 구동방식을 채용하고 있고, 신호선 구동회로의 구성은 도 59와 같다.
단, 본 실시예에서는, 프리챠지도 점 순차 형식으로 행하기 위해, 신호선 프리챠지 회로(6300)내에도 시프트 레지스터(6324)가 설치되어 있다. 이 시프트 레지스터(6324)는, 신호선 구동회로에서의 시프트 레지스터(6500)에 대응하고 있다. 그리고, 각 시프트 레지스터의 동작 개시를 지시하는 신호(스타트 신호) ST는, 시프트 레지스터(324)에 직접에 입력되고, 한편, 시프트 레지스터(6500)는, 지연회로(6504)를 통해 약간 지연되어 입력된다.
신호선 프리챠지 회로(6300)내에 설치된 스위치 제어회로(6320)는, 시프트 레지스터(6324)로부터 차례로 출력되는 펄스를 기초로 하여 스위치 제어신호 PC1a∼PC2nb를 생성하여 출력하고, 이것에 의해 신호선 프리챠지가 행하여진다.
스위치 제어 회로(6320)는, 예를들면, 도 64에 나타낸 바와 같이, 내부에 절환스위치 SW1000, SW1100, SW1200, SW1300, SW1400···을 가지며, 그 스위치를 적당히 절환함으로써, 시프트 레지스터(6324)로부터 출력되는 펄스를 고 레벨의 스위치 제어 신호로서 출력시킨다.
(구동 및 프리챠지의 타이밍)
도 65에 나타낸 바와 같이, 프리챠지는 신호선을 구동하기 위한 스위치 KW1∼KW(2n)의 개폐를 제어하는 제어신호 SR1∼SR2n이 액티브(H)가 되기 전에, 각 신호선마다 차례로 행하여진다.
예를들면, 1번째의 수평 블랭킹 기간(BL1st)에 있어서는, 신호선 S1에 관하며, 「SR1」이 「H」가 되는 시각 t9에 앞서, 신호선 프리챠지 회로에서의 스위치 제어 신호 PC1a가 시각 t6에 「H」가 되고, 프리챠지를 실행한다. 이와 같이, 신호선 S2에 관해서는, 시각 t7에 프리챠지가 행하여지고, 신호선 S3에 관해서는, 시각 t8에 프리챠지가 행하여진다. 2번째의 수평 블랭킹 기간(BL2nd)에 있어서는, 이와 같이, 시각 t 12, t 13, t 14에 차례로 프리챠지가 행하여진다. 즉, 수평 블랭킹 기간 및 수평 선택 기간에 있어서, 점 순차 형식으로 프리챠지가 행하여진다.
(제 18 실시예)
도 66, 도 67을 사용하여, 본 실시예의 액정표시 장치에 대하여 설명한다.
본 실시예의 특징은, 프리챠지용 전위 Vpca, Vpcb의 레벨을 1수평 선택 기간마다 반전시키도록 한 것이다. 이것에 의해, 신호선 프리챠지 회로(320)내의 스위치를 SW1a, SW2b, SW3a, , SW4b ··· SW2nb로 하여, 스위치 수를 전술한 실시예의 반으로 한 것이다. 이것에 의해, 스위치의 구성이 간소화되어, 신호선 프리챠지 회로(6300)의 소형화를 도모할 수 있다.
도 67에 명시되는 바와 같이, 프리챠지용 전위 Vpca, Vpcb의 레벨은 주기적으로 반전하지만, 1수평 선택 기간(및 직전의 1블랭킹 기간) 내에서는, 프리챠지용 전위 Vpca, Vpcb의 레벨은 일정하고, 이 점에서, 전술한 실시예와 동일하다. 결국, 본 발명에서는, 적어도, 「1수평 선택 기간(및 직전의 1블랭킹 기간)」에 있어서, 프리챠지용 전위 Vpca, Vpcb의 레벨은 일정(즉 직류)하다.
(제 19 실시예)
도 68에 본 발명의 제 19의 실시예의 액정표시 장치를 나타낸다.
본 실시예의 특징은, 도 62의 장치에 있어서의, 신호선 프리챠지 회로(6300) 내의 시프트 레지스터(6324)와, 신호선을 구동하기 위해서 사용되는 시프트 레지스터(6500)를 공통화한 것이다.
이것에 의해서, 프리챠지 회로의 구성이 간소화된다.
도 68에 있어서, 참조번호(6600)가 신호선 구동회로겸 프리챠지 회로이다. 스위치 제어 회로(6614)는 시프트 레지스터(6620)의 동작에 동기하여 적당히 스위치(6040)를 절환한다. 화상 신호 Vsig는, 단자(6008)에 입력된다.
시프트 레지스터(6620)의 출력「D21」은, SW50을 온시켜 신호선 S1의 프리챠지를 행한다.
다음에, 시프트 레지스터(6620)의 출력「D22」이 스위치「SW51」을 온시켜 화상신호 Vsig를 「신호선 S1」에 공급한다. 또한, 시프트 레지스터(6620)의 출력「D22」는, 동시에 스위치 SW52를 온시켜「신호선 S2」의 프리챠지를 행한다. 이와 같이, 신호선에의 화상신호 Vsig의 공급과, 다음의 신호선의 프리챠지가 동시에 행하여진다.
또, 본 실시예에서는, 프리챠지와 화상신호의 공급은 1라인 어긋나 있지만, 이것에 한정되지 않고, 또 어긋나 있어도 무방하다.
(제 20 실시예)
도 70∼ 도 69에, 액정표시 장치(액정 패널용 기판)의 전체 구성의 개요가 나타난다.
액정표시 장치는, 도 69에 나타낸 바와 같이, 백 라이트(7000), 편광판(7200), TFT 기판(7300)과, 액정(7400)과, 대향기판(컬러 필터기판)(7500)과, 편광판(7600)으로써 구성된다.
본 실시예에서는, 도 70에 나타낸 바와 같이, TFT 기판(7300) 상에 구동회로(7310)를 형성하고 있다. 구동회로(7310)는, 신호선 구동회로(7305)와, 주사선 구동회로(7320)와, 신호선 프리챠지 회로(7330)를 포함한다. 또한, TFT 기판(7300) 상에는, 주사선W1∼Wn과, 신호선D21∼Dn과, 화소부의 TFT가 형성되어 있다. 이들의 회로는, 공통의 제조 프로세스(예를들면, 저온 폴리실리콘 프로세스)를 사용하여 형성하는 것이 바람직하다.
그리고, 도 71에 나타낸 바와 같이, 액정(7400)은, TFT 기판(7300)과 대향기판(7500) 사이에 밀봉되어 있다. 또한, 참조번호(7520,7522)는 배향막이다.
이상, 본 발명의 실시의 형태에 대하여 설명하였지만, 본 발명은 상술한 실시예에 한정되지 않고, 여러가지로 변형, 응용이 가능하다. 예를들면, 본 발명은, 도 72, 도 73에 나타나는 바와 같은, 복수의 신호선을 동시에 구동하는 구동방식을 사용한 경우에도 적용가능하다.
도 72에 있어서, 7개의 신호선(6112a∼6112g)은 하나의 계열에 속하는 신호선이고, 이것들의 신호선은 동시에 구동된다. 즉, 신호선 구동회로(6100)로부터의 타이밍신호에 의해 샘플링 수단(6106a∼6106g)이 동시에 온하고, 병렬화된 화상신호 VD1∼VD6을 동시에 입력하도록 되어 있다. 또, 도 72에 있어서, 타이밍 회로블럭(6025)은, 각 회로의 동작 타이밍을 결정하는 타이밍 신호를 생성하여 출력한다. 또한, 상호 전개 회로(6032)는, 아날로그 화상신호 비디오를 기준 클럭에 근거하여 샘플 홀드하여, 일정한 화소마다의 정보를 기준 클럭의 정수배의 데이터 길이를 갖는 화소데이터에 전개한 복수의 상호 전개신호를, 병렬로 출력한다. 또한, 증폭 반전 회로(34)는, 화상신호를, 주기적으로 반전하면서 증폭하는 것이다.
도 73에, 샘플링 수단(6106a∼6106g) 및 신호선 구동회로(6100)의 구체적 구성예가 나타난다. 신호선 구동회로(6100)는 3개의 CMOS 인버터를 기본으로 구성되는 클럭과 인버터를 단위로서 구성되어 있고, 각 샘플링 수단(6106a∼6106g)은 NMOS 트랜지스터로 이루어진다.
본 발명은, 도 46a에 나타낸 바와 같이 스위치를 절환 프리챠지용 전위와의 접속/비접속을 제어한다고 하는 심플한 방식이고, 따라서, 도 72, 도 73과 같은 구동방식을 채용하는 경우에도, 유연하게 대응가능하다. 즉, 여러가지의 구동방식에 대응하고, 정확하면서 고속인 신호선 프리챠지가 가능하다.
또한, 본 발명은 TFT를 사용한 액티브 매트릭스형 액정표시 장치뿐만아니라, 스윗칭 소자로서 MIM 소자를 사용한 것이라든지, STN 액정을 사용한 패시브형 액정등에도 적용가능하다.
도 1은 본 발명의 D/A 변환기의 주요부의 구성예를 나타내는 도면.
도 2는 도 1에 있어서의 변환용량 C1∼C6의, 실제의 용량값을 결정하는 방법의 원리를 설명하기 위한 도면.
도 3은 도 1의 D/A 변환기의 입출력 특성의 일례를 나타내는 도면.
도 4은, 도 1에 있어서의 변환용량 C1∼C6의, 실제의 용량값을 결정하기 위한 순서를 설명하기 위한 도면.
도 5는 본 발명의 D/A 변환기의 일례의 입출력 특성을 나타내는 도면.
도 6은 도 5에 나타내는 입출력 특성을 갖는 D/A 변환기의 작성순서를 설명하기 위한 도면.
도 7은 본 발명의 D/A 변환기를 사용한 액정표시 장치의 구체적 구성예를 나타내는 도면.
도 8a 및 도 8b는 도 7의 액정표시 장치의 V0, VC, VC0M의 상호의 관계를 나타내는 도면.
도 9는 도 7의 액정표시 장치의 동작의 일례를 설명하기 위한 도면.
도 10은 도 7의 액정표시 장치의 동작의 다른 예를 설명하기 위한 도면.
도 11은 본 발명의 액정표시 장치의 구성을 설명하기 위한 도면.
도 12는 본 발명의 액정 패널용 기판의 구성예를 나타내는 도면.
도 13은 도 12의 액정 패널용 기판의 주요부의 단면구조를 나타내는 도면.
도 14a 및 도 14b는 용량분할방식의 D/A 변환기의 원리를 설명하기 위한 도면.
도 15는 용량분할방식의 D/A 변환기의 입출력 특성의 예를 나타내는 도면.
도 16은 본 발명자에 의해서 분명하게 된, 용량분할방식의 D/A 변환기의 문제점을 설명하기 위한 도면.
도 17a 및 도 17b는 도 16에 나타나는 문제점이 생기는 이유를 정성적으로 설명하기 위한 도면.
도 18은 도 16에 나타나는 문제점이 생기는 이유를 정량적으로 설명하기 위한 도면.
도 19는 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 1의 공정을 나타내는 디바이스의 단면도.
도 20은 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 2의 공정을 나타내는 디바이스의 단면도.
도 21은 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 3의 공정을 나타내는 디바이스의 단면도.
도 22는 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 4의 공정을 나타내는 디바이스의 단면도.
도 23은 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 5의 공정을 나타내는 디바이스의 단면도.
도 24는 본 발명에서 사용되는 TFT 및 MOS 용량을 공통의 기판상에 작성하기 위한 제조방법의 제 6의 공정을 나타내는 디바이스의 단면도.
도 25는 본 발명에서 사용되는 TFT 및 MOS용량을 공통의 기판상에 작성하기 위한 제조방법의 제 7의 공정을 나타내는 디바이스의 단면도.
도 26은 본 발명의 제 4의 실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 27은 본 발명의 제 4의 실시예와 관계되는 액정표시 장치용의 구동회로를 나타내는 도면.
도 28은 본 발명의 제 4의 실시예와 관계되는 액정표시 장치를 나타내는 도면.
도 29는 본 발명의 제 4의 실시예와 관계되는 D/A 컨버터 특성을 나타내는 도면.
도 30은 본 발명의 제 4의 실시예와 관계되는 액정표시 장치의 구동방법을 나타내는 도면.
도 31a 및 도 31b는 액정표시 장치의 반전구동의 동작을 설명하는 도면.
도 32a 및 도 32b는 제 4의 실시예에 있어서의 변환용량 및 전위의 조정방법을 설명하는 도면.
도 33은 본 발명의 제 4실시예의 변형예를 나타내는 도면.
도 34는 본 발명의 제 5실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 35는 본 발명의 제 6실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 36은 도 35에 나타내는 D/A 변환회로를 적용한 액정표시 장치의 구동방법을 나타내는 도면.
도 37은 본 발명의 제 7실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 38은 제 7실시예에 있어서의 변환용단의 용량값 및 전위를 나타내는 도면.
도 39는 본 발명의 제 8실시예와 관계되는 액정표시 장치의 구동방법을 나타내는 도면.
도 40은 본 발명의 제 9실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 41은 본 발명의 제 10 실시예와 관계되는 D/A 변환회로를 나타내는 도면.
도 42a 및 도 42b는 본 발명의 제 11실시예와 관계되는 액정표시 장치의 구동방법을 나타내는 도면.
도 43a 및 도 43b는 본 발명의 제 12실시예와 관계되는 액정표시 장치의 구동방법을 나타내는 도면.
도 44는 제 12실시예의 D/A 컨버터 특성을 나타낸 도면.
도 45a 및 도 45b는 제 12실시예의 구동방법의 변형예를 나타내는 도면.
도 46a는 본 발명의 신호선 프리챠지 방법의 일례의 원리를 설명하기 위한 도면.
도 46B는 프리챠지에 따르는 신호선의 전위변화를 나타내는 도면.
도 46c는 본 프리챠지 방법의 효과의 하나를 설명하기 위한 도면.
도 47a 및 도 47b는 액정표시 장치에 있어서의 반전구동의 상태를 나타내는 도면.
도 48은 본 발명의 프리챠지 방법의 효과를 설명하기 위한, 대비예의 액정표시 장치의 주요부 구성을 나타내는 도면.
도 49a 및 도 49b는 본 발명의 신호선 프리챠지 방법의 다른예의 특징을 설명하기 위한 도면.
도 50은 도 49의 프리챠지 방법을 실현하기 위한 회로의 일례를 나타내는 도면.
도 51은 본 발명의 액정표시 장치(선 순서 구동)의 구성의 일례를 나타내는 도면.
도 52는 도 51의 액정표시 장치에 있어서의 반전구동방식 및 프리챠지 방식의 일례(선 순서로 주사선 반전을 행하는 방식)를 나타내는 도면.
도 53은 도 52의 구동 및 프리챠지를 실행하는 경우의, 도 51의 프리챠지 회로의 동작예를 나타내는 도면.
도 54는 도 53의 구동 및 프리챠지를 행하기 위한 프리챠지 회로의 구성예를 나타내는 도면.
도 55는 도 54의 구동 및 프리챠지를 실행하는 경우의 동작예를 나타내는 도면.
도 56은 도 54의 프리챠지 방식을 실행하기 위한 프리챠지 회로의 일례를 나타내는 도면.
도 57은 도 51의 액정표시 장치에 있어서의 반전구동방식 및 프리챠지 방식의 다른 예(선 순차로, 주사선 반전 또한 신호선 반전을 행하는 방식)를 나타내는 도면.
도 58은 도 54 및 도 56의 스위치 제어신호를 발생시키기 위한 회로의 예를 나타내는 도면.
도 59는 본 발명의 액정표시 장치(점 순서 구동으로 프리챠지는 일괄해서 행하는 방식)의 구성의 일례를 나타내는 도면.
도 60은 도 56의 액정표시 장치에 있어서의 반전구동방식 및 프리챠지 방식의 일례(점 순서 구동으로 주사선 반전 또한 신호선 반전의 프리챠지를 직전의 블랭킹 기간에 일괄해서 행하는 방식)를 나타내는 도면.
도 61은 도 59의 구동 및 프리챠지를 행하는 경우의 동작예를 나타내는 도면.
도 62는 본 발명의 액정표시장치(점 순서 구동으로, 프리챠지도 점 순서 형식으로 행하는 방식)의 구성의 일례를 나타내는 도면.
도 63은 점 순차 구동으로 주사선 반전 또한 신호선 반전구동을 행하며, 프리챠지도 마찬가지로 행하는 방식을 나타내는 도면.
도 64는 프리챠지 방식을 실현하기 위한 프리챠지 회로의 주요부의 구성예를 나타내는 도면.
도 65는 도 63의 구동 및 프리챠지를 행하는 경우의 동작을 나타내는 도면.
도 66은 본 발명의 액정표시 장치(점 순차 구동으로 프리챠지를 일괄해서 행하고, 또한 프리챠지 전위 Vpca, Vpcb를 주기적으로 반전시키는 방식을 채용)의 구성의 일례를 나타내는 도면.
도 67은 도 66의 액정표시 장치에 있어서의 동작예를 나타내는 도면.
도 68은 신호선의 구동 및 프리챠지의 쌍방을 한 개의 시프트 레지스터로 행하는 방식을 채용한 액정표시 장치의 주요부 구성예를 나타내는 도면.
도 69는 본 발명의 액정표시 장치의 구조를 설명하기 위한 도면.
도 70은 본 발명의 액정 패널용 기판의 평면도.
도 71은 도 70의 액정 패널용 기판의 일부 단면도.
도 72는 복수 라인의 신호선을 동시에 구동하기 위한, 구동회로계의 구성예를 설명하기 위한 도면.
도 73은 도 72에 있어서의, 샘플링 수단 및 신호선 구동회로의 구체적 구성예를 나타내는 도면.
도 74는 종래의 이진하중 캐패시터를 사용한 D/A 변환회로를 나타내는 도면.
도 75는 종래의 D/A 변환기의 D/A 컨버터 특성의 일례를 나타내는 도면.
도 76a 및 도 76b는 신호선 프리챠지의 효과를 설명하기 위한 도면이다.
* 도면 주요 부분에 대한 부호의 설명 *
1000 : 백라이트 1200 : 편광판
1300 : TFT 기판 1400 : 액정
1500 : 대향기판 1600 : 편광판
1310 : 구동회로

Claims (36)

  1. n비트(n은 자연수)의 디지탈 신호 Di(i=1, 2, …, n)를 아날로그 출력 Vout로 변환하는 D/A 변환기에 있어서,
    상기 디지탈 신호 Di의 각 비트에 대응하는 n개의 변환용량 Cxi와,
    상기 디지탈 신호 Di의 각 비트에 대응하는 n종류의 전위 Vxi가 공급되는 적어도 하나의 변환 선택 배선과,
    상기 아날로그 출력 Vout이 출력되는 출력배선과,
    상기 변환용량 Cxi의 한쪽의 극판에 접속되는 전위 Vs1의 제 1의 기준배선을 포함하고,
    온(ON)의 디지탈 신호 Di에 대응하는 상기 변환용량 Cxi의 다른 쪽의 극판은, 상기 변환선택 배선에 접속되어, 상기 변환용량 Cxi에, 대응하는 전위 Vxi와 Vs1의 전위차에 의해 변환전하가 축적되고,
    오프(OFF)의 디지탈 신호 Di에 대응하는 상기 변환용량 Cxi의 다른 쪽의 극판은, 소정의 배선에 접속되고,
    상기 다른 쪽의 극판은, 상기 변환전하가 축적된 후에, 상기 변환 선택 배선 및 상기 소정의 배선과 전기적으로 절단되어, 상기 출력 배선에 접속되고, 각각의 상기 변환전하를 합하여 이루어지는 총 전하에 대응하여 아날로그 출력 Vout를 공급하는, D/A 변환기.
  2. 제 1 항에 있어서,
    전위 Vs2의 제 2 기준배선과,
    상기 출력배선에 형성되어, 제 1 및 제 2의 기준배선에서의 전위 Vs1과 Vs2의 전위차에 의해 기준전하를 저장하는 기준용량 Cs을 포함하고,
    상기 오프의 디지탈 신호 Di에 대응하는 상기 소정의 배선은, 상기 제 1 기준배선이고,
    상기 총 전하는, 상기 각각의 변환전하의 합과 상기 기준전하의 합계로 이루어지고,
    아날로그 출력 Vout가,
    Vout=(ΣCxi(DiVxi+Vs1(1-Di))+CsVs2)/(ΣCxi+Cs)
    [Di는, 디지탈 신호 Di가 온일 때를 1로 하고, 오프일 때를 0으로 한다]
    로 나타나는, D/A 변환기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 변환 선택 배선의 사이에 접속되는 제 1 스위치와,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 소정의 배선의 사이에 접속되는 제 2 스위치와,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 출력배선의 사이에 접속되는 제 3 스위치를 포함하는, D/A 변환기.
  4. 제 2 항에 있어서,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 변환 선택 배선의 사이에 접속되는 제 1 스위치와,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 제 1 기준배선의 사이에 접속되는 제 2 스위치와,
    상기 변환용량 Cxi의 다른 쪽의 극판과 상기 출력배선의 사이에 접속되는 제 3 스위치와,
    상기 기준용량 Cs에 대한 상기 제 1 및 제 2 기준배선으로부터의 전압의 인가를 제어하는 제 4 스위치를 포함하는, D/A 변환기.
  5. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    n개의 변환 선택 배선에 의해서 n 종류의 전위 Vxi가 공급되는, D/A 변환기.
  6. 제 3 항에 있어서,
    n 개의 변환 선택 배선에 의해서 n 종류의 전위 Vxi가 공급되는, D/A 변환기.
  7. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    고전위 배선과, 저전위 배선과, 상기 고전위 배선과 상기 저전위 배선의 사이에 직렬 접속된 n-1개의 저항을 포함하고,
    상기 변환 선택 배선은, 상기 고전위 배선과 해당 고전위 배선에 직결되는 상기 저항과의 사이의 배선, 이웃끼리의 저항을 접속하는 배선, 및 상기 저전위 배선과 상기 저전위 배선에 직결되는 상기 저항과의 사이의 배선에 의해서 구성되는, D/A 변환기.
  8. 제 3 항에 있어서,
    고전위 배선과, 저전위 배선과, 상기 고전위 배선과 상기 저전위 배선의 사이에 직렬접속된 n-1개의 저항을 포함하고,
    상기 변환 선택 배선은, 상기 고전위 배선과 상기 고전위 배선에 직결되는 상기 저항과의 사이의 배선, 이웃끼리의 저항을 접속하는 배선, 및 상기 저전위 배선과 상기 저전위 배선에 직결되는 상기 저항과의 사이의 배선에 의해 구성되는, D/A 변환기.
  9. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    1개의 상기 변환 선택 배선을 포함하고, 상기 변환 선택 배선에 공급되는 전위가 시간적으로 변화하는 것으로 n 종류의 전위 Vxi가 공급되는, D/A 변환기.
  10. 제 3 항에 있어서,
    1개의 상기 변환 선택 배선을 포함하고, 상기 변환 선택 배선에 공급되는 전위가 시간적으로 변화하는 것으로 n 종류의 전위 Vxi가 공급되는, D/A 변환기.
  11. 제 9 항에 있어서,
    상기 n개의 변환용량 Cxi에 대응하여 n개의 변환펄스 배선을 포함하고,
    각 변환펄스 배선에는, 상기 변환 선택 배선에서 변화하는 전위가, 대응하는 변환용량 Cxi에 공급되는 전위 Vxi로 될 때에 펄스신호가 인가되고,
    상기 펄스신호에 따라서, 변환용량 Cxi에 전위 Vxi가 공급되는, D/A 변환기.
  12. 제 10 항에 있어서,
    상기 n개의 변환용량 Cxi에 대응하여 n개의 변환펄스 배선을 포함하고,
    각 변환펄스 배선에는, 상기 변환 선택 배선에서 변화하는 전위가, 대응하는 변환용량 Cxi에 공급되는 전위 Vxi 로 될 때 펄스신호가 인가되고,
    상기 펄스신호에 따라서, 변환용량 Cxi에 전위 Vxi가 공급되는, D/A 변환기.
  13. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  14. 제 3 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  15. 제 5 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  16. 제 6 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  17. 제 7 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  18. 제 8 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  19. 제 9 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  20. 제 10 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  21. 제 11 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  22. 제 12 항에 있어서,
    상기 변환 선택 배선에 공급되는 n 종류의 전위 Vxi는, 공비 2의 등비수열을 이루는, D/A 변환기.
  23. n 비트(n은 자연수)의 디지탈 신호 Di(i=1, 2, …, n)를 아날로그 출력 Vout로 변환하는 D/A 변환기에 있어서,
    상기 디지탈 신호 Di의 각 비트에 대응하는 n 개의 변환용량 Cxi와,
    복수 종류의 전위 Vxi가 공급되는 적어도 하나의 변환 선택 배선을 포함하고,
    상기 디지탈 신호 Di의 비트 자릿수에 따라서, 상기 n 개의 변환용량 Cxi의 각각에 변환전하가 축적되도록, 상기 전위 Vxi 및 상기 변환용량 Cxi의 용량값이 설정되어 이루어지고, 각각의 상기 변환전하를 합하여 이루어지는 총 전하에 대응하여 아날로그 출력 Vout을 공급하는, D/A 변환기.
  24. n 비트(n은 자연수)의 디지탈 신호 Di(i=1, 2, …,n) 을 아날로그 출력 Vout로 변환하는 D/A 변환방법에 있어서,
    온의 상기 디지탈 신호 Di의 비트 자릿수에 대응하는 n 종류의 전위 Vi에 기초하여 n 개의 변환용량 Cxi의 각각에 변환전하를 축적함과 동시에, 오프의 상기 디지탈 신호 Di에 대응하여 상기 변환용량 Cxi에 축적되는 변환전하를 비트 자릿수에 관계없이 일정하게 하고,
    상기 변환전하를 합하여 이루어지는 총 전하에 대응하여 아날로그 출력 Vout를 공급하는, D/A 변환방법.
  25. 제 24 항에 있어서,
    상기 변환용량 Cxi의 용량값이 설계값과 다른 경우, 상기 전위 Vi를 조정하는 것으로, 대응하는 변환전하의 값을 실질적으로 설계값대로 하는, D/A 변환방법.
  26. 제 24 항 또는 제 25 항에 있어서,
    상기 디지탈 신호 Di의 온·오프에 관계없이, 상기 아날로그 출력 Vout의 전위를 상승시키기 위해서, 기준용량에 기준전하를 축적하고,
    상기 총 전하는, 상기 각각의 변환전하의 합과 상기 기준전하의 합계값으로 이루어지는, D/A 변환방법.
  27. 삭제
  28. 제 27 항에 있어서,
    상기 기준용량의 용량값이 설계값과 상이한 경우, 인가되는 전압을 조정함으로써, 상기 기준전하의 값을 실질적으로 설계값대로 하는, D/A 변환방법.
  29. n 비트(n은 자연수)의 디지탈 신호 Di(i=1, 2, …, n)를 아날로그 출력 Vout로 변환하는 D/A 변환방법에 있어서,
    온의 상기 디지탈 신호 Di의 비트 자릿수에 대응하여, 복수종류의 전위 Vxi의 어느 하나를 선택하여, n개의 변환용량 Cxi의 각각에 변환전하를 축적함과 동시에, 오프의 상기 디지탈 신호 Di에 대응하여 상기 변환용량 Cxi에 축적되는 변환전하를 비트 자릿수에 관계없이 일정하게 하고,
    상기 변환전하를 합하여 이루어지는 총 전하에 대응하여 아날로그 출력 Vout를 공급하는, D/A 변환방법.
  30. 액정 패널에서의 한쪽의 기판으로서,
    상기 액정 패널을 구동하기 위한 구동회로와, 상기 액정에 전압을 인가하기 위한 화소전극과, 상기 화소전극에의 전위의 공급을 제어하는 박막트랜지스터를 포함하고,
    상기 구동회로는 제 1 항에 기재된 D/A 변환기를 포함하는, 액정 패널용 기판.
  31. 액정 패널에서의 한쪽의 기판으로서,
    상기 액정 패널을 구동하기 위한 구동회로와, 상기 액정에 전압을 인가하기 위한 화소전극과, 상기 화소전극에의 전위의 공급을 제어하는 박막트랜지스터를 포함하고,
    상기 구동회로는, 제 2 항에 기재된 D/A 변환기를 포함하는, 액정 패널용 기판.
  32. 제 31 항에 있어서,
    상기 변환용량 Cxi 또는 상기 기준용량 Cs의 적어도 한쪽은, 상기 박막트랜지스터와 공통의 제조 프로세스에 의해서, 동일한 기판상에 제조되어 형성되는, 액정 패널용 기판.
  33. 제 30 항에서 청구하고 있는 바와 같은 액정 패널용 기판이 사용되는 액정 표시 장치.
  34. 제 32 항에서 청구하고 있는 바와 같은 액정 패널용 기판이 사용되는 것을 특징으로 하는 액정 표시 장치.
  35. 제 33 항 또는 제 34 항에 있어서,
    1수평 주사기간은, 주사신호의 선택 기간과, 상기 선택 기간과 다음의 선택 기간 사이의 블랭킹 기간으로부터 형성되고,
    상기 블랭킹 기간에서, 상기 총 전하의 축적 및 아날로그 출력 Vout의 공급이 행하여지는, 액정 표시 장치.
  36. 제 33 항 또는 제 34 항에 있어서,
    1수평 주사기간은, 주사신호의 선택 기간과, 해당 선택 기간과 다음 선택 기간과의 사이의 블랭킹 기간으로부터 형성되고,
    상기 블랭킹 기간에서, 상기 총 전하의 축적이 개시되고,
    다음의 수평 주사기간의 선택 기간에서, 상기 총 전하의 축적이 종료하여, 아날로그 출력 Vout의 공급이 행하여지는, 액정 표시 장치.
KR1020040030230A 1996-02-09 2004-04-29 Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치 KR100490465B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00024520 1996-02-09
JP2452096 1996-02-09
JP16230996A JP3580030B2 (ja) 1996-06-03 1996-06-03 Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置
JPJP-P-1996-00162309 1996-06-03
JPJP-P-1996-00181518 1996-06-21
JP8181518A JPH1011032A (ja) 1996-06-21 1996-06-21 信号線プリチャージ方法，信号線プリチャージ回路，液晶パネル用基板および液晶表示装置
JP22061696A JP3684699B2 (ja) 1996-02-09 1996-08-02 Ｄ／ａ変換器、液晶パネル用基板及び液晶表示装置
JPJP-P-1996-00220616 1996-08-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707129A Division KR100462917B1 (ko) 1996-02-09 1997-01-30 D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치

Publications (1)

Publication Number Publication Date
KR100490465B1 true KR100490465B1 (ko) 2005-05-18

Family

ID=27458158

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019970707129A KR100462917B1 (ko) 1996-02-09 1997-01-30 D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치
KR1020040030231A KR100506580B1 (ko) 1996-02-09 2004-04-29 신호선 프리챠지 방법, 신호선 프리챠지 회로, 액정 패널용 기판 및 액정 표시 장치
KR1020040030230A KR100490465B1 (ko) 1996-02-09 2004-04-29 Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1019970707129A KR100462917B1 (ko) 1996-02-09 1997-01-30 D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치
KR1020040030231A KR100506580B1 (ko) 1996-02-09 2004-04-29 신호선 프리챠지 방법, 신호선 프리챠지 회로, 액정 패널용 기판 및 액정 표시 장치

Country Status (7)

Country Link
US (2) US5903234A (ko)
EP (3) EP1601106B1 (ko)
KR (3) KR100462917B1 (ko)
CN (3) CN1166068C (ko)
DE (2) DE69738726D1 (ko)
TW (1) TW354865B (ko)
WO (1) WO1997029548A1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6769128B1 (en) 1995-06-07 2004-07-27 United Video Properties, Inc. Electronic television program guide schedule system and method with data feed access
US6469753B1 (en) 1996-05-03 2002-10-22 Starsight Telecast, Inc. Information system
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
US9113122B2 (en) 1997-04-21 2015-08-18 Rovi Guides, Inc. Method and apparatus for time-shifting video and text in a text-enhanced television program
MX340336B (es) 1997-07-21 2016-07-06 Gemstar Dev Corp Metodo para navegar a traves de una guia de programas de television.
JPH1185114A (ja) * 1997-09-12 1999-03-30 Sanyo Electric Co Ltd データ線駆動回路
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
CN1867068A (zh) 1998-07-14 2006-11-22 联合视频制品公司 交互式电视节目导视系统及其方法
US6898762B2 (en) 1998-08-21 2005-05-24 United Video Properties, Inc. Client-server electronic program guide
TW530287B (en) 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
WO2000023977A1 (fr) * 1998-10-16 2000-04-27 Seiko Epson Corporation Circuit d'attaque de dispositif electro-optique, procede d'attaque, convertisseur analogique/numerique, attaqueur de signaux, panneau electro-optique, ecran de projection, et dispositif electronique
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US6859799B1 (en) 1998-11-30 2005-02-22 Gemstar Development Corporation Search engine for video and graphics
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof
JP3632840B2 (ja) * 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
EP2285104A1 (en) 2000-03-31 2011-02-16 United Video Properties, Inc. System and method for reducing cut-offs in program recording
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
US7103906B1 (en) 2000-09-29 2006-09-05 International Business Machines Corporation User controlled multi-device media-on-demand system
GB0024487D0 (en) * 2000-10-05 2000-11-22 Koninkl Philips Electronics Nv Bistable chiral nematic liquid crystal display and method of driving the same
CA2938250C (en) 2000-10-11 2020-01-14 Rovi Guides, Inc. Systems and methods for caching data in media-on-demand systems
ES2488096T3 (es) * 2000-10-11 2014-08-26 United Video Properties, Inc. Sistemas y métodos para complementar multimedia a la carta
KR100971696B1 (ko) * 2000-10-11 2010-07-22 유나이티드 비디오 프로퍼티즈, 인크. 데이터의 기억 장치를 주문형 매체 배달 시스템의 서버에 제공하기 위한 시스템 및 방법
KR100572428B1 (ko) 2001-09-07 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치
US20050030264A1 (en) 2001-09-07 2005-02-10 Hitoshi Tsuge El display, el display driving circuit and image display
US11302253B2 (en) 2001-09-07 2022-04-12 Joled Inc. El display apparatus
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
CN100536347C (zh) 2002-04-26 2009-09-02 东芝松下显示技术有限公司 电流驱动型显示装置的驱动用半导体电路组及显示装置
JP4357413B2 (ja) 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
US7493646B2 (en) 2003-01-30 2009-02-17 United Video Properties, Inc. Interactive television systems with digital video recording and adjustable reminders
US20060051059A1 (en) 2004-09-08 2006-03-09 Krakirian Haig H Video recorder having user extended and automatically extended time slots
WO2004100118A1 (ja) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. Ｅｌ表示装置およびその駆動方法
WO2004100119A1 (ja) 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法
TWI273540B (en) * 2004-02-10 2007-02-11 Sharp Kk Display apparatus and driver circuit of display apparatus
KR100698983B1 (ko) * 2004-03-30 2007-03-26 샤프 가부시키가이샤 표시 장치 및 구동 장치
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
US8086575B2 (en) 2004-09-23 2011-12-27 Rovi Solutions Corporation Methods and apparatus for integrating disparate media formats in a networked media system
KR100615708B1 (ko) * 2005-02-04 2006-08-25 삼성전자주식회사 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터
US9973817B1 (en) 2005-04-08 2018-05-15 Rovi Guides, Inc. System and method for providing a list of video-on-demand programs
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
US8358292B2 (en) 2005-08-01 2013-01-22 Sharp Kabushiki Kaisha Display device, its drive circuit, and drive method
US20070079342A1 (en) 2005-09-30 2007-04-05 Guideworks, Llc Systems and methods for managing local storage of on-demand content
KR100745339B1 (ko) * 2005-11-30 2007-08-02 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
US20070126667A1 (en) * 2005-12-01 2007-06-07 Toshiba Matsushita Display Technology Co., Ltd. El display apparatus and method for driving el display apparatus
US8607287B2 (en) 2005-12-29 2013-12-10 United Video Properties, Inc. Interactive media guidance system having multiple devices
US9681105B2 (en) 2005-12-29 2017-06-13 Rovi Guides, Inc. Interactive media guidance system having multiple devices
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
JP5020944B2 (ja) * 2006-04-28 2012-09-05 シャープ株式会社 液晶表示装置及びその駆動方法
US8213197B1 (en) * 2006-09-05 2012-07-03 Marvell International Ltd. Switching capacitor power supply
CN101467200B (zh) * 2006-09-28 2011-09-28 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
US7801888B2 (en) 2007-03-09 2010-09-21 Microsoft Corporation Media content search results ranked by popularity
CN101627418A (zh) * 2007-03-09 2010-01-13 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
US20090019492A1 (en) 2007-07-11 2009-01-15 United Video Properties, Inc. Systems and methods for mirroring and transcoding media content
US10063934B2 (en) 2008-11-25 2018-08-28 Rovi Technologies Corporation Reducing unicast session duration with restart TV
US20120120044A1 (en) * 2009-06-22 2012-05-17 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
US20110022620A1 (en) * 2009-07-27 2011-01-27 Gemstar Development Corporation Methods and systems for associating and providing media content of different types which share atrributes
US9166714B2 (en) 2009-09-11 2015-10-20 Veveo, Inc. Method of and system for presenting enriched video viewing analytics
US8106803B2 (en) * 2009-09-22 2012-01-31 Broadcom Corporation Discharge digital-to-analog converter
US9014546B2 (en) 2009-09-23 2015-04-21 Rovi Guides, Inc. Systems and methods for automatically detecting users within detection regions of media devices
US8805418B2 (en) 2011-12-23 2014-08-12 United Video Properties, Inc. Methods and systems for performing actions based on location-based rules
US9674563B2 (en) 2013-11-04 2017-06-06 Rovi Guides, Inc. Systems and methods for recommending content
JP6455063B2 (ja) * 2014-10-15 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6525547B2 (ja) 2014-10-23 2019-06-05 イー インク コーポレイション 電気泳動表示装置、及び電子機器
KR101731032B1 (ko) * 2016-06-14 2017-04-27 주식회사 이노액시스 고속 충방전이 가능한 소스 드라이버
CN106531114A (zh) * 2017-01-04 2017-03-22 京东方科技集团股份有限公司 显示驱动方法和显示驱动系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107628A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd Ｄ／ａ変換器
JPS59163912A (ja) * 1983-03-08 1984-09-17 Toshiba Corp Ｃ−ｒ型ｄａ変換器
JP2751186B2 (ja) * 1988-03-15 1998-05-18 日本電気株式会社 ディジタル・アナログ変換回路
JPH03190429A (ja) * 1989-12-20 1991-08-20 Nec Corp Ｄ／ａ変換装置
WO1992007352A1 (fr) * 1990-10-19 1992-04-30 Thomson S.A. Circuit de commande pour afficheur de type matriciel et decodeur de signal pour un tel circuit
US5379050A (en) * 1990-12-05 1995-01-03 U.S. Philips Corporation Method of driving a matrix display device and a matrix display device operable by such a method
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JP2735712B2 (ja) * 1991-10-08 1998-04-02 三菱電機株式会社 ディジタル・アナログ変換器
JP3295953B2 (ja) * 1991-11-11 2002-06-24 セイコーエプソン株式会社 液晶表示体駆動装置
JP3190429B2 (ja) 1992-05-24 2001-07-23 アジレント・テクノロジー株式会社 平衡電圧測定装置および平衡電圧測定方法
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
US5332997A (en) * 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
JPH06268522A (ja) * 1993-03-10 1994-09-22 Toshiba Corp 容量列形ｄａ変換回路
EP0622772B1 (en) * 1993-04-30 1998-06-24 International Business Machines Corporation Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3341530B2 (ja) * 1995-04-11 2002-11-05 ソニー株式会社 アクティブマトリクス表示装置

Also Published As

Publication number Publication date
CN1178614A (zh) 1998-04-08
EP0821490A1 (en) 1998-01-28
CN1482742A (zh) 2004-03-17
EP0821490A4 (en) 2002-07-10
DE69738726D1 (de) 2008-07-03
TW354865B (en) 1999-03-21
EP1601106A2 (en) 2005-11-30
KR100506580B1 (ko) 2005-08-08
EP1826907A1 (en) 2007-08-29
CN1166068C (zh) 2004-09-08
CN1297951C (zh) 2007-01-31
CN1316747C (zh) 2007-05-16
WO1997029548A1 (fr) 1997-08-14
US5903234A (en) 1999-05-11
CN1474221A (zh) 2004-02-11
US6281826B1 (en) 2001-08-28
DE69734491T2 (de) 2006-06-01
DE69734491D1 (de) 2005-12-08
EP1601106A3 (en) 2006-06-21
KR19980703729A (ko) 1998-12-05
EP1601106B1 (en) 2008-05-21
KR100462917B1 (ko) 2005-06-28
EP0821490B1 (en) 2005-11-02

Similar Documents

Publication Publication Date Title
KR100490465B1 (ko) Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치
US7612788B2 (en) Driving multiple sub-pixels from single gray scale data
KR100378274B1 (ko) 표시 장치의 구동 회로 및 표시 장치
EP0911677B1 (en) Circuit and method for driving electrooptic device, electrooptic device, and electronic equipment made by using the same
EP0930716B1 (en) Non-linear digital-to-analog converter and display
US7750900B2 (en) Digital-to-analog converting circuit and display device using same
KR101236484B1 (ko) 표시장치 및 휴대단말
US7352314B2 (en) Digital-to-analog converter circuit
EP1335346A1 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US8111184B2 (en) Digital-to-analog converting circuit, data driver and display device
JP2007047725A (ja) 液晶ディスプレイ装置用のソース駆動方法及びソースドライバー
JPH1011032A (ja) 信号線プリチャージ方法，信号線プリチャージ回路，液晶パネル用基板および液晶表示装置
JP2007047724A (ja) 液晶ディスプレイ装置用のソース駆動方法及びソースドライバー
US7675499B2 (en) Display device
JP2002328659A (ja) 表示装置
US7948458B2 (en) Amplifier circuit and display device
JP4041144B2 (ja) 表示装置の駆動回路及び液晶表示装置
US8339387B2 (en) Display device and electronic apparatus
JP3782418B2 (ja) 表示装置の駆動回路及び液晶表示装置
US20080303587A1 (en) Multi-Level Voltage Generator

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee