KR100474949B1

KR100474949B1 - 적층형 밸런 트랜스포머

Info

Publication number: KR100474949B1
Application number: KR10-2002-7017308A
Authority: KR
Inventors: 야자키히로카즈; 도우조아츠시
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2001-04-19
Filing date: 2002-04-17
Publication date: 2005-03-10
Also published as: TW544973B; US6768410B1; WO2002086920A1; JP2003007537A; ATE545942T1; CN1747080A; CN1461488A; CN1747080B; JP3780414B2; CN1270330C; KR20030025247A; EP1383145A1; EP1383145A4; EP1383145B1

Abstract

본 발명의 적층형 밸런 트랜스포머에 따르면, 선로부(24)와 선로부(27)는 중계단자(43)를 개재하여 직렬로 접속되어, 불평형 전송선로를 구성하고 있다. 선로부(25)와 선로부(28)는 각각 평형 전송선로를 구성하고 있다. 선로부(24)와 선로부(25)는 전자 결합하여 결합기를 구성한다. 마찬가지로, 선로부(27)와 선로부(28)는 전자 결합하여 결합기를 구성한다. 접지용 단자(G1)는 각각 선로부(25)와 선로부(28)로 이루어지는 평형 전송선로에 접속해 있다. 한편, 실드용 단자(G2)는 실드용 전극(30∼32)의 인출부(30a∼32a)에 접속해 있다. 이들 두개의 단자(G1)와 단자(G2)는 전기적으로 독립해 있다.

Description

적층형 밸런 트랜스포머{Laminated balun transformer}

본 발명은 적층형 밸런 트랜스포머에 관한 것으로, 특히, 무선 통신 기기용 IC의 평형-불평형 신호 변환기나 위상 변환기 등으로 사용되는 적층형 밸런 트랜스포머에 관한 것이다.

밸런 트랜스포머라 함은 예를 들면, 평형 전송선로(밸런스 전송선로)의 평형 신호 및 불평형 전송선로(언밸런스 전송선로)의 불평형 신호를 상호 변환하기 위한 것이고, 밸런(balun)이라 함은 밸런스-언밸런스의 약칭이다.

평형 전송선로는 쌍을 이루는 2개의 신호선을 가지며 신호(평형 신호)가 2개의 신호선 사이의 전위차로서 전파되는 것을 말한다. 평형 전송선로는 외래 노이즈가 2개의 신호선에 동등하게 영향을 미치고, 이 노이즈가 상쇄되기 때문에, 외래 노이즈의 영향을 받기 어렵다는 이점을 갖는다. 또한, 아날로그 IC의 내부회로는 차동 증폭기로 구성되기 때문에, 아날로그 IC의 신호용 입출력단자는, 신호를 두개의 단자 사이의 전위차로서 입력 또는 출력하는 밸런스형인 것이 많다.

이에 비하여, 불평형 전송선로는 신호(불평형 신호)가 접지 전위(제로(Zero) 전위)에 대한 1개의 신호선의 전위로서 전파되는 것을 말한다. 예를 들면, 동축 선로나 기판상의 마이크로스트립 라인이 이것에 해당한다.

종래에는 고주파 회로에 있어서의 전송선로의 평형-불평형 변환기로서, 도 7에 나타낸 적층형 밸런 트랜스포머(1)가 제안되어 있다.

이 밸런 트랜스포머(1)는 인출 전극(3)을 표면에 형성한 유전체 시트(2b)와, 1/4 파장 스트립 라인(4, 5, 8, 9)을 각각 형성한 유전체 시트(2c, 2d, 2f, 2g)와, 실드용 전극(12, 13, 14)을 각각 표면에 형성한 유전체 시트(2a, 2e, 2h) 등으로 구성되어 있다.

스트립 라인(4)과 스트립 라인(9)은 외면에 형성된 중계단자(N)를 개재하여 전기적으로 병렬로 접속되어, 하나의 불평형 전송선로를 구성하고 있다. 한편, 스트립 라인(5)와 스트립 라인(8)은 각각 평형 전송선로를 구성하고 있다.

그리고 스트립 라인(5)는 시트(2c)를 사이에 두고 스트립 라인(4)과 대향하도록 형성되어 있다. 따라서, 스트립 라인(4)와 스트립 라인(5)는 전자(電磁) 결합하여 결합기를 구성한다. 또한, 스트립 라인(9)은 시트(2f)를 사이에 두고 스트립 라인(8)과 대향하도록 형성되어 있다. 따라서, 스트립 라인(8)와 스트립 라인(9)는 전자 결합하여 결합기를 구성한다. 한편, 스트립 라인(5)와 스트립 라인(8)은 시트(2d, 2e)에 형성된 비아홀(18)을 통하여 직렬로 접속되어 있다.

그런데, 휴대전화 등의 이동체 통신기나 무선 LAN에 사용되는 밸런 트랜스포머(1)에 대해서는, 평형 전송선로에만 바이어스를 인가하여, 평형 신호를 증폭시킬 것이 요구되고 있다.

그런데, 상술한 밸런 트랜스포머(1)는 평형 전송선로를 구성하고 있는 스트립 라인(5)과 스트립 라인(8)의 각각의 일단이, 실드용 전극(13)을 개재하여 실드용 단자(G)에 전기적으로 접속되어 있기 때문에, 평형 전송선로에만 바이어스 전압을 인가할 수가 없었다. 즉 이러한 구성의 밸런 트랜스포머(1)는 평형 신호를 증폭시킬 수 없다고 하는 문제가 있었다.

본 발명은 상술한 실정을 감안하여 이루어진 것으로, 그 목적은, 평형 전송선로에만 바이어스 전압을 인가할 수도 있고, 평형 신호를 증폭시킬 수 있는 적층형 밸런 트랜스포머를 제공하는 것에 있다.

도 1은 본 발명에 따른 적층형 밸런 트랜스포머의 제1 실시형태를 나타낸 분해사시도이다.

도 2는 도 1에 나타낸 밸런 트랜스포머의 외관을 나타낸 사시도이다.

도 3은 도 2에 나타낸 밸런 트랜스포머의 전기 등가 회로도이다.

도 4는 도 2에 나타낸 밸런 트랜스포머의 작용효과를 설명하기 위한 전기회로도이다.

도 5는 본 발명에 따른 적층형 밸런 트랜스포머의 제2 실시형태를 나타낸 분해사시도이다.

도 6은 도 5에 나타낸 밸런 트랜스포머의 전기 등가 회로도이다.

도 7은 종래의 적층형 밸런 트랜스포머를 나타낸 분해사시도이다.

본 발명은

(a)한 쌍의 평형 전송선로와, 상기 한 쌍의 평형 전송선로에 전자 결합하는 하나의 불평형 전송선로와, 상기 평형 전송선로 및 상기 불평형 전송선로의 적어도 어느 한쪽의 전송선로에 대향하고 있는 실드용 전극과, 복수의 유전체층을 적층하여 구성한 적층체와,

(b)상기 적층체의 표면에 형성되며, 상기 평형 전송선로에 전기적으로 접속된 접지용 단자와,

(c)상기 적층체의 표면에 형성되며, 상기 실드용 전극에 전기적으로 접속된 실드용 단자를 구비하고,

(d)상기 접지용 단자와 실드용 단자가 전기적으로 독립해 있는 것을 특징으로 하는 적층형 밸런 트랜스포머에 관련된 것이다.

이상의 구성에 의해, 실드용 단자로부터 전기적으로 독립한 접지용 단자를 형성하고 있기 때문에, 예를 들면, 바이어스 전압을 접지용 단자에만 인가할 수 있다.

또한, 본 발명은

(e)한 쌍의 평형 전송선로와,

(f)상기 한 쌍의 평형 전송선로에 전자 결합하는 하나의 불평형 전송선로와,

(g)상기 불평형 전송선로의 일단에 전기적으로 접속된 불평형 신호단자와,

(h)상기 한 쌍의 평형 전송선로의 일단에 전기적으로 각각 접속된 두개의 평형 신호단자와,

(i)상기 한 쌍의 평형 전송선로 각각의 타단에 전기적으로 접속된 하나의 공통 바이어스 단자와,

(j)상기 공통 바이어스 단자와 접지 사이에 전기적으로 접속된 바이어스용 커패시터를 구비한 적층형 밸런 트랜스포머를 제공하는 것이다.

더욱 구체적으로는,

(k)한 쌍의 평형 전송선로와, 상기 한 쌍의 평형 전송선로에 전자 결합하는 하나의 불평형 전송선로와, 상기 평형 전송선로 및 상기 불평형 전송선로의 적어도 어느 한쪽의 전송선로에 대향하고 있는 실드용 전극과, 한 쌍의 바이어스용 커패시터 패턴과, 복수의 유전체층을 적층하여 구성한 적층체와,

(l)상기 적층체의 표면에 형성되며, 상기 평형 전송선로 및 상기 한 쌍의 바이어스용 커패시터 패턴의 한쪽의 커패시터 패턴에 전기적으로 접속된 공통 바이어스 단자와,

(m)상기 적층체의 표면에 형성되며, 상기 실드용 전극 및 다른쪽의 커패시터 패턴에 전기적으로 접속된 실드용 단자를 구비하고,

(n)상기 공통 바이어스 단자와 실드용 단자가 전기적으로 독립해 있는 것을 특징으로 하는 적층형 밸런 트랜스포머를 제공하는 것이다.

이상의 구성에 의해, 공통 바이어스 단자에 바이어스 전압을 인가하면, 바이어스용 커패시터를 통하여 평형 전송선로에만 바이어스 전압이 인가되어, 평형 신호를 안정되게 증폭시킬 수 있다.

이하, 본 발명의 적층형 밸런 트랜스포머를 실시형태에 근거해서 설명하겠다.

각 실시형태에 있어서, 도면 중의 동일 부품 및 동일 부분에는 동일한 부호를 붙였다.

[제1 실시형태, 도 1∼ 도 4]

도 1에 나타낸 바와 같이, 적층형 밸런 트랜스포머(21)는 인출 전극(23, 26, 29)을 각각 표면에 형성한 유전체 시트(22b, 22e, 22i)와, 1/4 파장에 해당하는 전기길이를 갖고 있는 선로부(24, 25, 27, 28)를 각각 표면에 형성한 유전체 시트(22c, 22d, 22g, 22h)와, 실드용 전극(30, 31, 32)을 각각 표면에 형성한 유전체 시트(22a, 22f, 22j) 등으로 구성되어 있다.

유전체 시트(22a∼22j)의 재료로서는, 에폭시 등의 수지 또는 세라믹 유전체등이 사용된다. 제1 실시형태에서는, 유전체 시트(22a∼22j)의 재료로서, 유전체 세라믹 분말을 결합제 등과 함께 혼합반죽한 후, 시트형상으로 한 세라믹 그린 시트를 사용하였다. 각 유전체 시트(22a∼22j)의 시트 두께는 소정 칫수로 설정되어 있다.

인출 전극(23)은 한쪽 단부(23a)가 시트(22b)의 앞쪽의 변의 중앙에 노출되고, 다른쪽 단부(23b)가 시트(22b)의 중앙부에 위치해 있다. 선로부(24)는 소용돌이 모양의 형상을 하고 있고, 한쪽 단부(24a)가 시트(22c)의 안쪽의 변의 중앙에 노출되고, 다른쪽 단부(24b)가 시트(22c)의 중앙부에 위치해 있다. 선로부(24)의 단부(24b)는 시트(22b)에 형성한 비아홀(35)을 통하여, 인출 전극(23)의 단부(23b)에 전기적으로 접속된다.

선로부(25)는 소용돌이 모양의 형상을 하고 있으며, 한쪽 단부(25a)가 시트(22d)의 안쪽의 변의 좌측에 노출되고, 다른쪽 단부(25b)가 시트(22d)의 중앙부에 위치해 있다. 인출 전극(26)은 한쪽 단부(26a)가 시트(22e)의 앞쪽의 변의 좌측에 노출되고, 다른쪽 단부(26b)가 시트(22e)의 중앙부에 위치해 있다. 인출 전극(26)의 단부 (26b)는 시트(22d)에 형성한 비아홀(35)을 통하여, 선로부(25)의 단부(25b)에 전기적으로 접속된다.

선로부(27)는 소용돌이 모양의 형상을 하고 있으며, 한쪽 단부(27a)가 시트(22g)의 안쪽의 변의 중앙에 위치하고, 다른쪽 단부(27b)가 시트(22g)의 중앙부에 위치해 있다.

선로부(28)는 소용돌이 모양의 형상을 하고 있으며, 한쪽 단부(28a)가 시트(22h)의 안쪽의 변의 오른쪽에 노출되고, 다른쪽 단부(28b)가 시트(22h)의 중앙부에 위치해 있다. 인출 전극(29)은 한쪽 단부(29a)가 시트(22i)의 앞쪽의 변의 좌측에 노출되고, 다른쪽 단부(29b)가 시트(22i)의 중앙부에 위치해 있다. 인출 전극(29)의 단부(29b)는 시트(22h)에 형성한 비아홀(35)을 통하여, 선로부(28)의 단부(28b)에 전기적으로 접속된다.

실드용 전극(30∼32)은 각각 시트(22a, 22f, 22j)의 거의 전면(全面)에 형성되며, 그 인출부(30a∼32a)는 시트(22a, 22f, 22j)의 앞쪽의 변의 오른쪽에 노출되어 있다. 이들 실드용 전극(30∼32)은 밸런 트랜스포머(21)의 특성을 고려하여, 선로부(24, 25, 27, 28)로부터 소정의 거리만큼 떨어진 위치에 배치되는 것이 바람직하다. 인출 전극(23, 26, 29), 선로부(24, 25, 27, 28) 및 실드용 전극(30∼32)은 스퍼터링법, 증착법, 인쇄법 등의 방법에 의해 형성되며, Ag-Pd, Ag, Pd, Cu 등의 재료로 이루어진다.

각 시트(22a∼22j)는 포개여 쌓여져서 일체적으로 소성됨으로써, 도 2에 나타낸 바와 같이 적층체(40)가 된다. 적층체(40)의 앞쪽의 측면에는, 접지용 단자(G1), 불평형 신호단자(41) 및 실드용 단자(G2)가 형성되어 있다. 적층체(40)의 안쪽의 측면에는, 평형 신호단자(42a, 42b) 및 중계단자(43)가 형성되어 있다. 단자(41∼43, G1, G2)는 스퍼터링법, 증착법, 도포법 등의 방법에 의해 형성되며, Ag-Pd, Ag, Pd, Cu, Cu 합금 등의 재료로 이루어진다.

불평형 신호단자(41)는 인출 전극(23)의 단부(23a)에 전기적으로 접속되고, 평형 신호단자(42a)는 선로부(25)의 단부(25a)에 전기적으로 접속되고, 평형 신호단자(42b)는 선로부(28)의 단부(28a)에 전기적으로 접속되고, 중계단자(43)는 선로부(24, 27)의 단부(24a, 27a)에 전기적으로 접속되어 있다. 접지용 단자(G1)는 인출 전극(26, 29)의 단부(26a, 29a)에 전기적으로 접속되고, 실드용 단자(G2)는 실드용 전극(30∼32)의 인출부(30a∼32a)에 전기적으로 접속되어 있다. 도 3은 적층형 밸런 트랜스포머(21)의 전기 등가 회로도이다.

이상의 구성으로 이루어지는 밸런 트랜스포머(21)에 있어서, 선로부(24, 25)는 실드용 전극(30, 31) 사이에 배치되어, 스트립 라인 구조를 갖고 있다. 선로부 (27, 28)도 실드용 전극(31, 32) 사이에 배치되어, 스트립 라인 구조를 갖고 있다. 그리고, 선로부(24)와 선로부(27)는 중계단자(43)를 개재하여 직렬로 접속되어, 임피던스 소자인 불평형 전송선로(38)를 구성하고 있다. 선로부(25)와 선로부(28)는 각각 임피던스 소자인 평형 전송선로(39, 39)를 구성하고 있다.

그리고, 선로부(24)와 선로부(25) 및 선로부(27)와 선로부(28)는 각각 시트(22c, 22g)를 사이에 두고 대향하도록 형성되어 있다. 따라서, 선로부(24)의 소용돌이 모양 패턴과 선로부(25)의 소용돌이 모양 패턴은 평면에서 보아 거의 포개져 있으며, 대향하고 있는 부분에서 전자 결합(라인 결합)해서 결합기를 구성한다. 마찬가지로, 선로부(27)의 소용돌이 모양 패턴과 선로부(28)의 소용돌이 모양 패턴은 평면에서 보아 거의 포개져 있으며, 대향하고 있는 부분에서 전자 결합(라인 결합)해서 결합기를 구성한다. 한편, 불평형 전송선로(38)의 일단 (구체적으로는 선로부(27)의 단부(27a))은 개방단으로 되어 있지만, 접지단으로 해도 좋다.

밸런 트랜스포머(21)의 전기 특성을 조정하는 경우, 유전체 시트(22c, 22g)의 두께나 선로부(24, 25, 27, 28)의 라인 폭을 변화시킴으로써, 선로부(24)와 (25) 사이의 전자 결합, 또는 선로부(27)와 선로부(28) 사이의 전자 결합을 조정한다.

또한, 평형 전송선로(39, 39)에 전기적으로 접속된 접지용 단자(G1)는 실드용 단자(G2)로부터 전기적으로 독립해 있으므로, 접지 단자로서 사용할 뿐만 아니라, 바이어스 단자 등으로서도 사용할 수 있다. 예를 들면, 휴대 전화 등의 이동 통신기에 밸런 트랜스포머(21)를 구비하고, 종래에는 접지에 접속하고 있던 접지용 단자(G1)에 바이어스 전압을 인가하여, 평형 전송선로(39, 39)를 전파하는 평형 신호를 증폭시킬 수 있다.

도 4는 이동 통신기에 구비된 밸런 트랜스포머(21)의 주요부의 전기 회로도이다. 밸런 트랜스포머(21)는 필터 회로(Fil)와 저노이즈 증폭기(Amp) 사이에 접속되어 있다. 필터 회로(Fil)로부터 입력된 불평형 신호(S1)는 밸런 트랜스포머(21)에 의해 평형 신호(S2)로 변환되고, 이 평형 신호(S2)는 평형 신호단자(42a, 42b)로부터 저노이즈 증폭기(Amp)에 출력된다.

여기서, 밸런 트랜스포머(21)의 접지용 단자(G1)에는 바이어스 전압이 인가 된다. 이에 따라, 바이어스 전압은 평형 전송선로(39, 39)를 통하여 저노이즈 증폭기(Amp)의 전원 전압으로서 저노이즈 증폭기(Amp)에 인가된다. 이 결과, 전기 회로가 간소해지고, 이동 통신기의 소형화가 가능해진다.

또한, 밸런 트랜스포머(21)는 상면에 실드용 전극(30)이 형성되어 있으므로 실드 효과를 갖는다. 한편, 실드용 전극(30)이 상면에 노출되어 있지만, 이 실드용 전극(30)을 다른 유전체 시트에서 일체적으로 덮도록 해도 좋은 것은 물론이다.

또한, 이 밸런 트랜스포머(21)를 평형-불평형 신호 변환기로서 사용한 경우를, 도 3을 참조해서 설명하겠다. 불평형 신호단자(41)에 불평형 신호(S1)가 입력되면, 불평형 신호(S1)는 불평형 전송선로(38)(인출 전극(23)-선로부(24)-중계단자(43)-선로부(27))를 전파한다. 그리고, 선로부(24)에 있어서는 선로부(25)와 전자 결합하고, 선로부(27)에 있어서는 선로부(28)와 전자 결합함으로써, 불평형 신호(S1)는 평형 신호(S2)로 변환되고, 이 평형 신호(S2)는 평형 신호단자(42a, 42b)로부터 출력된다. 반대로, 평형 신호단자(42a, 42b)에 평형 신호(S2)가 입력되면, 평형 신호(S2)는 평형 전송선로(39, 39)를 전파하고, 불평형 전송선로(38)에 의해 불평형 신호(S1)로 변환된 후, 불평형 신호단자(41)로부터 출력된다.

[제2 실시형태, 도 5 및 도 6]

제2 실시형태의 밸런 트랜스포머는 상기 제1 실시형태의 밸런 트랜스포머(21)에 있어서, 유전체 시트(22a)와 (22b) 사이에, 바이어스용 커패시터 패턴(33)을 표면에 형성한 유전체 시트(22k)를 삽입한 것이다. 즉 도 5에 나타낸 바와 같이, 유전체 시트(22k)는 유전체 시트(22a)와 (22b) 사이에 배치되고, 그 표면에는 바이어스용 커패시터 패턴(33)이 형성되어 있다. 바이어스용 커패시터 패턴(33)의 인출부(33a)는 시트(22k)의 앞쪽의 변의 좌측에 노출되어 있다. 그리고, 이 바이어스용 커패시터 패턴(33)과 실드용 전극(30)에 의해, 예를 들면 30pF 정도의 바이어스용 커패시터(C)가 형성된다. 요컨데, 실드용 전극(30)은 바이어스용 커패시터 패턴으로서도 기능하고 있다. 상기 한쌍의 바이어스용 커패시터 패턴(30, 33)의 형상은 임의이지만, 바이어스용 커패시터 패턴(30)은 실드 효과가 요구되기 때문에, 넓은 면적으로 설정하는 것이 바람직하다.

각 시트(22a∼22k)는 포개여 쌓여져서 일체적으로 소성됨으로써, 도 2에 나타낸 바와 같은 적층체가 된다. 적층체의 앞쪽 측면에는, 공통 바이어스단자(G1), 불평형 신호단자(41) 및 실드용 단자(G2)가 형성된다. 적층체의 안쪽 측면에는, 평형 신호단자(42a, 42b) 및 중계단자(43)가 형성된다.

도 6은 적층형 밸런 트랜스포머(51)의 전기 등가 회로도이다. 공통 바이어스 단자(G1)는 바이어스용 커패시터(C)를 개재하여 평형 전송선로(39, 39) 각각의 일단에 전기적으로 접속되어 있다. 이상의 구성에 의해, 바이어스용 커패시터(C)를 내장한 적층형 밸런 트랜스포머(51)를 얻을 수 있다.

상술한 제1 실시형태의 밸런 트랜스포머(21)는 접지용 단자(G1)를 바이어스단자로서 사용했을 때, 경우에 따라서는 특성이 열화할 가능성이 있지만, 본 실시형태의 밸런 트랜스포머는 공통 바이어스 단자(G1)와 실드용 단자(접지)(G2) 사이에 바이어스용 커패시터(C)를 갖고 있으므로, 이 특성 열화를 방지할 수 있다.

[다른 실시형태]

본 발명의 적층형 밸런 트랜스포머는 상술한 실시형태에 한정하는 것이 아니고, 그 요지의 범위내에서 여러가지로 변경할 수 있다.

예를 들면, 선로부(24, 25, 27, 28)의 형상은 임의이며, 소용돌이 모양 외에, 사행(蛇行)형상, 직선형상이어도 좋다. 또한, 선로부는 반드시 1/4 파장의 길이로 설정할 필요는 없고, 라인 폭도 모든 선로부가 동등한 칫수로 설정될 필요도 없다.

또한, 선로부는 두개의 실드용 전극 사이에 배치된 스트립 라인 구조에 한하는 것이 아니고, 유전체 기판(이면에 실드용 전극을 형성하고 있음)의 표면에, 선로부가 배치된, 소위 마이크로스트립 라인 구조이어도 좋다.

또한, 상기 실시형태의 적층형 밸런 트랜스포머는 선로부(24, 25)로 이루어지는 결합기와 선로부(27, 28)로 이루어지는 결합기를, 유전체 시트(22a∼22k)를 포개어 쌓아서 이루어지는 적층체의 상하에 배치하고 있다. 그러나, 이들 결합기를 유전체 시트의 좌우에 배치해도 되는 것은 물론이다.

또한, 선로부가 전자 결합해서 구성하는 결합기는 두개로 한정될 필요는 없으며, 세개 이상이어도 좋다. 예를 들면, 한 쌍의 평형 전송선로와, 이 한 쌍의 평형 전송선로에 전자 결합하는 두개의 불평형 전송선로로 이루어지는, 이른바 듀얼 밸런 트랜스포머이어도 좋다. 또는, 하나의 불평형 전송선로와, 이 불평형 전송선로에 전자 결합하는 2쌍의 평형 전송선로로 이루어지는 밸런 트랜스포머이어도 좋다.

또한, 평형 전송선로와 불평형 전송선로의 전자 결합은 라인 결합에 한하는 것이 아니고, 코일 결합이어도 좋다. 또한, 상기 실시형태는, 평형 전송선로(39, 39)에만 바이어스 전압이 인가되어 있는 예에 관하여 설명했지만, 불평형 전송선로 (38)의 일단(선로부(27)의 단부(27a))을 접지단으로 한 경우에는, 불평형 전송선로 (38)에 전기적으로 접속하는 접지용 단자를 새롭게 형성하고, 상기 접지용 단자에 바이어스 전압을 인가해도 좋다.

또한, 상기 실시형태는 개별 생산품의 경우를 예로 들어 설명했지만, 대량 생산시의 경우에는 복수개분의 밸런 트랜스포머를 구비한 마더 기판을 제작하고, 소망의 사이즈로 잘라내어 제품으로 할 수 있다. 게다가, 상기 실시형태는 도체가 형성된 유전체 시트를 포개어 쌓은 후, 일체적으로 소성하는 것이지만, 반드시 이것에 한정되지 않는다. 시트는 미리 소성된 것을 이용해도 좋다. 또한, 이하에 설명하는 제법에 의해 밸런 트랜스포머를 제작해도 좋다. 인쇄 등의 수단에 의해 페이스트 형상의 유전체 재료를 도포해서 유전체층을 형성한 후, 그 유전체층의 표면에 페이스트 형상의 도전체 재료를 도포해서 임의의 도체를 형성한다. 다음으로, 페이스트형상의 유전체 재료를 상기 도체 위에서부터 도포한다. 이렇게 하여 차례로 포개어 도포함으로써 적층 구조를 갖는 밸런 트랜스포머가 얻어진다.

이상과 같이, 본 발명에 따르면, 실드용 단자로부터 전기적으로 독립된 접지용 단자를 형성하고 있기 때문에, 예를 들면, 이 접지용 단자를 바이어스 단자로서 사용할 수도 있다. 요컨데, 평형 전송선로에 접속된 접지용 단자에만 바이어스 전압을 인가하면, 평형 전송선로를 전파하는 평형 신호를 증폭시킬 수 있다. 또한, 바이어스용 커패시터를 내장함으로써, 이 바이어스용 커패시터를 통하여 바이어스전압을 인가할 수 있으므로, 평형 신호의 증폭을 안정되게 행할 수 있다.

이상과 같이, 본 발명의 적층형 밸런 트랜스포머는 무선 통신 기기용 IC의 평형-불평형 신호 변환기나 위상 변환기 등으로 유용하다.

Claims

한 쌍의 평형 전송선로와, 상기 한 쌍의 평형 전송선로에 전자 결합하는 하나의 불평형 전송선로와, 상기 평형 전송선로 및 상기 불평형 전송선로의 적어도 어느 한쪽의 전송선로에 대향하고 있는 실드(shield)용 전극과, 복수의 유전체층을 적층하여 구성한 적층체와,

상기 적층체의 표면에 형성되며, 상기 평형 전송선로에 전기적으로 접속된 접지용 단자와,

상기 적층체의 표면에 형성되며, 상기 실드용 전극에 전기적으로 접속된 실드용 단자를 구비하고,

상기 접지용 단자와 실드용 단자가 전기적으로 독립해 있는 것을 특징으로 하는 적층형 밸런 트랜스포머.
한 쌍의 평형 전송선로와,

상기 한 쌍의 평형 전송선로에 전자(電磁) 결합하는 하나의 불평형 전송선로와,

상기 불평형 전송선로의 일단에 전기적으로 접속된 불평형 신호단자와,

상기 한 쌍의 평형 전송선로의 일단에 전기적으로 각각 접속된 두개의 평형 신호단자와,

상기 한 쌍의 평형 전송선로 각각의 타단에 전기적으로 접속된 하나의 공통 바이어스 단자와,

상기 공통 바이어스 단자와 접지 사이에 전기적으로 접속된 바이어스용 커패시터를 구비한 적층형 밸런 트랜스포머.
한 쌍의 평형 전송선로와, 상기 한 쌍의 평형 전송선로에 전자 결합하는 하나의 불평형 전송선로와, 상기 평형 전송선로 및 상기 불평형 전송선로의 적어도 어느 한쪽의 전송선로에 대향하고 있는 실드용 전극과, 한 쌍의 바이어스용 커패시터 패턴과, 복수의 유전체층을 적층하여 구성한 적층체와;

상기 적층체의 표면에 형성되며, 상기 평형 전송선로 및 상기 한 쌍의 바이어스용 커패시터 패턴의 한쪽의 커패시터 패턴에 전기적으로 접속된 공통 바이어스 단자와;

상기 적층체의 표면에 형성되며, 상기 실드용 전극 및 다른쪽의 커패시터 패턴에 전기적으로 접속된 실드용 단자를 구비하고,

상기 공통 바이어스 단자와 상기 실드용 단자가 전기적으로 독립해 있는 것을 특징으로 하는 적층형 밸런 트랜스포머.