JP2020038957A - 伝送線路トランス及び増幅回路 - Google Patents

伝送線路トランス及び増幅回路 Download PDF

Info

Publication number
JP2020038957A
JP2020038957A JP2019112969A JP2019112969A JP2020038957A JP 2020038957 A JP2020038957 A JP 2020038957A JP 2019112969 A JP2019112969 A JP 2019112969A JP 2019112969 A JP2019112969 A JP 2019112969A JP 2020038957 A JP2020038957 A JP 2020038957A
Authority
JP
Japan
Prior art keywords
transmission line
transformer
conductor pattern
amplification
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019112969A
Other languages
English (en)
Inventor
昌俊 長谷
Masatoshi Hase
昌俊 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020190103647A priority Critical patent/KR102393618B1/ko
Priority to US16/550,493 priority patent/US11522503B2/en
Priority to CN201910829849.2A priority patent/CN110875124B/zh
Priority to CN202310847547.4A priority patent/CN116705473A/zh
Publication of JP2020038957A publication Critical patent/JP2020038957A/ja
Priority to US17/091,146 priority patent/US11271530B2/en
Priority to KR1020210041887A priority patent/KR102301854B1/ko
Priority to US18/051,980 priority patent/US12009790B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

【課題】従来の伝送線路トランスに比べて大きなインピーダンス変換比を実現することが可能な伝送線路トランスを提供する。【解決手段】基板の厚さ方向に関して異なる位置に、直列接続された第１伝送線路及び第２伝送線路が配置されている。基板の厚さ方向に関して第１伝送線路と第２伝送線路との間に、一方の端部が第１伝送線路の一方の端部に接続され、他方の端部が交流的に接地される第３伝送線路が配置されている。第１伝送線路及び第２伝送線路が第３伝送線路に電磁気的に結合している。【選択図】図１

Description

本発明は、伝送線路トランス及び増幅回路に関する。
増幅器の出力端子と負荷との間に挿入されるインピーダンス整合回路として、伝送線路トランスを用いる技術が知られている（特許文献１）。特許文献１に開示された伝送線路トランスは、ブロードサイド結合した２本の伝送線路で構成される。特許文献１に開示された装置では、複数の伝送線路トランスを縦続接続することにより所望のインピーダンス変換比を実現している。なお、下記の非特許文献１に、基本的な伝送線路トランスについて説明されている。
米国特許第８３８４４８４号明細書
"Chapter Six Transmission Line Transformers", Radio Frequency Circuit Design, Second Edition, by W. Alan Davis Copyright (C) 2011 John Wiley & Sons, Inc.
特許文献１に開示された伝送線路トランスではインピーダンス変換比を大きくすることが困難であるため、複数の伝送線路トランスを従属接続することにより所望のインピーダンス変換比を実現している。このため、インピーダンス整合回路を小型化することが困難である。
本発明の目的は、従来の伝送線路トランスに比べて大きなインピーダンス変換比を実現することが可能な伝送線路トランスを提供することである。本発明の他の目的は、この伝送線路トランスを用いた増幅回路を提供することである。
本発明の一観点によると、
基板の厚さ方向に関して異なる位置に配置され、直列接続された第１伝送線路及び第２伝送線路と、
前記基板の厚さ方向に関して前記第１伝送線路と前記第２伝送線路との間に配置され、一方の端部である第１端部が前記第１伝送線路の一方の端部に接続され、他方の端部である第２端部が交流的に接地される第３伝送線路と
を有し、
前記第１伝送線路及び前記第２伝送線路が前記第３伝送線路に電磁気的に結合している伝送線路トランスが提供される。
本発明の他の観点によると、
高周波信号を増幅する増幅素子と、
前記増幅素子の入力端子または出力端子に接続された伝送線路トランスと
を有し、
前記伝送線路トランスは、
基板の厚さ方向に関して異なる位置に配置され、直列接続された第１伝送線路及び第２伝送線路と、
前記基板の厚さ方向に関して前記第１伝送線路と前記第２伝送線路との間に配置され、一方の端部である第１端部が前記第１伝送線路の、前記増幅素子に接続されている方の端部に接続され、他方の端部である第２端部が交流的に接地される第３伝送線路と
を有し、
前記第１伝送線路及び前記第２伝送線路が前記第３伝送線路に電磁気的に結合している増幅回路が提供される。
１つの伝送線路トランスで、従来よりも大きなインピーダンス変換比を得ることができる。このため、伝送線路トランスで構成されるインピーダンス整合回路の小型化を図ることが可能になる。
図１Ａは、第１実施例による伝送線路トランスの動作原理を説明するための模式図であり、図１Ｂは、第１実施例による伝送線路トランスの概略斜視図であり、図１Ｃは、図１Ｂの一点鎖線１Ｃで示した断面における断面図である。 図２Ａはコイルパターンの一例を示す図であり、図２Ｂは、コイルパターンに沿って原点Ｏから終点Ｅまで移動するときの経路長Ｌとユークリッド距離Ｄとの関係を示すグラフである。 図３Ａは、第２実施例による伝送線路トランスの動作原理を説明するための模式図であり、図３Ｂは、第２実施例による伝送線路トランスの概略斜視図である。 図４は、第２実施例の変形例による伝送線路トランスの概略斜視図である。 図５Ａは、第３実施例による伝送線路トランスの動作原理を説明するための模式図であり、図５Ｂは、第３実施例による伝送線路トランスの概略斜視図である。 図６は、第３実施例の変形例による伝送線路トランスの概略斜視図である。 図７は、第４実施例による増幅回路の等価回路図である。 図８は、第５実施例による増幅回路の等価回路図である。 図９は、第６実施例による増幅回路の等価回路図である。 図１０は、第７実施例による増幅回路のブロック図である。 図１１Ａ及び図１１Ｂは、シミュレーション対象となる第８実施例によるインピーダンス変換回路のブロック図である。 図１２Ａ及び図１２Ｂは、それぞれ周波数を変化させたときのインピーダンスＺ１及びＺ２（図１１）の軌跡をスミスチャート上にプロットしたグラフである。 図１３Ａ及び図１３Ｂは、伝送線路トランスの挿入損失のシミュレーション結果を示すグラフである。 図１４Ａ及び図１４Ｂは、シミュレーション対象となる第９実施例によるインピーダンス変換回路のブロック図である。 図１５Ａ及び図１５Ｂは、それぞれ周波数を変化させたときのインピーダンスＺ１及びＺ２（図１４）の軌跡をスミスチャート上にプロットしたグラフである。 図１６Ａ及び図１６Ｂは、伝送線路トランスの挿入損失のシミュレーション結果を示すグラフである。 図１７は、第１０実施例による増幅回路の等価回路図である。 図１８は、第１０実施例による増幅回路の１層目の導体パターンを示す平面図である。 図１９は、第１０実施例による増幅回路に用いられる基板の複数の導体層の分解斜視図である。 図２０は、第１１実施例による増幅回路の等価回路図である。
［第１実施例］
図１Ａ、図１Ｂ、及び図１Ｃを参照して、第１実施例による伝送線路トランスについて説明する。
図１Ａは、第１実施例による伝送線路トランス２０の動作原理を説明するための模式図である。第１実施例による伝送線路トランス２０は、基板の表面または内層に設けられた第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３を含む。図１Ａの縦方向が基板の厚さ方向に相当する。第１伝送線路２１と第２伝送線路２２とは基板の厚さ方向に関して異なる位置に配置されている。第３伝送線路２３は、基板の厚さ方向に関して第１伝送線路２１と第２伝送線路２２との間に配置されている。
第３伝送線路２３の一方の端部を第１端部２３Ａといい、他方の端部を第２端部２３Ｂということとする。第１伝送線路２１の一方の端部を第３端部２１Ａといい、他方の端部を第４端部２１Ｂということとする。第２伝送線路２２の一方の端部を第５端部２２Ａといい、他方の端部を第６端部２２Ｂということとする。第３伝送線路２３の第１端部２３Ａが第１伝送線路２１の第３端部２１Ａに接続されており、第２端部２３Ｂが接地されている。なお、ここで「接地」は、直流的な接地と、交流的な接地との両方を含む。第１伝送線路２１の第３端部２１Ａが、外部回路と接続するための第１端子３１に接続されている。第１伝送線路２１の第４端部２１Ｂが第２伝送線路２２の第５端部２２Ａに接続されている。第２伝送線路２２の第６端部２２Ｂが、外部回路に接続するための第２端子３２に接続されている。すなわち、第１伝送線路２１と第２伝送線路２２とが直列接続され、直列接続された伝送線路の両端が、それぞれ第１端子３１及び第２端子３２に相当する。
第１伝送線路２１及び第２伝送線路２２が、それぞれ第３伝送線路２３に電磁気的に結合している。本実施例では、第１伝送線路２１と第３伝送線路２３とは、ターン数Ｔが等しいコイル同士の結合に相当し、第２伝送線路２２と第３伝送線路２３とも、ターン数Ｔが等しいコイル同士の結合に相当する。例えば、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３のターン数Ｔはすべてｎに等しい。
次に、図２Ａ及び図２Ｂを参照して、本明細書におけるターン数Ｔの定義について説明する。
図２Ａはコイルパターンの一例を示す図である。コイルパターンの外周側の端部を原点ＯとするＸＹ直交座標系を定義する。このコイルパターンは原点Ｏから任意の経路を通過して内周側の終点Ｅに至る。コイルパターン上の任意の点Ｐまでの経路長をＬで表す。点Ｐの座標のユークリッド距離をＤで表す。
図２Ｂは、コイルパターンに沿って原点Ｏから終点Ｅまで移動するときの経路長Ｌとユークリッド距離Ｄとの関係を示すグラフである。図２Ａに示したコイルパターンの場合、ユークリッド距離Ｄは点Ｐ１で１回目の極大値を示し、その後点Ｐ２で極小値を示し、点Ｐ３で２度目の極大値を示し、終点Ｅに至る。この経路長Ｌとユークリッド距離Ｄとの関係を示すグラフに現れる極大値の個数を、コイルパターンのターン数Ｔと定義する。図２Ａに示したコイルパターンのターン数Ｔは２である。
まず、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３に流れる交流電流について説明する。第１端子３１から第２端子３２に向かって流れる電流は、まず第１伝送線路２１の第３端部２１Ａから第４端部２１Ｂに向かって流れ、その後、第２伝送線路２２の第５端部２２Ａから第６端部２２Ｂに向かって流れる。第１伝送線路２１を流れる交流電流の大きさは、第２伝送線路２２を流れる交流電流の大きさと等しい。第１伝送線路２１を流れる交流電流によって第３伝送線路２３にオッドモード（Ｏｄｄ Ｍｏｄｅ）電流が第１端部２３Ａから第２端部２３Ｂに向かって誘起され、第２伝送線路２２を流れる交流電流によって第３伝送線路２３にオッドモード電流が第１端部２３Ａから第２端部２３Ｂに向かって誘起される。第３伝送線路２３に誘起されるオッドモード電流の向きは、第１伝送線路２１及び第２伝送線路２２を流れる交流電流の向きと逆方向である。第１伝送線路２１を流れる電流によるオッドモード電流と、第２伝送線路２２を流れる電流によるオッドモード電流とは、その大きさ及び向きが等しい。
第３伝送線路２３には、第１伝送線路２１からのオッドモード電流と第２伝送線路２２からのオッドモード電流とが重畳されて流れる。このため、第１伝送線路２１と第２伝送線路２２とからなる直列回路を流れる電流の２倍の大きさのオッドモード電流が第３伝送線路２３に誘起される。第１端子３１から伝送線路トランス２０に流入する電流の大きさをｉで表すと、（１／３）ｉの電流が第１伝送線路２１と第２伝送線路２２との直列回路に流れ、（２／３）ｉの電流が第３伝送線路２３に流れる。第２端子３２から出力される電流の大きさは（１／３）ｉになる。
次に、電圧について説明する。第１端子３１の電圧をｖ１、第２端子３２の電圧をｖ２で表す。第１伝送線路２１の第３端部２１Ａの電圧、及び第３伝送線路２３の第１端部２３Ａの電圧は、共に第１端子３１の電圧ｖ１と等しい。第２伝送線路２２の第６端部２２Ｂの電圧は、第２端子３２の電圧ｖ２と等しい。第１伝送線路２１の第４端部２１Ｂの電圧をｖ３で表す。第２伝送線路２２の第５端部２２Ａの電圧は、第１伝送線路２１の第４端部２１Ｂの電圧をｖ３と等しい。第３伝送線路２３の第２端部２３Ｂの電圧は０Ｖである。
第１伝送線路２１の第３端部２１Ａと第４端部２１Ｂとの電位差は、第３伝送線路２３の第２端部２３Ｂと第１端部２３Ａとの電位差に等しいため、ｖ１−ｖ３＝０−ｖ１が成立する。第２伝送線路２２と第３伝送線路２３との間でも同様に、ｖ３−ｖ２＝０−ｖ１が成立する。この連立方程式と解くと、３×ｖ１＝ｖ２が得られる。このように、第２端子３２の電圧ｖ２は、第１端子３１の電圧ｖ１の３倍になる。
第２端子３２にインピーダンスＲ２の負荷を接続したとき、ｖ２＝（１／３）ｉ×Ｒ２が成立する。第１端子３１から負荷側を見たときのインピーダンスをＲ１で表すと、ｖ１＝Ｒ１×ｉが成立する。これらの式を解くと、Ｒ１＝（１／９）Ｒ２が得られる。このように、第１端子３１から負荷側を見たインピーダンスＲ１は、第２端子３２に接続される負荷のインピーダンスＲ２の（１／９）倍になる。逆に、第１端子３１に負荷を接続すると、第２端子３２から負荷側を見たインピーダンスは、第１端子３１に接続した負荷の９倍になる。このように、第１実施例による伝送線路トランス２０は、インピーダンス変換比が９のインピーダンス変換回路として機能する。
図１Ｂは、第１実施例による伝送線路トランス２０の概略斜視図であり、図１Ｃは、図１Ｂの一点鎖線１Ｃで示した断面における断面図である。
基板３０（図１Ｃ）の厚さ方向に関して異なる位置に、第１伝送線路２１及び第２伝送線路２２が配置されている。基板３０には、例えば磁性絶縁体または誘電体を用いることができる。誘電体からなる基板の例として、樹脂基板やセラミック基板が挙げられる。また、半導体基板上に形成された絶縁体層を、基板３０として利用することも可能である。第１伝送線路２１と第２伝送線路２２との間に第３伝送線路２３が配置されている。第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３は、厚さ方向の寸法よりも幅方向の寸法の方が大きい渦巻き状の導体パターンで構成される。さらに、基板３０に引出線路２４及びグランド導体３５（図１Ｂ）が配置されている。
第１伝送線路２１の第３端部２１Ａ、第３伝送線路２３の第１端部２３Ａ、及び第２伝送線路２２の第６端部２２Ｂが、平面視において相互に重なる位置に配置されている。第１伝送線路２１の第４端部２１Ｂ及び第２伝送線路２２の第５端部２２Ａが、平面視において相互に重なる位置に配置されている。第３伝送線路２３と同一の層内の、第１伝送線路２１の第４端部２１Ｂに対応する位置に、導体パターン２９が配置されている。ビア導体２５が、第１伝送線路２１の第３端部２１Ａと第３伝送線路２３の第１端部２３Ａとを接続する。ビア導体２６が、第１伝送線路２１の第４端部２１Ｂと導体パターン２９とを接続し、ビア導体２７が、導体パターン２９と第２伝送線路２２の第５端部２２Ａとを接続する。ビア導体２８が、第２伝送線路２２の第６端部２２Ｂと引出線路２４とを接続する。第１伝送線路２１の第３端部２１Ａが第１端子３１に接続され、引出線路２４が第２端子３２に接続されている。第３伝送線路２３の第２端部２３Ｂがグランド導体３５に接続されている。
平面視において、第１伝送線路２１は、第３端部２１Ａを始点として第１回転方向（図１Ｂにおいて反時計回り）に回転するように延びる。第３伝送線路２３は、第１端部２３Ａを始点として、第１回転方向とは反対の第２回転方向（図１Ｂにおいて時計回り）に回転するように延びる。第２伝送線路２２は、第５端部２２Ａを始点として第１回転方向に回転するように延びる。
平面視において、ほぼ正方形の外周に沿う閉じた仮想的な周回路３６を定義する。第１伝送線路２１の第３端部２１Ａ、第３伝送線路２３の第１端部２３Ａ、及び第２伝送線路２２の第６端部２２Ｂは、平面視において周回路３６上の同一地点に配置されている。第１伝送線路２１の第４端部２１Ｂ、導体パターン２９、及び第２伝送線路２２の第５端部２２Ａは、平面視において周回路３６の内側の同一の位置に配置されている。なお、第３端部２１Ａ、第１端部２３Ａ、及び第６端部２２Ｂが平面視において部分的に重なるように、これらの端部を配置してもよい。同様に、第４端部２１Ｂ、導体パターン２９、及び第５端部２２Ａが平面視において部分的に重なるように、これらの端部を配置してもよい。
第１伝送線路２１は、第３端部２１Ａから周回路３６に沿って第１回転方向にほぼ１周した後、周回路３６の内側に向かって延び、第４端部２１Ｂに至る。第３伝送線路２３は、第１端部２３Ａから周回路３６に沿って第２回転方向にほぼ１周した後、周回路３６の外側に向かって延び、第２端部２３Ｂに至る。第２伝送線路２２は、周回路３６の内側に位置する第５端部２２Ａから周回路３６に向かって延びた後、周回路３６を第１回転方向にほぼ１周して第６端部２２Ｂに至る。このように、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３は、それぞれターン数が約１のコイルパターンを構成する。
第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３の、周回路３６に沿う部分は、平面視において少なくとも部分的に重なっている。このため、第１伝送線路２１は第３伝送線路２３に容量結合し、第２伝送線路２２も第３伝送線路２３に容量結合する。
次に、第１実施例の優れた効果について説明する。
第１伝送線路２１と第３伝送線路２３との２層構造を持つ伝送線路トランスでは、インピーダンス変換比が約４になる。これに対し、第１実施例による伝送線路トランス２０のインピーダンス変換比は約９であり、２層構造の伝送線路トランスより大きなインピーダンス変換比が実現される。これは、第３伝送線路２３が第１伝送線路２１と第２伝送線路２２との両方に電磁気的に結合することにより、第３伝送線路２３に誘起されるオッドモード電流が倍増されるためである。
さらに、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３が平面視においてほぼ重なって配置されているため、インピーダンス変換比を大きくしても伝送線路トランス２０が基板３０内に占める領域は大きくならない。このため、インピーダンス変換比の小さな複数の伝送線路トランスを従属接続して大きなインピーダンス変換比を実現する構成と比べて、伝送線路トランス２０の小型化を図ることが可能になる。
次に、第１実施例の変形例による伝送線路トランスについて説明する。
第１実施例では、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３が沿う周回路３６（図１Ｂ）をほぼ正方形の外周に一致する形状としたが、その他の形状としてもよい。例えば、周回路３６を、円、楕円、長方形、他の多角形等の外周に一致する形状としてもよい。また、第１実施例では、第３端部２１Ａを始点として第１伝送線路２１及び第２伝送線路２２からなる直列回路が反時計回りに回転するように延び、第３伝送線路２３が時計回りに回転するように延びているが、両者の回転方向を逆にしてもよい。
第１実施例では、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３が、周回路３６に沿ってほぼ１周する形状としたが、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３が周回路３６に沿う部分の長さを、１周より短くしてもよい。本明細書におけるターン数Ｔの定義（図２Ａ、図２Ｂ）では、周回路３６に沿う部分の長さが１周より短い場合であっても、ターン数Ｔが１になり得る。十分な電磁気的結合を得るために、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３のターン数Ｔを１以上にすることが好ましい。
第１実施例では、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３を構成する導体パターンの幅をほぼ等しくした。その他の構成として、第３伝送線路２３の導体パターンの幅を、第１伝送線路２１及び第２伝送線路２２の導体パターンの各々の幅以上にしてもよい。この場合、平面視において、導体パターンの幅方向に関して第１伝送線路２１の導体パターン及び第２伝送線路２２の導体パターンが第３伝送線路２３の導体パターンの内側に配置されるようにするとよい。このような配置にすることにより、第１伝送線路２１と第３伝送線路２３との容量結合、及び第２伝送線路２２と第３伝送線路２３との容量結合を大きくすることができる。容量結合を大きくすることにより、第３伝送線路２３にオッドモード電流を誘起させる際の損失を低減させることができる。その結果、挿入損失が改善し、インピーダンス変換比が理論上の変換比に近付くという効果が得られる。
第１実施例では、図１Ｂに示されているように、第２伝送線路２２とは異なる層に引出線路２４を配置し、この引出線路２４を介して第２伝送線路２２と第２端子３２とを接続したが、この引出線路２４を第２伝送線路２２と同一の層に配置してもよい。この構成では、第２伝送線路２２と引出線路２４とが共通の導体パターンで形成されるため、第２伝送線路２２の第６端部２２Ｂを明確に特定することができない。この場合、第２伝送線路２２が周回路３６から外れる箇所を第６端部２２Ｂと定義すればよい。
第１実施例では、図１Ｂに示されているように、第３伝送線路２３の周回路３６に沿う部分から外側に向かって延びた部分の先端を第２端部２３Ｂ（図１Ｂ）と定義する。その他に、周回路３６に沿う部分の端を第２端部２３Ｂと定義し、そこからグランド導体３５に至る部分を、引出線路の一部と考えてもよい。
同様に、第１伝送線路２１の周回路３６に沿う部分の端を第４端部２１Ｂと定義し、そこから周回路３６の内側に向かって延びる部分を、第１伝送線路２１と第２伝送線路２２とを接続する配線と考えてもよい。同様に、第２伝送線路２２の周回路３６に部分の端を第５端部２２Ａと定義し、そこから周回路３６の内側に向かって延びる部分を、第１伝送線路２１と第２伝送線路２２とを接続する配線と考えてもよい。
［第２実施例］
次に、図３Ａ及び図３Ｂを参照して第２実施例による伝送線路トランス２０について説明する。以下、第１実施例による伝送線路トランス２０と共通の構成については説明を省略する。
図３Ａは、第２実施例による伝送線路トランス２０の動作原理を説明するための模式図である。第１実施例では、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３のターン数Ｔがすべて同一であった。第２実施例では、第１伝送線路２１及び第３伝送線路２３のターン数Ｔがｎであり、第２伝送線路２２のターン数Ｔが２ｎである。すなわち、第２伝送線路２２のターン数Ｔが、第１伝送線路２１及び第３伝送線路２３のターン数Ｔの２倍である。
このとき、第２伝送線路２２を流れる交流電流によって第３伝送線路２３に誘起されるオッドモード電流の大きさは、第２伝送線路２２を流れる交流電流の大きさの２倍になる。第１伝送線路２１を流れる交流電流によっても、第１実施例と同様に第３伝送線路２３にオッドモード電流が誘起される。このため、第３伝送線路２３には、第１伝送線路２１及び第２伝送線路２２からなる直列回路を流れる交流電流の大きさの３倍のオッドモード電流が誘起される。従って、第１端子３１から伝送線路トランス２０に流入する電流の大きさをｉで表すと、（１／４）ｉの電流が第１伝送線路２１と第２伝送線路２２との直列回路に流れ、（３／４）ｉの電流が第３伝送線路２３に流れる。第２端子３２から出力される電流の大きさは（１／４）ｉになる。
電圧に関しては、第１伝送線路２１と第３伝送線路２３との間で、第１実施例と同様にｖ１−ｖ３＝０−ｖ１が成立する。第２伝送線路２２と第３伝送線路２３との間では、２（０−ｖ１）＝ｖ３−ｖ２が成立する。この連立方程式を解くと、ｖ２＝４×ｖ１が得られる。すなわち、第２端子３２の電圧ｖ２は第１端子３１の電圧ｖ１の４倍になる。
第２端子３２に負荷を接続したとき、第１端子３１から負荷側を見たインピーダンスは、第２端子３２に接続される負荷のインピーダンスの（１／１６）倍になる。逆に、第１端子３１に負荷を接続すると、第２端子３２から負荷側を見たインピーダンスは、第１端子３１に接続した負荷の１６倍になる。このように、第２実施例による伝送線路トランス２０は、インピーダンス変換比が１６のインピーダンス変換回路として機能する。
図３Ｂは、第２実施例による伝送線路トランス２０の概略斜視図である。第１実施例では、第２伝送線路２２（図１Ｂ）が第５端部２２Ａを始点として周回路３６に沿って反時計回りに約１周する。これに対し第２実施例では、第２伝送線路２２が第５端部２２Ａを始点として周回路３６に沿って反時計回りに約２周する。このため、第２伝送線路２２のターン数Ｔが、第３伝送線路２３のターン数Ｔの約２倍になる。なお、第２伝送線路２２のターン数Ｔを求める際には、外周側の端部である第６端部２２Ｂを原点として、図２Ａ、図２Ｂで説明した方法を適用する。第２伝送線路２２のターン数Ｔを約２にしたことにより、第２伝送線路２２の幅を第１伝送線路２１及び第３伝送線路２３の幅より狭くしている。
次に、第２実施例の優れた効果について説明する。
第２実施例では、第２伝送線路２２のターン数Ｔを、第３伝送線路２３のターン数Ｔの２倍にしたことにより、インピーダンス変換比が１６まで大きくなる。また、第２実施例においても、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３を平面視において重ねて配置しているため、基板内で伝送線路トランス２０が占める領域の増大を抑制することができる。このように、回路の大型化を抑制しつつ、かつインピーダンス変換比の大きなインピーダンス変換回路を実現することができる。
次に、図４を参照して第２実施例の変形例による伝送線路トランス２０について説明する。
図４は、第２実施例の本変形例による伝送線路トランス２０の概略斜視図である。本変形例では、第２伝送線路２２が２つの合同のコイルパターン２２１、２２２で構成されている。コイルパターン２２１、２２２の各々の平面形状は、第２実施例の第２伝送線路２２（図３Ｂ）の平面形状と同一である。一方のコイルパターン２２１は、第２実施例による伝送線路トランス２０の第２伝送線路２２（図３Ｂ）と同じ位置に同じ姿勢で配置されている。
他方のコイルパターン２２２は、厚さ方向に関して、コイルパターン２２１から見て第３伝送線路２３とは反対側に配置されている。また、平面視において、コイルパターン２２２はコイルパターン２２１と重なるように配置されている。
ビア導体２２５が、一方のコイルパターン２２１の第５端部２２１Ａと、他方のコイルパターン２２２の第５端部２２２Ａとを接続する。ビア導体２２６が、一方のコイルパターン２２１の第６端部２２１Ｂと、他方のコイルパターン２２２の第６端部２２２Ｂとを接続する。このように、第２伝送線路２２は、相互に並列に接続された２つのコイルパターン２２１、２２２で構成される。
第２実施例の本変形例では、２つのコイルパターン２２１、２２２を並列に接続することにより、第２伝送線路２２の電気抵抗の増大が抑制される。その結果、伝送線路トランス２０の挿入損失を低減することができる。
次に、第２実施例の他の変形例について説明する。
第２実施例では、第２伝送線路２２のターン数Ｔを第３伝送線路２３のターン数Ｔの約２倍にすることにより、インピーダンス変換比を約１６まで大きくした。インピーダンス変換比を１６以上にするためには、第２伝送線路２２のターン数Ｔを第３伝送線路２３のターン数Ｔの２倍以上にするとよい。また、第２伝送線路２２の代わりに、第１伝送線路２１のターン数Ｔを第３伝送線路２３のターン数Ｔの２倍以上にしてもよい。このように、第１伝送線路２１及び第２伝送線路２２の少なくとも一方のターン数Ｔを第３伝送線路２３のターン数Ｔの２倍以上にするとよい。
［第３実施例］
次に、図５Ａ及び図５Ｂを参照して第３実施例による伝送線路トランス２０について説明する。以下、第２実施例による伝送線路トランス２０（図３Ａ、図３Ｂ）と共通の構成については説明を省略する。
図５Ａは、第３実施例による伝送線路トランス２０の動作原理を説明するための模式図である。第２実施例では、第１伝送線路２１のターン数Ｔと第３伝送線路２３のターン数Ｔとが同一であった。第２実施例では、第１伝送線路２１のターン数Ｔが２ｎであり、第３伝送線路２３のターン数Ｔがｎである。すなわち、第１伝送線路２１のターン数Ｔが第３伝送線路２３のターン数Ｔの２倍である。
このとき、第１伝送線路２１を流れる交流電流によって第３伝送線路２３に誘起されるオッドモード電流の大きさは、第１伝送線路２１を流れる交流電流の大きさの２倍になる。第３伝送線路２３には、第１伝送線路２１及び第２伝送線路２２からなる直列回路を流れる交流電流の大きさの４倍のオッドモード電流が誘起される。従って、第１端子３１から伝送線路トランス２０に流入する電流の大きさをｉで表すと、（１／５）ｉの電流が第１伝送線路２１と第２伝送線路２２との直列回路に流れ、（４／５）ｉの電流が第３伝送線路２３に流れる。第２端子３２から出力される電流の大きさは（１／５）ｉになる。
電圧に関しては、第１伝送線路２１と第３伝送線路２３との間で、２（０−ｖ１）＝ｖ１−ｖ３が成立する。第２伝送線路２２と第３伝送線路２３との間では、第２実施例と同様に、２（０−ｖ１）＝ｖ３−ｖ２が成立する。この連立方程式を解くと、ｖ２＝５×ｖ１が得られる。すなわち、第２端子３２の電圧ｖ２は第１端子３１の電圧ｖ１の５倍になる。
第１端子３１から負荷側を見たインピーダンスは、第２端子３２に接続される負荷のインピーダンスの（１／２５）倍になる。逆に、第１端子３１に負荷を接続すると、第２端子３２から負荷側を見たインピーダンスは、第１端子３１に接続した負荷の２５倍になる。このように、第３実施例による伝送線路トランス２０は、インピーダンス変換比が２５のインピーダンス変換回路として機能する。
図５Ｂは、第３実施例による伝送線路トランス２０の概略斜視図である。第３実施例では、第１伝送線路２１が、平面視において第３端部２１Ａを始点として、周回路３６に沿ってほぼ２周した後、第４端部２１Ｂに至る。第１伝送線路２１のうち２周目の部分は、１周目の部分より内側に配置されている。第１伝送線路２１の幅は、第３伝送線路２３の幅とほぼ同一である。第１伝送線路２１の１周目の部分の中心線は第３伝送線路２３の中心線より外側に位置しており、第１伝送線路２１の２周目の部分の中心線は第３伝送線路２３の中心線より内側に位置している。このような配置とすることによって、第１伝送線路２１の幅を第３伝送線路２３の幅とほぼ同一にし、かつターン数Ｔを約２にしている。
次に、第３実施例の優れた効果について説明する。
第３実施例では、第２伝送線路２２のターン数Ｔのみならず第１伝送線路２１のターン数Ｔも、第３伝送線路２３のターン数Ｔの２倍にしたことにより、インピーダンス変換比が２５まで大きくなる。また、第３実施例においても、第１伝送線路２１、第２伝送線路２２、及び第３伝送線路２３を平面視において重ねて配置しているため、基板内で伝送線路トランス２０が占める領域の増大を抑制することができる。このように、回路の大型化を抑制しつつ、かつインピーダンス変換比のより大きなインピーダンス変換回路を実現することができる。
また、第３実施例では、第１伝送線路２１の幅が、第２伝送線路２２の幅より大きい。このため、第１伝送線路２１の電気抵抗が第２伝送線路２２の電気抵抗より小さい。第２伝送線路２２の第５端部２２Ａにおけるインピーダンスは、第１伝送線路２１と第３伝送線路２３で構成される伝送線路トランスによりインピーダンス変換され、第１伝送線路２１の第３端部２１Ａにおけるインピーダンスより大きくなる。このため、実際には、第１伝送線路２１及び第２伝送線路２２からなる直列回路を流れる電流の大きさ（振幅）は、第１伝送線路２１の第３端部２１Ａから第２伝送線路２２の第６端部２２Ｂに向かって徐々に減少する。すなわち、第１伝送線路２１を流れる電流の大きさ（振幅）は、第２伝送線路２２を流れる電流の大きさ（振幅）より大きい。相対的に大きな電流が流れる第１伝送線路２１の電気抵抗を、相対的に小さな電流が流れる第２伝送線路２２の電気抵抗より低くすることにより、電気抵抗による損失を抑制することができる。
次に、図６を参照して第３実施例の変形例による伝送線路トランス２０について説明する。
図６は、第３実施例の本変形例による伝送線路トランス２０の概略斜視図である。本変形例では、第１伝送線路２１が２つのコイルパターン２１１、２１２で構成される。２つのコイルパターン２１１、２１２は、基板３０（図１Ｃ）の厚さ方向に関して異なる位置に配置されている。平面視において、コイルパターン２１１、２１２の各々は第３実施例の第１伝送線路２１（図５Ｂ）と同一の形状を持ち、同一の姿勢で配置されている。
一方のコイルパターン２１２と第３伝送線路２３との位置関係は、第３実施例（図５Ｂ）の第１伝送線路２１と第３伝送線路２３との位置関係と同一である。他方のコイルパターン２１１は、コイルパターン２１２から見て第３伝送線路２３とは反対側に配置されている。
ビア導体２１５が、一方のコイルパターン２１１の第３端部２１１Ａと、他方のコイルパターン２１２の第３端部２１２Ａとを接続する。ビア導体２１６が、一方のコイルパターン２１１の第４端部２１１Ｂと、他方のコイルパターン２１２の第４端部２１２Ｂとを接続する。このように、第１伝送線路２１は、相互に並列に接続された２つのコイルパターン２１１、２１２で構成される。
第２伝送線路２２は、図４に示した第２実施例の変形例による伝送線路トランス２０の第２伝送線路２２と同様に、２つのコイルパターン２２１、２２２で構成されている。
次に、第３実施例の本変形例の優れた効果について説明する。
第３実施例では、本変形例では、第１伝送線路２１が相互に並列接続された２つのコイルパターン２１１、２１２で構成され、第２伝送線路２２も、相互に並列接続された２つのコイルパターン２２１、２２２で構成されている。このため、第１伝送線路２１及び第２伝送線路２２の電気抵抗が低くなる。その結果、伝送線路トランス２０の挿入損失を低減することができる。
また、本変形例では、第１伝送線路２１を構成する２つのコイルパターン２１１、２１２の幅が、第２伝送線路２２を構成する２つのコイルパターン２２１、２２２の幅より大きい。このため、第３実施例の場合と同様に、相対的に大きな電流が流れる第１伝送線路２１の電気抵抗が、相対的に小さな電流が流れる第２伝送線路２２の電気抵抗より低くなる。その結果、電気抵抗による損失を抑制することができる。
次に、第３実施例の他の変形例について説明する。
第３実施例では、第１伝送線路２１及び第２伝送線路２２の両方のターン数Ｔを、第３伝送線路２３のターン数Ｔの約２倍にした。このターン数Ｔの比を２以外にしてもよい。第１伝送線路２１及び第２伝送線路２２の両方のターン数Ｔを第３伝送線路２３のターン数Ｔ以上にすることにより、インピーダンス変換比を９以上にすることができる。
［第４実施例］
次に、図７を参照して第４実施例による増幅回路について説明する。
図７は、第４実施例による増幅回路の等価回路図である。高周波信号を増幅する増幅素子４０の出力端子に、ＤＣカットコンデンサ４４を介して伝送線路トランス２０の第１端子３１が接続されている。増幅素子４０として、例えばヘテロ接合バイポーラトランジスタを用いることができる。伝送線路トランス２０として、第１実施例から第３実施例までのいずれかの実施例、またはその変形例による伝送線路トランス２０が用いられる。増幅素子４０で増幅された高周波信号がＤＣカットコンデンサ４４を介して伝送線路トランス２０に入力される。伝送線路トランス２０の第２端子３２がＤＣカットコンデンサ４５に接続されており、第２端子３２からの出力信号がＤＣカットコンデンサ４５を介して負荷に供給される。
増幅素子４０の出力端子が、高調波終端回路４１を介して接地されている。増幅素子４０の出力端子は、さらにインダクタ４２を介して電源供給回路４６に接続されている。電源供給回路４６からインダクタ４２を介して増幅素子４０に直流電源が供給される。電源供給回路４６とインダクタ４２とを接続する配線は、デカップリングコンデンサ４３を介して接地されている。
次に、第４実施例の優れた効果について説明する。
第４実施例では、伝送線路トランス２０が、増幅素子４０と負荷との間のインピーダンス整合回路として機能する。第４実施例では、増幅素子４０の出力端子から伝送線路トランス２０側を見たインピーダンスが、第２端子３２から負荷側を見たインピーダンスより低くなる。第４実施例では、伝送線路トランス２０として第１実施例から第３実施例までのいずれかの実施例、またはその変形例による伝送線路トランス２０が用いられている。このため、従来の伝送線路トランスよりも大きなインピーダンス変換比を実現し、かつインピーダンス整合回路の小型化を図ることができる。
［第５実施例］
次に、図８を参照して第５実施例による増幅回路について説明する。以下、第４実施例による増幅回路（図７）と共通の構成については説明を省略する。
図８は、第５実施例による増幅回路の等価回路図である。第４実施例では、増幅素子４０の出力端子と伝送線路トランス２０の第１端子３１との間にＤＣカットコンデンサ４４（図７）が挿入されていた。第５実施例では、増幅素子４０の出力端子が伝送線路トランス２０の第１端子３１に直接接続されている。また、第４実施例では、増幅素子４０の出力端子がインダクタ４２（図７）を介して電源供給回路４６に接続されていた。第５実施例では、伝送線路トランス２０の第３伝送線路２３の第２端部２３Ｂがインダクタ４２を介して電源供給回路４６に接続されている。電源供給回路４６からインダクタ４２及び第３伝送線路２３を介して増幅素子４０に直流電源が供給される。
電源供給回路４６は、交流的にはグランドとみなすことができる。このため、第３伝送線路２３の第２端部２３Ｂは、インダクタ４２を介して交流的に接地されることとなる。第３伝送線路２３は、直流電源を供給する経路を兼ねる。
次に、第５実施例の優れた効果について説明する。
第５実施例においても第４実施例と同様に、従来の伝送線路トランスよりも大きなインピーダンス変換比を実現し、かつインピーダンス整合回路の小型化を図ることができる。また、第５実施例では、第４実施例のＤＣカットコンデンサ４４（図７）を省略することができる。
次に、第５実施例の変形例について説明する。第５実施例では、第３伝送線路２３の第２端部２３Ｂを、インダクタ４２を介して電源供給回路４６に接続した。第３伝送線路２３が持つインダクタンスが十分な大きさである場合には、インダクタ４２を省略し、第３伝送線路２３の第２端部２３Ｂを電源供給回路４６に直接接続してもよい。
［第６実施例］
次に、図９を参照して第６実施例による増幅回路について説明する。第４実施例（図７）及び第５実施例（図８）では、伝送線路トランス２０が増幅素子４０の出力端子に接続されていた。第６実施例では、伝送線路トランス２０が増幅素子４０の入力端子に接続される。伝送線路トランス２０として、第１実施例から第３実施例までのいずれかの実施例、またはその変形例による伝送線路トランス２０が用いられる。
図９は、第６実施例による増幅回路の等価回路図である。高周波信号が、高周波信号入力端子５０からＤＣカットコンデンサ４７を介して伝送線路トランス２０の第２端子３２に入力される。伝送線路トランス２０の第１端子３１が、ＤＣカットコンデンサ４８を介して増幅素子４０の入力端子に接続されている。伝送線路トランス２０は、増幅素子４０の入力側のインピーダンス整合回路として機能する。第６実施例では、高周波信号入力端子５０から伝送線路トランス２０側を見たインピーダンスが、第１端子３１から増幅素子４０側を見たインピーダンスより高くなる。このように、第９実施例では、インピーダンスを低くするためのインピーダンス変換を行っている。
次に、第６実施例の優れた効果について説明する。
第６実施例においても第４実施例及び第５実施例と同様に、従来の伝送線路トランスよりも大きなインピーダンス変換比を実現し、かつインピーダンス整合回路の小型化を図ることができる。
［第７実施例］
次に、図１０を参照して第７実施例による増幅回路について説明する。第７実施例では、増幅素子４０が多段に接続されて多段電力増幅回路が構成される。
図１０は、第７実施例による増幅回路のブロック図である。高周波信号入力端子５０と、増幅された高周波信号が出力される高周波信号出力端子５１との間に、複数の増幅素子４０が多段に接続されている。高周波信号入力端子５０と初段の増幅素子４０との間に入力側の伝送線路トランス２０が挿入されている。最終段の増幅素子４０と高周波信号出力端子５１との間に出力側の伝送線路トランス２０が挿入されている。１つの増幅素子４０とその後段の増幅素子４０との間に、段間の伝送線路トランス２０が挿入されている。入力側、出力側、及び段間の伝送線路トランス２０として、第１実施例から第３実施例までのいずれかの実施例、またはその変形例による伝送線路トランス２０が用いられる。
複数の増幅素子４０の各々に電源供給回路４６からインダクタ４２を介して直流電源が供給される。バイアス制御回路５３から増幅素子４０の各々に直流バイアスが供給される。
次に、第７実施例の優れた効果について説明する。
第７実施例では、伝送線路トランス２０が、入力側、段間、及び出力側のインピーダンス整合回路として機能する。第７実施例においては、第４実施例（図７）、第５実施例（図８）、及び第６実施例（図９）と同様にインピーダンス整合回路の小型化を図ることができる。
次に、第７実施例の変形例について説明する。
第７実施例では、入力側、出力側、及び段間の全てのインピーダンス整合回路に、第１実施例から第３実施例までのいずれかの実施例、またはその変形例による伝送線路トランス２０を用いた。大きなインピーダンス変換比が必要とされない箇所には、実施例またはその変形例による伝送線路トランス２０を用いなくてもよい。例えば、図１Ａの第２伝送線路２２を持たず、第１伝送線路２１と第３伝送線路２３とを持つ伝送線路トランスを、インピーダンス整合回路として用いてもよい。さらに、その他に、キャパシタンスとインダクタンスとからなるラダー型のインピーダンス整合回路を用いてもよい。例えば、入力側、出力側、及び段間の複数のインピーダンス整合回路のうち少なくとも１つに、実施例または変形例による伝送線路トランス２０を用いるとよい。
［第８実施例］
次に、図１１Ａから図１３Ｂまでの図面を参照して、第８実施例によるインピーダンス変換回路の入出力インピーダンスのシミュレーション結果について説明する。
図１１Ａ及び図１１Ｂは、シミュレーション対象となる第８実施例によるインピーダンス変換回路のブロック図である。インピーダンス変換回路として、インピーダンス変換比が１６の第２実施例による伝送線路トランス２０（図３Ａ、図３Ｂ）を用いた。
図１１Ａに示したインピーダンス変換回路では、伝送線路トランス２０の第１端子３１に出力インピーダンスが３Ωの交流電源５５を接続し、第２端子３２を５０Ωで終端した。図１１Ｂに示したインピーダンス変換回路では、伝送線路トランス２０の第２端子３２に出力インピーダンスが５０Ωの交流電源５５を接続し、第１端子３１を３Ωで終端した。
図１１Ａに示したインピーダンス変換回路において、第１端子３１から伝送線路トランス２０側を見たインピーダンスをＺ１で表し、図１１Ｂに示したインピーダンス変換回路において、第２端子３２から伝送線路トランス２０側を見たインピーダンスをＺ２で表す。１００ＭＨｚから２０ＧＨｚまで周波数を変化させて電磁界シミュレーションを行うことにより、インピーダンスＺ１及びＺ２を求めた。なお、２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域において、インピーダンス変換比が約１６になるように伝送線路トランス２０を設計した。
図１２Ａは、周波数を変化させたときのインピーダンスＺ１の軌跡をスミスチャート上にプロットしたグラフである。スミスチャートの基準点（中心）のリファレンスインピーダンスＺｒｅｆｆを３Ωとしている。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域、２倍高調波（４．６ＧＨｚ以上５．３８ＧＨｚ以下）の周波数域、及び３倍高調波（６．９ＧＨｚ以上８．０７ＧＨｚ以下）の周波数域におけるインピーダンスＺ１を太い線で示している。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域においてインピーダンスＺ１がスミスチャートの基準点近傍に位置し、３Ωに近くなっていることがわかる。このことから、インピーダンスが５０Ωから、約１／１６の約３Ωに変換されていることが確認された。
図１２Ｂは、周波数を変化させたときのインピーダンスＺ２の軌跡をスミスチャート上にプロットしたグラフである。スミスチャートの基準点（中心）のリファレンスインピーダンスＺｒｅｆｆを５０Ωとしている。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域、２倍高調波（４．６ＧＨｚ以上５．３８Ｇｈｚ以下）の周波数域、及び３倍高調波（６．９ＧＨｚ以上８．０７ＧＨｚ以下）の周波数域におけるインピーダンスＺ２を太い線で示している。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域においてインピーダンスＺ１がスミスチャートの基準点近傍に位置し、５０Ωに近くなっていることがわかる。このことから、インピーダンスが３Ωから、約１６倍の約５０Ωに変換されていることが確認された。
図１３Ａ及び図１３Ｂは、伝送線路トランス２０の挿入損失のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は挿入損失を単位「ｄＢ」で表す。挿入損失ＩＬは、以下の式で定義される。
Figure 2020038957
 ここで、Ｓ１１及びＳ２１はＳパラメータである。なお、縦軸の絶対値が小さい方が、損失が小さいことを意味する。図１３Ｂは、図１３Ａの横軸の周波数１ＧＨｚから６ＧＨｚまでの範囲を拡大したものである。周波数２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域において、挿入損失が小さくなっていることがわかる。
第８実施例のシミュレーションにより、第２実施例による伝送線路トランス２０を用いて、インピーダンス変換比が約１６のインピーダンス整合回路を実現できることが確認された。また、第２実施例による伝送線路トランス２０を用いることにより、挿入損失の低いインピーダンス整合回路が得られることが確認された。また、このシミュレーション結果から、第１実施例や第３実施例による伝送線路トランス２０を用いても、挿入損失の低いインピーダンス整合回路を実現することが可能であることがわかる。
［第９実施例］
次に、図１４Ａから図１６Ｂまでの図面を参照して、第９実施例によるインピーダンス変換回路の入出力インピーダンスのシミュレーション結果について説明する。
図１４Ａ及び図１４Ｂは、シミュレーション対象のインピーダンス変換回路のブロック図である。図１４Ａに示したインピーダンス変換回路は、図１１Ａに示した交流電源５５と伝送線路トランス２０との間に高調波終端回路４１を接続したものである。図１４Ｂに示したインピーダンス変換回路は、図１１Ｂに示した負荷と伝送線路トランス２０との間に高調波終端回路４１を接続したものである。
図１４Ａの交流電源５５から高調波終端回路４１及び伝送線路トランス２０側を見たインピーダンスをＺ１で表す。図１４Ｂの交流電源５５から、高調波終端回路４１及び伝送線路トランス２０側を見たインピーダンスをＺ１で表す。１００ＭＨｚから２０ＧＨｚまで周波数を変化させて電磁界シミュレーションを行うことにより、インピーダンスＺ１及びＺ２を求めた。
図１５Ａは、周波数を変化させたときのインピーダンスＺ１の軌跡をスミスチャート上にプロットしたグラフである。スミスチャートの基準点（中心）のリファレンスインピーダンスＺｒｅｆｆを３Ωとしている。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域、２倍高調波（４．６ＧＨｚ以上５．３８Ｇｈｚ以下）の周波数域、及び３倍高調波（６．９ＧＨｚ以上８．０７ＧＨｚ以下）の周波数域におけるインピーダンスＺ１を太い線で示している。第８実施例（図１２Ａ）の場合と同様に、２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域においてインピーダンスＺ１がスミスチャートの基準点近傍に位置し、３Ωに近くなっていることがわかる。このことから、インピーダンスが５０Ωから、約１／１６の約３Ωに変換されていることが確認された。
図１５Ｂは、周波数を変化させたときのインピーダンスＺ２の軌跡をスミスチャート上にプロットしたグラフである。スミスチャートの基準点（中心）のリファレンスインピーダンスＺｒｅｆｆを５０Ωとしている。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域、２倍高調波（４．６ＧＨｚ以上５．３８Ｇｈｚ以下）の周波数域、及び３倍高調波（６．９ＧＨｚ以上８．０７ＧＨｚ以下）の周波数域におけるインピーダンスＺ２を太い線で示している。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域においてインピーダンスＺ２がスミスチャートの基準点近傍に位置し、５０Ωに近くなっていることがわかる。このことから、インピーダンスが３Ωから、約１６倍の約５０Ωに変換されていることが確認された。
図１６Ａ及び図１６Ｂは、伝送線路トランス２０の挿入損失のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は挿入損失を単位「ｄＢ」で表す。なお、縦軸の絶対値が小さい方が、損失が小さいことを意味する。図１６Ｂは、図１６Ａの横軸の周波数１ＧＨｚから６ＧＨｚまでの範囲を拡大したものである。周波数２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域において、挿入損失が小さくなっていることがわかる。
第９実施例のシミュレーションから、高調波終端回路４１を接続した構成においても、第２実施例による伝送線路トランス２０を用いることにより、挿入損失の低いインピーダンス整合回路が得られることが確認された。図１２Ａと図１５Ａとを比較すると、高調波終端回路４１を挿入することにより、２倍高調波及び３倍高調波に対するインピーダンスＺ１が低くなっていることがわかる。従って、シミュレーション対象である第２実施例による伝送線路トランス２０は、スイッチングモードパワーアンプの動作を実現するための出力整合回路としても利用することができる。これにより、スイッチングモードパワーアンプの電力付加効率が改善するという効果が得られる。
また、このシミュレーション結果から、第１実施例や第３実施例による伝送線路トランス２０を用いても、挿入損失の低いインピーダンス整合回路を実現することが可能であることが容易にわかる。
［第１０実施例］
次に、図１７、図１８、図１９を参照して、第１０実施例による増幅回路について説明する。以下、第４実施例による増幅回路（図７）と共通の構成については説明を省略する。
図１７は、第１０実施例による増幅回路の等価回路図である。第１０実施例による増幅回路は、２つの増幅系統６０Ａ、６０Ｂを含む。２つの増幅系統６０Ａ、６０Ｂの各々は、増幅素子４０及び伝送線路トランス２０を含む。２つの増幅系統６０Ａ、６０Ｂの各々の増幅素子４０から第２端子３２までの構成は、第４実施例による増幅回路（図７）の増幅素子４０から第２端子３２までの構成と同一である。２つの増幅系統６０Ａ、６０Ｂの第２端子３２が相互に接続され、１つのＤＣカットコンデンサ４５の一方の電極に接続されている。ＤＣカットコンデンサ４５の他方の電極が、出力端子３７に接続されている。一方の増幅系統６０Ａの増幅素子４０の出力端子と、他方の増幅系統６０Ｂの増幅素子４０の出力端子との間に、抵抗素子６１及びコンデンサ６２が相互に並列に接続されている。抵抗素子６１とコンデンサ６２との接続回路を、系統間移相回路６５ということとする。
次に、第１０実施例による増幅回路の動作について説明する。第１０実施例による増幅回路は、Ｗｅｂｂ型電力合成器を構成している。
２つの増幅素子４０に、ほぼ同位相、同一振幅の高周波信号が入力される。２つの増幅素子４０は、入力された高周波信号を増幅し、ほぼ同位相、同一振幅の高周波信号を出力する。２つの増幅素子４０で増幅された高周波信号は、それぞれ２つの伝送線路トランス２０でインピーダンス変換された後、第２端子３２から出力される。第２端子３２から出力された高周波信号は、ＤＣカットコンデンサ４５の手前で合成され、出力端子３７から出力される。
次に、２つの増幅系統６０Ａ、６０Ｂを相互に接続する系統間移相回路６５の機能について説明する。一方の増幅系統６０Ａの増幅素子４０の出力端子から、他方の増幅系統６０Ｂの増幅素子４０の出力端子に至る電流経路は、伝送線路トランス２０を経由する第１信号経路６３と、系統間移相回路６５を経由する第２信号経路６４とを含む。一方の増幅系統６０Ａの増幅素子４０の出力端子から他方の増幅系統６０Ｂの増幅素子４０の出力端子まで、第１信号経路６３を経由して伝送される高周波信号の位相変化量と、第２信号経路６４を経由して伝送される高周波信号の位相変化量との差が１８０度になるように、第１信号経路６３及び第２信号経路６４が構成されている。例えば、第１信号経路６３を経由する場合の位相変化量が＋９０度であり、第２信号経路６４を経由する場合の位相変化量が−９０度である。
増幅系統６０Ａの増幅素子４０から出力されて第１信号経路６３及び第２信号経路６４を伝送され、他方の増幅系統６０Ｂの増幅素子４０の出力端子に達する２つの高周波信号の位相差が１８０度であるため、電力の相殺が生じる。すなわち、増幅系統６０Ａの増幅素子４０から出力された高周波信号は、他方の増幅系統６０Ｂの増幅素子４０の出力端子にはほとんど現れない。同様に、増幅系統６０Ｂの増幅素子４０から出力された高周波信号も、他方の増幅系統６０Ａの増幅素子４０の出力端子にはほとんど現れない。このため、２つの増幅系統６０Ａ、６０Ｂの２つの増幅素子４０の出力端子の間で、高周波的にアイソレーションが確保される。その結果、２つの増幅素子４０から出力された高周波信号のほぼすべての電力を、出力端子３７まで伝達させることができる。
図１８は、第１０実施例による増幅回路の１層目の導体層に配置されている複数の導体パターンを示す平面図である。図１８において、導体パターンにハッチングを付している。１層目の導体パターンは、２つの増幅系統６０Ａ、６０Ｂのそれぞれの第１伝送線路２１、インダクタ４２の一部分、及び表面実装部品を実装するためのランド８１、８２、８５、８６を含む。第１伝送線路２１は、ターン数が約１回の導体パターンで構成される。１層目の導体層には、さらに、２つの増幅系統６０Ａ、６０Ｂに共通のランド８３、８４が配置されている。
２つのインダクタ４２の一部を構成する導体パターンが、それぞれランド８１に連続している。ランド８１に、増幅素子４０の出力端子及びＤＣカットコンデンサ４４の一方の端子が接続される。さらに、２つのランド８１の間に、抵抗素子６１及びコンデンサ６２が接続される。第１伝送線路２１の導体パターンの一方の端部がランド８２に連続している。ランド８２に、ＤＣカットコンデンサ４４の他方の端子が接続される。ランド８５とランド８６との間に、デカップリングコンデンサ４３が接続される。
一方の増幅系統６０Ａを構成する複数の導体パターンと、他方の増幅系統６０Ｂを構成する複数の導体パターンとは、平面視において線対称の関係を有する。一方の増幅系統６０Ａを構成する複数の導体パターンと、他方の増幅系統６０Ｂを構成する複数の導体パターンとの間の対称軸沿ってグランド接続導体パターン７１が配置されている。さらに、対称軸上にランド８３及びランド８４が配置されている。ランド８３とランド８４との間に、ＤＣカットコンデンサ４５が接続される。
図１９は、第１０実施例による増幅回路に用いられる基板３０に設けられている複数の導体層の分解斜視図である。回路部品が実装されている実装面から深さ方向に順番に１層目から８層目までの導体層９１、９２、・・・９８が配置されている。図１９において、奇数層目の導体層９１、９３、９５、９７の導体パターンに、相対的に高密度のハッチングを付し、偶数層目の導体層９２、９４、９６、９８の導体パターンに、相対的に低密度のハッチングを付している。
１層目の導体層９１に配置された複数の導体パターンは図１８に示した通りである。図１９において、上層の導体パターン及び下層の導体パターンの両方に向かうビア導体が接続されている箇所に、中実の丸記号と上方及び下方に延びる線分とからなる記号を付している。下層の導体パターンに接続される導体ビアのみが接続されている箇所に中実の丸記号と下方に延びる線分とからなる記号を付している。上層の導体パターンに接続される導体ビアのみが接続されている箇所に中空の丸記号と上方に延びる線分とからなる記号を付している。
２層目から７層目までの導体層９２、９３、・・・９７に、それぞれグランド接続導体パターン７１が配置されている。各導体層のグランド接続導体パターン７１は平面視においてほぼ重なっている。上下に隣り合うグランド接続導体パターン７１同士は、４本のビア導体で相互に接続されている。
８層目の導体層９８にグランドプレーン７０及び電源配線７２が配置されている。７層目のグランド接続導体パターン７１が、４本の導体ビアによってグランドプレーン７０に接続されている。このように、１層目から７層目までのグランド接続導体パターン７１は、すべて接地されている。電源配線７２は、電源供給回路４６（図１７）に接続される。
２つのインダクタ４２を構成する複数の導体パターンが、１層目の導体層９１から４層目の導体層９４までの各導体層に、それぞれ２本ずつ配置されている。各導体層内の導体パターンのターン数は約１回である。インダクタ４２を構成する４層目の導体パターンの終端部が、複数のビア導体及び３層目及び２層目の導体パターンを介して、１層目のランド８６に接続されている。さらに、インダクタ４２を構成する４層目の導体パターンの終端部は、５層目及び６層目の導体パターン、及び複数のビア導体を介して７層目の電源配線７６に接続されている。７層目の電源配線７６は、複数のビア導体を介して８層目の電源配線７２に接続されている。
１層目のランド８５が、複数のビア導体及び２層目から７層目の導体パターンを介してグランドプレーン７０に接続されている。
２層目の導体層９２に２本の第３伝送線路２３が配置されている。第３伝送線路２３の各々は、ターン数が約１回の導体パターンで構成される。第３伝送線路２３の各々の一方の端部は同一導体層内のグランド接続導体パターン７１に連続している。他方の端部は、ビア導体を介して第１伝送線路２１の、ランド８２側の端部に接続されている。
３層目の導体層９３に２本の第２伝送線路２２が配置されている。第２伝送線路２２の各々は、ターン数が約２回のスパイラル状の導体パターンで構成される。第２伝送線路２２の各々の内周側の端部が、複数のビア導体及び２層目の導体パターンを介して第１伝送線路２１の一方の端部に接続されている。第２伝送線路２２の外周側の端部が、ビア導体を介して４層目の導体パターン７５に接続されている。この導体パターン７５は、複数のビア導体及び２層目及び３層目の導体パターンを介して１層目のランド８３に接続されている。
２層目から６層目までの導体層９２、９３、・・・９６の一方の増幅系統６０Ａに属する導体パターンと他方の増幅系統６０Ｂに属する導体パターンも、１層目の導体層９１の導体パターンと同様に、線対称性を有する。
次に、第１０実施例の優れた効果について説明する。
第１０実施例では、２つの増幅素子４０から出力された高周波信号の電力を合成することにより、増幅素子４０が１個の場合と比べて約２倍（すなわち＋３ｄＢ）の出力電力を得ることができる。さらに、第１実施例の場合と同様に、インピーダンス変換比の小さな複数の伝送線路トランスを従属接続して大きなインピーダンス変換比を実現する構成と比べて、増幅回路の小型化を図ることが可能になる。また、インピーダンス変換回路をコンデンサとインダクタとの複数の表面実装部品で構成する場合と比べて、部品点数を削減することができる。さらに、複数の表面実装部品の個々の特性のばらつきに起因する増幅回路の特性の低下を抑制することができる。
また、一方の増幅系統６０Ａの導体パターンと、他方の増幅系統６０Ｂの導体パターンとが線対称の関係を有するため、電力合成端である第２端子３２（図１７）における高周波信号の位相ずれを抑制し、位相の一致精度を高めることができる。
さらに、一方の増幅系統６０Ａの導体パターンと、他方の増幅系統６０Ｂの導体パターンとの間に、グランド接続導体パターン７１が配置されている。このため、一方の増幅系統から他方の増幅系統への電力の漏洩を抑制することができる。その結果、電力の漏洩に伴う損失を抑制することができる。
［第１１実施例］
次に、図２０を参照して第１１実施例による増幅回路について説明する。以下、第１０実施例による増幅回路（図１、図１８、図１９）と共通の構成については説明を省略する。
図２０は、第１１実施例による増幅回路の等価回路図である。第１０実施例では、２つの増幅系統６０Ａ、６０Ｂ（図１７）の各々の増幅素子４０から第２端子３２までの構成が、第４実施例による増幅回路（図７）の増幅素子４０から第２端子３２までの構成と同一である。これに対して第１１実施例では、２つの増幅系統６０Ａ、６０Ｂの各々の増幅素子４０から第２端子３２までの構成が、第５実施例による増幅回路（図８）の増幅素子４０から第２端子３２までの構成と同一である。
次に、第１１実施例の優れた効果について説明する。
第１１実施例では、第１０実施例の場合と同様に、増幅素子４０が１個の場合と比べて約２倍の出力電力を得ることができる。さらに、複数の表面実装部品の個々の特性のばらつきに起因する増幅回路の特性の低下を抑制することができる。さらに、第５実施例と同様に、第１０実施例のＤＣカットコンデンサ４４（図１７）を省略することができる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 伝送線路トランス
２１ 第１伝送線路
２１Ａ 第３端部
２１Ｂ 第４端部
２２ 第２伝送線路
２２Ａ 第５端部
２２Ｂ 第６端部
２３ 第３伝送線路
２３Ａ 第１端部
２３Ｂ 第２端部
２４ 引出線路
２５、２６、２７、２８ ビア導体
２９ 導体パターン
３０ 基板
３１ 第１端子
３２ 第２端子
３５ グランド導体
３６ 仮想的な周回路
３７ 出力端子
４０ 増幅素子
４１ 高調波終端回路
４２ インダクタ
４３ デカップリングコンデンサ
４４、４５ ＤＣカットコンデンサ
４６ 電源供給回路
４７、４８ ＤＣカットコンデンサ
５０ 高周波信号入力端子
５１ 高周波信号出力端子
５３ バイアス制御回路
５５ 交流電源
６０Ａ、６０Ｂ 増幅系統
６１ 抵抗素子
６２ コンデンサ
６３ 第１信号経路
６４ 第２信号経路
７０ グランドプレーン
７１ グランド接続導体パターン
７２ 電源配線
７５ 導体パターン
７６ 電源配線
８１、８２、８３、８４、８５、８６ ランド
９１、９２、９３、９４、９５、９６、９７、９８ 導体層
２１１ コイルパターン
２１１Ａ 第３端部
２１１Ｂ 第４端部
２１２ コイルパターン
２１２Ａ 第３端部
２１２Ｂ 第４端部
２１５、２１６ ビア導体
２２１ コイルパターン
２２１Ａ 第５端部
２２１Ｂ 第６端部
２２２ コイルパターン
２２２Ａ 第５端部
２２２Ｂ 第６端部
２２５、２２６ ビア導体
図５Ａは、第３実施例による伝送線路トランス２０の動作原理を説明するための模式図である。第２実施例では、第１伝送線路２１のターン数Ｔと第３伝送線路２３のターン数Ｔとが同一であった。第３実施例では、第１伝送線路２１のターン数Ｔが２ｎであり、第３伝送線路２３のターン数Ｔがｎである。すなわち、第１伝送線路２１のターン数Ｔが第３伝送線路２３のターン数Ｔの２倍である。
図９は、第６実施例による増幅回路の等価回路図である。高周波信号が、高周波信号入力端子５０からＤＣカットコンデンサ４７を介して伝送線路トランス２０の第２端子３２に入力される。伝送線路トランス２０の第１端子３１が、ＤＣカットコンデンサ４８を介して増幅素子４０の入力端子に接続されている。伝送線路トランス２０は、増幅素子４０の入力側のインピーダンス整合回路として機能する。第６実施例では、高周波信号入力端子５０から伝送線路トランス２０側を見たインピーダンスが、第１端子３１から増幅素子４０側を見たインピーダンスより高くなる。このように、第６実施例では、インピーダンスを低くするためのインピーダンス変換を行っている。
図１２Ｂは、周波数を変化させたときのインピーダンスＺ２の軌跡をスミスチャート上にプロットしたグラフである。スミスチャートの基準点（中心）のリファレンスインピーダンスＺｒｅｆｆを５０Ωとしている。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域、２倍高調波（４．６ＧＨｚ以上５．３８Ｇｈｚ以下）の周波数域、及び３倍高調波（６．９ＧＨｚ以上８．０７ＧＨｚ以下）の周波数域におけるインピーダンスＺ２を太い線で示している。２．３ＧＨｚ以上２．６９ＧＨｚ以下の周波数域においてインピーダンスＺ２がスミスチャートの基準点近傍に位置し、５０Ωに近くなっていることがわかる。このことから、インピーダンスが３Ωから、約１６倍の約５０Ωに変換されていることが確認された。
図１４Ａの交流電源５５から高調波終端回路４１及び伝送線路トランス２０側を見たインピーダンスをＺ１で表す。図１４Ｂの交流電源５５から、高調波終端回路４１及び伝送線路トランス２０側を見たインピーダンスをＺ２で表す。１００ＭＨｚから２０ＧＨｚまで周波数を変化させて電磁界シミュレーションを行うことにより、インピーダンスＺ１及びＺ２を求めた。
１層目の導体層９１に配置された複数の導体パターンは図１８に示した通りである。図１９において、上層の導体パターン及び下層の導体パターンの両方に向かうビア導体が接続されている箇所に、中実の丸記号と上方及び下方に延びる線分とからなる記号を付している。下層の導体パターンに接続されるビア導体のみが接続されている箇所に中実の丸記号と下方に延びる線分とからなる記号を付している。上層の導体パターンに接続されるビア導体のみが接続されている箇所に中空の丸記号と上方に延びる線分とからなる記号を付している。
８層目の導体層９８にグランドプレーン７０及び電源配線７２が配置されている。７層目のグランド接続導体パターン７１が、４本のビア導体によってグランドプレーン７０に接続されている。このように、１層目から７層目までのグランド接続導体パターン７１は、すべて接地されている。電源配線７２は、電源供給回路４６（図１７）に接続される。
［第１１実施例］
次に、図２０を参照して第１１実施例による増幅回路について説明する。以下、第１０実施例による増幅回路（図１７、図１８、図１９）と共通の構成については説明を省略する。

Claims (14)

  1. 基板の厚さ方向に関して異なる位置に配置され、直列接続された第１伝送線路及び第２伝送線路と、
    前記基板の厚さ方向に関して前記第１伝送線路と前記第２伝送線路との間に配置され、一方の端部である第１端部が前記第１伝送線路の一方の端部に接続され、他方の端部である第２端部が接地される第３伝送線路と
    を有し、
    前記第１伝送線路及び前記第２伝送線路が前記第３伝送線路に電磁気的に結合している伝送線路トランス。
  2. 前記第１伝送線路及び前記第２伝送線路が直列接続された伝送線路に流れる交流電流が、前記第３伝送線路に前記交流電流の流れる方向とは逆方向のオッドモード電流を誘起させるように、前記第１伝送線路及び前記第２伝送線路が接続されている請求項１に記載の伝送線路トランス。
  3. 前記第３伝送線路の前記第１端部に接続された方の、前記第１伝送線路の端部である第３端部が外部の回路に接続され、前記第３端部とは反対側の第４端部が、前記第２伝送線路の一方の端部である第５端部に接続され、前記第２伝送線路の前記第５端部とは反対側の第６端部が外部の回路に接続されており、
    前記第１伝送線路の前記第３端部から前記第４端部に向かう電流により前記第３伝送線路の前記第１端部から前記第２端部に向かうオッドモード電流が誘起され、前記第２伝送線路の前記第５端部から前記第６端部に向かう電流により前記第３伝送線路の前記第１端部から前記第２端部に向かうオッドモード電流が誘起される請求項１に記載の伝送線路トランス。
  4. 平面視において、前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路は、渦巻き状のパターンを持ち、
    前記第１伝送線路と前記第３伝送線路とが接続された箇所を始点として、前記第１伝送線路及び前記第２伝送線路は第１回転方向に回転するように延び、前記第３伝送線路は前記第１回転方向とは逆の第２回転方向に回転するように延びている請求項１乃至３のいずれか１項に記載の伝送線路トランス。
  5. 前記第１伝送線路のターン数及び前記第２伝送線路のターン数は、前記第３伝送線路のターン数以上である請求項４に記載の伝送線路トランス。
  6. 前記第１伝送線路のターン数及び前記第２伝送線路のターン数の少なくとも一方は、前記第３伝送線路のターン数の２倍以上である請求項５に記載の伝送線路トランス。
  7. 前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路は、厚さ方向の寸法より幅方向の寸法の方が大きな導体パターンで形成されており、前記第１伝送線路の導体パターン、前記第２伝送線路の導体パターン、及び前記第３伝送線路の導体パターンの３つの導体パターンが平面視において少なくとも部分的に重なっている請求項１乃至６のいずれか１項に記載の伝送線路トランス。
  8. 前記第３伝送線路の導体パターンの幅が、前記第１伝送線路の導体パターンの幅及び前記第２伝送線路の導体パターンの幅以上であり、幅方向に関して前記第１伝送線路の導体パターン及び前記第２伝送線路の導体パターンが前記第３伝送線路の導体パターンの内側に配置されている請求項７に記載の伝送線路トランス。
  9. 前記第１伝送線路の導体パターンの幅が、前記第２伝送線路の導体パターンの幅より大きい請求項７または８に記載の伝送線路トランス。
  10. 少なくとも１つの増幅系統を備えており、
    前記少なくとも１つの増幅系統は、
    高周波信号を増幅する増幅素子と、
    前記増幅素子の入力端子または出力端子に接続された伝送線路トランスと
    を有し、
    前記伝送線路トランスは、
    基板の厚さ方向に関して異なる位置に配置され、直列接続された第１伝送線路及び第２伝送線路と、
    前記基板の厚さ方向に関して前記第１伝送線路と前記第２伝送線路との間に配置され、一方の端部である第１端部が前記第１伝送線路の、前記増幅素子に接続されている方の端部に接続され、他方の端部である第２端部が交流的に接地される第３伝送線路と
    を有し、
    前記第１伝送線路及び前記第２伝送線路が前記第３伝送線路に電磁気的に結合している増幅回路。
  11. 前記第３伝送線路の前記第２端部が電源供給回路に接続され、前記第３伝送線路を介して前記増幅素子に直流電源が供給される請求項１０に記載の増幅回路。
  12. 前記少なくとも１つの増幅系統は、２つの増幅系統で構成されており、
    前記２つの増幅系統の前記第２伝送線路の、前記第１伝送線路に接続されている端部とは反対側の端部が相互に接続されており、
    前記２つの増幅系統の前記伝送線路トランスは、前記増幅素子の出力端子に接続されており、
    さらに、前記２つの増幅系統の前記第２伝送線路の相互に接続された端部に一方の電極が接続されたＤＣカットコンデンサと、
    前記２つの増幅系統の前記増幅素子の出力端子の間に接続された系統間移相回路 と
    を有し、前記２つの増幅系統のうち一方の前記増幅素子の出力端子から他方の増幅系統の前記増幅素子の出力端子までの信号経路のうち、前記伝送線路トランスを含む経路を伝送される信号の位相変化量と、前記系統間移相回路を伝送される信号の位相変化量との差が１８０度である請求項１０または１１に記載の増幅回路。
  13. 前記２つの増幅系統のうち一方の増幅系統の前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路と、他方の増幅系統の前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路とは、前記基板に対する平面視において線対称の関係を有する請求項１２に記載の増幅回路。
  14. さらに、前記基板に対する平面視において、前記２つの増幅系統のうち一方の増幅系統の前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路と、他方の増幅系統の前記第１伝送線路、前記第２伝送線路、及び前記第３伝送線路との間に、接地されたグランド接続導体パターンが配置されている請求項１３に記載の増幅回路。
JP2019112969A 2018-09-03 2019-06-18 伝送線路トランス及び増幅回路 Pending JP2020038957A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020190103647A KR102393618B1 (ko) 2018-09-03 2019-08-23 전송선로 트랜스 및 증폭회로
US16/550,493 US11522503B2 (en) 2018-09-03 2019-08-26 Transmission line transformer and amplifying circuit
CN201910829849.2A CN110875124B (zh) 2018-09-03 2019-09-02 传输线路变压器和放大电路
CN202310847547.4A CN116705473A (zh) 2018-09-03 2019-09-02 传输线路变压器
US17/091,146 US11271530B2 (en) 2018-09-03 2020-11-06 Transmission line transformer and amplifying circuit
KR1020210041887A KR102301854B1 (ko) 2018-09-03 2021-03-31 전송선로 트랜스 및 증폭회로
US18/051,980 US12009790B2 (en) 2018-09-03 2022-11-02 Transmission line transformer and amplifying circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018164417 2018-09-03
JP2018164417 2018-09-03

Publications (1)

Publication Number Publication Date
JP2020038957A true JP2020038957A (ja) 2020-03-12

Family

ID=69738205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019112969A Pending JP2020038957A (ja) 2018-09-03 2019-06-18 伝送線路トランス及び増幅回路

Country Status (4)

Country Link
US (1) US12009790B2 (ja)
JP (1) JP2020038957A (ja)
KR (2) KR102393618B1 (ja)
CN (1) CN116705473A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021206176A1 (ja) * 2020-04-10 2021-10-14 株式会社村田製作所 電力増幅装置
WO2022145183A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 増幅器
WO2022255388A1 (ja) * 2021-06-02 2022-12-08 株式会社村田製作所 高周波回路および通信装置
WO2023017761A1 (ja) * 2021-08-13 2023-02-16 株式会社村田製作所 電力増幅回路及び電力増幅方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696823B2 (en) 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
JP3780414B2 (ja) * 2001-04-19 2006-05-31 株式会社村田製作所 積層型バラントランス
JP4604430B2 (ja) * 2001-08-27 2011-01-05 株式会社村田製作所 積層型方向性結合器
JP2006014276A (ja) * 2004-05-27 2006-01-12 Murata Mfg Co Ltd 積層型バルントランス
JP2009088770A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp Ｒｆ増幅装置
US7898340B2 (en) 2008-10-24 2011-03-01 Raytheon Company Method and system for amplifying a signal using a transformer matched transistor
JP2011244070A (ja) * 2010-05-14 2011-12-01 Hitachi Ltd 電力増幅器及びそれを用いた基地局
US8427257B2 (en) 2011-02-11 2013-04-23 M/A-Com Technology Solutions Holdings, Inc. Broadside-coupled transformers with improved bandwidth
US10193511B2 (en) * 2016-12-28 2019-01-29 Bae Systems Information And Electronic Systems Integration Inc. Monolithic microwave integrated circuit having an overlay transformer and low impedance transmission lines
US11522503B2 (en) * 2018-09-03 2022-12-06 Murata Manufacturing Co., Ltd. Transmission line transformer and amplifying circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021206176A1 (ja) * 2020-04-10 2021-10-14 株式会社村田製作所 電力増幅装置
US11955931B2 (en) 2020-04-10 2024-04-09 Murata Manufacturing Co., Ltd. Power amplifier unit
WO2022145183A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 増幅器
WO2022255388A1 (ja) * 2021-06-02 2022-12-08 株式会社村田製作所 高周波回路および通信装置
WO2023017761A1 (ja) * 2021-08-13 2023-02-16 株式会社村田製作所 電力増幅回路及び電力増幅方法

Also Published As

Publication number Publication date
KR20210038525A (ko) 2021-04-07
KR20200026713A (ko) 2020-03-11
CN116705473A (zh) 2023-09-05
US12009790B2 (en) 2024-06-11
KR102301854B1 (ko) 2021-09-14
US20230299725A1 (en) 2023-09-21
KR102393618B1 (ko) 2022-05-03

Similar Documents

Publication Publication Date Title
JP2020038957A (ja) 伝送線路トランス及び増幅回路
US8427266B2 (en) Integrated circuit inductor having a patterned ground shield
US10348265B2 (en) Transformer-type phase shifter, phase-shift circuit, and communication terminal apparatus
US10749494B2 (en) Noise filter circuit
EP2767993A2 (en) Integrated transformer balun with enchanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits
CN103916090A (zh) 多绕组变压器耦合的放大器
EP1417691A1 (en) Planar inductive component and a planar transformer
CN105551777B (zh) 具有两种变压比的变压器
US20080238602A1 (en) Components with on-die magnetic cores
WO2018150881A1 (ja) コモンモードチョークコイル、モジュール部品および電子機器
US8198965B2 (en) Grounding of magnetic cores
JP2016174058A (ja) 巻線型チップトランスおよび分配器
CN110875124B (zh) 传输线路变压器和放大电路
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
US20240212926A1 (en) Transformer structure
TW201713038A (zh) 射頻干擾抑制電路
US11271530B2 (en) Transmission line transformer and amplifying circuit
JP2017188656A (ja) コモンモードフィルター
US9112459B2 (en) Transformer power amplifier
CN115910552A (zh) 一种电感结构及射频模块
KR20100079072A (ko) 반도체 소자의 인덕터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004