KR100467016B1 - 반도체기판의 세정방법 - Google Patents

반도체기판의 세정방법 Download PDF

Info

Publication number
KR100467016B1
KR100467016B1 KR10-2002-0030416A KR20020030416A KR100467016B1 KR 100467016 B1 KR100467016 B1 KR 100467016B1 KR 20020030416 A KR20020030416 A KR 20020030416A KR 100467016 B1 KR100467016 B1 KR 100467016B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
cleaning chamber
cleaning
organic residue
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0030416A
Other languages
English (en)
Other versions
KR20030092675A (ko
Inventor
한동균
고형호
김영준
박기종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0030416A priority Critical patent/KR100467016B1/ko
Priority to US10/421,740 priority patent/US7318870B2/en
Publication of KR20030092675A publication Critical patent/KR20030092675A/ko
Application granted granted Critical
Publication of KR100467016B1 publication Critical patent/KR100467016B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체기판의 세정방법을 제공한다. 이 방법은 반도체기판을 세정 챔버내로 인입하고, 세정 챔버내에 오존가스(O3 gas;ozone gas) 및 초순수증기(DeIonized water vapor)를 인입하여 반도체기판 상에 잔존하는 유기물성 잔여물을 제거한다. 이로 인하여, 반도체기판이 금속막인 텅스텐막을 갖을지라도, 텅스텐막의 부식 또는 식각을 방지할 수 있다. 그 결과, 텅스텐막의 저항이 증가하는 현상을 방지할 수 있다.

Description

반도체기판의 세정방법{Method of cleaning semiconductor substrate}
본 발명은 반도체기판의 세정방법에 관한 것으로, 특히, 반도체 기판 상의유기물성 잔여물을 제거하는 세정방법에 관한 것이다.
반도체 소자를 제조하기 위한 공정 중 세정공정은 반도체 소자를 제조하는데 중요한 역할을 하고 있다. 물질막을 식각하는 과정에서 발생하는 오염원들은 반도체소자의 정상적인 동작을 방해하는 치명적인 역할을 한다. 이로 인하여, 오염원들은 필수적으로 제거되어야 한다.
한편, 평탄화를 위한 화학적기계적 연마 공정(CMP process; Chemical Mechanical Polishing porocess)에서도 많은 오염원들이 발생한다. 상기 화학적기계적 연마공정에서 발생하는 오염원들로는 잔류하는 슬러리(slurry) 또는 유기물성 잔여물(organic residue)등이 있다.
상기 슬러리는 상기 화학적기계적 연마공정을 진행할때, 웨이퍼의 표면과 연마패드 사이에 공급되어 연마공정을 촉진하는 촉매 역할을 한다. 상기 슬러리는 상기 연마된 반도체기판의 표면에 잔류할 수 있다. 상기 유기물성 잔여물은 상기 연마패드로 인하여 발생할 수 있다.
도 1은 종래의 화학적기계적 연마공정 진행후 실시되는 세정방법을 설명하기 위한 개략적인 공정 단면도이고, 도 2는 도 1의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우 챠트이다.
도 1 및 도 2를 참조하면, 반도체기판(1)에 활성영역을 한정하는 소자분리막(2)을 형성하고, 상기 활성영역을 가로지르는 게이트 패턴(6)을 형성한다. 상기 게이트 패턴(6)은 상기 활성영역 상에 차례로 적층된 게이트절연막(3), 게이트 전극(4) 및 하드마스크막(5)으로 구성된다. 상기 하드마스크막(5)은 실리콘질화막으로 형성한다. 상기 게이트 패턴(6) 양측벽에 스페이서(7)를 형성하고, 상기 스페이서(7)를 갖는 반도체기판 전면에 층간절연막(8)을 형성한다. 상기 층간절연막(8)은 상기 게이트 패턴(6)에 기인하여 단차가 발생한다. 상기 층간절연막(8)을 화학적기계적 연마 장치를 이용하여 상기 하드마스크막(5)이 노출될때까지 평탄화한다. 이때, 상기 층간절연막(8) 상에 오염원인 잔류 슬러리(a) 및 유기물성 잔여물(b)이 발생할 수 있다. 상기 잔류 슬러리(a) 및 상기 유기물성 잔여물(b)은 무작위(random)로 발생한다. 상기 잔류 슬러리(a) 및 상기 유기물성 잔여물(b)을 제거하는 세정방법을 도 2의 플로우 챠트로 도시하였다.
먼저, 브러쉬(brush)와 희석된 불화수소(HF)를 이용하여 상기 잔류 슬러리(a)를 제거한다.(S10) 상기 잔류 슬러리(a)를 제거하는 동안, 상기 반도체기판(1)은 회전한다. 상기 희석된 불화수소는 불화수소((HF)와 물(H20)을 소정의 비율에 의해 희석한 것이다. 이 단계에서 상기 브러쉬와 희석된 불화수소로 인하여, 유기물성 잔여물(b)이 추가로 발생할 수 있다.
다음으로, 상기 반도체기판(1)에 피라나(piranha) 세정 또는 SC1(standard cleaning 1) 세정을 진행하여 상기 유기물성 잔여물(b)을 제거한다.(S20) 상기 피라나 세정은 황산(H2SO4)과 과산화수소(H2O2)를 소정의 비율로 혼합한 용액을 사용하는 세정방법이다. 상기 피라나 공정은 상기 혼합된 용액과 상기 유기물성 잔여물(b)간의 탈수소반응 및 산화반응을 이용하여 상기 유기물성 잔여물(b)을 제거한다. 상기 SC1 세정은 암모니아(NH4OH), 과산화수소(H2O2) 및 물(H20)를 혼합한 용액을 이용하여 상기 유기물성 잔여물(b)을 제거한다. 마지막으로, 상기 반도체기판(1)을 초순수를 이용한 린스를 실시한다.(S30) 상기 린스를 통하여 상기 유기물성 잔여물의 찌거기나 상기 용액들을 제거할 수 있다.
한편, 반도체 소자의 고집적화 경향에 따라, 상기 게이트 전극(4)의 선폭이 점점 감소하고 있다. 이에 따라, 상기 게이트전극(4)의 저항이 점점 증가하여 반도체 소자인 트랜지스터의 특성이 열화 될 수 있다. 이로 인하여, 상기 게이트 전극(4)의 저항을 낮추기 위한 방안으로, 상기 게이트 전극(4)을 텅스텐막으로 형성하는 방법이 제안된 바 있다.
하지만, 상기 게이트 전극(4)이 텅스텐막으로 형성될 경우, 상기 피라나 세정 및 상기 SC1 세정으로 상기 유기물성 잔여물(b)을 제거할 수 없게 된다. 이는, 상기 피라나 세정 및 상기 SC1 세정에 사용되는 과산화수소가 상기 텅스텐을 부식(Corrosion) 시키거나 식각을 할 수 있기 때문이다. 다시 말해서, 상기 과산화수소가 상기 하드마스크막(5)과 상기 스페이서(7) 사이의 계면을 따라, 상기 게이트 전극(4)으로 침투하여 상기 게이트 전극을 부식 또는 식각 할 수 있다. 이로 인하여, 상기 게이트 전극(4)이 손실되어 저항이 증가할 수 있다. 이에 더하여, 상기 과산화수소는 상기 반도체기판(1)인 웨이퍼 가장자리의 크램프 존(clamp zone)을 통하여 노출된 텅스텐막을 부식 또는 식각하여 파티클을 형성할 수 있다. 상기 크램프 존은 웨이퍼를 한장씩 공정을 진행하는 장비내에 설치된 크램프와 접촉하는 웨이퍼의 가장자리이다. 상기 크램프는 상기 웨이퍼를 고정하는 역활을 한다.
또한, 상기 텅스텐막으로 콘텍홀을 채우는 콘텍플러그를 형성하거나, 다마신 기법을 이용하여 상기 텅스텐막을 평탄화하는 방법으로 상기 화학적기계적 연마공정을 진행할때에도 종래와 같은 세정방법(피라나 세정 및 SC1 세정)을 사용할 수 가 없다.
본 발명이 이루고자 하는 기술적 과제는 금속막인 텅스텐막을 갖는 반도체기판상의 유기물성 잔여물을 제거하는 세정방법에 있어서, 상기 텅스텐막이 부식 또는 식각되는 것을 방지함과 동시에 상기 유기물 잔여물를 제거하는 반도체기판의 세정방법을 제공하는데 있다.
도 1은 종래의 화학적기계적 연마공정 진행후 실시되는 세정방법을 설명하기 위한 개략적인 공정 단면도이다.
도 2는 도 1의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우 챠트이다.
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 반도체기판의 세정방법을 설명하기 위한 공정단면도들이다.
도 5는 본 발명의 바람직한 실시예에 따른 반도체기판의 세정방법에 사용되는 세정장치(cleaning apparatus)를 나타내는 개략도이다.
도 6은 도 3의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우트 차트이다.
도 7은 도 4의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우 챠트이다.
상술한 기술적 과제를 해결하기 위하여, 본 발명은 반도체기판상의 유기물성 잔여물을 제거하는 세정방법을 제공한다. 이 방법은 상기 반도체기판을 세정 챔버 내로 인입하는 단계를 포함한다. 상기 세정 챔버내로 오존 가스(O3 gas; ozone gas) 및 초순수 증기(DeIonized water vaper)를 인입하여 상기 유기물성 잔여물을 제거한다. 상기 유기물성 잔여물이 제거된 상기 반도체기판을 상기 세정챔버내로 부터 인출한다.
구체적으로, 상기 반도체기판은 금속막, 예컨대 텅스텐막을 갖는 반도체기판일 수 있다.
본 발명의 실시예에서는, 화학적기계적 연마공정을 진행한 물질막을 최상부에 갖는 반도체기판상의 유기물성 잔여물을 제거하는 세정방법을 제공한다. 이 세정방법은 상기 반도체기판을 세정챔버내로 인입하는 단계를 포함한다. 상기 세정 챔버내로 오존가스 및 초순수 증기를 인입하여 상기 유기물성 잔여물을 제거한다.상기 유기물성 잔여물이 제거된 상기 반도체기판을 상기 세정챔버로 부터 인출한다.
더 구체적으로, 상기 반도체기판을 상기 세정 챔버내로 인입하기 전에, 상기 물질막 상부의 잔류하는 슬러리를 브러쉬 및 희석된 불화 수소를 사용하여 제거하는 단계를 더 포함할 수 있다. 이와는 달리, 상기 오존가스 및 초순수 증기를 상기 세정 챔버내로 인입하는 단계에서, 불화수소가스를 더 포함하여 인입함으로써, 상기 잔류하는 슬러리 및 상기 유기물성 잔여물을 동시에 제거할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 반도체기판의 세정방법을 설명하기 위한 공정단면도들이고, 도 5는 본 발명의 바람직한 실시예에 따른 반도체기판의 세정방법에 사용되는 세정장치(cleaning apparatus)를 나타내는 개략도이다. 도 6은 도 3의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우트 차트이고, 도 7은 도 4의 공정단면도를 갖는 반도체기판의 세정방법을 설명하기 위한 플로우 챠트이다.
도 3, 도 5 및 도 6을 참조하면, 반도체기판(101)에 활성영역을 한정하는 소자분리막(102)을 형성하고, 상기 활성영역을 가로지르는 게이트 패턴(106)을 형성한다. 상기 게이트 패턴(106)은 상기 활성영역상에 차례로 적층된 게이트절연막 패턴(103), 게이트 전극(104) 및 하드마스크 패턴(105)으로 구성된다. 상기 게이트 전극(104)은 금속막, 예컨대, 텅스텐막으로 형성할 수 있다. 상기 게이트 전극(104)이 텅스텐막으로 형성되는 경우, 상기 게이트 전극(104)과 상기 게이트절연막(103) 사이에 확산방지막, 예컨대, 금속질화막이 개재될 수 있다.(확산방지막은 미도시함) 이에 더하여, 상기 게이트 전극(104)은 도핑된 폴리실리콘막 또는 폴리사이드막으로 형성될 수도 있다. 상기 폴리사이드막은 차례로 적층된 도핑된 폴리실리콘막 및 금속실리사이드막으로 구성된다.
상기 게이트 패턴(106)을 형성하는 방법을 간략히 설명하면, 상기 활성영역을 갖는 반도체기판(101) 전면에 게이트절연막, 게이트 전극막 및 하드마스크막을 차례로 적층하고, 상기 하드마스크막, 게이트 전극막 및 게이트절연막을 연속적으로 패터닝하여 상기 하드마스크 패턴(105), 상기 게이트 전극(104) 및 상기 게이트절연막 패턴(103)을 형성한다. 상기 패터닝 공정시, 사용되는 감광막(Photorresist)은 유기물로 구성된다. 상기 패터닝 공정이 완료된 후, 상기 감광막을 제거할때, 상기 게이트 패턴(106)을 갖는 반도체기판(101)에 유기물성 잔여물이 남을 수 있다. 상기 유기물성 잔여물을 제거하는 방법을 도 6의 플로우챠트로 도시하였다.
상기 세정방법은 먼저, 상기 유기물성 잔여물이 잔존하는 상기 반도체기판(101)을 세정 챔버(120)내로 인입한다.(S210) 상기 세정 챔버(120)는 밀페된 내부공간을 갖으며, 상기 내부공간과 연통하는 적어도 한개의 세정가스 인입관(125)으로 구성된다.
다음으로, 상기 세정가스 인입관(125)을 통하여, 세정가스(cleaning gas)를 상기 세정 챔버(120)내로 인입하여 오염원인 상기 유기물성 잔여물을 제거한다.(S220) 이때, 상기 세정가스로는 오존가스(O3 gas; ozone gas) 및 초순수 증기(DeIonized water vapor)를 사용한다. 상기 오존가스 및 초순수 증기는 혼합된 가스로 상기 세정가스 인입관(125)을 통하여 상기 세정챔버(120) 내로 인입되는 것이 바람직하다. 이와는 달리, 상기 오존가스 및 초순수증기의 각각은 서로 다른 상기 세정가스 인입관(125)을 통하여 인입될 수 있다. 상기 오존가스의 농도는 10ppm 내지 100000ppm인 것이 바람직하며, 상기 세정챔버(120) 내의 온도는 80℃ 내지 150℃인것이 바람직하다. 상기 초순수 증기가 상기 반도체기판(101)의 표면에 부착되고, 상기 오존가스는 상기 초순수 증기로 녹아든다. 이로 인하여, 상기 오존가스가 상기 유기물성 잔여물과 접촉한다. 상기 유기물성 잔여물은 탄소화합물로 이루어져 있다. 이로 인하여, 상기 오존가스와 상기 유기물성 잔여물의 탄소가 결합하여 이산화탄소(또는 일산화탄소)가 발생하고 상기 유기물성 잔여물은 분해된다. 그 결과, 상기 유기물성 잔여물을 제거할 수 있다. 이때, 상기 오존가스 및 초순수 증기는 상기 게이트 전극(104)이 텅스텐막일지라도, 상기 게이트 전극(104)을 부식또는 식각하지 않는다.
결과적으로, 종래의 피라나(piranha) 세정 또는 SC1(standard cleaning 1) 세정으로 인한 상기 텅스텐막이 식각 또는 부식되는 현상을 방지할 수 있다. 그 결과, 상기 게이트 전극(104)을 갖는 트랜지스터들의 특성열화를 막을 수 있다.
다음으로, 상기 세정 챔버(120) 내로 퍼지가스(purge gas)를 인입하여 상기 세정 챔버(110)내에 잔류하는 세정가스인 오존가스 및 초순수증기를 제거한다.(S230) 상기 퍼지가스는 불활성 가스 또는 공기(air)를 사용할 수 있다. 상기 불활성가스로는 질소(N2)등을 사용할 수 있다.
상기 유기물성 잔여물이 제거된 상기 반도체기판(101)을 상기 세정 챔버(120)로 부터 인출한다.(S240)
마지막으로, 상기 인출된 반도체기판(101)을 초순수를 사용하여 린스(rinse)한다.(S250) 상기 린스는 상기 산화 분해된 유기물성 잔여물의 찌꺼기들을 제거한다.
상기 초순수 린스가 진행된 반도체기판(101)은 건조공정을 진행하여, 상기 린스시 사용된 초순수를 반도체기판으로 부터 완전히 제거한다.
상기 게이트 전극(104)이 도핑된 폴리실리콘막 또는 폴리사이드막으로 형성될지라도, 상술한 세정방법으로 상기 유기물성 잔여물을 제거할 수 있다.
상기 게이트 패턴(106)의 양측벽에 스페이서(107)를 형성하고, 상기 게이트 패턴(106) 양측의 활성영역에 불순물 이온들을 주입하여 불순물 확산층(108)을 형성한다. 상기 불순물 확산층(108)을 갖는 반도체기판(101) 전면 상에층간절연막(109)을 형성한다.
도 4, 도 5 및 도 7을 참조하면, 상기 층간절연막(109)을 상기 하드마스크 패턴(105)이 노출될때가지 평탄화시키어 층간절연막 패턴(109a)을 형성한다. 상기 평탄화공정은 화학적기계적 연마공정을 진행하는 것이 바람직하다. 이때, 상기 화학적기게적 연마공정으로 인하여, 상기 평탄화된 층간절연막(109a) 상에 잔류 슬러리(slurry) 및 유기물성 잔여물등의 오염원이 발생할 수 있다.
상기 잔류 슬러리 및 상기 유기물성 잔여물을 제거하는 세정방법을 도 7에 도시하였다.
먼저, 상기 반도체기판(101)을 브러쉬(brush) 및 희석된 불화수소(diluted HF)를 사용하여 상기 잔류 슬러리를 제거한다.(S200) 상기 희석된 불화수소는 불화수소와 초순수(H2O)를 소정의 비율로 섞은 용액이다. 상기 브러쉬를 사용하기 위하여 상기 반도체기판(101)을 회전시킬 수 있다. 상기 희석된 불화수소는 상기 회전하는 반도체기판(101)의 표면에 공급될 수 있다. 상기 희석된 불화수소에 의하여 상기 잔류 슬러리 하부의 상기 평탄화된 층간절연막(109a)의 표면을 얇게 식각하여 상기 잔류슬러리를 상기 반도체기판(101)으로 부터 분리하고, 상기 브러쉬로 상기 잔류 슬러리를 상기 반도체기판(101)으로 부터 제거한다.
다음으로, 상기 유기물성 잔여물을 제거한다. 상기 유기물성 잔여물을 제거하는 방법은 상술한 게이트 패턴(106) 형성후에 감광막으로 인한 유기물성 잔여물을 제거하는 방법과 동일하다. 다시 말해서, 상기 슬러리가 제거된 반도체기판(101)을 상기 세정 챔버(120) 내로 인입하고(S210), 상기 세정챔버(120) 내에 세정가스를 인입하여 상기 유기물성 잔여물을 제거한다(S220) 상기 세정가스는 오존가스 및 초순수 증기를 사용한다. 상기 오존가스의 농도는 10ppm 내지 100000ppm인 것이 바람직하며, 상기 세정 챔버 내의 온도는 80℃ 내지 150℃인 것이 바람직하다. 이후, 상기 세정 챔버(120) 내로 퍼지 가스를 인입하여 잔류하는 상기 오존가스 및 상기 초순수 증기를 제거하고(S230), 상기 오염원이 제거된 반도체기판(101)을 상기 세정챔버(120)로 부터 인출한다.(240) 상기 인출된 반도체기판(101)을 초순수를 사용하여 린스를 진행(S250)하는 것이 바람직하다. 그 결과, 상기 게이트 전극(104)이 금속막인 텅스텐막으로 형성될지라도, 종래와 같은 상기 텅스텐막의 부식 및 식각을 방지할 수 있다.
다른 방법으로(alternatively), 상기 잔류 슬러리 및 상기 유기물성 잔여물을 동시에 제거할 수 있다. 이 경우에는, 상기 브러쉬 및 상기 희석된 불화수소를 사용하여 상기 잔류 슬러리를 제거하는 단계(S200)가 요구되지 않는다. 오히려, 상기 세정가스에 불화수소 가스(HF gas)가 추가된다. 상기 잔류 슬러리 및 상기 유기물 잔여물로 오염된 상기 반도체기판(101)을 상기 세정 챔버(120)내로 인입하고(S210), 상기 세정 챔버(110) 내로 상기 오존가스, 초순수 증기 및 불화수소가스(HF)를 인입한다. 이때, 상기 오존가스는 상기 잔류 슬러리와 접촉하고 있는 하부면, 즉 상기 평탄화된 층간절연막(109a)의 표면을 산화시키고, 상기 불화수소 가스는 상기 평탄화된 층간절연막(109a) 표면의 산화막을 식각함으로써, 상기 잔류 슬러리를 상기 평탄화된 층간절연막(107a)으로 부터 분리시킨다. 또한, 상기 오존가스 및 초순수 증기는 상기 유기물성 잔여물을 제거한다. 다시 말해서, 상기 오존가스, 초순수 증기 및 불화수소가스는 상기 잔류 슬러리를 상기 반도체기판(101)으로 부터 분리시킴과 동시에 상기 유기물성 찌거기를 제거할 수 있다. 결과적으로, 상기 스텝(S200)을 진행하지 않을 수 있음으로, 공정단순화를 통한 생산성을 향상시킬수 있다. 이 후, 상기 퍼지가스를 상기 세정 챔버에 인입(S230)하고, 상기 반도체기판(101)을 상기 세정 챔버(110)로 부터 인출(S240)하여, 초순수를 사용하는 린스를 진행(S250)한다.
상기 평탄화된 층간절연막(109a)을 패터닝하여 상기 불순물확산층(108)을 노출시키는 자기정렬 콘텍홀(110)을 형성하고, 상기 자기정렬 콘텍홀(110)을 채우는 금속막, 예컨대, 텅스텐막을 상기 반도체기판(101) 전면에 형성한다. 상기 텅스텐막을 상기 평탄화된 층간절연막(109a)이 노출될때까지 평탄화시키어, 상기 자기정렬 콘텍홀(110)을 채우는 자기정렬 플러그(111)를 형성한다.
상기 텅스텐막을 평탄화하는 방법은 상기 화학적기계적 연마공정을 진행하여 평탄화할 수 있다. 이때, 발생할수 있는 오염원인 유기물성 잔여물 및 잔류 슬러리는 상술한 상기 평탄화된 층간절연막(109a) 형성후, 진행한 두가지 세정방법과 동일한 방법으로 제거하는 것이 바람직하다. 그 결과, 상기 금속막이 종래의 피라나 세정 공정 또는 SC1 세정 공정에 의하여 부식 또는 식각되는 것을 방지 할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 반도체기판의 오염원인 유기물성 잔여물을 오존가스 및 초순수 증기를 사용하여 제거함으로써, 상기 반도체기판이 금속막인 텅스텐막을 갖을 지라도, 상기 금속막의 부식 또는 식각을 방지할 수 있다.

Claims (17)

  1. 텅스텐막을 갖고, 상부에 유기물성 잔여물이 형성된 반도체 기판을 세정 챔버내로 인입하는 단계;
    상기 세정 챔버내에 오존가스(O3 gas; ozone gas) 및 초순수 증기(DeIonized water vaper)를 인입하여 상기 유기물성 잔여물을 제거하는 단계; 및
    상기 유기물성 잔여물이 제거된 상기 반도체기판을 상기 세정 챔버내로 부터 인출하는 단계를 포함하는 반도체기판의 세정방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 세정 챔버내로 인입되는 오존가스의 농도는 10ppm 내지 100000ppm인 것을 특징으로 반도체기판의 세정방법.
  5. 제 1 항에 있어서,
    상기 세정챔버 내의 온도는 80℃ 내지 150℃인 것을 특징으로 하는 반도체기판의 세정방법.
  6. 제 1 항에 있어서,
    상기 유기물성 잔여물을 제거한 후에,
    상기 세정챔버 내로 퍼지 가스(purge gas)를 인입하여 상기 세정 챔버내에 잔류하는 상기 오존가스 및 초순수 가스를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체기판의 세정방법.
  7. 제 1 항에 있어서,
    상기 반도체기판을 상기 세정 챔버에서 인출한 후에,
    상기 반도체기판을 초순수를 사용하여 린스하는 단계를 더 포함하는 것을 특징으로 하는 반도체기판의 세정방법.
  8. 화학적기계적 연마공정으로 평탄화된 물질막을 최상부에 갖고, 텅스텐막을 포함하며, 상기 물질막 상에 유기물성 잔여물 및 잔류 슬러리(slurry)를 갖는 반도체기판에 브러쉬 및 희석된 불화수소를 사용하여 상기 잔류하는 슬러리를 제거하는 단계;
    상기 반도체기판을 세정 챔버내로 인입하는 단계;
    상기 세정 챔버내로 오존가스 및 초순수 증기를 인입하여 상기 유기물성 잔여물을 제거하는 단계; 및
    상기 유기물성 잔여물이 제거된 상기 반도체기판을 상기 세정 챔버내로 부터 인출하는 단계를 포함하는 반도체기판의 세정방법.
  9. 제 8 항에 있어서,
    상기 평탄화된 물질막 하부에 텅스텐막이 배치된 것을 특징으로 하는 반도체기판의 세정 방법.
  10. 삭제
  11. 제 8 항에 있어서,
    상기 평탄화된 물질막이 텅스텐막인 것을 특징으로 하는 반도체기판의 세정 방법.
  12. 제 8 항에 있어서,
    상기 평탄화된 물질막이 텅스텐막이고, 상기 평탄화된 물질막 하부에 다른 텅스텐막이 배치된 것을 특징으로 하는 반도체기판의 세정 방법.
  13. 삭제
  14. 제 8 항에 있어서,
    상기 오존가스의 농도는 10ppm 내지 100000ppm 인 것을 특징으로 하는 반도체기판의 세정방법.
  15. 제 8 항에 있어서,
    상기 세정챔버내의 온도는 80℃ 내지 150℃ 인것을 특징으로 하는 반도체기판의 세정방법.
  16. 화학적기계적 연마공정으로 평탄화된 물질막을 최상부에 갖고, 텅스텐막을 포함하며, 상기 물질막 상에 유기물성 잔여물 및 잔류 슬러리를 갖는 반도체기판을 세정 챔버내로 인입하는 단계;
    상기 세정 챔버내로 오존가스, 초순수 증기 및 불화수소 가스를 인입하여 상기 유기물성 잔여물 및 상기 잔류 슬러리를 동시에 제거하는 단계; 및
    상기 유기물성 잔여물 및 상기 잔류 슬러리가 제거된 상기 반도체기판을 상기 세정 챔버내로 부터 인출하는 단계를 포함하는 반도체기판의 세정방법.
  17. 제 8 항에 있어서,
    상기 반도체기판을 상기 세정 챔버로 부터 인출한 후에,
    상기 반도체기판을 초순수를 사용하여 린스하는 단계를 더 포함하는 것을 특징으로 하는 반도체기판의 세정방법.
KR10-2002-0030416A 2002-05-30 2002-05-30 반도체기판의 세정방법 Expired - Fee Related KR100467016B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0030416A KR100467016B1 (ko) 2002-05-30 2002-05-30 반도체기판의 세정방법
US10/421,740 US7318870B2 (en) 2002-05-30 2003-04-24 Method of cleaning semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030416A KR100467016B1 (ko) 2002-05-30 2002-05-30 반도체기판의 세정방법

Publications (2)

Publication Number Publication Date
KR20030092675A KR20030092675A (ko) 2003-12-06
KR100467016B1 true KR100467016B1 (ko) 2005-01-24

Family

ID=29578195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030416A Expired - Fee Related KR100467016B1 (ko) 2002-05-30 2002-05-30 반도체기판의 세정방법

Country Status (2)

Country Link
US (1) US7318870B2 (ko)
KR (1) KR100467016B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050110470A (ko) * 2004-05-19 2005-11-23 테크노세미켐 주식회사 반도체 기판용 세정액 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
JP5278549B2 (ja) * 2009-06-26 2013-09-04 株式会社Ｓｕｍｃｏ シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
CA2741212C (en) 2011-05-27 2020-12-08 Ibm Canada Limited - Ibm Canada Limitee Automated self-service user support based on ontology analysis
CA2767676C (en) 2012-02-08 2022-03-01 Ibm Canada Limited - Ibm Canada Limitee Attribution using semantic analysis
US9449841B2 (en) * 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean
CN105336690B (zh) * 2014-06-27 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152203A (ja) * 1991-11-29 1993-06-18 Chlorine Eng Corp Ltd 基板処理方法および処理装置
KR940007053A (ko) * 1992-09-01 1994-04-26 리로이 휘테커 뉴클레오사이드의 아노머화 방법
KR980005766A (ko) * 1996-06-29 1998-03-30 김주용 웨이퍼 세정 방법
KR19990000064A (ko) * 1997-06-02 1999-01-15 김영환 반도체 소자의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080834B2 (ja) * 1994-03-30 2000-08-28 株式会社東芝 半導体基板洗浄処理装置
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
JP3160205B2 (ja) * 1996-09-02 2001-04-25 科学技術振興事業団 半導体装置の製造方法およびその製造装置
US7404863B2 (en) * 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
EP0932190A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching the tungsten silicide layer in the gate conductor stack formation
JP3415549B2 (ja) * 1999-03-15 2003-06-09 松下電器産業株式会社 電子デバイスの洗浄方法及びその製造方法
JP2000311880A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 半導体装置の洗浄方法
EP1212151A4 (en) * 1999-07-23 2005-08-17 Semitool Inc METHOD AND APPARATUS FOR PROCESSING A WORKPIECE, FOR EXAMPLE A SEMICONDUCTOR WAFER
TW471057B (en) * 2000-06-09 2002-01-01 Macronix Int Co Ltd Method for reducing dishing effect during chemical mechanical polishing
JP3875456B2 (ja) * 2000-06-29 2007-01-31 株式会社東芝 洗浄方法および洗浄装置
US6558477B1 (en) * 2000-10-16 2003-05-06 Micron Technology, Inc. Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas
TW479289B (en) * 2001-04-24 2002-03-11 United Microelectronics Corp Method to remove contaminant on wafer surface after chemical mechanical polishing
JP2003115576A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
KR100442869B1 (ko) * 2002-02-02 2004-08-02 삼성전자주식회사 반도체 기판 세정공정용 반도체 제조장치 및 그를 이용한반도체 기판 세정공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152203A (ja) * 1991-11-29 1993-06-18 Chlorine Eng Corp Ltd 基板処理方法および処理装置
KR940007053A (ko) * 1992-09-01 1994-04-26 리로이 휘테커 뉴클레오사이드의 아노머화 방법
KR980005766A (ko) * 1996-06-29 1998-03-30 김주용 웨이퍼 세정 방법
KR19990000064A (ko) * 1997-06-02 1999-01-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US7318870B2 (en) 2008-01-15
US20030221705A1 (en) 2003-12-04
KR20030092675A (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
US7670891B2 (en) Method of manufacturing semiconductor device
KR100505044B1 (ko) 세정액 및 이를 이용한 반도체 장치의 세정방법
US6838330B2 (en) Method of forming a contact hole of a semiconductor device
CN1249795C (zh) 半导体装置的制造方法
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
KR100467016B1 (ko) 반도체기판의 세정방법
JP4282616B2 (ja) 半導体装置の製造方法
CN101819931A (zh) 制造半导体装置的方法
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
JP2008060383A (ja) 半導体装置の製造方法
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
KR100666380B1 (ko) 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
US6452273B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR100247930B1 (ko) 세정용액및이를이용한세정방법
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100639205B1 (ko) 반도체 소자의 제조방법
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법
JP2005191512A (ja) 半導体装置の製造方法
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법
JP2001176839A (ja) 半導体装置の製造方法
US6472270B1 (en) Elimination of voids at the oxide/silicon interface in trench-based structures
KR20020076563A (ko) 반도체 웨이퍼의 세정 방법
JPH0513386A (ja) 半導体装置の製造方法
KR19990059077A (ko) 반도체 소자 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020530

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040326

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee