KR19990000064A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19990000064A KR19990000064A KR1019970022707A KR19970022707A KR19990000064A KR 19990000064 A KR19990000064 A KR 19990000064A KR 1019970022707 A KR1019970022707 A KR 1019970022707A KR 19970022707 A KR19970022707 A KR 19970022707A KR 19990000064 A KR19990000064 A KR 19990000064A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- gas
- acid solution
- amorphous silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000243 solution Substances 0.000 claims abstract description 27
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 25
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 15
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910021642 ultra pure water Inorganic materials 0.000 claims abstract description 13
- 239000012498 ultrapure water Substances 0.000 claims abstract description 13
- 239000007864 aqueous solution Substances 0.000 claims abstract description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005406 washing Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005108 dry cleaning Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 241000195940 Bryophyta Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 235000011929 mousse Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판의 게이트산화막 상부에 포스포러스(phosphorus) 도핑된 비정질실리콘막을 형성한 다음, 오존가스와 무수 HF가스, 초순수증기의 혼합케미컬 또는 불산수용액과, 초산수용액, 질산수용액이 혼합된 수용액을 이용한 세정공정으로 비정질실리콘막의 표면을 거칠게 하여 표면적을 증대시킨 후, 전표면에 텅스텐실리사이드막을 형성하고 패턴닝하여 게이트전극을 형성함으로서 동일한 두께의 게이트전극에 있어서 보다 낮은 콘택저항을 갖게 하는 기술에 관한 것이다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 게이트산화막 상부에 포스포러스(phosphorus)가 도핑된 비정질실리콘막을 형성한 다음, 습식 혼합수용액 또는 건식 케미컬을 이용한 세정공정으로 표면적이 증가된 비정질실리콘막을 형성한 후 텅스텐실리사이드막을 형성하고 패터닝하여 게이트전극을 형성함으로써 콘택저항이 낮은 게이트전극을 형성하는 기술에 관한 것이다.
일반적으로, 종래의 게이트전극으로 이용되는 텅스텐폴리사이드막은 도핑된 비정질실리콘막을 증착 후 불산계의 수용액을 이용하여 자연산화막만을 제거함으로서 후속 공정의 텅스텐 실리사이드막 증착 후 콘택저항을 개선시키게 된다.
그러나, 콘택저항을 보다 더 낮추지 못하여 후속 공정의 일정 두께를 갖는 게이트전극에 있어서 더 낮은 콘택저항을 얻는데는 한계가 있는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 게이트산화막 상부에 포러포러스가 도핑된 비정질실리콘막을 형성한 다음, 텅스텐실리사이드막을 형성하기 전에 혼합된 습식 수용액 또는 건식 케미컬을 이용한 세정공정으로 비정질실리콘막의 표면을 거칠게 하여 표면적을 증가시킨 후 텅스텐 실리사이드막을 형성하고 패터닝하여 게이트전극을 형성함으로써 동일한 두께의 게이트전극에 있어서 보다 낮은 콘택저항을 갖게하는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 소자의 제조공정도.
도 2는 본 발명에 다른 실시예에 따른 반도체 소자의 제조공정도.
*도면의 주요부분에 대한 부호의 설명*
11,31:반도체 기판13,33:필드산화막
15:희생산화막17,35:게이트산화막
19,47:비정질실리콘막21,49:텅스텐실리사이드막
23,37:게이트전극39:제1절연막
41:제2절연막43:콘택홀
45:산화막스페이서
상기 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 소자의 제조방법은 반도체 기판에 필드산화막과 희생산화막을 순차적으로 형성하는 공정과, 상기 희생산화막을 세정공정으로 제거한 다음, 게이트산화막을 형성하는 공정과, 상기 게이트산화막 상부에 도핑된 비정질실리콘막을 형성하는 공정과, 상기 비정실리콘막을 혼합된 수용액 또는 건식 케미컬을 이용한 세정공정으로 표면적을 증대시킨 비정질 실리콘막을 형성하는 공정과, 상기 구조의 전표면에 텅스텐실리사이드막을 형성하는 공정과, 식각마스크를 이용하여 상기 게이트산화막이 노출될때까지 식각하여 텅스텐 실리사이드막패턴과 비정질실리콘막패턴을 구비하는 게이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상부체 필드산화막과 게이트산화막, 게이트전극을 순차적으로 형성하는 공정과, 상기 구조의 전표면에 제1절연막과 제2절연막을 순차적으로 형성하는 공정과, 콘택용 식각마스크를 이용하여 반도체 기판이 노출될때까지 식각하여 제2절연막패턴과 제1절연막패턴을 구비하는 콘택홀을 형성하는 공정과, 상기 제2절연막패턴 측벽에 산화막 스페이서를 형성하는 공정과, 상기 구조의 전표면에 도핑된 비정질실리콘막을 형성하는 공정과, 상기 비정질실리콘막에 혼합된 수용액 또는 건식 케미컬을 이용한 세정공정으로 표면적을 증대시키는 비정질실리콘막을 형성하는 공정과, 상기 구조의 전표면에 텅스텐실리사이드막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(11)에 상부에 100~150Å 두께의 패드산화막(도시 않됨)과 1000~2000Å 두께의 질화막(도시 않됨)을 순차적으로 형성한 다음, 감광막패턴(도시않됨)을 형성한다.
다음, 상기 감광막패턴을 마스크로 플라즈마 식각방법을 이용하여 질화막패턴을 형성한 다음, 3000~3500Å 두께의 필드산화막(13)을 형성하고 상기 감광막과 질화막을 제거한다.
그 다음, 상기 반도체 기판(11) 상부에 형성되어 있는 패드산화막을 세정공정으로 제거한 다음, 100~300Å 두께의 희생산화막(15)을 형성한다.(도 1a 참조)
다음, 상기 희생산화막(15)을 세정공정으로 제거한 다음, 50~100Å 두께의 게이트산화막(17)을 열산화 공정으로 형성한다.
그 다음, 상기 게이트산화막(17) 상부에 500~1000Å 두께의 포스포러스가 도핑된 비정질실리콘막(19)을 형성한다.(도 1b 참조)
다음, 상기 비정질실리콘막(19)의 표면을 세정공정으로 거칠게하여 표면적을 증가시킨 비정질실리콘막(19)을 형성한다.
여기서, 상기 세정공정은 오존가스 2~4lpm, 무수 HF가스 50~100sccm, 초순수증기 5~15lpm의 혼합 케미을 5~10초간 흘려주어 세정하게 된다.
이때, 상기 오존가스에 의해 형성된 산화막(도시 않됨)과 비정질실리콘막(19)에서 무수 HF가스와 초순수증기의 식각작용으로 비정질실리콘막(19)이 식각되는데, 상기 비정질실리콘막(19)에 포스포러스가 도핑되어 있으므로 도핑된 부분은 오존가스에 의해 형성된 산화막과 동일 구조를 갖게되어 무수 HF가스와 초순수증기에 의한 식각반응시 도핑되지 않은 부분 보다 더 빠르게 식각된다.
상기와 같이, 포스포러스가 도핑된 부분은 식각이 빠르고 포스포러스가 도핑되지 않은 부분은 식각이 느리게 되어 포스포러스가 도핑된 비정질실리콘막(19)의 표면이 식각차에 따른 표면거칠기가 증가되어 결국 표면적이 증가되는 효과를 유발한다.
또한, 표면적이 증가되는 특성은 습식용액인 질산과, 초산, 불산의 혼합수용액에서도 나타나는데, 질용액의 특성은 상기 오존가스의 특성과 유사하며, 불산용액의 특성은 무수 HF가스와 초순수증기의 특성과 유사하고, 초산은 상기 질산용액과 초산용액의 작용을 완충시켜 주어 오존가스와 무수 HF가스, 초순수증기의 혼합케미컬의 세정효과와 동일한 효과를 얻게 된다.
즉, 상기 혼합된 수용액에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하게 된다.(도 1c 참조)
그 다음, 상기 비정질실리콘막(19)에 상기 세정공정을 진행한 후 시간격차없이 열처리 공정으로 500~1000Å 두께의 텅스텐실리사이드막(21)을 형성한다.
여기서, 상기 텅스텐실리사이드막(21)과 비정질실리콘막(19)의 콘택에서의 콘택저항식은 다음과 같다.
ρC=RC*AC
이때, 상기 ρC는 콘택비저항, RC는 콘택저항, AC는 콘택면적이다.
상기 콘택저항 RC는 콘택면적 AC에 반비례하므로, 콘택저항은 콘택면적이 증가하면 감소함을 알 수 있다.(도 1d 참조)
다음, 상기 텅스텐실리사이드막(21)을 식각마스크로 게이트산화막(17)이 노출될때까지 식각하여 텅스텐실리사이드막(21)패턴과 비정질실리콘막(19) 패턴을 구비하는 게이트전극(23)을 형성함으로써 동일 두께의 게이트전극에 있어서 낮은 콘택저항의 특성을 갖게 된다.(도 1e 참조)
도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(31) 기판 상부에 필드산화막(33)과 게이트산화막(35), 게이트전극(37)을 순차적으로 형성한다.
다음, 상기 구조의 전표면에 제1절연막(39)과 제2절연막(41)을 순차적으로 형성한 다음, 콘택마스크를 이용하여 반도체 기판(31)이 노출될때까지 식각하여 제2절연막(41)과 제1절연막(39) 패턴이 구비되는 콘택홀(43)을 형성한다.
그 다음, 상기 제2절연막(41) 패턴 측벽에 산화막 스페이서(45)을 형성한다.
다음, 상기 구조의 전표면에 포스포러스가 도핑된 비정질실리콘막(47)을 형성한 다음, 세정공정으로 표면적이 증가된 비정질실리콘막(47)을 형성한다.
여기서, 상기 세정공정은 오존가스 2~4lpm, 무수 HF가스 50~100sccm, 초순수증기 5~15lpm을 혼합 케미컬을 5~10초간 흘려주어 세정하게 된다.
또한, 상기 세정공정은 오존가스 1~5lpm, 무스 HF가스 50~100sccm, 초순수증기 10~100lpm의 혼합가스를 흘려주어 건식 세정하여도 무방하다.
이때, 상기 오존가스에 의해 형성된 산화막(도시 않됨)과 비정질실리콘막(47)은 무수 HF가스와 초순수증기의 식각작용으로 식각되어 비정질실리콘막(47)이 식각되는데, 상기 비정질실리콘막(47)에 포스포러스가 도핑되어 있으므로 도핑된 부분은 오존가스에 의해 형성된 산화막과 동일 구조를 갖게되어 무수 HF가스와 초순수증기에 의한 식각반응시 도핑되지 않은 부분 보다 더 빠르게 식각된다.
상기와 같이, 포스포러스가 도핑된 부분은 식각이 빠르고, 포스포러스가 도핑되지 않은 부분은 식각이 느리게 되어 포스포러스가 도핑된 비정질실리콘막(47)의 표면이 식각차에 따른 표면거칠기가 증가되어 결국 표면적이 증가되는 효과를 유발한다.
또한, 표면적이 증가되는 특성은 습식용액인 질산과, 초산, 불산의 혼합수용액에서도 나타나는데, 질산용액의 특성은 상기 오존가스의 특성과 유사하며, 불산용액의 특성은 무수 HF가스와 초순수증기의 특성과 유사하고, 초산은 상기 질산용액과 초산용액의 작용을 완충시켜 주어 오존가스와 무수 HF가스, 초순수증기의 혼합케미컬의 세정효과와 동일한 효과를 얻게 된다.
즉, 상기 혼합된 수용액에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하게 된다.
그 다음, 상기 비정질실리콘막(47)에 상기 세정공정을 진행한 후 시간격차없이 열처리 공정으로 500~1000Å 두께의 텅스텐실리사이드막(49)을 형성하여 본 발명의 제조공정을 완료한다.
상기한 바와 같이 본 발명에 따르면, 게이트산화막 상부에 포스포러스가 도핑된 비정질실리콘막을 형성한 다음, 습식 혼합수용액 또는 건식 혼합케미컬을 이용한 세정공정으로 표면적이 증가된 비정질실리콘막을 형성하고 텅스텐실리사이드막의 게이트전극을 형성함으로써 동일한 두께의 게이트전극에 있어서 종래보다 더 낮은 콘택저항을 갖는 텅스텐 실리사이드막의 게이트전극을 형성하는 이점이 있다.
Claims (17)
- 반도체 기판에 필드산화막과 희생산화막을 순차적으로 형성하는 공정과,상기 희생산화막을 세정공정으로 제거한 다음, 게이트산화막을 형성하는 공정과,상기 게이트산화막 상부에 도핑된 비정질실리콘막을 형성하는 공정과,상기 비정질실리콘막을 혼합된 수용액 또는 게미컬을 이용한 세정공정으로 표면적을 증대시킨 비정질 실리콘막을 형성하는 공정과,상기 구조의 전표면에 텅스텐실리사이드막을 형성하는 공정과,식각마스크를 이용하여 상기 게이트산화막이 노출될때까지 식각하여 텅스텐 실리사이드막패턴과 비정질실리콘막패턴을 구비하는 게이트전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 비정질실리콘막은 500~1000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 비정질실리콘막의 세정공정은 오존가스 2~4lpm, 무수 HF가스 50~100sccm, 초순수증기 5~15lpm의 혼합 케미컬을 5~10초간 흘려주어 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 비정질실리콘막의 세정공정은 불산수용액과, 초산수용액, 질산수용액이 혼합된 수용액을 이용하여 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 혼합된 케미컬에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 혼합된 수용액에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 텅스텐실리사이드막은 500~1000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 잔류하는 산화막을 무수 HF가스, 불산수용액으로 제거하는 세정공정 후에 시간격차 없이 텅스텐실리사이드막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 잔류하는 산화막을 무수 HF가스, 불산수용액으로 제거하는 세정공정 후에 시간격차 없이 텅스텐실리사이드막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체 기판 상부에 필드산화막과 게이트산화막, 게이트전극을 순차적으로 형성하는 공정과,상기 구조의 전표면에 제1절연막과 제2절연막을 순차적으로 형성하는 공정과,콘택용 식각마스크를 이용하여 반도체 기판이 노출될때까지 식각하여 제2절연막패턴과 제1절연막패턴을 구비하는 콘택홀을 형성하는 공정과,상기 제2절연막패턴 측벽에 산화막 스페이서를 형성하는 공정과,상기 구조의 전표면에 도핑된 비정질실리콘막을 형성하는 공정과,상기 비정질실리콘막에 혼합된 수용액 또는 케미컬을 이용한 세정공정으로 표면적을 증대시키는 비정질실리콘막을 형성하는 공정과,상기 구조의 전표면에 텅스텐실리사이드막을 형성하는 공정을 포함하는 특징으로 하는 반도체 소자의 제조방법.
- 제10항에 있어서, 상기 세정공정은 오존가스 2~4lpm, 무수 HF가스 50~100sccm, 초순수증기 5~15lpm의 혼합 케미컬을 5~10초간 흘려주어 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제10항에 있어서, 상기 세정공정은 불산수용액과, 초산수용액, 질산수용액이 혼합된 수용액을 이용하여 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제11항에 있어서, 상기 혼합된 케미컬에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제12항에 있어서, 상기 혼합된 수용액에 의해 세정공정 후 잔류하는 산화막을 무수 HF가스와 초순수증기에 의한 세정공정 또는 불산수용액에 의한 세정공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제13항에 있어서, 상기 잔류하는 산화막을 무수 HF가스, 불산수용액으로 제거하는 세정공정 후에 시간격차 없이 텅스텐실리사이드막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제14항에 있어서, 상기 잔류하는 산화막을 무수 HF가스, 불산수용액으로 제거하는 세정공정 후에 시간격차 없이 텅스텐실리사이드막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제10항에 있어서, 상기 세정공정은 오존가스 1~5lpm, 무수 HF가스 50~100sccm, 초순수증기 10~100lpm의 혼합가스를 흘려주어 건식세정하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022707A KR100244790B1 (ko) | 1997-06-02 | 1997-06-02 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022707A KR100244790B1 (ko) | 1997-06-02 | 1997-06-02 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990000064A true KR19990000064A (ko) | 1999-01-15 |
| KR100244790B1 KR100244790B1 (ko) | 2000-03-02 |
Family
ID=19508348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970022707A KR100244790B1 (ko) | 1997-06-02 | 1997-06-02 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244790B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467016B1 (ko) * | 2002-05-30 | 2005-01-24 | 삼성전자주식회사 | 반도체기판의 세정방법 |
-
1997
- 1997-06-02 KR KR1019970022707A patent/KR100244790B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467016B1 (ko) * | 2002-05-30 | 2005-01-24 | 삼성전자주식회사 | 반도체기판의 세정방법 |
| US7318870B2 (en) | 2002-05-30 | 2008-01-15 | Samsung Electronics Co., Ltd. | Method of cleaning semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100244790B1 (ko) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475272B1 (ko) | 반도체소자 제조방법 | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| KR20000003963A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3228230B2 (ja) | 半導体装置の製造方法 | |
| US7547639B2 (en) | Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector | |
| KR19990053744A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| JP4283017B2 (ja) | 半導体装置の製造方法 | |
| KR100244790B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| KR100280811B1 (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR0137543B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR100341593B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH09260609A (ja) | 半導体記憶装置の製造方法 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR0150668B1 (ko) | 반도체 소자 제조방법 | |
| KR20010056249A (ko) | 반도체장치의 다층막 패턴 형성방법 | |
| KR100386613B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001237415A (ja) | 半導体装置の製造方法 | |
| KR100404219B1 (ko) | 반도체소자및제조방법 | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| KR100256801B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR960002102B1 (ko) | 폴리사이드 게이트 전극 제조방법 | |
| KR0136930B1 (ko) | 반도체 메모리장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |