KR100464657B1 - 이중 스토리지노드 콘택플러그 형성방법 - Google Patents
이중 스토리지노드 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR100464657B1 KR100464657B1 KR10-2003-0008269A KR20030008269A KR100464657B1 KR 100464657 B1 KR100464657 B1 KR 100464657B1 KR 20030008269 A KR20030008269 A KR 20030008269A KR 100464657 B1 KR100464657 B1 KR 100464657B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node contact
- forming
- contact plug
- type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000009977 dual effect Effects 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 40
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 이중 스토리지노드 콘택플럭그 형성방법을 개시한다. 개시된 발명 은, 반도체기판상에 게이트와 그 측면에 게이트스페이서를 형성한후 상기 전체 구조의 상면에 제1층간산화막을 형성한후 이를 선택적으로 제거하여 상기 게이트스페이서사이의 반도체기판부분을 노출시키는 단계; 상기 노출된 반도체기판부분상에 비트라인 연결용 콘택플러그와 스토리지노드 연결용 콘택플러그를 형성하는 단계; 상기 비트라인 연결용 콘택플러그상에 비트라인을 형성한후 전체 구조의 상면에 제2층간산화막을 형성하는 단계; 상기 제2층간산화막을 선택적으로 제거하여 상기 비트라인사이의 스토리지노드 연결용 콘택플러그상면을 노출시키는 제1 스토리지노드 콘택홀을 형성하는 단계; 상기 제1스토리지노드콘택홀측면에 스토리지노드스페이서를 형성하는 단계; 상기 제1스토리지노드 콘택홀아래의 스토리지노드 연결용 콘택플러그상에 라인타입의 제1스토리지노드 콘택플러그를 형성하는 단계; 상기 라인타입의 제1스토리지노드 콘택플러그를 포함한 전체 구조의 상면에 식각정지막을 형성한후 이를 선택적으로 제거하여 상기 홀타입의 제1스토리지노드 콘택플러그상면을 노출시키는 제2스토리지노드 콘택홀을 형성하는 단계; 및 상기 제2스토리지노드 콘택홀아래의 라인타입의 제1스토리지노드 콘택플러그상에 홀타입의 제2스토리지노드 콘택플러그를 형성하는 단계를 포함하여 구성된다.
Description
본 발명은 반도체소자의 스토리지노드콘택 플러그 형성방법에 관한 것으로서, 보다 상세하게는 스토리지노드 콘택마스크의 얼라인문제와 스토리지노드 콘택플러그용 폴리실리콘과 게이트간의 자기정렬 콘택불량을 개선하고 스토리지노드콘택 하부 CD를 확보할 수 있는 이중 스토리지노드 콘택플러그 형성방법에 관한 것이다.
반도체소자의 집적도 향상을 높이기 위해 미세공정 기술이 요구됨에 따라 더욱더 정교한 공정제어가 필요하게 되었다.
현재 0.117 μm 이하 기술개발에 있어서, 스토리지노드콘택 형성방법은 크게 라인타입의 자기정렬 콘택공정을 기본으로 하여 홀타입의 자기정렬콘택방법을 평가하고 있는 실정이다. 즉, 디자인룰이 작아짐에 따라 스토리지노드 콘택마스크 얼라인문제와 스토리지노드콘택 하부 프로파일 CD확보가 어려운 상황에서 라인타입의 자기정렬콘택 공정이 선호되지만, 후속공정인 스토리지노드 CMP 공정과 스토리지노드 식각 공정에서 도 1a에서와 같이 스토리지노드와 비트라인간 자기정렬콘택 불량 문제가 발생하고 있다.
따라서, 스토리지노드콘택 홀타입 자기정렬콘택공정이 이를 억제하기 위하여 평가되고 있지만 이 방법의 큰 단점으로는, 첫 번째로 스토리지노드콘택마스크 얼라인문제이고, 두 번째로는 도 1b에서와 같이 스토리지노드콘택 플러그용 폴리실리콘층과 게이트간의 자기정렬콘택 불량에 의한 쇼트문제이며, 세 번째로는 스토리지노드콘택 하부CD를 확보해야 하는 문제를 안고 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 라인타입의 자기정렬콘택공정시의 스토리지노드와 비트라인간의 브릿지 문제와 홀타입의 자기정렬콘택공정에 의한 스토리지노드콘택과 게이트라인간의 자기정렬콘택 불량을 효과적으로 억제할 수 있는 이중 스토리지노드 콘택플러그 형성방법을 제공함에 그 목적이 있다.
도 1a는 종래기술에 따른 반도체소자의 스토리지노드 콘택플러그 형성시에 스토리지노드와 비트라인간의 불량현상을 보여 주는 단면사진 (라인타입 자기정렬 콘택 의 경우),
도 1b는 종래기술에 따른 반도체소자의 스토리지노드 콘택플러그와 게이트 라인간의 불량현상을 보여 주는 단면사진 (홀 타입의 자기정렬콘택의 경우),
도 2a 내지 도 2f는 본 발명에 따른 이중 스토리지노드 콘택플러그 형성방법 을 설명하기 위한 공정단면도.
[도면부호의설명]
21 : 반도체기판 23 : 트렌치소자분리막
25 : 게이트전극 27, 37 : 하드마스크층
29 : 게이트스페이서 31 : 제1층간산화막
33a : 비트라인연결용 콘택플러그 33b : 스토리지노드연결용 콘택플러그
35 : 비트라인 39 : 비트라인스페이서
41 : 제2층간산화막 43 : 제1스토리지노드 콘택홀
45 : 스토리지노드 스페이서 47 : 제1폴리실리콘층
47b : 제1스토리지노드 콘택플러그 49 : 식각정지막
51 : 반사방지막 53 : 감광막패턴
55 : 제2스토리지노드콘택홀 57 : 제2스토리지노드콘택플러그
상기 목적을 달성하기 위한 본 발명에 따른 이중 스토리지노드 콘택플럭그 형성방법은,
반도체기판상에 게이트와 그 측면에 게이트스페이서를 형성하는 단계;
상기 전체 구조의 상면에 제1층간산화막을 형성한후 이를 선택적으로 제거하여 상기 게이트스페이서사이의 반도체기판부분을 노출시키는 단계;
상기 노출된 반도체기판부분상에 비트라인 연결용 콘택플러그와 스토리지노드 연결용 콘택플러그를 형성하는 단계;
상기 비트라인 연결용 콘택플러그상에 비트라인을 형성한후 전체 구조의 상면에 제2층간산화막을 형성하는 단계;
상기 제2층간산화막을 선택적으로 제거하여 상기 비트라인사이의 스토리지노드 연결용 콘택플러그상면을 노출시키는 제1 스토리지노드 콘택홀을 형성하는 단계;
상기 제1스토리지노드콘택홀측면에 스토리지노드스페이서를 형성하는 단계;
상기 제1스토리지노드 콘택홀아래의 스토리지노드 연결용 콘택플러그상에 라인타입의 제1스토리지노드 콘택플러그를 형성하는 단계;
상기 라인타입의 제1스토리지노드 콘택플러그를 포함한 전체 구조의 상면에 식각정지막을 형성한후 이를 선택적으로 제거하여 상기 홀타입의 제1스토리지노드 콘택플러그상면을 노출시키는 제2스토리지노드 콘택홀을 형성하는 단계; 및
상기 제2스토리지노드 콘택홀아래의 라인타입의 제1스토리지노드 콘택플러그상에 홀타입의 제2스토리지노드 콘택플러그를 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 이중 스토리지노드 콘택플럭그 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 이중 스토리지노드 콘택플럭그 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 이중 스토리지노드 콘택플럭그 형성방법에 대해 설명하면, 도 2a에 도시된 바와같이, 먼저 반도체기판(21)내에 트렌치소자분리막(23)을 형성한후 게이트전극(25), 하드마스크층(27)과 이들 측면에 절연막스페이서(29)를 형성한다.
그다음, 전체 구조의 상면에 제1층간산화막(31)을 증착한후 이를 선택적으로 제거하여 상기 절연막스페이서(29)사이의 반도체기판(21)부분을 노출시키는 플러그콘택홀(미도시)을 형성한다.
이어서, 상기 플러그콘택홀(미도시)내에 비트라인 연결용 콘택플러그(33a)와 스토리지노드 연결용 콘택플러그(33b)을 동시에 형성한다.
그다음, 상기 비트라인 연결용 콘택플러그(33a)상에 비트라인(35) 및 비트라인 하드마스크층(37)을 형성한후 비트라인 하드마스크층(37)과 비트라인(35)측면에 절연막스페이서(39)을 형성한다.
이어서, 상기 전체 구조의 상면에 제2층간산화막(41)을 증착한후 이를 자기정렬콘택에 의해 선택적으로 제거하여 상기 절연막스페이서(39)사이의 스토리지노드 연결용 콘택플러그(33b) 상면을 노출시키는 제1스토리지노드콘택홀(43)을 형성한다.
그다음, 상기 스토리지노드콘택홀(43)표면을 포함한 제2층간산화막(41)상에 스토리지노드 스페이서용 질화막을 증착한후 이방성 건식각에 의해 선택적으로 제거하여 상기 절연막스페이서(39)표면에 스토리지노드 스페이서(45)를 형성한다. 이때, 상기 스토리지노드 스페이서(45) 형성시에 상기 스토리지노드 연결용 콘택플러그(33b)상면이 드러나게 된다. 이때, 상기 스토리지노드 스페이서 물질로는 질화막 대신에 PE-TEOS, LP-TEOS 등의 산화막 계열의 물질을 이용할 수도 있다.
이어서, 도 2b에 도시된 바와같이, 상기 전체 구조의 상면에 상기 스토리지노드콘택홀(43)을 충분히 매립할 정도의 두께로 라인타입의 제1스토리지노드 콘택플러그용 폴리실리콘층(47)을 증착한다.
그다음, 도 2c에 도시된 바와같이, 상기 폴리실리콘층(47)을 에치백하여 상기 제2층간산화막(41)위에 폴리실리콘층이 잔존하지 않을 정도로 적정수준까지 상기 폴리실리콘층(47)을 제거한다.
이어서, 도 2d에 도시된 바와같이, 라인타입의 제1스토리지노드 콘택플러그용 폴리실리콘층패턴(47a)을 분리시키기 위하여 상기 제1스토리지노드 콘택플러그용 폴리실리콘층패턴(47a)을 CMP하여 라인타입의 제1스토리지노드 콘택플러그(47b)를 형성한다.
그다음, 도 2e에 도시된 바와같이, 상기 라인타입의 제1 스토리지노드 콘택플러그(47b)를 포함한 전체 구조의 상면에 약 500Å 이상 두께의 스토리지노드 식각정지용 질화막(49)과 반사반지막(51)을 차례로 적층한후 그 위에 감광물질을 도포한다.
이어서, 상기 감광물질층을 포토리소그라피공정기술에 의한 노광 및 현상공정을 거쳐 선택적으로 제거하여 상기 제1스토리지노드 콘택플러그(47b)부분상의 질화막(49)부분을 드러나도록 하는 감광막패턴(53)을 형성한다.
그다음, 상기 감광막패턴(53)을 마스크로 상기 질화막(49)을 선택적으로 제거하여 상기 라인타입의 제1 스토리지노드 콘택플러그(47b) 상면을 노출시키는 제2스토리지노드콘택홀(55)을 형성한다.
이어서, 상기 감광막패턴(53)을 제거한후 상기 제2스토리지노드콘택홀(55)을 포함한 질화막(49)상에 홀 타입의 제2스토리지노드 콘택플러그용 폴리실리콘층(미도시)을 증착한후 이를 에치백 또는 CMP에 의해 선택적으로 제거하여 홀 타입의 제2스토리지노드 콘택플러그(57)를 형성한다.
상기에서 설명한 바와같이, 본 발명에 따른 이중 스토리지노드 콘택플러그 형성방법에 의하면, 0.117 μm 이하의 초미세 기술개발에 있어서 스토리지노드 콘택플러그 형성공정을 완전하게 수행하므로써 라인타입의 자기정렬콘택공정에 의한 스토리지노드와 비트라인간의 브릿지 문제와 함께 홀타입의 자기정렬콘택공정에 의한 스토리지노드콘택과 게이트라인간의 자기정렬콘택 불량문제를 효과적으로 억제할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (6)
- 반도체기판상에 게이트와 그 측면에 게이트스페이서를 형성하는 단계;상기 전체 구조의 상면에 제1층간산화막을 형성한후 이를 선택적으로 제거하여 상기 게이트스페이서사이의 반도체기판부분을 노출시키는 단계;상기 노출된 반도체기판부분상에 비트라인 연결용 콘택플러그와 스토리지노드 연결용 콘택플러그를 형성하는 단계;상기 비트라인 연결용 콘택플러그상에 비트라인을 형성한후 전체 구조의 상면에 제2층간산화막을 형성하는 단계;상기 제2층간산화막을 선택적으로 제거하여 상기 비트라인사이의 스토리지노드 연결용 콘택플러그상면을 노출시키는 제1 스토리지노드 콘택홀을 형성하는 단계;상기 제1스토리지노드콘택홀측면에 스토리지노드스페이서를 형성하는 단계;상기 제1스토리지노드 콘택홀아래의 스토리지노드 연결용 콘택플러그상에 라인타입의 제1스토리지노드 콘택플러그를 형성하는 단계;상기 라인타입의 제1스토리지노드 콘택플러그를 포함한 전체 구조의 상면에 식각정지막을 형성한후 이를 선택적으로 제거하여 상기 홀타입의 제1스토리지노드 콘택플러그상면을 노출시키는 제2스토리지노드 콘택홀을 형성하는 단계; 및상기 제2스토리지노드 콘택홀아래의 라인타입의 제1스토리지노드 콘택플러그상에 홀타입의 제2스토리지노드 콘택플러그를 형성하는 단계를 포함하여 구성되는것을 특징으로하는 이중 스토리지노드 콘택플러그 형성방법.
- 제1항에 있어서, 상기 스토리지노드 스페이서 물질로는 질화막 또는 PE-TEOS, LP-TEOS 등의 산화막 계열의 물질을 이용하는 것을 특징으로하는 이중 스토리지노드 콘택플러그 형성방법.
- 제1항에 있어서, 상기 식각정지막은 질화막과 반사방지막의 적층구조로 이루어져 있는 것을 특징으로하는 이중 스토리지노드 콘택플러그 형성방법.
- 제3항에 있어서, 질화막은 500Å 이상 두께로 증착하는 것을 특징으로 하는 이중 스토리지노드 콘택플러그 형성방법.
- 제1항에 있어서, 상기 라인타입의 제1스토리지노드 콘택플러그를 형성하는 단계는;제1스토리지노드 콘택홀을 포함한 제2층간산화막상에 제1폴리실리콘층을 증착하는 단계와,상기 제1폴리실리콘층을 에치백공정과 CMP공정을 거쳐 라인타입의 제1스토리지노드 콘택플러그를 형성하는 단계로 구성되어 있는 것을 특징으로하는 이중 스토리지노드 콘택플러그 형성방법.
- 제1항에 있어서, 상기 홀타입의 제2스토리지노드 콘택플러그를 형성하는 단계는;제2스토리지노드 콘택홀을 포함한 식각정지막상에 제2폴리실리콘층을 증착하는 단계와,상기 제2폴리실리콘층을 에치백공정 또는 CMP공정을 거쳐 홀타입의 제2스토리지노드 콘택플러그를 형성하는 단계로 구성되어 있는 것을 특징으로하는 이중 스토리지노드 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0008269A KR100464657B1 (ko) | 2003-02-10 | 2003-02-10 | 이중 스토리지노드 콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0008269A KR100464657B1 (ko) | 2003-02-10 | 2003-02-10 | 이중 스토리지노드 콘택플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040072269A KR20040072269A (ko) | 2004-08-18 |
| KR100464657B1 true KR100464657B1 (ko) | 2005-01-03 |
Family
ID=37359846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0008269A KR100464657B1 (ko) | 2003-02-10 | 2003-02-10 | 이중 스토리지노드 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100464657B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950752B1 (ko) * | 2007-04-20 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| KR100855571B1 (ko) * | 2007-06-12 | 2008-09-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
-
2003
- 2003-02-10 KR KR10-2003-0008269A patent/KR100464657B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040072269A (ko) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743651B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| US6337275B1 (en) | Method for forming a self aligned contact in a semiconductor device | |
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100464657B1 (ko) | 이중 스토리지노드 콘택플러그 형성방법 | |
| KR100403329B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20040067021A (ko) | 반도체소자의 스토리지노드 콘택플러그 형성방법 | |
| KR100807114B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100363701B1 (ko) | 반도체 소자의 비트 라인 콘택 형성 방법 | |
| KR20010005303A (ko) | 자기정렬적인 콘택 형성방법 | |
| KR100755059B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| KR100721186B1 (ko) | 반도체 소자의 제조방법 | |
| KR100883137B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030077366A (ko) | 반도체 소자의 비트 라인 콘택홀 형성 방법 | |
| KR20040086691A (ko) | 반도체소자의 제조방법 | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20060002182A (ko) | 반도체소자의 형성방법 | |
| KR20010005229A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20040006500A (ko) | 반도체소자의 제조방법 | |
| KR20040059900A (ko) | 반도체의 극 미세 컨택 플러그 형성방법 | |
| KR20050002479A (ko) | 랜딩플러그 형성 방법 | |
| KR20010005109A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20040006475A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20020002922A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR20070036979A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20040084470A (ko) | 반도체소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030210 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20041130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20041222 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20041223 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20071120 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081125 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091126 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101125 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |