KR100463411B1 - 반도체디스플레이패널용 서지보호회로 - Google Patents
반도체디스플레이패널용 서지보호회로 Download PDFInfo
- Publication number
- KR100463411B1 KR100463411B1 KR10-2001-0031517A KR20010031517A KR100463411B1 KR 100463411 B1 KR100463411 B1 KR 100463411B1 KR 20010031517 A KR20010031517 A KR 20010031517A KR 100463411 B1 KR100463411 B1 KR 100463411B1
- Authority
- KR
- South Korea
- Prior art keywords
- surge protection
- electrode
- floating gate
- drain
- insulator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
서지보호장치는 절연체내에 삽입된 게이트전극, 상기 절연체 상의 소스전극과 드레인전극을 구비한다. 상기 소스전극과 드레인전극은 상기 게이트전극과 함께 각각 제1 및 제2 전기용량들을 형성한다. 반도체 아일랜드는 상기 절연체 상에 제공되어 상기 소스전극과 드레인전극 사이의 채널을 형성하고 상기 게이트전극과 함께 제3 전기용량을 형성한다. 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다 작다. 외부회로가 서지전위를 받을 때 저임피던스를 이루기 위하여 외부회로로 접속하기 위하여 상기 소스전극과 드레인전극이 채용된다.
Description
본 발명은 반도체장치의 서지보호회로에 관한 것으로, 보다 상세하게는, 능동 매트릭스액정디스플레이에 이용되는 반도체장치의 서지보호회로에 관한 것이다.
일본 공개특허공보 평11-119256호는 수직 및 수평 신호선들에 접속된 액정디스플레이소자의 TFT용 서지보호회로를 개시한다. 모든 스위칭 트랜지스터의 드레인은 수직신호선에 각각 접속되고, 모든 스위칭 트랜지스터의 게이트는 수평신호선에 각각 접속된다. 종래 기술의 서지보호회로는 수직선에 관련된 쌍방향 비선형회로의 제1 어레이(array)와 수평선에 관련된 쌍방향 비선형회로의 제2 어레이로 구성된다. 각 보호회로는 한 쌍의 제1 및 제2 박막트랜지스터들에 의하여 형성된다. 각 보호회로에 있어서, 제1 트랜지스터의 드레인과 게이트는 제2 트랜지스터의 소스도 접속된 기준전압단자에 함께 접속되고, 제2 트랜지스터의 드레인 및 게이트는 제1 트랜지스터의 소스도 접속된 관련 신호선에 함께 접속된다. 수직 및 수평신호선은 대응하는 패드단자에서 종료된다. 고전압의 정전에너지가 LCD어레이의 패드단자 상에 형성될 때, 관련된 트랜지스터들 중의 하나는 정전에너지에 대한 저임피던스의 경로를 제공하기 위하여 작동된다.
보호트랜지스터를 제조하는 동안, 마스크를 이용하여 게이트 영역의 부분이 노출되도록 게이트 절연체에 콘택트홀(스루홀)을 형성하고 드레인영역이 완성될 때 콘택트홀에 금속을 증착함으로써 드레인영역과 게이트영역 사이에 층간접촉이 이루어지도록 한다. 또는, 게이트 및 드레인영역들이 완성되고 콘택트홀이 그 사이에 제공된다. 화소전극용 투명전도막의 증착과 동시에 투명전도막이 증착될 때 게이트 및 드레인 영역은 콘택트홀을 통하여 접속된다.
최근, 마스크공정을 감소시켜 박막트랜지스터 어레이의 제조비용을 절감하는 연구가 수행되고 있다. 마스크공정은 드레인 및 게이트전극들 사이에 층간접촉을 이루기 위하여 이용되기 때문에, 종래 기술의 서지보호회로에는 이런 비용절감의 접근이 불가능하다.
일본 공개특허공보 평6-18924호에 의하면, 서지전압은 게이트-드레인의 층간접촉을 통하여 방전되기보다는 인접한 신호선의 드레인전극들 사이에 있는 경로를 통해 방전된다. 이것은 관련된 패드전극들 사이에 커패시터결합이 이루어지도록 몇 마이크로미터의 간격으로 신호선을 분리하기 때문에 이루어진다. 고전압의 정전서지가 발생될 때, 전위차가 인접한 신호선들 사이에서 발생되고, 서지는 커패시터의 경로를 통하여 스파크방전되어 모든 신호선은 동일한 전위로 된다. 그러나, 스파크의 발생은 서지전위를 방전하기 위하여 필요하기 때문에, 보호회로는 신뢰할 수 없다.
그러므로, 본 발명의 목적은 감소된 수의 제조공정으로 제조될 수 있는 서지보호트랜지스터를 제공하는 것이다.
도 1은 본 발명의 서지보호회로를 삽입한 제1 실시예의 액정디스플레이패널의 윗 평면도;
도 2는 본 발명의 서지보호트랜지스터의 평면도;
도 3은 도 2의 2-2선에 대한 단면도; 및
도 4 내지 도 7은 본 발명의 플로팅(floating)게이트 전계효과트랜지스터의 변형된 배열의 회로도이다.
*도면의 주요부분에 대한 부호의 설명
10, 12:패드전극
13:수평신호선
14:서지보호트랜지스터
15:플로팅게이트 전계효과트랜지스터
16:공통분권라인
20:공통기판
21:게이트전극
22:게이트절연체
23:반도체 아일랜드
24;소스전극
25:드레인전극
상기의 목적은 보호되어야 할 반도체장치에서 발생되는 서지전위(surge potential)에 대하여 저임피던스의 경로를 형성하는 구성으로 된 플로팅게이트전계효과트랜지스터의 구비에 의하여 달성된다.
본 발명의 제1 태양에 의하면, 절연체에 삽입된 게이트전극; 상기 절연체 상에 있으며, 게이트전극과 함께 제1 및 제2 전기용량들을 각각 형성하는 소스전극과 드레인전극; 및 상기 절연체 상에 있으며, 상기 소스전극과 드레인전극 사이에 채널영역을 형성하고, 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량의 어느 것보다도 작은 반도체 아일랜드를 포함하고, 상기 소스전극과 드레인전극은, 외부 회로가 서지전위(surge potential)를 받을 때 저임피던스의 경로를 형성하기 위하여 상기 외부회로에 접속하기에 적합하다.
제2 태양에 의하면, 본 발명은 다수의 서지보호장치를 포함한다. 다수의 서지보호장치의 각각은, 절연체 내에 삽입된 게이트전극과, 상기 절연체 상에 있으며, 게이트전극과 함께 제1 및 제2 전기용량들을 각각 형성하는 소스전극 및 드레인전극을 포함한다. 반도체 아일랜드는 상기 절연체 상에 형성되며, 상기 소스전극과 드레인전극 사이에 채널영역을 형성하며, 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다도 작다.
상기 패드전극들 중의 하나가 서지전위를 받을 때 인접한 서지보호장치들에 접속하기 위하여 상기 각 서지보호장치의 상기 소스전극 및 드레인 전극은 각각 상기 다수의 서지보호장치 중에 인접한 것들의 드레인전극 및 소스전극에 각각 접속되고 외부회로의 패드전극에 더 접속된다. 또한, 외부회로가 서지전위를 받을 때 접지 쪽으로 저임피던스의 경로를 이루기 위하여 상기 각 서지보호장치의 상기 소스전극 및 드레인 전극은 외부회로에 직렬로 접속된다.
제3 태양에 의하면, 본 발명은 반도체디스플레이패널장치용 서지보호회로를 제공한다. 상기 디스플레이장치는 다수의 제1 패드전극, 상기 다수의 제1 패드전극에 각각 접속되는 다수의 수직신호선, 다수의 제2 패드전극, 및 상기 수직신호선에 교차하는 다수의 수평신호선을 포함하고, 상기 수평신호선은 상기 다수의 제2 패드전극에 각각 접속된다. 상기 서지보호회로는 다수의 플로팅게이트 전계효과트랜지스터를 포함한다. 각 플로팅게이트 전계효과트랜지스터는 플로팅게이트전극, 소스전극 및 드레인전극을 구비하고, 상기 다수의 제1 패드전극의 하나 또는 상기 다수의 수직신호선의 하나가 서지전위를 받을 때 상기 인접한 플로팅게이트 전계효과트랜지스터와의 접속을 이루기 위하여 상기 각 트랜지스터의 소스전극과 드레인전극은 상기 다수의 플로팅게이트 트랜지스터들 중의 인접한 트랜지스터들의 드레인전극과 소스전극에 각각 접속되고 상기 다수의 제1 패드전극에 더 접속된다. 또는, 상기 다수의 제1 패드전극의 하나 또는 상기 다수의 수직신호선의 하나가 서지전위를 받을 때 접지 쪽으로 저임피던스의 경로를 이루기 위하여 상기 각 트랜지스터의 소스전극과 드레인전극은 상기 수직신호선에 각각 접속된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1에 있어서, 본 발명의 제1 실시예에 따른 능동 매트릭스LCD디스플레이패널을 나타낸다. 디스플레이패널은 수직신호선(11)에 각각 접속된 다수의 제1 패드전극(10) 및 수평신호선(13)에 각각 접속된 다수의 제2 패드전극(12)을 포함한다. 미도시된 스위칭 트랜지스터는 수직 및 수평 신호선의 교차점에 접속된다. 서지보호트랜지스터(14)는 하나의 트랜지스터의 드레인과 인접한 트랜지스터의 소스가 동일한 수직신호선에 함께 접속되도록 소스 및 드레인 전극이 인접한 수직신호선(11)에 접속된 플로팅게이트 전계효과트랜지스터이다. 스위칭 트랜지스터들의 드레인전극은 수직신호선에 접속되고 그들의 게이트전극은 수평신호선에 접속되기 때문에, 수직신호선은 드레인버스라인이라고 불리기도 하며 수평신호선은 게이트버스라인이라고도 불린다.
도 2 및 도 3은 트랜지스터의 게이트(21)가 게이트절연체(22)에 삽입된 공통유리기판(20) 상에서 제작된 대표적인 서지보호트랜지스터(14)를 나타낸다. 유리절연체(22) 상에는 비정질 실리콘의 반도체 아일랜드(23)가 있다. 트랜지스터의 소스전극(24)과 드레인전극(25)은 아일랜드(23)의 반대측에 형성되어 게이트(21)와 함께 채널전기용량"Cch"를 형성하는 길이"Lch"의 채널에 의하여 분리된다. 소스전극(24)과 게이트(21)는 서로 길이"Lgs" 만큼 오버랩되어 게이트-소스전기용량"Cgs"를 형성하고, 드레인전극(25)과 게이트(21)는 서로 길이"Lgd"만큼 오버랩되어 게이트-드레인전기용량"Cgd"를 형성한다. 24㎛의 게이트폭Wg에 대해 오버랩되는 길이Lgs와 Lgd는 24㎛로 같으며 채널길이Lch는 6㎛이다. 그러므로, 전기용량Cgs와 Cgd는 서로 동일하고 이러한 각 전기용량은 채널전기용량Cch보다 훨씬 크다.
양극성의 펄스전하가 서지보호트랜지스터(14)의 소스전극(24) 상에서 형성되면, 소소전극은 첨예하게 양극의 전위를 가지게 된다. 게이트전극(21)은 고립된 채 부유(float)된 상태로 있고 전기용량Cgs와 Cgd은 같기 때문에, 소스전극(24)의 양극 전위는 게이트(21)의 전위를 어느 정도의 양극전위로 높인다. 전기용량Cgs와 Cgd는 채널전기용량Cch보다 훨씬 크기 때문에, 게이트의 전위는 소스전위와 드레인전위 사이의 값으로 높아진다. 이러한 조건하에서, 게이트전위는 드레인(25)에서의 전위보다 높기 때문에, 플로팅게이트 트랜지스터(14)는 ON상태로 스위치된다. 마찬가지로, 소스전극(24)이 음극으로 하전되면, 게이트전극(21)은 소스전위와 드레인 전위의 중간의 음극전위를 가지게 된다. 드레인전극(25)은 접지전위에 가깝게 되기 때문에, 플로팅게이트 트랜지스터(14)는 ON상태로 작동된다. 게이트에 대하여 소스전극과 드레인전극의 대칭적 구성 때문에, 양극 또는 음극의 정전하가 드레인전극(25) 상에 형성될 때 동일한 사건이 발생된다.
보다 자세히 말하면, 전기용량Cgs와 Cgd가 채널전기용량Cch의 두 배 값과 같다면, 게이트전위는 소스전극이나 드레인전극의 전위상승의 약 40%이다. 전기용량Cgs와 Cgd가 채널전기용량Cch의 네 배와 같다면, 게이트전위는 소스전극이나 드레인전극의 전위상승의 약 44%이다.
플로팅게이트 전계효과트랜지스터 때문에, 콘택트홀을 제공할 필요성이 없어지게 되어 생산공정을 간단화 시킨다. 또한, 하나의 플로팅게이트 전계효과트랜지스터(14)에 의하여 양방향의 비선형작동특성을 얻을 수 있다. 보호회로에 필요한 공간을 감소시키고 보호회로를 연속적인 수직신호선들(또는 드레인버스라인)사이의 간격이 매우 작은 고해상도의 디스플레이장치에 사용할 수 있게 하는 효과가 있다.
수직신호선들(11) 중의 하나가 서지전압으로 대전되는 경우, 대응하는 한 쌍의 플로팅게이트 전계효과트랜지스터(14)는 ON으로 스위치된다. 그 결과, 원점에서의 에너지는 두 개의 전하패킷들로 분할되어 트랜지스터(14)의 어레이를 따라 반대방향으로 전파하여, 전위를 감소시키면서 연속적으로 그것들을 ON상태로 스위치시킴으로써, 관련된 패드전극(10)을 통해 전하패킷이 달아나게 한다.
도 4, 5, 6 및 7에 나타낸 바와 같이, 본 발명의 플로팅게이트 전계효과트랜지스터는 다수의 다른 방법으로 배열될 수 있다.
도 4에 있어서, 디스플레이패널의 수직신호선(11)은 본 발명의 플로팅게이트 전계효과트랜지스터들(15)의 소스전극에 각각 접속되며, 그것들의 드레인전극은 접지된 공통분권(shunt)라인(16)에 접속된다. 서지전압이 하나의 수직신호선 상에 형성되는 경우, 대응하는 서지보호트랜지스터(15)는 ON으로 작동하여 전하가 접지로 달아나도록 한다. 트랜지스터(15)외에, 도 1의 트랜지스터 어레이가 도 5에 나타낸 바와 같이 제공되어도 좋다. 정전에너지는 트랜지스터(14)를 따라 분산될 수 있고 트랜지스터(15)에 의하여 개별적으로 접지로 방전된다. 트랜지스터(14) 어레이의 분산된 방전의 효과는 매우 높은 서지전압으로부터 디스플레이를 보호하기 위하여 트랜지스터(15)의 개별적인 접지의 방전효과와 효과적으로 결합한다.
도 6은 도 1에 나타낸 보호회로의 변경된 배열을 나타낸다. 상기 변경에 있어서, 플로팅게이트 전계효과트랜지스터(17A 및 17B)는 트랜지스터(14) 어레이의 반대측 단에 부가적으로 접속된다. 특히, 트랜지스터(17A)의 소스-드레인 경로는 전송패드전극(10A)과 어레이의 제일 좌측에 있는 트랜지스터 사이에 접속되고, 트랜지스터(17B)의 소스-드레인의 경로는 어레이의 제일 우측에 있는 트랜지스터와 전송패드전극(10B) 사이에 접속된다. 전송패드전극(10A 및 10B)은 접지된다. 트랜지스터(17A 및 17B)는 높은 전위의 전하들로부터 디스플레이장치를 보호하기 위하여 잉여 접지-전하의 경로를 제공한다. 매우 높은 전위서지에 대하여, 도 6의 트랜지스터의 어레이가 도 4의 어레이와 결합하는 도 7의 배열이 적당하다.
상술한 바와 같이, 본 발명에 의하여 감소된 수의 제조공정으로 제조될 수 있는 서지보호트랜지스터를 제공할 수 있다.
Claims (18)
- 절연체에 삽입된 게이트전극(21);상기 절연체(22) 상에 있으며, 게이트전극과 함께 제1 및 제2 전기용량들을 각각 형성하는 소스전극(24)과 드레인전극(25); 및상기 절연체(22) 상에 있으며, 상기 소스전극과 드레인전극 사이에 채널영역을 형성하고, 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량의 어느 것보다도 작은 반도체 아일랜드(23)를 포함하고,상기 소스전극과 드레인전극은, 외부 회로가 서지전위(surge potential)를 받을 때 저임피던스의 경로를 형성하기 위하여 상기 외부회로에 접속하기에 적합한 것을 특징으로 하는 서지보호장치.
- 제1항에 있어서, 상기 제1 및 제2 전기용량들은 동일한 값을 가지는 것을 특징으로 하는 서지보호장치.
- 다수의 서지보호장치(14)를 포함하고, 상기 다수의 서지보호장치들의 각각은,절연체(22) 내에 삽입된 게이트전극(21);상기 절연체 상에 있으며, 게이트전극과 함께 제1 및 제2 전기용량들을 각각 형성하는 소스전극(24) 및 드레인전극(25); 및상기 절연체(22) 상에 있으며, 상기 소스전극과 드레인전극 사이에 채널영역을 형성하고, 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다도 작은 반도체 아일랜드(23)를 포함하고,상기 패드전극들 중의 하나가 서지전위를 받을 때 인접한 서지보호장치들에 접속하기 위하여 상기 각 서지보호장치의 상기 소스전극 및 드레인 전극은 각각 상기 다수의 서지보호장치 중에 인접한 것들의 드레인전극 및 소스전극에 각각 접속되고 외부회로의 패드전극에 더 접속되는 것을 특징으로 하는 서지보호회로.
- 제3항에 있어서, 상기 각 서지보호장치의 상기 제1 및 제2 전기용량들은 동일한 값을 가지는 것을 특징으로 하는 서지보호회로.
- 제3항에 있어서, 상기 다수의 서지보호장치(14)와 구조적으로 동일한 다수의 제2 서지보호장치(15)를 더 포함하고,접지 쪽으로 저임피던스의 경로를 이루기 위해 상기 다수의 제2 서지보호장치(15)의 소스-드레인의 경로들은 각 배선들(11)을 경유하여 상기 패드전극들(10)에 각각 접속되는 것을 특징으로 하는 서지보호회로.
- 제3항에 있어서, 상기 다수의 서지보호장치(14)와 구조적으로 동일하고 상기 다수의 서지보호장치(14) 중의 제1 하나와 접지 사이에서 접속되는 제2 서지보호장치(17A); 및상기 다수의 서지보호장치(14)와 구조적으로 동일하고 상기 다수의 서지보호장치(14) 중의 제2 하나와 접지 사이에서 접속되는 제3 서지보호장치(17B)를 더 포함하는 것을 특징으로 하는 서지보호회로.
- 제6항에 있어서, 상기 다수의 서지보호장치(14)와 구조적으로 동일한 다수의 제2 서지보호장치(15)를 더 포함하고, 접지 쪽으로 저임피던스의 경로를 이루기 위해 상기 다수의 제2 서지보호장치(15)의 소스-드레인의 경로들은 각 배선들(11)을 경유하여 상기 패드전극들(10)에 각각 접속되는 것을 특징으로 하는 서지보호회로.
- 다수의 서지보호장치(14)를 포함하고, 상기 다수의 서지보호장치들의 각각은,절연체(22) 내에 삽입된 게이트전극(21);상기 절연체 상에 있으며, 게이트전극과 함께 제1 및 제2 전기용량들을 각각 형성하는 소스전극(24) 및 드레인전극(25); 및상기 절연체(22) 상에 있으며, 상기 소스전극과 드레인전극 사이에 채널영역을 형성하고, 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다도 작은 반도체 아일랜드(23)를 포함하고,외부회로가 서지전위를 받을 때 접지 쪽으로 저임피던스경로를 이루기 위하여 상기 각 서지보호장치(15)의 상기 소스전극 및 드레인 전극은 외부회로에 직렬로 접속되는 것을 특징으로 하는 서지보호회로.
- 제8항에 있어서, 상기 각 서지보호장치의 상기 제1 및 제2 전기용량들은 동일한 값을 가지는 것을 특징으로 하는 서지보호회로.
- 다수의 제1 패드전극(10);상기 다수의 제1 패드전극에 각각 접속되는 다수의 수직신호선(11);다수의 제2 패드전극(12); 및상기 수직신호선들(11)에 교차하고, 상기 다수의 제2 패드전극(12)에 각각 접속되는 다수의 수평신호선(13)을 포함하는 서지보호회로로서,상기 서지보호회로는 다수의 플로팅게이트 전계효과트랜지스터(14)를 포함하고, 그 각각은 플로팅게이트전극(21), 소스전극(24) 및 드레인전극(25)을 구비하고, 상기 다수의 제1 패드전극(10)들 중의 하나 또는 상기 다수의 수직신호선(11)들 중의 하나가 서지전위를 받을 때 인접한 플로팅게이트 트랜지스터들과의 접속을 이루기 위하여 상기 각 트랜지스터의 소스전극과 드레인전극은 상기 다수의 플로팅게이트 트랜지스터의 인접한 플로팅게이트 트랜지스터들의 드레인전극과 소스전극에 각각 접속되고 상기 다수의 제1 패드전극(10)에 더 접속되는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제10항에 있어서, 상기 각 플로팅게이트 전계효과트랜지스터의 플로팅게이트전극(21)은 절연체(22) 내에 삽입되고, 상기 소스전극과 상기 드레인전극은 플로팅게이트전극(21)과 함께 제1 및 제2 전기용량들을 형성하도록 상기 소스전극(24)과 상기 드레인전극(25)은 상기 절연체(22) 상에 형성되고, 반도체 아일랜드(23)는 상기 절연체(22) 상에 제공되어 상기 소스전극과 드레인전극 사이에 채널을 형성하고 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다 작은 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제10항에 있어서, 상기 각 플로팅게이트 트랜지스터의 상기 제1 및 제2 전기용량들은 동일한 값을 가지는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제10항에 있어서, 다수의 제2 플로팅게이트 트랜지스터(15)를 더 포함하고, 접지 쪽으로 저임피던스의 경로를 이루기 위하여 상기 다수의 제2 플로팅게이트 트랜지스터(15)의 소스-드레인경로들은 각 배선들(11)을 경유하여 상기 다수의 제1 패드전극(10)에 각각 접속되는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제10항에 있어서, 상기 다수의 플로팅게이트 트랜지스터(14) 중의 제1 하나와 접지 사이에서 접속된 제2 플로팅게이트 트랜지스터(17A); 및상기 다수의 플로팅게이트 트랜지스터(14) 중의 제2 하나와 접지 사이에 접속된 제3 플로팅게이트 트랜지스터(17B)를 더 포함하는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제14항에 있어서, 다수의 제2 플로팅게이트 트랜지스터(15)를 더 포함하고, 접지 쪽으로 저임피던스의 경로를 이루기 위하여 상기 다수의 제2 플로팅게이트 트랜지스터(15)의 소스-드레인경로들은 상기 수직신호선들(11)을 경유하여 상기 다수의 제1 패드전극(10)에 각각 접속되는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 다수의 제1 패드전극(10);상기 다수의 제1 패드전극에 각각 접속되는 다수의 수직신호선(11);다수의 제2 패드전극(12); 및상기 수직신호선(11)에 교차하고, 상기 다수의 제2 패드전극(12)에 각각 접속되는 다수의 수평신호선(13)을 포함하는 서지보호회로로서,상기 서지보호회로는 다수의 플로팅게이트 전계효과트랜지스터(14)를 포함하고, 그 각각은 플로팅게이트전극(21), 소스전극(24) 및 드레인전극(25)을 구비하고, 상기 다수의 제1 패드전극(10)들 중의 하나 또는 상기 다수의 수직신호선(11)들 중의 하나가 서지전위를 받을 때 접지 쪽으로 저임피던스의 경로를 만들기 위하여 상기 각 트랜지스터의 소스전극과 드레인전극은 상기 수직신호선들(11)에 각각 접속되는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제16항에 있어서, 상기 각 플로팅게이트 트랜지스터의 상기 플로팅게이트전극(21)은 절연체(22) 내에 삽입되고, 상기 소스전극과 상기 드레인전극은 상기 플로팅게이트전극(21)과 함께 제1 및 제2 전기용량들을 형성하도록 상기 소스전극(24)과 상기 드레인전극(25)은 상기 절연체(22) 상에 형성되고, 반도체 아일랜드(23)는 상기 절연체(22) 상에 제공되어 상기 소스전극과 드레인전극 사이에 채널을 형성하고 상기 게이트전극과 함께 제3 전기용량을 형성하고, 상기 제3 전기용량은 상기 제1 및 제2 전기용량들의 어느 것보다 작은 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
- 제17항에 있어서, 상기 각 플로팅게이트 트랜지스터의 상기 제1 및 제2 전기용량들은 동일한 값을 가지는 것을 특징으로 하는 반도체디스플레이패널용 서지보호회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170057A JP4410912B2 (ja) | 2000-06-07 | 2000-06-07 | 静電保護回路 |
| JP2000-170057 | 2000-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010111012A KR20010111012A (ko) | 2001-12-15 |
| KR100463411B1 true KR100463411B1 (ko) | 2004-12-23 |
Family
ID=18672825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0031517A KR100463411B1 (ko) | 2000-06-07 | 2001-06-05 | 반도체디스플레이패널용 서지보호회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6812528B2 (ko) |
| JP (1) | JP4410912B2 (ko) |
| KR (1) | KR100463411B1 (ko) |
| TW (1) | TW574758B (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005156703A (ja) * | 2003-11-21 | 2005-06-16 | Seiko Epson Corp | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 |
| JP2006267545A (ja) * | 2005-03-24 | 2006-10-05 | Sanyo Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| JP2007042775A (ja) * | 2005-08-02 | 2007-02-15 | Sanyo Epson Imaging Devices Corp | 保護ダイオード、保護ダイオードの製造方法、及び電気光学装置 |
| US7489366B2 (en) | 2005-12-13 | 2009-02-10 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage |
| KR100847640B1 (ko) * | 2006-05-23 | 2008-07-21 | 가시오게산키 가부시키가이샤 | 표시장치 |
| KR101411660B1 (ko) * | 2006-12-28 | 2014-06-27 | 엘지디스플레이 주식회사 | 정전기 방지 소자 및 이를 갖는 유기전계발광소자 |
| TWI357146B (en) * | 2008-04-07 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Flat display panel |
| KR101464123B1 (ko) | 2008-05-30 | 2014-11-21 | 삼성디스플레이 주식회사 | 액정 패널용 모기판 및 이의 제조방법 |
| KR101623224B1 (ko) * | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US8164876B2 (en) * | 2009-09-04 | 2012-04-24 | Osram Sylvania Inc. | Transient voltage protection circuit and system incorporating the same |
| JP5521495B2 (ja) * | 2009-11-04 | 2014-06-11 | セイコーエプソン株式会社 | 半導体装置用基板、半導体装置及び電子機器 |
| KR101702105B1 (ko) * | 2010-06-16 | 2017-02-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN102331644B (zh) * | 2011-06-17 | 2013-05-15 | 深圳市华星光电技术有限公司 | 液晶显示器的静电放电保护装置 |
| CN105446040A (zh) * | 2016-01-05 | 2016-03-30 | 京东方科技集团股份有限公司 | Esd防护单元、阵列基板、显示面板及显示装置 |
| CN106950775A (zh) * | 2017-05-16 | 2017-07-14 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| JP2019197128A (ja) * | 2018-05-09 | 2019-11-14 | 三菱電機株式会社 | 表示装置 |
| CN110910758B (zh) * | 2019-12-17 | 2022-06-03 | 厦门天马微电子有限公司 | 显示基板、显示模组及其控制方法 |
| CN111562704A (zh) * | 2020-05-06 | 2020-08-21 | Oppo（重庆）智能科技有限公司 | 显示模组、电子设备和显示屏组件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303115A (ja) * | 1992-04-27 | 1993-11-16 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH07244294A (ja) * | 1994-03-02 | 1995-09-19 | Sharp Corp | 液晶表示装置 |
| JPH0980469A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | サージ電圧保護機能を有する表示装置 |
| JPH10189958A (ja) * | 1996-12-27 | 1998-07-21 | Nec Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272586A (en) * | 1991-01-29 | 1993-12-21 | National Semiconductor Corporation | Technique for improving ESD immunity |
| JPH0618924A (ja) | 1992-07-02 | 1994-01-28 | Fujitsu Ltd | 液晶表示装置の基板の製造方法 |
| JP3111944B2 (ja) | 1997-10-20 | 2000-11-27 | 日本電気株式会社 | アクティブマトリクス液晶表示装置 |
-
2000
- 2000-06-07 JP JP2000170057A patent/JP4410912B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-01 TW TW90113333A patent/TW574758B/zh not_active IP Right Cessation
- 2001-06-05 KR KR10-2001-0031517A patent/KR100463411B1/ko active IP Right Grant
- 2001-06-06 US US09/874,296 patent/US6812528B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303115A (ja) * | 1992-04-27 | 1993-11-16 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH07244294A (ja) * | 1994-03-02 | 1995-09-19 | Sharp Corp | 液晶表示装置 |
| JPH0980469A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | サージ電圧保護機能を有する表示装置 |
| JPH10189958A (ja) * | 1996-12-27 | 1998-07-21 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW574758B (en) | 2004-02-01 |
| KR20010111012A (ko) | 2001-12-15 |
| US20010050835A1 (en) | 2001-12-13 |
| US6812528B2 (en) | 2004-11-02 |
| JP2001352069A (ja) | 2001-12-21 |
| JP4410912B2 (ja) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463411B1 (ko) | 반도체디스플레이패널용 서지보호회로 | |
| KR0161050B1 (ko) | 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치 | |
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| US6157066A (en) | Semiconductor aggregate substrate and semiconductor device with fuse structure to prevent breakdown | |
| US7470942B2 (en) | Thin film transistor array and electrostatic discharge protective device thereof | |
| JPS61138285A (ja) | 液晶表示素子 | |
| CN100587958C (zh) | 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法 | |
| US6838700B2 (en) | Active matrix substrate | |
| JPH03134628A (ja) | アクティブマトリックス液晶表示素子 | |
| KR100286049B1 (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 | |
| KR20020012752A (ko) | 액정 표시장치의 정전 손상 보호장치 | |
| CN106200172A (zh) | 一种阵列基板及显示装置 | |
| KR20000034854A (ko) | 액정 표시 장치 및 액정 표시 장치의 기판 제조 방법 | |
| JPH07230098A (ja) | 液晶表示装置 | |
| JPH0556666B2 (ko) | ||
| US20210265391A1 (en) | Display panel and method for manufacturing display panel | |
| US20020021380A1 (en) | Active matrix display device | |
| KR100777850B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP2003043523A (ja) | 薄膜トランジスタパネル | |
| CN100454553C (zh) | 薄膜半导体装置及其制造方法、电光学装置、电子机器 | |
| KR20010058156A (ko) | 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법 | |
| KR20080040886A (ko) | 표시 기판 및 이의 제조방법 | |
| KR20000025568A (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 | |
| KR20000009437A (ko) | 정전기 보호 기능을 갖는 액정 표시 장치 | |
| CN114078363A (zh) | 阵列基板、阵列基板的制作方法、显示面板和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170929 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181127 Year of fee payment: 15 |