KR100456040B1

KR100456040B1 - 적층형 전자 부품

Info

Publication number: KR100456040B1
Application number: KR10-2002-0059792A
Authority: KR
Inventors: 마츠무라사다유키; 가토노보루; 마스다유타카
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2001-10-01
Filing date: 2002-10-01
Publication date: 2004-11-08
Also published as: CN1411143A; JP2003109845A; US6714100B2; KR20030028436A; JP3948233B2; CN1184738C; US20030080830A1

Abstract

본 발명은 외부전극의 꺽임 부분의 치수의 변동이 적고, 안정된 전기 특성이 얻어지는 적층형 전자 부품을 제공하는 것을 목적으로 한다.

적층형 LC 필터(31)는 패턴 인쇄법, 포토리소그래피법 또는 박막형성법에 의해 형성된 꺽임 전극(51∼58)의 영역내에, 도전성 페이스트의 부여 베이킹에 의해 형성된 외부전극(64∼71)의 꺽임부(64a∼71a)를 배치하도록 설정되어 있다. 평면에서 보아, 접지 외부전극용 꺽임 전극(53, 54, 57, 58)이 적층체(61)내에 배치되어 있는 실드 전극의 인출부 상호간에 형성된 개구부를 덮고 있다.

Description

적층형 전자 부품{Monolithic electronic component}

본 발명은 적층형 전자 부품, 특히, 고주파 전기 회로의 일부를 구성하는 적층형 전자 부품에 관한 것이다.

이러한 종류의 적층형 전자 부품으로서, 도 7에 나타낸 구성의 적층형 LC 필터(1)가 알려져 있다. LC 필터(1)는 2단의 LC 밴드패스 필터이며, 인덕터 전극(4a, 4b, 5a, 5b)을 각각 표면에 형성한 절연 시트(2)와, 커패시터 전극(8a, 8b, 9a, 9b)을 각각 표면에 형성한 절연 시트(2)와, 실드 전극(10, 11)을 각각 표면에 형성한 절연 시트(2)와, 결합 커패시터 전극(12)을 표면에 형성한 절연 시트(2) 등으로구성되어 있다.

인덕터 전극(4a, 4b, 5a, 5b)은 그 일단이 시트(2)의 앞쪽의 변에 노출되어 있다. 인덕터 전극(4a, 4b, 5a, 5b)의 타단부(6a, 6b, 7a, 7b)는 폭이 넓게 되어 있으며, 이 광폭부(廣幅部)(6a∼7b)는 커패시터 전극으로서도 기능한다. 인덕터 전극(4a, 4b)의 중앙부로부터 각각 연장해 있는 입력 인출전극(14a, 14b)은 시트(2)의 좌변에 노출되어 있다. 인덕터 전극(5a, 5b)의 중앙부로부터 각각 연장해 있는 출력 인출전극(15a, 15b)은 시트(2)의 우변에 노출해 있다.

커패시터 전극(8a, 8b, 9a, 9b)은 그 일단이 시트(2)의 안쪽의 변에 노출되어 있다. 커패시터 전극(8a, 8b)은 인덕터 전극(4a, 4b)의 광폭부(6a, 6b)에 대향하고, 커패시터(C1)를 형성한다. 커패시터(C1)는 인덕터 전극(4a, 4b)에 의해 구성된 2중 구조의 인덕터(L1)와 함께 LC 병렬 공진회로를 형성하고, 제1단의 LC 공진기(Q1)를 구성한다. 커패시터 전극(9a, 9b)은 인덕터 전극(5a, 5b)의 광폭부(7a, 7b)에 대향하고, 커패시터(C2)를 형성한다. 커패시터(C2)는 인덕터 전극(5a, 5b)에 의해 구성된 2중 구조의 인덕터(L2)와 함께 LC 병렬 공진회로를 형성하고, 제2단 의 LC 공진기(Q2)를 구성한다.

결합 커패시터 전극(12)은 광폭부(6a∼7b)에 대향하여 결합 커패시터(Cs1)를 형성한다. 넓은 면적의 실드 전극(10, 11)은 각각의 인출부(10a∼10j, 11a∼11j)가 시트(2)의 4변에 노출되어 있다.

이상의 구성으로 이루어지는 각 시트(2)는 도 7에 나타낸 바와 같이 차례로 적층되어, 일체적으로 소성됨으로써, 도 8에 나타낸 적층체(15)가 된다. 다음으로,도 9에 나타낸 바와 같이, 적층체(15)의 앞쪽 및 안쪽의 측면에, 각각 디핑(dip)법에 의해 도전성 페이스트를 부여하여 베이킹함으로써 측면 접지 외부전극(18, 19)을 형성한다. 이 때, 측면 접지 외부전극(18, 19)의 꺽임부(18a, 19a)가, 적층체 15의 상하면 및 좌우의 단면에 형성된다. 측면 접지 외부전극(18)에는, 인덕터 전극(4a∼5b)의 일단과 실드 전극(10, 11)의 인출부(10a∼10c, 11a∼11c)가 접속된다. 측면 접지 외부전극(19)에는 커패시터 전극(8a∼9b)의 일단과 실드 전극(10, 11)의 인출부(10f∼10h, 11f∼11h)가 접속된다.

그 후, 도 10에 나타낸 바와 같이, 적층체(15)의 좌우의 단면에, 각각 전사인쇄법으로 도전성 페이스트를 부여하여 베이킹함으로써 입력 외부전극(16), 출력 외부전극(17) 및 단면 접지 외부전극(20∼23)을 형성한다. 이 때, 외부전극(16, 17, 20∼23)의 꺽임부(16a, 17a, 20a∼23a)가 적층체(15)의 상하면에 형성된다. 단면 접지 외부전극(20, 21)은 측면 접지 외부전극(18)에 전기적으로 접속되고, 단면 접지 외부전극(22, 23)은 측면 접지 외부전극(19)에 전기적으로 접속되어 있다. 입력 외부전극(16)에는, 입력 인출전극(14a, 14b)이 접속되고, 출력 외부전극(17)에는 출력 인출전극(15a, 15b)이 접속된다.

그런데, 외부전극(16∼23)의 꺽임부(16a∼23a)는 평면에서 보아, 적층체(15) 내의 전극(4, 5) 등과 겹치는 것 등에 의해 LC 필터(1)의 특성에 영향을 준다. 따라서, 꺽임부(16a∼23a)의 형상의 변동은, LC 필터(1)의 전기 특성의 변동을 초래한다. 그러나, 종래의 LC 필터(1)와 같이, 꺽임부(16a∼23a)를 외부전극(16∼23)과동시에 형성하면, 꺽임부(16a∼23a)의 형상을 안정시키는 것이 어렵고, 변동이 컸다. 이 때문에, 종래의 LC 필터(1)는 전기 특성이 변동되기 쉽다는 문제가 있었다.

또한, 적층형 전자 부품에 있어서는, 절연 시트와 내부전극간의 밀착 강도가 약하고, 도 7에 나타낸 바와 같이, 넓은 면적의 실드 전극(10, 11)을 적층하는 경우에는, 적층체(15)의 디라미네이션(delamination)의 대책으로 실드 전극(10, 11)의 인출부(10a∼10j, 11a∼11j) 사이에 개구부가 형성되어 있다. 즉 상대적으로 디라미네이션이 발생하기 쉬운 절연 시트 가장자리부의 실드 전극(10, 11)과 절연 시트간의 접촉 면적을 줄이고, 절연 시트끼리의 접촉 면적을 늘리고 있다. 특히, 적층체(15)의 모서리부는 소성시에 내부응력이 가해지기 쉽고, 디라미네이션이 발생하기 쉽기 때문에, 실드 전극(10, 11)의 인출부(10j)와 (10a)의 사이, 인출부(11j)와 (11a) 사이 등에는 커다란 개구부가 형성되어 있다.

그런데, 이러한 개구부를 형성하면, 개구부로부터 전계나 자계가 누설되고, 전기 특성 열화(방사손실)의 원인이 된다. 따라서, 종래의 LC 필터(1)는 도 11에 나타낸 바와 같이, 개구부를 외부전극(20∼23)의 꺽임부(20a∼23a)에 의해 막고 있었다. 그러나, 꺽임부(20a∼23a)는 형상 변동이 크고, 또한, 크기에 한계가 있는 등, 꺽임부(20a∼23a)에 의해 안정되게 또한 완전하게 개구부를 막는 것은 곤란하였다.

또한, LC 필터(1)를 프린트 기판에 실장하기 위하여 필요한 크기의 꺽임부 (16a, 17a, 20a∼23a)를 일정한 크기로 형성하기 위해서는, 외부전극(16, 17, 20∼23)의 가공 조건이 엄격하게 되고, 작업성이 나빠진다.

따라서, 본 발명의 목적은 외부전극의 꺽임 부분의 칫수의 변동이 적고, 안정된 전기 특성이 얻어지는 적층형 전자 부품을 제공하는데 있다.

도 1은 본 발명에 따른 적층형 전자 부품의 한 실시형태를 나타낸 분해사시도.

도 2는 도 1에 이어지는 제조순서를 나타낸 사시도.

도 3은 도 2에 이어지는 제조순서를 나타낸 사시도.

도 4는 도 3에 이어지는 제조순서를 나타낸 사시도.

도 5는 도 4에 나타낸 적층형 전자 부품의 실드 전극과 외부전극의 꺽임 부분의 위치 관계를 나타낸 평면도.

도 6은 다른 실시형태를 나타낸 사시도.

도 7은 종래의 적층형 전자 부품을 나타낸 분해사시도.

도 8은 도 7에 이어지는 제조순서를 나타낸 사시도.

도 9는 도 8에 이어지는 제조순서를 나타낸 사시도.

도 10은 도 9에 이어지는 제조순서를 나타낸 사시도.

도 11은 도 10에 나타낸 적층형 전자 부품의 실드 전극과 외부전극의 꺽임 부분의 위치 관계를 나타낸 평면도.

(도면의 주요 부분에 있어서의 부호의 설명)

31, 31A: 적층형 LC 필터

32∼40: 절연 시트

49, 50: 실드 전극

51, 55: 입력 외부전극용 꺽임 전극

52, 56: 출력 외부전극용 꺽임 전극

53, 54, 57, 58: 접지 외부전극용 꺽임 전극

61: 적층체

64, 65: 측면 접지 외부전극

66: 입력 외부전극

67: 출력 외부전극

68, 69, 70, 71: 단면 접지 외부전극

상기 목적을 달성하기 위해서, 본 발명에 따른 적층형 전자 부품은, (a)절연층과 내부 회로소자와 실드 전극층을 적층하여 구성한 적층체와,

(b)상기 적층체의 표면에 형성된 입력 외부전극 및 출력 외부전극과,

(c)상기 적층체의 표면에 형성되며, 상기 실드 전극층의 복수의 인출부에 전기적으로 접속된 접지 외부전극을 구비하며,

(d)상기 입력 외부전극 및 출력 외부전극 각각이, 도전성 페이스트의 부여에 의해 형성된 전극 본체부를 상기 적층체의 단면에 가지며,

(e)상기 접지 외부전극이, 도전성 페이스트의 부여에 의해 형성된 측면 접지 외부전극을 상기 적층체의 측면 전면에 가짐과 아울러, 패턴 인쇄, 박막형성 및 포토리소그래피 중의 어느 하나에 의해 형성된 꺽임 전극을 상기 적층체의 상면 및 하면 중의 어느 한 면에 가지며,

(f)평면에서 보아, 상기 접지 외부전극의 꺽임 전극이, 상기 실드 전극층의 복수의 인출부 사이에 형성된 개구부를 덮는 부분을 갖고 있는 것을 특징으로 한다. 여기에, 내부 회로소자로서는, 예를 들면, 커패시터나 인덕터 등이 있다.

접지 외부전극의 꺽임 전극은 평면에서 보아 ㄷ자형 패턴인 것이 바람직하고, 상기 ㄷ자형 패턴이 적어도 실드 전극의 모서리부의 인출부 사이에 형성된 개구부를 덮고 있다. 그리고, 접지 외부전극이, 또한 도전성 페이스트의 부여에 의해형성된 단면 접지 외부전극을 적층체의 단면에 갖고 있다. 적층체의 상면 및 하면의 적어도 어느 한 면에 형성된 꺽임 전극의 중앙부의 패턴폭보다 양 단부의 패턴폭쪽이 크다. 실드 전극은 측면 접지 외부전극에 접속해 있는 인출부와 단면 접지 외부전극에 접속해 있는 인출부를 갖고 있다.

이상의 구성에 의해, 도전성 페이스트의 부여에 의해 형성된 측면 접지 외부전극이나 단면 접지 외부전극의 꺽임부는, 항상 패턴 인쇄, 포토리소그래피 또는 박막형성에 의해 형성된 꺽임 전극의 영역내에 배치되게 된다. 따라서, 접지 외부전극의 꺽임 부분의 칫수는 패턴 인쇄, 포토리소그래피 또는 박막형성에 의해 형성된 꺽임 전극의 칫수에 의해 결정되기 때문에, 칫수의 변동이 감소한다. 또한, 접지 외부전극의 꺽임 전극이, 실드 전극의 인출부 사이에 형성된 개구부를 덮기 때문에, 상기 개구부로부터의 전계나 자계의 누설이 억제되며, 방사손실이 감소한다.

또한, 입력 외부전극 및 출력 외부전극 각각이, 패턴 인쇄, 포토리소그래피 및 박막형성의 어느 하나에 형성된 꺽임 전극을 적층체의 상면 및 하면의 적어도 어느 한 면에 가짐으로써, 입출력 외부전극의 꺽임 부분의 칫수가 일정하게 되고, 입출력 외부전극의 꺽임 부분상의 솔더의 퍼짐이 안정된다. 따라서, 적층형 전자 부품을 프린트 기판 등에 실장할 때, 입출력 외부전극과 접지 외부전극의 솔더 브릿지 등에 의한 단락이 생기기 어려워진다.

(발명의 실시형태)

이하에서는, 본 발명에 따른 적층형 전자 부품의 실시형태에 대해서 첨부 도면을 참조해서 설명하겠다.

도 1에 나타낸 바와 같이, 적층형 LC 필터(31)는 인덕터용 비아홀(41a∼41d, 42a∼42d, 43a∼43d), 공진용 커패시터 전극(44, 45, 46), 결합용 커패시터 전극(47, 48), 실드 전극(49, 50) 및 꺽임 전극(51∼58)을 각각 형성한 절연 시트(32∼40) 등으로 구성되어 있다. 절연 시트(32∼40)는 유전체 분말이나 자성체 분말을 결합제와 함께 혼합반죽한 것을 시트형상으로 한 것이다. 전극( 44∼58)는 Ag, Pd, Cu, Ni, Au, Ag-Pd 등으로 이루어지고, 스퍼터링법, 증착법 등의 박막형성법, 또는 포토리소그래피법이나 패턴 인쇄법에 의해 형성된다. 인덕터용 비아홀(41a∼41d, 42a∼42d, 43a∼43d)은 절연 시트(35∼38)에 금형, 레이저 등으로 구멍을 뚫고, Ag, Pd, Cu, Ni, Au, Ag-Pd 등의 도전체 재료를 이 구멍에 충전하거나, 구멍의 내주벽에 부여함으로써 형성된다.

인덕터용 비아홀(41a∼41d, 42a∼42d, 43a∼43d)은 각각 절연 시트(32∼40)의 적층 방향으로 연접하여 실질적으로 λ/4의 길이의 기둥형상 인덕터(L1, L2, L3)를 형성한다. 이 기둥형상 인덕터(L1∼L3)의 축방향은 시트(32∼40)의 표면에 대하여 수직이다. 인덕터(L1∼L3)의 각각의 하단(비아홀(41d, 42d, 43d))은 실드 전극(50)에 접속되어, 단락되어 있다. 절연 시트(37)에 형성한 비아홀(41c, 43c)에는 각각 입력 인출전극(59) 및 출력 인출전극(60)이 접속되어 있다.

절연 시트(35)의 표면에 배치되어 있는 공진용 커패시터 전극(44, 45, 46)은 각각 절연 시트 (33, 34)를 사이에 두고 실드 전극(49)에 대향하며, 공진용 커패시터(C1, C2, C3)를 형성한다. 공진용 커패시터 전극(44)은 인덕터(L1)의 상단(비아홀(41a)에 접속하고, 인덕터(L1)와 커패시터(C1)에 의해 LC 공진기(Q1)를 형성한다. 공진용 커패시터 전극(45)은 인덕터(L2)의 상단(비아홀(42a))에 접속되고, 인덕터(L2)와 커패시터(C2)에 의해 LC 공진기(Q2)를 형성한다. 공진용 커패시터 전극 (46)은 인덕터(L3)의 상단(비아홀(43a))에 접속되고, 인덕터(L3)와 커패시터(C3)에 의해 LC 공진기(Q3)를 형성한다.

또한, 공진용 커패시터 전극(44, 45)은 절연 시트(34)를 사이에 두고 결합용 커패시터 전극(47)에 대향하며, LC 공진기(Q1)과 (Q2) 사이를 결합하기 위한 결합용 커패시터(Cs1)를 형성한다. 공진용 커패시터 전극(45, 46)는 절연 시트(34)를 사이에 두고 결합용 커패시터 전극(48)에 대향하며, LC 공진기(Q2)와 (Q3) 사이를 결합하기 위한 결합용 커패시터(Cs2)를 형성한다.

절연 시트(32)의 표면의 앞쪽 및 안쪽의 변에는 각각 접지 외부전극용 꺽임 전극(53, 54)이 노출되고, 좌우 변의 중앙부에는 각각 입력 외부전극용 꺽임 전극 (51) 및 출력 외부전극용 꺽임 전극(52)이 노출되어 있다. 접지 외부전극용 꺽임 전극(53, 54)은 거의 ㄷ자형 패턴이며, 양단 부분은 절연 시트(32)의 좌우의 변에 노출되어 있다. 마찬가지로, 절연 시트(40)의 이면의 앞쪽 및 안쪽의 변에는 각각 접지 외부전극용 꺽임 전극(57, 58)이 노출되고, 좌우 변의 중앙부에는 각각 입력외부전극용 꺽임 전극(55) 및 출력 외부전극용 꺽임 전극(56)이 노출되어 있다. 한편, 본 실시형태에서는, 꺽임 전극(51∼58)을 적층전에 절연 시트(32, 40)에 형성하고 있지만, 적층 후에, 적층체의 상면 및 하면에 꺽임 전극(51∼58)을 형성하는 것이어도 좋다.

실드 전극(49, 50)은 각각 시트(33, 39)의 표면에 넓은 면적으로 형성되며,인출부(49a∼49j, 50a∼50j)가 시트(33, 39)의 4변에 노출되어 있다.

각 시트(32∼40)는 적층되어, 일체적으로 소성됨으로써, 도 2에 나타낸 적층체(61)가 된다. 이어서, 도 3에 나타낸 바와 같이, 적층체(61)의 앞쪽 및 안쪽의 측면에, 각각 디핑법에 의해 도전성 페이스트를 부여하여 베이킹함으로써, 측면 접지 외부전극(64, 65)을 형성한다. 다만, 도전성 페이스트로서, 도전성 수지를 사용한 경우에는, 도전성 수지를 부여한 후, 열경화시킨다. 이 때, 측면 접지 외부전극(64, 65)의 꺽임부(64a, 65a)가 적층체(61)의 상하면 및 좌우의 단면에 형성된다. 적층체(61)의 상하면에 형성된 꺽임부(64a, 65a)는 박막형성법, 또는 포토리소그래피법이나 패턴 인쇄법에 의해 형성된 접지 외부전극용 꺽임 전극(53, 54, 57, 58)상에 배치되어 있다. 측면 접지 외부전극(64)에는 실드 전극(49, 50)의 인출부 (49a∼49c, 50a∼50c)가 접속되어 있다. 측면 접지 외부전극(65)에는, 실드 전극 (49, 50)의 인출부(49f∼49h, 50f∼50h)가 접속되어 있다.

그 후, 도 4에 나타낸 바와 같이, 각각 전사 인쇄에 의해 도전성 페이스트를 부여하여 베이킹함으로써, 입력 외부전극(66), 출력 외부전극(67) 및 단면 접지 외부전극(68∼71)의 전극 본체부를 적층체(61)의 좌우의 단면에 형성한다. 이 때, 외부전극(66∼71)의 꺽임부(66a∼71a)가 적층체(61)의 상하면에 형성된다. 꺽임부(66a)는 입력 외부전극용 꺽임 전극(51, 55)상에 배치되며, 꺽임부(67a)는 출력 외부전극용 꺽임 전극(52, 56)상에 배치되어 있다. 꺽임부(68a, 69a)는 접지 외부전극용 꺽임 전극(53, 57)상에 배치되며, 꺽임부(70a, 71a)는 접지 외부전극용 꺽임 전극(54, 58)상에 배치되어 있다. 단면 접지 외부전극(68, 69)은 측면 접지외부전극(64)에 전기적으로 접속되고, 단면 접지 외부전극(70, 71)은 측면 접지 외부전극(65)에 전기적으로 접속되어 있다.

입력 외부전극(66)에는 입력 인출전극(59)이 접속되고, 출력 외부전극(67)에는 출력 인출전극(60)이 접속되어 있다. 단면 접지 외부전극(68, 69, 70, 71)에는 각각 실드 전극(49, 50)의 인출부(49j, 50j, 49d, 50d, 49i, 50i, 49e, 50e)가 접속되어 있다. 이들 외부전극(64∼71)은 Ag-Pd, Ag, Pd, Cu, Cu 합금 등의 재료로 이루어진다.

이상의 구성으로 이루어지는 적층형 LC 필터(31)는 패턴 인쇄법, 포토리소그래피법 또는 박막형성법에 의해 형성된 꺽임 전극(51∼58)의 영역내에, 도전성 페이스트의 부여에 의해 형성된 외부전극(64∼71)의 꺽임부(64a∼71a)를 배치하도록 설정되어 있다. 따라서, 외부전극(64∼71)의 꺽임 부분의 칫수는 꺽임 전극(51∼58)의 칫수에 의해 결정되기 때문에, 칫수의 변동이 감소한다.

또한, 도 5에 나타낸 바와 같이, 평면에서 보아, 접지 외부전극용 꺽임 전극(53, 54, 57, 58)이 실드 전극(49, 50)의 인출부(49a)와 (49j) 사이 등에 형성된 개구부(S)를 덮기 때문에, 상기 개구부(S)로부터의 전계나 자계의 누설을 억제할 수 있으며, 방사손실을 감소할 수 있다. 이에 따라서, LC 공진기(Q1∼Q3)의 Q특성을 향상시킬 수 있다. 특히, 실드 전극(49, 50)의 각각의 네개의 모서리부에 위치하는 개구부(S)(구체적으로는, 인출부(49a)와 (49j) 사이에 형성된 개구부(S) 등)의 개구 면적은 중앙부에 위치하는 개구부(S)(구체적으로는 인출부(49a)와 (49b) 사이에 형성된 개구부(S) 등)의 개구 면적보다 크다. 따라서, 접지 외부전극용 꺽임 전극(53, 54, 57, 58)을, 중앙부의 전극 패턴폭 D1보다 양 단부의 전극 패턴폭 D2쪽이 큰 대략 ㄷ자형 패턴으로 하여, 개구부(S)를 완전히 덮고 있다. 전극 패턴폭 D2의 부분의 길이 칫수는 단면 접지 외부전극(68∼71)의 전극 패턴폭 W1과 거의 동등하다. 또한, 접지 외부전극용 꺽임 전극(53, 54, 57, 58)은 양 단부의 전극 패턴폭 D2가 입출력 외부전극용 꺽임 전극(51, 52)의 길이 D3보다도 길어지도록 설정되어 있다.

구체적인 수치예를 나타내면, LC 필터(31)의 길이 L이 4.5mm, 폭 W가 3.2mm, 높이 T가 2.0mm인 경우에는, 단면 접지 외부전극(68∼71)의 전극 패턴폭 W1이 0.8mm, 입출력 외부전극(66, 67)의 전극 패턴폭 W2가 0.4mm, 접지 외부전극용 꺽임 전극(53, 54, 57, 58)의 중앙부의 전극 패턴폭 D1 및 양 단부의 전극 패턴폭 D2가 각각 0.3mm, 0.8mm, 입출력 외부전극용 꺽임 전극(51, 52)의 길이 D3가 0.3mm이다.

또한, 외부전극(64∼71)의 꺽임 부분의 칫수가 일정하게 되기 때문에, 상기 꺽임 부분상의 솔더의 퍼짐이 안정된다. 따라서, LC 필터(31)를 프린트 기판 등에 실장할 때, 입출력 외부전극(66, 67)과 접지 외부전극(64, 65, 68∼71)간의 솔더 브릿지 등에 의한 단락이 생기기 어려워진다. 또한, 외부전극(64∼71)의 꺽임 부분의 칫수가 일정하기 때문에, 솔더링 강도의 변동도 억제할 수 있다.

또한, 본 실시형태의 LC 필터(31)는 적층체(61)의 내부에 실드 전극(49, 50)을 형성하고 있으므로, 적층체의 외부 표면을 실드 전극으로 덮은 경우와 비교하여, 프린트 기판 등에 실장할 때의 입출력 외부전극과 접지 외부전극간의 솔더 브릿지에 의한 단락이 적고, 솔더링하기 쉬우며, 솔더의 퍼짐이나 솔더링 강도가안정되어 있다.

한편, 본 발명에 따른 적층형 전자 부품은, 상기 실시형태에 한정되는 것은 아니며, 그 요지의 범위내에서 여러가지로 변경할 수 있다. 상기 실시형태는, 인덕터용 비아홀을 이용한 LC 필터를 예로 들어 설명하고 있으나, 도 7에 나타낸 바와 같이 패턴 인쇄에 의해 형성한 인덕터를 이용한 LC 필터에도 본 발명을 적용할 수 있다. 또한, LC 필터 이외에, 커패시터, 인덕터, 고주파 복합 모듈 등이어도 좋다.

또한, 상기 실시형태는 박막형성법, 또는 포토리소그래피법이나 패턴 인쇄법에 의해 미리 형성해 둔 꺽임 전극상에, 디핑법에 의해 형성한 외부전극의 꺽임부를 배치하고 있는 구조의 것에 관하여 설명하고 있으나, 반드시 이것에 한정되지 않는다. 디핑법에 의해 형성한 외부전극의 꺽임부 위에, 박막형성법, 또는, 포토리소그래피법이나 패턴 인쇄법에 의해 형성한 꺽임 전극을 배치하고 있는 구조의 것이어도 좋다.

또한, 도 6에 나타낸 바와 같이, 입력 외부전극용 꺽임 전극(51, 55)이나 출력 외부전극용 꺽임 전극(52, 56)을 형성하지 않은 적층형 LC 필터(31A)이어도 좋다. 또는, 적층체(61)의 상면, 또는, 적층체(61)의 하면의 어느 한 면에 배치 된 꺽임 전극을 생략한 것이어도 좋다.

또한, 상기 실시형태는, 각각 전극이나 비아홀이 형성된 절연 시트를 적층한 후, 일체적으로 소성하는 것이지만, 반드시 이것에 한정되지 않는다. 절연 시트는 미리 소성된 것을 사용해도 좋다. 또한, 이하에 설명하는 제법에 의해 전자 부품을 제조해도 좋다. 인쇄 등의 방법에 의해 페이스트 형상의 절연재료로 절연층을 형성한 후, 그 절연층의 표면에 페이스트 형상의 도전성 재료를 도포하여 전극이나 비아홀을 형성한다. 다음으로, 페이스트 형상의 절연재료를 위에서부터 도포하여 절연층으로 한다. 마찬가지로 하여, 차례대로 포개어 도포함으로써 적층 구조를 갖는 전자 부품이 얻어진다.

이상의 설명으로부터 확실한 바와 같이, 본 발명에 따르면, 도전성 페이스트의 부여에 의해 형성된 측면 접지 외부전극이나 단면 접지 외부전극의 꺽임부는, 항상, 박막형성법, 또는, 포토리소그래피법이나 패턴 인쇄법에 의해 형성된 꺽임 전극의 영역내에 배치되게 된다. 따라서, 접지 외부전극의 꺽임 부분의 치수는, 패턴 인쇄, 박막형성 또는 포토리소그래피에 의해 형성된 꺽임 전극의 칫수에 의해 결정되기 때문에, 칫수의 변동이 감소한다. 또한, 접지 외부전극의 꺽임 전극이, 실드 전극의 인출부 사이에 형성된 개구부를 덮기 때문에, 상기 개구부로부터의 전계나 자계의 누설이 억제되며, 방사손실을 감소할 수 있다. 이 결과, 외부전극의 꺽임 부분의 칫수의 변동이 적고, 안정된 전기 특성이 얻어지는 적층형 전자 부품을 얻을 수 있다.

Claims

절연층과 내부 회로소자와 실드 전극층을 적층하여 구성한 적층체와,

상기 적층체의 표면에 형성된 입력 외부전극 및 출력 외부전극과,

상기 적층체의 표면에 형성되며, 상기 실드 전극층의 복수의 인출부에 전기적으로 접속된 접지 외부전극을 구비하며,

상기 입력 외부전극 및 출력 외부전극 각각이, 도전성 페이스트의 부여에 의해 형성된 전극 본체부를 상기 적층체의 단면에 가지며,

상기 접지 외부전극이, 도전성 페이스트의 부여에 의해 형성된 측면 접지 외부전극을 상기 적층체의 측면 전면에 가짐과 아울러, 패턴 인쇄, 박막형성 및 포토리소그래피의 어느 하나에 의해 형성된 꺽임 전극을 상기 적층체의 상면 및 하면의 적어도 어느 한 면에 가지며, 평면에서 보아, 상기 접지 외부전극의 꺽임 전극이, 상기 실드 전극층의 복수의 인출부 사이에 형성된 개구부를 덮는 부분을 갖고 있는 것을 특징으로 하는 적층형 전자 부품.
제1항에 있어서, 상기 접지 외부전극의 꺽임 전극이 평면에서 보아 대략 ㄷ자형 패턴이며, 상기 ㄷ자형 패턴이 적어도 실드 전극의 모서리부의 인출부 사이에 형성된 개구부를 덮고 있는 것을 특징으로 하는 적층형 전자 부품.
제1항에 있어서, 상기 입력 외부전극 및 출력 외부전극 각각이 패턴 인쇄,박막형성 및 포토리소그래피의 어느 하나에 의해 형성된 꺽임 전극을 상기 적층체의 상면 및 하면의 적어도 어느 한 면에 갖고 있는 것을 특징으로 하는 적층형 전자 부품.
제1항에 있어서, 상기 접지 외부전극이, 또한 도전성 페이스트의 부여에 의해 형성된 단면 접지 외부전극을 상기 적층체의 단면에 갖고 있는 것을 특징으로 하는 적층형 전자 부품.
제4항에 있어서, 상기 접지 외부전극에 있어서, 상기 적층체의 상면 및 하면의 적어도 어느 한 면에 형성된 꺽임 전극의 중앙부의 패턴폭보다 양 단부의 패턴폭쪽이 큰 것을 특징으로 하는 적층형 전자 부품.
제4항에 있어서, 상기 실드 전극이 상기 측면 접지 외부전극에 접속되어 있는 인출부와 상기 단면 접지 외부전극에 접속되어 있는 인출부를 갖고 있는 것을 특징으로 하는 적층형 전자 부품.