KR100447891B1

KR100447891B1 - 반도체 웨이퍼의 건식 식각 방법

Info

Publication number: KR100447891B1
Application number: KR10-2002-0011397A
Authority: KR
Inventors: 강효상
Original assignee: 강효상
Priority date: 2002-03-04
Filing date: 2002-03-04
Publication date: 2004-09-08
Also published as: TWI227522B; WO2003075334A1; KR20030072522A; JP4387801B2; AU2002253690A1; US20050112878A1; US7094698B2; TW200304182A; JP2005519470A

Abstract

본 발명은 반도체 웨이퍼의 건식 식각 방법에 관한 것으로서, 전원이 인가되는 제1전극과 접지된 제2전극 사이에서 플라즈마를 발생시켜 반도체 웨이퍼를 식각하는 건식 식각 방법에 있어서, 상기 제1전극에 상기 웨이퍼 가장자리의 저면부를 접촉시킨 상태에서 플라즈마를 발생시켜 이온화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 상면부와 측면부에 대해 반응성 이온 식각을 행하고, 상기 제2전극에 상기 웨이퍼 가장자리의 상면부를 접촉시킨 상태에서 플라즈마를 발생시켜 래디컬화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 저면부와 측면부에 대해 플라즈마 식각을 행하는 것을 특징으로 한다.

이에 따라, 웨이퍼 가장자리의 상면부는 물론 측면부와 저면부에 모두 플라즈마가 작용할 수 있게 되어 이들 부위에 적층된 물질들이 온전하게 제거됨으로써, 별도의 추가 공정을 요하지 않으면서 반도체 소자 공정 수율을 향상시키고, 품질 및 생산성을 향상시키게 되는 효과를 걷을 수 있다.

Description

반도체 웨이퍼의 건식 식각 방법{Dry Etching Method For Wafer}

본 발명은 반도체 웨이퍼에 대한 건식 식각과 관련된 것으로서, 특히 플라즈마를 이용하여 웨이퍼 가장자리의 상면과 측면 및 저면 부위에 형성 적층된 물질을 식각, 제거하기 위한 반도체 웨이퍼의 건식 식각 방법에 관한 것이다.

일반적으로, 반도체 소자의 미세회로 패턴을 형성하기 위한 에칭 방법은 습식 식각(Wet Etching)과 건식 식각(Dry Etching)의 두 가지로 분류되는데, 습식 식각의 경우는 소자의 최소 선폭이 수㎛∼수십㎛대인 LSI에 적용되어 왔으나, VLSI, ULSI소자에 대해서는 등방성 식각이 보이는 한계로 인하여 건식 식각 기술이 사용되고 있다.

건식 식각 기술은, 플라즈마 상태의 활성 미립자(Radical)로 하여금 화학 반응을 일으켜 피가공재료를 식각하는 방법(Chemical Reaction Etching)과, 이온을 가속시켜 물리적으로 식각하는 방법(Physical Etching), 그리고 이들 두 가지 방법을 혼용하여 식각하는 방법(Ion Assisted Etching)을 총칭한다.

통상적으로, VLSI에서 사용되는 박막으로는 SiO₂, Poly-Si, WSi_x, Si₃N₄, Al, W 등이 있는데, 이러한 박막들은 소자의 미세화, 고집적화에 따라 등방성(Isotropic)보다는 비등방성(Anisotropic)과 선택비를 동시에 만족시켜줄 수있는 식각을 위해 플라즈마를 이용하여 배선 및 홀을 만들게 된다.

도 1에는 이와 같은 플라즈마에 의한 종래의 건식 식각 방법을 설명하는 그림이 나타나 있는데, 애노드와 캐소드 두 전극(100,200) 사이에 전기장 또는 전자기장을 유도하여 웨이퍼(300)의 윗쪽에 플라즈마를 형성("P"표시 영역)함으로써 웨이퍼(300) 상면부에 적층된 물질을 감광막 패턴 모양으로 식각을 하게 되며, 이 때 식각 조건 즉, 식각비(Etching Rate), 식각 균일화(Etching Uniformaty), 식각 선택비(Etching Selectivity)를 최적화하기 위해 두 전극중 어느 하나를 상하 운동시켜 전극(100,200) 간격을 조절하게 된다.

그런데, 이러한 방법으로는 웨이퍼(300)의 가장자리 부위중 상면부에 누적된 적층막의 일부(300a)만을 제거할 수 있을 뿐, 웨이퍼(300) 가장자리의 측면부와 저면부에 적층된 물질(300b,300c)은 제거할 수 없다는 문제점이 있다.

본 발명은 전술한 바와 같은 종래 건식 식각 방법의 문제점을 해결하기 위해 안출된 것으로서, 그 목적은, 웨이퍼 가장자리의 상면부는 물론 측면부와 저면부에 적층된 물질을 온전하게 제거할 수 있는 반도체 웨이퍼의 건식 식각 방법을 제공하는 데에 있다.

도 1은 플라즈마에 의한 종래의 건식 식각 방법을 설명하는 도면,

도 2는 반응성 이온 식각을 설명하는 도면,

도 3은 플라즈마 식각을 설명하는 도면,

도 4는 본 발명의 건식 식각 방법중 반응성 이온 식각이 이루어지는 과정을 나타낸 도면,

도 5는 본 발명의 건식 식각 방법중 플라즈마 식각이 이루어지는 과정을 나타낸 도면,

도 6은 링형 전극에서 본 발명의 건식 식각 방법이 적용됨을 나타낸 도면.

도면의 주요 부분에 대한 부호의 설명>

1 : 제1전극 1a,2a : 돌출단 제2전극

2b : 주입구 웨이퍼 4 : 정전척

5 : 매칭 유니트 6 : RF제너레이터

위와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼의 건식 식각방법은, 전원이 인가되는 제1전극과 접지된 제2전극 사이에서 플라즈마를 발생시켜 반도체 웨이퍼를 식각하는 건식 식각 방법에 있어서, 상기 제1전극에 상기 웨이퍼 가장자리의 저면부를 접촉시킨 상태에서 플라즈마를 발생시켜 이온화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 상면부와 측면부에 대해 반응성 이온 식각을 행하고, 상기 제2전극에 상기 웨이퍼 가장자리의 상면부를 접촉시킨 상태에서 플라즈마를 발생시켜 래디컬화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 저면부와 측면부에 대해 플라즈마 식각을 행하는 것을 특징적인 기술적 사상으로 한다.

이하에서는 본 발명에 따른 반도체 웨이퍼의 건식 식각 방법의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.

먼저, 본 발명의 이론적 근거가 되는 식각 방법의 두 가지 유형에 대하여 언급을 하면 다음과 같다.

즉, 도 2와 도 3에는 각각 반응성 이온 식각(Reactive Ion Etching;RIE)과 플라즈마 식각(Plasma Etching)을 설명하기 위한 그림이 제시되어 있는데, 두 개의 전극 즉, 애노드(10,10')와 캐소드(20,20')가 설치되어 있는 진공 체임버(도시 생략)내에 반응가스를 주입하고 캐소드(20,20')에 RF제너레이터(30,30')로부터 파워를 인가하면, 두 전극(10,10',20,20') 사이에 전기장이 형성되고, 주입된 반응가스는 이 전기장 내에서 가속화된 전자와의 비탄성 충돌(Inelastic Collision)에 의해분리(Dissociation), 이온화(Ionization), 분리+이온화, 여기(Excitation), 재결합(Recombination)이 반복적으로 일어나 플라즈마가 형성된다.

반응가스로서 CF₄가스가 사용된 예를 들어 설명하면, CF₄가스는 CF₃, CF₂, CF, C, F로 분리되고, CF³⁺, CF²⁺, CF⁺, C⁺, F⁺로 이온화되며, CF^3*, CF^2*, CF^*, C^*, F^*래디컬로 여기되고, 재결합에 의하여 C₂F₄, C₂F₆가 형성되는 것이다.

이때 발생되는 플라즈마 미립자(Plasma Species) 가운데 CF³⁺, CF²⁺, CF⁺, C⁺, F⁺이온이, RF파워가 인가되는 캐소드(20) 위에 놓여진 웨이퍼(40) 가장자리 부위에 대하여 가속화된 직진운동에 의해 물리적 식각(Physical Etching)을 일으키게 된다. 이와 같이 RF파워가 인가되는 캐소드(20)상에 웨이퍼(40)가 위치할 때는 RIE방식의 식각이 이루어지게 되는 것이다(도 2 참조).

반면에, 접지된 전극 즉, 애노드(10')상에 웨이퍼(40')가 놓여진 구조에서는 이온화된 입자보다 여기된 입자, 즉 CF^3*, CF^2*, CF^*, C^*, F^*래디컬에 의하여 웨이퍼(40')의 가장자리 부위에 대해 화학적 식각(Chemical Etching)이 주도되는데, 이를 플라즈마 식각이라고 한다(도 3 참조).

(미설명 부호 50,50'은 각각 매칭 유니트(Matching Unit)이다.)

참고로, 상기 CF₄가스는 산화막 제거를 위한 식각에 이용되는 플라즈마 형성용 반응가스인 바, 이외에도 감광막 제거를 위한 O₂, 폴리실리콘이나 알루미늄 또는텅스텐 제거를 위한 Cl₂, 질화막 제거를 위한 SF₆가스의 경우에도 마찬가지의 반응과 과정에 의하여 상기 두 가지 유형의 식각 공정이 수행된다.

다음에서는 전술한 바와 같은 두 가지 식각 방법 이론에 근거하여 본 발명의 건식 식각 방법에 대하여 설명한다.

첨부도면 도 4와 도 5에는 본 발명의 건식 식각 방법에 의해 식각이 이루어지는 과정이 각각 나타나 있는데, 본 발명의 건식 식각 방법이 적용되기 위해서는 사용되는 두 개의 전극이, 도면에서와 같이 전극(1,2)간 대향면에 웨이퍼(3)의 식각 범위와 부합되는 치수로 각각 돌출단(1a,2a)이 형성된 구조로 이루어지거나, 도 6에서와 같이 링형으로 이루어진 구조로 되는 것이 바람직하다.

상기와 같은 구조를 갖는 두 개의 전극 즉, 제1전극(1)과 제2전극(2)이 진공 체임버(도시 생략)내에 설치됨과 아울러, 웨이퍼(3)가 놓여지는 정전척(4)이 제1전극(1)의 중앙부를 통해 전극들(1,2) 사이에서 승강될 수 있도록 설치된다. 이와 더불어서, 상기 제2전극(2)에는 반응가스가 주입되기 위한 주입구(2b)가 형성되어 있으며, 제1전극(1)은 매칭 유니트(5)를 거쳐 RF제너레이터(6)에 연결되고, 이 RF제너레이터(6)를 사이에 두고 제2전극(2)은 접지된다.

이러한 장치적 조건하에서, 먼저, 도 4에서와 같이 정전척(4)이 하강된 상태로 놓여짐으로써 식각하고자 하는 웨이퍼(3)가 제1전극(1)의 돌출단(1a)상에 접촉하고 있게 되었을 때, 제2전극(2)의 주입구(2b)를 통해 반응가스를 주입하고 RF제너레이터(6)의 파워를 인가한다. 그러면, 두 전극(1,2) 사이에 전기장이 형성되어 반응가스가 전기장 내에서 가속화된 전자와의 비탄성 충돌에 의해 분리, 이온화, 분리+이온화, 여기, 재결합 반응이 반복적으로 일어나 플라즈마가 형성된다.

이때 발생된 플라즈마 미립자 가운데 전술한 바와 같은 이온화 입자들(즉, CF³⁺, CF²⁺, CF⁺, C⁺, F⁺등) 이, 가속화된 직진운동에 의하여 반응성 이온 식각을 일으키되, 웨이퍼(3) 상면부 내측에 있는 미세 패턴에는 영향을 주지 않으면서 웨이퍼(3)의 가장자리 부위중 제1전극(1)의 돌출단(1a)과 접촉하고 있지 않은 상면부(3a)와 측면부(3b)에 대해서만 정밀하게 식각을 수행하게 된다.

즉, 플라즈마 미립자는 RF파워가 인가되는 제1전극(1) 상에 놓여진 웨이퍼(3) 가장자리 부위에서, 래디컬화된 반응가스보다 많은 이온화된 반응가스 입자들의 이온 직진운동에 의해, 웨이퍼 가장자리에 적층되어 있는 질화막, 산화막, 폴리실리콘, 알루미늄, 텅스텐 등과 이온성 반응을 일으켜 식각을 유도하게 된다.

참고로, 아래 표 1에는 이온성 반응의 예로서 플로린(Fluorine)계 및 클로린(Chlorine)계 가스에 의한 식각 반응이 나타나 있다.

플로린계 가스에 의한 식각
질화막	Si₃N₄+ 12CF³⁺→3SiF₄+ 2N₂+ 12C
폴리실리콘	3Si + 4CF³⁺→3SiF₄+ 4C
산화막	3SiO₂+ 4CF³⁺→3SiF₄+ 3CO₂+ C
텅스텐	W + 2CF³⁺→WF₆+ 2C
클로린계 가스에 의한 식각
실리콘	3Si + 4CCl³⁺→3SiCl₄+ 4C
텅스텐	W + 2CCl³⁺→WCl₆+ 2C
알루미늄	Al + CCl³⁺→AlCl₃+ C

한편, 도 5에 나타난 바와 같이, 정전척(4)이 상승되어 식각하고자 하는 웨이퍼(3)가 제2전극(2)의 돌출단(2a)에 접촉하고 있게 되었을 때, 제2전극(2)의 주입구(2b)를 통해 반응가스를 주입하고 RF제너레이터(6)의 파워를 인가하면, 위에서와 마찬가지로 두 전극(1,2) 사이에 형성된 반응가스가 가속화된 전자와의 비탄성 충돌에 의해 분리, 이온화, 분리+이온화, 여기, 재결합 반응이 반복적으로 일어나 플라즈마가 형성된다.

이때는 발생된 플라즈마 미립자 가운데 래디컬화한 입자들(즉, CF^3*, CF^2*, CF^*, C^*, F^*등)이 제2전극(2)의 돌출단(2a)에 접촉되어 있지 않은 웨이퍼(3) 가장자리의 저면부(3c)와 측면부(3b)에 대하여 화학반응(래디컬 반응)을 주로 일으킴으로써, 전술한 바와 같은 플라즈마 식각을 유도하게 되어, 웨이퍼(3) 가장자리의 저면부(3c)와 측면부(3b)에 적층된 물질들을 플라즈마 충격(Plasma Damage)을 최소화하면서 효과적으로 제거하게 된다.

즉, 접지된 제2전극(2)에 웨이퍼(3) 가장자리 부위의 상면부가 접촉한 상태에서는, 플라즈마 미립자 가운데 이온화된 반응가스보다는 래디컬화된 반응가스 입자들에 의해 화학반응을 일으켜 웨이퍼 가장자리에 적층되어 있는 질화막, 산화막, 폴리실리콘, 알루미늄, 텅스텐 등의 물질들을 식각하게 되는 것이다.

이러한 화학반응의 예로서 표 2에는 플로린(Fluorine)계 및 클로린(Chlorine)계 가스에 의한 식각 반응이 나타나 있다.

플로린계 가스에 의한 식각
질화막	Si₃N₄+ 12F^*→3SiF₄+ 2N₂
폴리실리콘	Si + 4F^*→SiF₄
산화막	SiO₂+ 4F^*→SiF₄+ O₂
텅스텐	W + 6F^*→WF₆
클로린계 가스에 의한 식각
실리콘	Si + 4Cl^*→SiCl₄
텅스텐	W + 6Cl^*→WCl₆
알루미늄	Al + 3Cl^*→AlCl₃

위에서는 전극간 대향면에 돌출단(1a,2a)이 형성된 구조의 전극(1,2)을 사용하여 설명하였으나, 도 6에서와 같이 링형 전극을 사용하는 경우에도 마찬가지로 제1전극(1')과 제2전극(2') 사이에서 웨이퍼(3')를 승강시켜 웨이퍼(3') 가장자리의 저면부를 제1전극(1')과 접촉시키거나 상면부를 제2전극(2')에 접촉시키는 방법에 의해 웨이퍼(3') 가장자리의 상면부와 측면부 및 저면부에 대하여 각각 반응성 이온 식각과 플라즈마 식각으로 공정을 수행하게 된다.

본 발명에 따른 반도체 웨이퍼의 건식 식각 방법은 위에서 설명한 실시예에 한정되지 아니하며, 특허청구범위에 기재된 기술적 사상의 범주 내에서 당업자에 의해 다양한 변경 및 변형 실시가 가능함은 물론, 이와 같은 변경 및 변형 실시는 기재된 특허청구범위에 속한다 할 것이다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 웨이퍼의 건식 식각 방법에 따르면, 웨이퍼 가장자리의 상면부는 물론 측면부와 저면부에 모두 플라즈마가 작용할 수 있게 되어 이들 부위에 적층된 물질들이 온전하게 제거됨으로써, 별도의 추가 공정을 요하지 않으면서 반도체 소자 공정 수율을 향상시키고, 품질 및 생산성을 향상시키게 되는 효과를 걷을 수 있다.

Claims

전원이 인가되는 제1전극(1)과 접지된 제2전극(2) 사이에서 플라즈마를 발생시켜 반도체 웨이퍼를 식각하는 건식 식각 방법에 있어서,

상기 제1전극(1)의 돌출단(1a)에 상기 웨이퍼 가장자리의 저면부를 접촉시킨 상태에서 플라즈마를 발생시켜 이온화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 상면부와 측면부에 대해 반응성 이온 식각을 행하고,

상기 제2전극(2)의 돌출단(2a)에 상기 웨이퍼 가장자리의 상면부를 접촉시킨 상태에서 플라즈마를 발생시켜 래디컬화한 플라즈마 미립자에 의하여 상기 웨이퍼 가장자리의 저면부와 측면부에 대해 플라즈마 식각을 행하는 것을 특징으로 하는 반도체 웨이퍼의 건식 식각 방법.