KR100429953B1 - 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치 - Google Patents

교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치 Download PDF

Info

Publication number
KR100429953B1
KR100429953B1 KR10-1999-0063854A KR19990063854A KR100429953B1 KR 100429953 B1 KR100429953 B1 KR 100429953B1 KR 19990063854 A KR19990063854 A KR 19990063854A KR 100429953 B1 KR100429953 B1 KR 100429953B1
Authority
KR
South Korea
Prior art keywords
data
ber
looping
pcm
bert
Prior art date
Application number
KR10-1999-0063854A
Other languages
English (en)
Other versions
KR20010061360A (ko
Inventor
이학묵
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0063854A priority Critical patent/KR100429953B1/ko
Publication of KR20010061360A publication Critical patent/KR20010061360A/ko
Application granted granted Critical
Publication of KR100429953B1 publication Critical patent/KR100429953B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • H04M3/302—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop using modulation techniques for copper pairs
    • H04M3/303—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop using modulation techniques for copper pairs and using PCM multiplexers, e.g. pair gain systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/18—Comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명에 의한 교환기에서 IPC 오류 발생 구간 검출 방법은 의사불규칙이진신호열(Pseudo-Random Binary Sequence)을 발생시키는 BERT에 의해 발생된 BER 데이터를 TSW로 입력하는 과정과; 상기 입력받은 BER 데이터를 교환하여 PCM 링크를 통해 LDL/CDL로 전송하는 과정과; 상기 PCM 링크를 통해 전송받은 PCM 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 PCM 데이터로부터 BER 데이터를 추출하여 직렬화한 후 동기 펄스에 따라 IPC 데이터에 삽입하여 ASP/MMS로 전송하는 과정과; 상기 ASP/MMS에서 상기 전송받은 BER 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 LDL/CDL, ASP/MMS에서 루핑되어 되돌아오는 BER 데이터를 수신받아 상기 발생된 BER 데이터와 동일한 지를 비교 판단하여 오류 검사를 수행하는 과정을 포함하여 이루어진다. 본 발명에 의한 교환기에서 IPC 오류 발생 구간 검출 방법에 의할 때, 교환기간 프로세서가 경유하는 모든 구간별 링크의 오류를 검사할 수 있다. 또한, 프로세서와 광링크를 연결하는 U-링크에 대한 검사시, 활성 경로뿐만 아니라 대기경로에 대한 오류 검사도 가능하다. 그리고, 경로의 오류 검사를 위해 사용되는 BER 데이터는 BERT에 의하여 발생되는데, 다양한 오류검출 신호를 발생시킬 수 있어, 오류검사의 신뢰도를 높일 수 있다.

Description

교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치{Method for Detection of IPC Error Generation Section in Switching System and Apparatus Therefor}
본 발명은 전전자 교환기에서 IPC(Inter Processor Control) 오류 구간 검출에 관한 것으로, 특히 동기된 BERT(synchronous Bit Error Rate Tester)를 이용하여 BER 신호를 삽입, 추출 및 루핑하여 오류 구간을 검출할 수 있는 방법 및 그 장치에 관한 것이다.
종래에는 본 발명과 같은 BERT를 사용한 오류 구간 검출 방법은 존재하지 않지만, 교환기 내의 프로세서간 활성(Active) 경로에 대한 오류 검출 방법이 있다.
도3은 종래 발명에 의한 교환기의 구조를 나타낸다. 도3에 나타나 있듯이, 종래의 발명은 ASP(Access Subsystem main Processor)와 LDL(Local Data Link)를 포함하는 ASS(Access Switching Subsystem) 및 중심 동기화 및 ASS간 교환을 담당하는 INS(Inter Network Subsystem)를 포함한다. LDL은 ASP와 광링크(optic link)를 연결하며, CDL(Central Data Link)는 MMS(Mass Message Switch)와 광링크를 연결한다. ASP와 LDL, 그리고 MMS와 CDL은 U-링크로 연결되는데, U-링크는 활성(active) 링크와 비상(standby) 링크를 갖는 이중화된 구조를 지니고 있다.
ASP와 MMS는 교환기 내부의 프로세서인데, 도3에 나타나 있듯이, IPC 데이터를 삽입하거나 비교할 수 있다. IPC 데이터는 원격 호스트간에 존재하는 프로세서간 통신을 위하여 사용되는 데이터로 광링크를 경유한다. ASP나 MMS에서 삽입된 IPC 데이터는 LDL이나 CDL에서 광링크로의 전송을 위하여, 광링크로의 맵핑(mapping)과정 및 광/전자 변환과정을 거친다. 맵핑과정을 수행하는 것이 IPC 데이터 맵핑(IPC data Mapping)부에서 하는 역할이고, 광/전자 변환은 프레임 E/O(Frame Electronic/Optic)부에서 수행한다. 즉, IPC 데이터는 IPC 데어터의 삽입 및 추출부에서 삽입되고 활성 링크를 통하여, 광링크에 맵핑되어 상대 링크로 전송된다. IPC 데이터는 프로세서부에서 삽입 및 추출이 가능하므로, IPC 데이터를 이용하여 프로세서간 활성경로를 시험할 수 있다.
도3에 나타나 있듯이, 광링크 자체에는 IPC 데이터를 삽입 및 추출할 수 있는 프로세서가 없기 때문에, HDLC(High Digital Link Control) 형태인 IPC 데이터를 해석할 수 없다. 따라서, 광링크간 경로의 오류여부를 판단할 수 없게 된다. 또한, IPC 데이터는 활성 경로를 통해서만 전달되므로, 대기경로에대한 장애 여부를 검사할 수 없다.
종래 발명에 의할 때, IPC 데이터에 사용되는 오류검출용 데이터는 프로세서에 의해 결정되는 특정 비트 형태(bit pattern)이므로, 프로세서간 오류의 검출시 신뢰성을 보장하지 못하는 단점도 지니고 있다.
결국, 종래의 발명에 의할 때, 대기경로에 대한 오류 검출 및 링크간 오류 검출이 불가능하며, 특정 비트 형태만을 사용하므로, 오류 검출 시험의 신뢰성을보장하지 못하는 문제점을 안고 있다.
본 발명은 상기와 같은 종래 발명이 지닌 링크간 오류검출 및 대기경로에 대한 오류검출 불가능, 그리고 오류검출 시험의 신뢰성을 보장하지 못하는 문제점을 해결하고자, 동기된 BERT를 이용한 오류 발생구간 검출방법을 구현한다.
본 발명에 의하는 경우, 프로세스간 오류검출뿐만 아니라, 각 링크간 오류 검출이 가능하며, 임의의 비트형태를 삽입하므로 오류 검출 시험의 신뢰도를 높일 수 있다. 또한, 대기경로에 대해서도 동기된 BERT 신호를 삽입할 수 있으므로, 대기경로에 대한 오류검출이 가능하다.
도1은 PCM 회선 연결을 위한 교환기의 경로 및 구성을 나타낸다.
도2는 교환기내 IPC 및 프로세서의 경로 및 구성을 나타낸다.
도3은 종래 발명에 의한 교환기의 구조를 나타낸다.
도4는 본 발명에 의한 교환기의 구조 및 경로를 나타낸다.
도5는 IPC 및 BER 경로 구성을 나타내는 블럭도이다.
도6은 구간별 루핑(looping)이 형성되는 경로를 나타낸다.
도7a 및 도7b는 본 발명에 의한 삽입 및 추출 과정에 대한 타이밍도이다.
도8a 및 도8b는 본 발명에 의한 BER 삽입 및 추출부를 구현하는 회로도이다.
도9a 및 도9b는 본 발명에 의한 BER 루핑부를 구현하는 회로도이다.
※ 도면의 주요부분에 대한 부호 설명
1 : ASS - Access Switching Subsystem
11 : TSW - 타임스위치 12 : LDL - Local Data Link
13 : ASP - Access Subsystem main Processor
14 : BERT - BER 검사장치
2 : INS - Inter Network Subsystem
21 : CDL - Central Data Link 23 : MMS - Mass Message Switching
3 : CCS - Common Central Switch
104 : BER 데이터루핑부 105 : BER 데이터 삽입/추출 및 루핑부
상기 문제점을 해결하기 위하여, 본 발명에 의한 교환기에서 IPC 오류 발생 구간 검출 방법은, 의사불규칙이진신호열(Pseudo-Random Binary Sequence)을 발생시키는 BERT에 의해 발생된 BER 데이터를 TSW로 입력하는 과정과; 상기 입력받은 BER 데이터를 교환하여 PCM 링크를 통해 LDL/CDL로 전송하는 과정과; 상기 PCM 링크를 통해 전송받은 PCM 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 PCM 데이터로부터 BER 데이터를 추출하여 직렬화한 후 동기 펄스에 따라 IPC 데이터에 삽입하여 ASP/MMS로 전송하는 과정과; 상기 ASP/MMS에서 상기 전송받은 BER 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 LDL/CDL, ASP/MMS에서 루핑되어 되돌아오는 BER 데이터를 수신받아 상기 발생된 BER 데이터와 동일한 지를 비교 판단하여 오류 검사를 수행하는 과정을 포함하여 이루어진다.그리고, 상기 PCM 링크를 통해 PCM 데이터를 전송받은 LDL에서 전송받은 PCM 데이터를 광링크를 통해 상기 CDL로 전송하는 과정과; 상기 전송받은 PCM 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 전송받은 PCM 데이터로부터 BER 데이터를 추출하여 직렬화한 후 동기 펄스에 따라 IPC 데이터에 삽입하여 MMS로 전송하는 과정과; 상기 MMS에서 상기 전송받은 BER 데이터를 상기 BERT 방향으로 루핑시키는 과정과; 상기 CDL, MMS에서 루핑되어 되돌아오는 BER 데이터를 수신받아 상기 발생된 BER 데이터와 동일한 지를 비교 판단하여 오류 검사를 수행하는 과정을 더 포함하여 이루어진다.그리고, 상기 ASP/MMS에서 BER 데이터를 BERT 방향으로 루핑시키는 과정은, 상기 LDL/CDL로부터 전송받은 BER 데이터가 삽입된 IPC 데이터를 다시 LDL/CDL로 루핑시키는 과정과; 상기 루핑되어 되돌아온 IPC 데이터로부터 동기 클럭에 따라 BER 데이터를 추출하여 병렬화한 후 PCM 데이터에 삽입하여 상기 TSW를 통해 상기 BERT로 전송하는 과정을 포함하여 이루어지는 것을 특징으로 한다.
한편, 본 발명에 의한 교환기에서 IPC 오류 발생 구간 검출 장치는, BER 데이터를 발생시키는 BERT를 구비하고, 자체에 구비된 ASP와 LDL을 이중화된 U링크로 접속하고, 상기 LDL은 프레임 E/O부를 통해 이중화된 광링크에 접속되어 있는 ASS와; 자체에 구비된 CDL과 MMS를 이중화된 U링크로 접속하고, 상기 CDL이 프레임 E/O부를 통해 상기 이중화된 광링크를 통해 ASS에 접속되어, 중심 동기화 및 상기 ASS간 교환을 담당하는 INS를 구비하는 교환기에 있어서, 상기 LDL은 상기 BERT로부터 수신한 PCM 데이터로부터 추출한 BER 데이터를 상기 U 링크를 통해 상기 ASP에 전송하기 위해 직렬화시킨 후 동기 펄스에 따라 IPC 데이터에 삽입하고, 상기 ASP로부터 U링크를 통해 인가되는 IPC 데이터에서 동기 펄스에 따라 BER 신호를 추출하여 병렬화시킨 후 PCM 데이터에 삽입하여 상기 BERT에게 전송하고, 상기 수신한 BER 데이터를 상기 BERT 방향으로 루핑시키고, 상기 수신한 BER 데이터를 프레임 E/O부를 통해 상기 광링크를 경유하여 상기 CDL로 전달하는 기능을 수행하는 BER 데이터 삽입/추출 및 루핑부를 구비하고; 상기 ASP는 상기 LDL로부터 U 링크를 통해 전송받은 BER 데이터를 루핑시켜 상기 LDL을 경유하여 BERT로 전송시키는 기능을 수행하는 BER 데이터 루핑부를 구비하고; 상기 CDL은 상기 LDL을 통해 광링크를 경유하여 수신한 PCM 데이터로부터 추출한 BER 데이터를 U 링크를 통해 상기 MMS에 전송하기 위해 직렬화시킨 후 동기 펄스에 따라 IPC 데이터에 삽입하고, 상기 MMS로부터 U링크를 통해 인가되는 IPC 데이터에서 동기 펄스에 따라 BER 신호를 추출하여 병렬화시킨 후 PCM 데이터에 삽입하여 상기 광링크와 LDL을 경유하여 상기 BERT에게 전송하고, 상기 수신한 BER 데이터를 루핑시켜 상기 광링크와 LDL를 경유하여 상기 BERT로 전송하는 기능을 수행하는 BER 데이터 삽입/추출 및 루핑부를 구비하고; 상기 MMS는 상기 CDL로부터 U 링크를 통해 전송받은 BER 데이터를 루핑시켜 상기 CDL, 광링크 및 LDL을 경유하여 BERT로 전송시키는 기능을 수행하는 BER 데이터 루핑부를 구비하고; 상기 BERT는 상기 LDL, ASP, CDL, MMS로부터 루핑되어 되돌아오는 BER 데이터와 발생시켰던 BER 데이터가 동일한지 비교 판단하여 오류 검사를 수행하는 것을 특징으로 한다.
도1은 PCM(Pulse Code Modulation) 회선 연결을 위한 교환기의 경로 및 구성을 나타낸다. 도면에 나타나 있듯이, 전전자 교환기 내에는 가입자를 수용하고, ASP(미도시)와 BERT(14)를 수용하는 ASS(1), 중심 동기화 및 ASS(1)간 교환을 담당하는 INS(2), 그리고 실행, 관리 및 통계를 담당하는 CCS(Common Central Subsystem)(3)로 구성되어 있다.
도면에 나타나 있듯이, 트렁크(15)를 통하여 교환기에 들어온 PCM 신호는 타임스위치(11)에 의하여 교환된 후, LDL(12)를 통하여 다시 광링크로 나가게 된다. 이 신호는 INS(2)에 의하여 교환된 후, 다른 ASS(1)에 입력된다. INS(2)에 의한 교환과정에서 PCM 데이터는 CDL(21)을 거쳐 SSW(22)에 의해 교환된다. 가입자의 PCM 신호는 ASS(1)의 트렁크(15)를 통하여 타임스위치(11)에 입력되는데, 본 발명에서 사용하는 BERT(14)역시, 타임스위치(11)에 자신이 발생시킨 의사불규칙이진수열(PRBS: Pseudo-Random Binary Sequence)을 입력시킬 수 있다.
도2는 전전자 교환기내 프로세서간 통신경로를 나타낸다. 도2에 나타나 있듯이, 교환기 사이에서 교환되는 PCM 데이터와는 독립적으로 IPC 데이터를 주고받는다. 원격 호스트에 각각 존재하는 ASS(1)간 IPC 데이터를 교환하는 과정은 다음과 같다. 먼저, ASP(13)에서 IPC 데이터를 발생시키고, IPC 데이터는 이중화된 구조를갖는 U-링크를 거쳐 LDL(12)에 연결된다. 그 후, 광링크를 통해 INS(2)에 입력되면, CDL(21)을 거쳐 MMS(Mass Message Switch)(23)에 의하여 교환된다. 교환된 신호는 다시 CDL(21)을 통하여 광링크로 출력된다. CDL(21)과 MMS(23)간도 이중화된 U-링크로 연결되어 있다. 그 후, 원격 호스트에 존재하는 ASS(1)에 입력되는데, LDL(12)과 U-링크를 거쳐 원격 호스트의 ASP(13)에 입력된다.
도1과 도2에서 살펴본바와 같이, PCM 데이터와 IPC데이터 양자 모두는 LDL(12)과 CDL(21)을 거쳐 교환이 이루어짐을 알 수 있다.
도4는 본 발명에 의한 연결 경로 및 교환기의 구조를 나타낸다. 도면에 나타나 있듯이, ASS(1)내의 BERT를 이용하여 MMS(23)와 ASP(13)간의 개별적인 구간별로 IPC 데이터를 삽입/추출 및 루핑을 할 수 있다. 또한, 활성 경로뿐만아니라 대기경로에 대하여 오류구간을 검출해 낼수 있는 구조를 지니고 있다.
BERT(14)를 이용한 IPC 데이터의 삽입, 추출 및 루핑은 BER 데이터 삽입/추출 및 루핑부(105) 및 BER 데이터 루핑부(104)에 의하여 이루어 진다.
BER 데이터의 삽입부(105)는 광링크로 전송되는 PCM 데이터(전송속도는 16㎒)로부터 BER 데이터를 추출하여 직렬화시키고, IPC(전송속도 8㎒)의 데이터의 흐름중에 프레임의 처음을 알리는 동기화 펄스(synchronous pulse)가 발생된 후 처음 8 비트에 맵핑시키는 기능을 한다. 삽입부(105)를 통하여 LDL(12)에서 ASP(13)구간, 또는 CDL(21)에서 MMS(23)구간에 대한 링크의 오류를 검사할 수 있다.
BER 데이터 추출(105)부는 IPC 데이터의 흐름중에 동기화 펄스가 발생된 후 처음 8비트를 추출하여 병렬화한 후 PCM 데이터의 광링크로 맵핑시키는 기능을 한다. 따라서, CDL(21)과 LDL(12)구간 및 상위프로세서인 ASP(13)와 MMS(23)구간에 대한 링크의 오류를 검사할 수 있다.
BER 데이터 루핑부(104, 105)는 수신한 BER 데이터를 다시 송신하는 역할을 한다. BERT(14)에서 발생된 IPC데이터는 다시 BERT(14)가 수신하여 오류를 검사하게 된다. 이를 위하여, ASP(13), MMS(23), LDL(12), CDL(21)은 자신이 수신한 IPC데이터를 다시 BERT(14)로 돌려보낼 수 있어야 하며, BER 데이터 루핑부(104, 105)에 의하여 구현된다.
이제, 상기한 본 발명의 구성요소들이 어떻게 연동하여 신뢰성이 보장되는 링크의 오류 검사를 수행하는지 자세히 설명한다.
도4에 도시된 바와 같이, 프로세서인 ASP(13) 및 MMS(23)와 LDL(12), CDL(21) 사이는 각각 활성 경로와 대기경로로 구성되는 이중화된 U-링크에 의하여 연결되어 있다.
도5는 IPC 및 BERT(14)에 의해 발생된 오류검출 데이터인 BER 데이터의 경로를 나타낸다. 도5에 나타나 있듯이, BERT(14)는 먼저 타임스위치(TSW: Time SWitch, 이하 "TSW"라 칭한다)(11)에 자신이 발생시킨 PRBS(Pseudo-Random Binary Sequence, BER 데이터이다) 데이터를 입력한다. TSW(11)는 PRBS 데이터를 교환하여, 해당 LDL(12)에 광링크를 통하여 PRBS 데이터를 전송한다. PRBS 데이터를 수신한 LDL(12)은 소프트웨어인 기기제어 프로세서(DP: Device control Processor, 이하 "DP"라 칭한다)에 의하여, BER 데이터를 삽입부(105)를 통하여 프로세서인 ASP(13)로 전달하거나, BER 데이터 루핑부(105)를 통하여 다시 타임스위치로 되돌려 보낼 수 있다. 삽입과정을 통하여 프로세서인 ASP(13)로 BER 데이터를 전송하는 경우, U-링크의 오류에 대한 검사가 가능하다. 즉, 삽입과정을 통하여 ASP(13)로 BER 데이터가 전달되며, BER 데이터를 수신한 ASP(13)는 BER 데이터 루핑부(104)를 통하여 BER 데이터를 반송하게 된다. 한편, 루핑하여 TSW(11)로 반송하는 경우, 광링크에 대한 오류를 검사할 수 있게 된다. 따라서, 구간별 링크의 오류를 검사할 수 있다. BER 데이터는 삽입과정에서 대기경로로도 삽입이 가능하므로, 대기경로에 대한 오류 또한 검사할 수 있게 된다.
종래의 발명의 경우, 링크의 검사를 위하여 발생시키는 BER 데이터는 상위 프로세서에 의하여 동일한 데이터를 사용하였다. 그러나, 본 발명에 의해 BERT(14)에 의하여 발생되는 PRBS 데이터는 다양한 불규칙한 오류제어 신호를 발생시킬 수 있기 때문에, 신뢰성이 보장되는 링크 오류의 검사가 가능하게 된다.
TSW(11)를 통한 BER 데이터는 CDL(21)로 교환될 수도 있다. 이 경우, LDL(12)로 전송된 경우와 동일한 과정을 통하여, 프로세서인 MMS(23)와의 연결경로에 대한 오류검사 및 광링크에 대한 오류검사가 가능하다. 따라서, 설명을 생략한다.
BERT(14)에 의하여 발생된 BER 데이터가 BER 데이터 루핑부(104) 및 BER 데이터 삽입/추출 및 루핑부(105)에 의하여 어떠한 경로를 거쳐 재차 BERT(14)로 수신되는 과정은 도6에 잘 나타나 있다. 도6에서 구부러진 화살표는 루핑부(104, 105)에 의한 루핑을 나타낸다. 상기한 바와 같이 BERT(14)에 의해 발생된 BER 데이터는 TSW(11)를 거쳐 LDL(12)이나 CDL(21)로 전달되고, 여기서 루핑부(105)에 의하여 루핑이 되거나, 삽입부(105)를 통하여 IPC 프레임에 삽입할 수 있다. 삽입부(105)를 통하여 PCM 프레임에 실려있던 BER 데이터는 IPC 프레임에 동기화 되어 삽입되며, U-링크를 통하여 상위 프로세서로 전달된다. IPC 프레임에 동기화되어 삽입된 BER 데이터는 프로세서인 ASP(13) 또는 MMS(23)로 전달되고, ASP(13) 또는 MMS(23)의 루핑부(104)에 의하여 LDL(12)이나 CDL(21)에 다시 전달된다. 이후, CDL(21)이나 LDL(12)의 추출부에 의하여 IPC 프레임으로부터 광링크인 PCM 프레임에 동기화되어 삽입되며, BERT(14)로 되돌아 오게 된다.
도7a 및 도7b는 본 발명에 의한 PCM 프레임과 IPC 프레임에 BERT(14)가 발생시킨 BER 데이터를 동기화하는 방법을 나타낸다. BERT(14)가 TSW(11)에 입력하는 BER 데이터는 전송속도가 8비트를 병렬 전송하는 16㎒의 전송속도를 갖는 PCM 링크를 통하여 LDL(12) 또는 CDL(21)로 전달된다. 한편, LDL(12), CDL(21)과 ASP(13), MMS(23)를 각각 연결하는 U-링크는 직렬 전송방식을 갖고 있으며, 전송속도가 8㎒이다. 따라서, 삽입 및 추출과정에서 각각의 프레임에 동기화를 위한 과정이 필요하다.
도7a는 PCM 프레임으로부터 IPC 프레임으로 동기화하는 과정을 나타낸다. 도7a에 나타나 있듯이, IPC프레임의 클럭은 8㎒이다. 하나의 프레임은 8개의 슬롯으로 구성되는데, 프레임의 시작은 IPC 프레임 펄스에 의하여 검출이 가능하다. 프레임의 시작이 검출되면, IPC의 한 프레임에 BER 데이터를 삽입하게 된다.
PCM 프레임으로부터 IPC 프레임으로 삽입과정을 수행하는 회로도는 도8a에 나타나 있다. TSW(11)로부터 전달된 PCM 데이터는 래치(107)에 의하여 하나의 PCM 프레임에 해당하는 시간동안 잡히게 된다. PCM 프레임은 8비트를 병렬로 전송하므로, IPC 프레임에 삽입하기 위해서는 병렬신호를 직렬신호로 바꾸어주는 변환기(108)를 거쳐야 한다. 변환기(108)의 출력은 전송속도가 8㎒인 IPC 프레임이므로, 8㎒의 클럭을 사용한다. 변환기의 출력값은 삽입이 필요한지의 여부에 따라, IPC 프레임 데이터와 선택기(109)에 의하여 선택된다.
도8a의 아래 부분은 선택기에 입력되는 제어 신호를 결정하는 방법이다. IPC 프레임으로 동기화를 위해서는 IPC 프레임의 시작을 감지하여, 이 시작 신호를 IPC한 프레임 시간동안 유지해야 한다. 이를 위하여, 이동레지스터(112)와 AND게이트(110)을 이용하여, 프레임 펄스를 한프레임간 유지한다. BER 데이터의 삽입은 상기 한프레임간 유지된 프레임 펄스와 소프트웨어에 의한 활성 신호의 OR 게이트(111)를 통하여 발생한다.
추출부(105)에 의한 BER 데이터의 추출과정은 삽입과정의 역으로 진행된다. 도8b는 LDL(12) 및 CDL(21)에서의 BER 데이터 추출부(105)의 회로도이다. IPC 데이터는 직렬 신호이므로, PCM 프레임에 입력되기 위해서 병렬화가 필요하다. 병렬화를 위한 변환은 직렬에서 병렬로의 변환기(113)를 통하여 이루어진다. 병렬화된 데이터는 선택기(109)를 통하여 PCM 프레임에 삽입된다. 이 과정에서 PCM 프레임과의 동기화가 필요한데, 선택기(109)에 입력되는 제어신호를 통하여 동기화가 이루어 진다. 동기화를 위하여, PCM 프레임의 시작을 감지하고, IPC 한 프레임에 해당하는 시간동안 PCM 프레임 시작 신호를 유지해야 한다. 이는 이동레지스터(112)에 의하여 구현된다. 이 시간동안 병렬화된 BER 데이터가 PCM 프레임의 첫 슬롯에 삽입된다. 선택기에 입력되는 제어신호는 소프트웨어 활성 신호와 광링크 활성 신호의 OR 게이트(111)의 출력값으로 이루어 진다. 광링크의 활성신호는 광링크에서 PCM 프레임의 처음을 알리는 신호이므로, 동기화가 이루어 진다.
루핑부(104, 105)에 의한 루핑과정은 도7b에 나타나 있다. PCM 프레임 펄스는 PCM 프레임의 시작을 표시한다. 한 프레임은 8개의 슬롯으로 구성되어 있으며, 하나의 슬롯에는 8 비트가 병렬로 전송된다. BERT(14)에 의한 BER 데이터는 프레임의 첫 슬롯에 삽입되므로, PCM의 프레임 펄스를 감지해야 한다. 첫 프레임 펄스를 감지한후, 입력된 BER 데이터를 반송하기 위하여 BER 데이터를 한프레임 시간동안 잡아 놓아야 한다. 이것에 대한 명령이 BER 데이터 래치 블럭 활성 신호이다. BER 데이터 래치블럭신호를 감지하면, BER 데이터를 한 프레임간 유지하며, 루핑부로부터 TSW(11) 방향으로 전송되는 다음 프레임의 첫머리에 잡아 놓은 BER 데이터를 삽입하여 전송한다. 따라서, BER 데이터의 반송이 가능해진다.
도9a 및 도9b는 루핑부를 구현하는 회로도를 나타낸다.
도9a는 상위 프로세스인 ASP(13)와 MMS(23)에 존재하는 루핑부(104)에 대한 회로도이다. 상부에 도시된 부분은 선택기(109)로 입력되는 제어신호를 발생시키는 부분이다. 프로세서(13, 23)는 자신이 발생시키는 IPC 데이터의 프레임에 동기화하여, BER 데이터를 루핑하여야 한다. 이를 위하여, 프레임의 시작점을 감지하여 한 프레임의 시간동안 루핑신호를 주어야 한다. 이는 IPC 프레임의 시작점을 알리는 IPC 프레임 펄스를 감지하여 한 프레임 시간동안 유지함으로써 가능하다. 이 과정은 이동레지스터(112)와 AND 게이트(110)를 통하여 구현된다. 루핑은 제어 소프트웨어에 의해서도 가능하므로, 소프트웨어 활성 신호와 OR게이트(111)를 통과한 출력이 선택기(109)의 제어 신호가 된다.
도9b는 LDL(12) 및 CDL(21)의 루핑부(105)에 대한 회로도이다. PCM 프레임의 첫 슬롯에 입력되어 있는 BER 데이터를 출력 프레임의 첫 슬롯에 입력하여 루핑이 이루어 진다. 이을 위하여, 입력된 BER 데이터를 붙잡아 놓고 있다가, 출력 PCM 프레임의 시작을 감지하여, 첫 슬롯에 삽입하므로 가능하다. 입력된 BER 데이터를 붙잡아 놓는 과정은 입력 PCM 프레임의 시작을 감지하고, 프레임의 첫 슬롯의 내용을 보유함으로 가능한데, 래치(112)에 의하여 가능하다. 입력신호인 수신 PCM 데이터와 수신 PCM 데이터 프레임의 처음을 알리는 수신 프레임 펄스를 이용하여 BER 데이터를 잡아 놓을 수 있게 된다. 수신 BER 데이터는 출력 PCM 프레임의 시작점을 감지하여 삽입되는데, 시작점의 감지는 도9b의 하단에 의하여 구현된다. 출력 프레임 펄스는 출력 프레임의 시작점이므로, 래치(112)에 의해 감지되어 선택기(109)의 제어 신호로 쓰인다. 따라서, 출력 프레임에 동기화가 되어 BER 신호가 출력된다.
이상에서 설명한 바와 같이 본 발명에 의한 교환기에서 IPC 오류 발생 구간 검출 방법 및 그 장치에 의하면, 교환기간 프로세서가 경유하는 모든 구간별 링크의 오류를 검사할 수 있다. 또한, 프로세서와 광링크를 연결하는 U-링크에 대한 검사시, 활성 경로뿐만 아니라 대기경로에 대한 오류 검사도 가능하다. 그리고, 경로의 오류 검사를 위해 사용되는 BER 데이터는 BERT에 의하여 발생되는데, 다양한 오류검출 신호를 발생시킬 수 있어, 오류검사의 신뢰도를 높일 수 있다.

Claims (8)

  1. 의사불규칙이진신호열(Pseudo-Random Binary Sequence)을 발생시키는 BERT에 의해 발생된 BER 데이터를 TSW로 입력하는 과정과;
    상기 입력받은 BER 데이터를 교환하여 PCM 링크를 통해 LDL/CDL로 전송하는 과정과;
    상기 PCM 링크를 통해 전송받은 PCM 데이터를 상기 BERT 방향으로 루핑시키는 과정과;
    상기 PCM 데이터로부터 BER 데이터를 추출하여 직렬화한 후 동기 펄스에 따라 IPC 데이터에 삽입하여 ASP/MMS로 전송하는 과정과;
    상기 ASP/MMS에서 상기 전송받은 BER 데이터를 상기 BERT 방향으로 루핑시키는 과정과;
    상기 LDL/CDL, ASP/MMS에서 루핑되어 되돌아오는 BER 데이터를 수신받아 상기 발생된 BER 데이터와 동일한 지를 비교 판단하여 오류 검사를 수행하는 과정을 포함하여 이루어지는 교환기에서 아이피씨 오류 발생 구간 검출 방법.
  2. 제1항에 있어서, 상기 PCM 링크를 통해 PCM 데이터를 전송받은 LDL에서 전송받은 PCM 데이터를 광링크를 통해 상기 CDL로 전송하는 과정과;
    상기 전송받은 PCM 데이터를 상기 BERT 방향으로 루핑시키는 과정과;
    상기 전송받은 PCM 데이터로부터 BER 데이터를 추출하여 직렬화한 후 동기 펄스에 따라 IPC 데이터에 삽입하여 MMS로 전송하는 과정과;
    상기 MMS에서 상기 전송받은 BER 데이터를 상기 BERT 방향으로 루핑시키는 과정과;
    상기 CDL, MMS에서 루핑되어 되돌아오는 BER 데이터를 수신받아 상기 발생된 BER 데이터와 동일한 지를 비교 판단하여 오류 검사를 수행하는 과정을 더 포함하여 이루어지는 교환기에서 아이피씨 오류 발생 구간 검출 방법.
  3. 제1항에 있어서, 상기 ASP/MMS에서 BER 데이터를 BERT 방향으로 루핑시키는 과정은,
    상기 LDL/CDL로부터 전송받은 BER 데이터가 삽입된 IPC 데이터를 다시 LDL/CDL로 루핑시키는 과정과;
    상기 루핑되어 되돌아온 IPC 데이터로부터 동기 클럭에 따라 BER 데이터를 추출하여 병렬화한 후 PCM 데이터에 삽입하여 상기 TSW를 통해 상기 BERT로 전송하는 과정을 포함하여 이루어지는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 방법.
  4. BER 데이터를 발생시키는 BERT를 구비하고, 자체에 구비된 ASP와 LDL을 이중화된 U링크로 접속하고, 상기 LDL은 프레임 E/O부를 통해 이중화된 광링크에 접속되어 있는 ASS와; 자체에 구비된 CDL과 MMS를 이중화된 U링크로 접속하고, 상기 CDL이 프레임 E/O부를 통해 상기 이중화된 광링크를 통해 ASS에 접속되어, 중심 동기화 및 상기 ASS간 교환을 담당하는 INS를 구비하는 교환기에 있어서,
    상기 LDL은 상기 BERT로부터 수신한 PCM 데이터로부터 추출한 BER 데이터를 상기 U 링크를 통해 상기 ASP에 전송하기 위해 직렬화시킨 후 동기 펄스에 따라 IPC 데이터에 삽입하고, 상기 ASP로부터 U링크를 통해 인가되는 IPC 데이터에서 동기 펄스에 따라 BER 신호를 추출하여 병렬화시킨 후 PCM 데이터에 삽입하여 상기 BERT에게 전송하고, 상기 수신한 BER 데이터를 상기 BERT 방향으로 루핑시키고, 상기 수신한 BER 데이터를 프레임 E/O부를 통해 상기 광링크를 경유하여 상기 CDL로 전달하는 기능을 수행하는 BER 데이터 삽입/추출 및 루핑부를 구비하고;
    상기 ASP는 상기 LDL로부터 U 링크를 통해 전송받은 BER 데이터를 루핑시켜 상기 LDL을 경유하여 BERT로 전송시키는 기능을 수행하는 BER 데이터 루핑부를 구비하고;
    상기 CDL은 상기 LDL을 통해 광링크를 경유하여 수신한 PCM 데이터로부터 추출한 BER 데이터를 U 링크를 통해 상기 MMS에 전송하기 위해 직렬화시킨 후 동기 펄스에 따라 IPC 데이터에 삽입하고, 상기 MMS로부터 U링크를 통해 인가되는 IPC 데이터에서 동기 펄스에 따라 BER 신호를 추출하여 병렬화시킨 후 PCM 데이터에 삽입하여 상기 광링크와 LDL을 경유하여 상기 BERT에게 전송하고, 상기 수신한 BER 데이터를 루핑시켜 상기 광링크와 LDL를 경유하여 상기 BERT로 전송하는 기능을 수행하는 BER 데이터 삽입/추출 및 루핑부를 구비하고;
    상기 MMS는 상기 CDL로부터 U 링크를 통해 전송받은 BER 데이터를 루핑시켜 상기 CDL, 광링크 및 LDL을 경유하여 BERT로 전송시키는 기능을 수행하는 BER 데이터 루핑부를 구비하고;
    상기 BERT는 상기 LDL, ASP, CDL, MMS로부터 루핑되어 되돌아오는 BER 데이터와 발생시켰던 BER 데이터가 동일한지 비교 판단하여 오류 검사를 수행하는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 장치.
  5. 제 4항에 있어서, 상기 CDL 및 LDL에 구비되어 있는 BER 데이터 삽입부는,
    상기 수신한 PCM 데이터에서 추출된 BER 데이터를 소정 시간 동안 래치시키는 래치부와;
    상기 래치부로부터 전달받은 병렬 BER 데이터를 직렬 BER 데이터로 변환시켜 주는 직렬 변환부와;
    IPC 프레임의 시작을 감지하고, IPC 시작 신호를 소정 시간 유지시키는 동안 발생시킨 BER 활성 신호와 소프트웨어 활성 신호에 의거하여 BER 삽입 제어 신호를 발생시키는 BER 삽입 제어 신호 발생부와;
    상기 BER 삽입 제어 신호 발생부로부터 인가되는 BER 삽입 제어 신호에 의거하여 상기 직렬 변환부로부터 인가받은 직렬 BER 데이터를 IPC 프레임에 삽입시키는 선택부를 구비하여 이루어지는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 장치.
  6. 제 4항에 있어서, 상기 CDL 및 LDL에 구비되어 있는 BER 데이터 추출부는,
    PCM 프레임 시작 신호를 소정 시간 유지시키는 동안 IPC 데이터에서 추출된 직렬 BER 데이터를 병렬 BER 데이터로 변환하는 병렬 변환부와;
    소프트웨어 활성 신호와 광링크 활성 신호에 의거하여 BER 추출 제어 신호를 발생시키는 BER 추출 제어 신호 발생부와;
    상기 BER 추출 제어 신호 발생부로부터 인가받은 BER 추출 제어 신호에 의거하여 상기 병렬 변환부로부터 인가받은 병렬 BER 데이터를 PCM 프레임에 삽입시키는 선택부를 구비하여 이루어지는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 장치.
  7. 제 4항에 있어서, 상기 CDL 및 LDL에 구비되어 있는 BER 데이터 루핑부는,
    수신 PCM 프레임의 시작 펄스에 의거하여 PCM 프레임에서 추출된 BER 데이터를 소정 시간 동안 래치시키는 래치부와;
    출력 PCM 프레임의 시작 펄스에 의거하여 BER 루핑 활성화 신호를 발생시키는 BER 루핑 활성화 신호 발생부와;
    상기 BER 루핑 활성화 신호 발생부로부터 인가받은 BER 루핑 활성화 신호에 의거하여 상기 래치부로부터 인가받은 BER 데이터를 송신 PCM 프레임에 삽입하여 BERT로 루핑시키는 선택부를 구비하여 이루어지는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 장치.
  8. 제 4항에 있어서, 상기 ASP 및 MMS에 구비되어 있는 BER 데이터 루핑부는,
    IPC 프레임의 시작을 감지하고, IPC 시작 신호를 소정 시간 유지시키는 동안 발생시킨 BER 활성 신호와 소프트웨어 활성 신호에 의거하여 BER 루핑 활성 신호를 발생시키는 BER 루핑 활성 신호 발생부와;
    상기 BER 루핑 활성 신호 발생부로부터 인가받은 BER 루핑 활성 신호에 의거하여 수신 IPC 데이터에서 추출된 BER 데이터를 송신 IPC 데이터에 삽입하여 BERT로 루핑시키는 선택부를 구비하여 이루어지는 것을 특징으로 하는 교환기에서 아이피씨 오류 발생 구간 검출 장치.
KR10-1999-0063854A 1999-12-28 1999-12-28 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치 KR100429953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063854A KR100429953B1 (ko) 1999-12-28 1999-12-28 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063854A KR100429953B1 (ko) 1999-12-28 1999-12-28 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20010061360A KR20010061360A (ko) 2001-07-07
KR100429953B1 true KR100429953B1 (ko) 2004-05-03

Family

ID=19631173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063854A KR100429953B1 (ko) 1999-12-28 1999-12-28 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100429953B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822441A (ja) * 1994-07-06 1996-01-23 Kofu Nippon Denki Kk 情報処理装置およびその通信エラー検出方法
KR0131527B1 (ko) * 1994-12-22 1998-04-21 박성규 전전자 교환기에 있어서 데이터링크장치의 프로세서간 통신데이타 경로점검 장치
KR19990024262A (ko) * 1998-12-28 1999-03-25 박하구 종합정보통신망 가입자 회로 시험장치
KR19990017963U (ko) * 1997-11-05 1999-06-05 김영환 내부처리통신 경로 테스트 장치 및 그 방법
KR19990047578A (ko) * 1997-12-04 1999-07-05 김영환 이동통신 교환기의 내부처리통신 경로 테스트 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822441A (ja) * 1994-07-06 1996-01-23 Kofu Nippon Denki Kk 情報処理装置およびその通信エラー検出方法
KR0131527B1 (ko) * 1994-12-22 1998-04-21 박성규 전전자 교환기에 있어서 데이터링크장치의 프로세서간 통신데이타 경로점검 장치
KR19990017963U (ko) * 1997-11-05 1999-06-05 김영환 내부처리통신 경로 테스트 장치 및 그 방법
KR19990047578A (ko) * 1997-12-04 1999-07-05 김영환 이동통신 교환기의 내부처리통신 경로 테스트 장치
KR19990024262A (ko) * 1998-12-28 1999-03-25 박하구 종합정보통신망 가입자 회로 시험장치

Also Published As

Publication number Publication date
KR20010061360A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100330335B1 (ko) 2방향링크를통한데이터전송을동기화하는방법및시스템
US5963564A (en) Synchronizing the transmission of data via a two-way link
KR19990063894A (ko) 여유도를 가지는 클럭 분산망의 운영과 관리
CN101232343A (zh) 一种定位嵌入控制通路故障的方法
KR100429953B1 (ko) 교환기에서 아이피씨 오류 발생 구간 검출 방법 및 그 장치
JPS60260291A (ja) タイムスロツト完全性回路
JPWO2011016105A1 (ja) 局内装置、ｐｏｎシステムおよびデータ受信処理方法
JP2003204369A (ja) 信号送受信装置、回路、およびループバックテスト方法
CN101026448A (zh) 一种同步通信系统时钟再生方法及系统
CN108134655A (zh) 一种确定通信链路状态的方法及控制器
JPH03267775A (ja) 集積回路におけるループ試験方式
KR100419150B1 (ko) 교환 시스템에서의 활성/대기 유 링크 시험 장치
JP2000216746A (ja) ディジタルネットワ―クの通信設備で使用する特定用途向け集積回路（ａｓｉｃ）
JP2774318B2 (ja) 伝送制御信号検出装置およびその制御方法
JPH0227876B2 (ja) Pairotsutoshikenhoshiki
JPS62268246A (ja) デイジタルインタフエ−ス装置の試験方式
KR920009338B1 (ko) 교환 시스팀의 t1(북미)방식 중계선 정합 장치
KR900006064B1 (ko) 동기패턴 검출회로
KR19990002543A (ko) 시분할 전전자 교환기(tdx-1b) 디지틀 중계선 테스트 장치(bert) 및 그 제어 방법
US6651195B1 (en) Method and system for bit error structure measurements of data transmission channels
KR200229125Y1 (ko) 입출력보드에서의 바이트 클럭 발생 장치
KR100323108B1 (ko) 전전자 교환기의 중앙 데이터링크 회로팩
JPS60226249A (ja) デ−タ伝送方式
KR930010778B1 (ko) 데이타 전송회로 장해검지기
JPH01120924A (ja) フレーム同期回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110315

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee