KR100414812B1 - 전력 소비를 감소시킨 플라즈마 표시 장치 - Google Patents

전력 소비를 감소시킨 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100414812B1
KR100414812B1 KR10-2001-0015117A KR20010015117A KR100414812B1 KR 100414812 B1 KR100414812 B1 KR 100414812B1 KR 20010015117 A KR20010015117 A KR 20010015117A KR 100414812 B1 KR100414812 B1 KR 100414812B1
Authority
KR
South Korea
Prior art keywords
data
electrodes
pulse
scan
discharge
Prior art date
Application number
KR10-2001-0015117A
Other languages
English (en)
Other versions
KR20010090523A (ko
Inventor
나카무라타다시
Original Assignee
닛폰 덴키 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛폰 덴키 가부시끼 가이샤 filed Critical 닛폰 덴키 가부시끼 가이샤
Publication of KR20010090523A publication Critical patent/KR20010090523A/ko
Application granted granted Critical
Publication of KR100414812B1 publication Critical patent/KR100414812B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

적은 전력 소비로 안정하게 작동하는 플라즈마 표시 장치는 본 발명에 따라 복수개의 주사 전극들, 복수개의 데이터 전극 그룹들, 데이터 펄스 제어 회로 및 데이터 드라이버들을 포함한다. 데이터 펄스 위상 제어 회로는 최초 펄스의 개시 타이밍이 지연되고, 최후 펄스의 종료 타이밍이 앞당겨지는 연속하는 펄스들로 구성된 펄스열들을 각각의 데이터 전극 그룹에 대해 상이한 위상으로 발생시킨다. 데이터 드라이버는 각각의 데이터 그룹에 대해 제공되고, 이들 데이터 드라이버들은 펄스열들과 동기되는 표시 데이터를 데이터 전극에 인가한다. 복수개의 데이터 전극 그룹내의 데이터 전극들은 데이터 펄스의 인가시 주사 전극과의 교점에서 발생하는 방전에 의해 화면 표시를 실현한다.

Description

전력 소비를 감소시킨 플라즈마 표시 장치{PLASMA DISPLAY WITH REDUCED POWER CONSUMPTION}
(발명의 분야)본 발명은 화면 표시를 실행하기 위해 복수개의 주사 전극들 및 복수개의 데이터 전극들이 서로 교차하여 배열되고, 화면 표시를 위해 데이터 전극들에 소망하는 데이터 펄스의 인가시 주사 전극들과 데이터 전극들의 교점에서 방전이 발생하는 플라즈마 표시 장치 및 AC 방전 메모리-동작형 플라즈마 표시 패널의 구동 방법에 관한 것이다.
(관련 기술의 설명)PDP(plasma display panels)는 일반적으로 얇은 구조, 낮은 수준의 플리커, 큰 표시 콘트라스트 비, 대 화면들로의 상대적으로 용이한 응용, 및 높은 응답 속도를 포함하는 많은 특징들을 제공한다. 또한, PDP는 자발광형(self-light emitting)이고, 따라서 형광체들의 사용에 의해 다색 방출이 가능하다. 이들 특징들로 인해, 대형의 공중 표시 장치들 및 컬러 텔레비전 분야들에서 최근 수년 간 PDP의 사용이 확대되어 왔다.
PDP는 전극들이 유전체로 피복되고, 간접적인 AC 방전 상태에서 동작하는 ac-방전형 및 전극들이 방전 구간으로 노출되고, 직류 방전 상태에서 동작하는 dc 방전형을 포함한다.
ac 방전형은 방전 셀의 메모리를 사용하는 메모리-동작형 및 방전 셀의 메모리를 사용하지 않는 리프레쉬-동작형을 포함한다. 메모리-동작형 PDP 및 리프레쉬 동작형 PDP 모두의 휘도는 실질적으로 방전 횟수, 즉, 반복되는 전압 펄스들의 수에 비례한다. 리프레쉬 동작형 PDP는 표시 용량이 증가한 경우의 휘도의 감소를 나타내고, 따라서, 이러한 유형의 PDP는 소 표시 용량의 PDP에 사용된다.
도 1은 ac 방전 메모리-동작형 PDP에서 표시 셀의 구성을 나타내는 사시도이다. PDP는 절연 기판들(1, 2), 주사 전극들(3), 유지 전극들(4), 버스 전극들(5 및 6), 데이터 전극들(7), 방전 가스 공간(8), 형광체(11), 유전체층(12), 보호층(13), 유전체층(14), 및 격벽들(9)로 구성된다.
전면(front surface) 및 배면(back surface), 즉, 절연 기판들(1 및 2)은 유리로 이루어진다. 투명한 주사 전극(3) 및 투명한 유지 전극들(4)은 절연 기판(2) 상에 형성된다. 버스 전극들(5, 6)은 전극 저항을 감소시키기 위해 주사 전극(3)과 유지 전극(4)에 중첩되게 배열된다. 데이터 전극들(7)은 주사 전극들(3) 및 유지 전극들(4)과 직교하는 절연 기판(1) 상에 형성된다. 방전 가스 공간(8)은 절연 기판(1)과 절연 기판(2) 사이의 공간이고, 헬륨, 네온 또는 크세논 또는 이들 가스들의 혼합 가스로 구성된 방전 가스로 충전된다. 형광체(11)는 방전 가스의 방전에 의해 발생되는 자외선을 가시광(10)으로 변환시킨다. 유전체층(12)은 주사 전극(3) 및 유지 전극(4)을 덮는다. 보호층(13)은 산화 마그네슘 등으로 이루어진 층이고, 유전체층(12)을 방전으로부터 보호한다. 유전체층(14)은 데이터 전극(7)을 덮는다. 격벽(9)은 표시 셀들을 다른 인접한 표시 셀들로부터 분리한다. 데이터 전극들(7)의 표면은 유전체층(14)에 의해 덮인다. 복수개의 격벽들(9)은 유전체층(14)의 표면 상에 제공된다. 형광체(11)는 인접한 격벽들(9) 사이의 유전체층(14)의 표면 및 격벽(9)의 측면에 도포된다.
도 2는 도 1에 나타낸 ac 방전 메모리-동작형 PDP에서 단일 표시 셀의 수직 단면도이다.
다음으로, 선택된 표시 셀의 방전 동작은 도 2를 참조하여 설명한다. 방전 임계값을 초과하는 펄스 전압이 주사 전극(3)과 데이터 전극(7) 사이에 인가될 때 방전이 일어난다. 방전이 일어날 때, 방전에 의해 발생되는 양전하 및 음전하들은 양 측면 상의 표면으로, 즉, 유전체층(12) 및 형광체(11)의 표면으로 흡수되고, 인가된 펄스 전압의 극성에 따른 전하 축적이 발생한다. 이러한 전하는 이하 "벽 전하(barrier charge)"라 칭한다. 방전 가스 공간(8)의 2개의 단부(도 2에서, 도면의 상하)에서 이러한 전하의 축적에 의해 발생되는 등가적 내전압, 즉 벽 전압(barrier voltage)은 펄스 전압과 역극성으로 된다. 따라서 표시 셀 내부의 실효 전압은 인가된 펄스 전압이 일정 값으로 유지되더라도 벽 전하가 증가함에 따라 강하된다. 표시 셀 내부의 실효 전압이 더 이상 방전이 유지되지 않을 정도까지 하강하면, 방전이 중단된다. 이 때 데이터 전극(7)에 인가되는 전압의 극성이 반전되면, 벽 전하는 소거된다. 질량이 큰 양 전하가 형광체(11)와 충돌하면 형광체의 수명을 단축시키기 때문에, 작은 질량의 음의 전하(전자)들이 형광체(11)의 표면에 축적되도록 주사 전극(3)에 관하여 양의 전압이 데이터 전극(7)에 인가된다. 이러한 상태에서 방전을 유지시키기 위해, 유지 전극들(4)은 주사 전극들(3)에 병렬로 제공되고, 유지 방전이 주사 전극들(3)과 유지 전극들(4) 사이에서 계속된다. 따라서, 데이터 전극(7)과 주사 전극(3) 사이의 방전이 광을 방출하는 선택된 표시 셀에서 개시된 후, 벽 전압과 동일한 극성의 펄스 전압인 유지 방전 펄스가 인접한 주사 전극(3)과 유지 전극(4) 사이에 인가되고, 그에 따라 실효 전압은 유지 방전 펄스의 전압에 부가된 벽 전압과 같다. 따라서, 실효 전압은 유지 방전 펄스의 전압이 낮더라도 방전 임계 값을 초과하고, 그에 따라 방전이 유지된다. 따라서, 방전은 주사 전극(3) 및 유지 전극(4)에 교대로 유지 방전 펄스들을 인가함으로써 유지된다. 이러한 기능은 상기 메모리 기능이다.
펄스 폭이 넓은 전압을 낮은 펄스, 또는 펄스 폭이 좁은 전압을 유지 방전 펄스와 동 정도의 펄스가, 소거 펄스로서, 주사 전극(3) 또는 유지 전극(4)에 , 벽 전압을 중화하도록 인가됨으로써 유지 방전은 정지된다.
도 3은 도 2에 나타낸 것과 같은 표시 셀들을 매트릭스로 배열함으로써 형성된 PDP, 제어 회로, 주사 드라이버, 유지 드라이버 및 데이터 드라이버를 나타내는 블록도이다.
PDP(15)는 m x n 표시 셀들(16)이 배열된 도트 매트릭스 표시를 위한 패널이다. PDP(15)에서, 서로 병렬로 배열된 주사 전극들(X1, X2, ..., Xm) 및 유지 전극들(Y1, Y2, ..., Ym)이 행 전극으로서 제공되고; 행 전극들에 직교로 배열된 데이터 전극들(D1, D2, ..., Dn)이 열 전극으로서 제공된다.
주사 드라이버(21)는 주사 전극 구동 파형의 전압을 주사 전극들(X1, X2, ..., Xm)에 인가한다. 유지 드라이버(22)는 유지 전극 구동 파형의 전압을 유지 전극들(Y1, Y2, ..., Ym)에 인가한다. 데이터 드라이버(50)는 데이터 전극 구동 파형의 전압을 데이터 전극들(D1, D2, ..., Dn)에 인가한다.
제어 회로(60)는 데이터 드라이버(50), 주사 드라이버(21), 및 유지 드라이버(22)를 제어하기 위한 신호들을 수직 동기 신호들(Vsync), 수평 동기 신호들(Hsync), 클록 신호들("Clock") 및 표시 데이터 신호들(DATA)에 기초하여 발생시킨다.
표시 데이터 신호(DATA)는 각각의 표시 셀에 표시될 데이터를 나타내는 신호들이다. 수직 동기 신호(Vsync)는 예비 방전 구간으로부터 소거 방전 구간까지 일련의 동작들이 완결되는 프레임의 기간 및 그 프레임의 개시점을 나타내는 신호이다. 또한, 하나의 프레임이 복수개의 필드로 이루어지고, 각각의 필드가 예비 방전 구간으로부터 유지 방전 구간까지 포함하면, 필드들은 수직 동기 신호(Vsync)와 비동기로 구성될 수 있다. 수직 동기 신호(Vsync)는 또한 1필드의 기간 및 개시점을 나타낼 수 있다. 수평 동기 신호(Hsync)가 CRT에서 각각의 수평 주사선에 대한 주사의 개시점을 지정하는 신호이더라도, PDP에서, 그것은 각각의 수평 주사선에 대해 표시 데이터 신호(DATA)를 취하는 타이밍을 나타내는 신호로서 사용된다. 클록 신호 "Clock"는 표시 데이터 신호들(DATA)을 전송하기 위한 기준 클록이다.
상기 설명의 구성을 갖는 PDP의 구동 방법에 대해서 이하에 설명한다.
도 4는 도 3에 나타낸 PDP의 주사 드라이버(21), 유지 드라이버(22) 및 데이터 드라이버(20)의 출력 파형들을 나타내는 타이밍도를 나타낸다.
유지 전극 구동 펄스 신호(Wu)는 유지 전극들(Y1, Y2, ..., Ym)에 공통으로 인가되는 전압 신호이다. 주사 전극 구동 펄스 신호들(Ws1, Ws2, ..., Wsm)은 주사 전극들(X1, X2, ..., Xm) 각각에 인가된 전압 신호들이다. 데이터 전극 구동 펄스 신호(Wd)는 1≤i≤n 동안 데이터 전극(Di)에 인가되는 전압 신호이다. PDP를 구동하는 것은 예비 방전 구간, 기입 방전 구간, 유지 방전 구간 및 소거 방전 구간을 1 기간으로서 수행하는 것을 포함한다.
예비 방전 구간은 기입 방전 구간 내에서 안정한 기입 방전 특성을 얻기 위해 방전 가스 공간 내부에서 벽 전하 및 활성 입자들을 발생시키기 위한 시간 구간이다. 예비 방전 펄스(Pp)는 먼저 PDP(15)의 모든 표시 셀들을 동시에 방전시키기 위해 인가된다. 이후 예비 방전 소거 펄스(Ppe)는 기입 방전 및 유지 방전과 간섭할 수 있는 생성된 벽 전하의 전하를 제거하기 위해 모든 주사 전극들에 인가된다. 다시 말해, 예비 방전 펄스(Pp)는 모든 표시 셀들에서 예비 방전을 야기하기 위해 주사 전극들(X1, X2, ..., Xm)에 먼저 인가된다. 이어서, 유지 전극들(Y1, Y2, ..., Ym)의 전위는 유지 전압(Vs)의 레벨까지 상승하고, 또한, 점차로 강하하는 전위를 갖는 예비 방전 소거 펄스(Ppe)는 소거 방전을 야기하기 위해 주사 전극들(X1, X2, ..., Xm)에 인가된다. 소거 방전이 발생할 때, 예비 방전 펄스로 인해 축적된 벽 전압이 약화된다. 본 명세서에 기재된 소거(erasing)라는 용어는 후속 기입 방전 또는 유지 방전을 원활하게 하기 위해 모든 벽 전하를 제거하거나 또는 벽 전하량을 조절하는 것을 의미한다.
기입 방전 구간은 발광해야 할 선택된 표시 셀들이 방전하게 하고, 벽 전하를 생성하는 시간 구간이다. 주사 펄스(Pw)는 각각의 주사 전극들(X1, X2, ..., Xm)에 연속적으로 인가되고, 이러한 주사 펄스(Pw)와 동기되고, 데이터 펄스(Pd)는 표시가 실행되어야 하는 표시 셀들의 1≤i≤n 동안 데이터 전극(Di)에 선택적으로 인가된다. 기입 방전이 이와 같이 발생되고, 벽 전하가 생성된다. 유지 방전 구간은 벽 전하가 기입 방전 구간 동안 발생된 표시 셀들의 방전을 유지하기 위한 시간 구간이다. 기입 방전이 기입 방전 구간에 실행되는 표시 셀들에 소망의 휘도를 부여하기 위해, 유지 방전 펄스(Pc)가 주사 전극들(X1, X2, ..., Xm)에 인가되고, 유지 방전 펄스(Pc)로부터 180˚로 지연된 위상을 갖는 유지 방전 펄스(Ps)가 유지 전극들(Y1, Y2, ..., Ym)에 필요한 횟수 동안 반복적으로 및 교대로 인가된다. 따라서, 유지 방전의 필요 횟수가 반복된다. 이러한 경우에, 주사 전극들(X1, X2, ..., Xm) 및 유지 전극들(Y1, Y2, ..., Ym)의 진폭은 Vs인 것으로 가정된다. 주사 전극들(X1, X2, ..., Xm)과 유지 전극들(Y1, Y2, ..., Ym)의 전위차는 벽 전하에 기인한 전압을 Vs에 부가함으로써 얻어진 전압이 방전을 개시시키는 전압을 초과하는 값이 되도록 설정된다.
소거 방전 구간은 후속 예비 방전, 기입 방전 및 유지 방전을 원활하게 하기 위해 벽 전하량을 조절하기 위한 시간 구간이다. 소거 방전은 유지 방전으로 인해 축적된 벽 전하를 소거하기 위해, 완만하게 떨어지는 전위를 갖는 소거 펄스(Pe)가 주사 전극(X1, X2, ..., Xm)에 인가될 때 발생한다. 이러한 경우의 소거는 후속 예비 방전, 기입 방전 또는 유지 방전을 원활하게 하기 위해 벽 전하를 전체적으로 제거하거나 또는 벽 전하량을 조절하는 것을 의미한다.
데이터 펄스(Pd)는 발광이 필요치 않은 표시 셀들에 인가되지 않고(도 4에서 GND 전위), 따라서 방전의 발생이 방지된다.
따라서, 소망하는 이미지는 예비 방전 구간으로부터 소거 방전 구간에 이르는 일련의 동작들에 의해 PDP 상에 표시된다. 상기 기입 방전 구간에서, 데이터 펄스(Pd)는 동일한 타이밍으로 모든 데이터 전극들에 인가되고, 그에 따라 발광 전류는 주사 펄스(Pw) 및 데이터 펄스(Pd) 모두의 인가 직후에 각각의 주사 전극과 일치하여 흐른다. 결과적으로, 대형 표시 화면을 갖는 PDP에서와 같이 발광 전류가 큰 경우, 표시 셀들에서 기입 방전을 야기하기에 충분한 전압 특성은 PDP의 드라이버 출력 임피던스 또는 전극 배선 저항에 의해 유발되는 전압 강하로 인해 얻어질 수 없다는 문제점이 있다. "전극 배선(electrode wiring)"은 주사 전극(3), 유지 전극(4), 버스 전극들(5, 6) 또는 데이터 전극들(7)을 가리킨다. 또한, "주사 전극들(3) 및 유지 전극들(4)의 전극 배선 저항"은 한편으로는 주사 전극(3)과 유지 전극(4) 사이 그리고 다른 한편으로는 버스 전극들(5 및 6) 사이의 저항이다.
발광 전류는 전극들로 흐를 뿐만 아니라, 전류는 전극들 사이의 정전 용량을 충전 및 방전시키기 위해 흐르기도 하고, 용량은 구동 펄스의 인가에 대해 부하로 된다. PDP의 정세도를 상승시키기 위해 화상 소자 피치를 좁히거나 화면 크기를 증가시켜 전극들 간의 거리를 축소시키고 전극 배선의 길이를 증가시키고, 그에 따라 전극들 간의 정전 용량이 증가하고, 이러한 전류는 큰 값으로 된다. 충전 및 방전을 위한 전류가 커질 때, 이러한 전류에 의해 발생된 잡음 레벨 역시 증가한다. 이러한 잡음은 다른 신호들에 영향을 미치고, 표시 셀들에서 에러가 많은 기입을 유발한다. 이러한 잡음은 외부로 방사되는 잡음의 소스이기도 하기 때문에 바람직하지 못하다. 더욱이, 전압 강하량을 보상하기 위해 각각의 드라이버로 구동 전압을 상승시키는 것은 발광이 필요하지 않은 표시 셀들의 발광을 유발한다.
본 출원인은 일본특허공개 제 2950270 호에서 이들 문제점들을 해결하는 방법을 이미 개시하였다. 이 방법에서, 데이터 전극들은 도 5에 나타낸 바와 같이 복수개의 데이터 전극 그룹들(여기서, 데이터 전극들이 2개의 그룹: 즉, 데이터 전극들(Da1-Daj) 및 데이터 전극들(Db1-Dbk)으로 분할되는 일 실시예를 나타냄)으로 분할되고, 기입 방전 구간의 데이터 펄스의 위상은 각각의 데이터 전극 그룹에 대해 이동된다.
각각의 전극에 인가된 신호들은 도 6에 나타낸 바의 파형을 갖는다. 유지 전극 구동 펄스 신호(Wu)는 유지 전극들(Y1, Y2, ..., Ym)에 공통으로 인가되는 신호이다. 주사 전극 구동 펄스 신호들(Ws1, Ws2, ..., Wsm)은 각각 주사 전극(X1, X2, ..., Xm)에 인가되는 신호들이다. 데이터 전극 구동 펄스 신호(Wa)는 데이터 전극들(Da1, Da2, ..., Daj)에 인가되는 신호이다. 데이터 전극 구동 펄스 신호(Wb)는 데이터 전극들(Db1, Db2, ..., Dbk)에 인가되는 신호이다. 1 기간(1 프레임)은 제1 필드 및 제2 필드를 포함하고, 제1 필드 및 제2 필드들은 각각 예비 방전 구간, 기입 방전 구간, 및 유지 방전 구간으로 구성되어 있다.
제1 필드의 기입 방전 구간에서, 데이터 전극들(Da1, Da2, ..., Daj)에 인가된 데이터 펄스의 펄스 폭은 주사 주기(scan cycle)와 동일한 한편, 데이터 전극들(Db1, Db2, ..., Dbk)에 인가된 데이터 펄스들은 데이터 전극들(Da1, Da2, ..., Daj)에 인가된 데이터 펄스의 개시 타이밍에서 시간 Td만큼 지연되어 펄스 폭이 좁아져 있다. 그러나, 제2 필드의 기입 방전 구간에서, 데이터 전극들(Da1, Da2, ..., Daj)에 인가된 데이터 펄스들은 개시 타이밍이 시간 Td 만큼 지연되어 펄스 폭이 좁아져 있고, 한편 데이터 전극들(Db1, Db2, ..., Dbk)에 인가된 데이터 펄스들의 펄스 폭은 주사 주기와 동일하다.
데이터 전극들(Da1, Da2, ..., Daj)로의 데이터 펄스들 및 데이터 전극들(Db1, Db2, ..., Dbk)로의 데이터 펄스의 개시 타이밍들은 서로 어긋나 있기 때문에, 주사 전극들(X1, X2, ..., Xm)로 흐르는 발광 전류의 타이밍은 이동하고, 발광 전류의 피크 값은 감소한다. 주사 기간의 폭의 데이터 펄스들은 데이터 전극 그룹 중 하나에 항상 인가되고, 그 데이터 전극 그룹의 주사에 관하여, 펄스 출력은 기입 방전이 연속하는 표시 셀들에서 발생하는 경우에 기준 전위로 복귀하지 않고 계속된다. 따라서, 전극들 사이의 정전 용량에 축적하는 전하는 충전되거나 방전되지 않고, 전력 소비가 감소될 수 있다.
상기 문제점을 해결하기 위한 다른 수단으로서, 본 출원인은 일본특허공보 제 2953342 호에 개시된 방법을 개시하고 있다. 이 방법에서, 데이터 전극들은 복수개의 데이터 전극 그룹들(여기서, 데이터 전극들이 제1 및 제2 데이터 전극 그룹들 사이에서 분할되는 일 실시예를 나타냄)으로 분할된다. 도 7에 나타낸 파형들의 신호들은 각각의 전극에 인가된다. 유지 전극 구동 펄스 신호(Wu)는 유지 전극들에 공통으로 인가되는 신호이다. 주사 전극 구동 펄스 신호(Ws1, Ws2, ..., Wsm)는 m개의 주사 전극들에 각각 인가되는 신호들이다. 데이터 전극 구동 펄스 신호(Wa)는 제1 데이터 전극 그룹의 데이터 전극들에 인가되는 신호이고, 데이터 전극 구동 펄스 신호(Wb)는 제2 데이터 전극 그룹의 데이터 전극들에 인가되는 신호이다.
데이터 전극 구동 펄스 신호(Wa)의 펄스 개시가 주사 기간의 스위치 타이밍과 일치하고, 그 펄스는 주사 기간의 스위치 타이밍 전에 종료한다. 데이터 전극 구동 펄스 신호(Wb)의 펄스 개시는 주사 기간의 스위치 타이밍 후에 오고, 펄스 종료는 주사 기간의 스위치 타이밍과 일치한다.
발광 전류의 피크 값은 제1 데이터 전극 그룹 및 제2 데이터 전극 그룹에 대한 주사 전극들 각각으로 흐르는 발광 전류의 타이밍을 이동시킴으로써 감소된다.
최근 수년 간 환경 문제가 주목됨에 따라, 모든 전자 장치들의 전력 소비의 감소가 필요하다. PDP에서 전극들에 인가된 전압은 수백V의 큰 전압이고, PDP는 많은 수의 화상 소자들을 갖기 때문에, 각각의 전극에 대한 전류의 약간의 증가 또는 감소조차, 전체 PDP로 흐르는 전류의 큰 증가 또는 감소를 초래한다. 또한, 전류의 증가는 PDP를 가열하고, 그에 따라 PDP의 수명을 감소시키는 것으로 알려져 있다. 따라서, 어떻게 해서 전력 소비를 감소시키는 가가 PDP의 개발에 있어서 중요한 문제가 되고 있다.
상기 공보들에 기재된 방법들 외에 고려될 수 있는 전력 소비를 감소시키는 한가지 방법은 개시 타이밍을 지연시키고 데이터 전극 그룹 중 하나에 데이터 펄스의 종료 타이밍을 앞당기는 것을 포함한다. 그러나, 이 방법에서, 데이터 전극 그룹 중 하나의 데이터 펄스 폭, 즉, 기입 펄스 폭이 짧아서 벽 전하가 불충분하게 형성되는 경우를 초래한다. 벽 전하가 불충분하게 형성되는 표시 셀은 유지 방전으로의 이행을 용이하게 하지 않고, 광을 방출할 수 없을 수 있다.
본 발명의 목적은 본 발명의 서두에 기재하고, 낮은 잡음 레벨을 갖고, 전력 소비를 낮은 레벨로 억제하고, 안정한 구동 전압을 갖는 플라즈마 표시 장치 및 AC 방전 메모리-동작형 플라즈마 표시 패널의 구동 방법을 제공하는 것이다.
도 1은 ac 방전 메모리-동작형 PDP에서 표시 셀의 구성의 예를 나타내는 사시도.
도 2는 도 1에 나타낸 ac 방전 메모리-동작형 PDP에서 단일 표시 셀의 수직 단면도.
도 3은 매트릭스로 배열된 도 2에 나타낸 표시 셀들로부터 형성된 PDP의 개략적 구성과, 제어 회로, 주사 드라이버, 유지 드라이버 및 데이터 드라이버를 보여주는 블록도.
도 4는 주사 드라이버, 유지 드라이버 및 데이터 드라이버의 출력 파형들을 나타내는 타이밍도.
도 5는 데이터 전극들이 2개의 데이터 전극 그룹들로 분할되는 PDP의 개략적 구성을 보여주는 블록도.
도 6은 일본특허공보 제 2950270 호에 개시된 종래 기술의 PDP의 각각의 전극에 인가된 신호들의 파형들을 나타내는 타이밍도.
도 7은 일본특허공보 제 2953342 호에 개시된 종래 기술의 PDP의 각각의 전극에 인가된 신호들의 파형들을 나타내는 타이밍도.
도 8은 본 발명의 일 실시예에 따른 플라즈마 표시 장치의 구성을 나타내는 블록도.
도 9는 플라즈마 표시 장치의 동작을 설명하는 타이밍도.
도10은 본 발명의 일 실시예에서 주사 전극들 및 데이터 전극들에 인가된 신호들 및 각각의 전극 전류를 나타내는 타이밍도.
도 11은 데이터 드라이버의 구성의 일 예를 나타내는 회로도.
도 12는 데이터 드라이버의 구성의 다른 예를 나타내는 회로도.
도 13은 도 12의 회로의 동작을 보여주는 타이밍도.
도 14는 본 발명의 다른 실시예에 따른 플라즈마 표시 패널의 구성을 보여주는 블록도.
도 15는 본 발명의 또 다른 실시예에서 주사 전극 및 데이터 전극에 인가된 신호들 및 각각의 전극 전류를 보여주는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
3, 21: 주사 전극 4, 22: 유지 전극
5, 6: 버스 전극 7, 50: 데이터 전극
15: 플라즈마 표시 패널(PDP)
20, 20-1, 20-2: 데이터 드라이버
30: 데이터 펄스 위상 제어 회로 40, 60: 제어 회로
41: 신호 처리 메모리 제어 회로 42: 드라이버 제어 회로
43: 프레임 메모리 201: NAND 소자
202, 206: p-채널 FET 203, 207: n-채널 FET
205: 기본 데이터 펄스 발생 회로 208: 인버터
본 발명 패널의 일 면에 따라, 플라즈마 표시 구동 방법은 데이터 전극들을 복수개의 데이터 전극 그룹들로 분할하는 단계, 및 최초 데이터 펄스의 개시 타이밍이 미리 정해진 시간만큼 지연되고, 최후 데이터 펄스의 종료 타이밍이 미리 정해진 시간만큼 앞당겨지는 복수개의 연속하는 데이터 펄스들로 구성된 데이터 펄스열들을 상기 데이터 전극 그룹 각각에 대해 상이한 위상으로 상기 데이터 전극들에 인가하는 단계를 포함한다.
데이터 펄스의 개시 타이밍 및 종료 타이밍은 데이터 전극 그룹 단위로 이동되어 있으므로, 구동 전류의 변화를 수반하는 전극들 간의 정전 용량을 충전 및 방전시키기 위한 충전/방전 전류 및 방전에 의해 발생하는 발광 전류의 중첩이 완화되고, 그에 따라, 전류 피크 값을 감소시키고, 잡음을 감소시킨다. 더욱이, 데이터 펄스열은 연속적으로 데이터 전극에 인가되기 때문에, 동일한 값이 표시 셀에 연속적으로 기입되는 표시 데이터의 경우에, 데이터 펄스들 사이에서 기준 전위로 복귀시킬 필요가 없고, 결과적으로 전극 정전 용량을 충전 및 방전시키기 위한 어떠한 전류의 흐름도 없고, 전력 소비가 감소된다.
본 발명의 다른 일면에 따라, 플라즈마 표시 장치는 복수개의 주사 전극들, 복수개의 데이터 전극 그룹들, 데이터 펄스 위상 제어 회로, 및 데이터 드라이버들을 포함한다.
데이터 전극 그룹들은 주사 전극들과 교차하여 배열되고, 소망하는 데이터 펄스의 인가시 주사 전극들과의 교점들에서 일어나는 방전에 의해 화면 표시를 실현하는 복수개의 데이터 전극들로 분할된 것이다.
데이터 펄스 위상 제어 회로는 각각의 데이터 전극 그룹에 대해 상이한 위상으로 펄스열들을 생성하고, 이들 펄스열들은 최초 펄스의 개시 타이밍이 미리 정해진 시간만큼 지연되고, 최후 펄스의 종료 타이밍이 미리 정해진 시간만큼 앞당겨지는 복수개의 펄스들로 구성된 것이다.
데이터 드라이버는 그러한 데이터 전극 그룹에 대해 제공되고, 이들 데이터 드라이버들은 펄스열들과 동기 표시 데이터를 데이터들에 인가한다.
본 발명의 일 실시예에 따라, 최초 데이터 펄스의 개시 타이밍이 지연되는 시간은 발광 전류의 피크 타이밍이 데이터 전극 전류의 피크 타이밍으로부터 어긋나도록 미리 결정된다.
본 발명의 일 실시예에 따라, 데이터 전극 그룹의 수는 데이터 펄스열들을 구성하는 데이터 펄스들의 수와 동일하다.
본 발명의 일 실시예에 따라, 최초 데이터 펄스의 개시 타이밍이 지연되는 시간은 모든 데이터 전극들에 대해 동일하고, 최후 데이터 펄스들의 종료 타이밍이 앞당겨지는 시간은 모든 데이터 전극들에 대해 동일하다.
본 발명의 일 실시예에 따라, 지연되는 시간 및 앞당겨지는 시간은 동일하다.
본 발명의 다른 실시예에 따라, 복수개의 주사 전극 및 복수개의 데이터 전극은 서로 교차하여 배열되고, 데이터 전극들은 K(2≤K)데이터 전극 그룹들로 분할되고; 플라즈마 표시 패널은 방전이 데이터 전극들에의 소망하는 데이터 펄스의 인가시 상기 주사 전극들과 상기 데이터 전극들의 교점들에서 발생하도록 구동되고, 화면 표시는 이러한 방전에 의해 실현된다.
이러한 플라즈마 표시 패널 구동 방법은 소정의 펄스 폭의 주사 신호들을 복수개의 주사 전극들에 연속적으로 인가하고, 주사 신호들의 변화점들을 포함하는(straddle) 마스크 신호들을 발생시키고, K개의 데이터 펄스마다 1회, 데이터 전극 그룹에 대해 주사 신호의 1 펄스 폭씩 이동된 마스크 신호로 데이터 펄스들을 마스킹한다. 본 발명의 다른 실시예에 따라, 플라즈마 표시 장치는 복수개의 주사 전극들, K개의 데이터 전극 그룹들, 주사 드라이버, 데이터 펄스 위상 제어 회로 및 데이터 드라이버들을 포함한다.데이터 전극 그룹들은 주사 전극들과 교차하여 배열되고, 소망하는 데이터 펄스들의 인가시 주사 전극들과 교점들에서 발생되는 방전에 의해 화면 표시를 실시하는 복수개의 데이터 전극들로 분할된 것이다.
주사 드라이버는 소망하는 펄스 폭으로 복수개의 주사 전극들에 주사 신호들을 연속적으로 인가한다.
K개의 데이터 펄스들마다 1회, 데이터 펄스 위상 제어 회로는 주사 신호들의 변화점들을 포함하고, 각각의 데이터 전극 그룹에 대해 주사 신호의 1 펄스 폭씩 이동되는 펄스가 나타나는 마스크 신호들을 생성한다.
데이터 드라이버는 각각의 데이터 전극 그룹에 대해 제공되고, 각각의 데이터 드라이버는 마스크 신호에 의해 마스크되는 데이터 펄스를 데이터 전극들에 인가한다.
본 발명의 상기 목적 및 기타 목적, 특징 및 장점들은 본 발명의 실시예들을 예시하는 첨부 도면들을 참조한 다음의 설명으로부터 명백해질 것이다.
(최선의 실시예들의 상세한 설명)이하, 도 8을 참조하면, 플라즈마 표시 패널(15), 제어 회로(40), 주사 드라이버(21), 유지 드라이버(22), 데이터 펄스 위상 제어 회로(30) 및 데이터 드라이버들(20-1 및 20-2)을 포함하는 본 발명의 일 실시예에 따른 플라즈마 표시 장치가 도시된다.
도 5에 나타낸 선행 기술의 플라즈마 표시 패널에서와 같이, 플라즈마 표시 패널(15)은 주사 전극들(X1, X2, ..., Xm), 유지 전극들(Y1, Y2, ..., Ym) 및 데이터 전극들(Da1, Da2, ..., Daj 및 Db1, Db2, ..., Dbk)을 포함한다.
주사 전극들(X1, X2, ..., Xm)은 수평 방향으로 서로 평행하게 배열된다. 유지 전극들(Y1, Y2, ..., Ym)은 수평 방향으로 서로 평행하게 배열된 각각의 주사 전극들(X1, X2, ..., Xm)과 쌍을 형성한다.
데이터 전극들(Da1, Da2, ..., Daj 및 Db1, Db2, ..., Dbk)은 수직 방향으로 서로 평행하게 배열된다.
데이터 전극들(Da1, Da2, ..., Daj) 및 데이터 전극들(Db1, Db2, ..., Dbk) 각각은 데이터 전극 그룹을 구성한다. 데이터 전극(Da 및 Db)은 매트릭스 형태로 배열된 표시 셀 각각에서 주사 전극(X) 및 유지 전극(Y)과 교차한다.
제어 회로(40)는 신호 처리 메모리 제어 회로(41), 드라이버 제어 회로(42) 및 프레임 메모리(43)를 포함한다. 프레임 메모리(43)는 일 프레임의 데이터를 일시적으로 기억하기 위한 메모리이다. 드라이버 제어 회로(42)는 주사 드라이버(21) 및 유지 드라이버(22)의 동작을 제어한다.
신호 처리 메모리 제어 회로(41)는 입력으로서 표시 동작이 기준 클록인 클록 신호("Clock"); 프레임의 개시점을 나타내는 신호인 수직 동기 신호(Vsync); 수평 주사선의 개시점을 나타내는 신호인 수평 동기 신호(Hsync); 및 화면 상에 표시되어야 하는 데이터를 보고하는 표시 데이터 신호(DATA)를 수신한다. 이어서, 신호 처리 메모리 제어 회로(41)는 프레임 메모리(43)에 표시 데이터를 기입하거나 또는 그로부터 표시 데이터를 판독한다. 신호 처리 메모리 제어 회로(41)는 스캐닝을 위해 드라이버 제어 회로(42)를 제어하기도 한다. 또한, 신호 처리 메모리 제어 회로(41)는 입력으로서 데이터 펄스의 출력 타이밍을 발생시키기 위한 내부 클록 신호 및 주사 기준 신호를 데이터 펄스 위상 제어 회로(30)에 인가한다.
마지막으로, 신호 처리 메모리 제어 회로(41)는 표시 데이터를 데이터 드라이버(20-1 및 20-2)에 인가한다.
주사 드라이버(21)는 주사 전극 구동 펄스 신호들을 주사 전극들(X1, X2, ..., Xm)에 인가한다. 유지 드라이버(22)는 유지 전극 구동 펄스 신호들을 유지 전극들(Y1, Y2, ..., Ym)에 인가한다. 데이터 드라이버(20-1)는 데이터 전극 구동 펄스 신호들을 데이터 전극들(Da1, Da2, ..., Daj)에 인가하고; 데이터 드라이버(20-2)는 데이터 전극 구동 펄스 신호들을 데이터 전극들(Db1, Db2, ..., Dbk)에 인가한다.
도 9는 플라즈마 표시 장치의 동작을 설명하는 타이밍도이고, 도 4에 나타낸 타이밍도의 기입 방전 구간의 확대도이다.
주사 전극 구동 펄스 신호들(Ws1, Ws2, Ws3 및 Ws4)은 주사 전극(X1, X2, X3 및 X4)에 인가되어야 하는 신호들이다. 데이터 전극 구동 펄스 신호들(Wd1 및 Wd2)은 데이터 전극들(Da1, Da2, ..., Daj) 및 데이터 전극들(Db1, Db2, ..., Dbk) 각각에 인가되어야 하는 신호이다. 더욱이, 도면에서 데이터 전극 구동 펄스 신호(Wd1 및 Wd2)에 부가되어야 하는 대각선들은 데이터 전극 구동 펄스 신호들(Wd1 및 Wd2)이 표시 데이터(DATA)에 따라 H-레벨 상태 또는 L-레벨 상태를 취하는지 여부를 나타낸다.
도 9에 나타낸 바와 같이, 데이터 펄스 위상 제어 회로(30)는 주사 기준 신호들 및 내부 클록 신호들에 기초하여 타이밍 신호들(S1, S2)을 발생시키고, 이들 신호들을 데이터 드라이버들(20-1, 20-2) 각각에 인가한다. 타이밍 신호들(S1, S2)은 데이터 드라이버들(20-1, 20-2)에 의해 데이터 전극들(Da1, Da2, ..., Daj) 및 데이터 전극들(Db1, Db2, ..., Dbk)에 데이터를 출력하기 위한 타이밍 신호들이다. 타이밍 신호들(S1, S2)은 개시 타이밍이 지연되는 펄스 및 종료 타이밍이 앞당겨지는 펄스로 구성된 펄스열의 반복이고, 이들 펄스열들의 위상은 각각의 데이터 드라이버에 대해 상이하다.
데이터 드라이버(20-1)는 타이밍 신호(S1)가 H 레벨인 타이밍들로 데이터 전극들(Da1, Da2, ..., Daj)에 표시 데이터를 출력한다. 데이터 드라이버(20-2)는 타이밍 신호(S2)가 H 레벨인 타이밍들로 데이터 전극들(Db1, Db2, ..., Dbk)에 표시 데이터를 출력한다.
타이밍 신호(S1)가 L 레벨인 시간 구간에, 데이터 드라이버(20-1)는 표시 데이터를 마스킹하고, 데이터 전극들(Da1, Da2, ..., Daj)로 출력하지 않는다. 타이밍 신호(S2)가 L 레벨인 시간 구간에서, 데이터 드라이버(20-2)는 표시 데이터를 마스킹하고, 데이터 전극들(Db1, Db2, ..., Dbk)로 출력하지 않는다.
타이밍 신호들(S1 및 S2)이 L 레벨인 시간 구간은 주사 전극 구동 펄스 신호(Ws1, Ws2, Ws3, Ws4)가 변화점들을 포함하는 구간이다. 타이밍 신호들(S1, S2)은 변화점보다 더 먼저 L 레벨(Td1)로 변화하고, 변화점보다 더 나중에 H 레벨(Td2)로 변화한다. 다시 말하자면, 타이밍 신호들(S1, S2)이 L 레벨인 시간 구간은 Td1 + Td2의 구간이다.
본 실시예에 따라, 데이터 펄스의 종료 타이밍은 각각의 데이터 전극 그룹에 대해 이동하고, 그에 따라 잡음 레벨을 감소시킨다. 더욱이, 본 실시예에 따라, 데이터 전극 그룹들의 수(본 실시예에서 2)와 동일한 수의 데이터 펄스들을 계속함으로써 종료 타이밍에서 기준 전위로 일단 복귀함으로써 유발되는 충전/방전 전류를 감소시키고, 전력 소비를 감소시킨다.
기입 방전 구간의 데이터 전극 구동 펄스들을 개선시킴으로써, 본 실시예의 플라즈마 표시 장치는 각각의 전극 전류의 피크 값을 저하시키고, 잡음을 감소시키고, 더욱이, 선행 기술의 ac 방전 메모리 동작형 플라즈마 표시 장치에 비해 전력 소비를 감소시킨다.
도 10에 나타낸 바와 같이, 본 실시예의 플라즈마 표시에서, 주사 전극 구동 펄스 신호들(Ws1, Ws2, Ws3, Ws4)은 기입 방전 구간에 주사 전극들(X1, X2, X3, X4)에 인가된다. 주사 전극 구동 펄스 신호들(Ws1, Ws2, Ws3, Ws4)은 주사 전극들(X1, X2, X3, X4)로 주사 기간의 펄스(Pw)를 연속적으로 전송한다. 데이터 전극 구동 펄스 신호(Wd1)는 데이터 전극들(Da1, Da2, ..., Daj)에 인가된다. 데이터 전극 구동 펄스 신호(Wd2)는 데이터 전극들(Db1, Db2, ..., Dbk)에 인가된다. 데이터 전극 구동 펄스 신호들(Wd1, Wd2)은 개시 타이밍이 주사 기간으로부터 시간 Td2 만큼 지연되고, 종료 타이밍이 주사 기간과 일치하는 펄스(Pd1), 및 개시 타이밍이 주사 기간과 일치하고, 종료 타이밍이 시간 Td1 만큼 주사 기간으로부터 앞당겨진 데이터 펄스 Pd2가 교대로 나타나는 신호들이다. 데이터 전극 구동 펄스 신호(Wd1) 및 데이터 전극 구동 펄스 신호(Wd2)의 데이터 펄스들은 반대 위상이다. 따라서, 데이터 펄스의 개시 타이밍 및 종료 타이밍은 각각의 데이터 전극 그룹에 대해 상이하다. 또한, 2개의 데이터 펄스들마다. 특정 데이터 펄스의 종료 타이밍 및 다음 데이터 펄스의 개시 타이밍은 일치한다. 이러한 경우에, 기입 방전에 기여하는 유효 데이터 펄스는 데이터 펄스(Pd1)에서 시간(Td2) 미만의 주사 기간의 시간 및 데이터 펄스(Pd2)에서 시간(Td1) 미만의 주사 기간의 시간이다. 이들 시간들은 표시 셀들에 데이터를 기입하기에 충분한 방전 구간을 보장할 수 있다.
데이터 펄스의 개시 타이밍 및 종료 타이밍은 각각의 데이터 전극 그룹에 대해 이동되므로, 충전/방전 전류(Ipd1) 및 발광 전류(Ipd2)가 데이터 전극 전류들(Id1, Id2)로서 흐르는 타이밍은 각각의 데이터 전극 그룹에 대해 상이하다. 충전/방전 전류(Ipd1)는 데이터 펄스의 변화에 따라 전극들 사이의 정전 용량을 충전 및 방전시키는 전류이다. 발광 전류(Ips2)는 기입에 따라 흐르는 전류이다. 따라서, 충전/방전 전류(Ips1) 및 발광 전류(Ips2)가 주사 전극 전류들(Is1, Is2, Is3, Is4)로서 흐르는 타이밍은 각각의 데이터 전극 그룹에 대해 상이하다.
충전/방전 전류(Ips1)는 구동 펄스의 변화에 따라 전극들 사이의 정전 용량을 충전 및 방전시키는 전류이다. 발광 전류(Ips2)는 기입에 따라 흐르는 전류이다. 따라서, 데이터 펄스의 개시 타이밍 및 종료 타이밍에서 각각의 전극 전류의 피크 값은 감소되고, 잡음도 감소된다.
2개의 데이터 펄스들마다, 특정 데이터 펄스의 종료 타이밍은 다음 데이터 펄스의 개시 타이밍과 일치하기 때문에, 데이터 전극 펄스 신호는 이들 2 데이터 펄스가 표시 셀들에서 연속적으로 기입을 수행하는 표시 데이터의 경우에 이들 2개의 데이터 펄스 사이의 기준 전위로 복귀하지 않는다. 따라서, 전극들 사이의 정전 용량을 충전 및 방전시키는 충전/방전 전류가 흐르지 않기 때문에 전력 소비가 감소된다.
도 10에 나타낸 전극 전류들(Id1, Id2) 및 주사 전극 전류들(Is1, Is2, Is3, Is4)의 파형들은 모든 데이터 펄스가 도면에 나타낸 구간에서 발생되는 경우에 대한 것이다. 그러나, 표시 데이터의 패턴에 좌우되어, 데이터 펄스는 계속되지 않고, 전극들 사이의 정전 용량을 충전 및 방전시키는 충전/방전 전류는 타이밍(a) 또는 (b)로 흐른다. 이러한 경우에 조차, 종료 타이밍 및 개시 타이밍은 각각의 데이터 전극 그룹에 대해 어긋나기 때문에 충전/방전 전류의 피크 값이 감소한다.
도 11은 데이터 드라이버(20)의 구성의 일 실시예를 보여주는 회로도이다. 그러한 구성의 본 실시예에 따라, 데이터 드라이버(20)는 NAND 소자(201), p-채널 FET(202) 및 n-채널 FET(203)를 포함한다.
NAND 소자(201)는 입력으로서 표시 데이터 및 타이밍 신호(S1) 또는 타이밍 신호(S2)를 취한다. P-채널 FET(202)는 그의 게이트가 NAND 소자(201)의 출력에 접속되고, 그의 소스가 전원 전압에 접속된다. n-채널 FET(203)의 게이트는 NAND 소자(201)의 출력에 접속되고, 그의 드레인은 접지된다. p-채널 FET(202)의 드레인은 n-채널 FET(203)의 드레인에 접속되고, 데이터 전극 구동 펄스 신호(Wd1 및 Wd2)를 발생시킨다.
도 12는 데이터 드라이버(20)의 구성의 다른 예를 보여주는 회로도이고, 도 13은 도 12의 회로의 동작을 보여주는 타이밍도이다. 도 12의 구성의 실시예에 따라, 데이터 드라이버(20)는 기본 데이터 펄스 발생 회로(205), p-채널 FET(206) 및 n-채널 FET(207)를 포함한다.
기본 데이터 펄스 발생 회로(205)는 상승 및 하강 타이밍이 타이밍 신호와 일치하고, 그 진폭이 데이터 펄스로서 데이터 전극에 인가되어야 하는 진폭(Vd)인 기본 데이터 펄스 신호를 타이밍 신호(S1 및 S2)로부터 생성한다. 표시 데이터는 입력으로서 인버터(208)를 통해 p-채널 FET(206) 및 n-채널 FET(207)의 게이트에 인가된다. 기본 데이터 펄스 신호들은 입력으로서 p-채널 FET(206)의 소스에 입력된다. n-채널 FET(207)의 소스는 접지된다. p-채널 FET(206)의 드레인은 n-채널 FET(207)의 드레인에 접속되고, 데이터 전극 구동 펄스 신호(Wd1 또는 Wd2)를 발생시킨다.
여기서, 데이터 전극 구동 펄스 신호들(Wd1 및 Wd2)은 광을 방출해야 하는 표시 셀들의 데이터 전극들에 대해 H 레벨(도 13에서 Vd)인 한편, 광을 방출하지 않아야 하는 표시 셀들의 데이터 전극들에 대한 데이터 전극 구동 펄스 신호들은 L 레벨(도 13에서 0V)이다.
본 발명의 다른 실시예의 플라즈마 표시 장치에서, 데이터 전극들은 3개의 데이터 전극 그룹으로 분할되고, 플라즈마 표시 장치는 각각의 데이터 전극 그룹에 데이터 전극 구동 펄스 신호를 발생시키기 위한 3개의 데이터 드라이버들을 포함한다.
이하 도 14를 참조하면, 플라즈마 표시 패널(17)은 주사 전극들(X1, X2, ..., Xm) 및 유지 전극들(Y1, Y2, ..., Ym)을 포함한다. 주사 전극들(X1, X2, ..., Xm)은 수평 방향으로 서로 평행하게 배열된다. 유지 전극들(Y1, Y2, ..., Ym)은 수평 방향으로 서로 평행하게 배열되고, 이들 각각은 주사 전극들(X1, X2, ..., Xm) 각각과 쌍을 형성한다. 데이터 전극들은 데이터 전극 그룹(Da1, Da2, ..., Dau), 데이터 전극 그룹(Db1, Db2, ..., Dbv) 및 데이터 전극 그룹(Dc1, Dc2, ..., Dcw)으로 구성된 3개의 전극 그룹들로 분할된다.
도 15의 타이밍도는 M개의 주사 전극 구동 펄스 신호(Ws1, Ws2, ..., Wsm) 중 4개(Ws1-Ws4)의 확대도이다. 도 15에 나타낸 바와 같이, 주사 전극 구동 펄스 신호들(Ws1, Ws2, Ws3 및 Ws4)는 기입 방전 구간에 주사 전극들(X1, X2, X3 및 X4)에 인가된다. 주사 전극 구동 펄스 신호들(Ws1, Ws2, Ws3 및 Ws4)은 주사 전극들(X1, X2, X3 및 X4)에 주사 기간의 펄스(Pw)를 연속적으로 전송한다. 전극 구동 펄스 신호(Wd1)는 데이터 전극들(Da1, Da2, ..., Dau)에 인가된다. 데이터 전극 구동 펄스 신호(Wd2)는 데이터 전극들(Db1, Db2, ..., Dbv)에 인가된다. 데이터 전극 구동 펄스 신호(Wd3)는 데이터 전극(Dc1, Dc2, ..., Dcw)에 인가된다. 데이터 전극 구동 펄스 신호들(Wd1, Wd2, Wd3)은 개시 타이밍이 주사 기간의 스위치 타이밍으로부터 Td2 만큼 지연되고, 종료 타이밍이 주사 기간의 스위치 타이밍과 일치하는 펄스, 개시 타이밍 및 종료 타이밍 모두가 주사 기간의 스위치 타이밍과 일치하는 펄스, 및 개시 타이밍이 주사 기간의 스위치 타이밍과 일치하고, 종료 타이밍이 주사 기간의 스위치 타이밍으로부터 Td1 만큼 앞당겨지는 펄스가 연속적으로 나타나는 신호이다. 또한, 데이터 전극 구동 펄스 신호(Wd1), 데이터 전극 구동 펄스 신호(Wd2), 및 데이터 전극 구동 펄스 신호(Wd3)의 데이터 펄스들의 위상은 1/3 기간 만큼 연속적으로 이동된다.
본 실시예에 따라, 적어도 하나의 데이터 전극 그룹의 데이터 펄스들의 개시 타이밍 및 종료 타이밍은 다른 데이터 전극 그룹들의 그것으로부터 어긋나고, 그에 따라, 충전/방전 전류(Ips1) 및 발광 전류(Ips2, Ipd3)가 데이터 전극 전류(Id1, Id2, Id3)로서 흐르는 타이밍은 적어도 하나의 데이터 전극 그룹에서와 상이하다. 다시 말하자면, 시간 Td2는 예를 들면 발광 전류(Ipd2, Ipd3)의 피크 타이밍이 데이터 전극 전류(Id1)의 피크 타이밍으로부터 어긋나도록 설정된다. 충전/방전 전류(Ips1)는 구동 펄스의 변화에 따라 전극들 사이의 정전 용량을 충전 및 방전시키는 전류이다. 발광 전류들(Ips2 및 Ipd3)은 기입에 따라 흐르는 전류이다.
따라서, 충전/방전 전류(Ips1) 및 발광 전류(Ips2)가 주사 전극 전류(Is1, Is2, ..., Ism)로서 흐르는 타이밍은 나머지로부터 적어도 하나의 데이터 전극 그룹에서 상이하다. 충전/방전 전류(Ips1)는 구동 펄스의 변화에 따라 전극들 사이의 정전 용량을 충전 및 방전시키는 전류이다. 발광 전류(Ips2)는 기입에 따라 흐르는 전류이다. 따라서, 각각의 전극 전류들의 피크 값은 데이터 펄스의 개시 타이밍 및 종료 타이밍에서 감소되고, 잡음도 감소된다.
또한, 데이터 펄스의 종료 타이밍은 3개의 데이터 펄스마다 2 곳에서 다음 데이터 펄스의 개시 타이밍과 일치하고, 따라서, 3개의 데이터 펄스가 표시 셀들에 연속적으로 기입되는 표시 데이터의 경우에, 데이터 전극 구동 펄스 신호들은 이들 2 곳에서 기준 전위(도 15에서 0V)로 복귀하지 않는다. 따라서, 전극들 사이의 정전 용량을 충전 및 방전시키는 충전/방전 전류는 흐르지 않기 때문에 전류 소비가 감소된다.
도 15에 나타낸 데이터 전극 전류들(Id1, Id2, Id3) 및 주사 전극 전류들(Is1, Is2, Is3, Is4)의 파형들은 모든 데이터 펄스들이 도면에 나타낸 구간에서 발생되는 경우에 대한 것이다. 그러나, 표시 데이터의 패턴에 따라, 데이터 펄스들은 계속되지 않고, (c), (d), 또는 (e) 타이밍에서 전극들 사이의 정전 용량을 충전/방전시키는 전류가 흐른다. 그러한 경우에도 불구하고, 적어도 하나의 데이터 전극 그룹의 개시 타이밍 및 종료 타이밍은 서로 이동하고, 따라서 충전/방전 전류의 피크 값은 감소한다.
본 발명에서 데이터 전극들을 분할하는 방법은 예로서 기재된 실시예들에 제한되지 않는다. 다른 분할 방법들로는 인접한 데이터 전극들이 상이한 데이터 전극 그룹에 포함되는 방법, 및 복수개의 데이터 전극들을 단위로서 스트립으로 분할하는 방법을 들 수 있다.
본 발명의 바람직한 실시예들을 특정 용어를 사용하여 기재하였지만, 그러한 설명은 단지 예시의 목적으로 제공된 것으로, 하기 특허 청구의 범위의 정신 또는 범위에서 벗어나지 않는 변화 및 변형들이 이루어질 수 있음을 이해해야 한다.
본원 발명에 의하면, 낮은 잡음 레벨을 갖고, 전력 소비를 낮은 레벨로 억제하고, 안정한 구동 전압을 갖는 플라즈마 표시 장치 및 AC 방전 메모리-동작형 플라즈마 표시 패널의 구동 방법을 제공할 수 있다.

Claims (12)

  1. 복수개의 주사 전극들 및 복수개의 데이터 전극들이 서로 교차하여 배열되고, 상기 데이터 전극들에 소망의 데이터 펄스의 인가시 상기 주사 전극들과 상기 데이터 전극들의 교점들에서 방전이 발생하게 하여, 화면 표시를 실행하는 플라즈마 표시 패널의 구동 방법에 있어서,
    데이터 전극들을 복수개의 데이터 전극 그룹들로 분할하는 단계; 및
    최초 데이터 펄스의 개시 타이밍이 미리 정해진 시간만큼 지연되고, 최후 데이터 펄스의 종료 타이밍이 미리 정해진 시간만큼 앞당겨지는 복수개의 연속하는 데이터 펄스들로 구성된 데이터 펄스열을, 상기 데이터 전극 그룹들 각각에 대해 상이한 위상으로 상기 데이터 전극들에 인가하는 단계를 포함하는, 플라즈마 표시 패널의 구동 방법.
  2. 제 1항에 있어서, 상기 최초 데이터 펄스의 개시 타이밍이 지연되는 시간은 발광 전류의 피크 타이밍이 데이터 전극 전류의 피크 타이밍으로부터 어긋나도록 정해지는, 플라즈마 표시 패널의 구동 방법.
  3. 제 1항에 있어서, 상기 데이터 전극 그룹들의 수는 상기 데이터 펄스열을 구성하는 데이터 펄스들의 수와 동일한, 플라즈마 표시 패널의 구동 방법.
  4. 제 1항에 있어서, 상기 최초 데이터 펄스의 개시 타이밍의 지연 시간은 모든 상기 데이터 전극들에 대해 동일하고, 상기 최후 데이터 펄스의 종료 타이밍의 앞당김 시간은 모든 상기 데이터 전극들에 대해 동일한, 플라즈마 표시 패널의 구동 방법.
  5. 제 4항에 있어서, 상기 지연 시간은 앞당김 시간과 동일한, 플라즈마 표시 패널의 구동 방법.
  6. 복수개의 주사 전극들 및 복수개의 데이터 전극들이 서로 교차하여 배열되고, 상기 데이터 전극들은 2≤K 인 K개의 데이터 전극 그룹들로 분할되고, 상기 데이터 전극들에 소망의 데이터 펄스의 인가시 상기 주사 전극들과 상기 데이터 전극들의 교점들에서 방전이 발생하고, 화면 표시가 이러한 방전에 의해 실행되는, 플라즈마 표시 패널의 구동 방법에 있어서,
    소정 펄스 폭을 갖는 주사 신호들을 복수개의 주사 전극들에 연속적으로 인가하는 단계;
    K개의 데이터 펄스마다 1회, 주사 신호들의 변화점을 포함하는 펄스를 갖는 마스크 신호를 데이터 전극 그룹들 각각에 대해 상기 주사 신호의 1 펄스 폭을 이동하여 생성하는 단계; 및
    상기 마스크 신호들로 상기 데이터 펄스들을 마스킹하는 단계를 포함하는, 플라즈마 표시 패널의 구동 방법.
  7. 복수개의 주사 전극들;
    복수개의 데이터 전극들이 분할된 복수개의 데이터 전극 그룹들로서, 상기 데이터 전극들은 상기 주사 전극들과 교차하여 배열되고, 소망의 데이터 펄스의 인가시 상기 주사 전극들과의 교점들에서 발생하는 방전에 의해 화면 표시를 실행하는, 상기 복수의 데이터 전극 그룹들;
    각각의 데이터 전극 그룹에 대해 상이한 위상으로, 최초 펄스의 개시 타이밍이 미리 정해진 시간만큼 지연되고 최후 펄스의 종료 타이밍이 미리 정해진 시간만큼 앞당겨지는 복수개의 연속하는 펄스들로 구성된 펄스열들을 생성하기 위한 데이터 펄스 위상 제어 회로; 및
    상기 펄스열들과 동기되어 상기 데이터 전극들에 표시 데이터를 인가하기 위해 상기 데이터 전극 그룹과 각각 연관된 데이터 드라이버들을 포함하는, 플라즈마 표시 장치.
  8. 제 7항에 있어서, 상기 최초 펄스의 개시 타이밍의 상기 지연 시간은 발광 전류의 피크 타이밍이 데이터 전극 전류의 피크 타이밍으로부터 어긋나도록 미리 정해지는, 플라즈마 표시 장치.
  9. 제 7항에 있어서, 상기 데이터 전극 그룹들의 수는 상기 펄스열을 구성하는 펄스들의 수와 동일한, 플라즈마 표시 장치.
  10. 제 7항에 있어서, 상기 최초 펄스의 개시 타이밍의 지연 시간은 모든 상기 데이터 전극들에 대해 동일하고, 상기 최후 펄스의 종료 타이밍의 앞당김 시간은 모든 상기 데이터 전극들에 대해 동일한, 플라즈마 표시 장치.
  11. 제 10항에 있어서, 상기 지연 시간 및 상기 앞당김 시간은 동일한, 플라즈마 표시 장치.
  12. 복수개의 주사 전극들;
    복수개의 데이터 전극들이 분할된 2≤K 인 K개의 데이터 전극 그룹들로서, 상기 데이터 전극들은 상기 주사 전극들과 교차하여 배열되고, 소망의 데이터 펄스의 인가시 상기 주사 전극들과의 교점들에서 발생하는 방전에 의해 화면 표시를 실행하는, K개의 데이터 전극 그룹들;
    미리 정해진 펄스 폭을 갖는 주사 신호들을 상기 복수개의 주사 전극들에 연속적으로 인가하는 주사 드라이버;
    K개의 데이터 펄스마다 1회, 상기 주사 신호들의 변화점을 포함하는 펄스가 나타나는 마스크 신호를 상기 데이터 전극 그룹들 각각에 대해 상기 주사 신호들의 1 펄스 폭 만큼 이동하여 생성하는 데이터 펄스 위상 제어 회로; 및
    상기 데이터 전극들에 인가하기 위해 상기 마스크 신호들로 상기 데이터 펄스들을 마스킹하기 위해, 상기 데이터 전극 그룹과 각각 연관된 데이터 드라이버들을 포함하는, 플라즈마 표시 장치.
KR10-2001-0015117A 2000-03-23 2001-03-23 전력 소비를 감소시킨 플라즈마 표시 장치 KR100414812B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000082872A JP2001272948A (ja) 2000-03-23 2000-03-23 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2000-082872 2000-03-23

Publications (2)

Publication Number Publication Date
KR20010090523A KR20010090523A (ko) 2001-10-18
KR100414812B1 true KR100414812B1 (ko) 2004-01-13

Family

ID=18599616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0015117A KR100414812B1 (ko) 2000-03-23 2001-03-23 전력 소비를 감소시킨 플라즈마 표시 장치

Country Status (3)

Country Link
US (1) US6529177B2 (ko)
JP (1) JP2001272948A (ko)
KR (1) KR100414812B1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363679B1 (ko) * 2000-04-19 2002-12-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
TW533395B (en) * 2000-10-25 2003-05-21 Matsushita Electric Ind Co Ltd A method for driving a plasma display panel and an apparatus for the same
JP4695770B2 (ja) * 2001-03-28 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
CN100501816C (zh) 2001-06-12 2009-06-17 松下电器产业株式会社 等离子体显示装置及其驱动方法
KR100480174B1 (ko) * 2002-08-23 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그의 제조 방법
KR20040028421A (ko) * 2002-09-30 2004-04-03 엘지전자 주식회사 디스플레이 소자 구동장치
JP4259853B2 (ja) 2002-11-15 2009-04-30 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2004191530A (ja) 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
KR100499099B1 (ko) * 2003-08-27 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100573119B1 (ko) * 2003-10-30 2006-04-24 삼성에스디아이 주식회사 패널구동장치
KR100524311B1 (ko) * 2003-11-08 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100670131B1 (ko) * 2004-01-30 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
JP4611677B2 (ja) * 2004-07-15 2011-01-12 日立プラズマディスプレイ株式会社 駆動回路
WO2006008798A1 (ja) * 2004-07-16 2006-01-26 Hitachi Plasma Patent Licensing Co., Ltd. 表示装置の駆動方法
KR100820632B1 (ko) 2004-08-27 2008-04-10 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법
KR100774908B1 (ko) * 2004-11-16 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100774909B1 (ko) * 2004-11-16 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100774875B1 (ko) * 2004-11-16 2007-11-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100747270B1 (ko) * 2005-07-27 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
TWI319558B (en) 2004-11-19 2010-01-11 Lg Electronics Inc Plasma display device and method for driving the same
KR100726956B1 (ko) * 2004-11-19 2007-06-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1659558A3 (en) 2004-11-19 2007-03-14 LG Electronics, Inc. Plasma display apparatus and sustain pulse driving method thereof
US7583241B2 (en) 2004-11-19 2009-09-01 Lg Electronics Inc. Plasma display apparatus and driving method of the same
KR100579934B1 (ko) * 2004-12-09 2006-05-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1667097A3 (en) * 2004-12-01 2008-01-23 LG Electronics, Inc. Plasma display apparatus and driving method thereof
KR100774877B1 (ko) 2004-12-01 2007-11-08 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동방법
KR100800435B1 (ko) 2004-12-01 2008-02-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100625530B1 (ko) * 2004-12-09 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
FR2880175A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Procede et dispositif de commande d'un ecran a plasma matriciel
FR2880174A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Procede et dispositif de commande d'un ecran a plasma matriciel
KR100644833B1 (ko) * 2004-12-31 2006-11-14 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법
KR100701947B1 (ko) 2005-01-13 2007-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널
JP2006251624A (ja) * 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR20070087706A (ko) * 2005-05-10 2007-08-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692867B1 (ko) * 2005-05-10 2007-03-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100829249B1 (ko) * 2005-09-26 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100659824B1 (ko) 2005-09-30 2006-12-19 삼성에스디아이 주식회사 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법
KR100769903B1 (ko) * 2005-10-21 2007-10-24 엘지전자 주식회사 플라즈마 디스플레이 패널 장치
KR100829019B1 (ko) * 2005-11-07 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100747285B1 (ko) 2005-11-11 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100793033B1 (ko) * 2006-02-16 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100820640B1 (ko) * 2006-05-04 2008-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008046583A (ja) * 2006-08-10 2008-02-28 Samsung Sdi Co Ltd プラズマディスプレイ装置の電極駆動方法
KR20080105579A (ko) * 2007-05-31 2008-12-04 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101174722B1 (ko) * 2007-09-20 2012-08-21 주식회사 오리온 플라즈마 디스플레이 패널 구동방법
KR20090081627A (ko) * 2008-01-24 2009-07-29 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법과 구동 장치
US10943518B2 (en) * 2019-07-31 2021-03-09 Novatek Microelectronics Corp. Timing control circuit and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284195A (ja) * 1989-04-26 1990-11-21 Nec Corp プラズマ・ディスプレイ装置
JPH064039A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd Ａｃ型プラズマディスプレイパネル及びその駆動回路
JPH08305319A (ja) * 1995-04-28 1996-11-22 Nec Corp プラズマディスプレイパネルの駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369395B2 (ja) * 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
US5872425A (en) * 1995-08-31 1999-02-16 Matsushita Electronics Corporation Plasma display device and method for driving the same
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP2950270B2 (ja) 1997-01-10 1999-09-20 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP3429438B2 (ja) * 1997-08-22 2003-07-22 富士通株式会社 Ａｃ型ｐｄｐの駆動方法
JP3644838B2 (ja) * 1999-03-04 2005-05-11 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
US6356249B1 (en) * 1999-07-19 2002-03-12 Lg Electronics Inc. Method of driving plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284195A (ja) * 1989-04-26 1990-11-21 Nec Corp プラズマ・ディスプレイ装置
JPH064039A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd Ａｃ型プラズマディスプレイパネル及びその駆動回路
JPH08305319A (ja) * 1995-04-28 1996-11-22 Nec Corp プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
US6529177B2 (en) 2003-03-04
JP2001272948A (ja) 2001-10-05
KR20010090523A (ko) 2001-10-18
US20010024179A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
KR100414812B1 (ko) 전력 소비를 감소시킨 플라즈마 표시 장치
KR100769787B1 (ko) 플라즈마 디스플레이 장치
KR100322788B1 (ko) 플라즈마디스플레이장치및그구동방법
JPH0981073A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US6160530A (en) Method and device for driving a plasma display panel
JP2000020021A (ja) プラズマディスプレイパネル駆動方法
JP2756053B2 (ja) 交流駆動型プラズマディスプレイパネル駆動方法
JP2004029412A (ja) プラズマディスプレイパネルの駆動方法
JP3539291B2 (ja) Ａｃ型プラズマディスプレイの駆動方法及び駆動装置
JP2002297090A (ja) Ａｃ型ｐｄｐの駆動方法および駆動装置
JP2004192875A (ja) プラズマディスプレイパネル及びその駆動方法
KR100774909B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2000194320A (ja) プラズマディスプレイパネル装置
US20060256042A1 (en) Plasma display apparatus and driving method thereof
EP1798715A2 (en) Plasma display panel with simultaneous address drive operation and sustain drive operation
JP2009069512A (ja) 駆動装置、駆動方法およびプラズマディスプレイ装置
US7639212B2 (en) Ac-type gas-discharge display device
JP2006267912A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20080011031A (ko) 플라즈마 디스플레이 장치
KR100421671B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
JP3233121B2 (ja) 面放電型プラズマディスプレイパネルの駆動方法
KR100747270B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100659824B1 (ko) 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법
KR100697890B1 (ko) 플라즈마 디스플레이 패널 구동방법
JP4216891B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee