KR100659824B1 - 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법 - Google Patents

전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법 Download PDF

Info

Publication number
KR100659824B1
KR100659824B1 KR1020050092440A KR20050092440A KR100659824B1 KR 100659824 B1 KR100659824 B1 KR 100659824B1 KR 1020050092440 A KR1020050092440 A KR 1020050092440A KR 20050092440 A KR20050092440 A KR 20050092440A KR 100659824 B1 KR100659824 B1 KR 100659824B1
Authority
KR
South Korea
Prior art keywords
address
display panel
signal
electrodes
sustain
Prior art date
Application number
KR1020050092440A
Other languages
English (en)
Inventor
여재영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050092440A priority Critical patent/KR100659824B1/ko
Application granted granted Critical
Publication of KR100659824B1 publication Critical patent/KR100659824B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 전자기파 복사량을 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 리셋 기간 동안 전자기파 복사량을 감소시키는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 리셋 기간중 어드레스 전극을 몇개의 블록으로 구분하고, 방전 안정화 신호의 턴오프 시간을 상기 블록별로 서로 다르게 설정하는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법이 개시된다.
이와 같이 하여 본 발명은 방전 안정화 신호의 턴오프시 순간적으로 흐르는 전류를 피크치의 1/3까지 줄여 전자기파의 복사량을 감소시킬 수 있게 된다.
플라즈마 디스플레이 패널, 전자기파, 어드레스 전극, 방전 안정화 신호

Description

전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법{Driving device of plasma display panel capable of reducing electro-magnetic wave radiation and method the same}
도 1은 일반적인 플라즈마 디스플레이 패널의 주사 유지 전극, 공통 유지 전극 및 어드레스 전극 사이의 구동 전압을 도시한 타이밍 챠트이다.
도 2는 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 구동 장치 및 방법이 적용된 플라즈마 디스플레이 패널을 도시한 일부 사시도이다.
도 3은 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 구동 장치 및 그 방법이 적용된 플라즈마 디스플레이 패널의 전극 배열도이다.
도 4는 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치를 도시한 블록도이다.
도 5a 내지 도 5c는 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치중 방전 안정화 신호의 턴오프 시간이 서로 다른 제1어드레스 구동부 내지 제3어드레스 구동부의 등가 회로도이다.
도 6a는 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법중 주사 유지 전극, 공통 유지 전극 및 어드레스 전극 사이의 구동 전압을 도시한 타이밍 챠트이고, 도 6b는 도 6a의 일부 확대도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10; 플라즈마 패널 10a; 제1블럭
10b; 제2블럭 10c; 제3블럭
100; 본 발명에 의한 플라즈마 디스플레이 패널 구동 장치
110; 영상 처리부 120; 논리 제어부
130; 어드레스 구동부 131; 제1어드레스 구동부
132; 제2어드레스 구동부 133; 제3어드레스 구동부
Figure 112005055783052-pat00001
; 제1어드레스 구동부에 의한 신호
Figure 112005055783052-pat00002
; 제2어드레스 구동부에 의한 신호
Figure 112005055783052-pat00003
; 제3어드레스 구동부에 의한 신호
140; 주사 유지 구동부 Sy1∼Syn; 주사 유지 구동부에 의한 신호
150; 공통 유지 구동부 Sx1∼Sxn; 공통 유지 구동부에 의한 신호
본 발명은 플라즈마 디스플레이 패널의 구동 장치 및 그 방법에 관한 것으로서, 보다 상세히는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법에 관한 것이다.
일반적으로 종래의 플라즈마 디스플레이 패널은 다수의 주사 유지 전극(이하 Y 전극), 다수의 공통 유지 전극(이하 X 전극) 및 다수의 어드레스 전극을 포함한다. 상기 X 전극과 Y 전극은 상호 평행하게 배열되어 다수의 XY 전극 쌍을 이루고, 상기 XY 전극 쌍과 어드레스 전극이 교차하는 영역에 소정 방전 셀이 형성된다.
이러한 플라즈마 디스플레이 패널에서 소정 화상의 계조(Gray Scale)를 표현하기 위해서는 한 프레임을 방전 횟수가 다른 여러개의 서브필드로 나눠 표시한다. 또한, 각 서브필드는 방전을 균일하게 하는 리셋 기간, 소정 방전 셀을 선택하는 어드레스 기간 및 방전횟수에 따라 소정 계조를 표시하는 유지 기간으로 나뉘어진다. 예를 들어, 256계조의 화상을 표시하고자 하는 경우 1/60초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드로 나뉘어진다. 물론, 상기 8개의 서브필드는 각각 리셋 기간, 어드레스 기간 및 유지 기간으로 나뉘어진다.
도 1을 참조하면, 일반적인 플라즈마 디스플레이 패널의 Y 전극, X 전극 및 어드레스 전극 사이의 구동 신호가 타이밍 챠트로서 도시되어 있다.
도면에서 참조부호 SFa는 하나의 서브필드를 도시한 것이고, Ra는 리셋 기간, Aa는 어드레스 기간, Sa는 유지 기간을 나타낸다. 또한, 참조부호 Sy1∼Syn은 상기 Y 전극에 인가되는 구동 신호, 참조부호 Sx1~Sxn은 상기 X 전극에 인가되는 구동 신호, 참조부호 Sa1~Sam은 어드레스 전극에 인가되는 구동 신호를 나타낸다.
상기 구동신호(Sy1∼Syn, Sx1∼Sxn 및 Sa1∼Sam)의 동작을 개략적으로 설명하면 다음과 같다.
먼저 리셋 기간(Ra)에서는, 상기 Y 전극의 구동 신호(Sy1∼Syn)가 상승 및 하강 램프 형태로 최고 전위(Vset)까지 상승한 후 서서히 소정 전압(Vs) 및 접지 전위(Vg)로 낮아진다. 상기 X 전극의 구동 신호(Sx1∼Sxn)는 시간(t0~t1)에서 소정 전위(Ve)로 상승한 후, 다시 시간(t1~t2)에서 접지 전위(Vg)로 낮아지며, 이어서 시간(t2~t3)에서 소정 전위(Ve)로 상승한다. 더불어, 어드레스 전극의 구동 신호(Sa1∼Sam)는 시간(t0~t1)에서 접지 전위(Vg)를 유지하다가, 시간(t1~t2) 사이의 소정 구간에서 소정 시간동안 전위(Va)를 유지하다가, 다시 접지 전위(Vg)로 되며, 이어서 시간(t2~t3)에서 접지 전위(Vg)를 유지한다. 여기서, 상기 어드레스 전극 중 시간(t1~t2) 사이의 소정 구간에서 형성되는 방전은 순수한 어드레싱과 관련이 없는 오방전 방지를 위한 것으로서 이하에서는 "방전 안정화 신호(Vt)"로 정의한다. 이러한 구성에 의해, 상기 리셋 기간(Ra) 동안 Y 전극에는 마이너스 벽전하가, X 전극에는 플러스 벽전하가 축적된다. 물론, 어드레스 전극에서는 방전 안정화 신호 구간에 의해 플러스 벽전하가 생성되었다가 다시 감소 또는 소거됨으로써, 어드레싱을 수행하기 위한 준비가 된다. 여기서, 상기 리셋 기간(Ra) 동안 순수 어드레싱과 관련없는 방전 안정화 신호(Vt)에서는 이전 서브필드에서 발생된 벽전하를 감소(또는 소거)시키고 또한 각종 오방전을 방지하기 위해 수행되며, 이러한 방전 안정화 신호(Vt)는 전체 어드레스 전극을 동시에 턴온 및 턴오프하여 수행된다.
이어서 어드레스 기간(Aa)에서는, 어드레스 전극 구동 신호(Sa1∼Sam)가 어드레스 전극에 플러스 전위(Va)를 갖는 펄스 신호로 인가되고, Y 전극 구동 신호(Sy1∼Syn)는 Y 전극에 접지 전압(Vg)을 갖는 펄스 신호(주사 신호)로 순차적으로 인가됨으로써, 양자간에 어드레스 방전이 수행된다. 즉, 양자간에 서로 반대 극성의 벽전하가 형성된다. 어드레스 전극 구동 신호(Sa1∼Sam)는 방전 셀을 선택할 경 우에 해당되는 어드레스 전극에 플러스 전위(Va)가 인가되고, 해당되지 않는 어드레스 전극에는 접지 전위(Vg)가 인가된다.
유지 기간(Sa)에서는, Y 전극 구동 신호(Sy1∼Syn)와 X 전극 구동 신호(Sx1∼Sxn)가 소정 전위(Vs)를 갖는 펄스 신호(유지 신호)로서 교번적으로 인가되며, 이에 따라 어드레스 기간(Aa) 동안 벽전하들이 축적된 방전 셀에서 실제 표시를 위한 유지 방전이 발생한다.
그런데, 점차 고해상도를 가지면서 상기 Y 전극 및 X 전극들의 개수 및 길이가 증가하는 동시에, 어드레스 전극의 개수 및 길이도 함께 증가하고 있다. 더욱이, 고해상도를 가지면서도 어드레스 구동 회로 등의 갯수를 줄이기 위해 통상 싱글 스캔 방식으로 플라즈마 디스플레이 패널을 설계하게 되는데, 이때 상기 리셋 기간(Ra)동안 구동되는 어드레스 전극의 방전 안정화 신호(Vt)로 인해 다량의 전자기파가 복사되는 문제가 있다.
즉, 순수한 어드레싱 방전과 관련없는 오방전이나 이전 서브필드에서 생성된 벽전하를 줄이거나 소거하기 위해 시간(t1~t2) 사이에서 모든 어드레스 전극에 방전 안정화 신호(Vt)가 인가되는데, 이때 상기 방전 안정화 신호의 종단점인 턴오프시간이 모두 같음으로써, 다량의 전자기파가 한꺼번에 복사된다. 물론, 상기 방전 안정화 신호의 시작점인 턴온 시간은 비록 모두 같은 시간에 수행된다고 해도 전자기파가 그다지 많이 복사되지는 않는다.
한편 전자기파 장해(EMI: Electromagnetic Inteference)란 어떤 전자 제품(예를 들면 플라즈마 텔레비젼)으로부터 방사되는 전자기파에 의해 주변에 위치한 다른 전자 제품이 영향받는 현상을 말한다. 이러한 전자기파 장해에 대해서는 국내뿐만 아니라 해외에서도 관련 전자 제품에 대해서 판매전에 반드시 해당 규격에 적합하다는 규격 승인을 받도록 의무화하고 있다. 그러나, 위와 같이 플라즈마 디스플레이 패널의 경우 전체 어드레스 전극에 대해서 동일한 턴오프 시간을 갖는 방전 안정화 신호가 있음으로써 이러한 요구를 맞추는데 많은 어려움이 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 플라즈마 디스플레이 패널을 수평 방향으로 몇 개의 블록으로 분할한 후, 리셋 기간 동안 어드레스 전극에 인가되는 방전 안정화 신호의 턴오프 시간을 각 블록별로 시간차가 나도록 함으로써 전자기파 복사량을 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치는 다수의 어드레스 전극, 다수의 주사 유지(Y) 전극 및 다수의 공통 유지(X) 전극을 구비하고, 상기 각 전극에 리셋 기간, 어드레스 기간 및 유지 기간중 소정 신호가 인가되어 소정 영상이 표시되는 디스플레이 패널과, 상기 디스플레이 패널의 주사 유지(Y) 전극에 주사 또는 유지 신호를 인가하는 주사 유지 구동부와, 상기 디스플레이 패널의 공통 유지(X) 전극에 유지 신호를 인가하는 공통 유지 구동부와, 상기 디스플레이 패널에 구비된 다수의 어드레스 전극에 상기 리셋 기간중 방전 안정화 신호를 인가하되, 상기 다수의 어드레 스 전극을 적어도 둘 이상의 블록으로 구분하고, 상기 방전 안정화 신호의 턴오프 시간을 각 블록별로 다르게 설정하는 어드레스 구동부를 포함한다.
또한, 상기한 목적을 달성하기 위해 본 발명은 리셋 기간, 어드레스 기간 및 유지 기간에 다수의 어드레스 전극, 다수의 주사 유지(Y) 전극 및 다수의 공통 유지(X) 전극에 소정 신호를 인가하여 디스플레이 패널을 구동하는 방법에 있어서, 상기 리셋 기간중 상기 다수의 어드레스 전극을 적어도 둘 이상의 블록으로 구분하고, 상기 모든 블록의 어드레스 전극에 방전 안정화 신호를 인가하되, 상기 방전 안정화 신호의 턴오프 시간은 상기 블록별로 서로 다르게 한 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법에 의하면, 리셋 기간중 전 디스플레이 패널에 걸쳐서 인가되는 방전 안정화 신호를 각 블록별로 구분하여 서로 다른 시간에 턴오프되도록 함으로써 전자기파의 복사량을 저하시킬 수 있게 된다.
실제로, 이와 같이 시간적으로 서로 다른 시간에 방전 안정화 신호를 턴오프함으로써, 상기 턴오프시 순간적으로 흐르는 전류를 피크치의 1/3까지 줄여 전자기파 복사량을 상당히 저하시킬 수 있게 된다.
더욱이, 본 발명을 채택한 세트(예를 들면 플라즈마 텔레비젼)의 경우에는 전자기파 인증 기준인 클래스 B를 만족시킬 수 있게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조 하여 상세하게 설명하면 다음과 같다.
도 2를 참조하면, 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 구동 장치 및 방법이 적용된 플라즈마 디스플레이 패널의 일부 사시도가 도시되어 있다.
도시된 바와 같이 본 발명이 적용된 플라즈마 디스플레이 패널(10)은 전면 기판(11)에 유전층(12) 및 보호막(13)으로 덮인 Y 전극(14)과 X 전극(15)이 다수의 쌍을 이루어 평행하게 설치되어 있다. 또한 배면 기판(16)에는 유전층(17)으로 덮인 다수의 어드레스 전극(18)이 형성되어 있다. 인접한 어드레스 전극(18)의 사이 사이에는 유전층(17) 위에 어드레스 전극(18)과 대략 평행하게 개방형 또는 폐쇄형 격벽(19)(도면에는 개방형 격벽이 도시됨)이 형성되어 있다. 또한, 유전층(17)의 표면 및 격벽(19)의 내벽에는 적색용, 녹색용 및 청색용 형광층(20)이 형성되어 있다. 전면 기판(11)과 배면 기판(16)은 Y 전극(14) 및 X 전극(15)에 대해서 어드레스 전극(18)이 직교하도록 서로 대향되어 배치되어 있다. 상기 어드레스 전극(18)과, 쌍을 이루는 Y 전극(14) 및 X 전극(15) 사이의 교차 영역에 소위 방전 셀(21)이 형성된다. 도면중 미설명 부호 22는 방전 공간을 나타낸 것이다. 물론, 상기 방전 공간(22)에는 플라즈마 형성용 개스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널은 기본적으로 단위 서브필드에서 리셋 기간, 어드레스 기간 및 유지 기간이 수행됨으로써 소정 화상이 표시된다. 즉, 리셋 기간에서는 모든 방전 셀의 전하 상태들이 균일해지도록 하고, 어드레스 기간에서는 선택된 방전 셀에 소정의 벽전압이 생성되도록 한다. 이어서 유지 기간에서 는 모든 XY 전극 쌍들에 소정의 교류 전압을 인가함으로써 어드레스 기간에서 선택된 방전 셀이 유지 방전을 일으키도록 한다. 이러한 방전에 의해 플라즈마가 형성되고, 또한 플라즈마에 의해 자외선이 방사된다. 물론, 이러한 자외선은 형광층을 여기시킴으로써, 최종적으로 소정 색상의 가시광선이 플라즈마 디스플레이 패널을 통하여 외부로 방출된다.
도 3을 참조하면, 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 구동 장치 및 그 방법이 적용된 플라즈마 디스플레이 패널의 전극 배열도가 도시되어 있다.
도시된 바와 같이, 플라즈마 디스플레이 패널(10)의 전극은 m×n의 매트릭스 형태를 한다. 예를 들면, 열방향으로 m개의 어드레스 전극(18)(A1,A2,...,Am)이 배열되고, 행방향으로 n개의 Y 전극(14)(Y1,Y2,...,Yn) 및 X 전극(15)(X1,X2,...,Xn)이 쌍을 이루며 배열될 수 있다. 도 3에 도시된 방전 셀(21)은 도 2에 도시된 방전 셀(21)과 대응되는 부분이다. 또한, 도 3에서 X 전극(X1,X2,...,Xn)은 동일 전압 파형으로 동시에 구동되므로 일단이 모두 모두 쇼트될 수 있다.
도 4를 참조하면, 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치가 블록도로 도시되어 있다.
도시된 바와 같이 본 발명에 의한 구동 장치(100)는 영상 처리부(110), 논리 제어부(120), 어드레스 구동부(130), 주사 유지 구동부(140) 및 공통 유지 구동부(150)를 포함한다.
상기 영상 처리부(110)는 외부 아날로그 영상 신호를 디지털 신호로 변환하 여 내부 영상 신호 예를 들어, 각각 8비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 동기 신호 및 수평 동기 신호들을 발생시킨다.
상기 논리 제어부(120)는 영상 처리부(110)로부터의 내부 영상 신호에 따라 구동 제어 신호(SA, SY, SX)를 발생시킨다.
상기 어드레스 구동부(130)는 논리 제어부(120)로부터의 구동 제어 신호(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 소정 신호를 발생시키고, 상기 발생된 신호를 어드레스 전극 (A1,A2,...,Am)에 인가한다.
상기 주사 유지 구동부(140)는 논리 제어부(120)로부터의 구동 제어 신호(SA, SY, SX)중에서 주사 유지 구동 제어 신호(SY)를 처리하여 Y 전극 (Y1,Y2,...,Yn)에 인가한다.
상기 공통 유지 구동부(150)는 논리 제어부(120)로부터의 구동 제어 신호(SA, SY, SX)중에서 공통 유지 구동 제어 신호(SX)를 처리하여 X 전극 (X1,X2,...,Xn)에 인가한다.
여기서, 상술한 바와 같이 플라즈마 디스플레이 패널은 단위 서브필드에서 리셋 기간, 어드레스 기간 및 유지 기간이 수행된다고 하였다. 아래에서 더욱 상세하게 설명하겠지만, 상기 리셋 기간중에는 상기 어드레스 구동부를 통하여 오방전을 억제하고 이전의 서브필드에서 형성된 벽전하를 감소 또는 소거하기 위해 전 패널에 걸쳐 방전 안정화 신호가 인가된다. 이러한 방전 안정화 신호는 어드레스 기간중 제공되는 어드레싱 신호와는 다른 것이다.
그런데, 본 발명에서는 상기 리셋 기간중 상기 방전 안정화 시간의 턴온 시 간이 전 패널에서 같은 시간에 인가되지만, 상기 방전 안정화 시간의 턴오프 시간은 각각 다른 시간에 이루어지도록 하고 있다.
이를 위해 본 발명은 상기 리셋 기간중 상기 어드레스 전극(18)(A1,A2,...,Am)을 적어도 둘 이상의 블록으로 구분한다. 도면에서는 3개의 블록으로 구분된 것이 도시되어 있지만, 이보다 많은 개수의 블록으로 구분할 수도 있다.
예를 들면, 상기 어드레스 전극(18)은 A1,A2,...,
Figure 112005055783052-pat00004
의 제1블록(10a)으로,
Figure 112005055783052-pat00005
,
Figure 112005055783052-pat00006
,...,
Figure 112005055783052-pat00007
의 제2블록(10b)으로,
Figure 112005055783052-pat00008
,
Figure 112005055783052-pat00009
,..., Am의 제3블록(10c)으로 구분할 수 있다. 이에 따라, 실제로 플라즈마 디스플레이 패널(10)은 수평 방향으로 제1블록(10a), 제2블록(10b) 및 제3블록(10c)으로 가상적으로 구분될 수 있다.
더불어, 본 발명은 상기 리셋 기간중 상기 어드레스 구동부(130)가 상기 각각의 블록(10a,10b,10c)에 방전 안정화 신호를 인가하기 위해 제1어드레스 구동부(131), 제2어드레스 구동부(132) 및 제3어드레스 구동부(133)로 가상적으로 구분될 수 있다.
물론, 상기 제1어드레스 구동부(131)는 제1블록(10a)에 방전 안정화 신호를 인가하고, 제2어드레스 구동부(132)는 제2블록(10b)에 방전 안정화 신호를 인가하며, 제3어드레스 구동부(133)는 제3블록(10c)에 방전 안정화 신호를 인가한다.
여기서, 상기 제1어드레스 구동부(131), 제2어드레스 구동부(132) 및 제3어 드레스 구동부(133)에 의한 방전 안정화 신호의 턴온 시간은 동일한 시간에 이루어진다. 즉, 실제로 상기 방전 안정화 신호의 턴온 시간이 모두 같다고 해도 이때에는 많은 전자기파가 복사되지 않기 때문이다.
그러나, 상기 제1어드레스 구동부(131), 제2어드레스 구동부(132) 및 제3어드레스 구동부(133)에 의한 방전 안정화 신호의 턴오프 시간은 블록(10a,10b,10c)별로 다르게 이루어진다. 즉, 실제로 방전 안정화 신호의 턴오프 시간이 모두 같을 경우 많은 전자기파가 복사되기 때문이다.
예를 들어, 제1어드레스 구동부(131)에 의해 제1블록(10a)으로 할당된 어드레스 전극 A1,A2,...,
Figure 112005055783052-pat00010
의 방전 안정화 신호에 대한 턴오프 시간이 T라면, 제2블록(10b)으로 할당된 어드레스 전극
Figure 112005055783052-pat00011
,
Figure 112005055783052-pat00012
,...,
Figure 112005055783052-pat00013
의 방전 안정화 신호에 대한 턴오프 시간을 T+1로 설정하고, 제3블록(10c)으로 할당된 어드레스 전극
Figure 112005055783052-pat00014
,
Figure 112005055783052-pat00015
,..., Am의 방전 안정화 신호에 대한 턴오프 시간을 T+2로 설정할 수 있다. 물론, 그 반대의 순서도 가능하다. 더불어 제1블록(10a), 제2블록(10b) 및 제3블록(10c)의 각 턴오프 시간을 상호 동일하지 않은 랜덤한 순서로 설정할 수도 있다.
도 5a 내지 도 5c를 참조하면, 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치중 방전 안정화 신호의 턴오프 시간이 서로 다른 제1어드레스 구동부 내지 제3어드레스 구동부의 등가 회로가 도시되어 있다.
도 5a에 도시된 바와 같이 제1어드레스 구동부(131)는 방전 안정화 전압 단자(V1)(어드레스 기간에서는 어드레싱 전압을 인가함), 제1스위치(SW1), 제2스위치(SW2), 접지 단자 및 패널 용량(Cp)을 포함한다. 여기서, 상기 패널 용량(Cp)은 플라즈마 디스플레이 패널(10)의 전면 기판과 배면 기판 사이에 형성되는 용량을 등가 패널 용량으로 본 것이다.
상기 제1스위치(SW1)는 일측이 전류 제한용 저항(R)을 통하여 상기 방전 안정화 전압 단자(V1)에 연결되고, 타측이 노드(N1)에 연결된 동시에, 제1제어 신호(S1)가 인가된다.
상기 제2스위치(SW2)는 일측이 노드(N1)에 연결되고, 타측이 접지 단자에 연결된 동시에, 제2제어 신호(S2)가 인가된다.
상기 패널 용량(Cp)은 상술한 바와 같이 플라즈마 디스플레이 패널(10)을 용량 개념으로 본 것으로서, 이는 노드(N1)와 접지 단자 사이에 연결되어 있다.
더불어, 도 5b에 도시된 제2어드레스 구동부(132) 및 제5c에 도시된 제3어드레스 구동부(133)도 위의 제1어드레스 구동부(131)와 같은 구성을 하므로, 그 상세한 설명은 생략하기로 한다.
여기서, 상기 제1,2,3어드레스 구동부(131,132,133)의 각 제1스위치(SW1,SW3,SW5)에 제1제어 신호(S1,S3,S5)가 인가되면, 상기 제1스위치(SW1,SW3,SW5)가 턴온되면서 방전 안정화 전압 단자(V1)로부터 방전 안정화 접압(Va)이 패널 용량(Cp)에 인가된다. 여기서, 이러한 제1,2,3어드레스 구동부(131,132,133)의 제1제어 신호(S1,S3,S5)는 리셋 기간중 같은 시간에 인가된다. 따 라서, 플라즈마 디스플레이 패널 전체의 어드레스 전극(A1,A2,...,Am)에 방전 안정화 신호가 동시에 인가(턴온)된다.
한편, 상기 제1,2,3어드레스 구동부(131,132,133)의 각 제2스위치(SW2,SW4,SW6)에 인가되는 제2제어 신호(S2,S4,S6)는 각 어드레스 구동부(131,132,133)별로 즉, 상술한 각 블록(10a,10b,10c)별로 서로 다른 시간에 인가된다.
예를 들면, 제1어드레스 구동부(131)의 제2스위치(SW2)에 제2제어 신호(S2)가 가장 먼저 입력됨으로써, 리셋 기간중 제1어드레스 구동부(131) 즉, 제1블럭(10a)으로 구분된 어드레스 전극 A1,A2,...,
Figure 112005055783052-pat00016
의 방전 안정화 신호가 가장 먼저 턴오프될 수 있다. 이어서 제2어드레스 구동부(132)의 제2스위치(SW4)에 제2제어 신호(S4)가 두번째로 입력됨으로써, 상기 제2어드레스 구동부(132) 즉, 제2블럭(10b)으로 구분된 어드레스 전극
Figure 112005055783052-pat00017
,
Figure 112005055783052-pat00018
,...,
Figure 112005055783052-pat00019
의 방전 안정화 신호가 두 번째로 턴오프될 수 있다. 마지막으로 제3어드레스 구동부(133)의 제2스위치(SW6)에 제2제어 신호(S6)가 세번째로 입력됨으로써, 제3어드레스 구동부(133) 즉, 제3블럭(10c)으로 구분된 어드레스 전극
Figure 112005055783052-pat00020
,
Figure 112005055783052-pat00021
,..., Am의 방전 안정화 신호가 마지막으로 턴오프될 수 있다. 물론, 상술한 바와 같이 그 반대의 순서도 가능하다. 더불어 상기 제1어드레스 구동부(131), 제2어드레스 구동부(132) 및 제3어드레스 구동부(133)의 리셋 기간중 방전 안정화 신호의 턴오프 시간을 상호 동일하지 않은 랜덤한 순서로 설정할 수도 있다.
이와 같이 하여 본 발명에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치는, 리셋 기간중 전 패널에 걸쳐서 인가되는 방전 안정화 신호를 각 블록별로 구분하여 서로 다른 시간에 턴오프되도록 함으로써 전자기파의 복사량을 현저히 저하시킬 수 있게 된다. 실제로, 이와 같이 시간적으로 서로 다른 시간에 방전 안정화 신호를 턴오프함으로써, 상기 턴오프시 순간적으로 흐르는 전류를 피크치의 1/3까지 줄여 전자기파 복사량을 상당히 저하시킬 수 있다.
도 6a를 참조하면, 본 발명의 일실시예에 의한 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법중 Y 전극, X 전극 및 어드레스 전극 사이의 구동 전압이 타이밍 챠트로서 도시되어 있고, 도 6b를 참조하면, 도 6a의 일부 확대도가 도시되어 있다.
도 6a 및 도 6b에서 신호(Sy1∼Syn)는 Y 전극(도 3 및 도 4의 Y1∼Yn)에 인가되는 Y 전극 구동 신호이고, 신호(Sx1∼Sxn)은 X 전극(도 3 및 도 4의 X1∼Xn)에 인가되는 X 전극 구동 신호며, 신호 (Sa1~Sam)은 어드레스 전극(도 3 및 도 4의 A1~Am)에 인가되는 어드레스 전극 구동 신호이다. 좀더 구체적으로 상기 신호(
Figure 112005055783052-pat00022
)는 제1블럭(10a)으로 구분된 제1어드레스 전극(도 3 및 도 4의 A1,A2,...,
Figure 112005055783052-pat00023
), 신호(
Figure 112005055783052-pat00024
)는 제2블럭(10b)으로 구분된 제2어드레스 전극(도 3 및 도 4의
Figure 112005055783052-pat00025
,
Figure 112005055783052-pat00026
,...,
Figure 112005055783052-pat00027
), 신호(
Figure 112005055783052-pat00028
)는 제3블럭(10c)으로 구분된 제3어드레스 전극(도 3 및 도 4의
Figure 112005055783052-pat00029
,
Figure 112005055783052-pat00030
,..., Am)에 인가되는 어드레스 전극 구동 신호다.
도 2 내지 도 6b를 함께 참조하여 본 발명에 의한 플라즈마 디스플레이 패널의 구동 방법을 설명하기로 한다.
먼저 리셋 기간(Ra)의 초기 시간(t0~t1)에서 Y 전극 구동 신호(Sy1∼Syn)와 제1,2,3어드레스 전극 구동 신호(Sa1∼Sam)는 모두 접지 전위(Vg)로서 인가되며, X 전극 구동 신호(Sx1∼Sxn)는 전위(Ve)로 인가된다. 이에 따라, 이전의 유지 방전 동안 X 전극(X1∼Xn)에 축적된 플러스 벽전하들이 감소된다.
상기 리셋 기간(Ra)의 벽전하 축적 시간(t1~t2)에서, Y 전극 구동 신호(Sy1∼Syn)는 플러스 전위(Vs)로 급격히 상승(램프 파형으로 상승)한 후에 고전압(Vset)으로 고정되며, X 전극 구동 신호(Sx1∼Sxn)는 접지 전위(Vg)로 고정된다.
또한, 이때 제1블럭(10a)으로 구분된 제1어드레스 전극 A1,A2,...,
Figure 112005055783052-pat00031
에는 시간 t0'에서 제1방전 안정화 신호(Vt1'), 제2블럭(10b)으로 구분된 제2어드레스 전극
Figure 112005055783052-pat00032
,
Figure 112005055783052-pat00033
,...,
Figure 112005055783052-pat00034
에도 시간 t0'에서 제2방전 안정화 신호(Vt2'), 제3블럭(10c)으로 구분된 제3어드레스 전극
Figure 112005055783052-pat00035
,
Figure 112005055783052-pat00036
,..., Am에도 시간 t0'에서 제3방전 안정화 신호(Vt3')가 인가(턴온)될 수 있다. 즉, 리셋 기간(Ra)중 시간 t1~t2 사이의 소정 시간 t0'에서 모든 어드레스 전극에 방전 안정화 신호가 동시간에 인가될 수 있다.
더불어, 상기 리셋 기간(Ra)의 시간(t1~t2) 사이인 시간(t1')에서 예를 들면 제1블럭(10a)으로 구분된 제1어드레스 전극 A1,A2,...,
Figure 112005055783052-pat00037
에 인가되는 제1방전 안정화 신호(Vt1')가 턴오프될 수 있다. 이어서 시간(t2')에서 예를 들면 제2블럭(10b)으로 구분된 제2어드레스 전극
Figure 112005055783052-pat00038
,
Figure 112005055783052-pat00039
,...,
Figure 112005055783052-pat00040
에 인가되는 제2방전 안정화 신호(Vt2')가 턴오프될 수 있다. 또한, 시간(t3')에서 예를 들면 제3블럭(10c)으로 구분된 제3어드레스 전극
Figure 112005055783052-pat00041
,
Figure 112005055783052-pat00042
,..., Am에 인가되는 제3방전 안정화 신호(Vt3')가 턴오프될 수 있다. 즉, 상기 각 블록(10a,10b,10c)별로 시간 t1~t2 구간에서 서로 다른 시간(t1',t2',t3')을 가지며 제1내지 제3방전 안정화 신호(Vt1',Vt2',Vt3')가 턴오프될 수 있다. 물론, 상기 방전 안정화 신호의 턴오프 시간은 상기와는 반대 순서로 턴오프될 수 있다. 더욱이, 상기 방전 안정화 신호의 턴오프 시간은 순서에 관계없이 서로 같은 시간대를 피하여 랜덤하게 결정될 수도 있다.
이와 같이 하여 본 발명은 리셋 기간(Ra)중 전 패널에 걸쳐서 인가되는 방전 안정화 신호를 각 블록별로 구분하여 서로 다른 시간에 턴오프되도록 함으로써 전자기파의 복사량을 저하시킬 수 있게 된다. 실제로, 이와 같이 시간적으로 서로 다른 시간에 방전 안정화 신호를 턴오프함으로써, 상기 턴오프시 순간적으로 흐르는 전류를 피크치의 1/3까지 줄여 전자기파 복사량을 저하시킬 수 있게 된다.
물론, 이러한 어드레스 전극의 방전 안정화 신호에 의해 추후 오방전이 방지됨은 물론 이전 서브필드에서 형성된 벽전하가 감소 또는 소거된다.
또한, 상기 Y 전극(Y1∼Yn)과 X 전극(X1∼Xn), Y 전극(Y1∼Yn)과 모든 어드 레스 전극(A1∼Am) 및 상기 X 전극(X1~Xn)과 모든 어드레스 전극(A1~Am) 사이에 방전이 발생하여, Y 전극(Y1∼Yn)에는 상대적으로 많은 마이너스 벽전하들이 축적되고, X 전극(X1∼Xn)에는 상대적으로 적은 플러스 벽적하가 축적되며, 어드레스 전극(A1∼Am)에는 가장 적은 플러스 벽전하들이 축적된다.
상기 리셋 기간(Ra)의 벽전하 배분 시간(t2~t3) 동안, Y 전극 구동신호(Sy1∼Syn)는 전위(Vs)로 급격히 감소한 후에 접지 전위(Vg) 또는 그 이하의 전위로 하강(램프 파형으로 하강)하고, X 전극 구동신호(Sx1∼Sxn)는 플러스 전위(Ve)로 인가되며, 블록에 관계없이 모든 어드레스 신호(Sa1∼Sam)는 접지 전위(Vg)로 인가된다. 그러면, X 전극(X1∼Xn)과 Y 전극(Y1∼Yn) 사이에 약한 방전이 발생하여 Y 전극(Y1∼Yn)에 축적된 마이너스 벽전하가 감소되고, X 전극(X1∼Xn)에는 소정 마이너스 벽전하가 축적된다. 또한, 어드레스 전극(A1∼Am)과 Y 전극(Y1∼Yn) 사이 및 어드레스 전극(A1∼Am)과 X 전극(X1∼Xn) 사이의 방전으로 말미암아 어드레스 전극(A1∼Am)에 축적된 플러스 벽전하들은 거의 소멸된다. 따라서, X 전극(X1∼Xn)의 벽전위가 어드레스 전극(A1∼Am)보다 낮고, Y 전극(Y1∼Yn)의 벽전위보다는 높아지게 된다. 그에 따라 이어지는 어드레스 기간(Aa)에서 선택된 어드레스 전극과 Y 전극 사이의 대향 방전에 요구되는 어드레싱 전압(Va-Vg)이 낮아지게 된다.
어드레스 기간(Aa)에서, 블록(10a,10b,10c)에 관계없이 모든 어드레스 전극(A1∼Am)에 플러스 전위(Va)를 갖는 펄스들이 인가되고, Y 전극(Y1∼Yn)에 접지 전위(Vg)를 갖는 펄스들이 순차적으로 인가됨에 따라, 소정 방전 셀을 선택하는 어드레스 동작이 수행된다. 이때, 상기 모든 어드레스 전극 신호(Sa1∼Sam)는 선택되지 않은 방전 셀에 접지 전위(Vg)로 인가되고, Y 구동신호(Sy1∼Syn)는 선택되지 않은 방전 셀에 전위(Vs)보다 낮은 전위(Vsch)로써 인가된다. 이에 따라, X 전극(X1∼Xn)에는 마이너스 벽전하들이 축적되고, Y 전극(Y1∼Yn)에는 플러스 벽전하들이 축적되며, 어드레스 전극(A1∼Am)에는 X 전극(X1∼Xn)보다 적은 수의 마이너스 벽전하들이 축적된다.
유지 기간(Sa)에서, Y 전극 구동신호(Sy1∼Syn)와 X 전극 구동 신호(Sx1∼Sxn)를 정극성 펄스로 교번적으로 인가함으로써, 그에 따라 상응하는 어드레스 기간(Aa)에서 선택된 방전 셀이 유지 방전하게 된다. 물론, 이러한 유지 방전에 의해 방전 셀내의 개스가 플라즈마화되고, 소정 자외선이 발생한다. 더욱이, 이러한 자외선에 의해 방전 셀 내의 형광층이 여기됨으로써 소정 가시 광선이 발생한다.
상술한 바와 같이, 본 발명에 따른 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법은, 리셋 기간중 전화면에 걸쳐서 인가되는 방전 안정화 신호를 각 블록별로 구분하여 서로 다른 시간에 턴오프되도록 함으로써 전자기파의 복사량을 저하시킬 수 있는 효과가 있다.
실제로, 이와 같이 시간적으로 서로 다른 시간에 방전 안정화 신호를 턴오프함으로써, 상기 턴오프시 순간적으로 흐르는 전류를 피크치의 1/3까지 줄여 전자기파 복사량을 상당히 저하시킬 수 있는 효과가 있다.
더욱이, 본 발명을 채택한 세트(예를 들면 플라즈마 텔레비젼)의 경우에는 전자기파 인증 기준인 클래스 B를 만족시킬 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치 및 그 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (13)

  1. 다수의 어드레스 전극, 다수의 주사 유지 전극 및 다수의 공통 유지 전극을 구비하고, 상기 각 전극에 리셋 기간, 어드레스 기간 및 유지 기간중 소정 신호가 인가되어 소정 영상이 표시되는 디스플레이 패널;
    상기 디스플레이 패널의 주사 유지 전극에 주사 또는 유지 신호를 인가하는 주사 유지 구동부;
    상기 디스플레이 패널의 공통 유지 전극에 유지 신호를 인가하는 공통 유지 구동부; 및,
    상기 디스플레이 패널의 전체 어드레스 전극에 상기 리셋 기간중 방전 안정화 신호를 인가하되, 상기 전체 어드레스 전극을 적어도 둘 이상의 블록으로 구분하고, 상기 방전 안정화 신호의 턴오프 시간을 각 블록별로 다르게 설정하는 어드레스 구동부를 포함하여 이루어진 것을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제 1 항에 있어서, 상기 블록은 상기 디스플레이 패널의 수평 방향을 따라 일정 면적씩 구분됨을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제 1 항에 있어서, 상기 어드레스 구동부는 상기 리셋 기간중 방전 안정화 신호의 턴온 시간을 모든 블록에서 같게 설정함을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제 1 항에 있어서, 상기 어드레스 구동부는
    방전 안정화 전압 단자에 직렬로 연결되고, 제1제어 신호가 인가되는 동시에 상기 블록의 갯수와 같은 갯수로 구비된 제1스위치;
    상기 각각의 제1스위치와 접지 단자 사이에 직렬로 연결된 동시에 제2제어 신호가 인가되는 제2스위치;
    상기 제1스위치와 제2스위치 사이의 노드에 접속된 디스플레이 패널의 패널 용량을 포함하고,
    상기 제2제어 신호는 상기 리셋 기간중 각 블록별로 서로 다른 시간에 인가됨으로써, 각 블록별로 방전 안정화 신호의 턴오프 시간이 다르게 됨을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제 4 항에 있어서, 상기 제1제어 신호는 상기 리셋 기간중 모든 블록에 서로 같은 시간에 인가됨으로써, 각 블록별로 방전 안정화 신호의 턴온 시간이 같게 됨을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 장치.
  6. 리셋 기간, 어드레스 기간 및 유지 기간에 다수의 어드레스 전극, 다수의 주 사 유지 전극 및 다수의 공통 유지 전극에 소정 신호를 인가하여 디스플레이 패널을 구동하는 방법에 있어서,
    상기 리셋 기간중 상기 다수의 어드레스 전극을 적어도 둘 이상의 블록으로 구분하고, 상기 모든 블록의 어드레스 전극에 방전 안정화 신호를 인가하되, 상기 방전 안정화 신호의 턴오프 시간은 상기 블록별로 서로 다르게 제어함을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제 6 항에 있어서, 상기 블록은 상기 디스플레이 패널의 수평 방향을 따라 일정 면적씩 구분됨을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제 6 항에 있어서, 상기 어드레스 전극에 인가되는 방전 안정화 신호의 턴온 시간은 모든 블록에서 동일한 것을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제 6 항에 있어서, 상기 리셋 기간중 상기 모든 어드레스 전극에 인가되는 방전 안정화 신호는 상기 공통 유지 전극에 인가되는 접지 신호 구간 내인 것을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제 6 항에 있어서, 상기 리셋 기간중 상기 모든 어드레스 전극에 인가되는 방전 안정화 신호는 상기 주사 유지 전극에 인가되는 상승 램프 신호 구간 내인 것을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  11. 제 7 항에 있어서, 상기 어드레스 전극에 인가되는 방전 안정화 신호의 턴오프 시간은 좌측 방향에서 우측 방향으로의 블록 순서를 따라서 점차 늦춰짐을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  12. 제 7 항에 있어서, 상기 어드레스 전극에 인가되는 방전 안정화 신호의 턴오프 시간은 우측 방향에서 좌측 방향으로의 블록 순서를 따라서 점차 늦춰짐을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제 7 항에 있어서, 상기 어드레스 전극에 인가되는 방전 안정화 신호의 턴오프 시간은 블록 순서에 관계없이 랜덤하게 서로 다른 것을 특징으로 하는 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의 구동 방법.
KR1020050092440A 2005-09-30 2005-09-30 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법 KR100659824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092440A KR100659824B1 (ko) 2005-09-30 2005-09-30 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092440A KR100659824B1 (ko) 2005-09-30 2005-09-30 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR100659824B1 true KR100659824B1 (ko) 2006-12-19

Family

ID=37815033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092440A KR100659824B1 (ko) 2005-09-30 2005-09-30 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100659824B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838071B1 (ko) * 2006-11-22 2008-06-13 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272948A (ja) 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20030035666A (ko) * 2001-11-02 2003-05-09 이석현 어드레스 전극을 이용한 교류형 플라즈마 디스플레이의명암비 향상방법 및 장치
JP2004069734A (ja) 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
KR20040074482A (ko) * 2003-02-19 2004-08-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272948A (ja) 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20030035666A (ko) * 2001-11-02 2003-05-09 이석현 어드레스 전극을 이용한 교류형 플라즈마 디스플레이의명암비 향상방법 및 장치
JP2004069734A (ja) 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
KR20040074482A (ko) * 2003-02-19 2004-08-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838071B1 (ko) * 2006-11-22 2008-06-13 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 방법

Similar Documents

Publication Publication Date Title
US6636187B2 (en) Display and method of driving the display capable of reducing current and power consumption without deteriorating quality of displayed images
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
US7049755B2 (en) Method for driving plasma display panel
KR20070117411A (ko) 플라즈마 디스플레이 장치
KR100338519B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법
US20080316147A1 (en) Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated
KR100573119B1 (ko) 패널구동장치
KR20050078470A (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100659824B1 (ko) 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법
EP1727118A2 (en) Plasma display driving apparatus and driving method
KR100659823B1 (ko) 전자기파 복사를 줄일 수 있는 플라즈마 디스플레이 패널의구동 장치 및 그 방법
KR100680224B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100647689B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100599655B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100467691B1 (ko) 어드레스 전압의 여유도를 넓히기 위한 플라즈마디스플레이 패널의 어드레스-디스플레이 동시 구동 방법
KR20010046350A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100603305B1 (ko) 패널구동장치
KR100805546B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100573169B1 (ko) 홀짝 교대로 어드레싱을 수행하는 플라즈마 디스플레이패널의 구동 방법
KR100603304B1 (ko) 패널구동방법
KR100490557B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20100009952A (ko) 플라즈마 표시 패널의 구동 방법, 및 이 방법을 채용한플라즈마 표시 장치
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee