KR100394965B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100394965B1
KR100394965B1 KR10-2000-0005203A KR20000005203A KR100394965B1 KR 100394965 B1 KR100394965 B1 KR 100394965B1 KR 20000005203 A KR20000005203 A KR 20000005203A KR 100394965 B1 KR100394965 B1 KR 100394965B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
film
expansion coefficient
sealing film
semiconductor substrate
Prior art date
Application number
KR10-2000-0005203A
Other languages
English (en)
Other versions
KR20000057893A (ko
Inventor
구와바라오사무
와카바야시다케시
미하라이치로
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20000057893A publication Critical patent/KR20000057893A/ko
Application granted granted Critical
Publication of KR100394965B1 publication Critical patent/KR100394965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

본 발명은 기둥상 전극을 갖는 반도체장치 및 그 제조방법에 관한 것으로서,
반도체기판상에 기둥상 전극 및 다층막으로 이루어지는 밀봉막을 갖고 기둥상 전극을 통하여 다른 회로기판에 실장하는 반도체장치에 있어서, 기둥상 전극간에 설치하는 밀봉막을 베이스필름의 하면에 보호막과 밀봉막의 각 층을 순서대로 라미네이트하여 형성한 라미네이트막을 기둥상 전극상에 재치하고 가압가열에 의해 기둥상 전극을 밀봉막에 관통시켜서 형성하고, 밀봉막의 각 층의 두께를 기둥상 전극의 높이보다도 얇아지도록 하여 기둥상 전극이 밀봉막으로부터 돌출하도록 한 경우 이 돌출부분에 의하여 반도체기판과 회로기판의 사이의 열팽창계수차에 기인하여 발생하는 응력을 흡수할 수 있으며, 또 밀봉막의 형성에 있어서 열팽창계수저하용 입자를 적당히 홉입시켜서 밀봉막의 두께방향에서 열팽창계수가 다르도록 하고 밀봉막의 반도체기판측의 열팽창계수가 반도체기판의 열팽창계수에 가까운 값으로 되도록 함으로써, 반도체기판과 밀봉막의 사이의 열팽창계수차에 기인하여 발생하는 응력을 흡수할 수 있도록 하고, 이들에 의하여 반도체기판과 회로기판 및 밀봉막의 열팽창계수차에 기인하는 응력을 흡수하여 접속불량의 발생을 방지해서 신뢰성을 향상시킬 수 있는 것을 특징으로 한다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 기둥상 전극을 갖는 반도체장치 및 그 제조방법에 관한 것이다.
반도체칩단체에 의한 반도체장치를 다른 회로기판에 실장하는 경우나 CSP(Chip Size Package)라 불리는 반도체장치를 다른 회로기판에 실장하는 경우에 페이스다운본딩방식이라 불리는 실장기술에 의하여 실장하는 경우가 있다. 그와 같은 반도체장치에는 반도체기판상 또는 중간기판(interposer)을 통한 위에 다른 회로기판 등과 접속하기 위한 기둥상 전극이 설치되어 있다.
종래 이와 같은 반도체장치는 한 예로서 도 11a∼11b에 나타내는 바와 같은 제조공정에서 형성된다.
즉 우선 도 11a에 나타내는 바와 같이 웨이퍼상태의 실리콘기판 등의 반도체기판(2)의 위에 복수의 기둥상 전극(3)이 형성되고, 그 상면에 에폭시계 수지로 이루어지는 밀봉막(4)을 스크린인쇄법, 본딩법, 트랜스퍼몰드법 등에 의해 두께가 기둥상 전극(3)의 높이보다도 약간 두꺼워지도록 형성한다. 따라서 이 상태에서는 기둥상 전극(3)의 상면은 밀봉막(4)에 의해 덮인 상태로 된다. 다음으로 도 11b에 나타내는 바와 같이 밀봉막(4)의 상면측을 적당히 연마하고 기둥상 전극(3)의 상면이 노출하는 상태로 한다. 다음으로 도시하지 않은 다이싱공정에 의하여 개개의 반도체칩으로 분리한다. 이에 따라서 기둥상 전극이 설치된 반도체장치(1)가 얻어진다.
이렇게 하여 형성된 반도체장치(1)는 기둥상 전극상에 땜납범프가 형성되고 그 땜납범프가 다른 회로기판에 설치된 접속패드에 페이스다운본딩됨으로써 실장된다. 이와 같이 하여 실장된 실장구조의 한 예를 도 12에 나타낸다. 반도체장치(1)는 평면사각형상의 실리콘기판(2)을 구비하고 실리콘기판(2)의 하면의 외용부에는 복수의 접속패드(5)가 형성되어 있다. 접속패드(5)의 중앙부를 제외하는 실리콘기판(2)의 하면 전체에는 절연막(6)이 형성되고 접속패드(5)의 중앙부가 절연막(6)에 형성된 개구부(7)를 통하여 노출되어 있다. 이 노출된 접속패드(5)의 하면으로부터 절연막(6)의 하면에 걸쳐서 배선(8)이 형성되어 있다. 이 경우 배선(8)은 접속패드(5)하에 형성된 접속부(8a)와, 절연막(6)의 하면의 소정의 곳에 형성된 접속패드부(8b)와, 그 사이에 형성된 끌어당김선(8c)으로 이루어져 있다. 그리고 접속패드부(8b)의 하면에는 동이나 금 등으로 이루어지는 기둥상 전극(3)이 형성되어 있다. 기둥상 전극(3)을 제외하는 절연막(6)의 하면에는 에폭시수지 등으로 이루어지는 밀봉막(4)이 형성되어 있다. 기둥상 전극(3)의 하면에는 땜납범프(9)가 형성되어 있다. 그리고 반도체장치(1)의 땜납범프(9)가 유리에폭시 등으로 이루어지는 회로기판(10)의 상면에 형성된 접속패드(11)에 페이스다운본딩되어 있음으로써 반도체장치(1)는 회로기판(10)상에 실장되어 있다.
그런데 실리콘기판(2)을 구성하는 실리콘의 열팽창계수는 2∼3ppm/℃정도이고, 밀봉막(4)을 구성하는 밀봉수지의 열팽창계수는 10∼15ppm/℃정도이며, 회로기판(10)을 구성하는, 예를 들면 유리에폭시의 열팽창계수는 15ppm/℃정도이다. 즉 밀봉막(4)의 열팽창계수는 회로기판(10)의 열팽창계수에 가까운 값이고, 실리콘기판(2)의 열팽창계수와의 차가 비교적 크다. 이 결과 상기 도 11에 나타낸 바와 같이 반도체장치(1)가 땜납범프(9)를 통하여 회로기판(10)과 접합되어 있는 경우에 온도변화에 의해 실리콘기판(2)과 밀봉막(4)의 사이에 그 열팽창계수차에 기인하는 비교적 큰 응력이 생겼을 때 밀봉막(4)의 두께가 기둥상 전극(3)의 높이와 같게 되어 있기 때문에 기둥상 전극(3)이 변형함으로써 응력을 흡수할 수 없어 기둥상 전극(3)과 땜납범프(9)의 접합부분 또는 땜납범프(9)와 접합패드(11)의 접합부분에 크랙이 발생해서 접합불량이 생기는 일이 있다는 문제가 있었다.
본 발명은 반도체기판상에 기둥상 전극 및 밀봉막을 갖는 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장하는 실장구조에 있어서, 반도체기판과 회로기판 및 밀봉막의 열팽창계수차에 기인하는 응력을 흡수하는 구조를 구비하여 접속불량의 발생을 억제할 수 있는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해 본 발명에 있어서의 제 1 반도체장치는, 반도체기판상의 기둥상 전극간에 적어도 2층으로 이루어지고, 각 층의 열팽창계수가 조정된 밀봉막이 형성되며, 밀봉막의 각 층의 두께를 기둥상 전극의 높이보다도 얇게 한 것을 특징으로 한다. 이에 따라서 밀봉막 전체의 두께를 기둥상 전극보다 얇게 한 경우 기둥상 전극이 밀봉막으로부터 돌출하고 이 돌출부분에 의하여 반도체기판과 회로기판의 사이의 열팽창계수차에 기인하여 발생하는 응력을 흡수할 수 있다. 또 상기 구성을 얻기 위한 반도체장치의 하나의 제조방법은, 베이스필름의 하면에 보호막, 각 층 밀봉막이 순서대로 라미네이트된 라미네이트막을 형성하는 공정과, 형성한 라미네이트막을 기둥상 전극상에 재치하고 가압가열하여 기둥상 전극이 밀봉막을 관통하는 상태로 하는 공정과, 베이스필름 및 보호막을 박리하는 공정을 가지며, 보호막이 완충부재로서 기능함으로써 기둥상 전극이 찌그러지거나 상하거나 하는 것을 방지하고 있다.
상기 목적을 달성하기 위해 본 발명에 있어서의 제 2 반도체장치는, 반도체기판상의 기둥상 전극간에 형성된 밀봉막의 열팽창계수가 두께방향에서 다르도록 조정되고, 이 밀봉막의 반도체기판측의 열팽창계수가 반도체기판의 열팽창계수에 가까운 값이 되고, 밀봉막의 회로기판측의 열팽창계수가 회로기판의 열팽창계수에 가까운 값이 되도록 한 것을 특징으로 한다. 이에 따라서 반도체기판과 밀봉막의 사이의 열팽창계수차에 기인하여 발생하는 응력을 흡수할 수 있다. 또 상기 구성을 얻기 위한 반도체장치의 하나의 제조방법은, 밀봉막의 형성에 있어서 열팽창계수저하용 입자를 적당히 혼입시켜서 경화시키는 공정을 갖고, 그 열팽창계수저하용입자의 체적비를 두께방향에서 적당히 바꿈으로써 밀봉막의 열팽창계수를 두께방향에서 다르도록 하는 것을 특징으로 하고 있다.
도 1은 본 발명에 관련되는 제 1 실시형태의 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장한 실장구조를 나타내는 단면도.
도 2는 본 발명에 관련되는 제 1 실시형태에 있어서의 제조공정에 있어서 기둥상 전극이 형성된 반도체기판과 라미네이트막이 형성된 공정을 나타내는 단면도.
도 3은 본 발명에 관련되는 제 1 실시형태에 있어서의 제조공정에 있어서 반도체기판이 스테이지상에 위치결정되고 라미네이트막이 기둥상 전극상에 위치맞춤되어 재치된 공정을 나타내는 단면도.
도 4는 본 발명에 관련되는 제 1 실시형태에 있어서의 제조공정에 있어서 열판 및 스테이지에 의하여 가압가열하고 기둥상 전극이 밀봉막을 빠져나가서 보호막 속에 매물한 상태로 하는 공정을 나타내는 단면도.
도 5는 본 발명에 관련되는 제 1 실시형태에 있어서의 제조공정에 있어서 베이스필름 및 보호막을 박리한 공정을 나타내는 단면도.
도 6은 본 발명에 관련되는 제 1 실시형태에 있어서의 제조공정에 있어서 도 4에 의한 가압가열공정의 대신에 가압가열롤러를 이용하는 공정을 나타내는 단면도.
도 7은 본 발명에 관련되는 제 2 실시형태의 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장한 실장구조를 나타내는 단면도.
도 8a∼8e는 본 발명에 관련되는 제 2 실시형태에 있어서의 제조공정을 나타내는 단면도.
도 9는 본 발명에 관련되는 제 2 실시형태에 있어서의 다른 제조공정에 있어서 열판 및 스테이지에 의하여 가압가열하고 기둥상 전극이 밀봉막을 빠져나가는 상태로 하는 공정을 나타내는 단면도.
도 10은 본 발명에 관련되는 제 3 실시형태의 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장한 실장구조의 요부를 나타내는 단면도.
도 11a∼11b는 종래의 구성에 의한 기둥상 전극의 형성공정을 나타내는 단면도.
도 12는 종래의 구성에 의한 기둥상 전극을 갖는 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장한 실장구조를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
20, 51: 반도체장치 21, 52: 실리콘기판
22, 57: 기둥상 전극 23, 24, 58, 79: 밀봉막
25: 베이스필름 26: 보호막
27: 라미네이트막 31: 회로기판
32, 53: 접속패드 33, 62: 땜납범프
41: 스테이지 42: 열판
43: 내열고무판 44, 45: 가압가열롤러
54: 절연막 55: 개구부
56: 배선바탕금속층 59: 하층밀봉막
60: 중간밀봉막 61: 상층밀봉막
71: 에폭시수지 72, 73, 74: 실리카입자
75: 제 1 밀봉층 76: 제 2 밀봉층
77: 제 3 밀봉층 78: 제 4 밀봉층
이하 본 발명에 관련되는 반도체장치 및 그 제조방법의 자세한 내용을 도면에 나타내는 실시형태에 의거하여 설명한다.
도 1은 본 발명의 제 1 실시형태에 있어서의 기둥상 전극을 갖는 반도체장치를 기둥상 전극을 통하여 다른 회로기판에 실장하는 실장구조의 단면도를 나타낸 것이다. 이 실시형태에 있어서는 반도체장치(20)에 형성된 기둥상 전극(22)의 돌출단부가 회로기판(31)의 상면의 소정의 곳에 설치된 접속패드(32)상에 미리 설치된 땜납범프(33)에 접합됨으로써 반도체장치(20)는 회로기판(31)상에 실장되어 있다. 그리고 반도체장치(20)의 기둥상 전극(22)간의 영역에는 2층으로 이루어지는 밀봉막(23, 24)이 형성되어 있고, 양 밀봉막(23, 24)은 에폭시계 수지, 비페닐계 수지, 페놀계 수지, 실리콘계 수지, 폴리에스테르계 수지 등으로 이루어지는 수지 속에 실리카입자 등으로 이루어지는 열팽창계수저하용 입자를 혼입한 것으로 이루어져 있다. 이 경우 열팽창계수저하용 입자의 각 혼입량을 조정함으로써 양 밀봉막(23, 24)의 각 특성은 서로 다르도록 하고 있으며, 하층밀봉막(24)의 열팽창계수는 상층밀봉막(23)의 열팽창계수보다도 작아지도록 하고 있다. 이에 따라서 하층밀봉막(24)의 열팽창계수는 실리콘기판(21)의 열팽창계수에 가깝고, 상층밀봉막(23)의 열팽창계수는 기둥상 전극(22)의 열팽창계수에 가까워지도록 하고 있다. 또한 하층밀봉막(24)만에 열팽창계수저하용 입자를 혼입하도록 해도 좋다. 즉 상층밀봉막(23)은 상기 각종의 수지만에 의하여 형성하도록 해도 좋다. 그리고 이와 같은 특성을 갖게 한 양 밀봉막(23, 24)의 합계의 두께를 기둥상 전극(22)의 높이보다도 얇아지도록 하고 있다. 이 때문에 기둥상 전극(22)은 양 밀봉막(23, 24)으로부터 돌출된 부분을 갖고 이 돌출부분에 의해 기둥상 전극(22)을 요동하기 쉽게 할 수 있다. 이 결과 반도체장치(20)를 회로기판(31)상에 탑재한 후에 있어서의 온도사이클테스트에 있어서 실리콘기판(21)과 회로기판(31)의 사이의 열팽창계수차에 기인하여 발생하는 응력을 기둥상 전극(22)에서 흡수할 수 있고, 그에 따라서 불량의 발생을 억제할 수 있다. 또 하층밀봉막(24)의 열팽창계수를 실리콘기판(21)의 열팽창계수에 가까운 값으로 하고 상측밀봉막(23)의 열팽창계수를 기둥상 전극(22)의 열팽창계수에 가까운 값으로 하고 있으므로, 하층밀봉막(24)과 실리콘기판(21)의 사이의 열팽창계수차에 기인하여 발생하는 응력을 작게 할 수 있고, 또한 기둥상 전극(22)을 상층밀봉막(23)의 움직임에 추종하기 쉽게 할 수 있고 그에 따라서 더욱 더 불량의 발생을 저감시킬 수 있다.
도 2∼도 5는 도 1에 나타내는 본 발명의 제 1 실시형태를 형성하기 위한 제조공정의 한 실시형태를 나타내는 공정단면도이다.
우선 도 2에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(21)상에 복수의 기둥상 전극(22)이 형성된 것과, 베이스필름(25)의 하면에 보호막(26), 상층밀봉막(23) 및 하층밀봉막(24)이 이 순서대로 라미네이트된 라미네이트막(27)을 준비한다. 여기에서 베이스필름(25)은 폴리이미드나 PET(폴리에틸렌테레프탈레이트) 등의 엔지니어링플라스틱으로 이루어져 있다. 상기와 같이 양 밀봉막(23,24)은 에폭시계 수지, 비페닐계 수지, 페놀계 수지, 실로콘계 수지, 폴리에스테르계 수지 등으로 이루어지는 수지 속에 실리카입자 등으로 이루어지는 열팽창계수저하용 입자를 혼입한 것으로 이루어지며, 열팽창계수저하용 입자의 각 혼입량을 조정함으로써, 양 밀봉막(23, 24)의 각 특성이 서로 다르도록 하고 있다. 또 양 밀봉막(23, 24)의 합계두께는 기둥상 전극(22)의 높이의 반 이하로 하고 있다. 예를 들면 기둥상 전극(22)의 높이가 150㎛정도인 경우 양 밀봉막(23, 24)의 합계두께는 50∼70㎛정도로 하고 있다. 보호막(26)의 두께는 양 밀봉막(23, 24)과의 합계두께가 기둥상 전극(22)의 높이보다도 어느 정도 두꺼워지는 두께로 하고 있다. 베이스필름(25)에 대한 보호막(26)과 양 밀봉막(23, 24)의 라미네이트방법으로서는 각각 시트상의 것을 베이스필름(25)의 하면에 순차적으로 라미네이트해도 좋고, 또 각각 유동성을 갖는 상태의 것을 베이스필름(25)의 하면에 순차적으로 도포하여 고화시키도록 해도 좋다.
다음으로 도 3에 나타내는 바와 같이 실리콘기판(21)을 스테이지(41)의 상면에 위치결정하여 재치한다. 다음으로 복수의 기둥상 전극(22)의 상면에 상기 라미네이트막(27)의 하층밀봉막(24)을 위치맞춤하여 재치한다.
다음으로 도 4에 나타내는 바와 같이 열판(42)의 하면에 내열고무판(43)이 설치된 것으로 상기 라미네이트막(27)을 베이스필름(25)측으로부터 가압하는 동시에, 스테이지(41) 및 열판(42)을 가열하고 가열온도가 150℃정도로 되도록 한다. 그러면 보호막(26) 및 양 밀봉막(23, 24)이 적당히 연화되어 기둥상 전극(22)이 하층밀봉막(24) 및 상층밀봉막(23)을 순차적으로 빠져나가서 보호막(26) 속에 매몰하는 상태로 된다. 이 경우 보호막(26) 및 양 밀봉막(23, 24)의 합계두께가 기둥상 전극(22)의 높이보다도 두꺼우므로 기둥상 전극(22)의 상면이 베이스필름(25)의 하면에 달하는 일은 없고, 또한 보호막(26)이 완충부재로서 기능함으로써 기둥상 전극(22)이 찌그러지거나 상하거나 하는 일은 없다. 또 보호막(26)의 반발력에 의해 양 밀봉막(23, 24)이 실리콘기판(21)의 상면에 확실히 밀착되게 된다.
다음으로 열판(42)과 내열고무판(43) 및 스테이지(41)를 없애고 베이스필름(25) 및 보호막(26)을 박리하면 도 5에 나타내는 바와 같이 기둥상 전극(22)의 대략 위의 반이 상층밀봉막(23)상에 돌출된 상태로 된다. 이 경우 베이스필름(25)과 보호막(26)은 따로따로 박리해도 좋고 또 동시에 박리해도 좋다. 또 따로따로이어도 동시이어도 적당히 가열하면 박리하기 쉬워진다. 또한 기둥상 전극(22)의 상층밀봉막(23)에 있어서의 돌출길이는 양 밀봉막(23, 24)의 합계두께를 바꿈으로써 임의의 돌출길이로 할 수 있다.
다음으로 도시하지 않는 열경화로내에 있어서 양 밀봉막(23, 24)을 경화시키고 다음에 도시하지 않는 다이싱공정에 의하여 반도체칩마다 절단함으로써, 기둥상 전극(22)과 밀봉막(23, 24)을 구비한 개개의 반도체장치(20)(반도체칩)가 얻어진다.
또한 상기 실시형태에 있어서는 상층밀봉막(23)을 수지 속에 실리카입자 등으로 이루어지는 열팽창계수저하용 입자를 혼입한 것으로 했는데, 예를 들면 에폭시계 수지 속에 실리콘 등으로 이루어지는 탄성계수저하용 첨가제를 혼입한 것에 의하여 형성하도록 해도 좋다. 이와 같이 한 경우에는 상층밀봉막(23)의 탄성계수가 적당히 작아져서 기둥상 전극(22)을 보다 한층 요동하기 쉽게 할 수 있다.
또 상기 실시형태에 있어서 도 4에 나타내는 가압가열공정의 대신에 도 6에 나타내는 제조공정을 채용하도록 해도 좋다. 즉 도 3에 나타내는 복수의 기둥상 전극(22)의 상면에 상기 라미네이트막(27)의 하층밀봉막(24)을 위치맞춤하여 재치한 상태의 것을 한쌍의 가압가열롤러(44, 45)간에 놓고 가압가열롤러(44, 45)를 회전시켜서 도 6에 나타내는 바와 같이 우측으로부터 좌측으로 이동시키도록 해도 좋다. 이와 같이 한 경우에는 가압가열하는 처리를 연속하여 실시하는 것이 가능하게 된다.
또 상기 실시형태에서는 베이스필름(25), 보호막(26), 상층밀봉막(23) 및 하층밀봉막(24)을 미리 라미네이트한 구성으로 했는데, 이것에 한정하지 않고 따로따로의 시트상의 각 필름 및 막을 실리콘기판(21)의 기둥상 전극(22)상에 순차적으로 재치해서 가압가열하도록 해도 좋다.
또 상기 실시형태에서는 보호막(26)으로서 우레탄계 수지로 이루어지는 것을 이용한 경우에 대하여 설명했는데 이에 한정되는 것은 아니다. 예를 들면 베이스필름의 하면에 자외선(UV)의 조사에 의해 밀봉막에 대한 점착력이 순간에 저하하는 점착제(UV경화형 점착제)로 이루어지는 보호막을 라미네이트하고 그 하면에 양 밀봉막을 라미네이트한 것을 이용하도록 해도 좋다. 이 경우 베이스필름의 재료로서는 PVA(폴리염화비닐), PET, EVA(에틸렌초산비닐공중합체), PO(폴리올레핀) 등의 어느 쪽이어도 좋다. 그리고 베이스필름의 하면에 앵커처리를 실시해 두면 자외선을 조사해도 베이스필름과 보호막의 사이에서 박리가 생기는 일이 없어 베이스필름및 보호막을 동시에 밀봉막으로부터 용이하게 박리할 수 있다. 또한 베이스필름, 보호층 및 양 밀봉막을 따로따로의 시트상의 것으로 해도 좋다.
또한 상기 실시형태에서는 밀봉막을 상측밀봉막(23)과 하층밀봉막(24)의 2층구조로 한 경우에 대해서 설명했는데, 이것에 한정하지 않고 1층으로 해도 좋고, 또 3층 이상으로 해도 좋다. 1층의 경우에는 상기 각종의 수지만에 의하여 형성하도록 해도 좋다. 또 예를 들면 3층의 경우에는 중간층의 열팽창계수나 탄성계수를 하층과 상층의 중간으로 되도록 해도 좋다.
다음으로 도 7은 본 발명의 제 2 실시형태에 있어서의 반도체장치의 실장구조의 단면도를 나타낸 것이다. 반도체장치(51)는 평면사각형상의 실리콘기판(52)을 구비하고 실리콘기판(52)의 하면의 외주부에는 복수의 접속패드(53)가 형성되어 있다. 그리고 접속패드(53)의 중앙부를 제외하는 실리콘기판(52)의 하면 전체에는 절연막(54)이 형성되고 접속패드(53)의 중앙부가 절연막(54)에 형성된 개구부(55)를 통하여 노출되어 있다. 이 노출된 접속패드(53)의 하면으로부터 절연막(54)의 하면에 걸쳐서 배선바탕금속층(56)이 형성되어 있다. 이 배선바탕금속층(56)은 접속패드(53)하에 형성된 접속부(56a)와, 절연막(54)의 하면에 형성된 접속패드부(56b)와, 그 사이에 형성된 끌어당김선(56c)으로 이루어져 있으며, 접속패드부(56b)의 하면에는 동이나 금 등으로 이루어지는 기둥상 전극(57)이 형성되어 있다. 기둥상 전극(57)을 제외하는 절연막(54)의 하면에는 밀봉막(58)이 형성되어 있다. 밀봉막(58)은 절연막(54)측으로부터 순서대로 에폭시수지(59a) 속에 실리카입자(59b)를 혼입하여 이루어지는 하측밀봉막(59), 에폭시수지(60a) 속에 실리카입자(60b)를 혼입하여 이루어지는 중간밀봉막(60), 에폭시수지만으로 이루어지는 상측밀봉막(61)의 3층구조로 되어 있다. 이 경우 실리카입자(59b, 60b)는 열팽창계수를 저하시키기 위한 것이며, 그 직경은 같지만 실리카입자(59b)의 에폭시수지(59a) 속으로의 혼입율이 실리카입자(60b)의 에폭시수지(60a) 속으로의 혼입율보다도 커져 있다. 이에 따라서 하측밀봉막(59)의 열팽창계수는 실리콘기판(52)의 열팽창계수에 가까운 값으로 되고, 또 중간밀봉막(60)의 열팽창계수는 에폭시수지단체의 열팽창계수보다도 작으며, 또한 하측밀봉막(59)의 열팽창계수보다도 큰 값으로 되도록 하고 있다. 즉 중간밀봉막(60)의 열팽창계수는 하측밀봉막(59)의 열팽창계수와 상측밀봉막(61)의 열팽창계수의 중간의 값으로 된다. 또한 상측밀봉막(61)은 에폭시수지만이기 때문에, 그 열팽창계수는 회로기판(31)을 구성하는 예를 들면 유리에폭시의 열팽창계수에 가까운 값으로 되어 있다. 그리고 기둥상 전극(57)의 하면에는 땜납범프(62)가 형성되고 땜납범프(62)가 유리에폭시 등으로 이루어지는 회로기판(31)의 상면에 형성된 접속패드(32)에 페이스다운본딩되어 반도체장치(51)는 회로기판(31)상에 실장된다.
따라서 이 반도체장치의 실장구조에서는 밀봉막(58)을, 열팽창계수를 실리콘기판(52)의 열팽창계수에 가까운 값으로 한 하측밀봉막(59)과, 열팽창계수를 하측밀봉막(59)의 열팽창계수와 상측밀봉막(61)의 열팽창계수의 중간의 값으로 한 중간밀봉막(60)과, 열팽창계수를 회로기판(31)의 열팽창계수에 가까운 값으로 한 상측밀봉막(61)의 3층구조로 함으로써, 온도변화에 의해 실리콘기판(52)과 밀봉막(58)의 사이에 그 열팽창계수차에 기인하는 응력이 생겨도 밀봉막(58) 중실리콘기판(52)측의 하측밀봉막(59)과 실리콘기판(52)의 열팽창계수차에 기인하는 응력을 작게 할 수 있고, 그에 따라서 기둥상 전극(57)과 땜납범프(62)의 접합부분 또는 땜납범프(62)와 접속패드(32)의 접합부분에 크랙이 발생하는 것을 방지하여 접합의 신뢰성을 높일 수 있다.
도 8a∼8e는 도 7에 나타내는 본 발명의 제 2 실시형태를 형성하기 위한 제조공정의 한 실시형태를 나타내는 공정단면도이다.
우선 도 8a에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(52)의 상면에 접속패드(53)가 형성되고, 그 접속패드(53)의 중앙부를 제외하는 부분에 절연막(54)이 형성되며, 절연막(54)에 형성된 개구부(55)를 통하여 노출된 접속패드(53)의 상면으로부터 절연막(54)의 상면에 걸쳐서 배선바탕금속층(56)이 형성되고, 배선바탕금속층(56)의 상면에 기둥상 전극(57)이 형성된 것을 준비한다.
다음으로 도 8b에 나타내는 바와 같이 기둥상 전극(57)을 제외하는 절연막(54)의 상면에 에폭시수지(59a) 속에 실리카입자(59b)를 비교적 많이 혼입하여 이루어지는 것을 디스펜서법이나 스핀코드법 등에 의하여 도포하고 경화시킴으로써 하측밀봉막(59)을 형성한다.
다음으로 도 8c에 나타내는 바와 같이 기둥상 전극(57)을 제외하는 하측밀봉막(59)의 상면에 에폭시수지(60a) 속에 실리카입자(60b)를 비교적 적게 혼입하여 이루어지는 것을 디스펜서법이나 스핀코트법 등에 의하여 도포하고 경화시킴으로써 중간밀봉막(60)을 형성한다.
다음으로 도 8d에 나타내는 바와 같이 기둥상 전극(57)을 제외하는 중간밀봉막(60)의 상면에 에폭시수지를 디스펜서법이나 스핀코트법 등에 의하여 도포하고 경화시킴으로써 상측밀봉막(61)을 형성한다. 이 상태에 있어서 기둥상 전극(57)의 상면이 상측밀봉막(61)에 의하여 덮인 경우에는 표면을 가볍게 연마하고 기둥상 전극(57)의 상면을 노출시킨다.
다음으로 도 8e에 나타내는 바와 같이 기둥상 전극(57)의 상면에 땜납범프(62)를 형성한다. 다음으로 도시하지 않은 다이싱공정에 의하여 반도체칩마다 절단함으로써 도 7에 나타내는 반도체장치(51)가 얻어진다.
또한 상기 제조공정에 있어서 하측밀봉막(59), 중간밀봉막(60) 및 상측밀봉막(61)을 각각 도포하고나서 이들을 동시에 경화시키도록 해도 좋다. 또 상기 제 2 실시형태에서는 실리카입자(59b, 60b)의 직경을 같게 했는데 실리카입자(59b, 60b)의 직경이 다르도록 해도 좋다. 이 경우 실리카입자(59b)의 직경을 실리카입자(60b)의 직경보다도 크게 해도 작게 해도 좋지만 하측밀봉막(59) 속에 있어서의 실리카입자(59b)의 체적비를 중간밀봉막(60) 속에 있어서의 실리카입자(60b)의 체적비보다도 크게 한다. 또한 상기 제 2 실시형태에서는 밀봉막(58)을 3층구조로 했는데 그 이상의 다층구조로 해도 좋다.
또 이 제 2 실시형태에 있어서의 반도체장치(51)의 다른 제조방법으로서 상기 제 1 실시형태에 있어서의 제조방법을 똑같이 적용하도록 해도 좋다. 즉 우선 베이스필름(25)의 하면에 보호막(26) 및 상기 각 밀봉막(61, 60, 59)을 형성한다. 각 밀봉막(61, 60, 59)은 상기와 같이 에폭시수지 속에 실리카입자를 적당히 혼입하여 이루어지는 것을 디스펜서법이나 스핀코드법 등에 의하여 도포하고 경화시킴으로써 형성해도 좋고, 각각 시트상으로 형성된 것을 순차적으로 라미네이트하여 형성해도 좋다. 그리고 도 9에 나타내는 바와 같이 실리콘기판(52)을 스테이지(41)의 상면에 위치결정하여 재치하고, 복수의 기둥상 전극(57)의 상면에 상기 라미네이트막의 하측밀봉막(59)을 위치맞춤하여 재치하며, 열판(42)의 하면에 내열고무판(43)이 설치된 것에서 상기 라미네이트막을 베이스필름(25)측으로부터 가압하는 동시에 스테이지(41) 및 열판(42)을 가열하여 가열온도가 150℃정도로 되도록 한다. 그러면 보호막(26) 및 각 밀봉막(61, 60, 59)이 적당히 연화되어 기둥상 전극(57)이 각 밀봉막을 빠져나가는 상태로 된다. 이 경우 각 밀봉막의 합계두께가 기둥상 전극(57)의 높이보다 얇아져 있었던 경우이어도 보호막(26)이 있기 때문에 기둥상 전극(57)의 상면이 베이스필름(25)의 하면에 달하는 일이 없어 기둥상 전극(57)이 찌그러지거나 상하거나 하는 일은 없다. 다음으로 열판(42)과 내열고무판(43) 및 스테이지(41)를 없애고 베이스필름(25) 및 보호막(26)을 박리하면 상기 도 8d에 나타내는 상태의 것이 형성된다. 이 때 기둥상 전극(57)의 상면이 상측밀봉막(61)에 의하여 덮이거나 기둥상 전극(57)이 상측밀봉막(61)의 상면으로부터 돌출한 경우에는 표면을 가볍게 연마하여 기둥상 전극(57)의 상면과 상측밀봉막(61)의 상면을 맞추도록 한다. 이후 상기 제조공정과 똑같이 도 8e에 나타내는 바와 같이 기둥상 전극(57)의 상면에 땜납범프(62)를 형성하고 도시하지 않은 다이싱공정에 의하여 반도체칩마다 절단함으로써 도 7에 나타내는 반도체장치(51)가 얻어진다.
다음으로 도 10은 본 발명의 제 3 실시형태에 있어서의 반도체장치의 실장구조의 요부의 단면도를 나타낸 것이다. 이 도면에 있어서 도 7과 동일 명칭부분에는 동일의 부호를 붙이고 그 설명을 적당히 생략한다. 이 제 3 실시형태에 있어서의 밀봉막(79)은 에폭시수지(71) 속에 대중소의 직경이 다른 3종류의 실리카입자(72, 73, 74)가 혼입된 것에 의하여 형성된 단일한 수지막으로 이루어져 있다. 단 이 경우의 밀봉막(79)은 에폭시수지(71) 속에 있어서의 실리카입자(72, 73, 74)의 체적비가 표면측으로부터 절연막(54)측을 향함에 따라서 점차 커지도록 형성되어 있으며, 절연막(54)측으로부터 순서대로 에폭시수지(71) 속에 주로 대직경의 실리카입자(72)가 혼입된 것으로 이루어지는 제 1 밀봉층(75)과, 에폭시수지(71) 속에 주로 중직경의 실리카입자(73)가 혼입된 것으로 이루어지는 제 2 밀봉층(76)과, 에폭시수지(71) 속에 주로 소직경의 실리카입자(74)가 혼입된 것으로 이루어지는 제 3 밀봉층(77)과, 에폭시수지(71) 속에 실리카입자(72, 73, 74)가 거의 포함되지 않는 제 4 밀봉층(78)의 4층구조로 되어 있다고 간주할 수도 있다. 이에 따라서 상기 제 2 실시형태와 똑같이 온도변화에 의해 실리콘기판(52)과 밀봉막(79)의 사이에 그 열팽창계수차에 기인하는 응력이 생겨도 밀봉막(79) 중 실리콘기판(52)측의 제 1 밀봉층(75)과 실리콘기판(52)의 열팽창계수차에 기인하는 응력을 작게 할 수 있고, 그에 따라서 접합의 신뢰성을 높일 수 있다.
다음으로 이 제 3 실시형태에 있어서의 반도체장치(51)의 제조방법의 한 예에 대하여 설명한다. 우선 예를 들면 도 8b에 나타내는 것을 준비한다. 다음으로 도시하고 있지 않지만 기둥상 전극(57)을 제외하는 절연막(54)의 상면에 에폭시수지(71) 속에 대중소의 직경이 다른 3종류의 실리카입자(72, 73, 74)를 혼입하여 이루어지는 것을 디펜서법이나 스핀코트법 등에 의하여 도포하고 그대로 적당한 시간 방치한다. 그러면 3종류의 실리카입자(72, 73, 74)는 그 자중에 의해 직경이 큰 것일수록 깊이 가라앉고, 에폭시수지(71) 속에 주로 대직경의 실리카입자(72)가 혼입된 것으로 이루어지는 제 1 밀봉층(75)과, 주로 중직경의 실리카입자(73)가 혼입된 것으로 이루어지는 제 2 밀봉층(76)과, 주로 소직경의 실리카입자(74)가 혼입된 것으로 이루어지는 제 3 밀봉층(77)과, 실리카입자가 거의 포함되지 않는 제 4 밀봉층(78)의 4층이 형성된다. 이 에폭시수지(71)를 경화시킨다. 그리고 기둥상 전극(57)의 상면에 땜납범프(62)를 형성하고 다이싱공정에 의하여 반도체칩마다 절단함으로써 도 10에 나타내는 반도체장치(51)가 얻어진다.
다음으로 이 제 3 실시형태에 있어서의 반도체장치(51)의 다른 제조방법의 예에 대하여 설명한다. 우선 예를 들면 도 8a에 나타내는 것을 준비한다. 다음으로 도시하고 있지 않지만 기둥상 전극(57)을 제외하는 절연막(54)의 상면에 에폭시수지(71) 속에 대중소의 직경이 다른 3종류의 실리카입자(72, 73, 74)를 혼입하여 이루어지는 것을 디스펜서법이나 스핀코트법 등에 의하여 도포한다. 다음으로 원심력을 작용시킴으로써 도포한 에폭시수지(71)의 표면측에 3종류의 실리카입자(72, 73, 74)를 모아서 적당한 시간 방치한다. 그러면 3종류의 실리카입자(72, 73, 74)는 그 자중에 의해 직경이 큰 것일수록 깊이 가라앉고, 에폭시수지(71) 속에 주로 대직경의 실리카입자(72)가 혼입된 것으로 이루어지는 제 1 밀봉층(75)과, 주로 중직경의 실리카입자(73)가 혼입된 것으로 이루어지는 제 2 밀봉층(76)과, 주로 소직경의 실리카입자(74)가 혼입된 것으로 이루어지는 제 3 밀봉층(77)과, 실리카입자가 거의 포함되지 않는 제 4 밀봉층(78)의 4층이 형성된다. 이 에폭시수지(71)를 경화시킨다. 그리고 기둥상 전극(57)의 상면에 땜납범프(62)를 형성하고 다이싱공정에 의해 반도체칩마다 절단함으로써 도 10에 나타내는 반도체장치(51)가 얻어진다.
또한 상기 제 3 실시형태에서는 직경이 다른 3종류의 실리카입자를 이용하여 밀봉막(79)을 실질적으로 4층구조로 한 경우에 대하여 설명했는데, 이것에 한정하지 않고 직경이 다른 4종류 이상의 실리카입자를 이용하여 밀봉막(79)을 5층 이상의 구조로 해도 좋다.
또 상기 제 2, 제 3 실시형태에서는 땜납범프(62)를 반도체장치(51)의 기둥상 전극(57)상에 형성한 경우에 대하여 설명했는데, 이것에 한정하지 않고 회로기판(31)의 접속패드(32)상에 형성하도록 해도 좋다.
또한 상기 각 제조방법에서는 웨이퍼상태의 실리콘기판(21, 52)상에 밀봉막(23, 24, 58, 79)을 형성하고 다이싱하여 개개의 칩으로 분단하는 경우에 대하여 설명했는데, 이것에 한정하지 않고 칩상태로 한 실리콘기판상에 밀봉막을 형성하도록 해도 좋다. 이 경우 밀봉재료가 칩상태로 한 실리콘기판상으로부터 흘러내리지 않도록 하기 위해, 예를 들면 칩상태로 한 실리콘기판상의 주위에 에폭시수지 등으로 이루어지는 틀상의 것을 붙이도록 해도 좋다.

Claims (20)

  1. 반도체기판(21, 52)상에 형성된 복수의 기둥상 전극(22, 57)과,
    상기 기둥상 전극간의 상기 반도체기판상에 형성된 밀봉막(23, 24, 58, 79)을 구비하는 반도체장치에 있어서,
    상기 밀봉막의 적어도 열팽창계수와 탄성계수의 어느 쪽인가 한쪽의 특성이 그 두께방향에서 다르고, 상기 반도체기판측의 상기 특성이 상기 반도체기판(21, 52)의 동 특성에 가까워져 있는 것을 특징으로 하는 반도체장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 밀봉막(23, 24, 58)은 복수의 층으로 이루어지고,
    각 층에는 적어도 열팽창계수저하용 입자가 혼입되며,
    각 층에 있어서의 열팽창계수저하용 입자의 체적비가 다르고,
    상기 반도체기판측의 하측의 층에 있어서의 상기 열팽창계수저하용 입자의 체적비가 상측의 층보다 커져 있는 것을 특징으로 하는 반도체장치.
  4. 제 3 항에 있어서,
    상기 밀봉막(23, 24, 58)의 각 층은 상기 기둥상 전극(22, 57)의 높이보다 얇은 것을 특징으로 하는 반도체장치.
  5. 제 3 항에 있어서,
    상기 밀봉막의 최상층의 특성이 상기 기둥상 전극(22, 57)의 특성에 가까워져 있는 것을 특징으로 하는 반도체장치.
  6. 제 5 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서,
    상기 밀봉막(79)은 직경이 다른 복수 종류의 열팽창계수저하용 입자가 혼입된 단일한 수지막으로 이루어지고,
    그 열팽창계수가 표면측으로부터 상기 반도체기판측을 향함에 따라서 점차 작아져 있는 것을 특징으로 하는 반도체장치.
  8. 제 7 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치.
  9. 제 1 항에 있어서,
    상기 밀봉막(79)은 직경이 다른 복수 종류의 열팽창계수저하용 입자가 혼입된 단일한 수지막으로 이루어지고,
    이 수지막 속에 있어서의 상기 열팽창계수저하용 입자의 체적비가 표면측으로부터 상기 반도체기판측을 향함에 따라서 점차 커져 있는 것을 특징으로 하는 반도체장치.
  10. 제 9 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치.
  11. 복수의 기둥상 전극(22, 57)이 형성된 반도체기판(21, 52)과, 상기 기둥상 전극간의 상기 반도체기판상에 형성되고, 복수의 층으로 이루어지며, 각 층의 두께가 상기 기둥상 전극의 높이보다도 얇은 밀봉막(23, 24, 58)을 구비하는 반도체장치의 제조방법에 있어서,
    상기 밀봉막(23, 24, 58)의 각 층과, 보호막(26)과, 베이스필름(25)을 라미네이트하는 공정과,
    상기 라미네이트한 막을 상기 복수의 기둥상 전극을 포함하는 반도체기판에 대하여 가압가열하는 공정과,
    상기 기둥상 전극을 상기 밀봉막의 각 층에 관통시키는 공정과,
    상기 베이스필름(25) 및 상기 보호막(26)을 박리하는 공정을 포함하며,
    상기 밀봉막(23, 24, 58)의 각 층에는 적어도 열팽창계수저하용 입자가 혼입되고, 각 층에 있어서의 열팽창계수저하용 입자의 체적비가 다르며, 상기 반도체기판측의 하층에 있어서의 상기 열팽창계수저하용 입자의 체적비가 상층보다 커져서 상기 밀봉막의 상기 반도체기판측의 최하층의 특성이 상기 반도체기판(21, 52)의 특성에 가까워져 있는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 삭제
  13. 복수의 기둥상 전극(22, 57)이 형성된 반도체기판(21, 52)과, 상기 기둥상 전극간의 상기 반도체기판상에 형성되고, 복수의 층으로 이루어지며, 각 층의 두께가 상기 기둥상 전극의 높이보다도 얇은 밀봉막(23, 24 58)을 구비하는 반도체장치의 제조방법에 있어서,
    상기 복수의 기둥상 전극을 포함하는 반도체기판상에 각각이 라미네이트된 시트상의 막으로 된 상기 밀봉막(23, 24, 58)의 각 층과, 보호막(26)과, 베이스필름(25)을 순차적으로 재치하는 공정과,
    상기 재치된 막을 상기 복수의 기둥상 전극을 포함하는 기판에 대하여 가압가열하는 공정과,
    상기 기둥상 전극을 상기 밀봉막(23, 24, 58)의 각 층에 관통시키는 공정과,
    상기 베이스필름(25) 및 상기 보호막(26)을 박리하는 공정을 포함하며,
    상기 밀봉막(23, 24, 58)의 각 층에는 적어도 열팽창계수저하용 입자가 혼입되고, 각 층에 있어서의 열팽창계수저하용 입자의 체적비가 다르며, 상기 반도체기판측의 하층에 있어서의 상기 열팽창계수저하용 입자의 체적비가 상층보다 커져서 상기 밀봉막의 상기 반도체기판측의 최하층의 특성이 상기 반도체기판(21, 52)의 특성에 가까워져 있는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 삭제
  15. 반도체기판(21, 52)상에 형성된 복수의 기둥상 전극(22, 57)과, 상기 기둥상 전극간의 상기 반도체기판상에 형성되고, 복수의 층으로 이루어지는 밀봉막(23, 24, 58)을 구비하는 반도체장치의 제조방법에 있어서,
    상기 기둥상 전극을 제외하는 상기 반도체기판상에 적어도 수지 속에 열팽창계수저하용 입자가 혼입되어 열팽창계수를 상기 반도체기판의 열팽창계수에 가까운 값으로 된 하측밀봉막(59)을 형성하는 공정과,
    상기 하측밀봉막상에 적어도 수지 속에 열팽창계수저하용 입자가 혼입되어 열팽창계수를 수지의 열팽창계수보다도 작고, 또한 상기 하측밀봉막의 열팽창계수보다도 큰 값으로 된 중간밀봉막(60)을 형성하는 공정과,
    상기 중간밀봉막상에 수지만으로 이루어지는 상측밀봉막(61)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치의 제조방법.
  17. 반도체기판(52)상에 형성된 복수의 기둥상 전극(57)과, 상기 기둥상 전극간의 상기 반도체기판상에 형성된 밀봉막(79)을 구비하는 반도체장치의 제조방법에 있어서,
    상기 전극을 제외하는 상기 반도체기판상에 직경이 다른 복수 종류의 열팽창계수저하용 입자가 혼입된 단일한 수지막을 형성하고,
    이어서 이 열팽창계수저하용 입자가 혼입된 수지막의 열팽창계수를 표면측으로부터 상기 절연막측을 향함에 따라서 점차 작아지도록 하여 상기 밀봉막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치의 제조방법.
  19. 반도체기판(52)상에 형성된 복수의 기둥상 전극(57)과,
    상기 기둥상전극 간의 상기 반도체 기판상에 형성된 밀봉막(79)을 구비하는 반도체장치의 제조방법에 있어서,
    상기 전극을 제외하는 상기 반도체기판상에 직경이 다른 복수 종류의 열팽창계수저하용 입자가 혼입된 단일한 수지막을 형성하고,
    이어서 이 수지막 속에 있어서의 상기 열팽창계수저하용 입자의 체적비를 표면측으로부터 상기 절연막측을 향함에 따라서 점차 커지도록 하여 상기 밀봉막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 열팽창계수저하용 입자는 실리카입자인 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2000-0005203A 1999-02-03 2000-02-02 반도체장치 및 그 제조방법 KR100394965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02593499A JP3346320B2 (ja) 1999-02-03 1999-02-03 半導体装置及びその製造方法
JP99-25934 1999-02-03

Publications (2)

Publication Number Publication Date
KR20000057893A KR20000057893A (ko) 2000-09-25
KR100394965B1 true KR100394965B1 (ko) 2003-08-19

Family

ID=12179615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005203A KR100394965B1 (ko) 1999-02-03 2000-02-02 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6600234B2 (ko)
JP (1) JP3346320B2 (ko)
KR (1) KR100394965B1 (ko)
CN (1) CN1246900C (ko)
TW (1) TW439160B (ko)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4688679B2 (ja) * 2003-09-09 2011-05-25 三洋電機株式会社 半導体モジュール
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101286379B1 (ko) * 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
TWI245350B (en) * 2004-03-25 2005-12-11 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
JP4016984B2 (ja) 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP2007250952A (ja) * 2006-03-17 2007-09-27 Sanken Electric Co Ltd 半導体装置およびその製造方法
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
WO2009020240A2 (en) 2007-08-08 2009-02-12 Casio Computer Co., Ltd. Semiconductor device and method for manufacturing the same
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US20120112336A1 (en) * 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US9030019B2 (en) * 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8598691B2 (en) * 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8823168B2 (en) * 2012-08-31 2014-09-02 Texas Instruments Incorporated Die underfill structure and method
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9293438B2 (en) * 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
KR20210003620A (ko) * 2019-07-02 2021-01-12 주성엔지니어링(주) 기판처리장치
US11417606B2 (en) * 2019-09-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
JP2021106191A (ja) * 2019-12-26 2021-07-26 株式会社ノベルクリスタルテクノロジー 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
CN112844982A (zh) * 2020-12-31 2021-05-28 格至控智能动力科技（上海）有限公司 高密闭环境的灌胶方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793343B2 (ja) 1987-12-28 1995-10-09 松下電器産業株式会社 半導体装置の製造方法
JP2830351B2 (ja) 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JP3293740B2 (ja) 1996-06-24 2002-06-17 矢崎総業株式会社 自動車用ルーフモジュール
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20000057893A (ko) 2000-09-25
CN1246900C (zh) 2006-03-22
JP3346320B2 (ja) 2002-11-18
TW439160B (en) 2001-06-07
US6600234B2 (en) 2003-07-29
US20020000658A1 (en) 2002-01-03
JP2000223518A (ja) 2000-08-11
CN1264173A (zh) 2000-08-23

Similar Documents

Publication Publication Date Title
KR100394965B1 (ko) 반도체장치 및 그 제조방법
US8003441B2 (en) Manufacturing method of semiconductor device
CA2464078C (en) Semiconductor device and method of manufacturing the same
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US6998704B2 (en) Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US7183639B2 (en) Semiconductor device and method of manufacturing the same
KR101493872B1 (ko) 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
US7112467B2 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US6551862B2 (en) Semiconductor device and method of manufacturing the same
CN101930950B (zh) 半导体装置
US20030038378A1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein
US20050205981A1 (en) Stacked electronic part
KR101035297B1 (ko) 반도체 장치의 제조 방법
US20220167503A1 (en) Embedded module
US20080122087A1 (en) Semiconductor device with no base member and method of manufacturing the same
CN101752272A (zh) 半导体器件的制造方法
JP2005303267A (ja) 積層型電子部品
US6562663B2 (en) Microelectronic assembly with die support and method
TWI305950B (en) Flip-attached and underfilled semiconductor device and method
KR102201459B1 (ko) 반도체용 보호 필름, 반도체 장치 및 복합 시트
JP2002313993A (ja) 半導体装置およびその製造方法並びにその接合構造
JP4561079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee