KR100361591B1 - 다이 본딩용 솔더재료 - Google Patents

다이 본딩용 솔더재료 Download PDF

Info

Publication number
KR100361591B1
KR100361591B1 KR1019997011157A KR19997011157A KR100361591B1 KR 100361591 B1 KR100361591 B1 KR 100361591B1 KR 1019997011157 A KR1019997011157 A KR 1019997011157A KR 19997011157 A KR19997011157 A KR 19997011157A KR 100361591 B1 KR100361591 B1 KR 100361591B1
Authority
KR
South Korea
Prior art keywords
solder material
eutectic
solder
die bonding
gold
Prior art date
Application number
KR1019997011157A
Other languages
English (en)
Other versions
KR20010013173A (ko
Inventor
마수다타카시
Original Assignee
야마타케 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마타케 코포레이션 filed Critical 야마타케 코포레이션
Publication of KR20010013173A publication Critical patent/KR20010013173A/ko
Application granted granted Critical
Publication of KR100361591B1 publication Critical patent/KR100361591B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명에 따른 다이 본딩용 솔더재료는 실제적인 조성비가 금 보다 주석의 함량이 높은 공융점을 갖는 주석과 금을 포함하는 공융 혼합물이다.

Description

다이 본딩용 솔더재료{SOLDERING MATERIAL FOR DIE BONDING}
압력 또는 차압을 검출하는 압력 센서로서 반도체 압력 센서를 사용하는 반도체 압력 변환기가 공지되어 있다(예: 일본 실용신안 공개공보 59-135654호 공보등).
도 9는 이와같은 반도체 압력 센서가 설치된 반도체 압력 변환기의 종래예를 나타낸다.
베이스(902)를 캐리어(901) 위에 설치하고 반도체 압력 센서(903)을 베이스(902) 위에 더 설치함으로써 상기 반도체 압력 변환기를 제작하였다.
상기 캐리어(901)는 약 0.5 내지 3㎜ 두께의 금속판 또는 세라믹판으로 이루어진다. 압력 흡입 홀(904)을 상기 캐리어(901)의 중앙부에 두고 도전성 핀(906)이 바깥둘레 주위에 삽입되며 유리와 같은 봉합제(905)로 상기 핀을 밀폐되게(hermetically) 봉했다.
상기 베이스(902)는 선형 팽창계수면에서 반도체 압력 센서(903)와 유사한 절연물질로 이루어져 있으며 1㎜ 내지 5㎜의 원통형 몸체로 되어 있다. 또한, 상기베이스(902)는 상기 압력 흡입홀(904)과 연통하는 삽입홀(908)을 갖는다.
솔더링에 의하여 상기 베이스(902)를 캐리어(901)와 결합할 때의 연납접성(solderability)을 향상하기 위하여 금 도금체 또는 니켈 도금체와 함께 솔더재료(soldering material)(907)를 사용하거나, 또는 표면에 니켈이 도금된 솔더재료에 금도금하여 얻어진 생성물을 사용함으로써 캐리어(901)와 베이스(902)를 결합한다.
상기 베이스(902)를 캐리어(901)에 결합함에 있어서, 예를 들어 세라믹을 재료로 하는 베이스(902)를 사용한 경우 베이스의 결합표면(902a)에 Mo, Mn 등을 소성하는 단계 및 상기 표면 위에 Ni 또는 Au 도금층을 중첩하는 단계를 포함하는 종래의 공지된 방법에 따라 금속화(metallizing)한 후, 상기 캐리어(901) 및 베이스(902)의 접합면(901a 및 902a) 사이에 놓여진 상기 솔더재료(907)를 가열하여 녹여 결합하도록 한다. 솔더재료(907)로서, 주석(Sn) 및 금(Au)를 포함하는 Sn-Ag 시리즈 공융 솔더(eutectic solder)를 사용하고 상기 접합부의 두께는 일반적으로 10㎛ 내지 50㎛의 크기로 정해진다.
또한 상기 반도체 압력 센서(903)는 n형 단결정 실리콘(Si) 또는 그와 유사한 것으로 이루어지며 베이스(902)의 윗면과 전기적으로 결합되는 반도체 기판(909)을 갖는다. 상기 반도체 기판(909) 위에, 약 20㎛ 내지 100㎛ 두께의 응력(strain) 발생부 또는 원판 모양의 압력 수신 다이아프램(diaphragm)(911)을 형성한다. 또한, 다이아프램(911)의 표면측에는 불순물 확산이나 또는 이온 주입 기술에 의해 피에조 저항영역(piezoresistance)으로 작용하는 4개의 게이지(912)를형성한다. 그리고, 상기 4개의 게이지로 휘트스톤 브리지(Wheatstone bridge)를 구성하고 상기 휘트스톤 브리지는 리드 와이어(913)를 통하여 도전성 핀(906)과 연결된다.
본 발명은 실리콘 칩 등을 기판 위에 고정하는 다이 본딩에 사용되는 다이 본딩용 솔더재료(solder material)에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 따른 다이 본딩용 솔더재료를 사용한 반도체 압력 변환기의 구성을 나타내는 단면도이다;
도 2는 Sn-Sb의 상태도이다;
도 3은 Au-Sb의 상태도이다;
도 4는 Au-Sn의 상태도이다;
도 5는 Au-Ge의 상태도이다;
도 6은 Ge-Sn의 상태도이다;
도 7은 Au-Si의 상태도이다;
도 8은 Si-Sn의 상태도이다; 및,
도 9는 종래의 다이 본딩용 솔더재료를 사용한 반도체 압력 변환기의 구성을 나타내는 단면도이다.
[본 발명이 이루고자 하는 기술적 과제]
그러나, 상기 솔더재료는 연성(soft)이기 때문에 몇몇 고정 칩의 압력만을 흡수하기 쉽다. 솔더재료 자체가 굳을 때 솔더재료에 대한 압력이 강해져 상기 센서 칩이 고장나거나 센서 측정결과 드리프트가 발생하게 된다.
또한, 상기 솔더재료는 산화되기 쉬워 공기 중에 놓아둘 수 없고 따라서 취급이 불편하였다.
[상술한 문제점에 대한 해결 수단]
따라서, 본 발명의 주된 목적은 고정 칩에 대한 응력 발생을 억제하고 상기 칩을 보다 쉽게 고정할 수 있도록 하는 것이다.
상기 목적을 이루기 위하여 본 발명의 제 1 발명은 다이 본딩용 솔더재료가 주석 및 금을 포함하고 실제적인 그들의 조성비는 금보다 주석 함량이 더 높은 상태의 공융점(eutectic point)을 가질 때의 조성으로 정한다.
상기 조성물의 결과, 다이 본딩용 솔더재료를 Sn-Au 공융 혼합물로 이루어진 솔더재료와 비교해보면 실온 가까이에서 신장 퍼센트 및 인장강도(tensile strength)가 증가하게된다.
또한, 제 2 발명은 금과의 공융점이 주석 및 금과의 공융점보다 높고 주석보다 더 높은 공융점을 가지며 주석과 공융 혼합물을 형성하지 않는 금속으로 이루어진 첨가제를, 제 1 발명에 언급된 다이 본딩용 솔더재료의 주석 및 금에 부가하여 첨가하도록 한다.
상기 첨가제는 녹아있는 다이 본딩용 솔더재료의 냉각 공정에서 첫 번째로 단체(simple substance)로서 석출된다.
또한, 제 3 발명은 제 2 발명에 0.1wt% 내지 9wt% 범위의 양으로 첨가제를 첨가하였다.
또한, 제 4 발명은 제 2 발명에 첨가제로서 사용된 안티몬, 게르마늄 또는 실리콘 중 하나를 사용하였다.
또한, 제 5 발명은 제 1 발명에 실제적으로 95wt% 내지 90wt%의 주석 및 5wt% 내지 10wt%의 금을 포함하는 주석과 금의 공융 혼합물을 사용하였다.
도면을 참고하여 본 발명의 바람직한 실시예를 하기에서 자세히 설명할 것이다.
(제 1 실시예)
도 1은 본 발명의 하나의 실시예에 따른 다이 본딩용 솔더재료를 사용하여 반도체 압력 변환기의 구성을 나타내는 단면도이다.
이하 본 발명의 제 1 실시예에 있어서 도 1에 나타난 것과 같은 반도체 압력 변환기를 제조할 때 본 발명의 다이 본딩용 솔더재료를 사용하는 경우를 예로 들어 설명한다.
도 1에 나타난 반도체 압력 변환기는 캐리어(101) 위에 베이스(102)를 설치하고 상기 베이스(102) 위에 반도체 압력 센서(103)를 더 설치함으로써 구성된다.
상기 캐리어(101)는 42-합금, 코바(covar) 등을 사용하여 두께가 약 0.5㎜ 내지 3㎜인 판상형태로 형성된다. 압력 흡입홀(104)이 상기 캐리어(101)의 중심에 형성되고 도전성 핀(106)이 캐리어의 바깥둘레 주위에 삽입 되고 유리와 같은 봉합제(105)로 상기 핀을 밀폐되게 봉했다.
베이스(102)로는, 선형 팽창 계수가 반도체 압력 센서(103)와 매우 유사한 절연 물질을 베이스(102)로서 사용한다. 상기 절연 물질을 사용하는 이유는 반도체압력 센서(103)를 접합할 때 열변형이 발생되고 이러한 열변형이 상기 센서(103)에 전달되면 변환기의 온도 특성을 저하시키므로 영점 쉬프트(zero point shift)의 원인이 되기 때문이다. 그리고 상기 절연 물질의 예는 파이렉스 유리(pyrex glass)(상표명) 및 세라믹을 포함한다. 또한, 상기 베이스(102)는 높이 약 1㎜ 내지 5㎜의 원통형으로 형성되고 압력 흡입홀(104)과 연통하는 흡입홀(108)을 갖는다.
한편, 상기 캐리어(101)는 42-합금 또는 코바를 재료로하기 때문에 상기 베이스(102)는 캐리어 위에 직접 납땜될 수 있다. 그러나 일반적으로 연납접성을 향상시키기 위하여, 상기 캐리어(101) 및 베이스(102)는 솔더재료(107)를 도금 단체 또는 니켈 도금된 단체와 사용하거나, 또는 상기 솔더재료의 표면에 니켈을 도금하여 얻어진 생성물을 사용함으로써 결합된다.
예를들어 세라믹으로 이루어진 상기 베이스(102)를 캐리어(101)와 결합함에 있어서, 베이스(102)의 접합면(102a)에 Mo, Mn 등을 소성하는 단계 및 상기 표면 위에 Ni 또는 Au 도금층을 중첩하는 단계를 포함하는 종래의 공지된 방법에 따라 금속화(metallizing)한 후, 캐리어(101) 및 베이스(102)의 접합면(101a 및 102a) 사이에 놓여진 상기 솔더재료 (납땜재(brazing material))(107)를 가열하여 녹여 결합하도록 한다.
또한 제 1 실시예에서, Sn 및 Au를 포함하는 Sn-An 시리즈 공융 솔더를 솔더재료(107)로서 사용하고 둘의 조성은 Au 함량보다 Sn의 함량이 더 크게 되는 공융점(대략 217℃)을 갖도록 한다. 이러한 목적을 위하여 Sn 및 Au 사이에 약 90% 대 약 10%의 조성비(무게비)를 갖는 공융 결정(eutectic crystal)을 선택하는 것이 단지 필요하다. 또한, 접합부의 두께는 10㎛ 내지 50㎛으로 한다.
또한, 상기 반도체 압력 센서(103)는 n형 단결정 실리콘(Si) 또는 그와 유사한 것으로 이루어지고 베이스(102)의 윗면과 정전기적으로 결합되는 반도체 기판 (109)을 갖는다.
상기 반도체 기판(109) 위의, 후면 중앙부를 에칭수단에 의해 제거함으로써 약 20㎛ 내지 100㎛ 두께의 응력 발생부 또는 원판 모양의 압력 수신 다이아프램(111)을 형성한다. 또한, 다이아프램(111)의 표면측에는 불순물 확산이나 또는 이온 주입 기술에 의해 피에조 저항영역(piezoresistance)으로 작용하는 4개의 게이지(112)를 형성한다. 그리고, 상기 4개의 게이지로 휘트스톤 브리지를 구성하고 상기 휘트스톤 브리지는 리드 와이어(113)를 통하여 도전성 핀(106)과 연결된다.
상기 구성 중 압력 수신 다이아프램(111)의 전면 및 후면에 측정 압력 P1 과 압력 P2를 각각 인가할 때, 상기 압력 수신 다이아프램(111)은 그들의 압력차 ΔP (= P1 - P2)에 따라 변화하고 그에 따라 게이지(112)의 특정의 저항 변화를 야기한다. 따라서 이러한 시간에서의 특정의 저항 변화에 따른 출력 전압을 검출함으로써 압력차 ΔP를 측정할 수 있다. 또, 압력 차를 검출하기 위해 게이지를 사용하는 경우, 압력 흡입홀(104)을 대기(atmosphere)에 대해 개방하고 측정 압력 P1을 다이아프램(111)에 인가한다.
상술된 것과 같이 제 1 실시예에서는 솔더재료(107)를 사용하여 상기 캐리어(101) 및 베이스(102)를 접합하도록 했으므로 솔더링 접합 중에 온도 변화와솔더재료(107)에 의한 응력 발생을 예방할 수 있다.
여기에서, 제 1 실시예에서 솔더재료로 사용된 Sn 및 Au의 공융 혼합물과 다양한 특징을 갖는 종래의 솔더재료로 사용된 Sn 및 Ag의 공융 혼합물 사이의 다양한 특성에 대한 비교에 따라 얻어진 결과를 하기 표1에 나타낸다.
열팽창계수(/℃) 녹는점(℃) 영 율(Youngratio)(MPa) 실온 부근의 신장율 실온 부근의 인장강도(MPa)
SnAu 공융혼합물 136×10-7 217 5610-6850 33 58
SnAg 공융혼합물 142×10-7 221 5660-21600 18 35
제 1 실시예에서, 캐리어(101)와 베이스(102)를 접합함에 있어서 솔더재료(107)로 솔더링하는 동안의 온도 변화에 의하여 탄성변형 및 소성변형이 동시에 일어난다. 또한, 솔더링 시 발생한 칩의 파괴는 탄성변형에 의하여 일어난다. 또한, 소성변형에 의해 솔더링 후 드리프트가 발생한다. 상기 탄성변형은 솔더재료의 영 율(Young ratio)에 의하여 영향을 받고 소성변형은 솔더재료의 경도(hardness) 및 신장 퍼센트에 의하여 영향을 받는다.
따라서, 표 1의 비교로부터 명확해진 것처럼, 제 1 실시예에 따른 솔더재료를 사용하면 솔더링에 의한 칩의 파괴 및 센서의 드리프트를 더욱 잘 억제할 수 있음이 밝혀졌다.
여기서, 후크의 법칙(Hook's law)에 따르면, Sn-Ag의 공융 혼합물 보다 제 1 실시예에 따른 Sn-Au의 공융 혼합물을 솔더재료로 사용할 때 하기 수학식 1에서 나타내어지듯이 솔더링에 의하여 발생되는 응력이 작아진다. 또한, 이것은 최대 효과가 얻어지는 열처리 등의 조건하에서 솔더링을 하는 경우에 성립한다.
{(α1-αg)× Tmelt1 ×E1}/{(α2-αg)× Tmelt2 ×E2}
= {(136-30)×(217-25)× 5610}/{(146-30)×(221-25)×2160}
=0.23
상기 α1, α2 및 αg는 각각 제 1 실시예에 따른 Sn-Au 공융 혼합물의 열팽창계수, Sn-Ag 공융 혼합물의 열팽창계수 및 결합된 물질의 열팽창계수이다. 또한, Tmelt1및 Tmelt2는 제 1 실시예에 따른 Sn-Au 공융 혼합물과 Sn-Ag 공융 혼합물의 녹는점과 실온(25℃)의 온도차이다. 또한, E1 및 E2는 제 1 실시예에 따른 Sn-Au 공융 혼합물 및 Sn-Ag 공융 혼합물의 영 율이다.
한편, 제 1 실시예에서 솔더재료(107)는 약 90% : 10%로 정해진 Sn 과 Au의 조성비를 가졌지만 상기 조성비는 항상 상기 값으로 정해질 필요는 없다. 예를들면, 상술된 것과 같이 솔더링에 의해 접합한 타겟이 Au를 포함할 경우 다이 본딩용 솔더재료의 조성비가 Sn : Au = 9 : 1이라면 타겟으로부터 Au가 솔더재료를 향하여 확산되어 결과적으로 솔더재료의 조성비는 9:1을 벗어나게 된다. 상기 경우, 미리 Au의 조성비를 감소시키는 것이 타당하며 조성비의 크기를 최대 Sn : Au = 95 : 5로 정해야한다.
즉, 상기 구성은 솔더링에 의하여 결합되는 타겟이 Au를 포함하는 상태에 따라 다이 본딩용 솔더재료의 조성 "Sn:Au"은 "9:1" 내지 "95:5"의 범위 내에서 가변될 수 있고 상기 다이 본딩용 솔더재료는 실제적인 조성비가 Au보다 Sn의 비가 더큰 상태의 조성비에서 공융점을 갖는 Sn-Au의 공융 혼합물이다.
(제 2 실시예)
솔더재료로서 실제적인 조성비가 Au 보다 Sn의 비가 더 큰 상태의 조성비에서 공융점을 갖는 Sn-Au 공융 혼합물을 사용할 경우, 솔더재료를 냉각하는 시간이 너무 길어지게 되면 접합 성능이 악화되는 경우가 있다. 이것은 Sn 및 Au를 포함하는 솔더가 변성하기 때문이다. Au 보다 Sn이 더 큰 조성비, 즉 거의 Sn : Au = 9 : 1인 조성비를 갖는 공융점을 가질 때, 솔더 재료를 한번 용해시킨 후 오래 냉각시키면 Sn 및 Au의 금속간 화합물 결정이 크게 성장하게 되고 상기 결정의 입자 크기가 너무 커진다. 또한, 결정입자가 큰 상태에서는 선형 팽창계수가 증가하여 솔더는 딱딱해지며 깨지기 쉬워진다(hard and fragile).
따라서, 제 2 실시예는 첨가제로서 제 1 실시예의 상기 솔더재료에 0.1wt% 내지 9.0wt% 범위의 Sb를 첨가하도록 구성된다. 이와 같은 Sb를 첨가함으로써, Sn 및 Au의 금속간 화합물의 결정입자가 과도하게 성장하는 것을 방지하므로 매우 미세한 결정 입자만이 형성된다.
상기 미세한 입자만을 형성하는 것은 Sb의 첨가로 인하여 용해된 솔더에 Au의 확산 집중(diffusive centralization)을 방지하기 때문인 것으로 보인다.
우선, Sn-Sb는 도 2의 상태도와 같이 공융점을 갖지 않기 때문에 실제적인 조성비가 Au 보다 Sn의 비가 더 큰 상태의 조성비에서 공융점을 갖는 Sn-Au 공융 혼합물로 이루어진 솔더재료는, 만약 그 안에 Sb가 포함된다면 Sn의 녹는점인 232℃ 이상의 액체 온도(liquid temperature)를 갖게된다.
또한, 도 3의 상태도(phase diagram)에서 나타난 것처럼 상기 Au-Sb의 용융점은 360℃인 반면, 상기 솔더재료에서 Sn-Au의 용융점은 도 4의 상태도에 나타난 것처럼 217℃이다.
우선 실제적인 조성비가 Au 보다 Sn의 비가 더 큰 상태에서 공융점을 갖는 Sn-Au 공융 혼합물로 이루어진 솔더가 용해 후 점차 냉각되는 과정을 설명할 것이다.
적절한 냉각 과정중 온도가 Sn-Au의 공융점 근처로 된다면 임의의 조성비로 이루어진 금속간 화합물 AuSnx가 형성된다. 또한 냉각 과정 동안 솔더 내의 온도 분포가 일정해지고 냉각 온도가 극도로 낮아진다면 X 값은 1→2→4로 변하는 반면, 석출과 용해 사이의 평형상태가 형성되었다. 결국, 금속간 화합물은 AuSn4의 상태에서 Sn과 공융 구조를 형성하여 고체상으로 상전이한다.
그러나, 상기 냉각동안, 온도가 일정하지 않기 때문에, 완벽한 평형은 실현되지 않고 Sn-Au의 금속간 화합물은 용융상태와 석출상태 사이의 평형으로부터 석출 상태 쪽으로 약간 평형이 이동한다. 즉, Sn-Au 의 금속간 화합물은 고체상(solid phase)으로 이동한 고체로서 상기 화합물을 둘러싸는 용해된 결합제의 내부를 표류한다.
이 경우, 순간적인 냉각 상태로 인하여 솔더 내에서 온도차이가 발생한다. 냉각 과정 중, 용해된 솔더의 표면으로부터 열이 방산(dissipate)되기 때문에, 주위의 용해된 부분의 온도는 내부에 존재하는 고체 금속간 화합물의 온도보다 항상낮다. 이러한 이유로, 솔더의 온도가 Sn-Au의 공융점까지 냉각되지 않아도 고체 Sn-Au 금속간 화합물이 새롭게 형성되고 이것은 액상(liquid phase)을 표류하는 사이에 미리 형성된 Sn-Au 금속간 화합물과 만나 응집력에 의해 결합된다. 결과적으로, 금속간 화합물 AuSn4의 결정 입자는 크기가 지나치게 커진다. 그리고, 상기 금속간 화합물의 입자 크기가 심하게 커지면 냉각되고 응고된 솔더에서 선형 팽창계수가 증가하여 상기 언급된 것처럼 솔더는 딱딱하고 깨어지기 쉽다.
여기에서, 9wt%의 Sb가 상술한 솔더재료에 함유된 상태를 고려해보자. 일반적으로 상기 솔더를 용융한 후에 점차적으로 냉각처리한다. 우선, 솔더의 온도가 냉각과정 중 246℃에 도달하면, Sb는 도 2에서 나타난 것과 같이 Sn-Sb의 액체 온도 곡선을 따라 액상의 용융된 솔더에서 단체로서 석출되는 것이 가능하다. 그러한 이유는 다음과 같다. 주로 상기 온도 246℃가 상술된 Au-Sb의 공융점 360℃ 이하이기 때문에, 그 온도에서는 Au 및 Sb의 조성비와 관계없이 Sb의 용융 상태를 유지할 수 없다. 두 번째, 상기 솔더의 경우 Sn-Au의 공융점은 217℃이기 때문에, 246℃의 온도에서 Au는 용융된 상태가 된다. 즉, Au-Sn의 고체 용액 또는 금속간 화합물은 고체로 석출되지 않는다. 셋째, Sn과 Sb의 혼합물은 공융 혼합물을 형성하지 않고 도 2에 나타낸 것과 같은 공융점을 갖지 않기 때문에 도 2의 상태도에 따라서 단지 Sn만이 246℃ 부근에서 용융되고 석출된다.
그후, 더욱 냉각하게 되면 Sn 및 Au의 금속간 화합물의 결정 입자가 상술된 것과 같이 연속적으로 형성되지만, 현재 Sb가 석출되기 때문에 Sb 석출물은 생성된 금속간 화합물이 액상 내부를 표류하는 것을 저해한다. 결과적으로 냉각 과정에서형성된 Sn 및 Au의 금속간 화합물의 결정입자들이 서로 만나는 기회가 감소하고 따라서 결정 입자의 과대 성장을 억제하게된다. 상술된 Sn-Au의 공융점 주위 및 이상에서 Sb가 단독으로 석출되기 때문에 Sn 및 Au의 금속간 화합물의 결정 입자들이 액상을 통해 움직이는 것을 방지할 수 있다.
상술된 것과 같이 제 2 실시예의 다이 본딩용 솔더재료에는 Sb를 첨가하도록 했기 때문에, 접합과정에서 점차적으로 냉각시켜 냉각 고체화(cooling solidification)가 이루어짐에도 불구하고 Sb는 Sn 및 Au의 금속간 화합물의 석출 시작 온도에서 단체로서 석출되는 것이 가능하다. 이러한 결과로서, Sn 및 Au의 금속간 화합물의 결정 입자들의 크기가 너무 커지는 것을 방지할 수 있기 때문에, 제 1 실시예에 나타난 다이 본딩용 솔더재료의 성능 악화를 억제할 수 있게 된다.
여기에서, Sb를 0.1wt% 이상으로 첨가한다면, 상술한 효과를 얻을 수 있다. 그러나, 약 10wt% 이상의 Sb를 첨가한다면 Sn-Au 솔더재료는 깨지기 쉬워지고 딱딱해지며 응력 약화 메카니즘이 악화되므로, 첨가제의 첨가량은 약 10wt% 이하로 되어야 한다.
또한, 제 2 실시예에서는, Sb가 첨가되지만 본 발명은 그것에 한정되지는 않고 Si 또는 Ge을 첨가하여도 Sb를 첨가한 것과 동일한 효과를 얻을 수 있다.
첫째, 도 5에서 나타난 것과 같이, Au-Ge의 공융점은 356℃이고 더욱이 Ge-Sn은 공융 혼합물을 형성하지 않으며 공융점을 갖지 않는다. 또한, 상술한 Sn-Au의 공융점인 217℃ 보다 높은 온도 범위에서 Sn-Au 솔더재료 내에 Ge이 존재한다면 도 6의 액상 온도 곡선을 따라 액상(liquid phase)의 용융된 Sn-Au 솔더에서 Ge이 단체로 석출되는 것이 가능하다.
또한, 도 7에서 나타난 것과 같이, Au-Si의 공융점은 370℃이고 도 8에 나타난 것과 같이 Si-Sn은 공융 혼합물을 형성하지 않으며 공융점을 갖지 않는다. 또한, 이 경우, 상술한 Sn-Au의 공융점인 217℃ 보다 높은 온도 범위에서 Sn-Au의 솔더재료 내에 Si이 존재한다면 도 8의 액상 온도 곡선을 따라 액상의 용융된 솔더에서 Si이 단체로 석출되는 것이 가능하다.
따라서, Ge 또는 Si와 관계없이 그것들을 첨가함으로써 Sb을 첨가한 것과 동일한 효과를 얻을 수 있다.
여기서, 상기 설명으로부터 명확해진 것과 같이, 본 발명에 따르면, 제 1 발명은 주석과 금으로 이루어지며 그 둘의 실제적인 조성비는 Au 보다 Sn의 함량이 더 큰 상태에서의 공융점을 갖는 것으로 한다.
상기 조성의 결과로서, Sn-Ag 공융 혼합물로 구성된 결합제를 사용한 경우와 대조적으로 본 발명의 다이 본딩용 솔더재료는 실온 부근에서 신장 퍼센트(elongation percentage)가 증가하고 영 율 및 선형 팽창 계수는 작아져 고정 칩에 대한 응력이 종래 보다 억제될 수 있다. 또한, 높은 인장강도로 인하여 높은 접착력이 얻어지고 금을 더욱 함유함으로써 산화에 대한 뛰어난 내성을 제공하며 이러한 다이 본딩용 솔더재료는 접합 결합시 플럭스(flux) 없이 사용될 수 있다.
또한, 제 2 본 발명은 제 1 발명에 있어서, 주석보다 녹는점이 높으며 주석과 공융 혼합물을 형성하지 않고 금과의 공융점이 상술한 주석 및 금과의 공융 혼합물의 녹는 점 보다 높은 금속으로 이루어진 첨가제를 상기 다이 본딩용 솔더재료의 주석 및 금에 부가적으로 첨가하였다. 상기 첨가제는 용융된 다이 본딩 연납제의 냉각 공정에서 첫 번째로 단체로서 석출되므로 큰 결정 입자의 형성을 억제할 수 있으며 따라서 솔더에 의한 접합 성능의 악화를 억제할 수 있다.
또한, 제 3 발명은 제 2 발명에 있어서, 0.1% 내지 9wt% 범위로 첨가제를 첨가하는 것이다. 상기 첨가제는 용융된 다이 본딩용 솔더재료의 냉각 과정에서 첫 번째로 단체로서 석출되므로 큰 결정 입자의 형성을 억제할 수 있으며 따라서 솔더에 의한 접합 성능의 악화를 억제할 수 있다.
또한, 제 4 발명은 제 2 발명에 있어서 첨가제로서 안티몬, 게르마늄, 또는 실리콘을 사용하는 것이다. 상기 첨가제는 용융된 다이 본딩용 솔더재료의 냉각 과정에서 첫 번째로 단체로서 석출되므로 큰 결정 입자의 형성을 억제할 수 있으며 따라서 솔더에 의한 접합 성능의 악화를 억제할 수 있다.
또한, 제 5 발명은 제 1 발명에 있어서, 주석이 실제적으로 95wt% 내지 90wt%이고 금이 5wt% 내지 10wt%인 조성비를 포함하는 주석과 금의 공융 혼합물이다. 그 결과, Sn-Ag 공융 혼합물로 이루어진 솔더재료를 사용한 경우와 대조적으로 본 발명에 따른 다이 본딩용 솔더재료를 사용하면 실온 부근에서 신장 퍼센트가 증가하고 영 율 및 선형 팽창계수가 작기 때문에 종래보다 고정 핀에 대한 응력 발생을 억제할 수 있다. 또한, 높은 인장강도로 인하여 높은 접착력이 얻어지고 금을 더욱 함유함으로써 산화에 대한 뛰어난 내성을 제공하며 이러한 다이 본딩용 솔더재료는 접합 결합시 플럭스 없이 사용될 수 있다.
상기 내용에 포함되어 있음.

Claims (7)

  1. 주석(Sn) 90∼95wt%, 금(Au) 5∼10wt%로 되고, 여기에 주석보다 녹는 점이 높고, 주석과의 공융 혼합물을 형성하지 않으며, 금과의 공융점이 주석 및 금과의 공융 혼합물의 녹는점 보다 높은 금속 첨가제가 0.1∼9wt%로 조성 됨을 특징으로 하는 다이 본딩용 솔더재료.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 첨가제가 안티몬(Sb)인 것을 특징으로 하는 다이 본딩용 솔더재료.
  5. 제 1 항에 있어서,
    상기 첨가제가 게르마늄(Ge)인 것을 특징으로 하는 다이 본딩용 솔더재료.
  6. 제 1 항에 있어서,
    상기 첨가제가 실리콘(Si)인 것을 특징으로 하는 다이 본딩용 솔더재료.
    .
  7. 삭제
KR1019997011157A 1998-03-30 1999-03-29 다이 본딩용 솔더재료 KR100361591B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?10-83756 1998-03-30
JP8375698 1998-03-30
PCT/JP1999/001586 WO1999050901A1 (fr) 1998-03-30 1999-03-29 Matiere de brasage tendre utilise pour fixer des puces

Publications (2)

Publication Number Publication Date
KR20010013173A KR20010013173A (ko) 2001-02-26
KR100361591B1 true KR100361591B1 (ko) 2002-11-21

Family

ID=13811408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997011157A KR100361591B1 (ko) 1998-03-30 1999-03-29 다이 본딩용 솔더재료

Country Status (7)

Country Link
US (1) US6656422B2 (ko)
EP (1) EP0986098B1 (ko)
JP (1) JP3601722B2 (ko)
KR (1) KR100361591B1 (ko)
CN (1) CN1123924C (ko)
DE (1) DE69941764D1 (ko)
WO (1) WO1999050901A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6739879B2 (en) * 2002-07-03 2004-05-25 Intel Corporation Ball grid array circuit board jumper
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
DE102007053859A1 (de) 2007-11-09 2009-05-14 Endress + Hauser Gmbh + Co. Kg Druck-Messeinrichtung
US8493746B2 (en) 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US8128868B2 (en) * 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
KR20120100299A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 제어된 금 함량비를 가지는 연결 부재를 포함하는 반도체 패키지
JP2016092051A (ja) * 2014-10-30 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
CN105499736A (zh) * 2016-01-13 2016-04-20 合肥工业大学 一种电子封装用高体积分数SiCp/Al复合材料基板表面金属化及钎焊方法
CN106271177B (zh) * 2016-09-23 2018-10-26 哈尔滨工业大学深圳研究生院 一种互连钎料及其互连成形方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127027A (en) * 1979-03-26 1980-10-01 Toshiba Corp Semiconductor device
JPS63178535A (ja) * 1987-01-20 1988-07-22 Mitsubishi Metal Corp 半導体装置組立て用Ａｕ合金ろう材

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3416979A (en) * 1964-08-31 1968-12-17 Matsushita Electric Ind Co Ltd Method of making a variable capacitance silicon diode with hyper abrupt junction
JPS5516525A (en) * 1978-07-20 1980-02-05 Seiko Epson Corp Mount material of crystal vibrator
JPS59135654A (ja) 1983-01-21 1984-08-03 Toshiba Corp 光学式デイスクレコ−ド再生装置
JPS61125139A (ja) * 1984-11-22 1986-06-12 Nec Corp 半導体装置
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
JPH05259201A (ja) * 1992-03-11 1993-10-08 Nec Corp 半導体装置及びその製造方法
DE69426090T2 (de) * 1993-04-27 2001-03-01 Nec Corp Verfahren zur Herstellung einer optische Halbleitervorrichtung
EP0652072A1 (en) * 1993-11-09 1995-05-10 Matsushita Electric Industrial Co., Ltd. Solder
JP3184449B2 (ja) * 1996-02-20 2001-07-09 松下電子工業株式会社 半導体素子用ダイボンド材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127027A (en) * 1979-03-26 1980-10-01 Toshiba Corp Semiconductor device
JPS63178535A (ja) * 1987-01-20 1988-07-22 Mitsubishi Metal Corp 半導体装置組立て用Ａｕ合金ろう材

Also Published As

Publication number Publication date
US6656422B2 (en) 2003-12-02
CN1123924C (zh) 2003-10-08
EP0986098A4 (en) 2006-04-05
JP3601722B2 (ja) 2004-12-15
WO1999050901A1 (fr) 1999-10-07
KR20010013173A (ko) 2001-02-26
DE69941764D1 (de) 2010-01-21
CN1262783A (zh) 2000-08-09
US20030143103A1 (en) 2003-07-31
EP0986098A1 (en) 2000-03-15
EP0986098B1 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
KR100361591B1 (ko) 다이 본딩용 솔더재료
JPH08181392A (ja) 電気素子の接合材料および接合方法
KR920007121B1 (ko) 전자회로 장치
WO1982002457A1 (en) Die attachment exhibiting enhanced quality and reliability
EP0335744B1 (en) Semiconducting device mounting
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
US5055911A (en) Semiconductor device package utilizing a solder flow prevention wall
US20100171222A1 (en) HIGH RELIABILITY Au ALLOY BONDING WIRE AND SEMICONDUCTOR DEVICE OF SAME
JPH04267544A (ja) 半導体装置
JPS6153851B2 (ko)
JPH08115928A (ja) 半導体装置およびその製造方法
US4357162A (en) Solder composition
WO2020055244A1 (en) Seed layer for electroplating eutectic ausn solder
KR930001265B1 (ko) 반도체 소자용 접합 와이어
US4816216A (en) Interdiffusion resistant Fe--Ni alloys having improved glass sealing
JP3638294B2 (ja) セラミックス基板と金属端子との接合体の製造方法及びその接合体を容器とする半導体装置の製造方法
US4905074A (en) Interdiffusion resistant Fe-Ni alloys having improved glass sealing property
JPS61181136A (ja) ダイボンデイング方法
JPH01273690A (ja) ロウ付け用材料
JPH0333068Y2 (ko)
JPS582755B2 (ja) ハンドウタイソウチヨウロウザイ
JPH0140514B2 (ko)
JPH02253627A (ja) 半導体装置
JPS593956A (ja) Ｉｃパツケ−ジ用クラツド材
JPH06183852A (ja) 酸化ベリリウムセラミックスと金属との接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee