JPS61125139A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61125139A
JPS61125139A JP59247110A JP24711084A JPS61125139A JP S61125139 A JPS61125139 A JP S61125139A JP 59247110 A JP59247110 A JP 59247110A JP 24711084 A JP24711084 A JP 24711084A JP S61125139 A JPS61125139 A JP S61125139A
Authority
JP
Japan
Prior art keywords
metal
metal layer
semiconductor element
melting point
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59247110A
Other languages
English (en)
Inventor
Shozo Noguchi
野口　召三
Toru Kamata
徹 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59247110A priority Critical patent/JPS61125139A/ja
Publication of JPS61125139A publication Critical patent/JPS61125139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体容器の金属ベー
スと半導体素子の電極が電気的に絶縁された半導体装置
に関し、更に詳しくは半導体素子の位置決めに散しい精
度の要求される光半導体装置に関するものである。
〔従来の技術〕
一般に、このような半導体装置に於いては、金属ベース
に絶縁基板を介し、半導体素子を固着し、半導体素子の
下部電極と外部導出リードとを金属細線で、電気的に接
続することにより、下部電極を金属ベースより絶縁して
いる。
従来のこのような半導体装置に於いては、外部導出リー
ドがガラスを介して封着された半導体ヘッダーの金属ベ
ースに両面に金属層の形成された絶縁基板の一方をろう
材を介してろう付けし、もう一方の面に半導体素子を同
じく、ろう材を介して固着した後、該絶縁基板の金属層
と外部導出リードとを金属細線で、電気的に接続し半導
体素子の下部電極を金属ベースと絶縁し、外部に導出し
ている。
第６図は従来の半導体装置の縦断面図であり、第７図は
第６図に示した従来の半導体装置の構成部品を不す分解
図である。第６図、第７図に於いて、１００は、例えば
ＡｌｚＯ３，Ｂｅｄ、　　ＳｉＣ等よりなる絶縁基板で
、両面に例えば、Ｍｏ９あるいはＭｎ等の高融点金属よ
りなる金属層１０１，１０２が形成されている。下部電
極を有する半導体素子１０３は、例えばＡｕ　−Ｓｉ　
、　Ａｕ　　ｓｂ、あるいはＡｕ−８ｎ等Ａｕ系合金よ
りなる低融点のろう材１０４になシ、該絶縁基板１００
の一方の面に形成された金属層１０１上に固着されてい
る。また、該絶縁基板１００はもう一方の面に形成され
た金属層１０２で、外部導出リード１０５，１０６をガ
ラス１０７を介して気密封着してなる半導体ヘッダー１
０８上に、前記ろう材より融点の低い、Ａｕ　　Ｓｎあ
るいはＳｎ−Ｐｂ等のろう材１０９で固着されている。
半導体素子１０３の上部電極は、該電極と前記外部導出
リード１０５と、また、下部電極は、絶縁基板１００の
金属層１０１と、外部導出リード１０６とｔ１金属細線
１１０で接続することによシミ気的に接続されている。
キャップ１１１は抵抗溶接等により半導体ヘッダー１０
８に気密封止されている。
〔発明が解決しようとする問題点〕
このような従来の半導体装置に於いては、半導体素子１
０３を固着するのに、半導体素子１０３とほぼ同じ大き
さにプリフォームされたろう材１０４を使用する為、作
業性が極めて悪く、かつ、ろう材１０４は変形した９位
置がずれたシし易い為、半導体素子１０３を固着する際
位置決めが困難で半導体素子１０３のマウント位置がず
れたシ、半導体素子１０３が傾いたシ、あるいはろう材
１０４が絶縁基板１００に形成された金属層１０１の金
属細線接続部まで流れ、金属細線１１０を接続する際金
属細線１１０の不着を生じたり、あるいは、半導体素子
１０３を破壊するといった欠点を有している。
本発明は、半導体素子のマウント位置ずれや傾きがなく
、ろう材の流れによる金属細線の不着現象や素子の破壊
などもなく、シかも作業性の優れた特に半導体素子の位
置決めに厳しい精度の要求される半導体装置を容易に提
供することを目的とする。
〔問題点を解決するための手段〕
本発明の半導体装Ｍは、半導体容器の金属ベースに絶縁
基板を介して半導体素子を載置してなる半導体装置に於
いて、前記絶縁基板の両面には、全面に高融点の金属よ
りなる第１の金属層が形成され、かつ、前記絶縁基板の
半導体素子を取り付ける一方の面には、半導体素子載置
部に融点が４５０℃以下の金属よりなる第２の金属層が
選択的に形成され、該←倉瞭蒼ｍ午第２の金属層に半導
体素子が直接固着されて構成される。
〔実施例〕
次に、本発明の実施例について、図面を参照して説明す
る。第１図は本発明の一実施例の縦断面図、第２図は第
１図の実施例の構成部品を示す分解図でおる。
第１図および第２図において、２００は絶縁基板で、絶
縁基板２００の両面には、例えばＭｏ。
Ｍｎ等の高融点の金属よυなる第１の金属層２０１゜２
０２が形成されている。そして第１の金属層２０１の上
には例えば、Ａｕ　　Ｓｉ、　Ａｕ−８ｂ。
Ａｕ−Ｓｎ、　　Ｓｎ−Ｐｂ等の低融点金属からなる第
２の金属層２０４が選択的に形成されている。
下部電極を有する半導体素子２０３は、第２の金属層２
０４上に直接固着されている。
以下の構成は、第６図、第７図に示した従来例と同じで
あるので詳細説明は省略する。但し第１図、第２図にお
いて、２０５，２０６は外部導出リード、２０７はガラ
ス、２０８は半導体ヘッダー、２０９はろう材、２１０
は金属細線、２１１は金属キャップである。
以上説明したように、本実施例においては、変形し易い
ろう材を用いることなく、半導体素子２０３を直接、絶
縁基板２００に設けられた低融点の第２の金属層２０４
に載置し、固着すればよい為、作業性に優れ、半導体素
子２０３が傾いたり、あるいは絶縁基板２００の第１０
金楓層２０１の金属細線２１０接続部にろう材が流れる
こともなく、金属線？ｆＭ２１０を接続する際、金属細
線２１０の不着、あるいは半導体素子２０３の破壊を生
じることもない信頼麗に優れた半導体装置を提供するこ
とができる。
第３図は本発明の他の実施例の断面図である。
本実施例は光半導体装置の例である。
第３図において、３００は絶縁基板で両面に例えば、Ｍ
ｏあるいはＭｎ等の高融点金属よりなる第１の金属層３
０１，３０２が形成されている。
そして第１の金属層３０１上には、例えばＡｕ−８ｉ、
　Ａｕ−８ｂ、　Ａｕ−ａｎ、　　Ｓｎ−Ｐｂ等の低融
点金属からなる第２の金属層３０４が、光半導体素子３
０３のマウント部に選択的に形成されている。下部電極
を有する光半導体素子３０３は、第２の金属層３０４上
に直接固着されている。また絶縁基板３００は半導体ヘ
ッダー３０８上に設けられたマウンティングステージ３
１０にろう材３０９で固着され、光半導体素子３０３の
上部電極３０４は外部導出リード３０５と、また下部電
極は絶縁基板３００の第１の金属層３０１と外部導出リ
ード３０６とを、金属細線３０９で接続することによυ
電気的に接続されている。さらにレンズ３１３がガラス
３１４等により気密封着されたキャップ３１１が抵抗溶
接等により半導体ヘッダー３０８に気密封止されている
。
このような構造を持つ実施例の光半導体装置においては
、光半導体素子３０３よシ発光する光をレンズ３１３で
集光あるいは平行光線にかえ、光の伝送媒体となる光フ
ァイバー（図示せず）端面に効率よく入光させることが
重要で、この為には、光半導体素子３０３とレンズ３１
３の光学的位置を精度よく、おさえる必要がある。この
ような光半導体装置に於いては、先の実施例において説
明した如く、ろう材を使用せずに光半導体素子３０３を
直接絶縁基板３００に固着できる本発明によシ光半導体
素子３０３を精度よくマウントすることが可能となり、
結合効率の優れた光半導体装置を提供することが可能と
なる。
なお、本発明を構成する絶縁基板は、例えば第４図及び
第５図に示す方法により形成できる。第４図、第５図は
本発明に係る絶縁基板の製法を説明するだめの説明図で
第５図は第４図のＡ部の拡大斜視図である。即ち、大き
な絶媛基板４００の両面に高融点金属よりなる第１の金
属層４０１゜４０２を形成した後、一方の第１の金属層
４０１上に、ストライプ上に低融点金属よりなる、第２
の金属層４０４蒸着、テープの圧接、めっき等で形成し
、この後、第４図に示す破線の位置で絶縁基板を切断す
ることにより第５図に示す絶縁基板が廉価にかつ、容易
に得ることができる。
以上、本発明につき図面を参照して説明したが、本発明
は絶縁基板の形状、高融点及び低融点金属の種類及び形
成方法等によシ何等制限を受けるものではない。
〔発明の効果〕
以上説明したとおり、本発明によれば、半導体素子のマ
ウント位置ずれや傾きがなく、ろう材の流れによる金属
細線の不着現象や素子の破壊などもなく、しかも作業性
の優れた、特に半導体素子の位置決めに厳しい精度の要
求される半導体装置を容易に得ることができるという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の縦断面図、第２図は第１図
の実施例の構成部品を示す分解図、第３図は本発明の他
の実施例の縦断面図、第４図は本発明に係る絶縁基板の
製法を説明するための説明図、第５図は第４図の一部拡
大斜視図、第６図は従来の半導体装置の縦断面図、第７
図は第り図の半導体装置の構成部品を示す分解図である
。 １００．２００，３００，４００・・・・・・絶縁基板
、１０１．１０２・・・・・・金属層、２０１，３０１
，４０１・・・・・・第１の金属層、２０２，３０２，
４０２　・・・・・・第１の金属層、１０３，２０３・
・・・・・半導体素子、３ｏ３・・・・・・光半導体素
子％　２０４，３０４，４０４　　・・・・・・第２の
金属層、１０４・・・・・・ろう材、１０５，２０５゜
３０５・・・・・・外部導出リード、１０６，２０６，
３０６・・・・・・外部導出リード、１０７，２０７・
山・・ガラス、１０８．２０８，３０８　・・・・・・
半導体ヘッダー、１ｏ９゜２０９．３０９・・・・・・
ろう材、１１０，２１０，３１０・・・・・・金属細線
、１１１．２１１．３１１　叫・＊Ｊｌ’ヤノ７’、３
１２・・・・・・マウンティングステージ３１３・ｌ・
・°レンズ、３１４・・・・・・ガラス齢ｆＺ 第２図 華３回 第４−田 豹夕回 ／ｆ７：、！！１ζ田痒 猶７舅

Claims (2)

    【特許請求の範囲】
  1. （１）半導体容器の金属ベースに絶縁基板を介して半導
    体素子を載置してなる半導体装置に於いて、前記絶縁基
    板の両面には、全面に高融点の金属よりなる第１の金属
    層が形成され、かつ、前記絶縁基板の半導体素子を取り
    付ける一方の面には、半導体素子載置部に融点が４５０
    ℃以下の金属よりなる第２の金属層が選択的に形成され
    、該第２の金属層に半導体素子が直接固着されているこ
    とを特徴とする半導体装置。
  2. （２）絶縁基板に形成される第２の金属層が、Ａｕ−Ｓ
    ｎ、あるいはＳｎ−Ｐｂ合金である特許請求の範囲第（
    １）項記載の半導体装置。
JP59247110A 1984-11-22 1984-11-22 半導体装置 Pending JPS61125139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59247110A JPS61125139A (ja) 1984-11-22 1984-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59247110A JPS61125139A (ja) 1984-11-22 1984-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS61125139A true JPS61125139A (ja) 1986-06-12

Family

ID=17158580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59247110A Pending JPS61125139A (ja) 1984-11-22 1984-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS61125139A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999050901A1 (fr) * 1998-03-30 1999-10-07 Yamatake Corporation Matiere de brasage tendre utilise pour fixer des puces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484477A (en) * 1977-12-19 1979-07-05 Mitsubishi Electric Corp Semiconductor device
JPS59167038A (ja) * 1983-03-14 1984-09-20 Hitachi Ltd 光半導体素子用サブマウントの構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484477A (en) * 1977-12-19 1979-07-05 Mitsubishi Electric Corp Semiconductor device
JPS59167038A (ja) * 1983-03-14 1984-09-20 Hitachi Ltd 光半導体素子用サブマウントの構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999050901A1 (fr) * 1998-03-30 1999-10-07 Yamatake Corporation Matiere de brasage tendre utilise pour fixer des puces
US6656422B2 (en) 1998-03-30 2003-12-02 Yamatake Corporation Die-bonding solder materials

Similar Documents

Publication Publication Date Title
EP1830417B1 (en) Semiconductor device and its manufacturing method
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
US4099200A (en) Package for semiconductor beam lead devices
US4636647A (en) Package for optical element
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH09172224A (ja) 光半導体素子用サブマウントおよびそのマウント方法
JP7306831B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
JPS61125139A (ja) 半導体装置
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPS63175450A (ja) 気密封止型半導体装置
JP3513295B2 (ja) 気密端子用ステム
JPS59117250A (ja) 半導体装置
JP2002313973A (ja) 光通信用パッケージ
JPS6010757A (ja) 半導体装置の製造方法
JP2543661Y2 (ja) マイクロ波トランジスタ
JPH09266343A (ja) 半導体装置及び半導体素子の実装方法
JPS615593A (ja) 発光電子装置およびその製造方法
JPS6220699B2 (ja)
JPH0888254A (ja) 発光ダイオード装置の製造方法
JP2822506B2 (ja) 半導体装置の製造方法
JPS6155778B2 (ja)
JPH05315461A (ja) 封止型電子部品および封止型電子部品の製造方法
JPS6390185A (ja) 半導体発光装置
JPS60109253A (ja) 電子装置
JPS63226979A (ja) 光半導体装置