KR100335019B1 - 저항기 구조물 및 저항값 설정 방법 - Google Patents
저항기 구조물 및 저항값 설정 방법 Download PDFInfo
- Publication number
- KR100335019B1 KR100335019B1 KR1019940024430A KR19940024430A KR100335019B1 KR 100335019 B1 KR100335019 B1 KR 100335019B1 KR 1019940024430 A KR1019940024430 A KR 1019940024430A KR 19940024430 A KR19940024430 A KR 19940024430A KR 100335019 B1 KR100335019 B1 KR 100335019B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- layer
- heating element
- resistance value
- material layer
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000009966 trimming Methods 0.000 abstract description 25
- 238000005530 etching Methods 0.000 abstract description 19
- 239000003989 dielectric material Substances 0.000 abstract description 15
- 229910021342 tungsten silicide Inorganic materials 0.000 description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 가열소자(35) 및 저항기(32)를 갖는 저항기·구조물(10) 및, 저항기(32)를 트리밍하는 방법에 관한 것이다. 가열소자(35)는 유전 재료층(19)에 의해 저항기(32)로부터 분리되어 있다. 저항기(32)는 에칭 제어층(22)상에 저항재료층(23)을 구비하고 있다. 저항기(32)는 가열소자(35)를 통해 전류펄스들(62)을 제공하므로서 트리밍된다. 전류 펄스들에 의해 발생된 열은 저항기(32)로 흐르며 저항기(32)를 어닐하거나 트림(trim)한다. 저항기 트리밍 변수, 예를 들면 저항기 접합(30, 31) 양단의 전압이 모니터되며, 전류 펄스들은 저항기 트리밍 변수의 값에 따라 변조된다(63). 트리밍 단계는 저항기(32)의 소정 저항값이 도달될 때 종료된다.
Description
본 발명은 일반적으로 전기적 성분들을 조정하는 것에 관한 것으로서, 특히수동 회로 소자와 이들의 값들을 조정하는 방법에 관한 것이다.
흔히, 집적회로의 제작자들은 최적의 집적회로 정지 동작 상태를 실현하기 위해 반도체 소자의 전기적 특성을 조정하고 맞추어야만 한다. 예를 들면, 집적회로 칩 상의 성분 값들을 조정하는 것은 연산 증폭기의 입력 오프셋 전압을 최소화하기 위해 혹은 압력 센서의 오프셋을 조정하기 위해 이용될 수 있다. 전압 및 압력 기준들의 조정으로 연산 증폭기 혹은 압력 센서의 정지 출력 전압을 정확한 값들에 설정할 수 있다.
통상, 집적회로의 전기적 파러미터들은 저항기의 트리밍에 의해 조정되고 있다. "트리밍"이란 말은 회로에서 저항기, 캐페시터 혹은 인덕터의 미세한 조정을 의미하기 위해 이용된다. 트랜지스터와 같은 전기 소자를 "트리밍"하기 위한 방법은 기계적, 전기적 및 화학적인 방법을 포함한다. 이들 방법 및 단점은 1986 년 8월 19 일자 로버트 엘.바인에 의한 미국 특허원 제 4,605,781 호에 개시되어 있다.
바인(Byne)특허는 지퍼 트리밍 처리로서 메탈 이동(metal migration)을 사용하여 종래 기술의 단점을 개선하고 있다. 간략히 말해서, 바인특허는 소정의 시간동안 전류를 저항기에 인가해서 저항값을 설정하는 방법을 개시하고 있다. 전류는 저항기의 한 단부의 메탈 접합 영역에 있는 메탈을 저항기의 반대쪽에 있는 메탈 접합 영역으로 이동시키므로서 저항기를 트리밍하게 된다.
따라서, 이는 저항기가 포함된 저항기 구조물을 가지며, 저항기의 저항값을 설정하는 방법에 있어서 장점을 갖게 되는데, 즉, 저항기를 트리밍하는데 장점이 있다. 저항기 구조물 및 이 방법은 넓은 범위의 저항값으로 트리밍할 수 있게 한다. 값을 한정하는 물리적인 메카니즘은 PN 접합과 저항기의 물리적인 크기의 손상이나 저항기의 재료가 파손되지 않도록 하는 것이 바람직하다. 또한, 이 방법은 집적회로가 패키지된 후에 온칩 저항기의 조정을 제공하게 된다.
발명의 개요
간략히 말해서, 본 발명은 저항기의 저항값을 설정하는 방법이다. 이 방법은 주표면을 갖는 기판을 제공하는 단계, 그 주표면에 가열 소자를 형성하는 단계와, 가열소자에 절연층을 형성하는 단계, 및 절연층에 저항기를 형성하는 단계를 포함하는데, 절연층의 일부는 저항기와 가열 소자 사이에 끼워지며, 저항기를 어닐링(annealing)한다.
본 발명의 다른 측면은 가열 소자를 포함하는 저항기 구조물이다. 절연재료는 가열 소자 상에 위치되고 저항기는 절연 재료 상에 위치된다.
제 1 도는 본 발명의 제 1 실시예에 따른 제 2 도의 절취선(1-1)을 따라 저항기 구조물(10)을 크게 확대한 단면도를 나타낸다. 저항기 구조물(10)는 주표면(12)을 갖는 지지 기판(11)을 포함하고 있다. 양호하게는, 지지 기판(11)은 센서와 같은 반도체 소자, 연산 증폭기, D/A 변환기, A/D 변환기 및 그와 유사한 것으로 제작되는 반도체 재료이다. 예를 들어, 지지 기판(11)은 이곳에 형성된 압력센서 등의 집적회로(13)를 구비하는 실리콘이다.
절연 재료층(16)은 주표면(12)에 형성되는데, 절연 재료층(16)은 절연기판으로서 작용한다. 절연기판(16)에 적합한 재료는 산화물, 질화물, 폴리이미드(polyimide), 스핀-온 글래스들(spin-on glasses) 등을 포함한다. 가열층(18)은 절연기판(16)의 주표면(17)에 형성되는데, 이 가열층(18)은 도전층으로서 작용하는 도전 재료이다. 예컨데, 가열층(18)은 전기적으로 도전 재료이다. 제 1 실시예에서, 절연 재료층(16)은 지지 기판(11)과 가열층(18)사이의 전기적 및 열적 장벽이다. 달리 표현해서, 가열층(18)은 절연 재료(16)에 의해 지지 기판(11)으로부터 분리된다. 가열층(19)에 적합한 재료로는 실리콘, 게르마늄, 갈륨비소, 텅스텐, 티타늄 텅스텐, 크롬 등이 있다. 가열층(18)의 저항률은 본 분야에 숙련된 사람에게 잘 알려진 기술을 이용해서 설정된다. 예를 들어, 가열층(18)이 반도체 재료일 때, 저항률은 가열층을 도핑해서 설정된다. 예컨데, 가열층(18)의 도펀트의 표면 농도는 약 1010atoms/㎤내지 1018atoms/㎤ 의 범위이다.
제 1 실시예 의하여, 가열층(18)은 장방형의 중심영역(15)에 의해 접속된 두 장방형의 가열기 접합 영역(20 및 21)을 갖도록 패턴 형성된다. 특히, 제 1 실시예에 있어서, 가열층(18)은 아령 모양을 하는데, 이 아령은 중심 영역(15) 및 두 장방형 접합 영역들(20 및 21)을 갖는다. 본 분야에 숙련된 사람은 알고있는 바와 같이, 가열층(18)의 저항률은 가열층이 패턴 형성되는 전 또는 후에 설정될 수 있다. 따라서, 가열층(18)의 저항률을 설정하기 위한 처리 단계의 순서는 본 발명에 한정되지 않는다.
가열층(18)을 도핑하고 패터닝하는 것뿐만 아니라 절연기판(16)과 가열층(18)을 형성하는 기술은 본 분야에 숙련된 사람에게는 잘 알려진 사실이다. 더욱이, 가열층(18)의 모양은 본 발명에 한정되어 있지 않으며, 또한, 가열층(18)의 적합한 모양은 원형, 나선형, 8 각형 등의 형태이다.
유전체층(19)은 패턴 형성된 가열층(18) 및 주표면(17)의 노출된 부분에 형성된다. 유전체층(19)은 절연층으로 작용한다. 유전체층(19)의 적합한 재료는 실리콘 이산화물, 실리콘 질화물, 폴리이미드 등이다. 에칭(etch) 제어층(22)은 유전체층(19)에 형성된다. 바람직하게는, 에칭 제어층(22)의 재료는 저항 재료층(23)의 재료와 동일한 에칭 선택도를 갖는다. 예컨대, 에칭 제어층(22)의 재료는 진성 폴리실리콘등의 반도체 재료이다. 에칭 제어층(22)은 유전체층(19)에 의해 패턴 형성된 도전 재료층(18)으로부터 전기적으로 절연되어 있다.
저항 재료층(23)은 에칭 제어층(22)상에 형성된다. 저항 재료층(23)으로 적합한 재료는 예를 들어 텅스텐 규화물, 크롬 규화물 등과 같은 메탈이나 메탈 규화물이다. 진성 폴리실리콘이 에칭 제어층(22)의 재료로서 작용하는 경우의 예에 따르면 저항 재료층은 텅스텐 규화물이다. 텅스텐 규화물 및 진성 폴리실리콘의 에칭율은 표준 건식 에칭 시스템에서 거의 동일하다. 달리 표현해서, 텅스텐 규화물 대 진성 폴리실리콘의 에칭 선택율은 약 1:1 이다. 본 예에서, 에칭 제어층(22) 및 저항 재료층(23)은 저항률을 가진 도전 재료를 형성하기 위해 상호 작용한다. 더욱이, 크롬 규화물이 저항 재료층(23)의 재료일 때 폴리실리콘은 에칭 제어층(22)에 적합한 재료이다. 따라서, 도전 재료는 메탈과 반도체 재료의 결합으로 이루어져 있다.
저항 재료층(23) 및 에칭 제어층(22)은 층(22 및 23)의 일부가 패턴 형성된 가열층(18)의 일부를 덮도록 패턴 형성된다. 예컨대, 상기 층(22 및 23)은 패턴형성된 가열층(18)과 유사한 모양, 즉, 중앙 영역(24) 및 두 장방형의 저항기 접합 영역(28 및 29)을 갖도록 패턴 형성된다. 패턴 형성된 층(22 및 23)들중 장방형의 중앙 영역(24)은 패턴 형성된 가열층(18)의 장방형의 중앙 영역(25)과 평행하다. 제 1 도 및 제 2 도에 기술된 제 1 실시예에서, 패턴 형성된 층(22 및 23)들중 장방형의 중앙 영역(24)의 폭은 패턴 형성된 가열층(18)의 장방형의 중앙 영역(15)의 폭보다 작다. 따라서, 패턴형성된 층(22 및 23)들 중 전체 장방형 중앙 영역(24)이 장방형의 중앙 영역(15)을 덮게 된다.
제 3 유전 재료층(25)은 저항 재료층(23) 및 유전 재료층(19)의 노출된 부분에 형성된다. 제 1 세트의 비어들(via)(26)은 제 3 유전 재료층(25)에 형성되는데, 제 1 세트의 비어들(26)은 패턴형성된 저항 재료층(23)의 접합 영역(28 및 29)의 일부를 노출시키고 있다. 제 2 세트의 비어들(27)은 제 2 및 제 3 의 유전 재료층에 각각 형성되는데, 제 2 세트의 비어들(27)은 패턴형성된 가열층(18)의 가열기 접합 영역의 일부를 노출시킨다.
전기적 접합은 전기적으로 도전 재료로 제 1 및 제 2 세트의 비어들(26 및 27)을 각각 채워서 형성한다. 특히, 제 1 전극(30)은 제 1 세트의 비어들(26)의 제 1 비어에 형성되며, 제 1 저항기 접합 영역(28)에 접합된다. 제 2 전극(31)은 제 2 세트의 비어들의 제 2 비어에 형성되고, 제 2 저항기 접합 영역에 접합한다. 전기적 접합 혹은 전극(30 및 31) 및 저항 재료층(23)과 에칭 제어층(22)의 부분은 저항기(32)를 형성한다. 달리 표현해서, 에칭 제어층(22) 및 저항 재료층(23)은 저항기(32)를 형성하기 위해 상호 작용한다.
더욱이, 제 3 전기적 접합 혹은 전극(33)은 제 2 세트의 비어들(27)의 제 1 비어에 형성되고 제 1 가열기 접합 영역(20)에 접합되며, 제 4 전기 접합 혹은 전극(34)은 제 2 세트의 비어들(27)의 제 2 비어에 형성되고 제 2 가열기 접합 영역(21)에 접합된다.
제 3 및 제 4 전기적 접합(33 및 34)과, 패턴 형성된 가열층(18)은 가열소자(35)를 형성한다. 전기적 접합(30, 31, 33 및 34) 재료로는 예를 들어, 알루미늄, 금, 구리 등이 될 수 있다. 전기적 접합을 형성하는 방법뿐만 아니라 에칭 제어층(22) 및 저항 재료층(23) 등의 층을 패터닝하는 방법은 본 분야에 숙련된 사람에게는 잘 인식되어 있다. 동일 소자에 대해 동일 도면 부호가 사용됨을 주목하자.
제 2 도는 가열소자(35) 및 저항기(32)를 포함하는 저항기 구조물(10)의 부분 단면도를 나타낸다. 특히, 제 1 부분 단면(37)은 가열층(18)의 일부를 나타내며 제 2 부분 단면(38)은 가열층(18)과 저항 재료층(23)간의 공간적 연관성을 나타낸다. 가열소자(35)는 제 1 접합(33)에서 제 2 접합(34)으로 연장된 장방형의 중앙 영역(15)을 가진 가열층(18)을 포함한다. 제 2 유전 재료층(19)은 가열층(18)을 덮는다.
제 2 도에 도시한 실시예에서, 저항기(32)는 각각 제 3 및 제 4 접합(33 및 34) 사이에 있다. 가열층(18)과 유사하게 에칭 제어층(22) 및 저항 재료층(23)은 제 1 접합(30)에서 제 2 접합으로 연장된 장방형의 중앙 영역을 갖는다. 또한, 제 2 부분 단면(38)은 저항기(32)의 에칭 제어층(22)이 제 2 유전체층(19)에 의해 가열소자의 가열층(18)으로부터 분리되어 있음을 나타내고 있다. 즉 절연층(19)의 일부는 저항기(32)와 가열소자(35) 사이에 끼워져 있다. 제 1 실시예에 있어서, 장방형의 저항기 중앙 영역(24)의 폭은 가열소자(35)의 장방형의 중앙 영역(15)의 폭보다 작다.
제 3 도는 본 발명의 제 2 실시예에 따른 저항기 구조물(40)의 부분 단면도를 나타낸다. 저항기 구조물(40)은 패턴형성된 가열층(18)을 갖는 가열소자(35), 제 2 유전 재료층(19; 도시하지 않음), 에칭 제어층(22; 도시하지 않음) 및 저항 재료층(23)을 포함한다. 제 2 및 제 3 유전 재료층(19 및 25) 각각은 본 발명의 제 2 실시예를 더 명료하게 설명하기 위해서 제 3 도의 부분 단면도에서 삭제하였음을 주의하자. 또한, 에칭 제어층(22)은 제 2 실시예에 존재하고 있지만, 제 2 저항 재료층(23) 밑에 있고 또한 저항 재료층(23)과 같은 패턴을 갖고 있기 때문에 부분 단면도에서 볼 수 없음을 주의하자. 패턴 형성된 가열층(18) 및 제 2 유전 재료층(19; 도시하지 않음)은 제 1 도 및 제 2 도를 참조로 기술되고 설명되는 바와 같다.
에칭 제어층(22) 및 저항 재료층(23)은 한쪽에서는 장방형의 접합 영역(43)이고(제 2 도에 기술된 패턴형성된 층(22 및 23)과 유사한), 다른 쪽에서는 장방형의 접합 영역(44)을 갖도록 페턴 형성된다. 그러나, 장방형의 중앙 영역(42)은 패턴 형성된 가열층(18)의 중앙 영역(43)에 수직이지만, 패턴 형성된 층(22 및 23)의 일부는 패턴 형성된 층(18)의 장방형의 중앙 영역(15)을 교차하고 제 2 유전 재료층(19; 도시하지 않음)에 의해 패턴 형성된 가열층(18)으로부터 분리된다.
전기적 접합(45 및 46)은 각각 장방형의 접합 영역(43 및 44)에 형성되며, 접합 영역(43 및 44)의 일부를 기술하기 위해 부분 단면으로 도시되어 있다. 본 발명에 숙련된 사람은 이해할 수 있는 바와 같이, 전기적 접합(45 및 46)은 제 3 유전 재료층(25)내의 비어(도시하지 않음)를 통해 확장된다. 덧붙여서, 전기적 접합(33 및 34)이 장방형의 접합영역(20 및 21)에 각각 형성되는데, 전기적 접합(33 및 34)은 제 2 세트의 비어(27; 제 2 도)를 통해 연장된다. 전기 접합(33 및 34)은 접합영역(20 및 21)의 일부를 각각 설명하기 위해 부분 단면으로 도시되어 있다. 패턴 형성된 층(22 및 23)과 함께 전기적 접합(45 및 46)은 저항기(47)를 형성하며, 패턴 형성된 가열층(18)과 함께 전기적 접합(33 및 34)은 가열 소자(35)를 형성한다. 따라서, 저항기(47) 및 가열소자(35)는 저항기 구조물(40)을 형성하기 위해 상호 작용한다.
제 4 도는 본 발명의 제 3 실시예에 따른 저항기 구조물(50)의 부분 단면도를 나타낸다. 저항기 구조물(50)은 패턴 형성된 가열층(18)을 갖는 가열소자(35) 및 에칭 제어층(22; 도시하지 않음)과 저항 재료층(23)을 갖는 저항기(57)를 포함한다. 제 2 및 제 3 유전 재료층(19 및 25) 각각은 본 발명의 제 3 실시예를 더 명료하게 설명하기 위해 제 4 도의 부분 단면도에서 삭제하였다. 더욱 알아두어야 할 것은 에칭 제어층(22)은 제 3 실시예에 있지만, 이것을 제 4 도의 부분 단면도에서 볼 수 없는 이유는 저항 재료층(23) 밑에 있고 저항 재료층(23)과 같은 패턴을 갖기 때문이다. 페턴 형성된 가열층(18) 및 제 2 유전 재료층(19; 도시하지 않음)은 제 1 도 내지 제 3 도를 참고로 기술되고 설명되는 바와 같다.
에칭 제어층(22) 및 저항 재료층(23)은 장방형 형태에서 중앙지역(51) 및 두 장방형 접합영역(52 및 53)을 갖도록 패턴 형성된다. 장방형 파형의 중앙 지역(51)의 단면은 패턴 형성된 가열층(18)을 가로지르는데, 장방형 파형의 중앙 지역(51)은 제 2 유전 재료층(19; 도시하지 않음)에 의해 패턴 형성된 가열층으로부터 분리된다.
전기적인 접합(55 및 56)은 각각 장방형의 접합영역(52 및 53)상에 형성되며, 접합 영역(52 및 53)의 일부를 설명하기 위해 부분 단면으로 도시되어 있다. 본 분야에 숙련된 사람은 잘 알고 있는 바와 같이, 전기적 접합(55 및 56)은 제 3 의 유전 재료층(25)내의 비어들(도시하지 않음)을 통해 연장된다. 덧붙여서, 전기적 접합(33 및 34)은 각각 장방형의 접합영역(20 및 21)에 각각 형성되는데, 전기적 접합(33 및 34)은 제 2 세트의 비어들(제 1 도; 27)을 통해 연장된다. 전기적 접합(33 및 34)은 각각 접합 영역(20 및 21)의 일부를 설명하기 위해 부분 단면으로 도시되어 있다. 전기적 접합(55 및 56)은 패턴 형성된 층(22 및 23)과 결합하여 저항기(57)를 형성하며, 패턴형성된 가열층(18)과 함께 전기적 접합(33 및 34)은 가열소자(35)를 형성한다. 따라서, 저항기(57) 및 가열 소자(35)는 저항기 구조물(50)을 형성하기 위해 상호 작용한다.
제 5 도는 본 발명에 따라 저항기의 저항값을 설정하기 위한 방법의 순서도(60)를 나타낸다. 본 발명의 방법에 있어서, 패턴 형성된 에칭 제어층(22) 및 저항 재료의 패턴 형성된 층(제 1-4 도; 23)은 저항기(32, 47 및 57)의 저항값을 설정하기 위해 열적으로 어닐링(annealed)된다. 달리 말해서, 에칭 제어층(22)및 저항 재료층(23)을 어닐링하면, 저항 재료층(23) 및 에칭 제어층(22)의 재료의 저항값이 변화된다. 저항기(32, 47 및 57)를 어닐링하기 위한 열은 가열소자(35)로부터 분산된다. 설명을 간단히 하기 위해서, 저항기 구조물(10, 40 및 50) 및 이들 각각의 저항기(32, 47 및 57)는 저항기(32)를 가진 저항기 구조물(10)로 언급된다. 달리 말해서, 저항기 구조물(10) 및 저항기(32)에 대한 참조는 임의의 저항기 구조물(10, 40, 50) 및 그 각각의 저항기(32, 47 및 57)를 의미하도록 취해질 것이며, 다른 실시예는 청구범위의 확대된 범위에 포함된다.
제 1 단계(61)에서, 저항기 구조물(10)를 제공하고 있다. 제공된 특별한 저항기 구조물은 저항기의 소정의 최종 저항값에 따른다. 예를 들어, 보다 큰 그로스 저항값은 저항기 구조물(10)의 저항기(57)보다는 저항기 구조물(50)의 저항기(32)로부터 구해진다. 달리 말해서, 에칭 제어층(22) 및 저항 재료층(23)은 그로스 혹은 코오스(gross or coarse) 저항값들을 갖는 저항기들을 제공하기 위해 패턴 형성된다.
저항기(32)는 순서도(60)의 단계(62)로 지시하는 바와 같이 가열소자(35)를 통해 전류를 펄싱(pulsing)해서 트리밍시킨다. 가열소자(35)를 통과하는 전류의 흐름은 가열의 형테로서 전력의 분산을 초래한다. 열은 가열소자(35)에서 저항기(32)로 흐르고 저항기 재료, 즉, 패턴형성된 에칭 제어층(22) 및 패턴형성된 저항 재료층(23)을 어닐링한다. 달리 표현해서, 층(22 및 23)들의 저항값은 가열 소자(35)를 통해 전류를 인가해서 조정하는데, 이 가열소자는 저항기(32)들, 즉 층(22 및 23)의 저항률을 어닐링하거나 조정하는 열을 발생한다
어닐링 곡선(70: 제 6 도에 도시함)은 어닐링 온도와 텅스텐 규화물의 시트 저항값과의 관계를 기술하고 있다. 텅스텐 규화물 저항기에 대한 어닐링 곡선(70)은 적어도 대략 500℃의 온도에서 어닐링되는 저항기(32)에 바람직하다는 것을 알 수 있다. 따라서, 가열소자(35)는 적어도 대략 500℃의 온도를 발생할 수 있어야 한다. 가열소자(35)에 의해 분산된 열은 텅스텐 규화물의 결정 구조물 6각형 구조에서 4각형 구조로 변경시켜 텅스텐 규화물의 도전율을 증가시킨다. 즉, 텅스텐 규화물 저항기의 저항률이 감소된다.
가열 소자(35)를 통과하는 전류의 펄싱과 함께, 저항기 트리밍 변수는 소자(63)에 의해 지시된 바와 같이 모니터링된다. 저항기 트리밍 변수는 저항기(32)의 값의 지시를 제공하며 저항기(32)의 저항값과, 저항기(32)의 제 1 접합(30) 및 제 2 접합(3)간의 전압값과, 가열 소자(35)에 의해 발생된 열과, 저항기(32)에 도달하는 온도 및 이의 결합들을 측정치가 될 수 있다. 다른 적합한 저항기의 트리밍 변수들은 집적된 장치의 출력 전압과, 연산 증폭기의 오프셋 전압과, 압력 센서의 스팬(즉 압력의 변화에 대한 출력 전압의 변화율)등을 포함한다. 전류 펄스들은 저항기 트리밍 변수의 값에 따라 변조된다. 저항기 트리밍 변수가 요구된 값에 도달할 때, 저항기 트리밍 과정은 가열소자(35)를 통해 전류 펄스들을 종결시키므로서 완료되며, 따라서 가열소자(35)는 도면 부호 (64)로 나타낸 바와 같이 열을 발생하지 못하게 된다.
가열소자를 통과하는 전류를 펄싱하고(62), 저항기 트리밍 변수를 모니터하고 저항기 트리밍을 변조(즉, 전류펄스를 변조)하며(63), 저항기 트리밍을종결(64)하는 단계들은 수동적으로 또는 마이크로프로세서의 도움으로 수행될 수 있다. 마이크로프로세서의 이용은 속도의 장점과 매우 정확한 트리밍 제어를 제공한다. 예컨대, 마이크로프로세서는 트리밍 저항 변수의 값과 저항기(32)의 요구된 저항값의 차이가 제 1 선정 값을 초과했을 때 큰 전류 펄스폭을 갖는 전류 펄스들을 제공하도록 프로그램될 수 있다. 그 차이값이 제 1 선정값보다 작거나 동일할 때, 마이크로프로세서는 제 2 선정값을 결정하고 저항값의 더욱 세밀한 조정을 허용하기 위해 전류 펄스폭을 변화시킨다. 달리 표현해서, 마이크로프로세서는 펄스폭들을 변화시켜 저항기(32)의 트리밍을 늦추고, 저항값의 정확한 제어를 가능케 한다. 저항 트리밍 변수의 값과 요구된 저항기(32) 저항값이 제 2 선정값보다 작거나 거의 동일하게 될 때, 마이크로프로세서는 제 3 선정값을 결정하고 전류 펄스폭과 진폭을 변화시켜서, 저항값의 훨씬 더 정확한 조정을 가능케한다. 이러한 반복 과정은 저항 트리밍 값이 희망하는 한계 내에 있을 때까지는 계속된다.
저항기 구조물과 저항기를 트리밍하는 방법이 제공되고 있음을 이제 이해하여야 한다. 저항기 구조물은 가열소자 및 저항기를 포함하는데, 이 가열소자는 저항기로부터 이격되어 있으며 전기적으로 분리되어 있다. 저항기는 패턴 형성된 에칭 제어층과 패턴 형성된 저항 재료층을 포함한다. 패턴 형성된 층들은 코스(coarse)값을 가진 저항기를 제공한다.
저항기는 열적 어닐링에 의해 트리밍된다. 저항기가 트리밍될 수 있는 범위는 어닐링되는 저항기의 부분 영역에 의해 제어된다. 달리 말해서, 저항기는 가열 소자 상의 저항기의 영역의 퍼센트를 증가시키므로서 더 큰 저항값의 범위를 통해서 트리밍할 수 있다. 따라서, 저항기는 제 2 도전재료의 공간적 관계로 제 1 도 전 재료의 선정된 퍼센트를 갖도록 패턴 형성되는데, 이 공간적 관계는 제 1 도 내지 제 4 도에서 가열소자 상의 저항기로 도시되어 있다. 그러나, 알아두어야 할 것은 저항기가 가열소자의 밑에, 옆에 혹은 다른 근접한 곳에 있음을 나타내도록 이 공간적 관계를 취할 수 있다는 것이다.
전류 펄스들은 가열 소자를 통해 전송되어 저항기로 진행시키고 어닐링하도록 하기 위한 열의 발생을 초래한다. 달리 표현해서, 가열 소자를 통해 인가된 전류는 저항기를 가열하므로서, 저항 재료층 및 에칭 제어층의 저항 값을 조정하여, 저항기의 저항률을 조정한다. 전류 펄스들은 피드백 루프에 따라 변조되어서, 저항기의 소정값에 따라 약간의 열을 발생시킨다.
본 분야에 숙련된 사람에게는 다른 수정 및 변경이 있음을 분명히 인식할 것이다. 예를 들어, 에칭 제어층, 및 저항 재료층, 가열층에 대한 다른 패턴들은 다른 저항기 값들을 제공하도록 사용될 수 있다. 본 발명은 그 범위 내에서 이러한 모든 변경과 수정을 포괄한다.
제 1 도는 본 발명의 제 1 실시예에 따른 제 2 도의 절취선(1-1)을 따라 크게 확대한 단면도.
제 2 도는 본 발명의 제 1 실시예에 따른 저항기 구조물의 부분 단면도.
제 3 도는 본 발명의 제 2 실시예에 따른 일부 저항기 구조물의 부분 단면도.
제 4 도는 본 발명의 제 3 실시예에 따른 일부 저항기 구조물의 부분 단면도.
제 5 도는 본 발명에 따른 저항기를 트리밍(trimming)하는 방법의 순서도.
제 6 도는 어닐링 온도(anneal temperature)당 저항률의 곡선도.
* 도면의 주요부분에 대한 부호의 설명 *
18 : 가열층 19 : 유전체층
22 : 에칭 제어층 23 : 저항 재료층
Claims (5)
- 저항기의 저항값을 설정하는 방법에 있어서,주표면을 갖는 기판을 제공하는 단계와;상기 주표면 상에 가열소자를 형성하는 단계와;상기 가열소자 상에 절연층을 형성하는 단계와;상기 절연층 상에 상기 저항기를 형성하는 단계로서, 상기 절연층의 일부가 저항기와 상기 가열소자 사이에 끼워지는, 상기 저항 형성 단계와;상기 가열소자를 통과하여 흐르는 전류를 제공하는 단계로서, 열이 상기 가열소자를 통과하여 흐르는 상기 전류에 응답하여 발생되는, 상기 전류 제공 단계와;상기 가열소자를 통과하여 흐르는 상기 전류에 의해 발생된 상기 열을 이용하여 상기 저항기의 저항값을 설정하기 위해 상기 저항기를 어릴링하는 단계로서, 상기 저항기의 저항값은 상기 열을 제거한 후 설정되어 유지되는, 상기 어릴링 단계를 포함하는, 저항기의 저항값 설정 방법.
- 제 1항에 있어서,상기 저항기를 어닐링하는 상기 단계는 상기 가열소자를 통해 전류 펄스를 인가하는 단계를 포함하는, 저항기의 저항값 설정 방법.
- 제 2 항에 있어서,상기 전류 펄스를 인가하는 단계는상기 가열소자를 통해 적어도 하나의 전류 펄스를 전송하는 단계; 및상기 저항기의 제 1 접합과 제 2 접합 사이의 전압 값을 모니터링하는 단계를 포함하는, 저항기의 저항값 설정 방법.
- 저항기의 저항값을 조정하는 방법에 있어서,도전층을 제공하는 단계와;상기 도전층 상에 절연 재료층을 형성하는 단계와;상기 절연 재료층 상에 에칭 제어층을 형성하는 단계와;상기 에칭 제어층 상에 저항 재료층을 형성하는 단계로서, 상기 에칭 제어층 및 상기 저항 재료층은 상기 저항기를 형성하기 위해 상호작용하는, 상기 저항 재료층 형성 단계와;상기 저항 재료층에 전기적 접촉을 형성하는 단계와;상기 도전층을 통과하여 흐르는 전류를 제공하는 단계로서, 열이 상기 도전층을 통해 흐르는 상기 전류에 응답하여 발생되는, 상기 전류 제공 단계와;상기 도전층을 통해 흐르는 상기 전류에 의해 발생된 상기 열을 이용하여 상기 저항기의 저항값을 조정하기 위해 적어도 상기 저항 재료층을 어릴링하는 단계로서, 상기 저항기의 저항값은 상기 열을 제거한 후 조정되어 유지되는, 상기 어릴링 단계를 포함하는, 저항기의 저항값 조정 방법.
- 집적 회로 저항기 구조에 있어서,제 1 및 제 2 단자들 및 저항률(resistivity)을 갖는 제 1 도전 재료와;제 1 및 제 2 단자들을 제 2 도전 재료와;상기 제 1 도전 재료 및 제 2 도전 재료를 전기적으로 절연하고 그들 사이에 퇴적된 절연 재료로서, 상기 제 1 도전 재료는 에칭 제어층과 저항 재료층을 포함하고, 상기 에칭 제어층은 상기 절연 재료 상에 퇴적되고, 상기 저항 재료층은 상기 에칭 제어층 상에 퇴적되며, 상기 제 2 도전 재료를 통해 인가된 전류는 제 1 도전 재료를 가열시켜 상기 제 1 도전 재료의 저항률을 조정하는, 상기 절연 재료를 포함하는, 집적 회로 저항기의 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/128,282 US5466484A (en) | 1993-09-29 | 1993-09-29 | Resistor structure and method of setting a resistance value |
| US128.282 | 1993-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950010011A KR950010011A (ko) | 1995-04-26 |
| KR100335019B1 true KR100335019B1 (ko) | 2002-11-27 |
Family
ID=22434549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940024430A KR100335019B1 (ko) | 1993-09-29 | 1994-09-28 | 저항기 구조물 및 저항값 설정 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5466484A (ko) |
| JP (1) | JP3531983B2 (ko) |
| KR (1) | KR100335019B1 (ko) |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19580604T1 (de) * | 1994-06-09 | 1997-05-07 | Chipscale Inc | Widerstandsfabrikation |
| JPH086412A (ja) * | 1994-06-20 | 1996-01-12 | Canon Inc | 加熱装置および画像形成装置 |
| KR0157345B1 (ko) * | 1995-06-30 | 1998-12-01 | 김광호 | 반도체 메모리 소자의 전기 휴즈셀 |
| US5679275A (en) * | 1995-07-03 | 1997-10-21 | Motorola, Inc. | Circuit and method of modifying characteristics of a utilization circuit |
| DE19540140B4 (de) * | 1995-10-27 | 2006-08-24 | Coherent Lübeck GmbH | Substrat, Modul und Verfahren zum Befestigen von Komponenten des Moduls auf dem Substrat |
| US6023091A (en) * | 1995-11-30 | 2000-02-08 | Motorola, Inc. | Semiconductor heater and method for making |
| US5951893A (en) * | 1995-12-05 | 1999-09-14 | Motorola, Inc. | Integrated circuit pad structure with high temperature heating element and method therefor |
| JP3107032B2 (ja) * | 1998-03-09 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| FI981032A (fi) * | 1998-05-08 | 1999-11-09 | Nokia Networks Oy | Lämmitysmenetelmä ja piirilevy |
| US6339604B1 (en) | 1998-06-12 | 2002-01-15 | General Scanning, Inc. | Pulse control in laser systems |
| US6291306B1 (en) * | 1999-07-19 | 2001-09-18 | Taiwan Semiconductor Manufacturing Company | Method of improving the voltage coefficient of resistance of high polysilicon resistors |
| DE19961180C2 (de) * | 1999-12-18 | 2002-02-28 | Daimler Chrysler Ag | Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren |
| US6660664B1 (en) | 2000-03-31 | 2003-12-09 | International Business Machines Corp. | Structure and method for formation of a blocked silicide resistor |
| US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
| US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| JP3929705B2 (ja) * | 2001-02-05 | 2007-06-13 | ユーディナデバイス株式会社 | 半導体装置及びチップキャリア |
| US6815229B1 (en) * | 2001-03-12 | 2004-11-09 | Advanced Micro Devices, Inc. | In situ monitoring of sheet resistivity of silicides during rapid thermal annealing using electrical methods |
| US7422972B2 (en) * | 2001-09-07 | 2008-09-09 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| EP1876608A3 (en) * | 2001-09-10 | 2008-04-16 | Microbridge Technologies Inc. | Method for effective trimming of resistors using pulsed heating |
| CA2459902A1 (en) * | 2001-09-10 | 2003-03-20 | Microbridge Technologies Inc. | Method for trimming resistors |
| US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
| WO2004097859A2 (en) * | 2003-03-20 | 2004-11-11 | Microbridge Technologies Inc. | Bidirectional thermal trimming of electrical resistance |
| US7106120B1 (en) | 2003-07-22 | 2006-09-12 | Sharp Laboratories Of America, Inc. | PCMO resistor trimmer |
| US6960744B2 (en) * | 2003-08-04 | 2005-11-01 | International Business Machines Corporation | Electrically tunable on-chip resistor |
| JP2005159120A (ja) * | 2003-11-27 | 2005-06-16 | Disco Abrasive Syst Ltd | チップ抵抗器の製造方法 |
| US7239006B2 (en) * | 2004-04-14 | 2007-07-03 | International Business Machines Corporation | Resistor tuning |
| WO2005109973A1 (en) * | 2004-05-06 | 2005-11-17 | Microbridge Technologies Inc, | Trimming of embedded passive components using pulsed heating |
| US7084691B2 (en) * | 2004-07-21 | 2006-08-01 | Sharp Laboratories Of America, Inc. | Mono-polarity switchable PCMO resistor trimmer |
| JP2008513981A (ja) * | 2004-09-21 | 2008-05-01 | マイクロブリッジ テクノロジーズ インコーポレイテッド | 抵抗の温度係数のトリミング誘起シフトに対する補償 |
| US7714694B2 (en) * | 2004-09-21 | 2010-05-11 | Microbridge Technologies Canada, Inc. | Compensating for linear and non-linear trimming-induced shift of temperature coefficient of resistance |
| US20060066335A1 (en) * | 2004-09-28 | 2006-03-30 | Kang Seung H | Semiconductor test device with heating circuit |
| GB2419505A (en) * | 2004-10-23 | 2006-04-26 | 2D Heat Ltd | Adjusting the resistance of an electric heating element by DC pulsing a flame sprayed metal/metal oxide matrix |
| US7323761B2 (en) * | 2004-11-12 | 2008-01-29 | International Business Machines Corporation | Antifuse structure having an integrated heating element |
| US7064414B2 (en) * | 2004-11-12 | 2006-06-20 | International Business Machines Corporation | Heater for annealing trapped charge in a semiconductor device |
| WO2006097864A1 (en) * | 2005-03-17 | 2006-09-21 | Koninklijke Philips Electronics, N.V. | Minimum energy shim coils for magnetic resonance |
| JP4701034B2 (ja) * | 2005-08-02 | 2011-06-15 | パナソニック株式会社 | 半導体装置 |
| US7855432B2 (en) * | 2005-09-30 | 2010-12-21 | Texas Instruments Incorporated | Integrated thermal characterization and trim of polysilicon resistive elements |
| US7633373B1 (en) * | 2005-12-19 | 2009-12-15 | National Semiconductor Corporation | Thin film resistor and method of forming the resistor on spaced-apart conductive pads |
| WO2007085095A1 (en) * | 2006-01-30 | 2007-08-02 | Microbridge Technologies Inc. | Power-measured pulses for thermal trimming |
| JP5005241B2 (ja) * | 2006-03-23 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN101427328A (zh) * | 2006-03-23 | 2009-05-06 | 微桥科技有限公司 | 对线性和非线性微调引起的电阻温度系数偏移的补偿 |
| US7484886B2 (en) * | 2006-05-03 | 2009-02-03 | International Business Machines Corporation | Bolometric on-chip temperature sensor |
| US7393701B2 (en) * | 2006-12-05 | 2008-07-01 | International Business Machines Corporation | Method of adjusting buried resistor resistance |
| US8111128B2 (en) * | 2007-02-06 | 2012-02-07 | Sensortechnics GmbH | Multi-structure thermally trimmable resistors |
| US8389967B2 (en) * | 2007-10-18 | 2013-03-05 | International Business Machines Corporation | Programmable via devices |
| US8004060B2 (en) * | 2007-11-29 | 2011-08-23 | International Business Machines Corporation | Metal gate compatible electrical antifuse |
| WO2009111890A1 (en) * | 2008-03-14 | 2009-09-17 | Microbridge Technologies Inc. | A method of stabilizing thermal resistors |
| US8258916B2 (en) * | 2008-07-02 | 2012-09-04 | Nxp B.V. | Meander resistor |
| US8786396B2 (en) * | 2008-09-17 | 2014-07-22 | Stmicroelectronics Pte. Ltd. | Heater design for heat-trimmed thin film resistors |
| US8558654B2 (en) * | 2008-09-17 | 2013-10-15 | Stmicroelectronics (Grenoble 2) Sas | Vialess integration for dual thin films—thin film resistor and heater |
| US8242876B2 (en) * | 2008-09-17 | 2012-08-14 | Stmicroelectronics, Inc. | Dual thin film precision resistance trimming |
| DE102008059504B4 (de) * | 2008-11-28 | 2018-02-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen |
| US7804154B2 (en) * | 2008-12-11 | 2010-09-28 | United Microelectronics Corp. | Semiconductor device structure and fabricating method thereof |
| US8193603B2 (en) * | 2010-05-28 | 2012-06-05 | Texas Instruments Incorporated | Semiconductor structure and method of forming the semiconductor structure that provides two individual resistors or a capacitor |
| IT1402165B1 (it) | 2010-06-30 | 2013-08-28 | St Microelectronics Srl | Resistore ad elevata precisione e relativo metodo di calibratura |
| US8659085B2 (en) | 2010-08-24 | 2014-02-25 | Stmicroelectronics Pte Ltd. | Lateral connection for a via-less thin film resistor |
| US8927909B2 (en) | 2010-10-11 | 2015-01-06 | Stmicroelectronics, Inc. | Closed loop temperature controlled circuit to improve device stability |
| US8441335B2 (en) | 2010-10-21 | 2013-05-14 | Analog Devices, Inc. | Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors |
| US8455768B2 (en) * | 2010-11-15 | 2013-06-04 | International Business Machines Corporation | Back-end-of-line planar resistor |
| US8809861B2 (en) | 2010-12-29 | 2014-08-19 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
| US9159413B2 (en) * | 2010-12-29 | 2015-10-13 | Stmicroelectronics Pte Ltd. | Thermo programmable resistor based ROM |
| US8356514B2 (en) | 2011-01-13 | 2013-01-22 | Honeywell International Inc. | Sensor with improved thermal stability |
| US8526214B2 (en) | 2011-11-15 | 2013-09-03 | Stmicroelectronics Pte Ltd. | Resistor thin film MTP memory |
| US8723637B2 (en) | 2012-04-10 | 2014-05-13 | Analog Devices, Inc. | Method for altering electrical and thermal properties of resistive materials |
| ITTO20120553A1 (it) | 2012-06-22 | 2013-12-23 | St Microelectronics Srl | Dispositivo a resistore calibrabile elettricamente e relativo metodo di calibrazione |
| US9963777B2 (en) | 2012-10-08 | 2018-05-08 | Analog Devices, Inc. | Methods of forming a thin film resistor |
| KR102224850B1 (ko) * | 2013-10-07 | 2021-03-08 | 삼성전자주식회사 | 온도측정용 전극을 구비하는 반도체 소자 |
| US10096609B2 (en) * | 2015-02-16 | 2018-10-09 | Globalfoundries Inc. | Modified tungsten silicon |
| WO2017074409A1 (en) * | 2015-10-30 | 2017-05-04 | Hewlett Packard Development Company, L. P. | Electrically-functional optical target |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US9899466B2 (en) * | 2015-12-18 | 2018-02-20 | Texas Instruments Incorporated | Head resistance buffer |
| US9400511B1 (en) | 2016-01-07 | 2016-07-26 | International Business Machines Corporation | Methods and control systems of resistance adjustment of resistors |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| CN111982323B (zh) * | 2019-05-24 | 2021-12-14 | 中国科学院上海微系统与信息技术研究所 | 热电堆型高温热流传感器及其制备方法 |
| GB2610886B (en) * | 2019-08-21 | 2023-09-13 | Pragmatic Printing Ltd | Resistor geometry |
| US11233117B2 (en) | 2019-10-31 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring structure for film resistor |
| GB2616734B (en) * | 2022-03-16 | 2024-06-05 | Nokia Solutions & Networks Oy | Resistive device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2662957A (en) * | 1949-10-29 | 1953-12-15 | Eisler Paul | Electrical resistor or semiconductor |
| NL263391A (ko) * | 1960-06-21 | |||
| US3520051A (en) * | 1967-05-01 | 1970-07-14 | Rca Corp | Stabilization of thin film transistors |
| US3621446A (en) * | 1969-02-17 | 1971-11-16 | Bell Telephone Labor Inc | Thermal relay |
| US4009482A (en) * | 1973-09-26 | 1977-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor thermally sensitive switch structure |
| FR2354617A1 (fr) * | 1976-06-08 | 1978-01-06 | Electro Resistance | Procede pour la fabrication de resistances electriques a partir de feuilles ou de films metalliques et resistances obtenues |
| JPS5376671A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| US4356379A (en) * | 1978-01-13 | 1982-10-26 | Burr-Brown Research Corporation | Integrated heating element and method for thermal testing and compensation of integrated circuits |
| US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
| US4760369A (en) * | 1985-08-23 | 1988-07-26 | Texas Instruments Incorporated | Thin film resistor and method |
| US4982221A (en) * | 1986-03-18 | 1991-01-01 | Minolta Camera Kabushiki Kaisha | Display system for a camera |
| US4808009A (en) * | 1986-06-05 | 1989-02-28 | Rosemount, Inc. | Integrated semiconductor resistance temperature sensor and resistive heater |
| US5112761A (en) * | 1990-01-10 | 1992-05-12 | Microunity Systems Engineering | Bicmos process utilizing planarization technique |
| US5110758A (en) * | 1991-06-03 | 1992-05-05 | Motorola, Inc. | Method of heat augmented resistor trimming |
| US5233327A (en) * | 1991-07-01 | 1993-08-03 | International Business Machines Corporation | Active resistor trimming by differential annealing |
| US5324960A (en) * | 1993-01-19 | 1994-06-28 | Motorola, Inc. | Dual-transistor structure and method of formation |
-
1993
- 1993-09-29 US US08/128,282 patent/US5466484A/en not_active Expired - Lifetime
-
1994
- 1994-09-28 JP JP25727394A patent/JP3531983B2/ja not_active Expired - Lifetime
- 1994-09-28 KR KR1019940024430A patent/KR100335019B1/ko not_active IP Right Cessation
-
1995
- 1995-11-02 US US08/552,278 patent/US5635893A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5635893A (en) | 1997-06-03 |
| JP3531983B2 (ja) | 2004-05-31 |
| KR950010011A (ko) | 1995-04-26 |
| US5466484A (en) | 1995-11-14 |
| JPH07153610A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100335019B1 (ko) | 저항기 구조물 및 저항값 설정 방법 | |
| US7119656B2 (en) | Method for trimming resistors | |
| US5679275A (en) | Circuit and method of modifying characteristics of a utilization circuit | |
| KR920003467B1 (ko) | 트리밍소자와 그 전기단락방법 | |
| US6960744B2 (en) | Electrically tunable on-chip resistor | |
| JPS62500623A (ja) | 金属移動による抵抗トリミングの方法 | |
| US5110758A (en) | Method of heat augmented resistor trimming | |
| US6489881B1 (en) | High current sense resistor and process for its manufacture | |
| US4707909A (en) | Manufacture of trimmable high value polycrystalline silicon resistors | |
| US6960979B2 (en) | Low temperature coefficient resistor | |
| US3497773A (en) | Passive circuit elements | |
| US9230720B2 (en) | Electrically trimmable resistor device and trimming method thereof | |
| EP1489632A2 (en) | Adjustable resistor | |
| US20060202304A1 (en) | Integrated circuit with temperature-controlled component | |
| JP3294401B2 (ja) | 半導体装置 | |
| JPH0746716B2 (ja) | 注入された抵抗器の製作方法および半導体抵抗器 | |
| US6645803B1 (en) | Method for modifying the doping level of a silicon layer | |
| US6291873B1 (en) | Semiconductor device having a resistive element connected to a transistor and substrate | |
| EP1876608A2 (en) | Method for effective trimming of resistors using pulsed heating | |
| JPH05243499A (ja) | 半導体集積回路およびその製造方法 | |
| JP2867981B2 (ja) | 半導体装置 | |
| JP2002170932A (ja) | アルミ配線体及び抵抗値制御方法 | |
| JPH01135059A (ja) | 半導体装置の製造方法 | |
| JPH09232117A (ja) | 半導体装置 | |
| JPS63278361A (ja) | 半導体装置と半導体装置の抵抗トリミング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130408 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140407 Year of fee payment: 13 |
|
| EXPY | Expiration of term |