KR100326102B1 - 플라즈마디스플레이패널및그제조방법 - Google Patents

플라즈마디스플레이패널및그제조방법 Download PDF

Info

Publication number
KR100326102B1
KR100326102B1 KR1019970070570A KR19970070570A KR100326102B1 KR 100326102 B1 KR100326102 B1 KR 100326102B1 KR 1019970070570 A KR1019970070570 A KR 1019970070570A KR 19970070570 A KR19970070570 A KR 19970070570A KR 100326102 B1 KR100326102 B1 KR 100326102B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
dielectric layer
indium oxide
electrode
main component
Prior art date
Application number
KR1019970070570A
Other languages
English (en)
Other versions
KR19980070181A (ko
Inventor
노리유끼 아와지
게이이찌 베쓰이
신지 타다끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR19980070181A publication Critical patent/KR19980070181A/ko
Application granted granted Critical
Publication of KR100326102B1 publication Critical patent/KR100326102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은, 투명 전극의 도전성이 고온 프로세스에 의해 저하되는 것을 방지하는 것을 목적으로 한다.
본 발명은, 방전 공간을 통하여 대향하는 한 쌍의 기판 중의 적어도 한쪽 기판 위에, 투명 전극과 그를 덮는 유전체층을 구비한 플라즈마 디스플레이 패널에 있어서, 투명 전극(11)의 주성분이 유전체층(14)에 함유되는 것을 특징으로 한다. 구체적으로는, 투명 전극이 산화 인듐을 주성분으로 하는 ITO인 경우, 유전체층에 산화 인듐이 함유된다. 유전체층(14)내에 투명 전극의 주성분이 함유됨으로써, 그 후의 고온 프로세스에 의해서도 투명 전극의 도전성은 상실되지 않는다.

Description

플라즈마 디스플레이 패널 및 그 제조 방법
본 발명은, 플라즈마 디스플레이 패널 및 그 제조 방법에 관한 것으로서, 특히, 투명 전극을 피복하는 유전체층에 관한 것이다.
플라즈마 디스플레이 패널(이하, 간단하게 PDP라 칭함)은, 대화면 풀 컬러(full color) 표시장치로서 주목되고 있다. 특히, 3전극 면방전형 AC형 PDP는, 표시측 기판 위에 면방전을 발생하는 복수의 표시 전극쌍을 형성하고, 배면측 기판 위에 그 표시 전극쌍과 직교하는 어드레스 전극과 그를 피복하는 형광체층을 형성한다. 그리고, PDP의 구동은, 표시 전극쌍에 대전압을 인가하여 리셋하고, 표시 전극쌍의 한쪽 전극과 어드레스 전극 사이에서 방전하고, 그 방전으로 발생한 벽전하를 이용하여 표시 전극쌍 사이에 유지 전압을 인가하여 유지 방전을 발생시키는 것을 기본으로 한다.
그리고, 그 유지 방전으로 발생한 플라즈마에 의해 형광체층이, 예를 들어 RGB(적, 녹, 청)의 형광색을 발하여 풀 컬러 표시가 행해진다. 따라서, 표시측 기판 위에 형성되는 표시 전극쌍은 투명 전극 재료가 이용된다.
이 투명 전극 재료는 예를 들어, 전형적으로는 ITO(산화 인듐(In2O3)과 산화 주석(SnO2)의 혼합물)로 구성되는 반도체이고, 그 도전율은 금속 등에 비하여 낮다. 그 때문에, 그 도전성을 높이기 위해 투명 전극 위에 가는 금속 도전층을 부가한다.
그러나, 투명 전극을 피복하는 유전체층은, 통상, 기판 위에 유전체 페이스트층을 형성하고 고온으로 소성하여 형성한다. 이 고온 소성공정 또는 그 후 동작시의 고온에 의해, 투명 전극의 저항이 상승하는 문제가 있다. 투명 전극의 저항 상승은, 특히 투명 전극쌍 사이에서의 유지 방전 전압을 상승시켜 PDP의 구동이 곤란하게 되는 경우가 있다.
이러한 투명 전극쌍의 저항값의 상승 이유는, 반드시 확실한 것은 아니지만, 투명 전극과 그에 접하여 피복하는 유전체층이 고온 상태에서 서로 반응하여 투명 전극의 도전성에 기여하고 있는 주성분이 유전체층 내에 함유되어 버리는 것이 원인으로 추정된다.
그래서, 본 발명의 목적은, 상기 문제점을 감안하여, 투명 전극의 저항이 상승하는 것을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 투명 전극의 저항을 낮게 함으로써, 유지 방전 전압을 낮게 억제하는 플라즈마 디스플레이 패널 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시 형태의 PDP의 분해 사시도.
도 2는 PDP의 단면도.
도 3은 3전극 면방전형 PDP의 X, Y 전극과 어드레스 전극의 관계를 나타내는 패널의 평면도.
도 4는 구체적인 PDP의 구동 방법을 설명하기 위한 전극 인가 전압 파형도.
도 5는 산화 인듐을 유전체층에 함유시킬 때의, ITO로 이루어진 투명 전극의 저항값의 상승률과 온도의 관계를 나타낸 그래프.
도 6은 유전체층에 산화 인듐 입자를 혼입한 때의 유전체층의 표면 저항률의 변화를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 기판
11 : 투명 전극
14 : 유전체층
20 : 제2 기판
A : 어드레스 전극
상기 목적을 달성하기 위하여, 본 발명은, 방전 공간을 통하여 대향하는 한 쌍의 기판 내의 적어도 한쪽 기판 위에, 투명 전극과 그를 덮는 유전체층을 구비하는 플라즈마 디스플레이 패널에 있어서, 상기 투명 전극의 주성분이 상기 유전체층에 함유되는 것을 특징으로 한다.
또한, 다른 발명에서는, 상기 투명 전극이 산화 인듐을 주성분으로 하고, 상기 유전체층에 산화 인듐이 함유되는 것을 특징으로 한다. 유전체층 내에 투명 전극의 주성분을 함유시킴으로써, 고온 프로세스를 거치더라도 투명 전극 내에 유전체 물질이 확산되어 도전율이 저하시키는 것이 방지되는 것으로 생각된다.
(발명의 실시 형태)
이하, 본 발명의 실시 형태의 예에 대해서 도면에 따라 설명한다. 그러나, 이러한 실시 형태예가 본 발명의 기술적 범위를 한정하는 것은 아니다.
도 1은, 본 발명의 실시 형태의 3전극 면방전형 AC형 PDP의 분해 사시도이다. 또한, 도 2는, 그 PDP의 단면도이다. 양 도면을 참조하여 그 구조에 대해서 설명한다. 이 예에서는, 표시측 유리 기판(10)의 방향(도 2에 나타낸 방향)으로 표시광이 나오게 된다. 참조 번호 20은 배면측 유리 기판이다. 표시측 유리 기판(10) 위에는, 투명 전극(11)과 그 위(도면에서는 아래)에 형성된 도전성이 높은 버스 전극(12)으로 되는 X 전극(13X)과 Y 전극(13Y)이 형성되고, 그들 전극쌍은 유전체층(14)과 MgO로 이루어진 보호층(15)으로 덮여 있다. 버스 전극(12)은, 투명 전극(11)의 도전성을 보충하기 위해, X 전극과 Y 전극의 반대측 단부에 따라 설치되어 있다.
이 버스 전극(12)은 예를 들어, 크롬·구리·크롬의 3층 구조의 금속 전극이다. 또한, 투명 전극(11)은, 통상 ITO(Indium Tin Oxide; 산화 인듐(In2O3)과 산화주석(SnO3)의 혼합물)로 구성되고, 충분한 도전성을 확보하기 위하여, 상기 버스 전극(12)이 부가된다. 또한, 유전체층(14)은, 통상 산화 납을 주성분으로 한 저융점 유리 재료로 형성되고, 보다 구체적으로는 PbO-SiO2-B2O3-ZnO계 또는 PbO-SiO2-B2O3-ZnO-BaO계의 유리이다.
배면 유리 기판(20) 위에는, 예를 들어 실리콘 산화막으로 된 하지(下地) 패시베이션(passivation)막(21) 위에, 스트라이프(stripe) 형태의 어드레스 전극(A1, A2, A3)이 설치되고, 유전체층(22)으로 덮여 있다. 또한, 어드레스 전극(A)이, 그에 인접하도록 형성된 스트라이프 형태의 격벽(rib: 리브)(23) 사이에 형성되어 있다. 이 격벽(23)은, 어드레스 방전시 인접 셀로의 영향을 차단하는 기능과 광의 크로스 토크(cross talk)를 방지하는 기능의 두 기능을 갖는다. 인접하는 리브(23)마다 적, 녹, 청의 형광체(24R, 24G, 24B)가 어드레스 전극 위 및 리브 벽면을 피복하도록 도포되어 있다.
또한, 도 2에 나타내 바와 같이, 표시측 기판(10)과 배면측 기판(20)은 약 100㎛ 정도의 갭(gap)을 유지하여 조합되고, 그 사이의 공간(25)에는 Ne+Xe의 방전용 혼합 가스가 봉입된다.
도 3은, 상기 3전극 면방전형 PDP의 X, Y 전극과 어드레스 전극의 관계를 나타내는 패널의 평면도이다. X 전극(X1 ~ X10)은 횡방향으로 병행하여 배열되고 또 기판 단부에서 공통 접속되고, Y 전극(Y1 ~ Y10)은 X 전극 사이에 각각 설치되고 또한 개별적으로 기판 단부에 도출되어 있다. 이들 X, Y 전극은 각각 쌍으로 되어표시 라인을 형성하고, 표시를 위해 유지 방전 전압이 교대로 인가된다. 또한, XD1, XD2 및 YD1, YD2는 각각 유효 표시 영역의 바깥측에 설치되는 더미(dummy) 전극이고, 패널 주변 부분의 비선형 특성을 완화하기 위해 설치되어 있다. 배면측 기판(20) 위에 설치되는 어드레스 전극(A1, A14)은 X, Y 전극과 직교하여 설치되어 있다.
X, Y 전극은 쌍으로 되어 유지 방전 전압이 교대로 인가되지만, Y 전극은 정보를 기입할 때 스캔 전극으로서도 이용된다. 어드레스 전극은, 정보를 기입할 때 이용되고, 정보에 따라서 어드레스 전극과 스캔 대상의 Y 전극 사이에서 어드레스를 위한 플라즈마 방전이 발생된다. 따라서, 어드레스 전극에는 1셀분의 방전 전류밖에 흐를 필요가 없다. 또한, 그 방전 전압은 Y 전극과의 조합으로 결정되므로, 비교적 낮은 전압에서의 구동이 가능하다. 이와 같은 낮은 전류, 낮은 전압 구동이 큰 표시화면을 가능하게 한다.
도 4는, 구체적인 PDP의 구동 방법을 설명하기 위한 전극 인가 전압 파형도이다. 각각의 전극에 인가되는 전압은 예를 들어, Vw=130V, Vs=180V, Va=50V, -Vsc=-50V, -Vy=-150V이고, Vaw, Vax는 각각 다른 전극에 인가되는 전압의 중간 전위로 설정된다.
3전극 면방전형 PDP의 구동에서는, 하나의 서브 필드(subfield)가 리셋 기간, 어드레스 기간 및 유지 방전 기간(표시 기간)으로 구성된다.
리셋 기간에서는, 시각 a-b에 공통 접속된 X 전극에 전면 기입 펄스가 인가되어, 패널 전면에서 XY 전극 사이에 방전이 발생한다(도면 중 W). 이 방전에서 공간(25)에 발생한 전하 중, 정전하(positive charge)가 전압이 낮은 Y 전극측으로 끌어 당겨지고, 부전하(negative charge)가 전압이 높은 X 전극측으로 당겨진다. 그 결과, 기입 펄스가 없어지는 시각(b)에서, 이번에는 상기 끌어 당겨 유전체층(14) 위에 축적된 전하에 의한 고전계에 의해, X 전극과 Y 전극 사이에 다시 방전이 발생한다(도면 중 C). 그 결과, 모든 X, Y 전극 위의 전하가 중화되고, 패널 전체의 리셋이 종료한다. 기간 b-c는 그 전하의 중화에 요하는 시간이다.
다음에, 어드레스 기간에서는, Y 전극에 -50V(-Vsc), X 전극에 50V(Va)를 인가하고, Y 전극에 대하여 다시 스캔 펄스 -150V(-Vy)를 순서대로 인가하면서, 어드레스 전극에 표시 정보에 따른 어드레스 펄스 50V(Va)를 인가한다. 그 결과, 어드레스 전극과 스캔 전극 사이에 200V의 대전압이 인가되고, 플라즈마 방전이 발생한다. 그러나, 리셋시의 전면 기입 펄스 정도는 큰 전압 및 펄스폭은 아니므로, 펄스 인가가 종료하여도 축적 전하에 의한 반대 방전은 생기지 않는다. 그리고, 방전에 의해 발생한 공간 전하는, 50V 인가의 X 전극측 및 어드레스 전하측에 부전하가, -50V 인가의 Y 전극측에 정전하가 각각의 유전체층(14, 22) 위에 축적된다.
최종으로, 유지 방전 기간에서는, 어드레스 기간에 기억된 벽전하를 이용하여, 표시의 휘도에 따른 표시 방전이 행하여진다. 즉, 벽전하가 있는 셀에서는 방전하지만 벽전하가 없는 셀에서는 방전하지 않는 정도의 유지 펄스(Vs)가 X,Y 전극 사이에 인가된다. 그 결과, 어드레스 기간에서 벽전하가 축적된 셀에서는, X, Y 전극 사이에서 교대로 방전이 반복된다. 이 방전 펄스의 수에 따라서 표시 휘도가 표현된다. 따라서, 이 서브 필드를 복수회에 걸쳐 가중한 유지 방전 기간에서 반복하는 다계조(多階調) 표시를 가능하게 한다. 그리고, RGB의 셀로 조합시킴으로써 풀 컬러 표시를 실현할 수 있다.
이 유지 방전 기간에서는, 도 2에 화살표로 나타낸 바와 같이, 한 쌍의 투명 전극(11) 사이에 인가된 유지 전압(Vs)과, 유전체층(14)의 표면(실제로는 보호층(15)의 표면) 위에 축적된 전하에 의한 전압에 의해, 유지 방전을 위한 플라즈마 방전이 발생한다. 그리고, 그 발생한 플라즈마로부터 발생하는 자외선이 형광층(22)에 조사되어 각각의 색의 광을 발생하여, 그 광이 도 2에 화살표로 나타낸 바와 같이 표시측 기판(10) 위로 나온다.
상기한 바와 같이, 투명 전극(11)은, 그 자체의 도전성이 너무 높지 않은 반도체층이므로, 그 양단측에 금속 버스 전극(12)이 설치된다. 따라서, 투명 전극(11)과 유전체층(14) 사이의 어떠한 반응에 의해, 투명 전극(11)의 도전성이 다소 낮아져도 X 전극(13X)과 Y 전극(13Y)의 길이 방향의 저항은 낮게 억제된다.
그러나, 투명 전극(11)의 도전성이 낮아지면, 그 폭방향의 저항도 높아져, 유지 방전을 위해 필요한 유지 방전 전압(Vs)을 높일 필요가 있게 된다. 즉, 투명 전극(11)의 저항이 높아지고, 실질적인 유지 방전이 버스 전극(12) 사이에서 발생하기 때문이다. 버스 전극(12) 사이의 거리는, 투명 전극(11) 사이의 거리보다도 길어져, 그 사이에서의 방전에는 보다 높은 방전 전압이 필요하다.
그래서, 본 발명의 실시 형태예에서는, 투명 전극(11)의 도전성이 낮아지지 않도록 하기 위해, 그 투명 전극(11)에 접하여 피복하는 유전체층(14)에 투명 전극의 주성분을 함유시킨다. 예를 들어, 투명 전극(11)이 ITO(산화 인듐 95 wt%, 산화주석 5 wt%)인 경우는, 유전체층(14)에 산화 인듐(In2O3) 입자를 혼입한다. 또는, 유전체층(14)의 유리 조성 내에 산화 인듐을 도프(dop)시킨다. 그 결과, 그 후의 고온 소성 공정을 거쳐도, 유전체층(14)과 투명 전극(11) 사이의 화학 반응 또는 물질의 상호 확산이 방지된다.
예를 들어, 유전체층(14)을 산화납을 주성분으로 하는 저융점 유리로 하면, 그 산화납(PbO)이 투명 전극(11) 내의 결정 입계 사이에 혼입하여 투명 전극의 저항 상승이 방지된다. 즉, 도전성 산화 인듐(N형 반도체)이 유전체층(14)의 유리 재료 내에 함유되어 있으므로, 투명 전극의 주성분인 산화 인듐이 유전체층(14)측으로, 그리고 유전체층(14) 내의 산화납이 투명 전극(11) 내에 각각 유입되는 화학적 반응이 억제되는 것으로 생각된다. 즉, 화학 평형 상태에 의해 상호 확산이 억제되는 것으로 생각된다.
도 5는, 산화 인듐을 유전체층(14)에 함유시킨 때의 ITO로 된 투명 전극(11)의 저항값의 상승률과 온도의 관계를 나타낸 그래프이다. 이 그래프는, 도 2에 나타내 바와 같이, ITO로 이루어진 투명 전극(11)이 형성된 기판 위에, 투명 전극(11)을 피복하도록 유전체층(14)을 형성하고, 소성 온도를 변화시켜, 소성 후의 투명 전극(11)의 저항값의 변화율을 측정한 결과이다. 샘플로서, 투명 전극에 산화 인듐(In2O3)을 95wt%, 산화 주석(SnO2)을 5wt%를 함유한 ITO를, 유전체층에 PbO-SiO2-B2O3-ZnO-BaO계의 유리 조성을 사용하였다. 그리고, 그 유리 재료에 3.0 wt%의 산화 인듐 입자 또는 분말을 혼합시킨 예(도면 중 a), 유리 조성 내에, 2.0wt%의 산화 인듐을 함유시킨 예(도면 중 b), 1.0 wt%의 산화 인듐을 함유시킨 예(도면 중 c), 0.5 wt%의 산화 인듐을 함유시킨 예(도면 중 d) 및 산화 인듐을 함유시키지 않은 예(도면 중 e)의 다섯 개의 샘플에 대해서 측정하였다.
또한, 유리 재료에 산화 인듐 입자를 혼합하기 위해서는, 예를 들어, 유리 분말에 적절한 용제와 바인더(binder)와 함께, 예를 들어 100Å정도의 산화 인듐 입자를 혼입시켜 페이스트화하고, 기판 위에 스크린 인쇄하여 소성한다. 산화 인듐 입자를 가능한 한 작게 하여 표시광을 차폐하지 않도록 할 필요가 있다.
또한, 유리 조성 내에 산화 인듐을 함유시키기 위해서는, 예를 들어, 산화납을 주성분으로 한 유리 분말에 산화 인듐 분말을 혼합하여 1300℃ 정도의 고온하에서 용융한다. 이에 의해, 산화 인듐은 유리 조성에 들어간다. 그 후, 용융한 상태로부터 냉각하고, 분말화하고, 용제와 바인더에 의해 페이스트화하여 인쇄, 소성을 행한다. 소성 온도는, 통상 580℃ 내지 600℃ 정도이고, 이 공정에서는 용융은 하지 않는다.
이 측정 결과에서 명백한 바와 같이, 유전체층에 산화 인듐을 함유시키지 않는 샘플(e)에서는, 소성 온도가 580℃ 이상으로 되면 급격히 투명 전극의 저항이 상승한다. 그리고, 600℃를 넘으면, 그 저항의 상승은 무한대에 가깝게 되고, 대개 도전성은 상실된다. 따라서, 산화 인듐을 함유시키지 않은 경우는, 소성 온도를 그 만큼 낮게 할 필요가 있어, 충분한 소성을 할 수 없거나, 장시간의 소성 공정을 요한다.
이에 대해서, 유전체층에 산화 인듐을 함유시키는 샘플(a, b, c, d)에서는,소성 온도가 590℃를 넘어도 투명 전극의 저항 상승은 억제된다. 특히, 2wt%의 산화 인듐을 조성에 함유시킨 샘플(b)의 경우는, 소성 온도가 590℃를 넘어도 투명 전극의 저항 상승은 거의 없다. 3wt%의 산화 인듐 입자(분말)를 혼합한 샘플(a)과 1wt%의 산화 인듐 입자(분말)를 조성에 함유시킨 샘플(c)의 경우는, 대략 동일 특성을 나타내어 600℃를 넘어도 투명 전극의 저항 상승은 거의 없다. 또한, 샘플(a)에 비하여 샘플(b)쪽이 양호한 결과를 나타냄은, 산화 인듐이 대략 균일하게 유리 내에 분산되어 있기 때문이다.
도 6은, 유전체층에 산화 인듐의 입자를 혼입한 때의 유전체층의 표면 저항율의 변화를 나타낸 그래프이다. 이 예에서는, 상기한 산화납을 주성분으로 한 저융점 유리의 페이스트에 산화 인듐 입자를 혼입한 예이다. 산화 인듐은 N형 반도체 물질이고 산화 도전 재료이다. 따라서, 그 혼입량을 증가시킴으로써, 유전체층의 표면 저항은 저하한다. 이 그래프로부터 명백한 바와 같이, 산화 인듐의 함유량을 10wt% 정도까지 늘리면, 그 표면 저항값은 함유하지 않은 경우보다도 2 등급 이상 저항값이 저하하고, 3wt% 함유한 경우보다도 약 1 등급 정도 저항값이 저하한다.
유전체층(14)은, 투명 전극 사이를 절연함과 동시에, 어드레스 방전시에 발생한 전하를 축적할 필요가 있으므로, 저항값이 과도하게 저하되는 것을 피해야만 한다. 그래서, 산화 인듐 입자의 혼입량으로서는, 상한은 10wt% 정도이다. 또한, 하한은 어느 정도의 투명 전극의 저항값 상승이 억제되는 0.1wt% 정도이다.
상기 검토 결과로부터, 투명 전극(11)에 접하여 피복하는 유전체층(14) 내에 투명 전극의 주성분을 함유시키는 것이, 소성 등의 고온 프로세스에 대하여 투명전극(11)의 도전성을 저하시키지 않기 위해 유효한 것으로 이해된다.
그래서, 본 발명의 플라즈마 디스플레이 패널의 제조 방법으로서, 투명 전극이 형성된 기판 위에 투명 전극을 피복하는 유리 페이스트를 인쇄할 때, 유리 페이스트 내에 투명 전극의 주성분을 함유시킴이 유효하다. 유전체 물질로 이루어진 유리 페이스트 내에 투명 전극의 주성분을 함유시키는 방법으로서는, 상기한 입자를 혼입하는 방법과, 주성분을 용융시켜 유리 조성에 넣는 방법이 고려된다. 이러한 제조 방법에 의하면, 그 유리 페이스트의 소성을 위한 고온 프로세스나, 그 후의 2매의 유리 기판의 밀봉 공정에서의 고온 프로세스를 거쳐도, 투명 전극의 도전성은 저하하지 않는다.
상기 실시 형태예에서는, 유전체 재료로서 산화납을 주성분으로 한 저융점 유리를 예로 설명하였다. 그 이외의 물질로서는, 산화 비스머스를 주성분으로 하는 저융점 유리(ZnO-Bi2O3), 인산계 저융점 유리(PO4) 등의 경우에도, 투명 전극의 주성분을 함유시킴으로써 동일한 효과를 기대할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 플라즈마 디스플레이 패널의 투명 전극의 주성분을 그 투명 전극을 피복하는 유전체층내에 함유시킴으로써, 투명 전극의 도전성이 저하되는 것을 방지할 수 있다. 따라서, 투명 전극간에 인가되는 유지 방전 전압을 높게 할 필요가 없다. 또한, 투명 전극의 두께 또는 폭을 크게 설계할 필요가 없다.

Claims (8)

  1. 방전 공간을 통하여 대향하는 한 쌍의 기판 중의 적어도 한쪽 기판 위에, 투명 전극과 그를 덮는 유전체층을 구비한 플라즈마 디스플레이 패널에 있어서,
    상기 유전체층에 상기 투명 전극의 주성분인 산화 인듐이 함유되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 유전체층에 대한 산화 인듐의 중량비가 0.1 내지 10 wt%인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 유전체층에 대한 산화 인듐의 중량비가 0.5 내지 3.0 wt%인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 유전체층이, 산화납을 주성분으로 하는 저융점 유리, 산화 비스머스를 주성분으로 하는 저융점 유리 또는 인산계의 저융점 유리 중 어느 유리 조성 내에 산화 인듐을 함유하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. ITO(Indium Tin Oxide)로 이루어진 복수의 투명 전극과 그를 피복하는 유전체층이 설치된 제 1기판과, 상기 제 1기판과 방전 공간을 통하여 대향하는 제2 기판을 갖는 플라즈마 디스플레이 패널의 제조 방법에 있어서,
    상기 투명 전극이 형성된 제1 기판 위에, 상기 투명 전극을 피복하여 상기 투명 전극의 주성분을 산화 인듐을 함유하는 유전체 페이스층을 형성하는 공정과,
    상기 유전체 페이스트층이 형성된 제1 기판을 소성 분위기 중에 놓고, 상기 유전체 페이스트층을 소성하여 유전체층을 형성하는 공정을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  6. 제 5항에 있어서,
    상기 유전체 페이스트층은, 상기 투명 전극의 주성분인 산화 인듐과 유전체 재료를 고온 용융하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  7. 제 5항에 있어서,
    상기 유전체 페이스트층은 상기 투명 전극의 주성분인 산화 인듐의 입자가 혼입되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  8. 기판 표면에 투명 전극과 그를 덮는 유전체층을 설치한 AC형 플라즈마 디스플레이 패널의 기판 구성체에 있어서,
    상기 유전체층은, 상기 투명 전극의 주성분인 산화 인듐을 미리 함유시켜 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널용 기판 구성체.
KR1019970070570A 1997-02-24 1997-12-19 플라즈마디스플레이패널및그제조방법 KR100326102B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP038932 1997-02-24
JP38932 1997-02-24
JP03893297A JP3313298B2 (ja) 1997-02-24 1997-02-24 プラズマディスプレイパネル及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026300A Division KR100326099B1 (ko) 1997-02-24 2001-05-15 유전체층 형성용 저융점 유리 페이스트 및 저융점 유리

Publications (2)

Publication Number Publication Date
KR19980070181A KR19980070181A (ko) 1998-10-26
KR100326102B1 true KR100326102B1 (ko) 2002-08-09

Family

ID=12539012

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970070570A KR100326102B1 (ko) 1997-02-24 1997-12-19 플라즈마디스플레이패널및그제조방법
KR1020010026300A KR100326099B1 (ko) 1997-02-24 2001-05-15 유전체층 형성용 저융점 유리 페이스트 및 저융점 유리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010026300A KR100326099B1 (ko) 1997-02-24 2001-05-15 유전체층 형성용 저융점 유리 페이스트 및 저융점 유리

Country Status (3)

Country Link
US (3) US6344713B1 (ko)
JP (1) JP3313298B2 (ko)
KR (2) KR100326102B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073858A (ko) 2017-12-19 2019-06-27 한원재 다중 에어필터 자동세척 장치
KR20200061725A (ko) 2018-11-26 2020-06-03 (주)씨에스이엔엘 다기능 공기 청정기
KR20210026729A (ko) 2019-09-02 2021-03-10 (주)씨에스이엔엘 다기능 공기 청정기 및 이를 포함하는 공조시스템

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313298B2 (ja) * 1997-02-24 2002-08-12 富士通株式会社 プラズマディスプレイパネル及びその製造方法
US6376400B1 (en) 1999-02-25 2002-04-23 Asahi Glass Company, Limited Low melting point glass for covering electrodes, and glass ceramic composition for covering electrodes
US20020036958A1 (en) * 2000-07-24 2002-03-28 Hidenori Wada Optical element, optical head, optical recording/reproducing apparatus and optical recording/reproducing method
JP2002075227A (ja) * 2000-06-14 2002-03-15 Sharp Corp 気体放電表示装置およびプラズマアドレス液晶表示装置ならびにその製造方法
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6801001B2 (en) 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6764367B2 (en) 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6796867B2 (en) 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6545422B1 (en) 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
JP2002145637A (ja) 2000-11-01 2002-05-22 Asahi Glass Co Ltd 電極被覆用ガラスおよびプラズマディスプレイパネル
US6624587B2 (en) * 2001-05-23 2003-09-23 Lg Electronics Inc. Method and apparatus for driving plasma display panel
KR100538323B1 (ko) * 2001-09-28 2005-12-22 엘지전자 주식회사 플라즈마 디스플레이 패널
US7329990B2 (en) * 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
KR100499375B1 (ko) * 2003-06-20 2005-07-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100612382B1 (ko) * 2003-11-29 2006-08-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조 방법
JP2006031771A (ja) * 2004-07-13 2006-02-02 Pioneer Electronic Corp 収差補正素子、光ピックアップ及び情報機器
JPWO2007026424A1 (ja) * 2005-08-31 2009-03-05 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル
EP3595016A1 (en) * 2006-10-12 2020-01-15 Cambrios Film Solutions Corporation Nanowire-based transparent conductors and method of making them
KR101287815B1 (ko) * 2008-12-18 2013-07-26 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 산화주석계 전극 조성물
WO2010080627A2 (en) * 2008-12-18 2010-07-15 Saint-Gobain Ceramics & Plastics, Inc. Bushing block

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411947A (en) * 1964-06-29 1968-11-19 Ibm Indium oxide resistor composition, method, and article
DE2161701A1 (de) * 1971-12-13 1973-06-14 Leitz Ernst Gmbh Hochbrechende titandioxidhaltige optische silikatglaeser grosser dispersion und verfahren zu ihrer herstellung
US4028578A (en) 1973-02-16 1977-06-07 Owens-Illinois, Inc. Gas discharge dielectric containing a source of boron, gallium, indium, or thallium
US4066925A (en) * 1976-08-03 1978-01-03 Minnesota Mining And Manufacturing Company Electroluminescent lamp and electrode preform for use therewith
US4255474A (en) 1980-01-04 1981-03-10 Rockwell International Corporation Composite having transparent conductor pattern
JPS6130994U (ja) * 1984-07-28 1986-02-25 アルプス電気株式会社 透明電極シ−ト
US4803402A (en) * 1984-08-22 1989-02-07 United Technologies Corporation Reflection-enhanced flat panel display
US4699889A (en) * 1986-05-09 1987-10-13 The United States Of America As Represented By The Department Of Energy Lead phosphate glass compositions for optical components
JPH0628201B2 (ja) * 1988-02-18 1994-04-13 住友金属鉱山株式会社 抵抗被膜形成用組成物
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
US5051652A (en) * 1988-12-06 1991-09-24 Asahi Glass Company, Ltd. Panel with anti-reflective multi-layered film thereon
JPH0725568B2 (ja) 1989-11-28 1995-03-22 旭硝子株式会社 ガラス組成物およびそれを用いた絶縁体
JP3076857B2 (ja) 1991-12-13 2000-08-14 奥野製薬工業株式会社 透明電極のオーバーコート用乃至封着用ガラス組成物
JPH06243788A (ja) 1993-02-19 1994-09-02 Hokuriku Toryo Kk 放電表示管
FR2707127A1 (fr) 1993-06-29 1995-01-06 Philips Laboratoire Electroniq Système de transmission numérique à prédisposition.
US5336644A (en) * 1993-07-09 1994-08-09 Johnson Matthey Inc. Sealing glass compositions
JP3394799B2 (ja) 1993-09-13 2003-04-07 パイオニア株式会社 プラズマディスプレイ装置
US5589733A (en) 1994-02-17 1996-12-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Electroluminescent element including a dielectric film of tantalum oxide and an oxide of either indium, tin, or zinc
US5672460A (en) * 1994-06-10 1997-09-30 Nippon Hoso Kyokai Method for forming conductive or insulating layers
JP3224486B2 (ja) * 1995-03-15 2001-10-29 パイオニア株式会社 面放電型プラズマディスプレイパネル
JP2803631B2 (ja) * 1995-07-03 1998-09-24 株式会社デンソー エレクトロルミネッセンス素子およびその製造方法
JP2986094B2 (ja) * 1996-06-11 1999-12-06 富士通株式会社 プラズマディスプレイパネル及びその製造方法
JP3313298B2 (ja) * 1997-02-24 2002-08-12 富士通株式会社 プラズマディスプレイパネル及びその製造方法
JP2839484B2 (ja) * 1997-03-19 1998-12-16 富士通株式会社 透明絶縁性被膜形成用低融点ガラス
JP2002145637A (ja) * 2000-11-01 2002-05-22 Asahi Glass Co Ltd 電極被覆用ガラスおよびプラズマディスプレイパネル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073858A (ko) 2017-12-19 2019-06-27 한원재 다중 에어필터 자동세척 장치
KR20200061725A (ko) 2018-11-26 2020-06-03 (주)씨에스이엔엘 다기능 공기 청정기
KR20210026729A (ko) 2019-09-02 2021-03-10 (주)씨에스이엔엘 다기능 공기 청정기 및 이를 포함하는 공조시스템

Also Published As

Publication number Publication date
KR19980070181A (ko) 1998-10-26
KR100326099B1 (ko) 2002-03-07
US6344713B1 (en) 2002-02-05
US6296539B1 (en) 2001-10-02
JPH10241571A (ja) 1998-09-11
JP3313298B2 (ja) 2002-08-12
US6873104B2 (en) 2005-03-29
US20020017853A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
KR100326102B1 (ko) 플라즈마디스플레이패널및그제조방법
KR100271679B1 (ko) 플라즈마디스플레이패널및그제조방법
US6337538B1 (en) Plasma display panel having dielectric layer with material of bus electrode
KR20080089149A (ko) 플라즈마 디스플레이 패널
US20070290619A1 (en) Plasma display panel device
US20070046210A1 (en) Electrode terminal structure and plasma display panel employing the same
US20080036381A1 (en) Plasma display panel and method of fabricating the same
JP3710396B2 (ja) 誘電体層形成用低融点ガラスペーストおよび低融点ガラス
JP3726667B2 (ja) Ａｃ型プラズマディスプレイ装置
JP4092792B2 (ja) プラズマディスプレイ背面板およびプラズマディスプレイパネル
KR100850900B1 (ko) 플라즈마 디스플레이 패널
US6437514B1 (en) AC plasma display device
KR100918417B1 (ko) 플라즈마 디스플레이 패널
JP3522232B2 (ja) 誘電体層形成用低融点ガラスペーストおよび低融点ガラス
JP2705997B2 (ja) ガス放電パネル
KR100332098B1 (ko) 플라즈마 표시장치의 형광막 조성
CN100521035C (zh) 形成电介质膜的方法以及使用该电介质膜的等离子显示板
US20080088237A1 (en) Phosphor composition for plasma display panel and plasma display panel
CN101414531A (zh) 等离子体显示面板及其制造方法
KR20050082361A (ko) 플라즈마 디스플레이 패널
JP2004265719A (ja) ガス放電パネル及びその製造方法
KR20090076657A (ko) 플라즈마 디스플레이 패널
KR20060047130A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee