JP4092792B2

JP4092792B2 - プラズマディスプレイ背面板およびプラズマディスプレイパネル

Info

Publication number: JP4092792B2
Application number: JP29818598A
Authority: JP
Inventors: 淳二真多; 雄一朗井口; 雄吉出口
Original assignee: Toray Industries Inc
Current assignee: Toray Industries Inc
Priority date: 1998-10-20
Filing date: 1998-10-20
Publication date: 2008-05-28
Anticipated expiration: 2018-10-20
Also published as: JP2000123744A

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ（以下ＰＤＰと称する）およびＰＤＰ背面板並びにそれらの製造方法に関し、特にＡＣ方式ＰＤＰの異常放電を防止し、パネルの信頼性向上を高めたＰＤＰ、ＰＤＰ背面板および製造方法に関する。
【０００２】
【従来の技術】
薄型・大型テレビに使用できるディスプレイとして、ＰＤＰが注目されている。特に、ＡＣ方式ＰＤＰは、構造が簡便で製造コストが安価にできる可能性があり、輝度や表示品位を高くできるメリットがある。ＡＣ方式ＰＤＰは、誘電体表面に形成した壁電荷を利用して、異なるスキャン電極間で放電することにより表示するディスプレイである。アドレス電極もスキャン電極の放電位置を決めるために放電に関与する。
【０００３】
しかし、スキャンやアドレスのために形成した壁電荷の一部は表示後も誘電体表面に残存壁電荷として残り、この壁電荷により局部的に集中して放電する異常放電が生じる。この異常放電（偶発放電とも言う）を防止するために、特開平１０−６４４３４号公報では、誘電体の表面抵抗値を低くすることにより、残存壁電荷をなくす方法が見いだされている。誘電体の表面抵抗率を低減することにより、異常放電の大半は防止することができる。
【０００４】
【発明が解決しようとする課題】
しかし、残存壁電荷は誘電体表面だけにとどまらず、隔壁表面や蛍光体層表面にも蓄積される。このため、隔壁表面や蛍光体層表面に残存した壁電荷により異常放電が生じ、前面板誘電体を破壊したり、アドレス駆動回路を劣化もしくは破壊する問題が生じる。特に、誘電体の表面抵抗率を低くして残存壁電荷を解消すればするほど、隔壁表面や蛍光体表面の残存壁電荷が問題になる。
【０００５】
また、残存壁電荷による異常放電は、ＰＤＰ内部の異常点で顕在化する。つまり、誘電体や隔壁や蛍光体層の形状が異なる部分で局部的に発生し、その部分に集中的に放電が局在化する傾向がある。このため、異常放電を防止するためには、隔壁の高さ・幅・形状や、蛍光体層の厚み・形状などを高精度に管理する必要があった。このため、ＰＤＰのコスト低減には障害になってきた。
【０００６】
そこで、本発明はこの異常放電を防止し、信頼性に優れたＰＤＰを提供することを目的とする。
【０００７】
さらに、本発明の目的は、各放電セル内に蓄積される残存壁電荷を低減もしくは解消し、異常放電の原因となる残存壁電荷をなくすことができるＰＤＰおよびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
すなわち、本発明は、複数のアドレス電極と、各アドレス電極の間にアドレス電極に平行して設けられた複数の隔壁と、該隔壁の間に設けられた蛍光体層を有するプラズマディスプレイ背面板において、前記隔壁および前記蛍光体層が導電性粒子を含有することを特徴とするプラズマディスプレイ背面板である。
【０００９】
これら隔壁、蛍光体層に若干の導電性を持たせることにより、プラズマ放電によって生じ局在化して蓄積していた電荷をリークさせることができ、偶発放電に至る程度の電荷が蓄積されなくなる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態の具体例について説明する。しかし、本発明がこの実施の形態に限定されるものではない。
【００１１】
図１は本発明の実施の形態のＰＤＰの分解斜視図である。また図２は、そのＰＤＰの断面図である。両方の図を参照してその構造についてその構造について説明する。
【００１２】
１０は表示側のガラス基板で、図２に示した方向に光がでていく。２０は、背面側のガラス基板である。表示側のガラス基板１０上には、透明電極１１とその上（図面上は下）に形成された導電性の高いバス電極１２からなるＸ電極とＹ電極１３Ｙが形成され、誘電体層１４とＭｇＯからなる保護層１５で覆われている。バス電極１２は、透明電極１１の導電性を補うために、Ｘ電極とＹ電極の反対側端部に沿って設けられる。
【００１３】
背面ガラス基板２０上には、例えばシリコーン酸化膜からなる下地のパッシベーション膜２１上にストライプ状のアドレス電極Ａ１、Ａ２、Ａ３が設けられ、誘電体層２２で覆われている。また、アドレス電極Ａ１、Ａ２、Ａ３に隣接するようにストライプ状の隔壁（リブ）２３が形成される。この隔壁２３は、アドレス放電時の隣接セルへの影響を絶つためと光のクロストークを防ぐための二つの機能を有する。隣接するリブ２３毎に赤、青、緑の蛍光体２４Ｒ、２４Ｇ、２４Ｂがアドレス電極上およびリブ隔面を被覆するように塗り分けられる。
【００１４】
また、図２に示されるとおり、表示側基板を１０と背面側基板２０とは約１００μｍのギャップを保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅの放電用の混合ガスが封入される。
【００１５】
図３は、上記の３電極面放電型のＰＤＰのＸ、Ｙ電極とアドレス電極との関係を示すパネルの平面図である。Ｘ電極Ｘ１〜Ｘ１０は横方向に並行して配列されかつ基板端部において共通接続され、Ｙ電極Ｙ１〜Ｙ１０はＸ電極の間にそれぞれ設けられ、かつ個別に基板端部に導出されている。これらのＸ、Ｙ電極はそれぞれ対になって表示ラインを形成し、表示のための維持放電電圧が交互に印加される。尚、ＸＤ１、ＸＤ２およびＹＤ１、ＹＤ２はそれぞれ有効表示領域の外側に設けられるダミー電極であり、パネルの周辺部分の非線形性の特性を緩和するために設けられている。背面基板２０上に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ、Ｙ電極と直交して設けられる。
【００１６】
Ｘ、Ｙ電極はペアになって維持放電電圧が交互に印加されるが、Ｙ電極は情報を書き込むときのスキャン電極としても利用される。アドレス電極は、情報を書き込むときに利用され、情報に従ってアドレス電極とスキャン対象のＹ電極との間でプラズマ放電が発生される。従って、アドレス電極にはセル１個分の放電電流しか流す必要がない。また、その放電電圧は、Ｙ電極との組み合わせで決まるので、比較的低電圧での駆動が可能である。このような低電流、低電圧駆動が、大画面表示を可能にしている。
【００１７】
図４は、具体的なＰＤＰの駆動方法を説明するための電極印加電圧波形図である。それぞれの電極に印加される電圧は、例えば、Ｖｗ＝１３０Ｖ、Ｖｓ＝１８０Ｖ、Ｖａ＝５０Ｖ、−Ｖｓｃ＝−５０Ｖ、−Ｖｙ＝−１５０Ｖであり、Ｖａｗ、Ｖａｘはそれぞれの他の電圧に印加される電圧の中間電位に設定される。
【００１８】
３電極面放電型のＰＤＰの駆動では、１つのサブフィールドがリセット期間、アドレス期間、および維持放電期間（表示期間）から構成される。
【００１９】
リセット期間では、時刻ａ−ｂにて共通接続されたＸ電極に全面書き込みパルスが印加され、パネル全面でＸＹ電極間で放電が発生する（図中Ｗ）。この放電で空間２５に発生した電荷のうち正電荷が電圧の低いＹ電極側に引き寄せられ、負電荷が電圧の高いＸ電極側に引き寄せられる。その結果書き込みパルスがなくなる時刻ｂにて、今度はＸ電極とＹ電極間に上記の引き寄せられて誘電体層１４に蓄積された電荷による高電界により、再度放電が発生する（図中Ｃ）。その結果、全てのＸ、Ｙ電極上の電荷が中和してしまい、パネル全体のリセットが終了する。期間ｂ−ｃはその電荷の中和に要する時間である。
【００２０】
次に、アドレス期間では、Ｙ電極に−５０Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖａ）を印加し、Ｙ電極に対してスキャンパルス−１５０Ｖ（−Ｖｙ）を順に印加しながら、アドレス電極に表示情報に従ったアドレスパルス５０Ｖ（Ｖａ）を印加する。この結果アドレス電極とスキャン電極との間に２００Ｖの大電圧が印加され、プラズマ放電が発生する。しかし、リセット時の全面書き込みパルスほどは大きな電圧およびパルス幅ではないので、パルスの印加が終了しても蓄積電荷による反対の放電は生じない。そして、放電によって発生した空間電荷は、５０Ｖ印加のＸ電極側およびアドレス電極側に負電荷が、−５０Ｖ印加のＹ電極側に正電荷がそれぞれの誘電体層１４、２２上に蓄積される。
【００２１】
この点は、図５の偶発放電の説明図により理解される。このようにして発生し蓄積されるＸ電極とＹ電極状上の蓄積電荷は、後の維持放電期間での維持放電のためのメモリ機能を果たす。すなわち、後の維持放電電圧がＸ、Ｙ電極間に印加されると、アドレス期間に放電して電荷が蓄積されているセルのＸ、Ｙ電極間に、その維持パルス電圧と蓄積電荷の電圧とが重畳されて、維持放電がＸ、Ｙ電極間で発生する。
【００２２】
更に、スキャンパルス（−Ｖｙ）がＹ電極を移動していくに従い、空間電荷の例えば正電荷が図５の左側に移動し、負電荷は右側に移動し、両端でそれぞれ蓄積されるものと思われる。そして、上記のメモリ機能として利用されないアドレス電極上の電荷は、その後の維持放電期間でも放電せず、蓄積され（図５（Ｃ））、やがて偶発的に放電を発生させる。（図５（Ｄ））。
【００２３】
最後に、維持放電期間ではアドレス期間で記憶された壁電荷を利用して、表示の輝度に応じた表示の放電が行われる。すなわち、Ｘ、Ｙ電極間に、壁電荷があるセルでは放電するが壁電荷のないのないセルでは放電しない程度の維持パルスが印加される。その結果、アドレス期間で壁電荷が蓄積されたセルではＸ、Ｙ電極間で交互に放電が繰り返される。この放電パルスの数に応じて、表示の輝度が表現される。従って、このサブフィールドを複数回にわたり重み付けした維持放電期間で繰り返すことで多段階調表示を可能にする。そしてＲＧＢのセルで組み合わせることでフルカラー表示を実現できる。
【００２４】
［偶発放電対策］図５に示されるとおり、Ｘ、Ｙ電極上に形成された誘電体１４上には、壁電荷が蓄積維持放電期間での放電に利用される。しかしアドレス電極上に形成された誘電体層２２上の電荷は、かかる利用がなく、本来このような大量の電荷を蓄積しておく積極的な理由がない。こうして溜まった電荷は誘電体表面にとどまらず、セル内部表面の隔壁の側面や、蛍光体層表面にも蓄積されていく。この大量に蓄積された電荷は、やがて、図５（Ｄ）の用に偶発放電の原因となる。
【００２５】
そこで、このセル内部表面、特にアドレス電極上付近に蓄積される電荷を少しづつリークしてやることで、セル内部表面に偶発放電に至るほど大量に電荷が蓄積するのを防止する、すなわち、具体的なリークの手段として、隔壁２３や蛍光体層２４に電荷をリークさせる程度の導電性を付与させることが必要である。あるいは、隔壁２３または蛍光体層２４または誘電体層２２の抵抗を電荷がリークする程度に低下させることも有効である。その結果、セル内部表面上に蓄積された電荷は偶発放電を生じるほどまで蓄積されることはなくなる。その場合、誘電体層２２においてはアドレス電極間の絶縁性を十分保つ程度に高い抵抗にする必要がある。
【００２６】
図６、図７は、その様に導電性粒子を混ぜ込んだ隔壁２３、蛍光体層２４、誘電体層２２を説明するためのＰＤＰの断面図である。図６がアドレス電極Ａ１、Ａ２、Ａ３に沿った断面図で、図７がＸ、Ｙ電極に沿った断面図である。図１と同じ部分には同じ番号を付している。隔壁２３、蛍光体層２４、誘電体層２２には図示されるとおり所定量の導電性粒子３０が混入されており、それらの本来必要な絶縁性を保持したまま、隔壁側面や蛍光体層表面や第一の誘電体表面に局在化した電荷をリークさせるのに充分な導電性を持つことになる。特に、隔壁、蛍光体層、誘電体層に導電材料が含まれている場合には、電荷は隔壁、蛍光体層、誘電体層に混入されている導電性粒子を介して常時少量づつアドレス電極にリークする。
【００２７】
本発明において導電性粒子は、金属粒子の場合は酸化しにくいＮｉかＣｒ、またはこれらの合金であることが好ましい。本発明において導電性粒子が金属粒子である場合、平均粒径が１〜８μｍであることが好ましく、金属粒子の、隔壁または蛍光体層における含有率が０．５〜５ｗｔ％、好ましくは０．５〜２wt％であることが好ましい。あるいは、導電性粒子として導電性酸化物を用いてもよい。導電性酸化物は、酸化インジウム、酸化すず、酸化チタン等の金属酸化物に不純物をドープした半導体物質が好ましく用いられる。導電性酸化物の、隔壁または蛍光体層における含有率は０．１〜２０wt％、好ましくは２〜１０ｗｔ％であることが好ましい、
また、本発明においてはアドレス電極を被覆する誘電体層を設け、さらに該誘電体層が導電性粒子を含有することが好ましい。ここで導電性粒子が導電性酸化物である場合、誘電体層の表面抵抗は１×１０¹⁰〜５×１０¹³Ω／ｃｍ²、好ましくは１×１０¹¹〜１×１０¹³Ω／ｃｍ²であることが好ましい。また
この導電性粒径は、後述する範囲の平均粒径（Ｄ５０）にするのが好ましい。図６，７では、模擬的に粒子の大きさが誘電体膜２２と同等になっているが、膜厚より小さくても膜厚方向の抵抗は低下するので問題はない。しかし、隔壁の線幅や蛍光体層の厚みや、誘電体層の膜厚やを越える粒径の導電粒子は、電荷の局在化をなくすことはできるものの、隔壁や蛍光体層に部分的に形状の異なる箇所を作り、パネル点灯時に点欠陥として現れるのでなるので好ましくない。特に、平均粒径が１０μｍを越える場合には、導電性粒子中に１５μｍ以上粒径を持つ粒子が含まれてくる為、この粒子が点欠陥発生の原因となるので好ましくない。
【００２８】
そして、粒径の導電性粒子の添加量は、適切な範囲の量を混ぜ込むことで、隔壁２３や蛍光体層２４や誘電体層２２の本来の機能を損なわずに、蓄積電荷をリークさせる効果を持たせることができる。
【００２９】
本発明において導電粒子は、金属粒子の場合は酸化しにくいＮｉかＣｒ、またはこれらの合金であることが好ましい。あるいは、導電性粒子として導電性酸化物を用いても良い。導電性酸化物は、酸化インジウム、酸化すず、酸化チタンなどの金属酸化物に不純物をドープした半導体物質が好ましく用いられる。
【００３０】
導電性粒子の添加量は、隔壁や蛍光体層や誘電体層の形成性に影響を及ぼさない程度であることが必要である。すなわち隔壁に添加する場合には、焼結性の低下による隔壁強度の低下を招かない程度にすることが必要であり、蛍光体層に添加する場合は、その焼結性や輝度の低下に影響を与えない程度に添加することが必要である。誘電体層に添加する場合には、隔壁と同様に焼結性の低下によって膜強度が低下したり、ポーラスになることで不純ガスが発生したり、ポーラスになることで放電ガスがリークしたりしない程度に添加することが必要である。特に誘電体層に導電性粒子を添加する場合には、隣接するアドレス電極間にリークが生じるほどの高い密度で混入されるのは好ましくない。
【００３１】
かくして導電性粒子の粒径と添加量を鑑みて導電性粒子の処方を決めることができ、決めた処方の評価方法として、ガス封入まで行ったパネルを点灯させて偶発放電の回数を数える方法がある。また、パネルを封着・点灯までせずに、表面上にアドレス電極と第１の誘電体層と隔壁と蛍光体層をこの順に形成した背面板のみを用いて、該背面板の表面に蓄積させた電荷がどれくらい早く減少していくかを測定する簡易的な方法で評価することができる。表１は、導電性粒子を添加した背面板と添加していない背面板を用いて、上記の両評価方法で得られた結果を示したものである。
【００３２】
【表１】

【００３３】
表１に示した点灯パネルは４２インチのＰＤＰであり、背面板のみで評価したサンプルは点灯させたパネルの表示部分を５０ｍｍ四方に切断したものである。サンプルＡからサンプルＥまで隔壁形状や蛍光体層厚み、誘電体層厚みは同一である。隔壁は高さが１００μｍ、線幅が５０μｍ、蛍光体層厚みは底部、側面共に２０μｍ、誘電体層の厚みが電極上１０μｍである。パネルＡは導電性粒子を添加していないもの、パネルＢは誘電体層のみに導電材料を添加したもの、パネルＣは隔壁と誘電体層に導電性粒子を添加したもの、パネルＤは隔壁、蛍光体層、誘電体層に導電性粒子を添加したもの、パネルＥは蛍光体層と誘電体層に導電性粒子を添加したものである。導電性粒子として、蛍光体層と誘電体層にはＮｉを２ｗｔ％、隔壁には導電性酸化チタン５ｗｔ％を添加して評価した。
【００３４】
ここで注目すべき点は、誘電体層に導電性粒子を添加することで偶発放電の回数を著しく減少させることができる点である。導電性粒子を添加していないサンプルＡでは、１分間に３０回発生し、時には前面板の誘電体を破壊するほどの放電が発生していたが、Ｎｉを２ｗｔ％含有させた誘電体層を持つサンプルＢでは１回までに減少させることができた。
【００３５】
しかし、偶発放電が１分に１回程度発生するということは、パネルや回路の破壊にまでつながる大きな放電にはなかなか至らないが、長い期間点灯させる状況では、大きな放電が発生しないという保証を与えるものでは決してない。
【００３６】
本発明者らは、より偶発放電が発生しないと保証できる方法として、隔壁中に導電性粒子を混在させる方法、または蛍光体層中に導電性粒子を混在させる方法、または隔壁と蛍光体層中の両方に導電性粒子を混在させることが有効であることを見出した。すなわち本発明においては、基板上に設けた複数のアドレス電極と、該アドレス電極を被覆する誘電体層と、該誘電体層上の各アドレス電極の間にアドレス電極に平行して設けられた複数の隔壁と、該隔壁の間に設けられた蛍光体層とからなる背面板において、該背面板表面に電圧をかけて電荷を蓄積させ、電圧をかけるのを止めてからの蓄積電荷の半減に要する時間が１秒以下であることが好ましい。
【００３７】
サンプルＣ〜Ｅはかかる発明を実証した結果である。何れのサンプルにおいても偶発放電の回数が１分間で０回になっている。この結果を裏付けるように、背面板に蓄積させた電荷の半減時間も早くなっていることがわかる。
【００３８】
背面板に蓄積させた電荷の減衰はオネストメーターを用いて測定する。本装置は、高電圧をかけて背面板表面に電荷を蓄積させ、電圧をかけるのをストップした時点から、この蓄積電荷がどれだけ早く減衰するかをみるものである。具体的には１０ｋＶの電圧をかけ、０．１〜１．０Ｖに蓄積した電荷が半減するまでの時間を測定した。表１の結果が示すとおり、電荷の半減が早いサンプルほど偶発放電の回数が減少している。後で示す導電性粒子の選定や粒径の選定、添加量の最適化などは本評価方法を用いて行った。
【００３９】
図８は、誘電体層に最適化された粒径を持つ導電性粒子の添加量を検討した実験結果を示すグラフである。また、図９は表面抵抗を測定するためのサンプルの構造を示す。この実験では誘電体層１０６にＮｉなどの導電性粒子を混入させたときの、膜厚方向の導電性を調べることを目的としている。そこで、実験サンプルとして、図９に示されるとおり、ガラス基板１００上に銀（Ａｇ）の電極層１０２、１０４を約８０μｍの幅で約２８０μｍ離して設け、その上に１０μｍ程度の粒径のＮｉ１０８を混入した酸化ビスマスの誘電体１０６を約１０μｍの厚みで形成し、更に銀（Ａｇ）ペースト層１１０を形成したものを準備する。そして銀ペースト層１１０と電極層１０２との間の抵抗値を測定した。
【００４０】
図８は、上記の銀ペースト層１１０と電極層１０２との間の抵抗値を、粒子の個数を変えた実験サンプルについて測定したグラフである。粒子の個数は、図８に示した８０×８０×１０μｍの直方体の体積中に存在する数を表すが、導電粒子の粒径を５μｍ、比重を７〜８とし、誘電体層のガラス等の成分のトータルの比重を４として計算してある。図中、黒丸はＮｉの粒子１０８を含有させた誘電体層１０６をスクリーン印刷して焼成し、その上に銀ペースト層を形成した状態で抵抗を測定したときの結果である。それに対して、白丸は銀ペースト層１１０と電極層１０２との間に約２０Ｖの直流電圧を印加した後に抵抗を測定した時の結果である。Ｎｉの粒子を混入させた誘電体膜１０６を焼成した状態では、Ｎｉ粒子の表面に極薄い低融点ガラスが存在しており、ある程度の直流電圧を印加することにより、その薄い膜が破られるため、図８の如く抵抗値が大きく低下したものと思われる。
【００４１】
この実験結果から明らかなとおり、膜厚相当の粒径を持つＮｉ粒子が、図８に示した直方体体積中に存在する数が１個から１００個程度であれば、ある程度の抵抗値を持つが膜厚方向に電荷をリークすることができる誘電体層を形成することが可能である。前述したとおり、粒子の個数があまりに多くなると誘電体層自体の膜の緻密性が損なわれ、周縁部での気密封止性を損なわせることになり好ましくない。
【００４２】
図１０は、図８で示した結果を、導電粒子の添加重量の割合と表面抵抗率の関係に改めたものである。
【００４３】
以上、導電材料の粒子としては上記ではＮｉと導電性酸化チタンを一例として示したが、金属材料ではＣｒや、ＮｉやＣｒを含む合金などの酸化しにくい金属材料も使用できる。しかし、誘電体層、隔壁、蛍光体層の焼成工程などで表面が酸化され、導電性が低下する様な材料は、その電荷のリーク作用をなくすことになるので好ましくない。
【００４４】
［ＰＤＰの製造方法］次に、本発明のＰＤＰの製造方法について簡単に説明する。まず、導電性粒子が混入される背面側のガラス基板２０側から説明する。プロセス工程自体は簡単であるので、完成した構造を示している図６、７を参照しながら説明する。
【００４５】
最初に、ガラス基板２０の表面を洗浄した後に、下地誘電体層２１をスクリーン印刷と焼成により形成し、その表面にアドレス電極を感光性ペースト法により３μｍ程度の厚みで形成する。ここでの感光性ペースト法は感光性銀ペーストを用い、スクリーン印刷・パターン露光・現像・焼成の工程で行う。
【００４６】
そして、Ｎｉなどの導電性粒子を混入させた酸化ビスマスを主成分とする低融点ガラスペーストをスクリーン印刷法によりアドレス電極Ａ１〜Ａ３上に形成する。この導電性粒子は、後述する範囲の平均粒子径を持つことが好ましい。そのために、Ｎｉ粒子を所定のメッシュ径を持つメッシュを通過させ、更にその透過した粒子を今度は更に小さいメッシュ径を持つ透過させ、その透過しなかったＮｉ粒子を利用する。また、粒径５μｍ未満のＮｉ粒子を用意する場合には、Ｎｉ粒子を湿式還元して製造するときの還元剤の添加量を多くするなどして、ねらい通りの粒径を持つ粒子を得ることができる。そして、かかるＮｉ粒子を、無機成分に対して０．５〜５ｗｔ％程度の割合で添加した誘電体ペーストを作製し、そして、スクリーン印刷法し焼成する。
【００４７】
隔壁も感光性ペースト法により形成する。まず乾燥後１５０μｍ程度の厚みになるように感光性ガラスペーストを前記誘電体層の上に塗布する。そしてパターン露光・現像・焼成によって隔壁を形成する。なお、隔壁に導電材料を含有させる場合には、原料調合の段階で添加するので従来と工程数を増やすことなく形成できる。また、導電性粒子の添加量が体積比に換算するとフォトリソグラフィーに影響がでない程度なので、露光・現像工程で問題なく隔壁パターンを形成することができる。
【００４８】
蛍光体２４は、有機バインダーで一旦蛍光体ペーストとし、隔壁２３の間に注入・乾燥・焼成することで形成する。蛍光体についても導電性粒子を含有させる場合には、原料調合時に添加するだけであるので従来と同様のプロセスで形成することができる。こうして、背面側ガラス基板のプロセスを終える。
【００４９】
一方、表面側のガラス基板は、同様にガラス基板１０上に、透明の導電膜（ＩＴＯ）１１形成、フォトリソグラフィによりパターニング、その上にＣｒ／Ｃｕ／Ｃｒ構造の金属導電膜を形成し、フォトリソグラフィによりパターニングしてバス電極１２を形成、誘電体層１４を印刷と焼成で形成し、周縁部にシール用の低融点ガラスシール層２６を形成し、保護膜（ＭｇＯ）１５を蒸着法で形成する。
【００５０】
そして、両方の基板を組み立てて封止し、内部の排気をして放電用ガス（Ｎｅ＋Ｘｅ）を封入し完成する。
【００５１】
以上のようにして、本発明のＰＤＰは、従来の製造方法とそれほど変わることなく形成することができる。
【００５２】
［導電性酸化物の例］上記の実施の形態例では、誘電体層２２と蛍光体層２４内にＮｉなどの酸化しにくい金属粒子を混入した。しかしながら、本発明はかかる金属粒子に限定されず、導電性酸化物の粒子を混入することでも良い。隔壁２３では導電性酸化チタンを混入した例を述べた。例えば、隔壁２３は酸化リチウム（Ｌｉ₂Ｏ）と酸化ケイ素（ＳｉＯ₂）を主成分とするガラス層であり、その製造工程においてガラスペーストを印刷し焼成することで隔壁２３が形成される。その焼成工程は、例えば５００〜６００℃の大気中で行われるため、焼成雰囲気によって金属酸化物の粒子の表面が酸化されて蓄積電荷のリークに必要な導電性が得られなくなる可能性がある。
【００５３】
更に、粒子の周囲はガラス層で囲まれ、パネルの使用中の温度上昇で更に酸化が進むことが予想される。かかる点も、粒子の導電性低下を招く。そして、それらの酸化は不安定要素が多く、再現性に欠ける。
【００５４】
金属粒子以外の導電性粒子を用いる例として、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化すず（ＳｎＯ₂）、酸化チタン（ＴｉＯ₂）などの金属酸化物にアンチモン（Ｓｂ）などの不純物をドープした半導体が有用である。かかる、導電性を有する酸化物の場合は、ペースト中に粒子の形で混入させて焼成しても、粒子は酸化物であるので更に酸化されてもその導電性が変化することはほとんどない。
【００５５】
図１１は、Ｂｉ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系の誘電体材料に導電性の酸化チタン（ＴｉＯ₂）の粒子が混合された層の含有量と表面抵抗率との関係を示す図である。このサンプルは、平均粒径が０．２μｍの導電性の酸化チタン粒子を混入させて、約１０μｍの誘電体層を上記の焼成温度で形成した。粒子の含有量を変化させてそれぞれのサンプルの表面抵抗率を測定した結果が図１１に示されるグラフである。また、グラフ中に、クロム（Ｎｉ）の粒子２ｗｔ％混入した後述するサンプルの表面抵抗率の値も参考として付記した。
【００５６】
このグラフから明らかなとおり、ニッケル（Ｎｉ）粒子を混入させたサンプルと同程度の表面抵抗率を得るように導電酸化物の含有率を調整するのが、同様の偶発放電を減らし放電によるラッチアップ現象を防止するためには好ましい。酸化チタン（ＴｉＯ２）の例では、含有率が０．５〜２０ｗｔ％の時にその表面抵抗率が５×１０¹³〜１×１０¹⁰Ω／ｃｍ²にすることができる。グラフから理解されるとおり、アドレス電極間を絶縁するためには、表面抵抗率を下げすぎるのは問題である。更に、表面抵抗率を下げるためにその含有率を高くしすぎると見かけ上のガラスペーストの軟化点が上昇し、焼成温度が高くなり、焼結が困難になる傾向がある。従って、２０ｗｔ％程度が含有率の上限である。一方含有率の下限は蓄積電荷をある程度リークして偶発放電回数を減らし放電によるハード不良をなくす為に、余り表面抵抗が高くならない含有量である０．５ｗｔ％である。
【００５７】
そして、より好ましくは粒子の含有量が２〜１０ｗｔ％で、表面抵抗率が１×１０¹³〜１×１０¹¹Ω／ｃｍ²の範囲である。更に粒子の含有量が４〜１０ｗｔ％で表面抵抗率が１×１０¹²〜１×１０¹¹Ω／ｃｍ²の範囲がより好ましい。
【００５８】
粒子の含有率と誘電体の表面抵抗率とは必ずしも一対一に対応しない。例えば、金属酸化物不純物ドープ量によっても多少変化する場合もあるからである。しかしながら、上記した表面抵抗の率の好ましい範囲は、誘電体層の絶縁性と偶発放電の原因となる蓄積電荷のリーク効果という相対立する機能を達成できる範囲である。また、粒子含有量の好ましい範囲も、焼成温度を上昇させずに同様の機能を誘電体層に与える範囲である。
【００５９】
また、上記の導電性酸化物の粒子の粒径は、平均粒径で数μｍ以下であればよい。特に酸化チタンを用いる場合は平均粒径が０．２μｍでも構わない。１０μｍ程度の誘電体層２２に対して大部分の粒子が内部に埋もれてしまうが、酸化ビスマス自体は高抵抗であるが混入された低抵抗の導電性粒子の存在により、膜厚方向の抵抗の合計は粒子を混入させない場合よりも低くすることができる。従って、蓄積電荷をある程度リークさせることができる。また、膜厚よりも大きい粒子が過剰に混入される場合は、誘電体層２２の表面に突出する導電体が電界集中により放電電極として作用する場合がある。従ってその平均粒径は誘電体の膜厚より小さいことが好ましい。
【００６０】
以上は、導電性酸化物の添加量と表面抵抗の関係を評価できる誘電体層について例を述べたが、隔壁や蛍光体層に導電性酸化物を加える場合も同様の実験を行うことができる。また、先述したオネストメーターを用いて評価する方法でも、表面抵抗の低いものほど蓄積電荷の減衰が早く、良い相関が得られる。
【００６１】
【実施例】
図１０と図１１は導電材料の添加量と各部材の表面抵抗との関係を表したグラフである。図１０では粒径５μｍのニッケルを、図１１では導電性粒子として粒径０．２μｍの導電性酸化チタンを用いた。評価は先述したとおり、銀電極パターンの上に各部材を厚み１０μｍで形成し、その上にまた銀電極層を設け両電極層間の抵抗値を測定する方法で行った。
【００６２】
次に、導電性粒子の粒径を最適化について説明する。表２と表３は、導電性粒子の粒径を変えたときの、４２インチのパネルの欠陥数と蓄積させた電荷の半減時間をまとめた表である。表２は導電性粒子としてニッケルを用いたとき、表３は導電性酸化チタンを用いたときの結果である。
【００６３】
【表２】

【００６４】
【表３】

【００６５】
表２では、ニッケルの粒径として、１．２、３、５、８μｍのものを用いており、いずれもパネル欠陥が発生しなかった。従って導電性粒子に金属粒子を用いる場合はその粒径が１〜８μｍであることが好ましい。また、粒径によって電荷の半減時間が異なっているのは同量添加してもその添加効率が異なるためである。粒径が５μｍの粒子が最も効率が高かった。その他の粒子は５μｍの粒子に比べて効率が悪いものの添加量を増やすことでその電荷のリーク機能を補うことができる。以下の実験では、ニッケルは全て５μｍの粒子を用いることとした。
【００６６】
表３には、導電性粒子に導電性酸化チタンを用いた場合の例を示した。この酸化チタンの平均粒径は０．２μｍと４μｍであるが、誘電体層に１０ｗｔ％、隔壁層に５ｗｔ％、蛍光体層に５ｗｔ％添加した系では、両者に余り違いは見られず、どちらの酸化チタンも良好であった。
【００６７】
表４は、背面板の各部材に導電性粒子を混入したときの評価結果をまとめたものである。
【００６８】
【表４】

【００６９】
導電性粒子には金属粒子には粒径５μｍのニッケルを２ｗｔ％添加し、金属酸化物には粒径０．２μｍの導電性酸化チタンを５ｗｔ％もしくは１０ｗｔ％添加して使用した。各部材への添加量と組み合わせを示したのがサンプルＣ〜ＥとＧ〜Ｋである。サンプルＡとＢとＦは従来品の比較例として記載した。評価項目には偶発放電回数とラッチアップ回数と電荷の半減時間を示し、その結果から信頼のおけるパネルとしての使用可否を○、△、×で示した。
【００７０】
このサンプルＡ〜Ｋは４２インチのＰＤＰであり、評価は、４００ラインを点灯した時の１分当たりの偶発放電の回数、と１０分間当たりのラッチアップの回数である。なお、ラッチアップ現象とは、蓄積された電荷により発生する大きな放電現象であり、通常アドレス電極に沿って発生し、アドレス電極の動作不良を招くものであり、ハードウェア自体の破壊を伴うものと考えられる。従って、かかる現象はなくすことが必要である。偶発放電は、それよりも比較的小さな放電であるが表示上体を悪化させる原因となり、できるだけ減らすことが必要である。
【００７１】
この評価結果から得られる結論は、誘電体層のみならず隔壁または蛍光体層に導電性粒子を添加することで、または隔壁と蛍光体層の両方に導電性粒子を添加することで偶発放電やラッチアップの回数を皆無にすることができると言うことである。
【００７２】
以上、実施例を説明したが、金属粒子や導電性酸化物の粒子を混入させた隔壁２３や蛍光体層２４や誘電体層２２を形成することで、導電性粒子を含有しない場合よりも各部材の抵抗は低下する。そして、その低下により偶発放電や上記ラッチアップの原因となる蓄積電荷を適度にリークすることができる。しかも、その平均粒径と含有率を上記した範囲に設定することで、ほぼ従来通りの製造工程や焼成工程でパネルを提供することができる。しかも、隔壁や誘電体層の膜質も放電ガスを封止するに十分緻密なものに維持することができる。
【００７３】
更に本発明は、上記の評価結果から隔壁２３や蛍光体層２４や誘電体層２２にその抵抗を下げることができる物質を含ませることで、望ましくない放電の回数を減らすことができる。本発明の目的の偶発放電の原因となる蓄積電荷のリーク機能を達成することができる。
【００７４】
【発明の効果】
本発明によれば、アドレス期間内の放電により発生して背面板の放電セル内部表面に蓄積していた電荷が、適宜リークすることになり、従来のように電荷が過剰に蓄積し偶発放電が発生する回数を著しく減少させることができ、更に偶発放電に伴うラッチアップ現象を防止することがでる。
【００７５】
【図面の簡単な説明】
【００７６】
【図１】本発明の実施の一形態のＰＤＰの分解斜視図
【００７７】
【図２】本発明の実施の一形態のＰＤＰの断面図
【００７８】
【図３】３電極面放電型のＰＤＰの表示電極対
【００７９】
【図４】ＰＤＰの駆動方法を説明するための電極印加電圧波形図
【００８０】
【図５】偶発放電の説明図
【００８１】
【図６】導電性粒子を混ぜ込んだ誘電体層、隔壁、蛍光体層を説明するためのＰＤＰの断面図
【００８２】
【図７】導電性粒子を混ぜ込んだ誘電体層、隔壁、蛍光体層を説明するためのＰＤＰの断面図
【００８３】
【図８】導電性粒子の最適化を検討したグラフ
【００８４】
【図９】表面抵抗の測定方法を表す図
【００８５】
【図１０】Ｎｉの添加量と表面抵抗率の関係を表すグラフ
【００８６】
【図１１】導電性酸化チタンの添加量の最適化を検討した結果を表すグラフ
【００８７】
【符号の説明】
１０第二の基板
１３表示電極対
１４第二の誘電体層
２０第一の基板
２２第一の誘電体層
Ａ１〜Ａ３アドレス電極
３０導電性粒子

Claims

複数のアドレス電極と、各アドレス電極の間にアドレス電極に平行して設けられた複数の隔壁と、該隔壁の間に設けられた蛍光体層を有するプラズマディスプレイ背面板において、前記隔壁および前記蛍光体層が導電性粒子を含有することを特徴とするプラズマディスプレイ背面板。
前記導電性粒子として、金属粒子を隔壁中に０．５〜５ｗｔ％含有する請求項１に記載のプラズマディスプレイ背面板。
前記導電性粒子として、導電性酸化物を隔壁中に０．１〜２０ｗｔ％含有する請求項１に記載のプラズマディスプレイ背面板。
基板上に透明電極およびバス電極ならびにこれらを覆う誘電体層およびＭｇＯからなる保護層を有する表示側基板と、請求項１〜３のいずれかに記載のプラズマディスプレイ背面板とを組み合わせてなるプラズマディスプレイパネル。