KR100324733B1 - 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치 - Google Patents

소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치 Download PDF

Info

Publication number
KR100324733B1
KR100324733B1 KR1019950017629A KR19950017629A KR100324733B1 KR 100324733 B1 KR100324733 B1 KR 100324733B1 KR 1019950017629 A KR1019950017629 A KR 1019950017629A KR 19950017629 A KR19950017629 A KR 19950017629A KR 100324733 B1 KR100324733 B1 KR 100324733B1
Authority
KR
South Korea
Prior art keywords
digital
analog
converter
unit
input
Prior art date
Application number
KR1019950017629A
Other languages
English (en)
Other versions
KR970004361A (ko
Inventor
김수용
Original Assignee
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사 filed Critical 엘지전자주식회사
Priority to KR1019950017629A priority Critical patent/KR100324733B1/ko
Publication of KR970004361A publication Critical patent/KR970004361A/ko
Application granted granted Critical
Publication of KR100324733B1 publication Critical patent/KR100324733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본발명은 소프트 모뎀(SOFT MODEM)에 관한 것으로서, 종래에는 제1D/A-A/D변환부와의 접속을 위한 별도의 직렬(SERIAL)인터페이스 입/출력 디지탈 신호가 디지탈 H/W시스템부에서 제공되어야 하고, 상기 D/A-A/D변환부의 변환시점 또한 디지탈 H/W 시스템부의 제어에 의해 이루어지므로서, 상기 디지탈 H/W 시스템부에서의 S/W 나 H/W 적으로 큰 오버헤드(OVER HEAB)가 발생한다.
그리고, 병렬접속에서의 D/A-A/D변환장치는 데이타를 샘플링하거나 데이타의 출력을 위해 데이타 하나의 샘플로 한번씩 액세스를 하여야 하고, 상기 액세스 시점 또한 디지탈H/W 시스템부의 S/W 또는 H/W 드라이브를 통해서만 가능하므로서, 상당히 불편하다. 또한 극소수 회사에 의해 생산되므로서 가격이 비싸고, 직렬접속보다 D/A-A/D변환의 해상도가 떨어지는 문제점이 있었다.
따라서, 본발명은 상기와 같은 문제점을 해결하기 위해 모뎀 프로그램의 수행시 A/D-D/A 변환 I/O이 오퍼레이션(OPERATION)을 전적으로 인터럽트 구동에 의해 진행시키고, DSP프로그램의 수행결과는 전적으로 D/A-A/D의 변환 값을 계산 또는 추측한 값이 되므로 이들 데이타를 에스 알 에이 엠(SRAM)형태의 피포(FIFO)에 저장하고, I/O의 오퍼레이션시 여러 데이타를 한시점에 처리하면 입/출력 데이타의 액세스에 효율을 높일 수 있고, 디지탈 H/W 시스템부의 오버헤드를 줄일수 있으며, 또한 부가적으로 시스템의 오류에 의한 시스템 다운(DOWN)발생시 복구를 위한 워치독타이머(WATCHDOG TIMER)부기능를 제공하여 시스템을 안정시키는 소프트 모뎀용디지탈/아날로그-아날로그/디지탈 변환장치이다.

Description

소프트 모뎀용 디지탈/아날로그-아날로그/디지탈 변환장치
본발명은 소프트 모뎀(SOFT MODEM)에 관한 것으로서, 특히 디지탈 하드웨어(HARD WARE)시스템과 공중전화망(PSTN: PUBLIC SWITCHED TELEPHONENETWORK)을 인터페이스(INTER FACE)하기 위해 디지 탈(DIGITAL)/아날로그(ANALOG)-아날로그/디지탈 변환장치에 대한 새로운 접속방법을 실시하는 소프트 모뎀용 D/A-A/D 변환장치에 관한 것이다.
종래 소프트 모뎀에서 도면 제1도의 직렬 접속에 의한 D/A-A/D변환장치의 구성 및 동작에 대하여 설명하면 다음과 같다.
먼저, 디지탈 신호(DOUT)및 클릭신호(SCLK)와 디지탈 신호(DIN)가 입출력되면서 제1D/A- A/D변환부(2)를 제어하는 제1디지탈 H/W시스템부(1)와, 상기 제1디지탈 H/W시스템부(1)의 제어동작에 따라 입력되는 디지탈 신호(DOUT)및 아날로그 신호(AIN)를 변환시켜 아날로그 신호(AOUT)및 디지탈 신호(DIN)로 출력시키는 제1D/A-A/D변환부(2)와, 상기 제1D/A-A/D변환부(2)에 의해 변환되어 출력된 아날로그신호(AOUT)및 디지탈신호(DIN)에 따라 공중전화망(PSTN)과 제1디지탈H/W시스템부(1)를 직렬접속이 용이하도록 하는 제1인터페이스부(3)로 구성된 것이다.
이와같이 구성된 종래 소프트 모뎀에서 직렬접속에 의한 D/A-A/D변환장치의 동작에 대하여 설명하면 다음과 같다.
먼저, 제1디지탈H/W시스템부(1)에서는 데이타의 샘플링을 위한 동기신호의 디지탈신호(DOUT)및 클럭신호(SCLK)를 I2C 버스 또는 SPI버스타입의 직렬버스를 통해 제1D/A-A/D변환부(2)에 출력시키면, 상기 제1D/A-A/D변환부(2)는 제1디지탈 H/W시스템부(1)의 제어동작에 따라 입력된 디지탈 신호(DOUT)를 아날로그 신호(AOUT)로 변환시켜 제1인터페이스부(3)에 입력시킨다.
즉, 상기 제1인터페이스부(3)에 입력된 아날로그신호(AOUT)에 따라 상기 제1인터페이스부(3)에 접속된 공중전화망(PSTN)이 제1디지탈 H/W시스템부(1)와 직렬접속된다.
또한, 공중전화망(PSTN)을 통해 입력되는 아날로그신호(AIN)가 상기 제1인터페이스(3)를 통해 입력되어 제1D/A-A/D변환부(2)에 입력되면, 상기 제1D/A-A/D변환부(2)는 제1디지탈H/W시스템부(1)의 제어동작에 따라 입력된 아날로1 신호(AIN)를 디지탈신호(DIN)로 변환시켜 I2C버스 또는 SPI버스타입의 직렬버스를 통해 제1디지탈 H/W시스템부(1)에 입력시키게 된다.
따라서, 상기 제1디지탈 H/W시스템부(1)가 공중전화망(PSTN)과 직렬접속되는 것이다.
그리고, 도면 제2도는 종래 소프트 모뎀에서 병렬접속에 의한 D/A-A/D변환장치를 보인 것으로서, 그 구성및 동작에 대하여 설명하면 다음과 같다.
먼저, 직렬버스가 내부적으로 변환된 어드레스 버스 및 데이타 버스의 병렬(PARALLEL)버스를 통한 디지탈 신호의 입출력과 리드/라이트(R/W)및 칩 인에이블(CE)신호를 출력시켜 제2D/A-A/D변환부(5)를 액세스(ACCESS)시키도록 제어동작하는 제2디지탈 H/W시스템부(4)와, 상기 제2디지탈 H/W시스템부(4)의 제어동작에 의해 액세스 동작하여 디지탈 신호 및 아날로그 신호(AIN)를 변환시키면서인터럽트(INTERRUPT)신호를 발생시키는 제2D/A-A/D변환부(5)와, 상기 제2D/A-A/D변환부(5)에 의해 변환되어 출력된 아날로그 신호(AOUT)및 디지탈 신호에 따라 공중전화망(PSTN)과 제2디지탈 H/W시스템부(4)의 병렬 접속이 용이하도록 하는 제2인터페이스부(6)로 구성된 것이다.
이와같이 구성된 종래 소프트 모뎀에서 병렬접속에 의한 D/A-A/D변환장치의 동작에 대하여 설명하면 다음과 같다.
먼저, 제2디지탈 H/W시스템부(4)에서는 직렬버스가 내부적으로 변화된 어드레스 버스 및 데이타 버스의 병렬버스를 통해 디지탈 신호를 제2D/A-A/D변환부(5)에 출력시킴과 동시에 일정신호(R/W)(CE)를 출력시켜, 상기 제2D/A-A/D변환부(5)의 액세스 동작을 제어한다.
즉, 상기 제2디지탈 H/W시스템부(4)의 제어동작에 따라 제2D/A-A/D변환부(5)는 입력된 디지탈신호를 아날로그 신호(AOUT)로 변환시켜 제2인터페이스부(6)에 입력시킨다.
그리고, 공중전화망(PSTN)을 통해 입력된 아날로그신호(AIN)는 제2인터페이스부(6)를 통해 상기 제2D/A-A/D변환부(5)에 입력되면서 디지탈 신호로 변환되어 어드레스 버스 및 데이타 버스의 병렬버스를 통해 제2디지탈 H/W시스템부(4)에 입력된다.
이때, 상기 제2D/A-A/D변환부(5)에 의해 신호가 변환 완료되면, 상기 제 2D/A-A/D변환부(5)에서는 제2디지탈 H/W시스템부(4)로 인터럽트 신호를 출력시킨다.
그리고, 상기 제2디지탈 H/W시스템부(4)는 제2B/A-A/D변환부(5)의 변환상태를 참조하는 외부출력을 연속적으로 체크하면서 상기 제2D/A-A/D변환부(5)를 액세스 시키거나, 또는 상기 제2D/A-A/D변환부(5)에서 출력된 인터럽트 신호를 제공받아 입/출력의 오퍼레이션(OPERATION)을 수행하므로서, 상기 제2디지탈 H/W시스템부(4)와 공중전화망(PSTN)의 병렬접속이 이루어 지는 것이다.
그러나, 종래 소프트 모뎀에서의 직렬접속에 의한 D/A-A/D변환장치는 제 1D/A-A/D변환부(2)와의 접속을 위한 별도의 직렬(SERIAL)인터페이스 입/출력 디지탈 신호(DIN)(DOUT)가 제1디지탈 H/W시스템부(1)에서 제공되어야 하고, 상기 제 1D/A-A/D변환부(2)의 변환시점 또한 제1디지탈 H/W시스템부(1)의 제어에 의해 이루어지므로서, 상기 제1디지탈 H/W시스템부(1)에서의 S/W나 H/W적으로 큰 오버헤드(OVER HEAD)가 발생한다.
그리고, 병렬접속에서의 D/A-A/D변환장치는 데이타를 샘플링하거나 데이타의 출력을 위해 데이타 하나의 샘플로 한번씩 액세스를 하여야 하고, 상기 액세스시점 또한 제2디지탈H/W시스템부(4)의 S/W 또는 H/W드라이브를 통해서만 가능하므로서, 상당히 불편하다. 또한 극소수 회사에 의해 생산되므로서 가격이 비싸고, 직렬접속보다 D/A-A/D변환의 해상도가 떨어지는 문제점이 있었다.
따라서, 본발명은 이와같은 문제점을 해결하기 위해 모뎀 프로그램의 수행시 A/D-D/A변환 I/O의 오퍼레이션(OPERATION)을 전적으로 인터럽트 구동에 의해 진행시키고, DSP프로그램의 수행결과는 전적으로 D/A-A/D의 변환 값을 계산 또는 추측한 값이 되므로 이들 데이타를 에스 알 에이 엠(SRAM)형태의 피포(FIFO)에 저장하고, I/O의 오퍼레이션시 여러 데이타를 한시점에 처리하면 입/출력 데이타의 액세스에 효율을 높일수 있고, 디지탈 H/W시스템부의 오버헤드를 줄일수 있다.
또한, 부가적으로 시스템의 오류에 의한 시스템 다운(DOWN)발생시 복구를 위한 워치독티이머(WATCHDOG TIMER)부기능을 제공하여 시스템을 안정시키고자 하는것이다.
제1도는 종래 직렬접속에 의한 D/A-A/D 변환장치의 구성을 보인 블럭도.
제2도는 종래 병렬접속에 의한 D/A-A/D 변환장치의 구성을 보인 블럭도.
제3도는 본발명 D/A-A/D 변환장치의 구성을 보인 블럭도.
제4도는 본발명 D/A-A/D 변환장치의 ADAC변환부의 내부구성을 보인 블럭도.
제5도는 본발명 D/A-A/D 변환장치의 다른실시예를 보인 블럭 구성도.
<< 도면의 주요부분에 대한 부호의 설명 >>
11 ; 디지탈 H/W시스템부 12 ; ADAC변환부
13 ; 인터페이스부 14 ; 시스템제어부
15 ; A/D변환부 16 ; 수신버퍼부
17 ; 레지스터어레이제어부 18 ; 송신버퍼부
19 ; D/A변환부 20 ; 워치독타이머부
상기 목적 달성을 위한 본발명 소프트 모뎀용 디지탈/아날로그-아날로그/디지탈 변환장치의 구성 및 동작에 대하여 첨부된 도면 제3도 및 제4도를 참조하여 설명하면 다음과 같다.
먼저, 어드레스 버스 및 데이타 버스를 통한 일정 데이타의 입출력과 리드/라이트(R/W)및 칩 인에이블(CE)신호의 입출력에 따라 에이디에이씨(ADAC)변환부(12)를 액세스 시키도록 제어 동작하는 디지탈 H/W시스템부(11)와, 상기 디지탈 H/W시스템부(11)의 제어동작에 의해 액세스 동작되면서, 입출력되는 아날로그 신호(AIN)(AOUT)및 인터럽트 및 타임(TIME)인터럽트 신호에 의해 디지탈 H/W시스템부(11)및 공중전화망(PSTN)사이를 접속시키도록 변환동작하는 ADAC변환부(12)와, 상기 디지탈 H/W시스템부(11)및 공중전화망(PSTN)의 접속이 용이하도록 ADAC변환부(12)및 공중전화망(PSTN)에 접속된 인터페이스부(13)로 구성된다.
그리고, 상기 ADAC변환부(12)는 리드/라이트(R/W)및 칩 인에이블(CE)신호의 입출력과 인터럽트 신호를 출력시키면서 시스템 각부를 제어하는 시스템 제어부(14)와, 상기 시스템 제어부(14)의 제어에 의해 인터페이스부(13)에서 입력된 아날로그 신호(AIN)를 디지탈 신호로 변환시키는 A/D변환부(15)와, 상기 A/D변환부(15)에 의해 변환되어 출력된 디지탈 신호를 임시 저장시키는 수신 버퍼부(16)와, 상기 수신 버퍼부(16)에 임시 저장된 디지탈 신호를 수신받아 송신시키도록 수신피포(Rx. FIFO)및 송신피포(Tx. FIFO)로 운영되면서, 상기 디지탈 H/W시스템부(11)의 H/W 상태보고(REPORTING)및 H/W의 명령을 저장하여 디코딩(DECODING)시키는 레지스터 어레이(RESISTER ARRAY)제어부(17)와, 상기 레지스터 어레이 제어부(17)의 송신 피포를 통해 송신된 디지탈 신호를 임시 저장시키는 송신 버퍼부(18)와, 상기 송신 버퍼부(18)에 임시 저장된 디지탈 신호를 입력받아 아날로그 신호(AOUT)로 변환하여 출력시키는 D/A변환부(19)와, 상기 디지탈 H/W시스템부(11)에 타임 인터럽트를 제공하면서 시스템의 오류 발생시, 메인 시스템 쪽으로 모뎀을 리세트(RESET)시키는 워치독 타이머(WATCHDOG TIMER)부(20)로 구성된 것이다.
이와같이 구성된 본발명 소프트 모뎀용 D/A-A/D변환장치의 동작에 대하여 설명하면 다음과 같다.
어드레스 버스 및 데이타 버스를 통해 연결된 디지탈 H/W시스템부(11)와 ADAC변환부(12)에서는 리드/라이트(R/W)및 칩 인에이블(CE)신호가 입출력되고, 상기 디지탈H/W시스템부(11)에서는 공중전화망(PSTN)과 접속하기 위해 ADAC변환부(12)를 액세스 동작시키도록 제어한다.
이때, 상기 ADAC변환부(12)는 공중전화망(PSTN)과 디지탈 H/W시스템부(11)를 접속시키기 위해 입출력되는 아날로그 신호(AIN)(AOUT)에 따라 인터페이스부(13)에 접속되면서, 상기 디지탈 H/W시스템부(11)에 인터럽트 및 타임 인터럽트 신호를 출력시킨다.
즉, 상기 ADAC변환부(12)내부에 구성된 시스템제어부(14)에서는 일정신호 (R/W)(CE)의 입력에 따라 상기 ADAC변환부(12)의 시스템 각부를 제어하면서, 디지탈 H/W시스템부(11)에 인터럽트 신호를 출력시킨다.
그리고, 상기 시스템 H/W제어부(14)에 의해 제어되는 A/D변환부(15)에서는 인터페이스부(13)에서 입력된 아날로그 신호(AIN)를 디지탈 신호로 변환시켜 수신 버퍼부(16)에 임시 저장시키고, 상기 수신버퍼부(16)는 임시 저장된 디지탈 신호를 레지스터 어레이 제어부(17)의 수신 피포(Rx. FIFO)에 입력시킨다.
이때, 상기 레지스터 어레이 제어부(17)는 상기 디지탈 H/W시스템부(11)의 H/W상태보고 및 H/W의 명령을 저장하고 디코딩 시키면서, 수신피포(Rx. FIFO)에 입력된 디지탈 신호를 송신피포(Tx. FIFO)를 통해 출력시켜 송신버퍼부(18)에 임시 저장시킨다.
그리고, 상기 송신버피부(18)에 임시 저장된 디지탈 신호는 D/A변환부(19)에 의해 아날로그 신호(AOUT)로 변환되어 인터페이스부(13)에 입력된다.
한편 워치독 타이머부(20)는 상기 디지탈 H/W시스템부(11)에 타임 인터럽트 신호를 제공하면서, 상기 디지탈 H/W시스템부(11)의 H/W가 오동작 발생시 메인 시스템 방향으로 모뎀을 리세트 시켜 상기 디지탈 H/W시스템부(11)의 H/W 오동작을 방지하게 되는 것이다.
그리고, 도면 제5도는 본발명 소프트 모뎀용 D/A-A/D변환장치의 다른 실시예를 보인 것으로서, ADAC변환부(12)에 내장된 A/D변환부(15)및 D/A변환부(19)를 외부에 직렬로 연결시켜, 직렬-병렬(SERIAL-TO-PARALLEL)또는 병렬-직렬(PARALLEL-TO-SERIAL)로 대치하므로서 동일한 효과를 얻고자 하는 것으로, 본발명 제3도 및 제4도에서와 동일부분에 대하여는 동일부호로 표시하여 중복되는 설명을 생략하였다.
이상에서 설명한 바와같이 본발명은 모뎀 프로그램의 수행시 A/D-D/A변환 I/O의 오퍼레이션(OPERATION)을 전적으로 인터럽트 구동에 의해 진행시키고, DSP프로그램의 수행결과는 전적으로 D/A-A/D의 변환 값을 계산 또는 추측한 값이 되므로 이들 데이타를 에스 알 에이 엠(SRAM)형태의 피포(FIFO)에 저장하고, I/O의 오퍼레이션시 여러 데이타를 한시점에 처리하면 입/출력 데이타의 액세스에 효율을 높일 수 있고, 디지탈 H/W시스템부의 오버헤드를 줄일수 있으며, 또한 부가적으로 시스템의 오류에 의한 시스템 다운(DOWN)발생시 복구를 위한 워치독타이머(WATCHDOG TIMER)부기능을 제공하여 시스템을 안정시키는 효과가 있는 것이다.

Claims (3)

  1. 어드레스 버스 및 데이타 버스를 통한 일정 데이타의 입출력과 리드/라이트 (R/W)및 칩 인에이블(CE)신호의 입출력에 따라 에이디에이씨(ADAC)변환부(12)를 액세스 시키도록 제어 동작하는 디지탈 H/W시스템부(11)와, 상기 디지탈 H/W시스템부(11)의 제어동작에 의해 액세스 동작되면서, 입출력되는 아날로그 신호(AIN)(AOUT)및 인터럽트와 타임(TIME)인터럽트 신호에 의해 디지탈 H/W시스템부(11)및 공중전화망(PSTN)사이를 접속시키도록 변환동작하는 ADAC변환부(12)와, 상기 디지탈 H/W 시스템부(11) 및 공중전화망(PSTN)의 접속이 용이하도록 ADAC변환부(12)및 공중전화망(PSTN)에 접속된 인터페이스부(13)로 구성된 소프트 모뎀용 디지탈/아날로그-아날로그/디지탈 변환장치.
  2. 제1항에 있어서, ADAC변환부(12)는 리드/라이트(R/W)및 칩 인에이블(CE)신호의 입출력과 인터럽트 신호를 출력시키면서 시스템 각부를 제어하는 시스템 제어부(14)와, 상기 시스템 제어부(14)의 제어에 의해 인터페이스부(13)에서 입력된 아날로그 신호(AIN)를 디지탈 신호로 변환시키는 A/D변환부(15)와, 상기 A/D변환부(15)에 의해 변환되어 출력된 디지탈 신호를 임시 저장시키는 수신 버퍼부(16)와, 상기 수신 버퍼부(16)에 임시 저장된 디지탈 신호를 수신받아 송신시키도록 수신피포(Rx. FIFO)및 송신피포(Tx. FIFO)로 운영되면서, 상기 디지탈H/W시스템부(11)의 H/W 상태보고(REPORTING)및 H/W의 명령을 저장하여 디코딩(DECODING)시키는 레지스터 어레이(RESISTER ARRAY)제어부(17)와, 상기 레지스터 어레이 제어부(17)의 송신 피포를 통해 송신된 디지탈 신호를 임시 저장시키는 송신 버퍼부(18)와, 상기 송신 버퍼부(18)에 임시 저장된 디지탈 신호를 입력받아 아날로그 신호(AOUT)로 변환하여 출력시키는 D/A변환부(19)와, 상기 디지탈 H/W시스템부(11)에 타임 인터럽트를 제공하면서 시스템의 오류 발생시, 메인 시스템 쪽으로 모뎀을 리세트(RESET)시키는 워치독 타이머(WATCHDOG TIMER)부(20)로 구성된것을 특징으로 하는 소프트 모뎀용 디지탈/아날로그-아날로그/디지탈 변환장치.
  3. 제1항 또는 제2항에 있어서, A/D변환부(15) 및 D/A변환부(19)의 구성을 ADAC변환부(12)외부에직렬방식으로 연결시켜 직렬-병렬(SERIAL-TO-PARALLEL)또는 병렬-직렬(PARALLEL-TO -SERIAL)로 대치시키는 것을 특징으로 하는 소프트 모뎀용 디지탈/아날로그-아날로그/디지탈 변환장치.
KR1019950017629A 1995-06-26 1995-06-26 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치 KR100324733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017629A KR100324733B1 (ko) 1995-06-26 1995-06-26 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017629A KR100324733B1 (ko) 1995-06-26 1995-06-26 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치

Publications (2)

Publication Number Publication Date
KR970004361A KR970004361A (ko) 1997-01-29
KR100324733B1 true KR100324733B1 (ko) 2002-07-27

Family

ID=37478107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017629A KR100324733B1 (ko) 1995-06-26 1995-06-26 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치

Country Status (1)

Country Link
KR (1) KR100324733B1 (ko)

Also Published As

Publication number Publication date
KR970004361A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US5596540A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
JPH07325782A (ja) Ｉ／ｏデータポート回路ならびに第１および第２のデータを同時に転送するための方法
KR100324733B1 (ko) 소프트모뎀용디지탈/아날로그-아날로그/디지탈변환장치
EP0224626B1 (en) Multi-signal processor synchronized system
EP0710426B1 (en) Serial bit rate converter for a tdm switching matrix
JPH02179046A (ja) 信号符号化方式
KR19980042000A (ko) 직병렬 데이터 변환기
CN111104353B (zh) 基于fpga的多功能航空总线接口卡
JP2003177859A (ja) 操作キー入力制御装置
JPH0370415B2 (ko)
KR0136514B1 (ko) 공통선 신호장치의 속도정합장치
JPS6314543A (ja) シリアル・パラレル変換回路
RU1820375C (ru) Устройство дл ввода-вывода информации
SU1123045A1 (ru) Устройство дл передачи телеметрической информации со сжатием
JPS599305Y2 (ja) 多重直列入力インタフェ−ス
JPH02150949A (ja) バス接続装置
KR950013130B1 (ko) 뱅크 메모리를 이용한 고속 대용량 데이타 수집장치
JPS60241397A (ja) フレ−ムアライナ装置
KR950005980Y1 (ko) 간이교환시스템의 비동기데이타 전송회로.
KR19990049828A (ko) 디지털 신호 처리 장치의 데이터를 양방향으로 동시에처리하는회로
JPH11112342A (ja) Ｐｃｍ雑音の影響のないデジタル信号処理システム
JPH02192347A (ja) データ通信回路制御方式
JPS61123222A (ja) 並直列変換器
JPH05101006A (ja) シリアル通信回路
JPH07110018B2 (ja) シリアル通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee