KR100322169B1 - 입방형 집적회로장치 제조방법 - Google Patents
입방형 집적회로장치 제조방법 Download PDFInfo
- Publication number
- KR100322169B1 KR100322169B1 KR1019950002105A KR19950002105A KR100322169B1 KR 100322169 B1 KR100322169 B1 KR 100322169B1 KR 1019950002105 A KR1019950002105 A KR 1019950002105A KR 19950002105 A KR19950002105 A KR 19950002105A KR 100322169 B1 KR100322169 B1 KR 100322169B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- major surface
- contact point
- carrier plate
- electrically connected
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 144
- 239000011231 conductive filler Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims description 13
- 239000003792 electrolyte Substances 0.000 claims description 10
- 229910000497 Amalgam Inorganic materials 0.000 claims description 9
- 239000002253 acid Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 27
- 229910021426 porous silicon Inorganic materials 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005267 amalgamation Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000008247 solid mixture Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 방법은 입방형 집적회로장치를 제조할 때 사용된다. 전기 화학 에칭에 의해 제조되며, 실리콘 웨이퍼로 절연되며, 도전성 충전제를 제공하는 관통공을 가지는 실리콘 웨이퍼는 소자를 가지며 입방형 집적회로장치로 집적되는 기판(21)의 캐리어 판으로서 고정된다. 도전성 충전제에 전기적으로 접속되며 캐리어 판(24)의 표면위에 배열되는 단자패드(25)는 캐리어 판(24)에 인접한 기판(21)의 표면에 배열되는 소자의 접촉점(23)과 접촉하여 접촉점과 견고히 접속된다.
Description
입방집적에 있어서, 다수의 기판은 서로의 상부에 적층되어 서로에 견고히 접속된다. 각각의 기판은 회로, 센서작동기 및/또는 평면 수동소자를 각각 집적한다. 각각의 기판은 다른 기술에 의해 제조될 수 있다. 여러 기판에 포함된 소자들은 수직 접촉점에 의해 서로에 전기적으로 접속된다.
기판은 상기 입방형 집적회로장치의 제조에서 우선 서로 독립적으로 제조된다. 서로 독립적으로 제조된 기판은 약 10㎛ 이하의 매우 얇은 두께를 가진다. 상기 얇은 기판은 전기 접촉점이 제공된 기판의 앞면 및 뒷면을 가지며 기계적 및 열적요구가 회로장치의 전기적 요구외에 또한 충족되도록 서로위에 배열된다. 상기 회로 구조는 극단적인 기계적 응력을 막을 수 있도록 기계적으로 안정해야 한다. 더우기 집적이 증가함으로써 증가되는 방산열은 제거되야 한다.
Y. Hayashi et al, Symp. on VLSI Technol. (1990) pages 95 ff 는 기판의 앞면 공정이 얇게 되는 동안 그리고 예를들어, 실리콘 또는 석영의 고체 캐리어층이 기판의 앞면위에 증착되는 동안 입방 집적에서 보호되는 것을 기술한다. 상기 기판은 얇게 되며 뒷면에서 작동하는 접촉점을 제공한다. 결과적으로, 얇은 기판은 추가 기판위에 제공되며 결합공정에 의해 견고하게 접속된다. 결합 공정후, 캐리어층은 기판의 소자를 손상시키지 않고 또는 기판 사이의 접속을 떨어뜨리지 않고 차례로 벗겨내야 한다. 얇은 기판의 소자에 대한 검사는 캐리어 층이 안면에 입혀져서 얇은 기판이 캐리어 층의 안정화없이 기준 검사과정을 견디어내지 못하기 때문에 결합 공정전에 단지 뒷면에서 진행이 가능하다. 그러나, 양면 접촉은, 예를들어, 메모리 적층의 내부 레벨에 대한 것과 같이 비자율적 Ics를 검사할때 요구된다. 다수의 공정단계는 접촉을 제공하기 위해 요구되며 금속화는 얇은 기판의 뒷면에서 구성된다.
얇은 기판에 대한 검사가 양쪽면에서 진행이 가능한 입방 집적회로를 제조하는 방법을 제공하는 것이 본 발명의 목적이다.
일반적으로 본 발명은 입방 회로를 제조하는 방법이다. 관통공(through pore)은 실리콘 웨이퍼가 양극으로 접속되는 플루오르 화물 함유산 전해질로 전기 화학 에칭에 의해 도핑된 단결정 실리콘 웨이퍼에 만들어 진다. 실리콘 웨이퍼로 절연된 관통공은 특히 적어도 하나의 도전성 충전제을 제공한다. 캐리어 판으로서 실리콘 웨이퍼는 제 1 주표면의 영역에서 적어도 소자를 가지며, 제 1 주표면상의 소자에 접촉점을 가지며, 그리고 다른 기판과 공통으로 입방형 집적회로 장치로 집적되는 기판의 제 1 주표면위에 고정된다. 적어도 하나의 도전성 충전제에 전기적으로 접속되며 제 1 주표면에서 적어도 하나의 접촉점과 접속하는 단자패드는 제 1 주표면에 인접한 캐리어판의 표면상에 형성된다. 상기 단자패드는 각각의 접촉점에 견고히 접속 된다.
본 발명의 개발 장점은 다음과 같다.
실리콘 웨이퍼는 화학-기계적 폴리싱에 의해 얇게 된다.
캐리어판은 100㎛ 및 300㎛ 사이의 두께를 가지며, 관통공은 1μm 및 10㎛ 사이의 직경을 가진다.
실리콘 웨이퍼의 전체 표면은 관통공의 제조후에 절연 물질에 의해 공급된다. 도전성 충전제은 도핑된 폴리실리콘, 알루미늄, 구리 또는 아말감(amalgam)조성물로 제조된다.
기판은 제 1 주표면의 반대편에 놓인 제 2 주표면에서 얇게 처리된다. 기판의 제 1 주표면의 영역에서 소자와 전기적으로 접속된 접촉점은 기판의 제 2 주표면상에서 만들어진다.
제 1 시트판처럼 동일한 방법으로 도전성 충전제을 제공한 관통공에 의해 제공된 추가 캐리어판은 추가 기판의 제 1 주표면상에 고정된다. 추가 기판은 제 1 주표면의 영역에서 소자를 가지며 제 1 주표면상의 소자에서 접촉점을 가진다. 적어도 하나의 도전성 충전제에 전기적으로 접속되며, 제 1 주표면상에 적어도 하나의 접촉점과 접속하며, 접촉점에 의해 견고히 결합되는 단자패드는 추가한 기판의 제 1 주표면에 인접하는 추가한 캐리어판의 적어도 하나의 표면상에서 형성된다. 추가한 기판은 제 1 주표면의 반대편에 놓인 제 2 주표면에서 얇게 처리된다. 추가한 기판의 제 2 주표면 영역에서 소자에 전기적으로 접속되는 접촉점은 추가한 기판의 제 2 주표면상에서 제조된다. 제 1 시트 캐리어 판은 추가한 기판의 제 2 주표면상에 고정된다. 그러므로 제 1 시트 기판 및 추가한 기판은 제 1 시트 캐리어판의 반대측면에 배열된다. 적어도 하나의 도전성 층전제에 전기적으로 접속되며, 추가한 기판의 제 2 주표면에서 적어도 하나의 접촉점과 각각 접속하며, 각각의 접촉점에 견고하게 접속되는 단자패드는 추가한 기판의 제 2 주표면에 인접한 상기 제 1 캐리어판의 표면상에 형성된다. 적어도 하나의 캐리어 판상의 적어도 몇몇의 단자패드는 인접 관통공의 도전성 충전제에 전기적으로 접속되며, 그러므로 이들은병렬로 접속된다. 적어도 하나의 캐리어판은 적어도 하나의 인접기판과 간격을 두고 측면으로 돌출된다. 측면에 돌출한 캐리어 기판은 적어도 하나의 기판 소자의 금속화레벨에 의해 접속되는 측면 돌출부분에 적어도 하나의 단자 접촉을 가진다.
본 발명의 방법에 있어서, 도핑된 단결정질 실리콘 웨이퍼는 실리콘 웨이퍼가 양극으로 접속되는 플루오르 화물 함유 산 전해질을 전기화학 에칭에 의해 이전에 발생된 관통공을 가지는 캐리어 판으로서 사용된다. 관통공은 1 내지 10㎛ 범위의 직경을 가진다. 상기 다공 실리콘은 일반적으로 다공질(macroporous)로 언급된다. 적어도 몇몇의 관통공은 그들의 표면위에 절연층을 제공하며 도전성 충전제로 채워진다.
바람직하게, 실리콘 웨이퍼의 전체표면은, 예를들어 단자 산화에 의한 절연층을 제공한다. 캐리어판은 제 1 주표면의 영역에서 적어도 소자를 가지며, 다른기판과 공통으로 입방형 집적회로 장치로 집적되는 기판의 제 1 주표면에 고정된다. 소자의 접촉점은 제 1 주기판에 배열된다. 적어도 하나의 도전성 충전제에 각각 전기적으로 접속되는 단자패드는 기판의 제 1 주기판에 인접한 캐리어 판의 표면에 적어도 형성된다. 상기 단자패드는 기판의 제 1 주표면의 적어도 하나의 접촉점에 각각 접속된다. 서로 접촉된 단자패드 및 접촉점은 서로 견고하게 결합되어 캐리어판 및 기판사이에 고정된 접속을 나타낸다. 도전성 충전제는 도핑된 폴리실리콘, 알루미늄, 구리 또는 아말감 조성물로 제조된다. 접촉점은 텅스텐, Au/In 또는 아말감 조성물로 제조된다. 단자패드 및 접촉점 사이의 결합은 납땜 또는 아말감법에 의해 바람직하게 접속할 수 있다.
다공질 실리콘의 캐리어판은 매우 높은 기계적 안정성을 가진다. 그러므로 그것은 얇게 처리하는 동안 그리고 추가한 공정동안 기판에서 안정하다. 얇아진후 조차, 기판에서 소자의 검사는 캐리어판 관통공의 도전성 충전제을 통해서 양측에서 진행이 가능하다. 배열된 것처럼, 단자패드는 기판에서 떨어져 맞선 캐리어판의 표면위에 추가로 형성된다. 다공질 실리콘의 캐리어 판은 100 내지 200㎛ 의 두께에서도 적절한 기계적 안정성을 가진다.
입방형 집적회로장치의 인접기판 사이에 소자를 접속하는 것으로서 캐리어판을 사용하는 것은 본 발명의 범위내에 속한다. 그때문에, 캐리어판은 반대측에 대응 단자패드를 제공한다. 입방형 집적회로장치의 많은 기판에 대한 수직 접촉은 캐리어판의 도전성 충전제을 통해 이루어진다. 상기 접촉 저항 및 커패시턴스를 설정하기 위해서, 도전성 충전제에 대한 물질의 선택은 한편으로 적당하며, 다수의 관통공에 대한 병렬 접속은 다른 한편으로 적당하다. 캐리어 판이 본질적으로 대칭 구성되기 때문에, 주로 열적 왜곡을 막을 수 있다.
방산열을 적절히 제거하는 캐리어판을 배열하는 것은 본 발명의 범위내에 속한다. 이때문에, 캐리어판은 인접기판에 간격을 두고 특히 측면에 돌출되며 냉각장치에서 열적 접속을 가지고 배열된다.
캐리어 판의 측면 돌출 부분은 적어도 하나의 기판에서 소자의 금속화 레벨을 통해 접속되는 단자접촉을 추가로 제공할 수 있다. 예를들어, 공급전압이 인가될 수 있으며 경사측정은 상기 열적 접촉에 의해 실행될 수 있다.
신규한 것이라 믿어지는 본 발명의 특성은 구체적으로 종속청구범위에서 기술한다. 그외의 목적 및 장점과 함께 본 발명은 첨부된 도면을 참조로 상세히 설명될 것이며, 여러 도면에서 동일부재는 동일부호를 가진다.
<100> 방향을 가진 단결정질 실리콘의 실리콘 웨이퍼에 있어서, 관통공(12)은 전기화학 에칭으로 제조된다(제 1도에서 도시됨). 이때문에, 실리콘 웨이퍼는 플루오르 화물을 포함하는 산 전해질과 접촉시키는 표면을 가진다. 전해질은 1 내지 50 퍼센트, 바람직하게는 6 퍼센트의 불화수소 산농도를 포함한다. 수직 작용제(Tensid)는 실리콘 웨이퍼(11)의 표면상에 수소 버블의 형성을 억제하기 위해서 전해질에 첨가될 수 있다. 예를들어, 3 볼트 전압은 실리콘 웨이퍼(11) 및 전해질 사이에 인가된다. 예를들어 5 ohms·cm 의 비저항을 가진 실리콘 웨이퍼(11)는 양극(anode)으로 접속된다. 일루미네이션 때문에, 약 ㎠ 마다 10mA의 전류밀도가 실리콘 웨이퍼(11)에 세트된다.
전기 화학 에칭에 있어서, 소수 전하 캐리어는 전해질과 접촉하는 표면에서 실리콘으로 이동한다. 공간 전하 영역은 표면에 형성된다. 전계가 모든 표면에서 통계 분포로 존재하며 또는 그때 상기 억압 외부에서 포토기술 및 알칼리성 에천트에 의해 계획적으로 제조된 억압 영역보다 크기 때문에, 소수 전하 캐리어는 우선 이 지점으로 이동한다. 결과적으로, 표면에서 조직이 발생한다. 모든 더 많은 소수 캐리어가 한 지점으로 이동하여, 에칭 착수가 이 지점에서 더 뚜렷할수록 초기의 아주 작은 불규칙성이 에칭때문에 발생한다. 이 방법에 있어서, 관통공은 에칭시간동안, 다른 물질 사이에서, 규정된 길이로 <100> 의 방향으로 발생한다.
본 발명의 방법에 있어서, 관통공(12)은 전체 실리콘 웨이퍼(11)를 통과한다. 100㎛ 의 실리콘 웨이퍼에 대한 두께를 제공하기 위해서, 대략 두시간의 에칭시간이 필요하다. 관통공의 직경은 1㎛ 및 10㎛ 사이의 값으로 세트된다.
절연층(13)에 의해 실리콘 웨이퍼(11)로 부터 절연된 실리콘 웨이퍼내의 관통공은 도전성 충전제(14)을 제공한다(제 2 도에서 도시됨). 절연층(13)은 열적 산화에 의해 실리콘 웨이퍼(11)의 전체 표면위에 바람직하게 형성된다.
도전성 충전제(14)은, 예를들어, 도핑된 폴리실리콘, 알루미늄, 구리 또는 아말감 조성물로 제조된다. 아말감 조성물로 알려지는 것은, 하나의 조성이 고체이고 다른 조성이 액체이며, 고체 조성이 액체 조성에 용해되어 경화된 혼합물을 만드는 조성물이다. 도전성 충전제(14)은 다음 방법에 의해 관통공(12)으로 삽입된다.
a) 예를들어 플라즈마 에칭 또는 화학-기계적 폴리싱에 의해 평탄하게 한 재에칭 다음에, 예를들어, CVD 방식을 따른 컨포말(conformal) 표면방식 증착방법.
b) 보조기판위에서 선택 증착(CVD, 무전해 도금)방법.
실리콘 웨이퍼(11)로 부터 분리된 스루관통공(12)을 가지는 실리콘 웨이퍼(11)는 도전성 충전제을 제공하며, 입방형 집적회로장치의 제조에서 캐리어판으로서 사용된다.
입방형 집적회로장치로 제조하기 위해서, 우선 제 1 주표면(22)을 가지는 제 1 기판(1)에서 진행된다(제 3도에서 도시됨). 제 1 주기판(21)은 제 1 주표면(22)의 영역에서 소자를 가진다. 상기 접촉점은 설명 편의상 더 상세히 도시되지 않는다. 접촉점(23)은 제 1 주표면(22)위에 배열되는데, 실리콘 웨이퍼로부터 절연된도전성 충전제가 제공되는 관통공을 가지는 다공질 실리콘 웨이퍼로 구성된 제 1 캐리어 판(24)은 제 1 기판(21)위에 제공된다. 이전에 캐리어 판(24)의 적어도 하나의 도전성 충전제에 각각 전기적으로 접속된 단자패드(25)는 적어도 제 1 주표면(22)에 인접한 캐리어판(24)의 표면위에 제조된다. 이것에 더해서 단자패드(25)는 제 1 캐리어판 (24)에 기계적으로 견고히 접속된다. 단자패드는, 예를들어, 텅스텐, 알루미늄, 아말감 조성물로 구성된다. 단자패드(25)는 제 1 캐리어 판(24)이 제 1 기판(21)과 결합되는 제 1 주표면(22)위의 접촉점과 결합한다. 각각 접촉하는 접촉점(23) 및 단자패드(24) 사이의 견고한 접속은 제조된다. 이것은, 예를들어, 납땜 및 아말감법으로 접속된다. 제 1 캐리어 판(24)은 이 견고한 접속을 통해서 제 1 기판(21)에 열적으로 결합된다.
본 소자는 제 1 기판(21)의 각각의 성분인 단자패드(25) 및 접촉점(23)에 의해서 접속된 제 1 캐리어 판(24)의 도전성 충전제에 의해서 검사될 수 있다. 접속을 촉진하기 위해서, 각각의 도전성 충전제와 통신하는 단자 패드(25)는 제 1 기판(21)에 대향하는 제 1 캐리어 판(24)의 표면위에서 같은 방법으로 제조된다.
다공질 실리콘의 높은 기계적 안정성 때문에, 제 1 캐리어 판(24)에 대한 제 1 주표면(22)의 수직방향에 대하여 100 내지 200㎛ 의 두께가 추가 공정중에 제 1 기판(21)을 안정하게 하기 위해서 적당하다. 캐리어 판(24)의 두께는 화학-기계적 폴리싱에 의해 적당하게 세트된다. 입방 집적에 있어서 추가공정에 포함되는 것은 제 2 주표면(26)을 얇게 연삭하는 것이며, 제 2 주표면(26)은 제 1 주표면(22)의 반대편에 놓이며, 제 1 주표면(22)은 제 2 주표면(26) 위에서 접촉을 적용한 것이다.
제 2 기판(31)은 제 1 주표면(32) 영역의 소자, 그리고 제 1 주표면(32)위에 배열된 이들 소자에 대한 접촉점(33)을 포함한다(제 3도에 도시됨). 제 2 캐리어 판(34)은 제 2 기판위에 제공되며, 이 제 2 캐리어 판(34)은 관통공을 가진 다공질 실리콘 웨이퍼로 구성되며, 실리콘 웨이퍼로 절연된 상기 관통공은 도전성 충전제를 제공한다. 제 2 캐리어 판(35)의 적어도 하나의 도전성 충전제에 각각 전기적으로 접속된 각각의 단자패드는 제 2 기판(31)의 제 1 주표면(32)에 인접한 제 2 캐리어 판(34)의 표면에 제공된다. 접속하는 동안, 단자패드(35)는 제 2 기판(31)의 제 1 주표면(32)위의 접촉점과 접속된다. 캐리어 판(34)에서 도전성 충전제의 접속을 개선하기 위해서, 대응 도전성 충전제에 대한 단자패드는 제 2 기판(31)에 간격을 두고 대향하는 제 2 캐리어 판(34)의 표면에 같은 방법으로 제공된다.
제 2 기판은 바람직하게는 래핑(lapping), 습식 스핀 에칭 또는 화학-기계적 폴리싱에 의해 제 1 주표면(32)의 반대편에 놓인 제 2 주표면(36)에서 얇게 처리된다. 그 다음에, 접촉점(33)이 제 2 주표면(36)위에 제공된다.
입방형 집적회로장치에서 제 1 기판(21) 및 제 2 기판(31)를 집적하기 위해서, 제 2 기판(31)은 제 1 기판(21)에 간격을 두고 맞선 제 1 캐리어 판(24)의 표면위에 제공된다. 이 공정은 제 3도에서 양쪽 화살표(37)에 의해 지시된다. 제 2 기판(31)의 제 2 주표면에서 접촉점(33)은 캐리어 판(24)의 단자패드(25)와 접촉한다. 접촉점(33)은 납땜, 또는 아말감법에 의해 단자패드(25)에 견고히 접속된다. 이 고정된 접속은 제 2 기판(31) 및 제 1 캐리어 판(24) 사이의 접속을 동시에 나타낸다. 이 방법에 있어서, 제 1 기판(21) 및 제 2 기판(31)은 제 1 캐리어 판(24)에 의해서 서로에 전기적뿐만 아니라 기계적으로 양쪽에 접속된다. 기계적인 힘을 보강하기 위해서, 가상 접촉점(33) 및 가상 단자패드(25)는 기판(21),(31)의 소자로부터 전기적으로 절연된 것을 사용할 수 있으며, 홈 접속을 사용할 수 있다.
다수의 복합 입방형 집적회로장치로 제조하기 위해서, 추가기판은 연속방식, 즉 추가 캐리어 판과 함께 제 2 캐리어판 위에 제공되어 견고히 접속된다.
세개의 기판(41)이 본 발명에 따르는 캐리어판(42)에 의해서 서로 접속되는 입방형 집적회로장치를 도시한다. 캐리어 판(42)은 기판에 인접하여 측면으로 돌출된다. 본 방법에 있어서, 방사힘에 의해 발생된 열은 측면에서 제거된다. 이것에 더해서, 단자 접촉점(43)은 캐리어 판(42)의 측면 돌출부분에 제공되며, 공급전압이 인가되어 검사측정을 실행할 수 있다.
본 발명은 도시된 방법에 의해 특별한 항목에 제한되지 않으며, 다른 수정 및 응용이 실행될 수 있다. 어떤 다른 변형은 본래의 목적 및 포함된 본 발명의 범위에서 벗어나지 않고 상술한 방법으로 만들어질 수 있다. 상기 상세한 설명은 본 발명을 제한하는 의미로서가 아니라 실시예로서 해석될 수 있는 것을 의미한다.
제 1도는 캐리어판을 도시한다.
제 2도는 제 1도의 캐리어판에 대한 단면도를 도시한다.
제 3도는 두개의 기판을 가지는 입방형 집적회로장치의 구조를 도시한다.
제 4도는 입방형 집적회로장치에 대한 단면도를 도시한다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 도핑된 실리콘 웨이퍼 12 : 관통공
13 : 절연층 14 : 도전성 충전제
21 : 제 1 기판 22 : 제 1 주표면
23 : 접촉점 24 : 제 1 캐리어판
25 : 단자패드 31 : 제 2 기판
32 : 제 1 주표면 33 : 접촉점
34 : 제 2 캐리어판 35 : 단자패드
36 : 제 2 주표면 41 : 기판
42 : 캐리어판 43 : 단자 접촉점
Claims (19)
- 실리콘 웨이퍼가 양극(anode)으로 접속되는 곳에서 플루오르 화물 함유 산 전해질로 전기 화학 에칭에 의해 도핑된 단결정질 실리콘 웨이퍼에 관통공을 형성하는 단계 ;상기 실리콘 웨이퍼와 절연되도록 상기 관통공에 적어도 부분적으로 도전성 충전제를 제공하는 단계 ;적어도 제 1 주표면의 영역에 소자를 가지며, 상기 제 1 주표면 위의 상기 소자와 접촉점을 가지며, 다른 기판과 공통으로 입방형 집적회로장치에 집적되는 상기 제 1 기판의 상기 제 1 주표면 위에, 제 1 캐리어 판으로서, 실리콘 웨이퍼를 고정하는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 1 주표면위의 적어도 하나의 접촉점과 접속하며, 상기 제 1 기판위의 접촉점에 대해 각각의 접촉점에 견고히 접속되는 단자패드를 상기 제 1 주표면에 인접하는 상기 캐리어판의 표면위에 형성하는 단계를 포함하는 것을 특징으로 하는 입방형 집적회로장치 제조방법.
- 제 1항에 있어서, 상기 실리콘 웨이퍼는 화학-기계적 폴리싱에 의해 얇게되는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 캐리어 판은 100㎛ 내지 300㎛사이의 두께를 가지며, 상기 관통공은 1㎛ 내지 10㎛ 사이의 직경을 가지는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 관통공을 제조한 다음에 상기 실리콘 웨이퍼의 전체 표면에 절연 물질을 제공하는 단계 ; 그리고도핑된 폴리실리콘, 알루미늄, 구리 및 아말감 조성물로 이루어진 그룹으로부터 선택된 충전제로부터 도전성 충전제를 제조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 제 1 기판의 상기 제 1 주표면의 반대편에 놓인 제 2 주표면에서 상기 제 1 기판을 얇게 처리하는 단계 ; 그리고상기 제 1 기판의 상기 제 1 주표면 영역의 소자에 전기적으로 접속되는 상기 제 1 기판의 상기 제 2 주표면위에 놓인 접촉점을 제조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서,상기 제 1 캐리어 판에서와 같은 방법으로 도전성 충전제가 제공되는 관통공이 제공되도록, 제 2 기판의 제 1 주표면 영역에서 소자를 가지며 상기 제 2 기판의 상기 제 1 주표면위의 소자와 접촉점을 가지는 상기 제 2 기판의 상기 제 1 주표면위에 제 2 캐리어 판을 고정시키는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 1 주표면 위의 적어도 하나의 접촉점과 접촉하며, 그리고 상기 적어도 하나의 접촉점과 견고히 접속되는 단자패드를 상기 제 2 기판의 상기 제 1 주표면에 인접하는 제 2 캐리어판 표면위에 형성하는 단계 ;상기 제 2 기판의 상기 제 1 주표면의 반대편에 놓인 상기 제 2 주표면에서 제 2 기판을 얇게 처리하는 단계 ;상기 제 2 기판의 상기 제 2 주표면 영역에서 소자와 전기적으로 접속하는 접촉점을 상기 제 2 기판의 상기 제 2 주표면위에 형성하는 단계 ;상기 제 1 기판 및 상기 제 2 기판이 상기 제 1 캐리어 판에 대해 마주보며 배열되도록 상기 제 2 기판의 상기 제 2 주표면에 상기 제 1 캐리어 판을 고정시키는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 2 주표면위의 적어도 하나의 접촉점과 각각 접촉하며 적어도 하나의 접촉점과 견고히 접속하는 단자 패드를, 상기 제 2 기판의 상기 제 2 주표면에 인접하는 상기 제 1 캐리어판의 표면위에 형성하는 단계를 더 포함하는 방법.
- 제 6항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판의 적어도 몇몇의 단자패드는 인접 관통공의 도전성 충전제에 전기적으로 접속되어 평행하게 접속되도록 제조되는 것을 특징으로 하는 방법.
- 제 7항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판은 적어도 하나의 인접 기판에 간격을 두고 측면으로 돌출하는 것을 특징으로 하는 방법.
- 제 8항에 있어서, 측면으로 돌출한 상기 캐리어 판은 적어도 하나의 상기 제 1 및 제 2 기판에서 소자에 대한 금속화 레벨에 의해 접속되는 측면으로 돌출한 캐리어 부분에서 적어도 하나의 단자 접촉점을 가지는 것을 특징으로 하는 방법.
- 실리콘 웨이퍼가 양극으로 접속되는 플루오르 화물 함유산 전해질로 전기 화학 에칭에 의해 도핑된 단결정질 실리콘에 관통공을 제조하는 단계 ;도핑된 폴리실리콘, 알루미늄, 구리 및 아말감 조성물로 이루어진 그룹으로 부터 선택된 도전성 충전제를 적어도 부분적으로 상기 관통공에 제공하는 단계 ;제 1 기판의 제 1 주표면의 반대편에 놓인 제 2 주표면에서 상기 제 1 기판을 얇게 처리하는 단계 ;상기 제 1 기판의 상기 제 2 주표면 영역의 소자와 전기적으로 접속되는 접촉점을 상기 제 1 기판의 상기 제 2 주표면위에 형성하는 단계 ;적어도 제 1 주표면의 영역에서 소자를 가지며, 상기 제 1 주표면위의 소자에 접촉면을 가지며, 그리고 다른 기판과 공통으로 입방형 집적회로 장치에 집적된 상기 제 1 기판의 상기 제 1 주표면위에, 제 1 캐리어 판으로서, 실리콘 웨이퍼를 고정하는 단계 ;적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 1 주표면위의적어도 하나의 접촉점과 접속하며, 상기 제 1 기판위의 접촉점에 대해 각각의 접촉점에 견고히 접속되는 단자패드를 상기 제 1 주표면에 인접하는 캐리어 판의 표면위에 형성하는 단계를 포함하는, 입방형 집적회로장치 제조방법.
- 제 10항에 있어서, 실리콘 웨이퍼는 화학-기계적 폴리싱에 의해 얇게 되는 것을 특징으로 하는 방법.
- 제 10항에 있어서,상기 제 1 캐리어 판에서와 같은 방법으로 도전성 충전제가 제공되는 관통공이 제공되도록, 상기 제 2 기판의 상기 제 1 주표면 영역에서 소자를 가지며 제 2 기판의 제 1 주표면위의 소자와 접촉점을 가지는 제 2 기판의 제 1 주표면위에 제 2 캐리어 판을 고정시키는 단계 ; 그리고적어도 하나의 도전성 층전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 1 주표면위의 적어도 하나의 접촉점과 접촉하며, 그리고 상기 적어도 하나의 접촉점과 견고히 접속되는 단자패드를, 상기 제 2 기판의 상기 제 1 주표면에 인접하는 상기 제 2 캐리어판 표면위에 형성하는 단계 ;상기 제 2 기판의 상기 제 1 주표면의 반대편에 놓인 제 2 주표면에서 상기 제 2 기판을 얇게 처리하는 단계 ;상기 제 2 기판의 상기 제 2 주표면 영역에서 소자와 전기적으로 접속하는 접촉점을, 상기 제 2 기판의 상기 제 2 주표면위에 형성하는 단계 ;상기 제 1 기판 및 상기 제 2 기판이 상기 제 1 캐리어 판에 대해 마주보며 배열되도록 상기 제 2 기판의 상기 제 2 주표면에 상기 제 1 캐리어 판을 고정시키는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 2 주표면위의 적어도 하나의 접촉점과 각각 접촉하며, 적어도 하나의 접촉점과 견고히 접속되는 단자패드를, 상기 제 2 기판의 상기 제 2 주표면에 인접하는 상기 제 1 캐리어 판의 표면위에 형성하는 단계를 더 포함하는 방법.
- 제 12항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판의 적어도 몇몇의 단자패드는 인접 관통공의 도전성 충전제에 전기적으로 접속되어 평행하게 접속되도록 제조되는 것을 특징으로 하는 방법.
- 제 13항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판은 적어도 하나의 인접 기판에 간격을 두고 측면으로 돌출하는 것을 특징으로 하는 방법.
- 제 14항에 있어서, 측면으로 돌출한 캐리어 판은 적어도 하나의 상기 제 1 및 제 2 기판에서 소자에 대한 금속화 레벨에 의해 접속되는 측면으로 돌출한 캐리어 부분에서 적어도 하나의 단자 접촉점을 가지는 것을 특징으로 하는 방법.
- 실리콘 웨이퍼가 양극으로 접속되는 플루오르 화물 함유산 전해질로 전기 화학 에칭에 의해 도핑된 단결정질 실리콘에 관통공을 제조하는 단계 ;실리콘 웨이퍼로 절연되도록 상기 관통공에 적어도 부분적으로 도전성 충전제를 제공하는 단계 ;적어도 제 1 주표면의 영역에서 소자를 가지며, 상기 제 1 주표면위의 소자에 접촉점을 가지며, 다른 기판과 공통으로 입방형 집적회로장치에 집적되는 제 1 기판의 상기 제 1 주표면위에, 제 1 캐리어 판으로, 실리콘 웨이퍼를 고정하는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 1 주표면위의 적어도 하나의 접촉점과 접속하며, 상기 제 1 기판위의 접촉점에 대해 각각의 접촉점에 견고히 접속되는 단자패드를 상기 제 1 주표면에 인접하는 캐리어 판위에 형성하는 단계 ;상기 제 1 캐리어 판에서와 같은 방법으로 도전성 층전제가 제공되는 관통공이 제공되도록, 상기 제 2 기판의 상기 제 1 주표면 영역에서 소자를 가지며 제 2 기판의 제 1 주표면위의 소자와 접촉점을 가지는 상기 제 2 기판의 상기 제 1 주표면 위에 제 2 캐리어판을 고정시키는 단계 ;적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 1 주표면위의 적어도 하나의 접촉점과 접촉하며, 그리고 상기 적어도 하나의 접촉점과 견고히 접속되는 단자패드를, 상기 제 2 기판의 상기 제 1 주표면에 인접하는 상기 제 2 캐리어 판 표면위에 형성하는 단계 ;상기 제 2 기판의 상기 제 1 주표면의 반대편에 놓인 제 2 주표면에서 제 2기판을 얇게 처리하는 단계 ;상기 제 2 기판의 제 2 주표면 영역에서 소자와 전기적으로 접속하는 접촉점을, 상기 제 2 기판의 상기 제 2 주표면위에 제조하는 단계 ;상기 제 1 기판 및 상기 제 2 기판이 상기 제 1 캐리어 판에 대해 마주보며 배열되도록 상기 제 2 기판의 상기 제 2 주표면에 상기 제 1 캐리어 판을 고정시키는 단계 ; 그리고적어도 하나의 도전성 충전제에 전기적으로 접속되며, 상기 제 2 기판의 상기 제 2 주표면위의 적어도 하나의 접촉점과 각각 접촉하며 적어도 하나의 접촉점과 견고히 접속되는 단자 패드를, 상기 제 2 기판의 상기 제 2 주표면에 인접하는 상기 제 1 캐리어 판의 표면위에 형성하는 단계를 포함하는, 입방형 집적회로장치 제조방법.
- 제 16항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판의 적어도 몇몇의 단자패드는 인접 관통공의 도전성 충전제에 전기적으로 접속되어 평행하게 접속되도록 제조되는 것을 특징으로 하는 방법.
- 제 17항에 있어서, 적어도 하나의 상기 제 1 및 제 2 캐리어 판은 적어도 하나의 인접기판에 간격을 두고 측면으로 돌출하는 것을 특징으로 하는 방법.
- 제 18항에 있어서, 측면으로 돌출한 상기 캐리어 판은 적어도 하나의 상기제 1 및 제 2 기판에서 소자에 대한 금속화 레벨에 의해 접속되는 측면으로 돌출한 캐리어 부분에서 적어도 하나의 단자 접촉점을 가지는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4403736 | 1994-02-07 | ||
| DEP4403736.8 | 1994-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034644A KR950034644A (ko) | 1995-12-28 |
| KR100322169B1 true KR100322169B1 (ko) | 2002-06-20 |
Family
ID=6509655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950002105A KR100322169B1 (ko) | 1994-02-07 | 1995-02-07 | 입방형 집적회로장치 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5529950A (ko) |
| EP (1) | EP0666595B1 (ko) |
| JP (1) | JP3677311B2 (ko) |
| KR (1) | KR100322169B1 (ko) |
| DE (1) | DE59503218D1 (ko) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0169344B1 (ko) * | 1994-12-16 | 1999-02-01 | 심상철 | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 |
| US5942449A (en) * | 1996-08-28 | 1999-08-24 | Micron Technology, Inc. | Method for removing an upper layer of material from a semiconductor wafer |
| US6395620B1 (en) * | 1996-10-08 | 2002-05-28 | Micron Technology, Inc. | Method for forming a planar surface over low density field areas on a semiconductor wafer |
| US5997713A (en) * | 1997-05-08 | 1999-12-07 | Nanosciences Corporation | Silicon etching process for making microchannel plates |
| US6104082A (en) * | 1998-04-24 | 2000-08-15 | International Business Machines Corporation | Metallization structure for altering connections |
| US6432724B1 (en) * | 1998-11-25 | 2002-08-13 | Micron Technology, Inc. | Buried ground plane for high performance system modules |
| US6221769B1 (en) * | 1999-03-05 | 2001-04-24 | International Business Machines Corporation | Method for integrated circuit power and electrical connections via through-wafer interconnects |
| US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
| US6360950B1 (en) | 2000-03-10 | 2002-03-26 | Melida J. Hoover-Szendre | Circuit board stuffing process |
| JP2001284622A (ja) * | 2000-03-31 | 2001-10-12 | Canon Inc | 半導体部材の製造方法及び太陽電池の製造方法 |
| US6716657B1 (en) * | 2000-05-26 | 2004-04-06 | Agere Systems Inc | Method for interconnecting arrays of micromechanical devices |
| JP2002334956A (ja) * | 2001-05-09 | 2002-11-22 | Fujitsu Ltd | 半導体装置の支持体及びその製造方法 |
| US6774486B2 (en) | 2001-10-10 | 2004-08-10 | Micron Technology, Inc. | Circuit boards containing vias and methods for producing same |
| DE10205026C1 (de) * | 2002-02-07 | 2003-05-28 | Bosch Gmbh Robert | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration |
| US6774531B1 (en) * | 2003-01-31 | 2004-08-10 | Betabatt, Inc. | Apparatus and method for generating electrical current from the nuclear decay process of a radioactive material |
| US6949865B2 (en) * | 2003-01-31 | 2005-09-27 | Betabatt, Inc. | Apparatus and method for generating electrical current from the nuclear decay process of a radioactive material |
| US9741881B2 (en) * | 2003-04-14 | 2017-08-22 | S'tile | Photovoltaic module including integrated photovoltaic cells |
| DE10359424B4 (de) * | 2003-12-17 | 2007-08-02 | Infineon Technologies Ag | Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben |
| JP4503347B2 (ja) * | 2004-04-28 | 2010-07-14 | 日本電波工業株式会社 | 超音波探触子の製造方法 |
| DE102004050476B3 (de) * | 2004-10-16 | 2006-04-06 | Infineon Technologies Ag | Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte |
| EP1810346A2 (en) * | 2004-10-25 | 2007-07-25 | The University Of Rochester | Methods of making energy conversion devices with substantially contiguous depletion regions |
| TWI463615B (zh) * | 2004-11-04 | 2014-12-01 | Taiwan Semiconductor Mfg Co Ltd | 以奈米管為基礎之具方向性導電黏著 |
| DE102004061853A1 (de) * | 2004-12-22 | 2006-03-02 | Infineon Technologies Ag | Trägervorrichtung zum Aufnehmen von Halbleiterbauelementen und Verfahren zur Herstellung einer entsprechenden Trägervorrichtung |
| JP4426482B2 (ja) | 2005-02-28 | 2010-03-03 | Ｏｋｉセミコンダクタ株式会社 | パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ |
| US7999353B1 (en) * | 2005-04-26 | 2011-08-16 | Northwestern University | Mesoscale pyramids, hole arrays and methods of preparation |
| DE102005033254B4 (de) * | 2005-07-15 | 2008-03-27 | Qimonda Ag | Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten |
| EP1949432B1 (en) | 2005-11-08 | 2017-10-18 | Invensas Corporation | Producing a covered through substrate via using a temporary cap layer |
| KR20120018187A (ko) * | 2009-05-08 | 2012-02-29 | 1366 테크놀로지 인코포레이티드 | 증착막의 선택적 제거용 다공성 리프트오프층 |
| US8975751B2 (en) * | 2011-04-22 | 2015-03-10 | Tessera, Inc. | Vias in porous substrates |
| US11326255B2 (en) * | 2013-02-07 | 2022-05-10 | Uchicago Argonne, Llc | ALD reactor for coating porous substrates |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| US11111578B1 (en) | 2020-02-13 | 2021-09-07 | Uchicago Argonne, Llc | Atomic layer deposition of fluoride thin films |
| US12065738B2 (en) | 2021-10-22 | 2024-08-20 | Uchicago Argonne, Llc | Method of making thin films of sodium fluorides and their derivatives by ALD |
| US11901169B2 (en) | 2022-02-14 | 2024-02-13 | Uchicago Argonne, Llc | Barrier coatings |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437109A (en) * | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
| US4667220A (en) * | 1984-04-27 | 1987-05-19 | Trilogy Computer Development Partners, Ltd. | Semiconductor chip module interconnection system |
| US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
| CA1284523C (en) * | 1985-08-05 | 1991-05-28 | Leo G. Svendsen | Uniaxially electrically conductive articles with porous insulating substrate |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| JP3154713B2 (ja) * | 1990-03-16 | 2001-04-09 | 株式会社リコー | 異方性導電膜およびその製造方法 |
| EP0471982B1 (de) * | 1990-08-03 | 1994-05-04 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Einbausystem für elektrische Funktionseinheiten insbesondere für die Datentechnik |
| DE4202454C1 (ko) * | 1992-01-29 | 1993-07-29 | Siemens Ag, 8000 Muenchen, De | |
| DE4202455C1 (ko) * | 1992-01-29 | 1993-08-19 | Siemens Ag, 8000 Muenchen, De | |
| US5244817A (en) * | 1992-08-03 | 1993-09-14 | Eastman Kodak Company | Method of making backside illuminated image sensors |
| DE4231310C1 (de) * | 1992-09-18 | 1994-03-24 | Siemens Ag | Verfahren zur Herstellung eines Bauelementes mit porösem Silizium |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| EP0630058A3 (de) * | 1993-05-19 | 1995-03-15 | Siemens Ag | Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats. |
| US5455445A (en) * | 1994-01-21 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Multi-level semiconductor structures having environmentally isolated elements |
-
1995
- 1995-01-12 EP EP95100373A patent/EP0666595B1/de not_active Expired - Lifetime
- 1995-01-12 DE DE59503218T patent/DE59503218D1/de not_active Expired - Lifetime
- 1995-01-23 US US08/377,049 patent/US5529950A/en not_active Expired - Lifetime
- 1995-02-07 KR KR1019950002105A patent/KR100322169B1/ko not_active IP Right Cessation
- 1995-02-07 JP JP01958295A patent/JP3677311B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0666595B1 (de) | 1998-08-19 |
| DE59503218D1 (de) | 1998-09-24 |
| KR950034644A (ko) | 1995-12-28 |
| JP3677311B2 (ja) | 2005-07-27 |
| JPH07235631A (ja) | 1995-09-05 |
| US5529950A (en) | 1996-06-25 |
| EP0666595A1 (de) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322169B1 (ko) | 입방형 집적회로장치 제조방법 | |
| CN101091243B (zh) | 单掩模通孔的方法和装置 | |
| US6709978B2 (en) | Method for forming integrated circuits using high aspect ratio vias through a semiconductor wafer | |
| TWI511248B (zh) | 多孔基材中之通路 | |
| US5185292A (en) | Process for forming extremely thin edge-connectable integrated circuit structure | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| US6818470B1 (en) | Process for producing a thermoelectric converter | |
| KR19990071551A (ko) | 수직으로 집적된 반도체 소자 및 제조 방법 | |
| EP1405343A2 (en) | Multichip module fabricated on a semiconductor or dieletric wafer and method for manufacturing same | |
| TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| JP2001521620A (ja) | 多数の接触端子を備える、半導体チップの試験用カードの製造方法 | |
| US5474651A (en) | Method for filling via holes in a semiconductor layer structure | |
| CN100481416C (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
| JPH0669416A (ja) | マルチチップモジュール | |
| US6432724B1 (en) | Buried ground plane for high performance system modules | |
| US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
| US3836446A (en) | Semiconductor devices manufacture | |
| US8022525B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6228765B1 (en) | Structure and method for forming conductive members in an integrated circuit | |
| US7170122B2 (en) | Ferroelectric polymer memory with a thick interface layer | |
| EP4383324A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN115938926B (zh) | 半导体结构的制备方法及半导体结构 | |
| KR100466224B1 (ko) | 반도체 칩 실장용 베이스 기판의 제조 방법 | |
| KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 | |
| KR100405194B1 (ko) | 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120106 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |