JPH0669416A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JPH0669416A
JPH0669416A JP5160302A JP16030293A JPH0669416A JP H0669416 A JPH0669416 A JP H0669416A JP 5160302 A JP5160302 A JP 5160302A JP 16030293 A JP16030293 A JP 16030293A JP H0669416 A JPH0669416 A JP H0669416A
Authority
JP
Japan
Prior art keywords
carrier
capacitor
capacitors
conductive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5160302A
Other languages
English (en)
Inventor
Wolfgang Hoenlein
ヘーンライン ウオルフガング
Volker Lehmann
レーマン フオルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0669416A publication Critical patent/JPH0669416A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 固有容量の大きいコンデンサを備え、しかも
構造物の高さを低下させることのできるマルチチップモ
ジュールを提供する。 【構成】 マルチチップモジュールは単結晶シリコンか
らなる担体２１を含んでおり、その表面は少なくとも部
分的にフッ化物含有酸性電解液中において陽極電気化学
エッチングにより拡大されている。担体２１の拡大され
た表面上には少なくとも誘電層及び導電層を含むコンデ
ンサ２３が配設されているが、その際担体２１及び導電
層はコンデンサ電極として作用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマルチチップモジュール
に関する。
【０００２】
【従来の技術】この種のモジュールは、場所を取らず、
費用を節約することのできる高密度集積電子デバイスの
構成に増々使用されるようになってきている。この種の
モジュールにおいては種々の電子デバイス、特に部分的
にシリコン又は砒化ガリウムのような異なる基板上に形
成することのできるディジタル及びアナログ集積回路が
受動デバイスと共に一つの担体上に配置されている。こ
れらの電子デバイスは担体と固定接続されており、また
所定の用途に応じて互いに電気的に接続されている。担
体としては例えばシリコン又はセラミック担体が使用さ
れる。
【０００３】アナログ集積回路には及びディジタル集積
回路を給電線上の障害から減結合するためには、１ｎＦ
〜１０μＦ範囲の容量を有するコンデンサが必要であ
る。しかしこの容量範囲のコンデンサは集積回路に組み
込むことができない。
【０００４】従って公知のマルチチップモジュールで
は、コンデンサは担体上に個別デバイスとして配置され
ている。その際コンデンサデバイスは大抵はＳＭＤ構造
形式で使用される。しかしこの方法は費用及び場所を要
し、更にコンデンサを任意に集積回路の近くに配置でき
ないという欠点を有する。更に個別コンデンサデバイス
は集積回路よりも構造物の高さが著しく高いため、構造
物に要求される最大限度の高さを越えるおそれがある。
【０００５】
【発明が解決しようとする課題】本発明は、固有容量の
大きいコンデンサを備え、しかも構造物の高さを低下さ
せることのできるマルチチップモジュールを提供するこ
とを課題とする。
【０００６】
【課題を解決するための手段】この課題は本発明により
請求項１の特徴部分により解決される。
【０００７】本発明によるマルチチップモジュールは、
単結晶シリコン基板上に形成することのできるコンデン
サを含んでおり、基板の表面は少なくともコンデンサの
範囲内ではシリコン基板が陽極として挿入されているフ
ッ化物を含有する酸性電解液中で電気化学エッチングに
より拡大されている。電気化学エッチングによりシリコ
ン基板の表面は特殊な方法で構造化される。基板を前処
理した後ある程度均一に配置され、約１：４００の範囲
までの縦横比の高い孔が生じる。このような表面上には
誘電層及び導電層を析出することにより対電極として固
有容量の高いコンデンサを形成することができる。シリ
コンをベースとするこのようなコンデンサは典型的には
１０μＦＶ／ｍｍ3の固有容量を有する。従って１０μ
Ｆ及び１０Ｖの定格電圧を有するコンデンサを１：４０
０の縦横比で約１０ｍｍ2の面上に形成することができ
る。
【０００８】本発明によれば担体は単結晶シリコンから
なる。その際担体の表面は少なくとも部分的に担体を陽
極として挿入されたフッ化物含有酸性電解液中で電気化
学エッチングにより拡大されている。コンデンサは担体
内の拡大された表面の領域内に形成される。その際コン
デンサの大きさを導電層の幾何学的形状により限定する
ことは本発明の枠内にある。それにより他の電子デバイ
スを部分的にコンデンサの上部に配設することが可能と
なる。こうして場所を取らないモジュールの配置が可能
となる。
【０００９】担体の表面の一部は拡大せず、この担体の
表面部分にチップを接触化するための接続部を配設する
ことは本発明の枠内にある。それにより接続部とコンデ
ンサとの横方向の分離が達成される。
【００１０】担体の表面でコンデンサと集積回路を電気
的に接続するために担体の表面に金属化部を備えること
は本発明の枠内にある。集積回路を備える基板は担体が
金属化部と少なくとも部分的に重なり合うように担体の
表面に配置される。このようにして低オームの電気的接
続が個々の電子デバイス間に可能となる。この種の装置
はフリップチップ方式により製造可能である。
【００１１】
【実施例】本発明を図面及び実施例に基づき以下に詳述
する。
【００１２】図１に示すコンデンサは単結晶シリコン基
板上に形成されており、基板の表面は少なくともコンデ
ンサの範囲内でシリコン基板が陽極として挿入されてい
るフッ化物含有酸性電解液中で電気化学エッチングによ
り拡大されている。
【００１３】ｎドープされた単結晶シリコンからなり例
えば５Ω・ｃｍの比抵抗を有する基板１１は、表面１２
に多数の孔開口部１３を備えている。孔開口部１３は例
えば３μｍの直径及び例えば２００μｍの深さを有す
る。孔開口部１３は電気化学エッチングにより形成され
る。その際電解液としては例えば６％弗化水素酸（Ｈ
Ｆ）を使用する。ｎドープ基板１１は陽極として３Ｖの
電位を供給される。この基板を裏側から照射する。電流
密度を例えば１０ｍＡ／ｃｍ2に調整する。電気化学エ
ッチングの際に表面１２は電解液と接触する。約１５０
分間のエッチング時間後孔開口部１３は深さ２００μｍ
に達する。
【００１４】孔開口部１３及びその間に残留する表面１
２の部分は誘電層１４で均一に覆われる。誘電層１４は
例えばＳｉＯ2からなり、例えば９２ｎｍの厚みを有す
る。この誘電層１４上には導電層１５が施される。導電
層１５は例えばｎドープされたポリシリコンからなる。
導電層１５は誘電層１４を完全に被覆する。導電層１５
は第１接触部１６により接触化される。第１接触部１６
は例えばアルミニウムからなる。アルミニウムの表面張
力により第１接触部１６は連続した層からなり、孔開口
部１３の範囲内では導電層１５の上方部分のみと接触す
る。導電層１５及び基板１１はコンデンサ内ではコンデ
ンサ電極として作用する。基板１１の表面１２とは反対
側の表面には例えばアルミニウムからなる第２接触部１
７が施される。
【００１５】単結晶シリコンからなる担体２１（図２参
照）は、担体が陽極として挿入されているフッ化物含有
酸性電解液中で電気化学エッチングにより拡大されてい
る表面内に領域２２を有している。この領域２２内にコ
ンデンサ２３を形成する。コンデンサ２３の大きさはコ
ンデンサとして作用する導電層の幾何学的形状により限
定される。領域２２の外側の担体２１上には電子デバイ
ス、例えば基板上に組み込まれた集積回路２４が配設さ
れている。金属化部２５はコンデンサ２３の表面に配置
されており、担体２１の表面上に延びている。それによ
り金属化部２５は同時に各コンデンサ２３の導電層への
接触部となり、集積回路２４への接続可能性を示す。こ
の接続は例えばボンディング線２６を介して実現され
る。
【００１６】金属化部２５と集積回路２４との電気的接
続は、集積回路２４を部分的に金属化部２５の上部に配
置することによっても実現可能である。この場合接触は
集積回路２４が組み込まれる基板の裏側を介して行われ
る。このような電気的接続は例えばフリップチップ方式
により実現される。
【００１７】もう１つの実施例（図３参照）においては
単結晶シリコンからなる担体３１が使用されており、そ
の表面は陽極電気化学エッチングによりフッ化物含有酸
性電解液中で孔構造を備えられ、それにより拡大され
る。その表面内にコンデンサ３２が形成され、その大き
さは導電層の幾何学的形状により限定される。担体３１
上に電子デバイスとして例えば基板内に集積された回路
３３が配設されている。この回路はコンデンサと完全に
又は部分的に重なり合う。集積回路３３とコンデンサ３
２との電気的接続は金属化部３４を介して、集積回路３
３を有する基板を裏側から接触化する担体３１の表面上
で実現される。この実施例はコンデンサと集積回路の極
めて場所を取らない配置を可能にする。
【図面の簡単な説明】
【図１】単結晶シリコン基板上に形成されその表面がフ
ッ化物含有酸性電解液中で陽極電気化学エッチングによ
り拡大されているコンデンサの横断面図。
【図２】単結晶シリコンからなる担体を有しその表面が
部分的に陽極電気化学エッチングにより拡大されている
電子デバイスを有するマルチチップモジュールの概略斜
視図。
【図３】表面が陽極電気化学エッチングにより連続して
拡大されておりかつその表面内に少なくとも１個のコン
デンサが形成されている単結晶シリコンからなる担体を
有する電子デバイスを有するマルチチップモジュールの
概略斜視図。
【符号の説明】
１１ 基板 １２ 基板の表面 １３ 孔開口部 １４ 誘電層 １５ 導電層 １６ 第１接触部 １７ 第２接触部 ２１、３１ 担体 ２２ 領域 ２３、３２ コンデンサ ２４、３３ 電子デバイス（集積回路） ２５、３４ 金属化部 ２６ ボンディング線

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 −単結晶シリコンからなる担体（２１、
    ３１）を備えており、その表面が少なくとも部分的に、
    担体を陽極として挿入されているフッ化物含有酸性電解
    液中で電気化学エッチングにより拡大されており、 −その拡大された表面上に少なくとも１個のコンデンサ
    が配設されており、このコンデンサは拡大された表面上
    に施された誘電層（１４）とこの誘電層（１４）に施さ
    れた導電層（１５）を含んでおり、その際担体（２１、
    ３１）及び導電層（１５）はコンデンサ電極として作用
    することを特徴とするマルチチップモジュール。
  2. 【請求項２】 コンデンサの大きさを導電層（１５）の
    幾何学的形状により限定することを特徴とする請求項１
    記載のマルチチップモジュール。
  3. 【請求項３】 担体の表面の一部は拡大されておらず、
    この担体の表面部分内にチップと接触化するための接続
    部を配設することを特徴とする請求項１又は２記載のマ
    ルチチップモジュール。
  4. 【請求項４】 −担体（２１、３１）の表面でコンデン
    サ（２３、３２）と他の電子デバイス（２４、３３）を
    電気的に接続するために金属化部（２５、３４）を配設
    し、 −少なくとも電子デバイス（２４、３３）を有する基板
    が金属化部（２５、３４）と少なくとも部分的に重なり
    合うように担体（２１、３１）の表面に配設されている
    ことを特徴とする請求項１ないし３の１つに記載のマル
    チチップモジュール。
  5. 【請求項５】 少なくとも１個の電子デバイス（３３）
    が少なくとも部分的にコンデンサ（３２）の上部に配設
    されていることを特徴とする請求項４記載のマルチチッ
    プモジュール。
JP5160302A 1992-06-10 1993-06-04 マルチチップモジュール Pending JPH0669416A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4219031.2 1992-06-10
DE4219031A DE4219031C2 (de) 1992-06-10 1992-06-10 Multi-Chip-Modul mit Kondensator, der auf dem Träger aus Silizium (monokristalines Substrat) realisiert ist

Publications (1)

Publication Number Publication Date
JPH0669416A true JPH0669416A (ja) 1994-03-11

Family

ID=6460735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5160302A Pending JPH0669416A (ja) 1992-06-10 1993-06-04 マルチチップモジュール

Country Status (4)

Country Link
US (1) US5365405A (ja)
EP (1) EP0573838B1 (ja)
JP (1) JPH0669416A (ja)
DE (2) DE4219031C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710426B2 (en) 2002-03-26 2004-03-23 Murata Manufacturing Co., Ltd. Semiconductor device and transceiver apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645621A3 (de) * 1993-09-28 1995-11-08 Siemens Ag Sensoranordnung.
GB9414362D0 (en) * 1994-07-15 1994-09-07 Plessey Semiconductors Ltd Trimmable capacitor
DE4429289A1 (de) * 1994-08-18 1996-02-22 Telefunken Microelectron Integrierte Schaltungsanordnung
US5534465A (en) * 1995-01-10 1996-07-09 At&T Corp. Method for making multichip circuits using active semiconductor substrates
US6462976B1 (en) 1997-02-21 2002-10-08 University Of Arkansas Conversion of electrical energy from one form to another, and its management through multichip module structures
DE19708970B4 (de) * 1997-03-05 2009-09-24 Reinz-Dichtungs-Gmbh Metallische Flachdichtung
US7144486B1 (en) 1997-04-30 2006-12-05 Board Of Trustees Of The University Of Arkansas Multilayer microcavity devices and methods
US7169272B2 (en) * 1997-04-30 2007-01-30 Board Of Trustees Of The University Of Arkansas Microfabricated recessed disk microelectrodes: characterization in static and convective solutions
DE19928733A1 (de) * 1999-06-23 2001-01-04 Giesecke & Devrient Gmbh Halbleiterspeicher-Chipmodul
DE19943251A1 (de) * 1999-09-10 2001-04-05 Bosch Gmbh Robert Kondensatorbauelement
US7348183B2 (en) * 2000-10-16 2008-03-25 Board Of Trustees Of The University Of Arkansas Self-contained microelectrochemical bioassay platforms and methods
US7456028B2 (en) 2000-10-16 2008-11-25 Board Of Trustees Of The University Of Arkansas, N.A. Electrochemical method for detecting water born pathogens
US6887714B2 (en) 2000-10-16 2005-05-03 Board Of Trustees Of The University Of Arkansas, N.A. Microvolume immunoabsorbant assays with amplified electrochemical detection
DE102008035993B4 (de) * 2008-08-01 2018-10-11 Infineon Technologies Ag Leistungshalbleitermodul

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JP2520419B2 (ja) * 1987-04-17 1996-07-31 日本電気株式会社 資源アクセス方式
DE3879771D1 (de) * 1987-05-27 1993-05-06 Siemens Ag Aetzverfahren zum erzeugen von lochoeffnungen oder graeben in n-dotiertem silizium.
JPH01251778A (ja) * 1988-03-31 1989-10-06 Toshiba Corp Ｉｃカード
JPH0635462Y2 (ja) * 1988-08-11 1994-09-14 株式会社村田製作所 積層型コンデンサ
RU2082258C1 (ru) * 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710426B2 (en) 2002-03-26 2004-03-23 Murata Manufacturing Co., Ltd. Semiconductor device and transceiver apparatus

Also Published As

Publication number Publication date
US5365405A (en) 1994-11-15
EP0573838A2 (de) 1993-12-15
EP0573838B1 (de) 1997-03-05
DE59305563D1 (de) 1997-04-10
DE4219031A1 (de) 1993-12-16
EP0573838A3 (ja) 1994-08-31
DE4219031C2 (de) 1994-11-10

Similar Documents

Publication Publication Date Title
US6198168B1 (en) Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
JPH0669416A (ja) マルチチップモジュール
KR100322169B1 (ko) 입방형 집적회로장치 제조방법
US10050320B2 (en) Integrated circuit with shared electrode energy storage devices
US5759903A (en) Circuit structure having at least one capacitor and a method for the manufacture thereof
US4023197A (en) Integrated circuit chip carrier and method for forming the same
KR930018716A (ko) 모놀리식 고전압 캐패시터 및 그의 제조방법
WO2022224669A1 (ja) キャパシタ
US4672415A (en) Power thyristor on a substrate
CN109119415B (zh) 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片
JPS63108763A (ja) 半導体集積回路
JP2705237B2 (ja) Ｍｉｍキャパシタを具備した半導体装置
JPH0969636A (ja) 複合ダイオードチップ及びブリッジ整流器
US20240203962A1 (en) Electronic device
JPS58106848A (ja) 低寄生容量半導体装置およびその製造方法
CN117393553A (zh) 包括去耦电容器的半导体器件及制造方法
JPS63199454A (ja) 半導体装置
JP3040808B2 (ja) 固体電解コンデンサ
CN117012752A (zh) 电容器及其形成方法
JPH04357841A (ja) バイポーラ・トランジスタの構造および製造方法
CN116209353A (zh) 电容结构及其形成方法、半导体结构及其形成方法
JPH1041470A (ja) 電源装置
JPH03263863A (ja) 半導体装置
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JPH0239468A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020404