KR100294868B1 - 전하전송장치 - Google Patents

전하전송장치 Download PDF

Info

Publication number
KR100294868B1
KR100294868B1 KR1019940019882A KR19940019882A KR100294868B1 KR 100294868 B1 KR100294868 B1 KR 100294868B1 KR 1019940019882 A KR1019940019882 A KR 1019940019882A KR 19940019882 A KR19940019882 A KR 19940019882A KR 100294868 B1 KR100294868 B1 KR 100294868B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
output
voltage signal
signal
Prior art date
Application number
KR1019940019882A
Other languages
English (en)
Other versions
KR950007445A (ko
Inventor
마끼야스히또
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR950007445A publication Critical patent/KR950007445A/ko
Application granted granted Critical
Publication of KR100294868B1 publication Critical patent/KR100294868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/219—Follower transistors are added at the input of the amplifier, e.g. source or emitter followers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit

Abstract

전자 기기 내의 온도 변화나 전원 전압의 변동 등에 의해 전압 신호에 레벨변동이 발생해도 이것을 시정할 수 있고, 이로 인해 후단에 접속되는 고이득 앰프의 입력 다이나믹 레인지에 맞는 전압 신호의 공급을 행도록 하는 것을 목적으로 한다.
전하 전송부로부터의 신호 전하를 전하 전압 변환하여 전압 신호(V2)로서 출력하는 보정 전압 출력 회로(1)과, 소정 전압의 기준 신호(Vref)를 출력하는 기준 신호 출력 회로(2)와, 보정 전압 출력 회로(1)로부터의 전압 신호(V2)와 기준 신호 출력 회로(2)로부터의 기준 신호(Vref)의 차분을 증폭하여 출력하는 차분 연산 증폭 회로(3)을 설치하고, 보정 전압 출력 회로(1) 및 기준 신호 출력 회로(2)를 거의 동일한 회로 정수로 하여 구성한다. 이 경우, 보정 전압 출력 회로(1)을, 전압 신호(V1)을 출력하는 제1 소스 폴로워 회로(8)과, 적어도 전압 신호(V1)의 바이어스 성분(VD1)을 출력하는 제2 소스 폴로워 회로(10)과, 전압 신호(V1)과 바이어스 성분(VD1)의 차분을 증폭하여 출력하는 차분 증폭 회로(6)으로 구성한다.

Description

전하 전송 장치
제1도는 본 발명에 따른 전하 전송 장치의 제1 실시예(이하, 제1 실시예에 따른 전하 전송 장치라 함)의 주요부, 특히 그 출력 회로계를 도시한 회로도.
제2도는 제1 실시예에 따른 전하 전송 장치에서의 출력 회로계의 구성 회로중 하나인 차분 연산 증폭 회로를 도시한 회로도.
제3도는 제1 실시예에 따른 전하 전송 장치에서의 출력 회로계의 구성 회로중 하나인 차분 연산 증폭 회로의 입출력 특성을 도시한 특성도.
제4도는 본 발명에 따른 전하 전송 장치의 제2 실시예의 주요부, 특히 그 출력 회로계를 도시한 블럭도.
제5도는 통상의 이미지 스캐너 장치에 설치되어 있는 일반적인 CCD 라인 센서의 개략 구성도.
제6도는 CCD 라인 센서에 설치되는 종래의 출력 회로계를 도시한 회로도.
제7도는 종래의 출력 회로계에서의 각종 회로의 입출력 특성을 도시한 특성도로,
제7(a)도는 소스 폴로워 회로의 입출력 특성을 도시하고,
제7(b)도는 아날로그 인버터의 입출력 특성을 도시한 도면.
제8도는 제안예에 따른 출력 회로계를 도시한 회로도.
제9도는 제안예에 따른 출력 회로계의 신호 처리를 도시한 타이밍차트.
* 도면의 주요부분에 대한 부호의 설명
1 : 보정 전압 출력 회로 2 : 기준 신호 출력 회로
3 : 차분 연산 증폭 회로 4 : 전하 전압 변환부
5 : 더미 펄스 출력부 6, 13 : 제1 및 제2 차분 증폭 회로
7, 9 : 방전용 소자 8, 11 : 제1 소스 폴로워 회로
10, 12 : 제2 소스 폴로워 회로 31 : 전류 미러 회로
32 : 소스 폴로워 회로 41 : 증폭률 가변 제어 수단
본 발명은 전하 전송 장치에 관한 것으로, 특히 CCD로 구성된 전하 전송단으로부터의 신호 전하를 출력 전압으로 변환하는, 소위 플로팅 디퓨젼 또는 플로팅 게이트를 가지는 전하 전송 장치에 관한 것이다.
최근, 전하 전송부가 CCD로 구성된 것으로서, 원고(原稿)의 화상이나 문자등을 전기적으로 화상 정보로서 판독하는 이미지 스캐너 장치나 공급된 신호에 대해 소정의 지연을 행하는 CCD 지연선 등이 알려져 있다
특히, 이미지 스캐너 장치는, 예를 들면 제5도에 도시한 바와 같이 직선 상에 복수의 화소(100)를 배열하여 이루어지는 CCD 라인 센서로, 원고의 화상이나 문자등의 판독을 행한다. 즉, 상기 이미지 스캐너 장치는 원고의 화상이나 문자 등의 판독 기간에서, 광원을 소정 시간 발광 구동함과 동시에 상기 CCD 라인 센서를 광원이 발광 구동되고 있는 동안, 원고 위를 주사하도록 이동 제어한다.
이로 인해, 원고에 의해 반사된 반사광이 상기 CCD 라인 센서에 조사되고, 상기 CCD 라인 센서는 원고로부터의 반사광을 각 화소(100)에서 수광하여, 이 수광된 반사광의 광량에 따른 전하를 축적한다. 각 화소(100)에 축적된 전하는 소정의 시간마다 한번에 판독되고, 시프트 게이트(101)를 통해 시프트 레지스터(102)로 전송된다. 이 시프트 레지스터(102)로 전송된 전하는 출력 회로(103)로 전송되고, 이 출력 회로(103)에 의해 전압 신호로 변환되어 출력 단자(104)를 통해 도시생략한 화상 처리 회로에 공급된다.
상기 화상 처리 회로는 공급된 전압 신호(촬상 신호)에 흑(黑) 레벨 보정이나 백(白) 레벨 보정 등의 소위 프로세스 처리를 행함과 동시에 수평 동기 신호, 수직 동기 신호 등을 부가하여, 이것을 예를 들면 모니터 장치 등으로 공급한다. 이로인해, 원고의 화상이나 문자 등이 모니터 장치의 표시 화면 상에 표시되게 된다.
시프트 레지스터(102)로 전송된 신호 전하를 전압 신호로 변환하는 종래의 출력 회로계는 주로 소스 플로워 회로나 아날로그 인버터 등으로 구성되어 있다. 구체적으로는, 종래의 출력 회로계는 제6도에 도시한 바와 같이 전하-전압 변환을 행하는 플로팅 디퓨젼(FD)과 이 플로팅 디퓨젼(FD)에 인접하여 형성된 리셋 게이트전극(RG)과 드레인 영역(D)으로 구성된 전하 전압 변환부(111)와, 이 전하 전압 변환부(111)의 후단에 접속된 버퍼 회로계(112)로 구성되어 있다.
버퍼 회로계(112)는 도시한 바와 같이 초단과 2단째에 각각 N 채널형 MOS 트랜지스터에 의한 구동 트랜지스터(Q1)와 부하 트랜지스터(Q2)가 직렬 접속되어 이루어지는 제1 및 제2 소스 폴로워 회로(113 및 114)가 접속되고, 3단째 및 4단째에 P 채널형 MOS 트랜지스터에 의한 부하 트랜지스터(Q3)와 N 채널형 MOS 트랜지스터에 의한 구동 트랜지스터(Q4)가 직렬 접속되어 이루어지는 제1 및 제2 아날로그 인버터(115 및 116)가 접속되며, 최종단에 N 채널형 MOS 트랜지스터에 의한 구동 트랜지스터(Q1)와 부하 트랜지스터(Q2)가 직렬 접속되어 이루어지는 제3 소스 폴로워 회로(117)가 접속되어 구성되어 있다.
그리고, 최종단의 소스 폴로워 회로(117)에서의 구동 트랜지스터(Q1) 및 부하 트랜지스터(Q2)의 공통 접점으로부터 출력 단자(118)를 통해 출력(전압 신호)(Vout)을 추출하도록 하고 있다. 또, 제1, 제2 및 제3 소스 폴로워 회로(113, 114 및 117)에서의 각 부하 트랜지스터(Q2)의 게이트 전극에는 각각 일정 전압(Vgg)이 입력 단자(119)를 통해 인가되어 있다.
그러나, 상기 구성의 출력 회로계, 특히 버퍼 회로계는 이하와 같은 폐단이발생하였다. 즉, 제7(a)도 및 제7(b)도에 도시한 소스 폴로워 회로 및 아날로그 인버터의 입출력 특성으로부터 알 수 있는 바와 같이, 입력과 출력의 DC 레벨이 다르게 되어있다. 따라서, 각 단의 DC 매칭을 취할 필요가 있고, 특히 고이득의 아날로그 인버터(115 및 116)나, 외부에 접속되는 고이득 앰프에서는 입력의 최적 동작점 범위(다이나믹 레인지)가 좁기 때문에, 온도 변화나 전원 전압 변동에 의해 상기 다이나믹 레인지로부터 벗어나는 일도 있다.
또한, 이 출력 회로계에서는 플로팅 디퓨젼(FD)으로 전압 변환한 후의 신호전하를 리셋 게이트 전극(RG)에 리셋 펄스(ørs)를 인가함으로써, 드레인 영역(D) 측으로 빠져나가도록 하고 있다. 이 경우, 리셋 펄스(ørs)의 인가시에 있어서 플로팅 디퓨젼(FD)의 전압 레벨이 드레인 전압 레벨(Vrd)로 되고, 또한 리셋 펄스(ørs)가 저레벨로 되어 있는 동안에는 플로팅 디퓨젼(FD)과 리셋 게이트 전극(RG) 사이의 기생 용량에 의해 플로팅 디퓨젼(FD)의 전압 레벨이 리셋 펄스(ørs)의 저 레벨로 된다고 하는, 상기 기생 용량의 소위 커플링에 의한 영향을 받아, 이 커플링에 의해 발생한 불필요한 신호 성분이 전압 신호에 중첩되어 출력되게 된다. 따라서, 전압 신호를 아날로그 인버터나 고이득 앰프의 입력 다이나믹 레인지 내로 하기에는, 수광 감도의 열화를 용인하면서도 신호 성분의 변화폭을 제한, 즉 시프트 레지스터(102)에서의 최대 취급 전하량을 적게 할 수 밖에 없었다.
그래서, 본 출원인은 전하 전압 변환된 전압 신호를 아날로그 인버터나 고이득 앰프의 입력 다이나믹 레인지 내로 하는, 즉 입출력 특성의 동작점을 유효하게사용하기 위해 출력 회로계에 커플링 억압 회로를 설치함으로써, 리셋 펄스(ørs)에 의한 커플링 영향을 저감하는 방법을 제안했다(일본 특개평 제4-358481호 공보 참조).
이하, 커플링 억압 회로를 설치한 제안예에 따른 출력 회로계의 구성을 제8도 및 제9도에 기초하여 설명한다.
이 출력 회로계(121)는 도시한 바와 같이 시프트 레지스터(102)(제5도 참조)에 접속되고, 이 시프트 레지스터(102)로부터 전송되는 신호 전하에 따른 전압 신호(V1)를 출력하는 전압 신호 출력부(122)와, 이하에 설명하는 더미 펄스(VD1)만을 출력하는 더미 펄스 출력부(123)와, 전압 신호 출력부(122)로부터의 전압 신호(V1)와 더미 펄스 출력부(123)로부터의 더미 펄스(VD1)와의 차분을 검출함으로써 신호 성분만을 추출하고, 이것을 소정의 이득으로 증폭하여 출력 신호(V2)로서 출력 단자(124)로부터 출력하는 차분 증폭 회로(125)로 구성되어 있다.
또한, 출력 회로계(121)는 도시되어 있지 않지만 차분 증폭 회로(125)로부터의 전압 신호(V2)를 고이득으로 증폭하여 후단의 화상 처리 회로에 공급하는 고이득앰프가 외부에 접속되어 있다.
전압 신호 출력부(122)는 플로팅 디퓨젼(FD), 리셋 게이트 전극(RG), 드레인영역(D)으로 이루어지는 방전용 소자(126)와, 이 방전용 소자(126)의 후단에 설치되고, 직렬 접속된 출력 소자(127a)와 부하 저항 소자(127b)로 이루어지는 제1 소스 폴로워 회로(127)로 구성되어 있고, 상기 출력 소자(127a)의 게이트 전극에 플로팅 디퓨젼(FD)으로의 축적 전하에 수반하는 전압 변화가 인가되고, 부하 저항 소자(127b)의 게이트 전극에 일정 전압(Vgg)이 인가되도록 배선 접속되어 있다.
더미 펄스 출력부(123)는 플로팅 디퓨젼(DFD), 리셋 게이트 전극(DRG), 드레인 영역(DD)으로 이루어지는 방전용 소자(128)와, 이 방전용 소자(128)의 후단에 설치되고, 직렬 접속된 출력 소자(129a)와 부하 저항 소자(129b)로 이루어지는 제2 소스 폴로워 회로(129)로 구성되어 있고, 출력 소자(129a)의 게이트 전극에 리셋 게이트 전극(DRG)으로의 리셋 펄스(ørs)의 인가에 수반하는 플로팅 디퓨젼(DFD)의 전압 변화가 인가되고, 부하 저항 소자(129b)의 게이트 전극에 일정 전압(Vgg)이 인가되도록 배선 접속되어 있다.
차분 증폭 회로(125)는 직렬 접속된 제1 및 제2 출력 소자(125a 및 125b)로구성되어 있고, 제1 출력 소자(125a)의 게이트 전극에 전압 신호 출력부(122)에서의 제1 소스 폴로워 회로(127)의 출력 소자(127a)와 부하 저항 소자(127b)의 공통 접점 전위(V1)가 인가되고, 제2 출력 소자(125b)의 게이트 전극에 더미 펄스 출력부(123)에서의 제2 소스 폴로워 회로(129)의 출력 소자(129a)와 부하 저항 소자(129b)와 공통 접점 전위(VD1)가 인가되도록 배선 접속되어 있다.
또, 상기 제1 소스 폴로워 회로(127)에서의 출력 소자(127a)의 드레인 단자및 제2 소스 폴로워 회로(129)에서의 출력 소자(129a)의 드레인 단자 및 차분 증폭회로(125)에서의 제1 출력 소자(125a)의 드레인 단자에는 각각 전원 전압(Vdd)이 인가된다.
이와 같은 구성을 갖는 출력 회로계(121)에서는 플로팅 디퓨젼(FD)으로의 신호 전하의 전송에 앞서, 전압 신호 출력부(122)의 방전용 소자(126)의 리셋 게이트전극(RG)에 리셋 펄스(ørs)가 공급된다. 이 리셋 펄스(ørs)가 공급되면, 상기 플로팅 디퓨젼(FD)에 축적되어 있던 신호 전하가 드레인 영역(D)을 통해 빠져나가 버려, 플로팅 디퓨젼(FD)이 초기 전압(Vrd)으로 리셋된다
플로팅 디퓨젼(FD)이 리셋되면, 시프트 레지스터(102)의 최종단의 전송 전극으로부터 전송되는 신호 전하가 이 플로팅 디퓨젼(FD)에 전송 축적된다. 이로 인해, 플로팅 디퓨젼(FD)에서 축적된 신호 전하에 따른 전압의 변화가 생긴다. 이 전압의 변화는 전압 신호(VFD)로서 제1 소스 폴로워 회로(127)에서의 출력 소자(127a)의 게이트 전극에 공급된다.
제1 소스 폴로워 회로(127)는 부하 저항 소자(127b)의 게이트 전극에 일정 전압(Vgg)이 인가되어 있으므로, 플로팅 디퓨젼(FD)으로부터의 전압 신호(VFD)를 게인≒+0.8(부호 +는 비반전을 표시함)로서 차분 증폭 회로(125)의 제1 출력 소자(125a)의 게이트 전극에 공급한다.
구체적으로는, 제1 소스 폴로워 회로(127)에 공급되는 전압 신호(VFD)는 제9(a)도에 도시한 바와 같이 리셋 펄스(ørs)가 공급되는 기간인 리셋 기간(tr)과, 이 리셋 펄스(ørs)가 공급되고 나서 시프트 레지스터(102)로부터의 신호 전하가 공급되기까지의 기간인 피드 스루 기간(tf) 및 축적된 신호 전하가 전압 변환되어 제1 소스 폴로워 회로(127)의 출력 소자(127a)에 공급되기까지의 기간인 신호 기간(ts)의 3개의 기간의 신호로부터 형성된다.
그리고, 리셋 기간(tr)에서는 플로팅 디퓨젼(FD)의 초기 전압(Vrd)이 나타나고, 피드 스루 기간(tf)에서는 플로팅 디퓨젼(FD)과 리셋 게이트 전극(RG) 사이의기생 용량의 커플링의 영향에 의해 리셋 펄스(ørs)의 저레벨 전위가 플로팅 디퓨젼(FD)에 나타나며, 신호 기간(ts)에서는 축적 전하에 따른 신호 성분이 나타나게 된다.
여기에서, 전압 신호(VFD)는 제9(a)도에 도시한 바와 같이 초기 전압(Vrd)의레벨 파형과 리셋 펄스(ørs)의 저레벨 파형과 신호 성분이 중첩된 파형을 갖고 있기 때문에, 이대로 출력하면 불필요한 신호 성분인 초기 전압(Vrd)와 리셋 펄스(ørs)의 저레벨과의 차분, 즉 커플링량에 의해 전압 신호(V2)의 진폭이 커지고, 후단에 접속되는 고이득 앰프의 입력 다이나믹 레인지를 초과하여 전압 신호(V2)가 커트되어 버려 전압 신호(V2)의 양호한 증폭을 행할 수 없다는 문제가 생긴다.
그러나, 이 제안예에 따른 출력 회로계(121)에서는 상기 더미 펄스 출력부(123)에서 전압 신호 출력부(122)의 리셋 게이트 전극(RG)에 리셋 펄스(ørs)가 공급되면, 이것에 동기하여 방전용 소자(128)의 리셋 게이트 전극(DRG)에도 리셋 펄스(ørs)가 공급되게 되고, 이로 인해 제2 소스 폴로워 회로(129)에서의 출력 소자(129a)의 게이트 전극에는 제9(b)도에 도시한 바와 같이 리셋 기간(tr)에 동기하여 상한 레벨이 초기 전압(Vrd), 하한 레벨이 리셋 펄스(ørs)의 저레벨인 더미 펄스(VDFD)가 출력되게 된다. 이 더미 펄스(VDFD)는 이 제2 소스 폴로워 회로(129)에서 전류 증폭(게인≒+0.3)되어, 더미 펄스(VD1)로서 후단의 차분 증폭 회로(125)에서의 제2 출력소자(125b)의 게이트 전극에 공급된다.
이 경우, 차분 증폭 회로(125)의 출력 임피던스가 상기 더미 펄스(VD1)에 의해 가변되게 되고, 결과적으로 제9(c)도에 도시한 전압 신호(V1)로부터 상기 커플링량에 상당하는 더미 펄스 성분을 제거하는 형태가 된다. 이로 인해, 제9(d)도에 도시한 바와 같이 참(眞) 신호 성분만을 얻을 수 있고, 또한 이 차분 증폭 회로(125)는 이 신호 성분만을 소정의 이득으로 증폭하여 이것을 전압 신호(V2)로서 출력 단자(124)를 통해 다음 단의 고이득 앰프에 공급한다.
이로 인해, 고이득 앰프는 상기 전압 신호(V1)에서 커플링량을 제거한 참 신호 성분만을 고이득으로 증폭할 수 있게 되고, S/N이 양호한 전압 신호를 얻을 수 있다. 그 결과, 이 전하 전송 장치를 예를 들면 CCD에 의한 이미지 센서의 전하 전송단에 이용한 경우, 커플링량에 상당하는 여분의 신호 성분이 없는 참 신호 성분만을 고이득 앰프로 증폭하여, 후단의 예를 들면 화상 처리 회로 등에 공급할 수 있어 모니터 장치의 화면 상에 선명한 화상을 영출(映出)할 수 있다.
그러나, 상술한 제안예에 관한 CCD 라인 센서에서는 전압 신호 출력부(122)로부터 송출되는 전압 신호(V1)로부터 커플링량을 제거할 수 있다는 점에서 우수하지만 아직 해결해야 할 점이 존재한다.
그것은 이 전하 전송 장치를 내장한 전자 기기, 예를 들면 이미지 스캐너 장치 내의 온도가 변화하거나, 전원 전압의 변동 등에 의해 차분 증폭 회로(125)의 출력 단자(124)로부터 출력되는 전압 신호(V2)레벨 변동이 생긴다고 하는 문제이다. 즉, 전압 신호(V2)에 레벨 변동이 생기면, 전압 신호(V2)가 후단의 고이득 앰프에서의 입력 다이나믹 레인지 밖으로 되어 버리고, 그 결과 이 고이득 앰프에서의 증폭이 충분히 행해지지 않게 되어 이미지 스캐너 장치에서는 선명한 표시 화상을 얻을 수 없다는 문제를 발생시킨다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는 당해 전하 전송 장치가 내장되어 있는 전자 기기 내의 온도 변화나 전원 전압의 변동 등에 의해 전압 신호에 레벨 변동이 생겨도 이것을 시정할 수 있고, 이로 인해 후단에 접속되는 고이득 앰프의 입력 다이나믹 레인지에 맞는 전압 신호를 공급할 수 있고, 예를 들면 이 전하 전송 장치를 이미지 스캐너 장치의 전하 전송단에 사용한 경우에 선명한 표시 화상을 얻을 수 있는 전하 전송 장치를 제공하는데 있다.
본 발명에 따른 전하 전송 장치는 전하 전송부로부터의 신호 전하를 전하 전압 변환하여 전압 신호(V2)로서 출력하는 전압 신호 출력 수단(1)과, 소정 전압의 기준 신호(Vref)를 출력하는 기준 신호 출력 수단(2)과, 전압 신호 출력 수단(1)으로부터의 전압 신호(V2)와 기준 신호 출력 수단(2)으로부터의 기준 신호(Vref)의 차분을 증폭하여 출력하는 차분 연산 증폭 수단(3)을 설치하고, 전압 신호 출력 수단(1) 및 기준 신호 출력 수단(2)를 거의 동일한 회로 상수로 하여 구성한다.
이 경우, 전압 신호 출력 수단(1)을 전하 전송부로부터의 전압 신호(V1)을 출력하는 제1 출력 수단(8)과, 적어도 전압 신호(V1)와 바이어스 성분(VD1)을 출력하는 제2 출력 수단(10)과, 상기 제1 출력 수단(8)로부터의 전압 신호(V1)와 제2 출력 수단(10)으로부터의 바이어스 성분(VD1)의 차분을 증폭하여 출력하는 차분 증폭 수단(6)을 설치하여 구성해도 된다.
또한, 전압 신호 출력 수단(1)을 구성하는 상기 제1 출력 수단(8), 제2 출력수단(10) 및 차분 증폭 수단(6)을 각각 소스 폴로워 회로로 구성하고, 또한 기준 신호 출력 수단(2)을 상기 전압 신호 출력 수단(1)을 구성하는 소스 폴로워 회로의 단수(段數)와 동일한 단수의 소스 폴로워 회로로 구성해도 된다.
또한, 차분 연산 증폭 수단(3)을 복수의 N 채널형 MIS 트랜지스터로 이루어지는 전류 미러 회로(31) 및 소스 폴로워 회로(32)로 구성할 수 있다.
또한, 기준 신호 출력 수단(2)과 차분 연산 증폭 수단(3) 사이에 차분 연산증폭 수단(3)의 증폭률을 가변 제어하는 증폭률 가변 제어 수단(41)을 설치하도록해도 된다.
본 발명에 따른 전하 전송 장치에서는 전하 전송부로부터의 전압 신호(V2)를출력하는 전압 신호 출력 수단(1)으로부터의 전압 신호(V2)가 다음 단의 차분 연산증폭 수단(3)에 공급됨과 동시에, 소정 전압의 기준 신호(Vref)를 출력하는 기준 신호 출력 수단(2)으로부터의 기준 신호(Vref)가 동일하게 다음 단의 차분 연산 증폭 수단(3)에 공급된다.
이 때, 전압 신호 출력 수단(1) 및 기준 신호 출력 수단(2)은 거의 동일한 회로 상수로 되어 있기 때문에, 해당 전하 전송 장치를 설치한 전자 기기 내의 온도 변화나 전원 전압의 변동 등에 의해 전압 신호 출력 수단(1)으로부터의 전압 신호(V2)에 레벨 변동이 생긴 경우, 기준 신호 출력 수단(2)으로부터의 기준 신호(Vref)에도 동상이면서 동일한 양의 레벨 변동이 생기기 때문에, 다음 단의 차분 연산 증폭 수단(3)에서 그 레벨 변동에 상당하는 신호 성분을 제거할 수 있어 전압 신호(V2)의 레벨 변동을 시정할 수 있다.
특히, 전압 신호 출력 수단(1)을 전하 전송부로부터의 전압 신호(V1)를 출력하는 제1 출력 수단(8)과, 적어도 전압 신호(V1)의 바이어스 성분(VD1)을 출력하는 제2 출력 수단(10)과, 제1 출력 수단(8)으로부터의 전압 신호(V1)와 제2 출력 수단 (10)으로부터의 바이어스 성분(VD1)의 차분을 증폭하여 출력하는 차분 증폭 수단(6)을 설치하여 구성한 경우에서는, 먼저 전하 전송부로부터의 전압 신호(V1)를 출력하는 제1 출력 수단(8)으로부터의 전압 신호(V1)가 후단의 차분 증폭 수단(6)에 공급됨과 동시에, 적어도 전압 신호(V1)의 바이어스 성분(VD1)을 출력하는 제2 출력 수단 (10)으로부터의 바이어스 성분(VD1)이 동일하게 후단의 차분 증폭 수단(6)에 공급된다.
차분 증폭 수단(6)은 공급된 전압 신호(V1)로부터 바이어스 성분(VD1)을 제거하여 증폭한다. 따라서, 이 차분 증폭 수단(6)으로부터 출력되는 신호(V2)는 제1 출력 수단(8)으로부터의 전압 신호(V1) 중, 바이어스 성분(VD1)을 제거한 참 신호 성분을 증폭한 신호로 된다. 이것으로부터, 후단의 차분 연산 증폭 수단(3)에는 이 차분 연산 증폭 수단(6)에서 증폭된 참 신호 성분이 공급됨과 동시에, 기준 신호 출력 수단(2)로부터의 기준 신호(Vref)가 공급되고, 이 차분 연산 증폭 수단(3)으로부터 출력되는 신호(Vout)는 전압 신호(V1)에서의 참 신호 성분이고, 또 온도 변화나 전원 전압 변동 등에 따른 레벨 변동이 시정된 신호로 되어, 이 차분 연산 증폭 수단(3)에 후단에 접속되는 예를 들면 고이득 앰프의 입력 다이나믹 레인지에 적합한 레벨 신호를 얻을 수 있다.
또한, 상기 전압 신호 출력 수단(1)을 구성하는 제1 출력 수단(8), 제2 출력수단(10) 및 차분 증폭 수단(6)을 각각 소스 폴로워 회로로 구성하고, 또한 기준 신호 출력 수단(2)을, 전압 신호 출력 수단(1)을 구성하는 소스 폴로워 회로의 단수와 동일한 단수의 소스 폴로워 회로로 구성함으로써, 기준 신호 출력 수단(2)을 전압 신호 출력 수단(1)과 거의 동일한 회로 정수로 형성할 수 있고, 또한 전압 신호 출력 수단(1)과 함께 동일 기판 상에 형성할 수 있게 된다. 따라서, 각 소스 폴로워 회로의 제조 상의 임계치 변동도 다음 단의 차분 연산 증폭 수단(3)에서 흡수할 수 있게 된다.
또한, 상기 차분 연산 증폭 수단(3)을 복수의 N 채널형 MIS 트랜지스터로이루어지는 전류 미러 회로(31) 및 소스 폴로워 회로(32)로 구성함으로써, 이 차분 연산 증폭 수단(3)을 상기 전압 신호 출력 수단(1) 및 기준 신호 출력 수단(2)과 함께 동일 기판 상에 형성할 수 있고, 전하 전송부로부터 그 주변 회로인 전압 신호 출력 수단(1), 기준 신호 출력 수단(2) 및 차분 연산 증폭 수단(3) 전부를 1 칩으로 형성할 수 있어, 이 전하 전송 장치를 내장한 전자 기기의 소형화를 달성할 수 있다.
또한, 차분 연산 증폭 수단(3)은 전압 신호(V2)와 기준 신호(Vref)의 차분을증폭하는 것이기 때문에, 기준 신호 출력 수단(2)과 차분 연산 출력 수단(3) 사이에 이 차분 연산 증폭 수단(3)의 증폭률을 가변 제어하는 증폭률 가변 제어 수단(41)을 설치함으로써, 전압 신호 출력 수단(1)으로부터의 전압 신호(V2)에 대한 증폭률이 가변 제어된다. 즉, 전압 신호(Vout)의 레벨을, 예를 들면 후단에 선택적으로 접속되는 여러가지 고이득 앰프의 입력 다이나믹 레인지에 맞도록 가변 제어할 수 있어, 전하 전송 장치 자체를 후단에 접속되는 고이득 앰프의 입출력 특성에 맞추어 설계를 변경하는 시간을 줄일 수 있다.
[실시예]
이하, 본 발명에 따른 전하 전송 장치의 2개의 실시예(이하, 제1 실시예에 따른 전하 전송 장치 및 제2 실시예에 따른 전하 전송 장치라 함)를 제1도 내지 제4도 및 제9도를 참조하면서 설명한다.
이들 제1 실시예 및 제2 실시예에 따른 전하 전송 장치는 원고의 화상이나 문자 등을 전기적으로 화상 정보로서 판독하는 이미지 스캐너 장치의 전하 전송단이나, 공급된 신호에 대해 소정의 지연을 행하는 CCD 지연선의 전하 전송단 등에 사용할 수 있다.
먼저, 제1 실시예에 따른 전하 전송 장치는, 제1도에 도시한 바와 같이, 도시하지 않은 CCD로 구성된 전하 전송부로부터의 신호 전하를 전압 변환하고, 또한 이 전압 신호에 대해 보정을 행하여 보정 전압 신호(V2)로서 출력하는 보정 전압 출력 회로(1)와, 소정의 기준 전압(Vref)을 출력하는 기준 신호 출력 회로(2)와, 이 기준 신호 출력 회로(2)로부터의 기준 신호(Vref)와 보정 전압 출력 회로(1)로부터의 보정 전압 신호(V2)의 차분을 취하여 소정의 이득으로 전압 증폭하는 차분 연산 증폭 회로(3)를 구비하여 구성되어 있다.
상기 보정 전압 출력 회로(1)는 도시생략한 전하 전송부의 최종단에 인접하여 형성되고, 전하 전송부로부터 전송되는 신호 전하에 따른 전압 신호(V1)를 출력하는 전하 전압 변환부(4)와, 이하에 설명하는 더미 펄스(VD1)만을 출력하는 더미 펄스 출력 회로(5)와, 전하 전압 변환부(4)로부터의 전압 신호(V1)와 더미 펄스 출력부(5)로부터의 더미 펄스(VD1)의 차분을 검출함으로써 신호 성분만을 추출하여, 이것을 소정의 이득으로 증폭하여 출력하는 제1 차분 증폭 회로(6)로 구성되어 있다.
전하 전압 변환부(4)는 플로팅 디퓨젼(FD), 리셋 게이트 전극(RG) 및 드레인영역(D)으로 이루어지는 방전용 소자(7)와, 이 방전용 소자(7)의 후단에 설치되고,또 직렬 접속된 출력 소자(8a) 및 부하 저항 소자(8b)로 이루어지는 제1 소스 폴로워 회로(8)로 구성되어 있고, 상기 출력 소자(8a)의 게이트 전극에 플로팅 디퓨젼(FD)으로의 축적 전하에 수반하는 전압 변화가 인가되고, 부하 저항 소자 (8b)의 게이트 전극에 일정 전압(Vgg1)이 인가되도록 배선 접속되어 있다.
더미 펄스 출력부(5)는 플로팅 디퓨젼(DFD), 리셋 게이트 전극(DRG) 및 드레인 영역(DD)으로 이루어지는 방전용 소자(9)와, 이 방전용 소자(9)의 후단에 설치되고, 또 직렬 접속된 출력 소자(10a) 및 부하 저항 소자(lOb)로 이루어지는 제2 소스 폴로워 회로(10)로 구성되어 있고, 출력 소자(10a)의 게이트 전극에 리셋 게이트 전극(DRG)으로의 리셋 펄스(ørs)의 인가에 수반하는, 플로팅 디퓨젼(DFD)의 전압 변화가 인가되고, 부하 저항 소자(10b)의 게이트 전극에 일정 전압(Vgg1)이 인가되도록 배선 접속되어 있다.
제1 차분 증폭 회로(6)는 직렬 접속된 제1 출력 소자(6a) 및 제2 출력 소자(6b)로 구성되어 있고, 제1 출력 소자(6a)의 게이트 전극에 전하 전압 변환부(4)에서의 제1 소스 폴로워 회로(8)의 출력 소자(8a)와 부하 저항 소자(8b)의 공통 접점 전위(V1)가 인가되고, 제2 출력 소자(6b)의 게이트 전극에 더미 펄스 출력부(5)에서의 제2 소스 폴로워 회로(10)의 출력 소자(10a)와 부하 저항 소자(lOb)의 공통 접점 전위(VD1)가 인가되도록 배선 접속되어 있다.
상기 전하 전압 변환부(4)에서의 출력 소자(8a) 및 부하 저항 소자(8b), 더미 펄스 출력부(5)에서의 출력 소자(10a) 및 부하 저항 소자(lOb), 및 제1 차분 증폭 회로(6)에서의 제1 및 제2 출력 소자(6a 및 6b)는, 각각 N 채널형 MOS 트랜지스터로 형성되어 있다.
또, 상기 제1 소스 폴로워 회로(8)에서의 출력 소자(8a)의 드레인 단자 및 제2 소스 폴로워 회로(10)에서의 출력 소자(10a)의 드레인 단자 및 제1 차분 증폭 회로(6)에서의 제1 출력 소자(6a)의 드레인 단자에는, 각각 전원 전압(Vdd)이 인가된다.
한편, 기준 신호 출력 회로(2)는 직렬 접속된 출력 소자(11a)와 부하 저항 소자(11b)로 이루어지는 제1 소스 폴로워 회로(11)와, 직렬 접속된 출력 소자(12a)와 부하 저항 소자(12b)로 이루어지는 제2 소스 폴로워 회로(12)와, 직렬 접속된 제1 출력 소자(13a)와 제2 출력 소자(13b)로 이루어지는 제2,차분 증폭 회로(13)로 구성되어 있다.
그리고, 제1 소스 폴로워 회로(11)에서의 출력 소자(11a) 및 제2 소스 폴로워 회로(12)에서의 출력 소자(12a)의 각 게이트 전극에는, 각각 플로팅 디퓨젼(FD)으로부터 판독되는 전압치의 평균치의 전압(Vgg2)이 입력 단자(14)를 통해 인가되고, 제1 소스 폴로워 회로(11)에서의 부하 저항 소자(11b) 및 제2 소스 폴로워 회로(12)에서의 부하 저항 소자(12b)의 각 게이트 전극에 일정 전압(Vgg1)이 인가되도록 배선 접속되어 있다.
또한, 제2 차분 증폭 회로(13)에서의 제1 출력 소자(13a)의 게이트 전극에 제1 소스 폴로워 회로(11)의 출력 전위[출력 소자(11a)와 부하 저항 소자(11b)의 접점 전위](Vs1)가 인가되고, 제2 차분 증폭 회로(13)에서의 제2 출력 소자(13b)의 게이트 전극에 제2 소스 폴로워 회로(12)의 출력 전위[출력 소자(12a)와 부하 저항 소자(12b)의 접점 전위](Vs2)가 인가되도록 배선 접속되어 있다.
상기 기준 신호 출력 회로(2)에서의 제1 소스 폴로워 회로(11)의 출력 소자(11a) 및 부하 저항 소자(11b), 제2 소스 폴로워 회로(12)의 출력 소자(12a) 및 부하 저항 소자(12b), 및 제2 차분 증폭 회로(13)의 제1 및 제2 출력 소자(13a 및 13b)는 각각 N 채널형 MOS 트랜지스터로 형성되어 있다.
또, 상기 제1 소스 폴로워 회로(11)에서의 출력 소자(11a)의 드레인 단자 및제2 소스 폴로워 회로(12)에서의 출력 소자(12a)의 드레인 단자 및 제2 차분 증폭회로(13)에서의 제1 출력 소자(13a)의 드레인 단자에는, 각각 전원 전압(Vdd)이 인가된다.
한편, 상기 차분 연산 증폭 회로(3)는 그 반전 입력 단자(3a)가 저항(Ri)을 통해 기준 신호 출력 회로(2)에서의 제2 차분 증폭 회로(13)를 구성하는 제1 출력 소자(13a)와 제2 출력 소자(13b)의 접속점에 접속됨과 동시에, 부궤환 저항(Rf)을 통해 상기 차분 연산 증폭 회로(3)의 출력 단자(3c)에 접속되어 있다. 또한, 비반전 입력 단자(3b)는 보정 전압 출력 회로(1)의 제1 차분 증폭 회로(6)를 구성하는 제1 출력 소자(6a)와 제2 출력 소자(6b)의 접속점에 접속되어 있다.
그리고, 이 제1 실시예에서는 보정 전압 출력 회로(1)와 기준 신호 출력 회로(2)의 회로 정수가 거의 동일하게 되어 있다. 즉, 보정 전압 출력 회로(1)를 구성하는 제1 소스 폴로워 회로(8), 제2 소스 폴로워 회로(10) 및 제1 차분 증폭 회로(6)가 기준 신호 출력 회로(2)를 구성하는 제1 소스 폴로워 회로(11), 제2 소스 폴로워 회로(12) 및 제2 차분 증폭 회로(13)에 각각 대응하고, 또한 이들 회로의 회로 상수가 1 대 1로 거의 동일하게 설정되어 있다.
또, 이 제1 실시예에 따른 전하 전송 장치에서는, 도시되어 있지 않지만, 차분 연산 증폭 회로(3)로부터출력되는 전압 신호(Vout)를 고이득으로 증폭하여 후단의 신호 처리 회로에 공급하는 고이득 앰프가 외부에 접속되어 있다.
다음에, 이와 같은 구성을 갖는 제1 실시예에 따른 전하 전송 장치의 동작을설명한다.
먼저, 방전용 소자(7)에서의 플로팅 디퓨젼(FD)으로의 신호 전하의 전송에 앞서, 방전용 소자(7)의 리셋 게이트 전극(RG)에 리셋 펄스(ørs)가 공급된다. 이 리셋 펄스(ørs)가 공급되면, 상기 플로팅 디퓨젼(FD)에 축적되어 있던 신호 전하가 드레인 영역(D)을 통해 빠져나가 버려, 플로팅 디퓨젼(FD)이 초기 전압(Vrd)으로 리셋된다.
플로팅 디퓨젼(FD)이 리셋되면, 전하 전송부(도시하지 않음)의 최종단의 전송 전극 아래로부터 전송되는 신호 전하가 이 플로팅 디퓨젼(FD)에 전송 축적된다. 이로 인해, 플로팅 디퓨젼(FD)에서 축적된 신호 전하의 전하량에 따른 전압의 변화가 발생한다. 이 전압 변화는 전압 신호(VFD)로서 제1 소스 폴로워 회로(8)에서의 출력 소자(8a)의 게이트 전극에 공급된다.
제1 소스 폴로워 회로(8)는 부하 저항 소자(87)의 게이트 전극에 일정 전압(Vgg1)이 인가되어 있으므로, 플로팅 디퓨젼(FD)으로부터의 전압 신호(VFD)를 게인≒+0.8(부호 +는 비반전을 표시함)로하여, 제1 차분 증폭 회로(6)의 제1 출력 소자(6a)의 게이트 전극에 공급된다.
구체적으로는, 제1 소스 폴로워 회로(8)에 공급되는 전압 신호(VFD)는 제9 (a)도에 도시한 바와 같이, 리셋 펄스(ørs)가 공급되는 기간인 리셋 기간(tr)과, 이 리셋 펄스(ørs)가 공급되고 나서 도시생략한 전하 전송부로부터의 신호 전하가 공급되기 까지의 기간인 피드 스루 기간(tf) 및 축적된 신호 전하가 전압 변환되어 제1 소스 폴로워 회로(8)의 출력 소자(8a)에 공급되기까지의 기간인 신호 기간(ts)의 3개의 기간의 신호로부터 형성된다.
그리고, 리셋 기간(tr)에서는 플로팅 디퓨젼(FD)의 초기 전압(Vrd)이 나타나고, 피드 스루 기간(tf)에서는 플로팅 디퓨젼(FD)과 리셋 게이트 전극(RG) 사이의기생 용량의 커플링 영향에 의해 리셋 펄스(ørs)의 저레벨 전위가 플로팅 디퓨젼(FD)에 나타나며, 신호 기간(ts)에서는 축적된 신호 전하에 따른 전압 신호가 나타나게 된다.
여기에서, 전압 신호(VFD)는 제9(a)도에 도시한 바와 같이 초기 전압(Vrd)의레벨 파형과 리셋 펄스(ørs)의 저레벨 파형 및 신호 성분이 중첩된 파형을 갖기 때문에, 이대로 출력하떤 불필요한 신호 성분인 초기 전압(Vrd)과 리셋 펄스(ørs)의 저레벨과의 차분, 즉 커플링량에 의해 전압 신호(VFD)의 진폭이 커지고, 후단에 접속되는 고이득 앰프의 입력 다이나믹 레인지를 초과하여 전압 신호(VFD)가 커트되어 버려 전압 신호(VFD)의 양호한 증폭을 행할 수 없다는 문제가 생긴다.
그러나, 이 제1 실시예에 따른 보정 전압 출력 회로(1)에서는, 상기 더미 펄스 출력부(5)에서 전하 전압 변환부(4)의 리셋 게이트 전극(RG)에 리셋 펄스(ørs)가 공급되면, 이것에 동기하여 방전용 소자(9)의 리셋 게이트 전극(DRG)에도 리셋 펄스(ørs)가 공급되게 되고, 이로 인해 제2 소스 폴로워 회로(10)에서의 출력 소자(10a)의 게이트 전극에는 제9(b)도에 도시한 바와 같이 리셋 기간(tr)에 동기하여 상한 레벨이 초기 전압(Vrd), 하한 레벨이 리셋 펄스(ørs)의 저레벨인 더미 펄스(VDFD)가 출력되게 된다. 이 더미 펄스(VDFD)는 이 제2 소스 폴로워 회로(10)에서 전류 증폭(게인≒+0.3)되고, 더미 펄스(VD1)로서 후단의 제1 차분 증폭 회로(6)에서의 제2 출력 소자(6b)의 게이트 전극에 공급된다.
이 경우, 제1 차분 증폭 회로(6)의 출력 임피던스가 상기 더미 펄스(VD1)에 의해 가변되게 되고, 결과적으로 제9(c)도에 도시한 전압 신호(V1)로부터 상기 커플링량에 상당하는 더미 펄스 성분을 제거한 형태가 된다. 이로 인해, 제9(d)도에 도시한 바와 같이 참 신호 성분만을 얻을 수 있고, 또한 이 제1 차분 증폭 회로(6)는이 신호 성분만을 소정의 이득으로 증폭하여 이것을 전압 신호(V2)로서 다음 단의 차분 연산 증폭 회로(3)에서의 비반전 입력 단자에 공급한다.
한편, 상기 기준 신호 출력 회로(2)에서는 제1 소스 폴로워 회로(11)에서의출력 소자(8a)의 게이트 전극 및 제2 소스 폴로워 회로(12)에서의 출력 소자(12a)의 게이트 전극에 입력 단자(14)를 통해 상기 방전용 소자(7)의 플로팅 디퓨젼(FD)으로 부터 출력되는 전압치(VFD)의 평균치의 전압(Vgg2)이 인가되고, 제1 소스 폴로워 회로(11)의 출력 전위(Vs1) 및 제2 소스 폴로워 회로(12)의 출력 전위(Vs2)가 각각 제2차분 증폭 회로(13)에서의 제1 출력 소자(13a)의 게이트 전극 및 제2 출력 소자(13b)의 게이트 전극에 각각 인가되기 때문에, 제2 차분 증폭 회로(13)의 출력 전위, 즉 기준 신호 출력 회로(2)로부터의 기준 신호(Vref)의 신호 레벨은 차분 연산 증폭 회로(3)의 비반전 입력 단자에 공급되는 전위(V2)의 거의 평균치로 된다.
따라서, 차분 연산 증폭 회로(3)의 출력 단자(16)로부터 출력되는 신호(Vout)는 비반전 입력 단자에 공급되는 보정 전압 출력 회로(1)로부터의 전압 신호(V2)와기준 신호 출력 회로(2)로부터의 기준 신혼(Vref)의 차분이고, 또 그 차분이 증폭률 [(Ri·Rf)/Rf]로 증폭된 신호로 된다.
상기 보정 전압 출력 회로(1), 기준 신호 출력 회로(2)는 각각 6개의 N 채널형 MOS 트랜지스터로 구성되어 있기 때문에, CCD에 의한 전하 전송부나 방전용 소자(7 및 9)와 함께 동일 기판 상에 형성할 수 있다.
그런데, 이 실시예에 따른 차분 연산 증폭 회로(3)는 제2도에 도시한 바와 같이 전류 미러 회로(31)와 소스 폴로워 회로(32)가 접속되어 구성되어 있다.
전류 미러 회로(31)는 소스 단자와 게이트 전극이 단락으로 된 P 채널형 MOS 트랜지스터(이하, 단순히 제1 트랜지스터라 함)(33)와, 이 제1 트랜지스터(33)와 게이트 전극이 공용으로 된 P 채널용 MOS 트랜지스터(이하, 단순히 제2 트랜지스터라 함)(34)와, 상기 제1 트랜지스터(33)와 직렬로 접속되어 게이트 전극에 비반전 입력 단자(3b)가 접속된 N 채널형 MOS 트랜지스터(이하, 제3 트랜지스터라함)(35)와, 상기 제2 트랜지스터(34)와 직렬로 접속되어 게이트 전극에 반전 입력 단자(3a)가 접속된 N 채널형 MOS 트랜지스터(이하, 제4 트랜지스터라 함)(36)와, 이들 제3 및 제4 트랜지스터(35 및 36)의 공통 소스 단자와 GND 사이에 정전류원(제어 전압 Vgg)을 구성하는 N 채널형 MOS 트랜지스터(이하, 제5 트랜지스터라 함(37)로 구성되어 있다.
소스 폴로워 회로(32)는 각각 N 채널형 MOS 트랜지스터로 이루어지는 출력 소자(38)와 부하 저항 소자(39)가 직렬 접속되어 구성되어 있다.
그리고, 전류 미러 회로(31)의 출력 전위[제2 트랜지스터(34)와 제4 트랜지스터(36)의 접점 전위](Vm)가 소스 폴로워 회로(32)에서의 출력 소자(38)의 게이트 전극에 공급되도록 배선 접속되고, 전류 미러 회로(31)의 정전류원을 구성하는 제5 트랜지스터(37)의 게이트 전극 및 소스 폴로워 회로(32)에서의 부하 저항 소자(39)의 게이트 전극에 일정 전위(Vgg)가 인가되도록 배선 접속되어 있다.
또, 전류 미러 회로(31)에서의 제1 및 제2 트랜지스터(33 및 34)의 드레인 단자 및 소스 폴로워 회로(32)에서의 출력 소자(38)의 드레인 단자에는 공통 전원 전압(Vdd)이 인가된다
이와 같이, 상기 차분 연산 증폭 회로(3)는 2개의 P 채널형 MOS 트랜지스터 (33 및 34)와 5개의 N 채널형 MOS 트랜지스터(35 내지 39)만으로 구성되어 있기 때문에, 이 차분 연산 증폭 회로(3)도 상기 보정 전압 출력 회로(1) 및 기준 신호 출력 회로(2)와 함께 동일 기판 상에 형성할 수 있다.
그런데, 이 차분 연산 증폭 회로(3)는 제3도에 도시한 바와 같이 반전 입력단자(3a)에 공급되는 기준 전압(Vref)의 전압치가 높을 때에는 실선으로 표시한 특성을 갖고, 반전 입력 단자(3a)에 공급되는 기준 전압(Vref)의 전압치가 낮을 때에는 점선으로 표시한 특성을 갖는다. 즉, 이 차분 연산 증폭 회로(3)는 반전 입력 단자(3a)에 공급되는 기준 전압(Vref)의 전압치에 따라 동작점이 변화하는 특성을 갖고있고, 이 기준 전압(Vref)의 값이 보정 전압 출력 회로(1)로부터의 전압 신호(V2)의 평균치이면 최적 동작점에 위치하게 된다.
이제, 제1 실시예에 관한 전하 전송 장치를 내장한 전자 기기 내의 온도 변화나 전원 전압의 변동에 의해 보정 전압 출력 회로(1)로부터 출력되는 전압 신호(V2)에 +방향의 레벨 변동이 발생한 경우를 고려하면, 기준 신호 출력 회로(2)의 회로 정수가 보정 전압 출력 회로(1)의 회로 정수와 거의 동일하게 되어 있기 때문에, 전압 신호(V2)에 발생한 +방향의 레벨 변동에 상당하는 정도만큼 기준 신호(Vref)도 변동하게 된다.
즉, 전압 신호(V2)에 있어서 +방향으로 레벨 변동이 발생한 경우, 제3도의 특성상, 그 입출력 특성 곡선은 실선으로 표시한 바와 같이 우측으로 시프트하게 되고, 동시에 기준 전압(Vref)도 동일한 레벨 변동분 정도 우측으로 시프트하게 된다. 따라서, 이 차분 연산 증폭 회로(3)에서의 동작점은 상대적으로 레벨 변동 이전의 동작점으로 변하지 않고 최적인 위치에 있게 된다.
이와 마찬가지로, 전압 신호(V2)가 - 방향으로 레벨 변동이 발생한 경우, 제3도의 특성상, 그 입출력 특성 곡선은 이번에는 파선으로 표시한 바와 같이 좌측으로 시프트하게 되고, 동시에 기준 전압(Vref)도 동일 레벨 변동분 정도 좌측으로 시프트하게 된다. 따라서, 이 경우도 차분 연산 증폭 회로(3)에서의 동작점은 상대적으로 레벨 변동 이전의 동작점으로 변하지 않고 최적인 위치에 있게 된다.
이와 같이, 제1 실시예에 관한 전하 전송 장치에서는, 먼저 방전용 소자로 전압 변환된 전압 신호(VFD)에 대해 전류 증폭을 행하는 제1 소스 폴로워 회로(8)로부터의 전압 신호(V1)가 후단의 제1 차분 증폭 회로(6)에 공급됨과 동시에, 적어도 상기 전압 신호(V1)의 바이어스 성분, 즉 커플링량에 상당하는 신호 성분(VD1)을 출력하는 제2 소스 폴로워 회로(10)로부터의 바이어스 성분(VD1)이 동일하게 후단의 제1 차분 증폭 회로(6)에 공급된다.
제1 차분 증폭 회로(6)는 공급된 전압 신호(V1)로부터 바이어스 성분(VD1)을제거하여 증폭한다. 따라서, 이 제1 차분 증폭 회로(6)로부터 출력되는 전압 신호 (V2)는 제1 소스 폴로워 회로(8)로부터의 전압 신호(V1) 중, 바이어스 성분(VD1)을 제거한 참 신호 성분을 증폭한 신호로 된다. 이것으로부터, 후단의 차분 연산 증폭회로(3)에는 이 제1 차분 증폭 회로(6)에서 증폭된 참 신호 성분이 공급됨과 동시에, 기준 신호 출력 회로(2)로부터의 기준 신호(Vref)가 공급되고, 이 차분 연산 증폭 회로(3)로부터 출력되는 신호(Vout)는 전압 신호(V2)에서의 참 신호 성분의 증폭 신호이고, 또 온도 변화나 전원 전압 변동 등에 따른 레벨 변동이 시정된 신호로 되고, 이 차분 연산 증폭 회로(3)의 후단에 접속되는 예를 들면 고이득 앰프의 입력 다이나믹 레인지에 적합한 레벨의 신호를 얻을 수 있다
또한, 상기 보정 전압 출력 회로(1)를 구성하는 제1 소스 폴로워 회로(8), 제2 소스 폴로워 회로 및 제1 차분 증폭 회로를 각각 N 채널형 MOS 트랜지스터에 의한 소스 폴로워 회로로 구성하고, 또한 기준 신호 출력 회로(2)를 보정 전압 출력 회로(1)를 구성하는 소스 폴로워 회로의 단수와 동일한 단수의 소스 폴로워 회로로 구성함으로써, 기준 신호 출력 회로(2)를 보정 전압 출력 회로(1)와 거의 동일한 회로 정수로 형성할 수 있고, 또한 보정 전압 출력 회로(1)와 함께 동일 기판 상에 형성할 수 있게 된다. 따라서, 각 소스 폴로워 회로의 제조상의 오차, 예를 들면 임계치 변동도 다음 단의 차분 연산 증폭 회로(3)로 흡수할 수 있어 안정된 입출력 특성을 갖게 할 수 있다
이와 같은 것으로부터, 이 전하 전송 장치를 예를 들면 이미지 스캐너 장치의 전하 전송단에 이용한 경우, 모니터 장치 등에 선명한 재생 화상을 표시할 수 있고, 또한 이 전하 전송 장치를 예를 들면 CCD 지연선의 전하 전송단에 이용한 경우, 지연되는 신호의 S/N을 향상시킬 수 있어 다음 단에서의 신호 처리를 경감시킬수 있다.
또한, 상기 차분 연산 증폭 회로(3)를 복수의 N 채널형 MOS 트랜지스터로 이루어지는 전류 미러 회로(31) 및 소스 폴로워 회로(32)로 구성함으로써, 이 차분 연산 증폭 회로(3)를 상기 보정 전압 출력 회로(1) 및 기준 신호 출력 회로(2)와 함께 동일 기판 상에 형성할 수 있고, 전하 전송부로부터 그 주변 회로인 보정 전압 출력 회로(1), 기준 신호 출력 회로(2) 및 차분 연산 증폭 회로(3) 전부를 1 칩으로 형성할 수 있어, 이 전하 전송 장치를 내장한 전자 기기의 소형화를 달성할 수 있다.
다음에, 제2 실시예에 따른 전하 전송 장치를 제4도에 기초하여 설명한다. 또, 상기 제1 실시예에 따른 전하 전송 장치와 동일한 동작을 나타내는 구성(회로)에는 동일한 부호를 붙이고 그 상세한 설명은 생략한다.
이 제2 실시예에 따른 전하 전송 장치는 상기 제1 실시예에 따른 전하 전송장치와 거의 동일한 구성을 갖지만, 기준 신호 출력 회로(1)와 차분 연산 회로(3) 사이에 이 차분 연산 증폭 회로(3)의 증폭률을 가변 제어하기 위한 증폭률 가변 제어 수단(41)을 삽입 접속한 점이 상이하다.
즉, 이 제2 실시예에 관한 전하 전송 장치는 제4도에 도시한 바와 같이 상기기준 신호 출력 회로(1)의 제2 차분 증폭 회로(13)의 출력 단자와 차분 연산 증폭회로(3)의 출력 단자(7c) 사이에 직렬 접속한 제1 내지 제4 저항(42 내지 45)을 삽입 접속하고, 제1 저항(42) 및 제2 저항(43)의 접속점과 차분 연산 증폭 회로(3)의 반전 입력 단자(3a)와의 사이에 제1 셀렉터(46)를 삽입 접속하며, 제2 저항 (43) 및 제3 저항(44)의 접속점과 상기 반전 입력 단자(3a)와의 사이에 제2 셀렉터(47)를 삽입 접속하고, 제3 저항(44) 및 제4 저항(45)의 접속점과 상기 반전 입력 단자(3a)와의 사이에 제3 셀렉터(48)를 삽입 접속하여 구성되어 있다.
그리고, 제1 내지 제3 셀렉터(46 내지 48)는 각각 예를 들면 N 채널형 MOS 트랜지스터로 구성되고, 각 게이트 전극에 각각 외부로 통하는 입력 단자(49 내지 51)가 접속되어 있다
이와 같은 제2 실시예에 따른 전하 전송 장치에서는 상기 제1 내지 제3 셀렉터(46 내지 48)의 게이트 전극 중 어느 것에 입력 단자(49, 50 및 51)를 통해 고 레벨의 선택 신호(SELI 내지 SEL3)를 인가한다. 이로 인해, 차분 연산 증폭 회로(3)의 증폭률을 원하는 값으로 가변 제어할 수 있다
여기에서, 직렬 접속된 4개의 저항(42, 43, 44 및 45)의 각 저항치를 각각 R1, R2, R3 및 R4라 했을 때, 제1 셀렉터(46)에 입력 단자(49)를 통해 선택 신호(SEL1)을 공급한 경우의 차분 연산 증폭 회로(3)의 증폭률(A1)은 이하의 (1)식으로 표시된다.
A1≒ R/(R2+R3+R4) ..... (1)
또, R = R1+R2+R3+R4이다.
다음에, 제2 셀렉터(47)에 입력 단자(50)를 통해 선택 신호(SEL2)를 공급한경우의 차분 연산 증폭 회로(3)의 증폭률(A2)는 이하의 (2)식으로 표시된다.
A2≒ R/(R3+R4) ‥‥ (2)
다음에, 제3 셀렉터(48)에 입력 단자(51)를 통해 선택 신호(SEL3)를 공급한경우의 차분 연산 증폭 회로(3)의 증폭률(A3)은 이하의 (3)식으로 표시된다.
A3≒ R/R3 ‥‥ (3)
이와 같이, 제2 실시예에 따른 전하 전송 장치에서는 상기 제1 실시예에 따른 전하 전송 장치와 마찬가지로 출력 단자(16)로부터 출력되는 신호(Vout)는 전압 신호(V2)에서의 참 신호 성분의 증폭 신호이고, 또 온도 변화나 전원 전압 변동 등에 따른 레벨 변동이 시정된 신호로 되고, 이 차분 연산 증폭 회로(3)의 후단에 접속되는 예를 들면 고이득 앰프의 입출력 다이나믹 레인지에 적합한 레벨의 신호를 얻을 수 있다.
특히, 이 제2 실시예에 따른 전하 전송 장치는 기준 신호 출력 회로(2)와 차분 연산 증폭 회로(3) 사이에 이 차분 연산 증폭 회로의 증폭률을 가변 제어하는 증폭률 가변 제어 수단(41)을 설치하도록 했으므로, 보정 전압 출력 회로로부터의 전압 신호에 대한 증폭률이 가변 제어된다. 즉, 전압 신호의 레벨을, 예를 들면 후단에 선택적으로 접속되는 여러가지 고이득 앰프의 입력 다이나믹 레인지에 맞도록가변 제어할 수 있어, 전하 전송 장치 전체를 후단에 접속되는 고이득 앰프의 입출력 특성에 맞추어 설계를 변경하는 시간을 줄일 수 있다.
또, 상술한 제1 실시예 및 제2 실시예에 따른 전하 전송 장치에서는 전하 전압 변환부로서 플로팅 디퓨젼을 갖는 전하 전송 장치에 적합한 예를 나타냈지만, 그 외에 전하 전압 변환부로서 플로팅 게이트를 갖는 전하 전송 장치에도 적용시킬 수 있다.
본 발명에 따른 전하 전송 장치에 따르면, 전하 전송부로부터의 신호 전하를전하 전압 변환하여 전압 신호로서 출력하는 전압 신호 출력 수단과, 소정 전압의기준 신호를 출력하는 기준 신호 출력 수단과, 상기 전압 신호 출력 수단으로부터의 전압 신호와 상기 기준 신호 출력 수단으로부터의 상기 기준 신호의 차분을 증폭하여 출력하는 차분 연산 증폭 수단을 설치하고, 상기 전압 신호 출력 수단 및 상기 기준 신호 출력 수단을 거의 동일한 회로 정수로 하여 구성하도록 했으므로, 상기 전하 전송 장치가 내장되어 있는 전자 기기 내의 온도 변화나 전원 전압의 변동 등에 의해 전압 신호에 레벨 변동이 생겨도 이것을 시정할 수 있고, 이로 인해 후단에 접속되는 고이득 앰프의 입력 다이나믹 레인지에 맞는 전압 신호를 공급할 수 있어, 예를 들면 이 전하 전송 장치를 이미지 스캐너 장치의 전하 전송단에 사용한 경우에 선명한 표시 화상을 얻을 수 있다.

Claims (6)

  1. 타단에 입력되는 전압 신호 레벨의 수정이 가능하도록 하는 전하 전송 장치로서, 전하 전송부로부터의 신호 전하를 전하 전압 변환하여 전압 신호로서 출력하는 전압 신호 출력 수단과, 소정 전압의 기준 신호를 출력하는 기준 신호 출력 수단과, 상기 전압 신호 출력 수단으로부터의 전압 신호와 상기 기준 신호 출력 수단으로부터의 기준 신호의 차분을 증폭하여 출력하는 차분 연산 증폭 수단을 포함하고, 상기 전압 신호 출력 수단 및 상기 기준 신호 출력 수단을 거의 동일한 회로 상수(定數)로하여, 상기 기준신호 출력수단으로부터 출력되는 기준신호가 상기 전압 신호 출력 수단의 출력 신호의 레벨 변동에 수반하여 변화하도록 한 것을 특징으로 하는 전하 전송 장치.
  2. 제1항에 있어서, 상기 전압 신호 출력 수단은 상기 전하 전송부로부터의 신호 전하를 전하 전압 변환하여 전압 신호로서 출력하는 제1 출력 수단과, 적어도 상기 전압 신호의 바이어스 성분을 출력하는 제2 출력 수단과, 상기 제1 출력 수단으로부터의 전압 신호와 상기 제2 출력 수단으로부터의 바이어스 성분의 차분을 증폭하여 출력하는 차분 증폭 수단을 갖는 것을 특징으로 하는 전하 전송 장치.
  3. 제2항에 있어서, 상기 전압 신호 출력 수단의 상기 제1 출력 수단, 제2 출력 수단 및 차분 증폭 수단은, 각각 소스 폴로워 회로로 구성되고, 상기 기준 신호 출력 수단은, 상기 전압 신호 출력 수단을 구성하는 상기 소스 폴로워 회로의 단수(段數)와 동일한 단수의 소스 폴로워 회로로 구성되어 있는 것을 특징으로 하는 전하 전송 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 차분 연산 증폭 수단은 복수의 N 채널형 MIS 트랜지스터로 이루어지는 전류 미러 회로 및 소스 폴로워 회로로 구성되어 있는 것을 특징으로 하는 전하 전송 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기준 신호 출력 수단과 상기 차분 연산 증폭 수단 사이에, 상기 차분 연산 증폭 수단의 증폭률을 가변 제어하는 증폭률 가변 제어 수단을 설치한 것을 특징으로 하는 전하 전송 장치.
  6. 제4항에 있어서, 상기 기준 신호 출력 수단과 상기 차분 연산 증폭 수단 사이에, 상기 차분 연산 증폭 수단의 증폭률을 가변 제어하는 증폭률 가변 제어 수단을 설치한 것을 특징으로 하는 전하 전송 장치.
KR1019940019882A 1993-08-12 1994-08-12 전하전송장치 KR100294868B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-200675 1993-08-12
JP20067593A JP3413664B2 (ja) 1993-08-12 1993-08-12 電荷転送装置

Publications (2)

Publication Number Publication Date
KR950007445A KR950007445A (ko) 1995-03-21
KR100294868B1 true KR100294868B1 (ko) 2001-09-17

Family

ID=16428377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019882A KR100294868B1 (ko) 1993-08-12 1994-08-12 전하전송장치

Country Status (5)

Country Link
US (1) US5600451A (ko)
EP (1) EP0639028B1 (ko)
JP (1) JP3413664B2 (ko)
KR (1) KR100294868B1 (ko)
DE (1) DE69432656T2 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586393B2 (ja) * 1993-12-08 1997-02-26 日本電気株式会社 固体撮像素子の信号処理回路
JP2795314B2 (ja) * 1996-05-13 1998-09-10 日本電気株式会社 半導体装置
JP3351503B2 (ja) * 1996-10-09 2002-11-25 シャープ株式会社 固体撮像装置
US5872484A (en) * 1997-07-11 1999-02-16 Texas Instruments Incorporated High performance current output amplifier for CCD image sensors
WO2000078034A2 (en) * 1999-06-15 2000-12-21 Photobit Corporation Dual sensitivity image sensor
US6972794B1 (en) 1999-06-15 2005-12-06 Micron Technology, Inc. Dual sensitivity image sensor
JP2002271698A (ja) * 2001-03-09 2002-09-20 Honda Motor Co Ltd 光センサ回路
TWI316332B (en) * 2004-04-21 2009-10-21 Sony Corp Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
US7692219B1 (en) 2004-06-25 2010-04-06 University Of Hawaii Ultrasensitive biosensors
WO2007008246A2 (en) 2004-11-12 2007-01-18 The Board Of Trustees Of The Leland Stanford Junior University Charge perturbation detection system for dna and other molecules
JP2006173663A (ja) * 2004-12-10 2006-06-29 Nec Electronics Corp 電荷検出装置
US7468500B2 (en) * 2005-09-13 2008-12-23 Texas Instruments Incorporated High performance charge detection amplifier for CCD image sensors
US11339430B2 (en) 2007-07-10 2022-05-24 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US8349167B2 (en) 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
EP2639579B1 (en) 2006-12-14 2016-11-16 Life Technologies Corporation Apparatus for measuring analytes using large scale FET arrays
US8262900B2 (en) 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
JP5667049B2 (ja) 2008-06-25 2015-02-12 ライフ テクノロジーズ コーポレーション 大規模なｆｅｔアレイを用いて分析物を測定するための方法および装置
US20100137143A1 (en) 2008-10-22 2010-06-03 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US20100301398A1 (en) 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8673627B2 (en) 2009-05-29 2014-03-18 Life Technologies Corporation Apparatus and methods for performing electrochemical reactions
US8776573B2 (en) 2009-05-29 2014-07-15 Life Technologies Corporation Methods and apparatus for measuring analytes
US20120261274A1 (en) 2009-05-29 2012-10-18 Life Technologies Corporation Methods and apparatus for measuring analytes
EP2588851B1 (en) 2010-06-30 2016-12-21 Life Technologies Corporation Ion-sensing charge-accumulation circuit and method
TWI463648B (zh) 2010-06-30 2014-12-01 Life Technologies Corp 陣列行積分器
JP5952813B2 (ja) * 2010-06-30 2016-07-13 ライフ テクノロジーズ コーポレーション Ｉｓｆｅｔアレイをテストする方法及び装置
US11307166B2 (en) 2010-07-01 2022-04-19 Life Technologies Corporation Column ADC
US8653567B2 (en) 2010-07-03 2014-02-18 Life Technologies Corporation Chemically sensitive sensor with lightly doped drains
EP2617061B1 (en) 2010-09-15 2021-06-30 Life Technologies Corporation Methods and apparatus for measuring analytes
CN103299182A (zh) 2010-09-24 2013-09-11 生命科技公司 匹配的晶体管对电路
JP2012205043A (ja) * 2011-03-25 2012-10-22 Sony Corp 差動増幅器及びアナログ／デジタル変換器
US9970984B2 (en) 2011-12-01 2018-05-15 Life Technologies Corporation Method and apparatus for identifying defects in a chemical sensor array
US8747748B2 (en) 2012-01-19 2014-06-10 Life Technologies Corporation Chemical sensor with conductive cup-shaped sensor surface
US8821798B2 (en) 2012-01-19 2014-09-02 Life Technologies Corporation Titanium nitride as sensing layer for microwell structure
US8786331B2 (en) 2012-05-29 2014-07-22 Life Technologies Corporation System for reducing noise in a chemical sensor array
US9080968B2 (en) 2013-01-04 2015-07-14 Life Technologies Corporation Methods and systems for point of use removal of sacrificial material
US9841398B2 (en) 2013-01-08 2017-12-12 Life Technologies Corporation Methods for manufacturing well structures for low-noise chemical sensors
US8962366B2 (en) 2013-01-28 2015-02-24 Life Technologies Corporation Self-aligned well structures for low-noise chemical sensors
US8841217B1 (en) 2013-03-13 2014-09-23 Life Technologies Corporation Chemical sensor with protruded sensor surface
US8963216B2 (en) 2013-03-13 2015-02-24 Life Technologies Corporation Chemical sensor with sidewall spacer sensor surface
US9835585B2 (en) 2013-03-15 2017-12-05 Life Technologies Corporation Chemical sensor with protruded sensor surface
CN105051525B (zh) 2013-03-15 2019-07-26 生命科技公司 具有薄导电元件的化学设备
WO2014149780A1 (en) 2013-03-15 2014-09-25 Life Technologies Corporation Chemical sensor with consistent sensor surface areas
US9116117B2 (en) 2013-03-15 2015-08-25 Life Technologies Corporation Chemical sensor with sidewall sensor surface
EP2972279B1 (en) 2013-03-15 2021-10-06 Life Technologies Corporation Chemical sensors with consistent sensor surface areas
US20140336063A1 (en) 2013-05-09 2014-11-13 Life Technologies Corporation Windowed Sequencing
US10458942B2 (en) 2013-06-10 2019-10-29 Life Technologies Corporation Chemical sensor array having multiple sensors per well
US10077472B2 (en) 2014-12-18 2018-09-18 Life Technologies Corporation High data rate integrated circuit with power management
TWI794007B (zh) 2014-12-18 2023-02-21 美商生命技術公司 積體電路裝置、感測器裝置及積體電路
TW202024628A (zh) 2014-12-18 2020-07-01 美商生命技術公司 用於使用大規模fet陣列量測分析物之方法及設備

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518926A (en) * 1982-12-20 1985-05-21 At&T Bell Laboratories Gate-coupled field-effect transistor pair amplifier
US4556910A (en) * 1984-01-05 1985-12-03 Fuji Photo Film Co., Ltd. Image sensing device having on-chip fixed-pattern noise reducing circuit
JPS6262671A (ja) * 1985-09-12 1987-03-19 Canon Inc 固体撮像素子の信号処理回路
US4689808A (en) * 1986-01-31 1987-08-25 Rca Corporation Low noise signal detection for a charge transfer device by quadrature phasing of information and reset noise signals
US4644287A (en) * 1986-03-10 1987-02-17 Rca Corporation Low noise synchronous detection for a charge transfer device
JPS639288A (ja) * 1986-06-30 1988-01-14 Toshiba Corp 固体撮像素子の駆動方法
US4814648A (en) * 1987-09-24 1989-03-21 Texas Instruments Incorporated Low 1/f noise amplifier for CCD imagers
KR0141494B1 (ko) * 1988-01-28 1998-07-15 미다 가쓰시게 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
US5182658A (en) * 1988-07-27 1993-01-26 Canon Kabushiki Kaisha Image pickup apparatus for controlling accumulation time in photoelectric elements
US4987321A (en) * 1989-09-25 1991-01-22 Eastman Kodak Company Processing circuit for image sensor
JP2701546B2 (ja) * 1991-01-18 1998-01-21 日本電気株式会社 信号電荷検出回路を有する電荷転送装置
JP3114238B2 (ja) * 1991-06-04 2000-12-04 ソニー株式会社 固体撮像装置
GB9218987D0 (en) * 1992-09-08 1992-10-21 Fujitsu Ltd Voltage storage circuits

Also Published As

Publication number Publication date
EP0639028B1 (en) 2003-05-14
DE69432656D1 (de) 2003-06-18
EP0639028A1 (en) 1995-02-15
US5600451A (en) 1997-02-04
KR950007445A (ko) 1995-03-21
JPH0759013A (ja) 1995-03-03
JP3413664B2 (ja) 2003-06-03
DE69432656T2 (de) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100294868B1 (ko) 전하전송장치
US8063966B2 (en) Solid-state image pickup device
US7601939B2 (en) Solid-state image-pickup device with column-line amplifiers and limiter
KR101182971B1 (ko) Ａｄ 변환 장치, 반도체 장치, ｃｍｏｓ 이미지 센서 및촬상 장치
US7652702B2 (en) Solid state imaging device and imaging device
US10194103B2 (en) Solid-state imaging device and method of driving solid-state imaging device with clipping level set according to transfer operation frequency
US20070007347A1 (en) Image input system
JPH11103418A (ja) 光電変換装置
US20090295966A1 (en) Solid-state imaging device and camera
US9497398B2 (en) Solid-state imaging device and camera for reducing random row noise
JP2009089367A (ja) 撮像装置及び撮像システム
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US20100110248A1 (en) Correlated double sampling circuit
KR20080096391A (ko) 촬상장치 및 그 제어방법
KR100213958B1 (ko) 영상 신호 처리 장치
US6731336B1 (en) Solid-state imaging apparatus with self-compensating voltage supply circuit
US7564397B2 (en) High slew rate amplifier, analog-to-digital converter using same, CMOS imager using the analog-to-digital converter and related methods
US6566917B2 (en) Sampling circuit and amplification type solid-state imaging device employing the circuit
KR20010014726A (ko) 고체 촬상 소자 및 그 화소 신호 처리 방법
KR100996342B1 (ko) 광전 변환 장치
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
JP2006025451A (ja) 相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置
US20090310005A1 (en) Solid-state imaging apparatus
JPH09247544A (ja) 電子回路、固体撮像素子、固体撮像素子の出力回路、撮像装置及び受光装置
JP2006311335A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110412

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee