JP2006173663A - 電荷検出装置 - Google Patents
電荷検出装置 Download PDFInfo
- Publication number
- JP2006173663A JP2006173663A JP2004358977A JP2004358977A JP2006173663A JP 2006173663 A JP2006173663 A JP 2006173663A JP 2004358977 A JP2004358977 A JP 2004358977A JP 2004358977 A JP2004358977 A JP 2004358977A JP 2006173663 A JP2006173663 A JP 2006173663A
- Authority
- JP
- Japan
- Prior art keywords
- output
- charge detection
- circuit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】
従来の荷電検出回路では、出力信号にスパイクノイズが生じてしまう場合があった。
【解決手段】
電荷検出装置は電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、前記電荷検出回路のリセット動作時に第1の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第2の電圧レベルを出力するダミー回路と、前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第1の電圧レベルを出力している期間は第1の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第2の電圧レベルを出力している期間は第2の入出力特性に基づいた信号電圧を出力する反転回路とを有している。これによってリセットフィードスルーノイズを低減する。また1段目ソースフォロワの出力とリセットフィードスルーノイズキャンセル信号の位相ずれから発生するスパイクノイズも低減する。
【選択図】図1
従来の荷電検出回路では、出力信号にスパイクノイズが生じてしまう場合があった。
【解決手段】
電荷検出装置は電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、前記電荷検出回路のリセット動作時に第1の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第2の電圧レベルを出力するダミー回路と、前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第1の電圧レベルを出力している期間は第1の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第2の電圧レベルを出力している期間は第2の入出力特性に基づいた信号電圧を出力する反転回路とを有している。これによってリセットフィードスルーノイズを低減する。また1段目ソースフォロワの出力とリセットフィードスルーノイズキャンセル信号の位相ずれから発生するスパイクノイズも低減する。
【選択図】図1
Description
本発明は電荷検出装置に関し、特にリセット動作を行う電荷検出装置にかかわるものである。
近年、撮像装置などとして電荷結合素子(CCD:Charge Coupled Devive)を用いたものが主流となってきている。CCDでは、画像に対応する情報を光電変換により電荷に変換した信号電荷を転送している。CCDセンサなどでは、この信号電荷を電圧に変換し、増幅することで画像を示す電圧信号としている。この増幅をする回路としてはFDA(Floating Diffusion Amplifier)と呼ばれるものが用いられている。このFDAではCCDから送られてきた信号電荷を素子上の接合容量や寄生容量に蓄えることで電圧に変換している。FDAは、この電圧をさらに2段のソースフォロワを用いて増幅し出力電圧Voutとしている。
このようなFDAでは、連続して送られてくる画素間の信号の干渉を防ぐためにリセット動作が行われている。従来のFDAでは、このリセット動作の時にFDAの出力Voutの電圧がフィードスルーレベルより上昇してしまい、リセットフィードスルーノイズと呼ばれるノイズが発生してしまうという問題があった。
それに対し、特許文献1に記載のFDAでは2段目ソースフォロワの入力部と接地電位との間にノイズキャンセルのためのキャンセルトランジスタを接続し、このキャンセルトランジスタをリセット信号と同じ信号で駆動することによりVoutにリセットフィードスルーノイズが発生するのを抑制している。特許文献1に示されたFDAの回路図を図7に示す。図7において、MR1がリセットトランジスタであり、M20がキャンセルトランジスタである。
しかしながら、特許文献1に記載の技術を用いても、1段目ソースフォロワ6を介した出力信号と、キャンセルトランジスタM20を駆動するリセット信号φRのタイミングがずれるため、出力Voutにはスパイクノイズと呼ばれるノイズがのってしまう場合があった。(図8参照)
特開平4−23333号
上述したように、従来の電荷検出装置では、1段目ソースフォロワの出力とリセットフィードスルーノイズのキャンセルタイミングにずれが生じるために、出力信号にスパイクノイズが生じてしまう場合があった。
本発明の電荷検出装置は電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、前記電荷検出回路のリセット動作時に第1の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第2の電圧レベルを出力するダミー回路と、前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第1の電圧レベルを出力している期間は第1の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第2の電圧レベルを出力している期間は第2の入出力特性に基づいた信号電圧を出力する反転回路とを有している。このように、反転回路の入出力特性をシフトさせることによりリセットフィードスルーノイズを低減もしくはキャンセルさせている。また、ダミー回路を設けることによりタイミング調整が容易になり、ダミー回路の出力と電荷検出回路の出力とを同じ位相にすることができる。その結果、電荷検出回路の出力信号とリセット信号の位相のずれにより発生するスパイクノイズを抑えることができる。
本発明の電荷検出装置によれば、フィードスルーノイズを低減させつつ出力信号にスパイクノイズが生じてしまうことを防ぐことが可能である。
実施の形態1
図1は、本発明の実施の形態1の電荷検出装置を示す回路図である。実施の形態1の電荷検出装置は、FDA1、ダミーFDA2、反転回路3、4を有している。
FDA1はCCDレジスタゲートから転送された信号電荷を電圧に変換し、増幅する回路である。つまり、FDA1は電荷検出回路である。この実施の形態のFDA1は、入力ノードN1、フローティングディフュージョンFD1およびリセットトランジスタMR1からなる電荷検出部5と、ソースフォロワ6、7を有している。
入力ノードN1には、フローティングディフュージョンFD1が接続されている。フローティングディフュージョンFD1はCCDの最終段に隣接して形成されているPN接合フローティングディフュージョンである。入力された信号電荷はこのフローティングディフュージョンの接合容量や寄生容量によって電圧に変換される。また入力ノードN1はリセットトランジスタMR1を介してリセット電位VRDに接続されている。このリセットトランジスタMR1は、ゲートにリセット信号φRが入力され、リセット動作を行う際にオンされる。リセット動作の詳細については後述する。
ソースフォロワ6は、電源電位と接地電位との間に直列に接続されたトランジスタM1、M2で構成されている。電源側に配置されたトランジスタM1のゲートは入力ノードN1に接続されている。接地電位側に接続されたトランジスタM2のゲートはM2のソースに接続されている。トランジスタM1、M2の間のノードN2がこのソースフォロワ6の出力となる。ソースフォロワ7は、ソースフォロワ6と同様に構成され、電源側のトランジスタM3のゲートにソースフォロワ6の出力が接続されている。ソースフォロワ7の出力(M3とM4の間のノードN3)は、後段の反転回路3のトランジスタM10のゲートに接続されている。つまりソースフォロワ7の出力がFDA1の出力となる。
ダミーFDA2は、FDA1と基本的に同じ構成となっている。FDA1とダミーFDA2は、電荷検出部においてCCDレジスタゲート8からの入力の有無が異なるのみである。FDA1のノードN1には、アウトプットゲートOG9を介してCCDレジスタゲート8が接続されているのに対し、ダミーFDA2のノードN3にはアウトプットゲートOG13は接続されているもののCCDレジスタゲートは接続されていない。ダミーFDA2の出力はソースフォロワ12の出力(M7とM8の間のノードN6)である。ダミーFDA2の出力は後段の反転回路3のトランジスタM9のゲートに接続されている。
反転回路3は電源電位と接地電位との間に接続されたトランジスタM9とM10で構成されている。反転回路3のロードトランジスタである電源電位側のトランジスタM9のゲートにはダミーFDA2の出力が接続されている。接地電位側のトランジスタM10のゲートにはFDA1の出力が接続されている。反転回路3の出力(M9とM10の間のノードN7)は、反転回路4の接地電位側トランジスタM12のゲートに接続されている。
反転回路4は電源電位と接地電位との間に接続されたトランジスタM11とM12で構成されている。電源電位側のトランジスタM11のゲートはM11のドレインに接続されている。接地電位側のトランジスタM12のゲートは反転回路3の出力に接続されている。反転回路4の出力(M11とM12の間のノードN8)は本実施の形態の電荷検出装置の最終的な出力Voutとなっている。
実施の形態1では、トランジスタMR1、MR2、ソースフォロワ6、7、11および12の接地電位側に接続されるトランジスタはNMOSデプレッション型(CCDレジスタと同じウェルを用いたトランジスタ)であり、その他のトランジスタはNMOSエンハンスメント型(CCDレジスタとは異なるウェルを用いたトランジスタ)である。但しこれは構成の一例であり、トランジスタMR1、MR2以外はNMOSエンハンスメント型に置き換えも可能である。置き換えた場合、ソースフォロワ部のトランジスタ(M2、M4、M6、M8)のゲート電圧を正にする必要がある。
図2に実施の形態の回路の動作タイミングを示す。図2に示すタイミングt0でリセット信号φRが立ち上がる。FDA1の出力ノードN3はタイミングt0から所定の遅延を持ってタイミングt1で立ち上がる。その時ノードN3はフィードスルーレベルVF1(基準電圧)より高いレベルのリセットレベルVR1とされる。FDA1とダミーFDA2は同じ構成となっているため、ダミーFDA2の出力ノードN6もFDA1の出力ノードN3と同じく、タイミングt1でリセットレベルVR1となる。
この時の、反転回路3の動作について図3を参照して説明する。図3において第一象限が反転回路3の入出力特性である。反転回路3は、図3に示す入出力特性に従って、トランジスタM10のゲート電位(ノードN3の電位)に基づいた電圧を出力する回路である。反転回路3の電源電位側トランジスタM9のゲート電位が高いときはM9が導通状態に近くなる。すなわち、トランジスタM9のオン抵抗を小さくすることで、実質的にトランジスタM9とM10のオン抵抗の抵抗分割比を変化させていることになる。そのため反転回路3の入出力特性はプラス方向にシフトする。つまり、図3の第一象限の破線で示す入出力特性(第1の入出力特性)となる。よって、タイミングt1からt3の区間で反転回路3の出力はFDA1の出力に対し、図3に破線で示した入出力特性に基づいて動作する。タイミングt1からt3で反転回路3は電源電位と接地電位の間の中間電位VR2を出力する。
同様に、反転回路4の動作について図3を参照して説明する。図3において第二象限が反転回路4の入出力特性である。反転回路4はトランジスタM12のゲート電圧(ノードN7の電位)に基づいた電圧を出力する。また、反転回路4の入出力特性はダミーFDA2の出力によらず一定である。よってタイミングt1からt3の区間で反転回路4は入出力特性に応じて反転回路3の出力を反転した中間電位VR3を出力する。
その後、タイミングt2でリセット信号φRが立ち下がる。タイミングt2から所定の遅延を持ってタイミングt3でFDA1の出力ノードN3は、基準電位に対応するフィードスルーレベルVF1を出力する。ダミーFDA2の出力もリセット信号φRの立ち下がりのタイミングt2から所定の遅延を持ってタイミングt3で立ち下がり、出力は所定の電圧レベルに固定される。
この時の反転回路3の動作について説明する。タイミングt2では、FDA1、ダミーFDA2共に出力レベルに変化がないため、反転回路3の出力レベルは変化しない。タイミングt3ではFDA1から基準電圧に対応するフィードスルーレベルVF1が入力される。この時ダミーFDA2からは所定の電圧レベルの信号が入力される。この所定の電圧はリセットレベルVR1よりも低い電圧レベルであるため反転回路3の入出力特性はマイナス方向にシフトする。つまり図3の第一象限の実線で示す入出力特性(第2の入出力特性)となる。反転回路3の出力は、この入出力特性に対応し、フィードスルーレベルVF1を反転させたレベルVF2を出力する。この時、反転回路4の出力は図3の第二象限の入出力特性に従っている。その結果、反転回路4は入出力特性に応じて反転回路3の出力を反転した基準電圧VF3を出力する。
その後、タイミングt4で信号φ1が立ち下がりアウトプットゲート9が導通状態となるため、CCDレジスタゲート8から信号電荷が入力される。タイミングt4から所定の遅延を持ってタイミングt5でFDA1の出力ノードN3は、入力に対応する信号電圧VS1を出力する。ダミーFDA2にはCCDレジスタゲートからの入力がない。そのため、ダミーFDA2の出力はタイミングt4からタイミングt5では変化しない。よって、ダミーFDA2の出力は所定の電圧レベルに固定されたままである。
この時の反転回路3の動作について説明する。タイミングt4では、FDA1、ダミーFDA2共に出力レベルに変化がないため、反転回路3の出力レベルは変化しない。タイミングt5ではFDA1から入力に対応する信号電圧VS1が入力される。この時、ダミーFDA2からはタイミングt3と同じ所定の電圧レベルの信号が入力される。つまりタイミングt5での反転回路3の入出力特性は図3の第一象限の実線で示す入出力特性となる。反転回路3の出力は、この入出力特性に対応し、信号電圧VS1を反転させたレベルVS2を出力する。この時、反転回路4の出力は図3の第二象限の入出力特性に従っている。その結果、実施の形態1の電荷検出装置としての出力Voutは、ノードN7の電位を図3の入出力特性に応じて反転した出力となる。つまり、この信号が最終的に得たい信号電圧VS3である。
上述したように、タイミングt1からt3において、反転回路3の入出力特性がプラス側にシフトしているため、高いレベルのリセットレベルVR1がFDA1から出力されても、反転回路3が中間電位VR2を出力する。その結果反転回路4も中間電位VR3を出力するため、電荷検出装置としてリセットフィードスルーノイズは低減もしくはキャンセルされる。また、タイミングt2からt3においても、FDA1とダミーFDA2が同じ構成になっているため、ノードN6はFDA1と同様にリセット信号の立ち下がりから所定の遅延を持って立ち下がる。そのため、ノイズキャンセルのタイミング(リセット信号のタイミング)とソースフォロワ出力信号の位相のずれから生じていたスパイクノイズは発生しにくくなっている。
本実施の形態の電荷検出装置によればリセットフィードスルーノイズを制御しつつスパイクノイズを低減することも可能である。また、FDA1とダミーFDA2が同じ構成の回路であるため、FDA1とダミーFDA2の出力の同期が取りやすく、回路動作を高速化した場合でも、ノイズのキャンセルが容易である。またFDA1とダミーFDA2の出力負荷が同じ場合は両FDAともに同一回路でよい。異なる負荷となってしまった場合でも、ダミーFDA2の遅延量を調整することでリセットフィードスルーノイズとスパイクノイズを低減できる。リセットフィードスルーノイズのキャンセル量はダミーFDA2のフローティングディフュージョンFD2の接合容量や寄生容量の調整、素子サイズの変更によるソースフォロワのゲイン調整や反転回路3のゲイン調整で可能である。
本実施の形態の電荷検出装置を用いれば、動作速度を上げても従来手法のようなノイズは発生しないため、ノイズの少ない信号を多く取り出せる。
実施の形態2
図4は、本発明の実施の形態2の電荷検出装置を示す回路図である。実施の形態2の電荷検出装置は、FDA14とダミーFDA15と反転回路16を有している。
FDA14はCCDレジスタゲートから転送された信号電荷を電圧に変換し、増幅する回路である。つまり、FDA14は電荷検出回路である。この実施の形態のFDA14は入力ノードN1、フローティングディフュージョンFD1、リセットトランジスタMR1からなる電荷検出部5と、ソースフォロワ6、ソースフォロワ7と反転回路17を有している。電荷検出部5、ソースフォロワ6、ソースフォロワ7は発明の実施の形態1と基本的に同じ構成であるため説明を省略する。
反転回路17は電源電位と接地電位との間に直列に接続されたトランジスタM13、M14によって構成されている。電源電位側に接続されたトランジスタM13のゲートはM13のドレインに接続されている。接地電位側に接続されているトランジスタM14のゲートはソースフォロワ7の出力ノードN3に接続されている。反転回路17の出力は(M13とM14の間のノードN9)後段の反転回路16の接地電位側トランジスタM18のゲートに接続されている。つまり反転回路17の出力がFDA14の出力となる。
ダミーFDA15はFDA14と電荷検出部10の構成を除き基本的に同じ構成となっている。電荷検出部10は、発明の実施の形態1と同様、CCDレジスタゲート8からの入力の有無がFDA14の電荷検出部5と異なるのみである。ダミーFDA15の出力は反転回路18の出力(M15とM16の間のノードN10)である。ダミーFDA15の出力は後段の反転回路16のトランジスタM17のゲートに接続されている。
反転回路16は電源電位と接地電位の間にトランジスタM17とM18が直列に接続された構成となっている。電源電位側トランジスタM17のゲートはダミーFDA15の出力に接続されている。接地電位側トランジスタM18のゲートはFDA14の出力に接続されている。反転回路16の出力(M17とM18の間のノードN11)は本実施の電荷検出装置の最終的な出力となっている。
実施の形態2は、実施の形態1と基本的に同じ構造のトランジスタMR1、MR2、ソースフォロワ6、7、11および12を有している。つまり、実施の形態と同様にトランジスタMR1、MR2以外のNMOSデプレッション型のトランジスタをNMOSエンハンスメント型のトランジスタに置き換えることも可能である。置き換えた場合、ソースフォロワ部のトランジスタ(M2、M4、M6、M8)のゲート電圧を正にする必要がある。
図5に実施の形態2の回路の動作タイミングを示す。図5に示すタイミングt6でリセット信号φRが立ち上がる。タイミングt6から所定の遅延を持ってタイミングt7でFDA14の出力ノードN9とダミーFDA15の出力ノードN10が立ち下がる。この時、ノードN9とN10はリセットレベルVR1とされる。これらの信号は次に反転回路16に入力される。
この時の、反転回路16の動作について図6を用いて説明する。図6は反転回路16の入出力特性である。反転回路16は入力に対し反転動作する。反転回路16は、図6に示した入出力特性に従って、トランジスタM18のゲート電圧(ノードN9の電圧)に基づいた電圧を出力する回路である。反転回路16の電源電位側トランジスタM17のゲート電位が低いときはM17が非導通状態に近くなる。すなわち、トランジスタM17のオン抵抗を大きくすることで、実質的にトランジスタM17とM18のオン抵抗の抵抗分割比を変化させていることになる。そのため反転回路16の入出力特性はマイナス方向にシフトする。つまり図6において破線で示す入出力特性(第1の入出力特性)となる。よって、タイミングt7からt9の区間で反転回路16の出力はFDA14の出力に対し、図6に破線で示した入出力特性に基づいた電圧を出力する。タイミングt7からt9で、反転回路16は電源電位と接地電位の間の中間電位VR2を出力する。
その後、タイミングt8でリセット信号φRが立ち下がる。タイミングから所定の遅延を持ってタイミングt9でFDA14の出力ノードN11は、基準電圧に対応するフィードスルーレベルVF1を出力する。タイミングt9でダミーFDA15の出力ノードN12は所定の電圧レベルに固定される。
この時の反転回路16の動作について説明する。タイミングt9では、ダミーFDA15からの入力はリセットレベルVR1よりも高い所定の電圧レベルである。よって、反転回路16の入出力特性はプラス方向にシフトする。つまり図6に実線で示す入出力特性(第2の入出力特性)となる。反転回路16の出力Voutは図7の実線で示す入出力特性に基づいてフィードスルーレベルVF2を出力する。
その後、タイミングt10で信号φ1が立ち下がりアウトプットゲート9が導通状態となるため、CCDレジスタゲート8から信号電荷が入力される。タイミングt10から所定の遅延を持ってタイミングt11でFDA14の出力ノードN9は、入力に対応する信号電圧VS1を出力する。ダミーFDA15にはCCDレジスタゲートからの入力がない。そのため、ダミーFDA15の出力はタイミングt10からタイミングt11では変化しない。よって、ダミーFDA15の出力は所定の電圧レベルに固定されたままである。
この時の反転回路16の動作について説明する。タイミングt10では、FDA14、ダミーFDA15共に出力レベルに変化がないため、反転回路16の出力レベルは変化しない。タイミングt11ではFDA14から入力に対応する信号電圧VS1が入力される。この時、ダミーFDA15からはタイミングt10と同じ所定の電圧レベルの信号が入力される。つまりタイミングt11での反転回路16の入出力特性は図6に実線で示す入出力特性となる。反転回路16の出力は、この入出力特性に対応し、最終的に得たい信号電圧VS2となる。
上述したように、タイミングt7からt9において、反転回路16の入出力特性がマイナス側にシフトしているため、低いレベルのリセットレベルVR1がFDA14から出力されても、反転回路16が中間電位VR2を出力する。その結果電荷検出装置としてリセットフィードスルーノイズは低減もしくはキャンセルされる。また、タイミングt6からt7においても、FDA14とダミーFDA15が同じ構成になっているため、ノードN10はFDA14と同様にリセット信号の立ち下がりから所定の遅延を持って立ち下がる。そのため、ノイズキャンセルのタイミング(リセット信号のタイミング)とソースフォロワ出力信号の位相のずれから生じていたスパイクノイズは発生しにくくなっている。
実施の形態1と同様に実施の形態の電荷検出装置によればリセットフィードスルーノイズを制御しつつスパイクノイズを低減することも可能である。また、FDA14とダミーFDA15の構成が同じであるため、FDA14とダミーFDA15の出力の同期が取りやすく、回路動作を高速化した場合でも、ノイズのキャンセルが容易である。また、FDA14とダミーFDA15の出力負荷が同じ場合は両FDAともに同一回路でよい。異なる負荷となってしまった場合でも、ダミーFDA15の遅延量を調整することでリセットフィードスルーノイズとスパイクノイズを低減できる。実施の形態1と実施の形態2を比較するとFDA14とダミーFDA15に反転回路がそれぞれ1つ追加されている。ソースフォロワでは1倍のゲインが最大だが、反転回路にすることでゲイン=1倍以上が可能となる。これにより実施の形態2はソースフォロワのみの出力のときよりゲイン調整の幅が広がり、リセットフィードスルーノイズキャンセル量の調整幅が広がるため、設計の幅も広がる。
本実施の形態の電荷検出装置を用いることで、動作速度を上げても従来手法のようなノイズは発生しないため、ノイズの少ない信号を多く取り出せる。
また、本発明は上記実施の形態に限られたものではなく、適宜変形することが可能である。例えば、FDAとダミーFDAの反転回路への接続方法を逆にすることも可能である。また、FDAからのリセットフィードスルーノイズをキャンセルするための信号をダミーFDAからではなく他の回路により出力し、それを反転回路に入力することによってリセットフィードスルーノイズをキャンセルすることも可能である。
1 FDA(Floating Diffusion Amplifier)
2 ダミーFDA
3、16 反転回路
4、17、18 反転回路
5、10 電荷検出部
6、7、11、12 ソースフォロワ
8 CCDレジスタゲート
9、13 アウトプットゲート
2 ダミーFDA
3、16 反転回路
4、17、18 反転回路
5、10 電荷検出部
6、7、11、12 ソースフォロワ
8 CCDレジスタゲート
9、13 アウトプットゲート
Claims (6)
- 電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、
前記電荷検出回路のリセット動作時に第1の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第2の電圧レベルを出力するダミー回路と、
前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第1の電圧レベルを出力している期間は第1の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第2の電圧レベルを出力している期間は第2の入出力特性に基づいた信号電圧を出力する反転回路とを有する電荷検出装置。 - 前記反転回路は直列に接続された第1および第2のトランジスタを有し、
前記第1のトランジスタの制御端子に与えられたレベルに基づいて前記第1の入出力特性あるいは前記第2の入出力特性が選択されることを特徴とする請求項1記載の電荷検出装置。 - 前記第2のトランジスタの制御端子には前記電荷検出回路の出力が接続され、
前記第1のトランジスタには直列に前記ダミー回路の出力が接続されていることを特徴とする請求項1乃至2のいずれか1項に記載の電荷検出装置。 - 前記電荷検出回路はフローティングディフージョンアンプ回路であることを特徴とする請求項1乃至3のいずれか1項に記載の電荷検出装置。
- 前記電荷検出回路と前記ダミー回路は構成が実質的に同じ構成であることを特徴とする請求項1乃至4のいずれか1項に記載の電荷検出装置。
- 前記電荷検出回路と前記ダミー回路には、同一のリセット信号が入力されていることを特徴とする請求項1乃至5のいずれか1項に記載の電荷検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004358977A JP2006173663A (ja) | 2004-12-10 | 2004-12-10 | 電荷検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004358977A JP2006173663A (ja) | 2004-12-10 | 2004-12-10 | 電荷検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173663A true JP2006173663A (ja) | 2006-06-29 |
Family
ID=36673985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004358977A Pending JP2006173663A (ja) | 2004-12-10 | 2004-12-10 | 電荷検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173663A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149274A (ja) * | 1985-12-23 | 1987-07-03 | Nec Corp | 固体撮像装置 |
JPH0759013A (ja) * | 1993-08-12 | 1995-03-03 | Sony Corp | 電荷転送装置 |
-
2004
- 2004-12-10 JP JP2004358977A patent/JP2006173663A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149274A (ja) * | 1985-12-23 | 1987-07-03 | Nec Corp | 固体撮像装置 |
JPH0759013A (ja) * | 1993-08-12 | 1995-03-03 | Sony Corp | 電荷転送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10616518B2 (en) | Amplifier, and analog-to-digital conversion circuit and image sensor including the same | |
US7154294B2 (en) | Comparators capable of output offset calibration | |
JP2013179577A (ja) | 固体撮像装置 | |
CN110622417B (zh) | 比较电路 | |
JP2006081189A (ja) | イメージセンサの検出回路 | |
US7184284B2 (en) | Closed-loop high voltage booster | |
US7898337B2 (en) | High slew rate amplifier, analog-to-digital converter using same, CMOS imager using the analog-to-digital converter and related methods | |
US10924701B2 (en) | Column amplifier reset circuit with comparator | |
US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
JP2004194066A (ja) | 増幅回路、比較回路、及びad変換回路 | |
US6291810B1 (en) | Image sensor | |
US7488998B2 (en) | Solid-state imaging apparatus | |
JP4571431B2 (ja) | 信号増幅回路 | |
JPH08204563A (ja) | 演算処理装置 | |
JP2006173663A (ja) | 電荷検出装置 | |
JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
US10715758B2 (en) | Amplification circuit performing primary and secondary amplifications | |
KR100719189B1 (ko) | 반도체 장치 및 카메라 | |
JP2007028192A (ja) | 固体撮像素子のcds回路 | |
JPH09163247A (ja) | 昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラ | |
EP1914883A2 (en) | Analog signal transmission circuit | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
CN107404622B (zh) | 自动电压放大装置及自动电压放大方法 | |
JP2010148008A (ja) | 固体撮像装置 | |
JP2006013631A (ja) | ソースフォロワ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |