JP2006173663A - 電荷検出装置 - Google Patents

Abstract

【課題】
従来の荷電検出回路では、出力信号にスパイクノイズが生じてしまう場合があった。
【解決手段】
電荷検出装置は電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、前記電荷検出回路のリセット動作時に第１の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第２の電圧レベルを出力するダミー回路と、前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第１の電圧レベルを出力している期間は第１の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第２の電圧レベルを出力している期間は第２の入出力特性に基づいた信号電圧を出力する反転回路とを有している。これによってリセットフィードスルーノイズを低減する。また１段目ソースフォロワの出力とリセットフィードスルーノイズキャンセル信号の位相ずれから発生するスパイクノイズも低減する。
【選択図】図１

Description

本発明は電荷検出装置に関し、特にリセット動作を行う電荷検出装置にかかわるものである。

近年、撮像装置などとして電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｖｅ）を用いたものが主流となってきている。ＣＣＤでは、画像に対応する情報を光電変換により電荷に変換した信号電荷を転送している。ＣＣＤセンサなどでは、この信号電荷を電圧に変換し、増幅することで画像を示す電圧信号としている。この増幅をする回路としてはＦＤＡ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ Ａｍｐｌｉｆｉｅｒ）と呼ばれるものが用いられている。このＦＤＡではＣＣＤから送られてきた信号電荷を素子上の接合容量や寄生容量に蓄えることで電圧に変換している。ＦＤＡは、この電圧をさらに２段のソースフォロワを用いて増幅し出力電圧Ｖｏｕｔとしている。

このようなＦＤＡでは、連続して送られてくる画素間の信号の干渉を防ぐためにリセット動作が行われている。従来のＦＤＡでは、このリセット動作の時にＦＤＡの出力Ｖｏｕｔの電圧がフィードスルーレベルより上昇してしまい、リセットフィードスルーノイズと呼ばれるノイズが発生してしまうという問題があった。

それに対し、特許文献１に記載のＦＤＡでは２段目ソースフォロワの入力部と接地電位との間にノイズキャンセルのためのキャンセルトランジスタを接続し、このキャンセルトランジスタをリセット信号と同じ信号で駆動することによりＶｏｕｔにリセットフィードスルーノイズが発生するのを抑制している。特許文献１に示されたＦＤＡの回路図を図７に示す。図７において、ＭＲ１がリセットトランジスタであり、Ｍ２０がキャンセルトランジスタである。

しかしながら、特許文献１に記載の技術を用いても、１段目ソースフォロワ６を介した出力信号と、キャンセルトランジスタＭ２０を駆動するリセット信号φＲのタイミングがずれるため、出力Ｖｏｕｔにはスパイクノイズと呼ばれるノイズがのってしまう場合があった。（図８参照）
特開平４−２３３３３号

上述したように、従来の電荷検出装置では、１段目ソースフォロワの出力とリセットフィードスルーノイズのキャンセルタイミングにずれが生じるために、出力信号にスパイクノイズが生じてしまう場合があった。

本発明の電荷検出装置は電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、前記電荷検出回路のリセット動作時に第１の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第２の電圧レベルを出力するダミー回路と、前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第１の電圧レベルを出力している期間は第１の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第２の電圧レベルを出力している期間は第２の入出力特性に基づいた信号電圧を出力する反転回路とを有している。このように、反転回路の入出力特性をシフトさせることによりリセットフィードスルーノイズを低減もしくはキャンセルさせている。また、ダミー回路を設けることによりタイミング調整が容易になり、ダミー回路の出力と電荷検出回路の出力とを同じ位相にすることができる。その結果、電荷検出回路の出力信号とリセット信号の位相のずれにより発生するスパイクノイズを抑えることができる。

本発明の電荷検出装置によれば、フィードスルーノイズを低減させつつ出力信号にスパイクノイズが生じてしまうことを防ぐことが可能である。

実施の形態１

図１は、本発明の実施の形態１の電荷検出装置を示す回路図である。実施の形態１の電荷検出装置は、ＦＤＡ１、ダミーＦＤＡ２、反転回路３、４を有している。

ＦＤＡ１はＣＣＤレジスタゲートから転送された信号電荷を電圧に変換し、増幅する回路である。つまり、ＦＤＡ１は電荷検出回路である。この実施の形態のＦＤＡ１は、入力ノードＮ１、フローティングディフュージョンＦＤ１およびリセットトランジスタＭＲ１からなる電荷検出部５と、ソースフォロワ６、７を有している。

入力ノードＮ１には、フローティングディフュージョンＦＤ１が接続されている。フローティングディフュージョンＦＤ１はＣＣＤの最終段に隣接して形成されているＰＮ接合フローティングディフュージョンである。入力された信号電荷はこのフローティングディフュージョンの接合容量や寄生容量によって電圧に変換される。また入力ノードＮ１はリセットトランジスタＭＲ１を介してリセット電位ＶＲＤに接続されている。このリセットトランジスタＭＲ１は、ゲートにリセット信号φＲが入力され、リセット動作を行う際にオンされる。リセット動作の詳細については後述する。

ソースフォロワ６は、電源電位と接地電位との間に直列に接続されたトランジスタＭ１、Ｍ２で構成されている。電源側に配置されたトランジスタＭ１のゲートは入力ノードＮ１に接続されている。接地電位側に接続されたトランジスタＭ２のゲートはＭ２のソースに接続されている。トランジスタＭ１、Ｍ２の間のノードＮ２がこのソースフォロワ６の出力となる。ソースフォロワ７は、ソースフォロワ６と同様に構成され、電源側のトランジスタＭ３のゲートにソースフォロワ６の出力が接続されている。ソースフォロワ７の出力（Ｍ３とＭ４の間のノードＮ３）は、後段の反転回路３のトランジスタＭ１０のゲートに接続されている。つまりソースフォロワ７の出力がＦＤＡ１の出力となる。

ダミーＦＤＡ２は、ＦＤＡ１と基本的に同じ構成となっている。ＦＤＡ１とダミーＦＤＡ２は、電荷検出部においてＣＣＤレジスタゲート８からの入力の有無が異なるのみである。ＦＤＡ１のノードＮ１には、アウトプットゲートＯＧ９を介してＣＣＤレジスタゲート８が接続されているのに対し、ダミーＦＤＡ２のノードＮ３にはアウトプットゲートＯＧ１３は接続されているもののＣＣＤレジスタゲートは接続されていない。ダミーＦＤＡ２の出力はソースフォロワ１２の出力（Ｍ７とＭ８の間のノードＮ６）である。ダミーＦＤＡ２の出力は後段の反転回路３のトランジスタＭ９のゲートに接続されている。

反転回路３は電源電位と接地電位との間に接続されたトランジスタＭ９とＭ１０で構成されている。反転回路３のロードトランジスタである電源電位側のトランジスタＭ９のゲートにはダミーＦＤＡ２の出力が接続されている。接地電位側のトランジスタＭ１０のゲートにはＦＤＡ１の出力が接続されている。反転回路３の出力（Ｍ９とＭ１０の間のノードＮ７）は、反転回路４の接地電位側トランジスタＭ１２のゲートに接続されている。

反転回路４は電源電位と接地電位との間に接続されたトランジスタＭ１１とＭ１２で構成されている。電源電位側のトランジスタＭ１１のゲートはＭ１１のドレインに接続されている。接地電位側のトランジスタＭ１２のゲートは反転回路３の出力に接続されている。反転回路４の出力（Ｍ１１とＭ１２の間のノードＮ８）は本実施の形態の電荷検出装置の最終的な出力Ｖｏｕｔとなっている。

実施の形態１では、トランジスタＭＲ１、ＭＲ２、ソースフォロワ６、７、１１および１２の接地電位側に接続されるトランジスタはＮＭＯＳデプレッション型（ＣＣＤレジスタと同じウェルを用いたトランジスタ）であり、その他のトランジスタはＮＭＯＳエンハンスメント型（ＣＣＤレジスタとは異なるウェルを用いたトランジスタ）である。但しこれは構成の一例であり、トランジスタＭＲ１、ＭＲ２以外はＮＭＯＳエンハンスメント型に置き換えも可能である。置き換えた場合、ソースフォロワ部のトランジスタ（Ｍ２、Ｍ４、Ｍ６、Ｍ８）のゲート電圧を正にする必要がある。

図２に実施の形態の回路の動作タイミングを示す。図２に示すタイミングｔ０でリセット信号φＲが立ち上がる。ＦＤＡ１の出力ノードＮ３はタイミングｔ０から所定の遅延を持ってタイミングｔ１で立ち上がる。その時ノードＮ３はフィードスルーレベルＶＦ１（基準電圧）より高いレベルのリセットレベルＶＲ１とされる。ＦＤＡ１とダミーＦＤＡ２は同じ構成となっているため、ダミーＦＤＡ２の出力ノードＮ６もＦＤＡ１の出力ノードＮ３と同じく、タイミングｔ１でリセットレベルＶＲ１となる。

この時の、反転回路３の動作について図３を参照して説明する。図３において第一象限が反転回路３の入出力特性である。反転回路３は、図３に示す入出力特性に従って、トランジスタＭ１０のゲート電位（ノードＮ３の電位）に基づいた電圧を出力する回路である。反転回路３の電源電位側トランジスタＭ９のゲート電位が高いときはＭ９が導通状態に近くなる。すなわち、トランジスタＭ９のオン抵抗を小さくすることで、実質的にトランジスタＭ９とＭ１０のオン抵抗の抵抗分割比を変化させていることになる。そのため反転回路３の入出力特性はプラス方向にシフトする。つまり、図３の第一象限の破線で示す入出力特性（第１の入出力特性）となる。よって、タイミングｔ１からｔ３の区間で反転回路３の出力はＦＤＡ１の出力に対し、図３に破線で示した入出力特性に基づいて動作する。タイミングｔ１からｔ３で反転回路３は電源電位と接地電位の間の中間電位ＶＲ２を出力する。

同様に、反転回路４の動作について図３を参照して説明する。図３において第二象限が反転回路４の入出力特性である。反転回路４はトランジスタＭ１２のゲート電圧（ノードＮ７の電位）に基づいた電圧を出力する。また、反転回路４の入出力特性はダミーＦＤＡ２の出力によらず一定である。よってタイミングｔ１からｔ３の区間で反転回路４は入出力特性に応じて反転回路３の出力を反転した中間電位ＶＲ３を出力する。

その後、タイミングｔ２でリセット信号φＲが立ち下がる。タイミングｔ２から所定の遅延を持ってタイミングｔ３でＦＤＡ１の出力ノードＮ３は、基準電位に対応するフィードスルーレベルＶＦ１を出力する。ダミーＦＤＡ２の出力もリセット信号φＲの立ち下がりのタイミングｔ２から所定の遅延を持ってタイミングｔ３で立ち下がり、出力は所定の電圧レベルに固定される。

この時の反転回路３の動作について説明する。タイミングｔ２では、ＦＤＡ１、ダミーＦＤＡ２共に出力レベルに変化がないため、反転回路３の出力レベルは変化しない。タイミングｔ３ではＦＤＡ１から基準電圧に対応するフィードスルーレベルＶＦ１が入力される。この時ダミーＦＤＡ２からは所定の電圧レベルの信号が入力される。この所定の電圧はリセットレベルＶＲ１よりも低い電圧レベルであるため反転回路３の入出力特性はマイナス方向にシフトする。つまり図３の第一象限の実線で示す入出力特性（第２の入出力特性）となる。反転回路３の出力は、この入出力特性に対応し、フィードスルーレベルＶＦ１を反転させたレベルＶＦ２を出力する。この時、反転回路４の出力は図３の第二象限の入出力特性に従っている。その結果、反転回路４は入出力特性に応じて反転回路３の出力を反転した基準電圧ＶＦ３を出力する。

その後、タイミングｔ４で信号φ１が立ち下がりアウトプットゲート９が導通状態となるため、ＣＣＤレジスタゲート８から信号電荷が入力される。タイミングｔ４から所定の遅延を持ってタイミングｔ５でＦＤＡ１の出力ノードＮ３は、入力に対応する信号電圧ＶＳ１を出力する。ダミーＦＤＡ２にはＣＣＤレジスタゲートからの入力がない。そのため、ダミーＦＤＡ２の出力はタイミングｔ４からタイミングｔ５では変化しない。よって、ダミーＦＤＡ２の出力は所定の電圧レベルに固定されたままである。

この時の反転回路３の動作について説明する。タイミングｔ４では、ＦＤＡ１、ダミーＦＤＡ２共に出力レベルに変化がないため、反転回路３の出力レベルは変化しない。タイミングｔ５ではＦＤＡ１から入力に対応する信号電圧ＶＳ１が入力される。この時、ダミーＦＤＡ２からはタイミングｔ３と同じ所定の電圧レベルの信号が入力される。つまりタイミングｔ５での反転回路３の入出力特性は図３の第一象限の実線で示す入出力特性となる。反転回路３の出力は、この入出力特性に対応し、信号電圧ＶＳ１を反転させたレベルＶＳ２を出力する。この時、反転回路４の出力は図３の第二象限の入出力特性に従っている。その結果、実施の形態１の電荷検出装置としての出力Ｖｏｕｔは、ノードＮ７の電位を図３の入出力特性に応じて反転した出力となる。つまり、この信号が最終的に得たい信号電圧ＶＳ３である。

上述したように、タイミングｔ１からｔ３において、反転回路３の入出力特性がプラス側にシフトしているため、高いレベルのリセットレベルＶＲ１がＦＤＡ１から出力されても、反転回路３が中間電位ＶＲ２を出力する。その結果反転回路４も中間電位ＶＲ３を出力するため、電荷検出装置としてリセットフィードスルーノイズは低減もしくはキャンセルされる。また、タイミングｔ２からｔ３においても、ＦＤＡ１とダミーＦＤＡ２が同じ構成になっているため、ノードＮ６はＦＤＡ１と同様にリセット信号の立ち下がりから所定の遅延を持って立ち下がる。そのため、ノイズキャンセルのタイミング（リセット信号のタイミング）とソースフォロワ出力信号の位相のずれから生じていたスパイクノイズは発生しにくくなっている。

本実施の形態の電荷検出装置によればリセットフィードスルーノイズを制御しつつスパイクノイズを低減することも可能である。また、ＦＤＡ１とダミーＦＤＡ２が同じ構成の回路であるため、ＦＤＡ１とダミーＦＤＡ２の出力の同期が取りやすく、回路動作を高速化した場合でも、ノイズのキャンセルが容易である。またＦＤＡ１とダミーＦＤＡ２の出力負荷が同じ場合は両ＦＤＡともに同一回路でよい。異なる負荷となってしまった場合でも、ダミーＦＤＡ２の遅延量を調整することでリセットフィードスルーノイズとスパイクノイズを低減できる。リセットフィードスルーノイズのキャンセル量はダミーＦＤＡ２のフローティングディフュージョンＦＤ２の接合容量や寄生容量の調整、素子サイズの変更によるソースフォロワのゲイン調整や反転回路３のゲイン調整で可能である。

本実施の形態の電荷検出装置を用いれば、動作速度を上げても従来手法のようなノイズは発生しないため、ノイズの少ない信号を多く取り出せる。

実施の形態２

図４は、本発明の実施の形態２の電荷検出装置を示す回路図である。実施の形態２の電荷検出装置は、ＦＤＡ１４とダミーＦＤＡ１５と反転回路１６を有している。

ＦＤＡ１４はＣＣＤレジスタゲートから転送された信号電荷を電圧に変換し、増幅する回路である。つまり、ＦＤＡ１４は電荷検出回路である。この実施の形態のＦＤＡ１４は入力ノードＮ１、フローティングディフュージョンＦＤ１、リセットトランジスタＭＲ１からなる電荷検出部５と、ソースフォロワ６、ソースフォロワ７と反転回路１７を有している。電荷検出部５、ソースフォロワ６、ソースフォロワ７は発明の実施の形態１と基本的に同じ構成であるため説明を省略する。

反転回路１７は電源電位と接地電位との間に直列に接続されたトランジスタＭ１３、Ｍ１４によって構成されている。電源電位側に接続されたトランジスタＭ１３のゲートはＭ１３のドレインに接続されている。接地電位側に接続されているトランジスタＭ１４のゲートはソースフォロワ７の出力ノードＮ３に接続されている。反転回路１７の出力は（Ｍ１３とＭ１４の間のノードＮ９）後段の反転回路１６の接地電位側トランジスタＭ１８のゲートに接続されている。つまり反転回路１７の出力がＦＤＡ１４の出力となる。

ダミーＦＤＡ１５はＦＤＡ１４と電荷検出部１０の構成を除き基本的に同じ構成となっている。電荷検出部１０は、発明の実施の形態１と同様、ＣＣＤレジスタゲート８からの入力の有無がＦＤＡ１４の電荷検出部５と異なるのみである。ダミーＦＤＡ１５の出力は反転回路１８の出力（Ｍ１５とＭ１６の間のノードＮ１０）である。ダミーＦＤＡ１５の出力は後段の反転回路１６のトランジスタＭ１７のゲートに接続されている。

反転回路１６は電源電位と接地電位の間にトランジスタＭ１７とＭ１８が直列に接続された構成となっている。電源電位側トランジスタＭ１７のゲートはダミーＦＤＡ１５の出力に接続されている。接地電位側トランジスタＭ１８のゲートはＦＤＡ１４の出力に接続されている。反転回路１６の出力（Ｍ１７とＭ１８の間のノードＮ１１）は本実施の電荷検出装置の最終的な出力となっている。

実施の形態２は、実施の形態１と基本的に同じ構造のトランジスタＭＲ１、ＭＲ２、ソースフォロワ６、７、１１および１２を有している。つまり、実施の形態と同様にトランジスタＭＲ１、ＭＲ２以外のＮＭＯＳデプレッション型のトランジスタをＮＭＯＳエンハンスメント型のトランジスタに置き換えることも可能である。置き換えた場合、ソースフォロワ部のトランジスタ（Ｍ２、Ｍ４、Ｍ６、Ｍ８）のゲート電圧を正にする必要がある。

図５に実施の形態２の回路の動作タイミングを示す。図５に示すタイミングｔ６でリセット信号φＲが立ち上がる。タイミングｔ６から所定の遅延を持ってタイミングｔ７でＦＤＡ１４の出力ノードＮ９とダミーＦＤＡ１５の出力ノードＮ１０が立ち下がる。この時、ノードＮ９とＮ１０はリセットレベルＶＲ１とされる。これらの信号は次に反転回路１６に入力される。

この時の、反転回路１６の動作について図６を用いて説明する。図６は反転回路１６の入出力特性である。反転回路１６は入力に対し反転動作する。反転回路１６は、図６に示した入出力特性に従って、トランジスタＭ１８のゲート電圧（ノードＮ９の電圧）に基づいた電圧を出力する回路である。反転回路１６の電源電位側トランジスタＭ１７のゲート電位が低いときはＭ１７が非導通状態に近くなる。すなわち、トランジスタＭ１７のオン抵抗を大きくすることで、実質的にトランジスタＭ１７とＭ１８のオン抵抗の抵抗分割比を変化させていることになる。そのため反転回路１６の入出力特性はマイナス方向にシフトする。つまり図６において破線で示す入出力特性（第１の入出力特性）となる。よって、タイミングｔ７からｔ９の区間で反転回路１６の出力はＦＤＡ１４の出力に対し、図６に破線で示した入出力特性に基づいた電圧を出力する。タイミングｔ７からｔ９で、反転回路１６は電源電位と接地電位の間の中間電位ＶＲ２を出力する。

その後、タイミングｔ８でリセット信号φＲが立ち下がる。タイミングから所定の遅延を持ってタイミングｔ９でＦＤＡ１４の出力ノードＮ１１は、基準電圧に対応するフィードスルーレベルＶＦ１を出力する。タイミングｔ９でダミーＦＤＡ１５の出力ノードＮ１２は所定の電圧レベルに固定される。

この時の反転回路１６の動作について説明する。タイミングｔ９では、ダミーＦＤＡ１５からの入力はリセットレベルＶＲ１よりも高い所定の電圧レベルである。よって、反転回路１６の入出力特性はプラス方向にシフトする。つまり図６に実線で示す入出力特性（第２の入出力特性）となる。反転回路１６の出力Ｖｏｕｔは図７の実線で示す入出力特性に基づいてフィードスルーレベルＶＦ２を出力する。

その後、タイミングｔ１０で信号φ１が立ち下がりアウトプットゲート９が導通状態となるため、ＣＣＤレジスタゲート８から信号電荷が入力される。タイミングｔ１０から所定の遅延を持ってタイミングｔ１１でＦＤＡ１４の出力ノードＮ９は、入力に対応する信号電圧ＶＳ１を出力する。ダミーＦＤＡ１５にはＣＣＤレジスタゲートからの入力がない。そのため、ダミーＦＤＡ１５の出力はタイミングｔ１０からタイミングｔ１１では変化しない。よって、ダミーＦＤＡ１５の出力は所定の電圧レベルに固定されたままである。

この時の反転回路１６の動作について説明する。タイミングｔ１０では、ＦＤＡ１４、ダミーＦＤＡ１５共に出力レベルに変化がないため、反転回路１６の出力レベルは変化しない。タイミングｔ１１ではＦＤＡ１４から入力に対応する信号電圧ＶＳ１が入力される。この時、ダミーＦＤＡ１５からはタイミングｔ１０と同じ所定の電圧レベルの信号が入力される。つまりタイミングｔ１１での反転回路１６の入出力特性は図６に実線で示す入出力特性となる。反転回路１６の出力は、この入出力特性に対応し、最終的に得たい信号電圧ＶＳ２となる。

上述したように、タイミングｔ７からｔ９において、反転回路１６の入出力特性がマイナス側にシフトしているため、低いレベルのリセットレベルＶＲ１がＦＤＡ１４から出力されても、反転回路１６が中間電位ＶＲ２を出力する。その結果電荷検出装置としてリセットフィードスルーノイズは低減もしくはキャンセルされる。また、タイミングｔ６からｔ７においても、ＦＤＡ１４とダミーＦＤＡ１５が同じ構成になっているため、ノードＮ１０はＦＤＡ１４と同様にリセット信号の立ち下がりから所定の遅延を持って立ち下がる。そのため、ノイズキャンセルのタイミング（リセット信号のタイミング）とソースフォロワ出力信号の位相のずれから生じていたスパイクノイズは発生しにくくなっている。

実施の形態１と同様に実施の形態の電荷検出装置によればリセットフィードスルーノイズを制御しつつスパイクノイズを低減することも可能である。また、ＦＤＡ１４とダミーＦＤＡ１５の構成が同じであるため、ＦＤＡ１４とダミーＦＤＡ１５の出力の同期が取りやすく、回路動作を高速化した場合でも、ノイズのキャンセルが容易である。また、ＦＤＡ１４とダミーＦＤＡ１５の出力負荷が同じ場合は両ＦＤＡともに同一回路でよい。異なる負荷となってしまった場合でも、ダミーＦＤＡ１５の遅延量を調整することでリセットフィードスルーノイズとスパイクノイズを低減できる。実施の形態１と実施の形態２を比較するとＦＤＡ１４とダミーＦＤＡ１５に反転回路がそれぞれ１つ追加されている。ソースフォロワでは１倍のゲインが最大だが、反転回路にすることでゲイン＝１倍以上が可能となる。これにより実施の形態２はソースフォロワのみの出力のときよりゲイン調整の幅が広がり、リセットフィードスルーノイズキャンセル量の調整幅が広がるため、設計の幅も広がる。

本実施の形態の電荷検出装置を用いることで、動作速度を上げても従来手法のようなノイズは発生しないため、ノイズの少ない信号を多く取り出せる。

また、本発明は上記実施の形態に限られたものではなく、適宜変形することが可能である。例えば、ＦＤＡとダミーＦＤＡの反転回路への接続方法を逆にすることも可能である。また、ＦＤＡからのリセットフィードスルーノイズをキャンセルするための信号をダミーＦＤＡからではなく他の回路により出力し、それを反転回路に入力することによってリセットフィードスルーノイズをキャンセルすることも可能である。

実施の形態１にかかる電荷検出装置の回路図である。 実施の形態１にかかる電荷検出装置の動作タイミングチャートである。 実施の形態１にかかる電荷検出装置の反転回路３、４の入出力特性である。 実施の形態２にかかる電荷検出装置の回路図である。 実施の形態２にかかる電荷検出装置の動作タイミングチャートである。 実施の形態２にかかる電荷検出装置の反転回路１６の入出力特性である。 特許文献１に記載されている電荷検出装置の回路図である。 特許文献１に記載されている電荷検出装置の動作タイミングチャートである。

符号の説明

１ ＦＤＡ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ Ａｍｐｌｉｆｉｅｒ）
２ ダミーＦＤＡ
３、１６ 反転回路
４、１７、１８ 反転回路
５、１０ 電荷検出部
６、７、１１、１２ ソースフォロワ
８ ＣＣＤレジスタゲート
９、１３ アウトプットゲート

Claims (6)

1. 電荷信号入力端子に接続され、信号電荷を電圧に変換する電荷検出回路と、
   前記電荷検出回路のリセット動作時に第１の電圧レベルを出力し、前記電荷検出回路の非リセット動作時には第２の電圧レベルを出力するダミー回路と、
   前記電荷検出回路の出力電圧が入力され、前記ダミー回路が第１の電圧レベルを出力している期間は第１の入出力特性に基づいた信号電圧を出力し、前記ダミー回路が第２の電圧レベルを出力している期間は第２の入出力特性に基づいた信号電圧を出力する反転回路とを有する電荷検出装置。
2. 前記反転回路は直列に接続された第１および第２のトランジスタを有し、
   前記第１のトランジスタの制御端子に与えられたレベルに基づいて前記第１の入出力特性あるいは前記第２の入出力特性が選択されることを特徴とする請求項１記載の電荷検出装置。
3. 前記第２のトランジスタの制御端子には前記電荷検出回路の出力が接続され、
   前記第１のトランジスタには直列に前記ダミー回路の出力が接続されていることを特徴とする請求項１乃至２のいずれか１項に記載の電荷検出装置。
4. 前記電荷検出回路はフローティングディフージョンアンプ回路であることを特徴とする請求項１乃至３のいずれか１項に記載の電荷検出装置。
5. 前記電荷検出回路と前記ダミー回路は構成が実質的に同じ構成であることを特徴とする請求項１乃至４のいずれか１項に記載の電荷検出装置。
6. 前記電荷検出回路と前記ダミー回路には、同一のリセット信号が入力されていることを特徴とする請求項１乃至５のいずれか１項に記載の電荷検出装置。
   

Images