KR100286192B1 - 반도체 웨이퍼의 처리방법 - Google Patents

반도체 웨이퍼의 처리방법 Download PDF

Info

Publication number
KR100286192B1
KR100286192B1 KR1019950700006A KR19950700006A KR100286192B1 KR 100286192 B1 KR100286192 B1 KR 100286192B1 KR 1019950700006 A KR1019950700006 A KR 1019950700006A KR 19950700006 A KR19950700006 A KR 19950700006A KR 100286192 B1 KR100286192 B1 KR 100286192B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
vapor
compound
polymer layer
Prior art date
Application number
KR1019950700006A
Other languages
English (en)
Inventor
크리스토퍼 데이비드 돕슨
Original Assignee
트리콘 이큅먼츠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB929214243A external-priority patent/GB9214243D0/en
Priority claimed from GB929221520A external-priority patent/GB9221520D0/en
Priority claimed from GB929221519A external-priority patent/GB9221519D0/en
Application filed by 트리콘 이큅먼츠 리미티드 filed Critical 트리콘 이큅먼츠 리미티드
Application granted granted Critical
Publication of KR100286192B1 publication Critical patent/KR100286192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Abstract

본 발명은 반도체 웨이퍼를 처리하는 방법에 관한 것으로서, 특히 전적으로 그러한 것은 아니지만, 평탄화 처리라고 알려져 있는 반도체 웨이퍼의 처리 방법에 관한 것이다. 본 발명에 따른 방법은 실리콘 함유 가스 또는 증기로부터 형성된 단쇄 액체 중합체를 증착하는 단계로 구성된다. 이어서 물과 OH가 제거되어, 층이 안정화된다.

Description

반도체 웨이퍼의 처리하는 방법
본 발명은 반도체 웨이퍼를 처리하는 방법에 관한 것으로서, 특히 전적으로 그러한 것은 아니지만, 평탄화 처리라고 알려져 있는 반도체 웨이퍼의 처리 방법에 관한 것이다.
단락 회로를 보호하기 위해서 전도층 사이에 절연 재료층을 적층하는 것은 반도체 산업에 있어서 통상적으로 행해지는 것이다. 만일 절연 재료층이 통상의 방법으로 단순히 증착되게 되면, 그 층이 절연 설계되는 금속 도전체 위로 통과할 때, 기복이 형성되기 시작한다. 처리 후에 상기 웨이퍼의 상부면에 통상 평탄한 층이 존재하도록 상기 도전체 사이의 깊은 홈(trench)이나 또는 골(valley)을 도전체의 상부면 위의 높이까지 충전(充塡)시킴으로써 이와 같은 문제를 극복하기 위한 여러가지의 기술들이 개발되어 왔다. 그와 같은 기술의 일예로는 폴리이미드층을 스핀회전시켜서, 그 표면을 평탄하게 하는 것이다. 그러나, 실제의 문제로서, 좁은 홈은 불완전하게 충전되는 경향이 있고, 또한, 넓은 골들은 충분히 수평하게 되지 않는다. 이들 장치의 2차원 치수가 감소되는 경우에는, 이들 문제들은 한층 악화되게 된다.
본 발명의 하나의 특징은 실리콘 함유 가스 또는 증기와 과산화물 결합을 함유하는 화합물을 증기 형태로 챔버 내에 도입하는 단계와, 상기 실리콘 함유 가스 또는 증기를 상기 화합물과 자발적으로 반응시켜 단쇄(短鎖) 중합체를 생성하는 단계와, 통상의 평탄한 층을 형성하기 위해서 반도체 웨이퍼상에서 상기 중합체를 축합(縮合)시키는 단계로 이루어지는 챔버 내에서 반도체 웨이퍼를 처리하는 것이다.
중합체라고 하는 것은 그것이 증착 순간에 있어서는 기체도 아니고 고화되지도 않는 것을 간단히 지적하고자 하는 말이다.
실리콘 함유 가스 또는 증기는 무기물일 수가 있는데, 예컨대 질소 등의 비활성 캐리어 가스와 함께 챔버 내에 도입될 수 있는 실란 또는 고급 실란이 좋다. 예컨대, 상기 과산화물 결합 화합물은 과산화수소 또는 에탄디올이 될 수도 있다.
상기 방법은 상기 평탄한 층으로부터 물 및/또는 OH를 제거하는 단계를 추가로 포함할 수도 있다. 예컨대, 상기 평탄한 층은 감압(減壓)에 노출되거나 또는 상기 층을 40℃ 에서 120℃로 가열할 수 있는 저전력 밀도 플라즈마에 노출될 수도 있다.
상기 방법은 중합체의 증착 전에 하부층을 형성 또는 증착시키는 단계를 추가로 포함한다. 이 하부층은 이산화규소일 수 있고, 두께는 1000 내지 3000Å일 수 있다. 상기 하부층은 두께가 예컨대 2000Å이어도 좋다. 상기 하부층은 플라즈마 강화 화학 증착법에 의해 간편하게 증착될 수 있다. 상기 하부층 및/또는 웨이퍼 중의 어느 것이나 예컨대 플라즈마에 의한 예비 처리에 의하여 오염 물질을 제거할 수도 있다. 그 경우, 예컨대 반응성 가스로서 산소를 사용해서 플라즈마에 의하여 예비 처리하여도 좋다.
이와 유사하게, 증착된 중합체층의 표면은 반응성 산소 가스를 사용해서 플라즈마 내에서 처리함으로써 그 중합체 중의 쇄의 길이와 가교 결합을 증대시킬 수 있다. 이 가스는, 예컨대 산소, 질소 또는 과산화 수소 증기일 수 있고, 기타의 가스가 적절한 경우도 있다. 플라즈마는 가교 결합을 증대시키는 가열 효과가 있지만, 각종 가스로부터의 복사 효과가 있더라도 좋다. 별법으로서는, 이러한 쇄의 결합은 중합체층을 자외선, X선 또는 이온 충격에 노출시킴으로써 촉매된다. 그러나, 다수의 응용 분야에 있어서, 상기 쇄의 결합을 가속시키는 것은 바람직하지 않을 수도 있으며, 그 대신에 쇄의 결합이 크게 발생하기 전에 중합체 분자의 입자를 안정화시키는 것이 바람직할 경우도 있다.
본 발명에 따른 방법은 증착층의 표면에 캐핑층을 증착 또는 형성하는 단계를 추가로 포함한다. 이 캐핑층은 이산화규소일 수가 있다. 상기 캐핑층은 일부의 축합 반응이 발생된 후에 증착되고, 그 층으로부터 물이 제거된다.
상기 방법은 중합체층을 가열하는 단계를 추가로 포함하는데, 이 가열은 캐핑층의 형성 후에 행하는 것이 좋다. 상기 중합체층은 50~70 분간 180~220℃로 가열될 수 있다. 예컨대, 이 중합체층은 60 분간 220℃로 가열될 수 있다. 상기 중합체층은 주변 온도로 충분히 냉각된 후에, 430~470℃로 30~50 분간 재가열해도 좋다. 예컨대, 2회째의 가열은 450℃에서 40분간 지속될 수 있다. 실제로, 이 2회의 가열만으로 충분하고, 가열로, 가열 램프, 핫 플레이트(hotplate) 또는 플라즈마 가열을 사용하면 충분히 달성될 수 있다.
한 가지 양호한 배치에 있어서, 상기 중합체층은 캐핑층이 고온에서 증착될 수 있도록 하기 위해서, 캐핑 처리 전에 200~450℃로 가열될 수 있다. 상기 캐핑층은 1회 또는 그 이상의 단계로 증착될 수 있지만, 예컨대 "저온(cold)" 캐핑층은 상기 평탄화 층의 온도에서 증착되고, 이어서 "고온(hot)" 캐핑층이 증착될 수 있다. 중합체층은 전술한 바와 같이 최초에 200~450℃로 가열되어 있다.
과산화수소의 밀도는 1.20~1.35 gms/cc의 범위인데, 1.25 gms/cc가 특히 좋다. 상기 과산화수소는 챔버 내에 도입될 때는 농도가 50%인 것이 좋다.
챔버 내의 주변 온도는 중합체층의 증착 중에 0~80℃의 범위일 수 있으나, 증기 상태에 있을 때 웨이퍼판(wafer platten)은 0℃ 또는 중합체의 노점인 것이 바람직하다. 저압 역시 좋지만, 저온(예컨대, 400 mT, -10℃)을 요한다.
상기 웨이퍼판을 가열하는 것을 방지하기 위해서, 상기 웨이퍼는 가열을 수반하는 각각의 처리 단계마다 그 웨이퍼판으로부터 이동시키는 것이 좋다.
상기 방법은 평탄화 처리 또는 간극 충전을 달성하기 위해서 사용될 수 있다. 후자의 경우에 있어서, 주변 챔버 온도는 통상 더욱 높아지게 된다.
본 발명은 전술한 방법들 중의 어느 한 방법에 의해 처리된 웨이퍼와, 전술한 방법에 의해 형성된 중합체층을 구비한 반도체 장치를 포함한다.
본 발명은 여러 가지 방식으로 수행될 수 있고, 특정의 예시들은 첨부 도면을 참조하여 실시예의 형식으로 설명되어 있다.
제1도는 본 발명의 처리 방법을 수행하기 위한 장치의 개략도이다.
제2a도 및 제2b도는 본 발명의 방법에 의해 처리된 웨이퍼 단면의 확대 사진도이다.
제3a도 내지 제3e도는 본 발명의 처리 공정 단계를 개략적으로 예시한 도면이다.
반도체 웨이퍼를 처리하기 위한 장치는 제1도상에서 참조 부호 10으로 개략적으로 예시되어 있다. 본 발명을 이해하는 데 특히 필요로 하는 특징만이 설명되고 예시되어 있다는 점을 이해할 수 있을 것이다. 그와 같은 장치의 전체 구성은 당업자에게는 잘 알려져 있다.
따라서, 장치(10)는 이중 샤워 헤드(12)를 갖추고 있는 챔버(11)와 웨이퍼 지지체(13)를 포함한다. 샤워 헤드(12)는 RF 소스(14)에 연결되어 하나의 전극을 형성하고, 웨이퍼 지지체(13)는 접지되어 다른 전극을 형성한다. 별법으로서, 상기 RF 소스(14)는 웨이퍼 지지체(13)에 연결되고, 샤워 헤드(12)는 접지될 수도 있다. 상기 샤워 헤드(12)는 각각의 도관(15, 16)에 의해 N2또는 기타의 비활성 캐리어 가스의 SiH4의 공급원 및 H2O2의 공급원(16)에 연결되어 있다. 캐리어 가스는 장치의 운전을 용이하게 하는 데 편리하게 사용되는데, 처리 공정은 그가스 없이도 수행될 수 있다고 믿어진다.
상기 공급원(16)은 H2O2의 저장 탱크(17), 출구관(18), 펌프(19) 및 H2O2를 증기화하기 위한 플래시 히터(20)로 구성된다.
사용시, 상기 장치는 국부적 또는 전체적으로 또는 "간극 충전"을 위한 평탄화를 이루기 위해 초기에는 액체인 단쇄의 무기 중합체를 반도체 칩상의 상호 접속점 사이에 증착되도록 배치된다. 상기 그 중합체는 챔버 내에 증기 상태의 실란과 과산화수소를 도입하고, 이들을 그 챔버 내에서 자발적으로 반응시키도록 함으로서 생성된다. 그 결과 생성되는 중합체가 웨이퍼에 증착되면, 그것의 점도는 대소(大小)의 기하적 구조 또는 간극을 충전시키고, 통상 자체적으로 수평화될 정도라는 것이 밝혀졌다. 중합화가 일어날 때 안정화 공정이 존재하는 것이 효율적이라고 생각된다. 완전히 중합되기 전에 더 많은 안정화가 일어나면, 균열의 가능성은 더 적게 된다. 매우 작은 치수의 간극은 충전될 수 있고, 이러한 충전층의 특성 때문에 이들 간극은 어떤 상황에서는 움푹 패일 수 있다.
전술한 바와 같이, 그대로 방치하면, 중합체 중의 쇄는 서서히 확장되고, 가교 결합이 이루어진다. 어떤 경우에는, 플라즈마 처리에 의해 이러한 공정을 가속화하는 것이 바람직할 수 있다. 이러한 처리는 자외선을 생성하고, 쇄의 확장과 가교 결합의 속도를 증가시키는 원인이 이 복사선에 있음을 예상할 수 있다. 따라서, 다른 형태의 복사선 처리를 동일하게 적용할 수도 있다. 예컨대, 임의의 비활성 가스 또는 수소, 질소 또는 산소를 함유하는 가스 등의 각종 가스가 이 단계에서 사용하는 데 적절할 수 있다.
양질의 피막(film)을 얻기 위해서, 초기 단계에서 그 피막으로부터 가능한한 많은 물과 OH를 제거하는 것이 바람직하다. 이것은 상기 중합체층을 감압에 노출시켜서, 그 층으로부터 물이 배출되게 하고, 이어서 그 층을 40℃ 내지 120℃사이에서 충분히 가열시킴으로써 수행될 수 있다. 펌프(22)는 챔버 압력을 감소시키기 위해서 제공된다.
그러나, 중합체층을 완전히 축합시키기 위해서는, 상기 층을 보다 강렬한 열처리에 노출시키는 것이 일반적으로 필요하다는 것을 알게 되었다. 여러 가지 경우에, 중합체상에 캐핑층을 증착시키는 것이 필요하거나 또는 바람직한 일이다. 이것은 가교 결합 중에 중합체층에 대해 기계적 안정성을 제공하는 데에 도움을 주게 되는 것을 기대할 수 있다. 이것은 상기 중합체층이 가열 도중에 수분을 제거하는 속도를 조정하는 데 도움을 줄 수도 있고, 그에 따라서 수축 및 균열에 대한 억제 효과도 있다.
적절한 캐핑층은 이산화규소일 수 있다.
캐핑 처리 후의 열처리 단계는 가교 결합 반응의 부산물인 과잉의 물을 상기 캐핑층으로부터 제거하는 단계를 포함한다. 또한, 소성(燒成) 역시 SiOH 결합을 제거한다. 물의 제거 속도는 중요하며, 물을 제거하는 몇 가지 방법은 성공적이었다. 하나의 적합한 순서는 200℃에서 60 분간 캐핑층을 소성하는 단계와, 이것을 주변 온도로 냉각하는 단계와, 450℃에서 40 분간 재소성하는 단계를 포함한다. 마이크로파 가열 역시 성공적이었다. 또한, 450℃에서의 간단한 소성도 종종 충분하지만, 그 소성은 다음의 단계로 대체될 수 있다.
1. 20~40℃ 사이에서 2000Å의 "저온 캐핑층"이 증착된다.
2. 온도를 300~400℃ 까지 승온하는 N2O 내에서의 플라즈마 열처리.
3. 4000~6000Å의 "고온 캐핑층"이 증착된다.
별법으로서, 일부의 경우에는, 300~400℃에서 증착되는 단일 단계의 "고온 캐핑층"으로도 충분하다.
하부에 존재하는 기판 재료로의 중합체층의 접착은, 예컨대 이산화규소 등의 하부층을 증착시킴으로써 강화될 수 있다는 것이 밝혀졌다. 일반적으로, 이것은 두께가 2000Å 정도인데, 그것은 플라즈마 강화 화학 증착법에 의해 증착될 수 있다.
실제로 증착된 층의 예가 제2a도 및 제2b도의 사진으로 예시되고 있다. 층(21)의 상부 표면은 크게 확대되었음에도 불구하고 대략 평면임을 알 수 있다.
SiH4가 특히 성공적인 것으로 판명되어 있지만, 그 방법은 실리콘을 가장 풍부하게 함유하는 가스 또는 증기와 함께 적용 가능한 것이라고 믿어진다. 임의의 농도 또는 밀도의 H2O2를 사용하여 어느 정도 적절한 중합체를 얻을 수 있지만, 1.20~1.35 gms/cc의 밀도 범위가 특히 성공적이라는 것이 밝혀졌다. 가장 최적인 H2O2의 밀도는 1.25 gms/cc이다. 50% H2O2농도가 매우 효과적이지만, 바람직한 농도는 그 목적이 평탄화 또는 간극 충전을 달성할 수 있을지의 여부에 따라 달라질 수 있다. SiH4보다도 다량의 H2O2가 공급되는 것이 좋은데, H2O2: SiH4의 비울이 3 : 1 정도인 것이 특히 좋다.
처리 단계 사이에서 챔버로부터 웨이퍼를 꺼낼 필요가 있는 경우, 상기 웨이퍼가 챔버 내에서 역방향으로 배치되어 있을 때, 노출 표면으로부터 임의의 유기물 또는 다른 오염 물질을 제거하기 위해서 노출 표면을 예비 처리하는 것이 바람직하다.
제3a도 내지 제3e도는 양호한 가공 처리 순서를 개략적으로 예시하며, 예상 가능한 화학 현상을 나타내고 있다. 적어도 몇 개의 처리 단계 사이에서 챔버를 H2O2로 세정하는 것이 유리할 수도 있다.
웨이퍼판 또는 지지체(13)를 약 0℃로 유지시키는 것이 바람직하기 때문에, 웨이퍼는 그 웨이퍼의 열이 지지체(13)로 충분하게 전달되지 않도록 각각의 가열 공정마다 상기 지지체(13)상으로 이동시킬 수 있다. 이것은 웨이퍼 탑재 장치(21)를 중간 위치(23)에 배치함으로써 달성될 수 있다.

Claims (24)

  1. 반도체 웨이퍼의 처리 방법에 있어서, 상기 웨이퍼를 챔버 내에 배치하는 단계와; 실리콘 함유 가스 또는 증기와, 과산화물 결합을 함유하는 화합물을 증기 형태로 챔버 내에 도입하는 단계와; 상기 실리콘 함유 가스 또는 증기를 상기 화합물과 자발적으로 반응시켜 단쇄 중합체를 생성하는 단계와; 평탄한 층을 형성하기 위해서 상기 반도체 웨이퍼에 상기 중합체를 축합시키는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  2. 제1항에 있어서, 상기 실리콘 함유 가스 또는 증기는 실란 또는 고급 실란인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  3. 제2항에 있어서, 상기 화합물은 과산화수소 또는 에탄디올인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  4. 제1항 또는 제2항에 있어서, 상기 중합체층으로부터 물 및/또는 OH를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  5. 제4항에 있어서, 상기 물 및/또는 OH를 제거하는 단계는 상기 중합체층을 감압에 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  6. 제5항에 있어서, 상기 중합체층은 1.5 내지 2.5 분간 감압에 노출시키는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  7. 제5항에 있어서, 상기 물 및/또는 OH를 제거하는 단계는 상기 중합체층을 저전력 밀도 플라즈마에 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  8. 제7항에 있어서, 상기 플라즈마는 상기 중합체층을 40°내지 120℃로 가열시키는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  9. 제1항에 있어서, 상기 중합체층의 증착 전에 하부층을 형성 또는 증착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  10. 제9항에 있어서, 상기 하부층은 화학 증착법에 의해 증착되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  11. 제10항에 있어서, 상기 웨이퍼는 하부층의 증착 전에 예비 가열되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  12. 제1항에 있어서, 모든 물이 상기 중합체층으로부터 제거된 후에 상기 중합체층에 캐핑층을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  13. 제12항에 있어서, 상기 캐핑층은 SiO2인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  14. 제12항 또는 제13항에 있어서, 상기 캐핑층이 증착된 후에 상기 웨이퍼를 가열 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  15. 제1항에 있어서, 상기 웨이퍼는 실리콘 함유 증기의 노점 이하로 유지되는 웨이퍼판 위에 배치되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  16. 제15항에 있어서, 상기 웨이퍼는 이 웨이퍼의 가열을 수반하거나 또는 발생시키는 임의의 처리 단계를 위하여 상기 웨이퍼판으로부터 이동되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  17. 제16항에 있어서, 상기 이동된 위치는 웨이퍼판과 웨이퍼 탑재/비탑재 위치와의 사이에 존재하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  18. 제4항에 있어서, 상기 화합물은 농도가 45% 내지 55%인 과산화수소인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  19. 제18항에 있어서, 상기 과산화수소는 농도가 50%인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  20. 제1항에 있어서, 상기 실리콘 함유 가스 또는 증기와 상기 화합물은 화학증착법에 의해 반응하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  21. 제20항에 있어서, 상기 반응은 전극 사이에서 발생되고, 상기 실리콘 함유 가스 또는 증기와 상기 화합물은 이들이 전극 사이에 도입될 때까지 각각 따로따로 유지되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  22. 제1항에 있어서, 상기 가스는 SiH4이고, 상기 화합물은 H2O2이며, SiH4보다 다량의 H2O2가 존재하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  23. 제22항에 있어서, H2O2: SiH4의 비율은 3 : 1 정도의 비율인 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  24. 제1항에 있어서, 상기 챔버는 적어도 2 개 이상의 처리 단계 사이에서 화합물로 세정되는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
KR1019950700006A 1992-01-01 1993-06-30 반도체 웨이퍼의 처리방법 KR100286192B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB9221519.3 1992-01-01
GB929214243A GB9214243D0 (en) 1992-07-04 1992-07-04 A method of treating a semi-conductor wafer
GB9214243.9 1992-07-04
GB929221520A GB9221520D0 (en) 1992-10-14 1992-10-14 A method of treating a semiconductor wafer
GB929221519A GB9221519D0 (en) 1992-10-14 1992-10-14 A method of treating a semi-conductor wafer
GB9221520.1 1992-10-14
PCT/GB1993/001368 WO1994001885A1 (en) 1992-07-04 1993-06-30 A method of treating a semiconductor wafer

Publications (1)

Publication Number Publication Date
KR100286192B1 true KR100286192B1 (ko) 2001-04-16

Family

ID=27266279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950700006A KR100286192B1 (ko) 1992-01-01 1993-06-30 반도체 웨이퍼의 처리방법

Country Status (11)

Country Link
US (2) US5874367A (ko)
EP (1) EP0731982B1 (ko)
JP (1) JP3262334B2 (ko)
KR (1) KR100286192B1 (ko)
CN (1) CN1042577C (ko)
AT (1) ATE187277T1 (ko)
AU (1) AU4506993A (ko)
CA (1) CA2137928C (ko)
DE (1) DE69327176T2 (ko)
TW (1) TW253974B (ko)
WO (1) WO1994001885A1 (ko)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874367A (en) 1992-07-04 1999-02-23 Trikon Technologies Limited Method of treating a semi-conductor wafer
US5858880A (en) * 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
GB9409713D0 (en) * 1994-05-14 1994-07-06 Electrotech Equipments Ltd A method of treating a semi-conductor wafer
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
KR100345663B1 (ko) * 1995-04-11 2002-10-30 주식회사 하이닉스반도체 반도체소자의층간절연막평탄화방법
FR2734402B1 (fr) * 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
GB9515449D0 (en) * 1995-07-27 1995-09-27 Electrotech Equipments Ltd Monitoring apparatus and methods
JPH0951035A (ja) * 1995-08-07 1997-02-18 Mitsubishi Electric Corp 層間絶縁膜の形成方法
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09205087A (ja) * 1996-01-26 1997-08-05 Sony Corp 絶縁膜の形成方法
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
JP2001504989A (ja) * 1996-08-24 2001-04-10 トリコン エクウィプメンツ リミテッド 平坦化された誘電層を半導体基板上に堆積させるための方法及び装置
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
US6455394B1 (en) * 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
GB9801359D0 (en) * 1998-01-23 1998-03-18 Poulton Limited Methods and apparatus for treating a substrate
GB9801655D0 (en) * 1998-01-28 1998-03-25 Trikon Equip Ltd Method and apparatus for treating a substrate
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6136703A (en) * 1998-09-03 2000-10-24 Micron Technology, Inc. Methods for forming phosphorus- and/or boron-containing silica layers on substrates
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6171945B1 (en) 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
AU2814000A (en) 1999-02-26 2000-09-14 Trikon Holdings Limited A method of processing a polymer layer
DE10081808T1 (de) 1999-06-26 2002-11-07 Trikon Holdings Ltd Verfahren und Vorrichtung zur Ausbildung eines Filmes auf einem Substrat
KR100735876B1 (ko) * 1999-07-30 2007-07-06 동경 엘렉트론 주식회사 기판처리방법 및 기판처리장치
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6395647B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Chemical treatment of semiconductor substrates
US6156743A (en) * 1999-10-18 2000-12-05 Whitcomb; John E. Method of decreasing fatigue
US6756674B1 (en) 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6147012A (en) * 1999-11-12 2000-11-14 Lsi Logic Corporation Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant
US6759337B1 (en) 1999-12-15 2004-07-06 Lsi Logic Corporation Process for etching a controllable thickness of oxide on an integrated circuit structure on a semiconductor substrate using nitrogen plasma and plasma and an rf bias applied to the substrate
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6426286B1 (en) 2000-05-19 2002-07-30 Lsi Logic Corporation Interconnection system with lateral barrier layer
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6930056B1 (en) * 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6926926B2 (en) 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6511925B1 (en) 2001-10-19 2003-01-28 Lsi Logic Corporation Process for forming high dielectric constant gate dielectric for integrated circuit structure
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6537896B1 (en) 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6566244B1 (en) 2002-05-03 2003-05-20 Lsi Logic Corporation Process for improving mechanical strength of layers of low k dielectric material
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US20040033371A1 (en) * 2002-05-16 2004-02-19 Hacker Nigel P. Deposition of organosilsesquioxane films
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
DE10249649A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer flachen Grabenisolation
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6838379B1 (en) 2003-09-30 2005-01-04 Lsi Logic Corporation Process for reducing impurity levels, stress, and resistivity, and increasing grain size of copper filler in trenches and vias of integrated circuit structures to enhance electrical performance of copper filler
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US8354652B2 (en) * 2006-07-20 2013-01-15 Aviza Technology Limited Ion source including separate support systems for accelerator grids
WO2008009892A1 (en) * 2006-07-20 2008-01-24 Aviza Technology Limited Plasma sources
CN101490792B (zh) * 2006-07-20 2012-02-01 阿维扎技术有限公司 离子沉积设备
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
CA2735336C (en) 2008-08-29 2020-03-24 Tropicana Products, Inc. Naturally sweetened juice beverage products
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
KR101758944B1 (ko) 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8937011B2 (en) 2012-12-18 2015-01-20 Sandisk 3D Llc Method of forming crack free gap fill
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10343907B2 (en) 2014-03-28 2019-07-09 Asm Ip Holding B.V. Method and system for delivering hydrogen peroxide to a semiconductor processing chamber
US9431238B2 (en) 2014-06-05 2016-08-30 Asm Ip Holding B.V. Reactive curing process for semiconductor substrates
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3822928A (en) 1971-08-02 1974-07-09 Bell Telephone Labor Inc Thin film light guide
US4096315A (en) 1976-12-15 1978-06-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for producing a well-adhered durable optical coating on an optical plastic substrate
US4397722A (en) 1981-12-31 1983-08-09 International Business Machines Corporation Polymers from aromatic silanes and process for their preparation
CA1204527A (en) 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS5957437A (ja) * 1982-09-28 1984-04-03 Fujitsu Ltd 酸化珪素膜の形成方法
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
US4759993A (en) * 1985-04-25 1988-07-26 Ovonic Synthetic Materials Co., Inc. Plasma chemical vapor deposition SiO2-x coated articles and plasma assisted chemical vapor deposition method of applying the coating
JPS61250032A (ja) * 1985-04-30 1986-11-07 Hitachi Chem Co Ltd シラノ−ルオリゴマ−液の製造法
US4812325A (en) * 1985-10-23 1989-03-14 Canon Kabushiki Kaisha Method for forming a deposited film
US4781942A (en) 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
JPS63110642A (ja) * 1986-10-28 1988-05-16 Seiko Epson Corp 分子層エピタキシヤル法
IT1226701B (it) 1988-07-29 1991-02-05 Eniricerche Spa Procedimento per la deposizione di organosilani su substrati di silicio o di ossido di silicio per dispositivi del tipo eos o chemfet.
CA1334911C (en) 1989-02-15 1995-03-28 David M. Dobuzinsky Process for the vapor deposition of polysilanes
JPH02278850A (ja) * 1989-04-20 1990-11-15 Fuji Electric Co Ltd 半導体装置の製造方法
EP0462893B1 (en) 1990-06-19 1995-04-12 Fujikura Ltd. Method for splicing and reinforcing carbon coated optical fibers
US5314724A (en) * 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
DE4202652C2 (de) 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
US5439780A (en) 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US5874367A (en) 1992-07-04 1999-02-23 Trikon Technologies Limited Method of treating a semi-conductor wafer
JPH0795548B2 (ja) * 1992-09-10 1995-10-11 アプライド マテリアルズ インコーポレイテッド 二酸化珪素膜の気相成長法
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JP3281209B2 (ja) 1995-01-30 2002-05-13 株式会社東芝 半導体装置の製造方法
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant

Also Published As

Publication number Publication date
JP3262334B2 (ja) 2002-03-04
US6287989B1 (en) 2001-09-11
TW253974B (ko) 1995-08-11
JPH09502301A (ja) 1997-03-04
CN1042577C (zh) 1999-03-17
DE69327176T2 (de) 2000-05-31
CA2137928A1 (en) 1994-01-20
ATE187277T1 (de) 1999-12-15
EP0731982A1 (en) 1996-09-18
CA2137928C (en) 2002-01-29
CN1089757A (zh) 1994-07-20
WO1994001885A1 (en) 1994-01-20
EP0731982B1 (en) 1999-12-01
DE69327176D1 (de) 2000-01-05
AU4506993A (en) 1994-01-31
US5874367A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
KR100286192B1 (ko) 반도체 웨이퍼의 처리방법
KR100192937B1 (ko) 반도체 소자의 제조를 위한 스핀-온 유리층 처리기술
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US7354873B2 (en) Method for forming insulation film
EP0826791B1 (en) Method of forming interlayer insulating film
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
US20080076266A1 (en) Method for forming insulation film having high density
KR20000068308A (ko) 반도체기판상에평탄한유전체층을침전시키는장치및방법
KR20140143694A (ko) 기판의 홈을 절연막으로 채우는 방법
US20060258176A1 (en) Method for forming insulation film
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
KR20100017957A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치 및 기억 매체
KR20010072415A (ko) 기질상에 필름을 형성하는 방법 및 장치
US20030013295A1 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
CN114864478A (zh) 填充衬底表面上的凹部的方法、系统及结构
KR100199036B1 (ko) 레지스트의 애싱방법 및 장치
JP2000100803A (ja) 高分子膜の製造装置とこの装置を用いた成膜方法
KR19990007442A (ko) 절연막 형성 방법
EP0794569A2 (en) Amorphous carbon film, formation process thereof, and semiconductor device making use of the film
JPH08213383A (ja) スピンオングラス膜の形成方法
JP3371188B2 (ja) 絶縁膜の成膜方法
JP3086234B2 (ja) 表面処理方法
JP3225331B2 (ja) Ｓｏｇ膜の形成方法及びオゾン処理装置
JP2001230244A (ja) 絶縁膜の形成方法および多層配線

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee