KR100261877B1 - 표면장착 팩키지용 포스트를 갖고 있는 집적회로 장치 및 그 제조방법 - Google Patents

표면장착 팩키지용 포스트를 갖고 있는 집적회로 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100261877B1
KR100261877B1 KR1019920011349A KR920011349A KR100261877B1 KR 100261877 B1 KR100261877 B1 KR 100261877B1 KR 1019920011349 A KR1019920011349 A KR 1019920011349A KR 920011349 A KR920011349 A KR 920011349A KR 100261877 B1 KR100261877 B1 KR 100261877B1
Authority
KR
South Korea
Prior art keywords
package
post
circuit board
molding plane
plane
Prior art date
Application number
KR1019920011349A
Other languages
English (en)
Other versions
KR930001385A (ko
Inventor
로버트엔.맥렐란
앤디엠.츄
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR930001385A publication Critical patent/KR930001385A/ko
Application granted granted Critical
Publication of KR100261877B1 publication Critical patent/KR100261877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

전자 장치(10)은 PCB 구멍에 삽입하기에 적당한 2개의 포스트(30)을 갖는 팩키지(16)을 포함한다. 팩키지(16)은 몰딩 공정 중에 팩키지(16)의 상부(42) 및 하부(44)가 정합되는 세로의 몰딩 평면을 제공한다. 포스트(30)은 포스트(30)이 세로의 몰딩 평면(32)에 대해 비대칭이 되도록 하부에만 완전히 배치된다. 그러므로, 상부 성형물(42a) 및 하부 성형물(44a)가 오정렬될지라도, 포스트(30)의 크기의 허용 오차에 전혀 영향을 미치지 않으므로, 포스트(30)의 허용 오차는 꼭 맞게 끼워 맞출 수 있는 PCB 구멍(20)의 허용 오차와 완전히 정합된다. 그러므로, 장치(10)은 리드 핑거(14)의 팁(24)가 표면 장착 기술에 의해 PCB(18)에 접속될 수 있도록 PCB 구멍(20) 내로의 포스트(30)의 삽입에 의해 PCB(18) 상에 연부 장착된다.

Description

표면 장착 팩키지용 포스트를 갖고 있는 집적 회로 장치 및 그 제조 방법
제1a도는 종래 기술의 장치의 이상적인 포스트를 도시한 도면.
b도는 종래 기술의 장치의 실제 포스트를 도시한 도면.
제2도는 장치가 인쇄 회로 기판 상에 표면 장착되는 본 발명에 사용되는 전자 장치의 정면도.
제3도는 화살표(3)의 방향에서 본 제2도의 전자 장치의 저면도.
제4도는 제2도의 라인 4-4를 따라 절취된 장치(10)의 단면도.
제5a 내지 c도는 PCB 상의 구멍 내에 장치의 포스트를 삽입하는 진행 단계를 나타내는 제2도의 라인 5-5를 따라 절취된 전자 장치의 단면도.
제6도는 제4도와 유사한 장치 주위의 성형물의 부분 단면도.
제7도는 PCB 상에 표면 장착된 본 발명의 장치를 다수 사용하는 시스템의 부분 정면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 전자 장치 12 : 다이
14 : 리드 핑거 16 : 팩키지
18 : PCB 20, 120, 220 : 구멍
22 : 리드 푸트 24 : 팁
26 : 팩키지 본체 28 : 포스트 정지부
30, 130, 230 : 포스트 40 : 성형물 세트
42 : 팩키지 상부 44 : 팩키지 하부
46 : 전자 시스템
본 발명은 반도체 장치에 관한 것으로, 특히 집적 회로 장치용 표면 장착 팩키지에 관한 것이다.
대부분의 반도체 제조시, 집적 회로 장치는 수년 동안 DIP 팩키지라 불리는 듀얼 인 라인 플라스틱 팩키지 내에 내장되었다. 이 DIP 팩키지는 인쇄 회로 기판(PCB) 내의 구멍을 통해 연장되는 리드를 갖고 있고 팩키지 자체가 기판 상에 편평하게 장착되어 있다. 최근에, 표면 장착 패키징이 소개되었는데, 이 기술은 PC 기판의 구멍들 내에 리드를 땜납할 필요성을 제거하여 리드 및 PC 기판 도체들이 서로 가까워질 수 있어서 고밀도가 달성될 수 있다. 유사하게, 연부 장착 팩키지 또는 모듈은 장치의 밀도를 증가시키고, 냉각을 증진시키며 비용을 감소시키는데 사용되어 왔다. 다이 상의 장치 및 회로의 밀도가 계속 증가하면, 팩키징 밀도도 팩키지 레벨 및 기판 레벨 모두가 증가하여야 하고 이와 동시에 적절한 냉각을 제공하여야 하고 팩키지 및 기판의 조립 및 납땜이 신속 정확하며 비파괴적으로 이루어져야 한다. 특히 팩키징 기술은 검사, 번 및 운송 중의 리드의 보호 뿐만 아니라 장착 및 납땜 중 그리고 시스템의 사용 기간 중에 기계적인 위치 설정 및 지지가 용이하게 이루어지도록 해야 한다.
상기 문제점들은 본 발명에 따른 방법에 의해 대부분 해결된다. 즉, 본 발명은 표면 장착 또는 다른 공정이 수행될 수 있도록 안정하고 견고한 방식으로 PCB 상에 기계적으로 배치될 수 있는 장치를 제공하고 있다. 이 공정은 팩키지의 포스트와 PC 기판의 구멍 사이의 허용 오차가 완전히 정합될 수 있는 방법을 제공한다. 본 발명에 따른 장치 및 방법은 팩키지의 1개 이상의 연부로부터 연장하는 다수의 리드 핑거를 갖는 다이를 밀봉하는 팩키지를 포함한다. 양호한 실시예에서, 팩키지가 세로 방식으로 PCB 상에 수직으로 장착될 수 있도록 2개의 포스트가 팩키지의 동일 연부로부터 연장한다. 장치가 제조될 때, 포스트와 PCB 구멍 사이의 허용 오차가 완전히 정합되도록 상기 포스트가 성형물들 중 1개 내에서만 형성된다.
본 발명은, 반도체 다이를 밀봉하고 세로의 몰딩 평면을 제공하는 팩키지, 상기 팩키지의 1개 이상의 연부로부터 연장하고 상기 다이에 전기적으로 접속되는 다수의 리드 핑거 및 상기 팩키지와 통합되고 상기 팩키지의 상기 1개 이상의 연부로부터 연장하며 상기 리드 핑거가 인쇄 회로 기판에 부착될 때 상기 팩키지를 기계적으로 위치 설정하고 지지하기 위해 인쇄 회로 기판의 구멍 내에 끼워 맞추기 위한 상기 세로 몰딩 평면에서 비대칭으로 형성되는 다수의 포스트를 포함하는 집적 회로 장치를 제공한다.
본 발명의 목적은 반도체 집적 회로 장치를 위한 개량된 팩키징 방법을 제공하는 것이다. 본 발명의 다른 목적은 인쇄 회로 기판의 관통 구멍 내로 리드의 납땜을 요구하지 않는 반도체 장치용 연부 장착 팩키지를 제공하는 것이다. 본 발명의 또 다른 목적은 장착, 납땜 및 동작 중 PC 기판 상에서 과도한 공간을 점유하지 않고 기계적으로 견고한 집적 회로용 표면 장착 팩키지를 제공하는 것이다. 본 발명의 또 다른 목적은 조립으로부터 최종적으로 시스템을 사용할 때까지 리드가 보호되도록 하고, PC 기판 상에 정확하게 리드를 위치 설정하게 하는 집적 회로 장치용 연부 장착, 표면 장착 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 포스트 크기의 허용 오차가 PCB 구멍 크기의 허용 오차와 완전히 정합될 수 있도록 포스트를 갖고 있는 팩키지를 제공하는 것이다.
이하 첨부 도면을 참조하여 본 발명에 대해 상세하게 기술하고자 한다.
제1a도를 참조하면, 완전한 종래의 장치(도시되지 않음)가 PCB 상에 수직으로 장착될 수 있도록 종래의 이상적인 포스트(130)이 인쇄 회로 기판 또는 PCB(도시되지 않음)의 구멍(120) 내에 삽입되어 있다. 제1a도는 완전하게 정합되어 정렬된 상부 포스트부(122) 및 하부 포스트부(124)를 갖고 있는 이상적인 포스트(130)을 도시하고 있다. 예로서, 연부(126)은 1.016 mm의 길이를 갖는다. 포스트(130)에 대한 유효 직경은 약 1.3572 mm이고 제1a도의 구멍(120)을 가로지르는 화살표로 표시된다.
제1b도는 구멍(220) 내에 삽입된 종래의 실제 포스트(230)을 도시하고 있다. 포스트(230)은 상부 포스트부(122)와 하부 포스트부(124) 사이의 몰딩 오정렬을 나타낸다. 이 오정렬은 제1b도의 구멍(220)을 가로지르는 화살표로 표시된 포스트(230)의 유효 직경이 약 1.3931 mm가 되게 한다.
포스트(230)의 유효 직경은 포스트(130)의 유효 직경보다 약 0.0359 mm 만큼 크다(제1a도 및 제1b도 뿐 만 아니라 나머지 도면도 일정 비율로 축적되지 않음). 그러므로, 종래 기술에 있어서 포스트부(122 및 124)의 오정렬은 실제 PCB 구멍(220)에 대해 더 큰 허용 오차를 필요로하게 된다. 그러므로 포스트(230)이 구멍내에 꼭 맞게 끼워 맞춰지지 못할 가능성이 증대된다. 이 방식에서, 종래 기술의 장치는 표면 장착시 불안정하게 위치 설정되는데 이로 인해 리드의 불량한 기계적 위치 설정 및 불량한 리플로 납땜 접속이 발생한다. 포스트 및 구멍의 실제 허용 오차가 꼭 맞게 끼워 맞춰지게 와전히 정정될 수 있게 하기 위해 상부 및 하부의 잠재적인 오정렬을 제거한 포스트가 필요하다.
이제, 제2도를 참조하여 본 발명으로 관심을 돌리면, 전자 장치(10)은 다이(12; 제4도 참조), 다수의 리드 핑거(14) 및 팩키지(16)을 갖고 있다. 팩키지(16)이 다수의 구멍(20)을 갖는 인쇄 회로 기판(PCB; 18)에 끼워 맞춰지기에 적합하게 되어 장치(10)은 리플로 납땜 전후 모두에서 PCB(18) 상에 안정하고 견고하게 장착된다. PCB(18)은 하이브리드된 또는 그 외에 어느 종류의 회로 기판일 수 있다.
제4도를 참조하면, 제2도에 도시된 라인 4-4를 따라 절취된 부분의 장치(10)의 단면도가 도시된다. 다이(12)는 제4도에서 팩키지(16)에 의해 밀봉된 것으로 도시된다. 다이(12)는 성질상 통상적인 것이다. 다이(12)는 마이크로전자 분야의 전형적인 구성 부품들을 포함하고 일반적으로 단결정실리콘으로 제조되지만, 예를 들어, 게르마늄 및 갈륨 비소와 같은 다른 기판 물질이 사용될 수도 있으며 이예에 제한되지는 않는다. 한 실시예에서, 다이(12)는 텍사스주 달라스에 소재한 텍사스 인스트루먼츠 인코포레이티드에 의해 제조된 형태와 같은 제 4 메가비트 DRAM 다이이지만, 마이크로전자 산업에서 널리 공지된 다른 형태의 다이들(예를 들면 다른 형태의 메모리 장치, 논리 장치 또는 이산 장치 및 다른 종류의 집적 회로들)이 본 발명에서 사용될 수 있고, 본 발명의 영역으로서 고려된다.
제4도를 참조하면, 리드 핑거(14)는 통상적으로 본딩 패드 등에서 다이(12)에 부착된다. 각각의 리드 핑거(14)는 팩키지(16)으로부터 연장하는 리드 푸트(22)를 갖는다. 각 푸트(22)는 종래의 방식에서 PCB(18)이 표면 장착되는 팁(24)를 포함한다(제2도 참조). 설명을 명료하게 하기 위해 제4도에서는 PCB(18)이 생략되어 있다는 것을 알 수 있다.
다시 제2도를 참조하면, 팩키지(16)은 팩키지 본체(26), 포스트 정지부(28) 및 2개의 포스트(30; 제2도 내에 가상선으로 도시되어 있음)을 포함한다. 본체(26)은 제2도에 도시된 바와 같이 페이지 면에 있는 세로의 몰딩 평면을 제공한다[제3도의 참조 번호(32)도 세로 면을 나타낸다]. 본체(26)은 통상적으로 다이(12)를 밀봉시키기 위해 예를 들어 몰딩에 의해 형성된다. 포스트(30)은 PCB 구멍(20) 내에 꼭 맞게 끼워 맞추기에 적합하게 된다.
제3도를 참조하면, 제2도의 화살표(3)이 나타내는 장치(10)이 도시되어 있다. PCB(18)은 설명을 명료하게 하기 위해 생략되었다. 포스트(30)은 제3도에 가늘게 더욱 분명하게 도시되어 있다. 또한, 포스트(30)은 참조 번호(32)로 표시된 세로의 몰딩 평면에 대해 비대칭형이며, 참조 번호(32)는 제3도에 도시된 바와 같이 페이지 면에 평행인 평면 내에서 장치(10)을 절단하는 축 라인을 도시한다. 참조 번호(32)로 표시되는 세로의 평면은 몰딩 공정을 위한 정합 평면이다(제6도 참조). 즉, 포스트(30)은 전적으로 세로 평면 위에만 배치되고 포스트(30)의 일부분도 세로 평면 아래에 배치되지 않는다.
제5a도 내지 제5c도를 참조하면, 제2도에 도시된 라인 5-5로부터 절취한 1개의 구멍에 배치된 1개의 포스트(30)의 단계적인 상세 단면부가 도시되어 있다. 장치(10)의 모든 다른 부분 및 PCB(18)은 설명을 명확하게 하기 위해 제5a도 내지 제5c도에서 생략되어 있다. 부수적으로, PCB 구멍(20)의 둘레를 도시하기 위해, 제5a도 내지 제5c도는 각각 구멍(20)에서 포스트(30)의 유효 직경을 나타내는 화살표를 사용한다. 이것은 포스트(30)이 삽입되는 단계에 따라 포스트(30)의 유효 직경을 구멍(20)의 직경과 비교하기 위한 것이다. 양호한 실시예에서 PCB 구멍(20)의 직경은 1.194 mm(약 47 밀)이다.
제5a도는 PCB 구멍(20) 내로 삽입하는 첫 단계에서의 포스트(30)을 도시하고 있다. 포스트(30)은 1.096 mm의 유효 직경을 갖는다. 이 유효 직경은 참조 번호(34)로 표시된 원을 의미한다. 제5b도는 구멍(20) 내로 포스트 삽입의 중간 단계를 도시하고 있다. 이 삽입 단계에서 포스트(30)의 유효 직경은 약 1.160 mm이다. 이 유효 직경으로 설명되는 원의 둘레는 참조 번호(36)으로 표시되고 제5b도에 도시된 바와 같이 구멍(20) 자체의 둘레와 동일하다. 제5c도는 포스트(30)이 약 1.270 mm의 유효 직경을 갖는 삽입의 마지막 단계를 도시한다. 이 유효 직경으로 설명되는 원 둘레는 참조 번호(38)로 표시된다. 이 유효 직경은 공정 중에 꼭 맞게 끼워 맞춰지도록 PCB(18) 상의 구멍(20)과 일치한다.
제6도는 본 발명의 성형물 세트(40)에 의해 밀봉되는 장치(10)의 부분 단면도이다. 장치(10)이 제4도의 장치와 비교하여 역 방향으로 도시되어 있다는 것을 알 수 있다. 몰딩 공정이 PCB(18) 상에 장치(10)을 장착하기 전에 발생하기 때문에 PCB(18)은 도시되지 않았다. 또한 포스트(30)은 참조 번호(32)로 표시되는, 제6도에 도시된 바와 같이 페이지 면에 평행인 세로 평면에 대해 비대칭임을 알 수 있다.
몰딩 세트(40)은 팩키지(16)의 상부(42)를 형성하는 상부 성형물(42a) 및 팩키지(16)의 하부(44)를 형성하는 하부 성형물(44a)를 포함한다(제3도 참조). 상부 및 하부 성형물(42a 및 44a)는 세로 평면에서 결합한다. 몰딩 전에, 다이(12)가 장착되어 리드 핑거(14)를 갖는 리드 프레임에 와이어 본드된다. 그러면, 장치(10)은 밀봉을 위해 성형물(42a 및 44a) 사이에 배치된다. 제6도에 도시된 리드 핑거(14)는 제2도에 도시된 최종 방향으로 형성되어 있지 않다는 것을 쉽게 알 수 있다.
제7도는 본 발명에 따라 PCB(18) 상에 장착된 다수의 장치(10)을 갖는 전자 시스템(46)을 도시하고 있다. 장치(10)은 상술한 바와 같이 패키징 밀도를 최대로 하고 본 발명의 유익한 특징의 이점을 취하기 위해 PCB(18) 상에 수직으로 장착된다.
이제, 장치(10) 및/또는 시스템(46)을 제조하기 위한 방법을 기술하고자 한다. 통상적으로 리드 핑거(14)가 장착되는 다이(12)가 상부 성형물(42a)에 배치된다. 상부 및 하부 성형물(42a 및 44a)는 제3도 및 제6도에 서로 다른 도면으로 도시된 바와 같이 세로 평면을 따라 정합된다. 그 다음에 성형물 성분, 예를 들어 시네츄(Shinetsu) 165 vA와 같은 합성 수지 물질이 성형물 세트(40) 내에 분사되어 경화된다. 그 다음 성형물(42a 및 44a)가 제거되고 리드 핑거(14)가 형성되어 제4도에 도시된 바와 같은 장치(10)이 생산된다. 그 다음에 다수의 구멍(20)이 PC 기판(18)에 뚫린다. 양호한 실시예에서, 각 장치(10)은 2개의 포스트(30)을 갖지만 응용시마다 다른 갯수의 포스트가 사용될 수 있다. 그 다음 다수의 장치(10)의 포스트(30)은 대응하는 PCB 구멍(20)에 삽입된다. 포스트(30)의 테이퍼 프로필은 이 삽입을 이용한다. 그 다음, 장치(10)은 리드 팁(24)에 본 분야에서 공지된 적외선 리플로 또는 증기 위상 리플로와 같은 통상적인 방법에 의해 PCB(18) 상에 리플로 납땜된다. 그렇게 해서 시스템(46)이 완성된다.
시스템은 다수의 장치(10) 보다는 오히려 단 1개의 장치(10)을 갖을 수도 있고 단일 장치(10)이 상술한 바와 같이 PCB(18) 상에 표면 장착될 수 있지만, 양호한 실시예에서는 다수의 장치(10)이 제7도에 도시된 바와 같이 장착된다는 것을 쉽게 알 수 있다.
삽입 후의 최종 유효 직경 [제5c도에 원(38)로 도시됨]이 PCB 구멍(20)의 직경보다 크기 때문에, 꼭 맞게 끼워 맞춰진다. 정지부(28)은 테이퍼 포스트(30)의 지나친 삽입을 방지함으로써 리드 핑거(14)의 부주의한 손상을 피하게 한다. 그러므로, 효과적인 표면 장착 방법이 용이해진다.
포스트(30)은 하부 성형물(44a)에만 형성되는 것을 알 수 있다[본 분야에 숙련된 기술자들은 숙련된 기술자들은 상부 성형물(42a)와 하부 성형물(44a) 사이의 구별이 상대적이며 상부 성형물과 하부 성형물이란 용어는 기본적으로 서로 교환 가능함을 쉽게 알 수 있다]. 포스트(30)이 하부 성형물(44a)에만 형성되기 때문에, 포스트는 비대칭으로 형성된다. 제3도를 보면, 포스트(30)이 참조 번호(32)로 표시되는 세로 평면 상에만 존재하고 포스트(30)의 일부분도 세로 평면(32) 아래에는 존재하지 않음이 잘 나타나 있다. 잘못된 오정렬의 가능성이 제거되기 때문에 (제1b도에 도시된 바와 같음), 포스트(30)의 직경은 PCB 구멍(20)의 직경과 완전히 정합될 수 있다. PCB(18)이 구멍(20)에 대해 더 잘 맞는 허용 오차를 갖기 때문에, 포스트(30)은 구멍(20)에 견고하게 끼워 맞춰진다. 그러므로, 장치(10)은 PCB(18) 상에 안정하게 끼워 맞춰지고 유효한 표면 장착 절차를 가능하게 한다. 그러므로 본 발명에 따르면, 개량된 포스트(30)은 더 양호한 기계적인 안정성 및 더 양호한 최종 표면 장착 절차를 위해 구멍(20) 내에 더 양호하게 끼워 맞춰질 수 있다.
지금까지 양호한 실시예에 대해 상세하게 기술하였으나, 이는 본 발명을 제한하고자 하는 의도가 아니며, 첨부된 특허 청구 범위에 의해 한정된 본 발명의 원리 및 배경을 벗어나지 않고서 본 발명을 여러가지 형태로 변형시킬 수 있다.

Claims (10)

  1. 표면 장착 팩키지용 포스트를 갖고 있는 집적 회로 장치에 있어서, 반도체 다이를 밀봉하고 세로의 몰딩 평면을 제공하는 팩키지, 상기 팩키지의 1개 이상의 연부로부터 연장하고 상기 다이에 전기적으로 접속되는 다수의 리드 핑거, 및 상기 팩키지와 일체로 되고, 상기 팩키지의 상기 1개 이상의 연부로부터 연장하며, 상기 리드 핑거가 인쇄 회로 기판에 부착될 때 상기 팩키지를 기계적으로 위치 설정하고 지지하기 위해 인쇄 회로 기판의 구멍 내에 끼워 맞추기 위한 상기 세로의 몰딩 평면에 대해 비대칭으로 형성되는 다수의 포스트를 포함하는 것을 특징으로 하는 집적 회로 장치.
  2. 제1항에 있어서, 상기 1개 이상의 포스트가 상기 세로의 몰딩 평면의 한 측면 상에만 완전히 형성된 것을 특징으로 하는 집적 회로 장치.
  3. 제1항에 있어서, 상기 팩키지가 상기 다이 및 결합 리드 핑거 주위에 몰딩된 합성 수지 물질을 포함하는 것을 특징으로 하는 집적 회로 장치.
  4. 제1항에 있어서, 상기 리드 핑거가 상기 세로의 몰딩 평면에 수직한 면을 제공하기 위해 만곡된 것을 특징으로 하는 집적 회로 장치.
  5. 다수의 구멍을 갖는 인쇄 회로 기판, 및 상기 기판 상에 장착되는 다수의 집적 회로 장치를 포함하고, 상기 집적 회로 장치 중 1개 이상의 장치가, 반도체 다이를 밀봉하고 세로의 몰딩 평면을 제공하는 팩키지, 상기 팩키지의 1개 이상의 연부로부터 연장하고 상기 다이에 전기적으로 접속되는 다수의 리드 핑거, 및 상기 팩키지와 일체로 되고, 상기 팩키지의 상기 1개 이상의 연부로부터 연장하며, 한개 이상의 포스트는 상기 리드 핑거가 인쇄 회로 기판에 부착될 때 상기 팩키지를 기계적으로 위치 설정하고 지지하기 위해 인쇄 회로 기판의 구멍 내에 끼워 맞추기 위한 상기 세로의 몰딩 평면 대해 비대칭으로 형성되는 다수의 포스트를 포함하며, 1개 이상의 상기 장치가 상기 기판 상에 연부 장착되는 것을 특징으로 하는 전자 회로 기판 시스템.
  6. 제5항에 있어서, 상기 1개 이상의 포스트가 상기 세로의 몰딩 평면의 상기 한 측면 상에만 완전히 형성된 것을 특징으로 하는 전자 회로 기판 시스템.
  7. 제5항에 있어서, 상기 장치들은 서로에 평행하게 연부 장착되고, 각 장치는 반도체 다이를 밀봉하는, 팩키지를 갖고 있고, 상기 패키지는 세로의 몰딩 평면을 제공하고, 각 장치는 상기 세로의 몰딩 평면 대해 비대칭으로 형성된 1개 이상의 포스트를 더 포함하는 것을 특징으로 하는 전자 회로 기판 시스템.
  8. 반도체 다이를 밀봉하고, 팩키지와 일체로 된 다수의 포스트를 포함하고, 상기 팩키지의 1개 이상의 연부로부터 연장하며, 세로의 몰딩 평면을 제공하는 팩키지를 형성하는 단계, 및 상기 다이에 상기 팩키지의 1개 이상의 연부로부터 연장하는 다수의 리드 핑거를 접속시키는 단계를 포함하고, 상기 리드 핑거가 상기 인쇄 회로 기판에 부착될 때 상기 팩키지를 기계적으로 위치 설정하고 지지하기 위해 인쇄 회로 기판 내의 구멍 내에 끼워 맞출 수 있도록 상기 포스트들 중 1개 이상의 포스트가 상기 세로의 몰딩 평면 대해 비대칭으로 형성되는 것을 특징으로 하는 집적 회로 장치 제조 방법.
  9. 제8항에 있어서, 상기 1개 이상의 포스트가 상기 세로의 몰딩 평면의 한 측면에만 완전히 형성되는 것을 특징으로 하는 집적 회로 장치 제조 방법.
  10. 제8항에 있어서, 상기 팩키지 형성 단계가 제1 성형물 및 제2 성형물을 제공하는 단계를 포함하고, 상기 성형물들이 상기 세로의 몰딩 평면에서 정합되는 것을 특징으로 하는 방법.
KR1019920011349A 1991-06-28 1992-06-27 표면장착 팩키지용 포스트를 갖고 있는 집적회로 장치 및 그 제조방법 KR100261877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US723,108 1991-06-28
US07/723,108 US5204287A (en) 1991-06-28 1991-06-28 Integrated circuit device having improved post for surface-mount package

Publications (2)

Publication Number Publication Date
KR930001385A KR930001385A (ko) 1993-01-16
KR100261877B1 true KR100261877B1 (ko) 2000-07-15

Family

ID=24904878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011349A KR100261877B1 (ko) 1991-06-28 1992-06-27 표면장착 팩키지용 포스트를 갖고 있는 집적회로 장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US5204287A (ko)
EP (1) EP0520490B1 (ko)
JP (1) JP3157611B2 (ko)
KR (1) KR100261877B1 (ko)
DE (1) DE69201274T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
JP3035403B2 (ja) * 1992-03-09 2000-04-24 富士通株式会社 半導体装置
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5647124A (en) * 1994-04-25 1997-07-15 Texas Instruments Incorporated Method of attachment of a semiconductor slotted lead to a substrate
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US5610437A (en) * 1994-05-25 1997-03-11 Texas Instruments Incorporated Lead frame for integrated circuits
US5689137A (en) * 1995-10-16 1997-11-18 Hestia Technologies, Inc. Method for transfer molding standard electronic packages and apparatus formed thereby
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US5789813A (en) * 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
JP3577848B2 (ja) * 1996-09-30 2004-10-20 ソニー株式会社 半導体装置の外形カット方法及びそれに用いる半導体製造装置
KR100268460B1 (ko) * 1996-12-07 2000-10-16 윤종용 표면실장용 반도체ic의 위치결정장치
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
KR19990055292A (ko) * 1997-12-27 1999-07-15 김영환 적층형 칩 스케일 패키지
US5940277A (en) * 1997-12-31 1999-08-17 Micron Technology, Inc. Semiconductor device including combed bond pad opening, assemblies and methods
US6803656B2 (en) * 1997-12-31 2004-10-12 Micron Technology, Inc. Semiconductor device including combed bond pad opening
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE32714C (de) * FR. KNAPPE in Dessau Sägenschränkmaschine
US3987344A (en) * 1975-03-10 1976-10-19 Motorola, Inc. Plug-in module for electronic device having self-contained heat sink
US4138711A (en) * 1977-09-29 1979-02-06 Allen-Bradley Company Static control device for printed circuit package
JPS58209147A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 樹脂封止型半導体装置
US4656605A (en) * 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US4727513A (en) * 1983-09-02 1988-02-23 Wang Laboratories, Inc. Signal in-line memory module
US4575172A (en) * 1984-04-06 1986-03-11 Molex Incorporated Low insertion force electrical connector with stress controlled contacts
US4665614A (en) * 1985-04-04 1987-05-19 Molex Incorporated Method of making a multiconductor electrical connector arrangement
US4850892A (en) * 1985-12-16 1989-07-25 Wang Laboratories, Inc. Connecting apparatus for electrically connecting memory modules to a printed circuit board
US4908586A (en) * 1987-09-30 1990-03-13 Amp Incorporated Compact encapsulated filter assembly for printed circuit boards and method of manufacture thereof
JP2504510B2 (ja) * 1988-03-09 1996-06-05 ローム株式会社 電子部品
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH02133985A (ja) * 1988-11-15 1990-05-23 Toshiba Corp パッケージ型ハイブリッド素子
US4951176A (en) * 1988-12-30 1990-08-21 Robert Bosch Gmbh Holder system for free-standing electronic components, especially hybrid modules
US4969827A (en) * 1989-06-12 1990-11-13 Motorola, Inc. Modular interconnecting electronic circuit blocks
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
JPH04243155A (ja) * 1991-01-17 1992-08-31 Nec Corp 混成集積回路装置
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
JPH05183029A (ja) * 1991-12-27 1993-07-23 Texas Instr Japan Ltd ソケット
KR950014123B1 (ko) * 1992-09-08 1995-11-21 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
DE69201274D1 (de) 1995-03-09
US5555488A (en) 1996-09-10
DE69201274T2 (de) 1995-06-08
EP0520490A1 (en) 1992-12-30
US5204287A (en) 1993-04-20
KR930001385A (ko) 1993-01-16
JP3157611B2 (ja) 2001-04-16
EP0520490B1 (en) 1995-01-25
JPH06204289A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
KR100261877B1 (ko) 표면장착 팩키지용 포스트를 갖고 있는 집적회로 장치 및 그 제조방법
US4706811A (en) Surface mount package for encapsulated tape automated bonding integrated circuit modules
JPH01217993A (ja) 半導体装置
KR950002193B1 (ko) 반도체장치용부품
US5653599A (en) Method and apparatus for retention of a fragile conductive trace with a protective clamp
US5006962A (en) Apparatus for surface mounting an integrated circuit package
US4747017A (en) Surface mountable integrated circuit package equipped with sockets
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
US5712197A (en) Method of manufacturing a semiconductor device suitable for surface mounting
JPS62118555A (ja) 集積回路パツケ−ジ
JPH01191455A (ja) 半導体装置
JPH06268086A (ja) 半導体集積回路装置およびそれが装着されるプリント基板
JPS6175553A (ja) 電子部品
JPS63174344A (ja) ピングリツドアレイ
JPS62142338A (ja) 半導体装置用パツケ−ジ
KR960019675A (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2571315B2 (ja) 半導体装置の製造方法
JPS63226043A (ja) 半導体装置
JPH06314715A (ja) 半導体チップ及び半導体装置の製造方法
KR960001421Y1 (ko) 검사용 단자를 갖는 전자기기용 칩
JPH01208851A (ja) 電子部品の実装構造
KR100246317B1 (ko) 반도체 패키지
JPS58121654A (ja) パツケ−ジｉｃ
JPS59189662A (ja) 樹脂封止型半導体装置
KR200142849Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 13

EXPY Expiration of term