JPH02133985A - パッケージ型ハイブリッド素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はパッケージ型ハイブリッド素子に係り、特に導
出したリード端子群が列状に配設されたリード端子挿入
型のパッケージ型ハイブリッド素子に関する。

（従来の技術） ＩＣ素子を実装して成るハイブリッド回路素子を、所要
のパッケージ内に内装封止する一方、リード端子群を前
記パケージから列状に導出して成るパッケージ型ハイブ
リッド素子が知られている。この種のパッケージ型ハイ
ブリッド素子例えば、ＳＩＰ素子は通常所定のマザー基
板に設けられている孔に前記導出したリード端子を挿入
し半田付けして、所要の電子回路装置等を構成するため
に用いられている。第３図はこのようなパッケージ型ハ
イブリッド索子１の構成例を断面的に示したもので、２
はＩＣ索子３を実装して成るハイブリッド回路素子本体
、４は前記ハイブリッド回路素子本体２を内装封止した
パッケージ、５は前記内装封止されたハイブリッド回路
素子本体２に一端が接続しパッケージ４の端面から一列
に配設導出されたリード端子である。

（発明が解決しようとする課題） しかしながら、上記構造のパッケージ型ノ１イブリッド
素子、例えばＳＩＰ型素子の場合には次ぎのような不都
合が往々認められる。即ち、上記ＳＩＰ型素子のマザー
基板への装着半田付けは、例えばベルトコンベアにて搬
送されて来るマザー基板のリード端子挿入孔に、前記Ｓ
ＩＰ型素子のリード端子を挿入した後、リフロー型半田
付は装置に送り所要の半田付けを行っている。しかし、
上記搬送過程乃至半田付は時の振動等によって、前記Ｓ
ＩＰ型素子の底面側、リード端子導出端面がマザー基板
に十分に対接しない（ギャップが存在）状態のまま、あ
るいはＳＩＰ型素子が傾斜した状態で半田付けされるこ
とが往々ある。第４図はこの状態を模式的に示したもの
である。このような形でマザー基板６に装着乃至実装さ
れ、回路素子（回路部品）として実用に供された場合、
振動や衝撃等を受けると前記ＳＩＰ型素子１自体が、リ
ード端子５を支点として振動するため、前記リード端子
５に曲げ応力が加わりリード端子５の切断損傷を招来し
易いと言う問題がある。

［発明の構成］ （課題を解決するための手段） 本発明は上記問題の解決を図ったもので・前記パッケー
ジ型ハイブリッド素子において、リード端子列の延長方
向に対応するパッケージ端面部の一部を突設させ、この
突設部をマザー基板に対する係止部としてマザー基板に
安定した状態で装着保持し得るように構成したことを要
旨とする。

（作　用） 上記構成により、パッケージ型／）イブリッド素子例え
ば、ＳＩＰ型素子はマザー基板に対して容易に、また安
定した状態で装着しうる。つまり、ＳＩＰ型素子等のマ
ザー基板による装着支持は、マザー基板に形設しである
挿入孔に挿入されたリード端子だけによらず、パッケー
ジに突出形成した係止部も前記マザー基板に予め設けで
ある係止孔に係合して、前記装着支持に寄与する。この
ように所定のパッケージ型ハイブリッド素子は、そのリ
ード端子及びパッケージの一部がマザー基板に挿入乃至
係合した形で装着支持される。このため前記装着支持は
、十分にマザー基板と対接してなされ（ギャップ無く）
ると共に振動や衝撃等の影響によって、上記装着支持状
態が損われたりすることも無く所要の半田付は等も容易
になしうる。

（実施例） 以下添附の第１図、第２図及び第３図を参照して、本発
明の詳細な説明する。

第１図は本発明に係るパッケージ型ハイブリッド素子例
えば、ＳＩＰ型素子を斜視的に示したもので、基本的な
構成は従来の場合と同様である。

即ち、前記第３図示の如く、ＩＣ素子３を実装して成る
ハイブリッド回路素子本体２が、パッケージ４に内装封
止され、また前記パッケージ４に内装封止されたハイブ
リッド回路素子本体２に一端が接続しパッケージ４の一
端側から一列に配設導出されたリード端子５とを備えて
おり、この基本構成自体は従来のＳＩＰ型素子と変らな
い。しかして、本発明は次ぎの点で特徴づけられる。つ
まり、本発明は、上記の如き基本構成を採るパッケージ
型ハイブリッド素子において、パッケージ４の一端側か
ら一列に配設導出されたリード端子５の列延長方向のパ
ッケージ４端面部の一部を突出させ、且つこの突出部４
ａに、装着乃至実装するマザー基板６に設けた係止孔と
係合する係止部４ａ’を形設したことを特徴とするパッ
ケージ型ノ＼イブリッド素子である。

なお、上記実施例では、パッケージ型ノ１イブリッド素
子として、ＳＩＰ型素子の場合を示したが、ＤＩＰ型素
子の場合にも適用しつる。また上記ではパッケージの材
質について触れなかったが、例えばＡ１合金、セラミッ
クスあるいは耐熱性プラスチックスなどいず゛れでもよ
く、更にパッケージの突出部の形状や突出部に設けられ
た係止部の構造等も上記例示のものに限定されるもので
はない。

［発明の効果］ 上記の如く、本発明に係るパッケージ型ノ１イブリッド
素子は列状に導出されたリード端子の、その列延長方向
のパッケージ端面部にマザー基板と係合する係止部が突
出形成しである。しかして、前記パッケージ型ハイブリ
ッド素子を所要のマザ基板に装着する場合、パッケージ
型ハイブリッド素子の列状に形設されているリード端子
をマザー基板に設けられている所定の挿入孔に挿入する
一方、パッケージ端面部に設けである係止部を同じくマ
ザー基板の所定位置に予め設けておいた係止孔に嵌合す
る。つまり、第２図に模式的に示すように前記パッケー
ジ型ハイブリッド素子はリード端子と係止部とで所要の
マザー基板に装着支持されることになる。しかも前記装
着支持において、パッケージ型ハイブリッド素子とマザ
ー基板とは十分に対接される。従って列状に形設されて
いるリード端子だけで装着支持された場合に比べ安定し
た装着支持状態を確実に維持乃至保持し、例えば半［Ｔ
Ｉ付けに当たっての搬送過程で装着されたパッケージ型
ハイブリッド素子が傾いたりするようなことも起こらず
、また、半田付は後において振動や衝撃などを受けても
、リード端子を支点とした曲げ応力が加わらないため、
リード端子の切断、損傷などの恐れも全面的になくなり
信頼性の向上に寄与する。特にリード端子が一列に形設
されているＳＩＰ型素子の場合には有効である。

【図面の簡単な説明】

第１図は本発明に係るパッケージ型ハイブリッド素子の
構成例を示す斜視図、第２図は第１図で示したパッケー
ジ型ハイブリッド素子をマザ基板に装着した状態を模式
的に示す側面図、第３図は従来のパッケージ型ハイブリ
ッド素子の構成例を示す断面図、第４図は第３図で示し
たパッケージ型ハイブリッド素子をマザー基板に装着し
早口１付けした状態を模式的に示す側面図である。 １・・・パッケージ型ハイブリッド素子２・・・ハイブ
リッド素子本体 ３・・・ＩＣ素子 ４・・・パッケージ ４ａ・・・パッケージの突出部 ４ａ’・・・突出部に設けられた係止部５・・・リード
端子 ６・・・マザー基板

Claims (1)

1. 【特許請求の範囲】 　ＩＣ素子を実装して成るハイブリッド回路素子本体と
   、前記ハイブリッド回路素子本体を内装封止するパッケ
   ージと、前記パッケージに内装封止されたハイブリッド
   回路素子本体に一端が接続しパッケージの一端側から列
   状に配設導出されたリード端子群とを備え、前記リード
   端子群を各々マザー基板の孔に挿入し半田付けするパッ
   ケージ型ハイブリッド素子であって、 前記リード端子群列の延長方向のパッケージ端面部の一
   部を突出させ且つ、この突出部に前記マザー基板に設け
   た係止孔と係合する係止部を形設したことを特徴とする
   パッケージ型ハイブリッド素子。