JPH0451552A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH0451552A JPH0451552A JP16057790A JP16057790A JPH0451552A JP H0451552 A JPH0451552 A JP H0451552A JP 16057790 A JP16057790 A JP 16057790A JP 16057790 A JP16057790 A JP 16057790A JP H0451552 A JPH0451552 A JP H0451552A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- bending
- lead
- package
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005452 bending Methods 0.000 abstract description 10
- 241000272168 Laridae Species 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、電子回路を構成する面実装タイプの集積回
路パッケージに関するものである。
路パッケージに関するものである。
［従来の技術］
第４図ないし第６図に従来の集積回路パッケージを示す
。
。
第４図はガルウィングタイプのリードを有する面実装タ
イプの集積回路パッケージを示す図であり、図において
、１はリード、２はパッケージ本体である。リード１は
、パッケージ本体２の側面２ａより外方に突出されたア
ーム１ａの先端側を下方に折曲させた後、先端を基板の
パッドに沿うように外方に折曲して成る接続片１ｂを有
している。
イプの集積回路パッケージを示す図であり、図において
、１はリード、２はパッケージ本体である。リード１は
、パッケージ本体２の側面２ａより外方に突出されたア
ーム１ａの先端側を下方に折曲させた後、先端を基板の
パッドに沿うように外方に折曲して成る接続片１ｂを有
している。
第５図はＪベントタイプのリードを有する面実装タイプ
の集積回路パッケージを示す図で、このタイプのリード
３は、パッケージ本体２の側面２ａより下方に突出する
先端側が内側にＵ字状に折曲されて成る接続片３ａを有
する。
の集積回路パッケージを示す図で、このタイプのリード
３は、パッケージ本体２の側面２ａより下方に突出する
先端側が内側にＵ字状に折曲されて成る接続片３ａを有
する。
尚、上記各リード１，３はそれぞれのパッケージ本体２
の側面２ａより同形状のリードが複数本所定間隔を隔て
て１列状に配設されている。
の側面２ａより同形状のリードが複数本所定間隔を隔て
て１列状に配設されている。
上記各タイプの集積回路パッケージは、リード１あるい
はリード３をはんだ等でパッドに固着することにより基
板に実装される。
はリード３をはんだ等でパッドに固着することにより基
板に実装される。
しかしながら上記各集積回路パッケージでは、リードが
１列状に配設されているため、多リード化に対応できな
い。
１列状に配設されているため、多リード化に対応できな
い。
そこで、多リード化に対応するため、特開平１−２０５
４５６号公報に示されたようなものがある。これは第６
図に示すように、パッケージ本体２の側面２ａより上下
２列にガルウィングタイプのリードＬＡ、ＩＢを配設し
たものである。
４５６号公報に示されたようなものがある。これは第６
図に示すように、パッケージ本体２の側面２ａより上下
２列にガルウィングタイプのリードＬＡ、ＩＢを配設し
たものである。
［発明が解決しようとする課題］
しかしながら、上記特開平１−２０５４５６号公報に開
示された発明によれば、パッケージの側面より上下２列
に配設されたリードＩＡ、ＩＢがともにガルウィングタ
イプのリードであるため、リフローはんだ付けの際、第
６図に示すように、上段のリード１１部に形成するフイ
シン１−４ａが下段のリード１８部のフィレット４ｂに
接触する可能性が比較的大きくなり、これを防ぐために
上下段のリード間隔あるいは基板５上に形成するパッド
６．７の間隔を大きくとらなければならず、高密度実装
に対応できないといった問題点があった。
示された発明によれば、パッケージの側面より上下２列
に配設されたリードＩＡ、ＩＢがともにガルウィングタ
イプのリードであるため、リフローはんだ付けの際、第
６図に示すように、上段のリード１１部に形成するフイ
シン１−４ａが下段のリード１８部のフィレット４ｂに
接触する可能性が比較的大きくなり、これを防ぐために
上下段のリード間隔あるいは基板５上に形成するパッド
６．７の間隔を大きくとらなければならず、高密度実装
に対応できないといった問題点があった。
本発明は上記問題点を解消するためになされたもので、
多リード化に容易に対応できるとともに。
多リード化に容易に対応できるとともに。
高密度実装を可能とする集積回路パッケージを得ること
を目的としている。
を目的としている。
［課厘を解決するための手段］
本発明の集積回路パッケージは、パッケージの側面より
上下２段に突出させた上リードと下リードとを備え、上
リードは外方に突出したアーム先端側を下方に折曲した
後、先端が基板のパッドに沿うように外方に折曲されて
成る接続片を有するごとく構成し、下リードは下方に突
出する先端側が内側にＵ字状に折曲されて成る接続片を
有するごとく構成し、各接続片をそれぞれ上記基板の各
パッドに接続するようにしたものである。
上下２段に突出させた上リードと下リードとを備え、上
リードは外方に突出したアーム先端側を下方に折曲した
後、先端が基板のパッドに沿うように外方に折曲されて
成る接続片を有するごとく構成し、下リードは下方に突
出する先端側が内側にＵ字状に折曲されて成る接続片を
有するごとく構成し、各接続片をそれぞれ上記基板の各
パッドに接続するようにしたものである。
［作用］
上下２段にリードを設けるので多リード化に対応できる
。また、上段のリード部に形成するフィレットが下段の
リード部のフィレットに接触する可能性が比較的少なく
、上下段のリード間隔あるいは基板に形成するパッドの
間隔を小さくすることが可能となる。
。また、上段のリード部に形成するフィレットが下段の
リード部のフィレットに接触する可能性が比較的少なく
、上下段のリード間隔あるいは基板に形成するパッドの
間隔を小さくすることが可能となる。
［発明の実施例］
以下、この発明の集積回路パッケージを第１図ないし第
３図に基づいて説明する。尚、第４図ないし第６図の従
来例と同じものは同一符号を付しその説明を省略する。
３図に基づいて説明する。尚、第４図ないし第６図の従
来例と同じものは同一符号を付しその説明を省略する。
各回において、１１．１２はパッケージ本体２の側面２
ａより上下２段に突出するごとく設けられたリードで、
上リード１１はパッケージ本体２の側面２ａより外方に
突出したアームｌｌａの先端側を下方に折曲した後、先
端を基板１５のパッド１６に沿うように外方に折曲して
成る接続片１ ｌ ｂを有するガルウィングタイプのリ
ードで、下リード１２はパッケージ本体２の側面２ａよ
り下方に突出する先端側が内側にＵ字状に折曲されて成
る接続片１２ａを有するＪベンドタイプのリードである
。
ａより上下２段に突出するごとく設けられたリードで、
上リード１１はパッケージ本体２の側面２ａより外方に
突出したアームｌｌａの先端側を下方に折曲した後、先
端を基板１５のパッド１６に沿うように外方に折曲して
成る接続片１ ｌ ｂを有するガルウィングタイプのリ
ードで、下リード１２はパッケージ本体２の側面２ａよ
り下方に突出する先端側が内側にＵ字状に折曲されて成
る接続片１２ａを有するＪベンドタイプのリードである
。
上記各接続片１１ｂ、１２ａはそれぞれ上記基板１５の
各パッド１６．１７に接続され、リフローはんだ付けさ
れる。
各パッド１６．１７に接続され、リフローはんだ付けさ
れる。
上記実施例によれば、上下２段にリードを設けるので、
多リード化に対応できるとともに、上段のリード１１部
に形成するフイシンｈ ｌ ４ ａが下段のリード１２
部のフィレット１４ｂに接触する可能性が比較的少なく
、上下段のリード間隔あるいは基板１５上に形成するパ
ッド１６．１７の間隔を小さくすることが可能となり、
高密度実装が可能となる。
多リード化に対応できるとともに、上段のリード１１部
に形成するフイシンｈ ｌ ４ ａが下段のリード１２
部のフィレット１４ｂに接触する可能性が比較的少なく
、上下段のリード間隔あるいは基板１５上に形成するパ
ッド１６．１７の間隔を小さくすることが可能となり、
高密度実装が可能となる。
［発明の効果コ
以上説明したように、本発明の集積回路パッケージによ
れば、パッケージの側面より上下２段に突出させた上リ
ードと下リードとを備え、上リードは外方に突出したア
ーム先端側を下方に折曲した後、先端が基板のパッドに
沿うように外方に折曲されて成る接続片を有するごとく
構成し、下リードは下方に突出する先端側が内側にＵ字
状に折曲されて成る接続片を有するごとく構成し、各接
続片をそれぞれ上記基板の各パッドに接続するようにし
たので、多リード化に容易に対応できるとともに、高密
度実装が可能となる。
れば、パッケージの側面より上下２段に突出させた上リ
ードと下リードとを備え、上リードは外方に突出したア
ーム先端側を下方に折曲した後、先端が基板のパッドに
沿うように外方に折曲されて成る接続片を有するごとく
構成し、下リードは下方に突出する先端側が内側にＵ字
状に折曲されて成る接続片を有するごとく構成し、各接
続片をそれぞれ上記基板の各パッドに接続するようにし
たので、多リード化に容易に対応できるとともに、高密
度実装が可能となる。
第１図ないし第３図は本発明の集積回路パッケージの一
実施例を示し、第１図は要部構成斜視図、第２図は横か
ら見た要部構成図、第３図は動作説明図、第４図ないし
第６図は従来の集積回路パッケージの例を示し、第４図
、第５図は横から見た要部構成図、第６図は動作説明図
である。 ２・・・パッケージ本体、２ａ・・・側面、］１・・・
上リート、１１ ａ−アーム、ｌｌｂ、１２ａ−接続片
、１２・・・下リード、１５・・・基板、１６．１７・
・・パッド。
実施例を示し、第１図は要部構成斜視図、第２図は横か
ら見た要部構成図、第３図は動作説明図、第４図ないし
第６図は従来の集積回路パッケージの例を示し、第４図
、第５図は横から見た要部構成図、第６図は動作説明図
である。 ２・・・パッケージ本体、２ａ・・・側面、］１・・・
上リート、１１ ａ−アーム、ｌｌｂ、１２ａ−接続片
、１２・・・下リード、１５・・・基板、１６．１７・
・・パッド。
Claims (1)
- 【特許請求の範囲】 パッケージ本体の側面より上下２段に突出させた上リ
ードと下リードとを備え、 上リードは外方に突出したアーム先端側を下方に折曲し
た後、先端が基板のパッドに沿うように外方に折曲され
て成る接続片を有し、 下リードは下方に突出する先端側が内側にＵ字状に折曲
されて成る接続片を有し、 上記各接続片はそれぞれ上記基板の各パッドに接続され
ることを特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057790A JPH0451552A (ja) | 1990-06-19 | 1990-06-19 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057790A JPH0451552A (ja) | 1990-06-19 | 1990-06-19 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451552A true JPH0451552A (ja) | 1992-02-20 |
Family
ID=15717973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16057790A Pending JPH0451552A (ja) | 1990-06-19 | 1990-06-19 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840171B2 (en) | 2018-11-28 | 2020-11-17 | Texas Instruments Incorporated | Integrated circuit package including inward bent leads |
-
1990
- 1990-06-19 JP JP16057790A patent/JPH0451552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840171B2 (en) | 2018-11-28 | 2020-11-17 | Texas Instruments Incorporated | Integrated circuit package including inward bent leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4465898A (en) | Carrier for integrated circuit | |
| US5446317A (en) | Single in-line package for surface mounting | |
| US4495376A (en) | Carrier for integrated circuit | |
| TW202011784A (zh) | 焊接構件 | |
| JPH0451552A (ja) | 集積回路パッケージ | |
| JPH0414858A (ja) | 電子部品のリード端子構造 | |
| JPH0212861A (ja) | 樹脂封止型半導体装置 | |
| JPS6316650A (ja) | 集積回路装置 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JP2766401B2 (ja) | 表面実装型半導体装置 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPH03169058A (ja) | 半導体装置 | |
| JPH0555576U (ja) | 電子部品の実装構造 | |
| JPH0515729Y2 (ja) | ||
| JPH0670271U (ja) | 混成集積回路装置 | |
| JPH01187960A (ja) | 半導体装置 | |
| JPH02150052A (ja) | 集積回路用フラットパッケージ | |
| JPH0414857A (ja) | 電子部品のリード端子構造 | |
| JPH02278858A (ja) | Ｊベンド型集積回路 | |
| JPH0555561U (ja) | 表面実装部品搭載構造 | |
| JPS6352497A (ja) | 配線基板 | |
| JPH06163791A (ja) | リード端子付表面実装部品 | |
| JPH0533543U (ja) | 表面実装部品 | |
| JPH0523550U (ja) | 表面実装用部品のリードピン | |
| JPH02152266A (ja) | 半導体装置 |