JPH06204289A - 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス - Google Patents
表面実装パッケージ用の改良されたポストを備えた集積回路デバイスInfo
- Publication number
- JPH06204289A JPH06204289A JP4194886A JP19488692A JPH06204289A JP H06204289 A JPH06204289 A JP H06204289A JP 4194886 A JP4194886 A JP 4194886A JP 19488692 A JP19488692 A JP 19488692A JP H06204289 A JPH06204289 A JP H06204289A
- Authority
- JP
- Japan
- Prior art keywords
- package
- post
- printed wiring
- wiring board
- posts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10696—Single-in-line [SIL] package
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路デバイスをプリント配線基板
上に表面実装する際に、パッケージから延びて、プリン
ト配線基板の孔に挿入する案内支持用のポストが、樹脂
成形時の成形金型合わせ面のずれに起因して、実効直径
に大きな公差を伴い、これにより、ポストの孔への嵌合
がしっくりいかなくなるのを防止する。 【構成】 デバイス１０の長手方向に直交する方向に延
びる２本のポスト３０をパッケージ１６と一体的に樹脂
成形する際に、ポスト３０用の形彫空間が上型４４ａの
側にのみ刻設される。そのためには、パッケージ１６の
長手方向の稜を底面から見た場合に、その稜の端面を長
手方向に裁断するように延在する成形金型合わせ面３２
に関して非対称的配置となって、ポスト３０の断面が上
型４４ａ側のみに現れるように、パッケージ１６から延
びるポスト３０の位置決めが行われる。
上に表面実装する際に、パッケージから延びて、プリン
ト配線基板の孔に挿入する案内支持用のポストが、樹脂
成形時の成形金型合わせ面のずれに起因して、実効直径
に大きな公差を伴い、これにより、ポストの孔への嵌合
がしっくりいかなくなるのを防止する。 【構成】 デバイス１０の長手方向に直交する方向に延
びる２本のポスト３０をパッケージ１６と一体的に樹脂
成形する際に、ポスト３０用の形彫空間が上型４４ａの
側にのみ刻設される。そのためには、パッケージ１６の
長手方向の稜を底面から見た場合に、その稜の端面を長
手方向に裁断するように延在する成形金型合わせ面３２
に関して非対称的配置となって、ポスト３０の断面が上
型４４ａ側のみに現れるように、パッケージ１６から延
びるポスト３０の位置決めが行われる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路デバ
イスに関連し、より詳細には、集積回路デバイス用の表
面実装パッケージに関するものである。
イスに関連し、より詳細には、集積回路デバイス用の表
面実装パッケージに関するものである。
【０００２】
【従来の技術】集積回路デバイスは、半導体の大量生産
の中で、多年にわたり、デュアル イン ライン（ＤＩ
Ｐ）パッケージと称されるプラスティックパッケージに
収容されて、今日に到っている。このＤＩＰパッケージ
には、プリント配線基板にあけられたスルーホールに挿
入されるリードが設けられていて、パッケージ自体がプ
リント配線基板上に平らに取り付けられている。ごく近
年では、表面実装も導入されているが、この技術は、プ
リント配線基板の孔でのハンダ付け用リードを不必要に
している。それ故に、リードとプリント配線基板の導体
とが、相互に一層接近できるようになり、より高い実装
密度が達成されている。同様に、端面実装のパッケージ
やモジュールも、実装密度のさらなる向上、冷却能力の
改善、原価低減などへの取組の中で、採用されるに至っ
ている。チップ上でのデバイス密度や回路密度がさらに
向上するにつれて、収容密度もパッケージレベルと基板
レベルの双方で、上昇する必要があり、同時に、一方
で、適切な冷却性能を呈し、さらに、パッケージと基板
との組立てやハンダ付けを迅速正確で、しかも強靭なも
のにしている。特に、このようなパッケージ技術では、
実装作業やハンダ付作業中での位置決めや機械的保持が
容易でありながら、検査、加速寿命試験、輸送の期間
中、さらには、システム動作期間中におけるリードの保
護が確保されていなければならない。ところで、この種
の従来技術で、しばしば採用されるものに半導体デバイ
スのプリント配線基板に対する案内支持のためのガイド
ポストがある。
の中で、多年にわたり、デュアル イン ライン（ＤＩ
Ｐ）パッケージと称されるプラスティックパッケージに
収容されて、今日に到っている。このＤＩＰパッケージ
には、プリント配線基板にあけられたスルーホールに挿
入されるリードが設けられていて、パッケージ自体がプ
リント配線基板上に平らに取り付けられている。ごく近
年では、表面実装も導入されているが、この技術は、プ
リント配線基板の孔でのハンダ付け用リードを不必要に
している。それ故に、リードとプリント配線基板の導体
とが、相互に一層接近できるようになり、より高い実装
密度が達成されている。同様に、端面実装のパッケージ
やモジュールも、実装密度のさらなる向上、冷却能力の
改善、原価低減などへの取組の中で、採用されるに至っ
ている。チップ上でのデバイス密度や回路密度がさらに
向上するにつれて、収容密度もパッケージレベルと基板
レベルの双方で、上昇する必要があり、同時に、一方
で、適切な冷却性能を呈し、さらに、パッケージと基板
との組立てやハンダ付けを迅速正確で、しかも強靭なも
のにしている。特に、このようなパッケージ技術では、
実装作業やハンダ付作業中での位置決めや機械的保持が
容易でありながら、検査、加速寿命試験、輸送の期間
中、さらには、システム動作期間中におけるリードの保
護が確保されていなければならない。ところで、この種
の従来技術で、しばしば採用されるものに半導体デバイ
スのプリント配線基板に対する案内支持のためのガイド
ポストがある。
【０００３】全図面が参照になるが、特に図１（Ａ）に
は、従来技術による理想的なポスト１３０が、プリント
配線基板、すなわち、ＰＣＢ（図示せず）の孔１２０に
挿入されている様子が底面から見た要部抽出拡大図で図
示されていて、これによって、全くの従来技術によるデ
バイス（図示せず）が、プリント配線基板上に縦方向に
取り付け可能になっている。図１（Ａ）には、ポスト頭
部１２２とポスト底部１２４を持つ理想化されたポスト
１３０が図示されており、これら、頭部と底部は、完全
に対をなして一線上に整合している。例えて言えば、合
わせ端面１２６は、長さ１．０１６mmである。ポスト１
３０の実効直径は、約１．３５７２mmであり、図１
（Ａ）では、孔１２０を横断する矢印で示されている。
は、従来技術による理想的なポスト１３０が、プリント
配線基板、すなわち、ＰＣＢ（図示せず）の孔１２０に
挿入されている様子が底面から見た要部抽出拡大図で図
示されていて、これによって、全くの従来技術によるデ
バイス（図示せず）が、プリント配線基板上に縦方向に
取り付け可能になっている。図１（Ａ）には、ポスト頭
部１２２とポスト底部１２４を持つ理想化されたポスト
１３０が図示されており、これら、頭部と底部は、完全
に対をなして一線上に整合している。例えて言えば、合
わせ端面１２６は、長さ１．０１６mmである。ポスト１
３０の実効直径は、約１．３５７２mmであり、図１
（Ａ）では、孔１２０を横断する矢印で示されている。
【０００４】図１（Ｂ）は、従来技術による実際のポス
ト２３０が、プリント配線基板上の孔２２０に挿入され
ている様子を示す図１（Ａ）相当の図である。ここでの
ポスト２３０は、ポスト頭部１２２とポスト底部１２４
の間に成形上の不整合を呈している。この不整合によ
り、ポスト２３０の実効直径が、約１．３９３１mmとな
り、図１（Ｂ）で、孔２２０を横断する矢印で示される
ものとなる。
ト２３０が、プリント配線基板上の孔２２０に挿入され
ている様子を示す図１（Ａ）相当の図である。ここでの
ポスト２３０は、ポスト頭部１２２とポスト底部１２４
の間に成形上の不整合を呈している。この不整合によ
り、ポスト２３０の実効直径が、約１．３９３１mmとな
り、図１（Ｂ）で、孔２２０を横断する矢印で示される
ものとなる。
【０００５】
【発明が解決しようとする課題】ポスト２３０の実効直
径は、ポスト１３０の実効直径よりも約０．０３５９mm
だけ大きい（図１（Ａ）、図１（Ｂ）でもまた他の図で
も同様であるが、正確な尺度で描かれていないことに留
意されたい）。このようにして、従来技術によるポスト
頭部１２２とポスト底部１２４間の不整合は、プリント
配線基板の孔２２０に対して現実に要求される許容度合
いを大きなものにするという結果になる。（つまり、孔
２２０の直径は、ポスト２３０の増大した実効直径に相
応して、拡張されなければならないということであ
る。）そして、この場合、ポスト２３０が孔にしっくり
と嵌合しないということが、しばしば起る。このような
状況では、従来技術によるデバイスは、表面実装に際し
て不安定な姿勢となり、このことにより、リードの位置
決めが不正確となり、リフローハンダ付け接続なども不
完全になるという結果を生む。必要なものは、このよう
に、潜在的にも、頭部と底部との間に不整合のないポス
トであり、かかるポストにより、ポストと孔との間の実
際の公差が解消されて、両者の実効直径値が極めて接近
した値になり、その結果、両者がしっくりと嵌合するよ
うになる。
径は、ポスト１３０の実効直径よりも約０．０３５９mm
だけ大きい（図１（Ａ）、図１（Ｂ）でもまた他の図で
も同様であるが、正確な尺度で描かれていないことに留
意されたい）。このようにして、従来技術によるポスト
頭部１２２とポスト底部１２４間の不整合は、プリント
配線基板の孔２２０に対して現実に要求される許容度合
いを大きなものにするという結果になる。（つまり、孔
２２０の直径は、ポスト２３０の増大した実効直径に相
応して、拡張されなければならないということであ
る。）そして、この場合、ポスト２３０が孔にしっくり
と嵌合しないということが、しばしば起る。このような
状況では、従来技術によるデバイスは、表面実装に際し
て不安定な姿勢となり、このことにより、リードの位置
決めが不正確となり、リフローハンダ付け接続なども不
完全になるという結果を生む。必要なものは、このよう
に、潜在的にも、頭部と底部との間に不整合のないポス
トであり、かかるポストにより、ポストと孔との間の実
際の公差が解消されて、両者の実効直径値が極めて接近
した値になり、その結果、両者がしっくりと嵌合するよ
うになる。
【０００６】
【課題を解決するための手段】以上に概説された課題
は、この発明のデバイスにより、抜本的に解決される。
換言すれば、この発明は、プリント配線基板上に、安定
にして、かつ、堅固な形態で機械的に位置決め可能なデ
バイスを提供しており、これにより、表面実装ないしそ
の他の処理が遂行可能となる。ここに言うその他の処理
は、パッケージのポストとプリント配線基板の孔との間
の寸法公差を減じて、しっくりとした両者の嵌合を提供
する。この発明によるデバイスは、パッケージの少くと
も１つの稜から伸延する複数個のリードフィンガを伴っ
て、チップを封入するパッケージが含まれたものであ
る。好適な実施例では、２本のポストが同一の稜からパ
ッケージの外側へ向って延びており、これにより、パッ
ケージは、プリント配線基板上に長手方向を底面として
縦方向に実装可能となる。このデバイスを製造するに際
しては、ポストは、成形金型の一方側のみで成形され
る。その結果、ポストとプリント配線基板の孔との間の
寸法公差が減少し、ポストが孔に対してしっくりと嵌合
する。
は、この発明のデバイスにより、抜本的に解決される。
換言すれば、この発明は、プリント配線基板上に、安定
にして、かつ、堅固な形態で機械的に位置決め可能なデ
バイスを提供しており、これにより、表面実装ないしそ
の他の処理が遂行可能となる。ここに言うその他の処理
は、パッケージのポストとプリント配線基板の孔との間
の寸法公差を減じて、しっくりとした両者の嵌合を提供
する。この発明によるデバイスは、パッケージの少くと
も１つの稜から伸延する複数個のリードフィンガを伴っ
て、チップを封入するパッケージが含まれたものであ
る。好適な実施例では、２本のポストが同一の稜からパ
ッケージの外側へ向って延びており、これにより、パッ
ケージは、プリント配線基板上に長手方向を底面として
縦方向に実装可能となる。このデバイスを製造するに際
しては、ポストは、成形金型の一方側のみで成形され
る。その結果、ポストとプリント配線基板の孔との間の
寸法公差が減少し、ポストが孔に対してしっくりと嵌合
する。
【０００７】この発明は、以下の要素で構成される集積
回路デバイスを提供する。すなわち、パッケージは、半
導体チップを封入し、該パッケージは、長手方向の成形
金型合わせ面を呈し、複数個のリードフィンガが、該パ
ッケージの少くとも１つの稜から伸延し、該フィンガ
は、チップに対して電気的に接続されている。そして、
パッケージと一体になっていて、該パッケージの少くと
も１つの稜から延びる複数本のポストが、長手方向の成
形金型合わせ面に対して非対称的に設けられて、これが
プリント配線基板中の孔に嵌合することで、該基盤にリ
ードフィンガが固着される際に、該基板に対する機械的
な位置決め案内機能と支持機能とが確保される。
回路デバイスを提供する。すなわち、パッケージは、半
導体チップを封入し、該パッケージは、長手方向の成形
金型合わせ面を呈し、複数個のリードフィンガが、該パ
ッケージの少くとも１つの稜から伸延し、該フィンガ
は、チップに対して電気的に接続されている。そして、
パッケージと一体になっていて、該パッケージの少くと
も１つの稜から延びる複数本のポストが、長手方向の成
形金型合わせ面に対して非対称的に設けられて、これが
プリント配線基板中の孔に嵌合することで、該基盤にリ
ードフィンガが固着される際に、該基板に対する機械的
な位置決め案内機能と支持機能とが確保される。
【０００８】この発明の１つの目的は、半導体集積回路
デバイス用の改良されたパッケージを提供することであ
る。別の目的は、プリント配線基板のスルーホール内で
のリードのハンダ付けを必要としないような半導体デバ
イス用の端面実装されるパッケージを提供することであ
る。さらなる目的は、実装作業中、ハンダ付け作業中、
動作中のいずれにあっても、機械的に堅固に固定されて
いて、しかも、プリント配線基板上に余分な面積を占め
ることのないような集積用の表面実装パッケージを提供
することである。さらなるもう１つの目的は、組立作業
から最終的なシステムの使用に至るまでの間で、リード
の保護を可能にし、プリント配線基板上でのリードの正
確な位置決めを可能にするような集積回路デバイス用の
端面実装と表面実装の構成を提供することである。さら
なるもう１つの目的は、ポストの寸法公差がプリント配
線基板孔の寸法公差に対して厳密に整合可能なポストを
設けたパッケージを提供することである。
デバイス用の改良されたパッケージを提供することであ
る。別の目的は、プリント配線基板のスルーホール内で
のリードのハンダ付けを必要としないような半導体デバ
イス用の端面実装されるパッケージを提供することであ
る。さらなる目的は、実装作業中、ハンダ付け作業中、
動作中のいずれにあっても、機械的に堅固に固定されて
いて、しかも、プリント配線基板上に余分な面積を占め
ることのないような集積用の表面実装パッケージを提供
することである。さらなるもう１つの目的は、組立作業
から最終的なシステムの使用に至るまでの間で、リード
の保護を可能にし、プリント配線基板上でのリードの正
確な位置決めを可能にするような集積回路デバイス用の
端面実装と表面実装の構成を提供することである。さら
なるもう１つの目的は、ポストの寸法公差がプリント配
線基板孔の寸法公差に対して厳密に整合可能なポストを
設けたパッケージを提供することである。
【０００９】
【実施例】この発明の実施例を図に基づいて説明すれ
ば、以下のとおりである。図２を参照すれば明らかなよ
うに、電子デバイス１０には、チップ１２（図４参照）
と複数本のリードフィンガ１４と、パッケージ１６とが
含まれている。パッケージ１６は、複数の孔２０が穿設
されているプリント配線基板（ＰＣＢ）１８にしっかり
と取り付けられ、これにより、デバイス１０は、リフロ
ーハンダ付の前後を問わず、プリント配線基板１８上に
安定して確実に実装される。プリント配線基板１８に関
しては、複合材料のものであろうが他の材料のものであ
ろうが、いかなる種類のものであってもよい。
ば、以下のとおりである。図２を参照すれば明らかなよ
うに、電子デバイス１０には、チップ１２（図４参照）
と複数本のリードフィンガ１４と、パッケージ１６とが
含まれている。パッケージ１６は、複数の孔２０が穿設
されているプリント配線基板（ＰＣＢ）１８にしっかり
と取り付けられ、これにより、デバイス１０は、リフロ
ーハンダ付の前後を問わず、プリント配線基板１８上に
安定して確実に実装される。プリント配線基板１８に関
しては、複合材料のものであろうが他の材料のものであ
ろうが、いかなる種類のものであってもよい。
【００１０】図４を参照する限り、デバイス１０は、図
２中の４−４矢視線から見た断面図で示されている。チ
ップ１２は、図４では、パッケージ１６に封入されたも
のとして示されている。チップ１２自体は、全く通常の
ものである。チップ１２は、微細技術による典型的な素
子を含み、一般には、単結晶シリコンで製造されるが、
他の材料も用いられる。例えば、これらに限られること
はないが、ゲルマニュウやガリュム砒素が用いられる。
実施例の一つでは、チップ１２が、テキサス州ダラスの
テキサスインスツルメンツ社により生産された４メガビ
ットＤＲＡＭチップなどの種類のものであるが、微細電
子工業界で公知の他の種類のチップ（例えば、メモリデ
バイス、論理デバイス、完全なデスクリートデバイス、
他の種類の集積回路デバイス）にもこの発明が用いられ
る可能性があるので、これらも、この発明の範疇として
意図されている。
２中の４−４矢視線から見た断面図で示されている。チ
ップ１２は、図４では、パッケージ１６に封入されたも
のとして示されている。チップ１２自体は、全く通常の
ものである。チップ１２は、微細技術による典型的な素
子を含み、一般には、単結晶シリコンで製造されるが、
他の材料も用いられる。例えば、これらに限られること
はないが、ゲルマニュウやガリュム砒素が用いられる。
実施例の一つでは、チップ１２が、テキサス州ダラスの
テキサスインスツルメンツ社により生産された４メガビ
ットＤＲＡＭチップなどの種類のものであるが、微細電
子工業界で公知の他の種類のチップ（例えば、メモリデ
バイス、論理デバイス、完全なデスクリートデバイス、
他の種類の集積回路デバイス）にもこの発明が用いられ
る可能性があるので、これらも、この発明の範疇として
意図されている。
【００１１】再度、図４が参照されるが、リードフィン
ガ１４は、ボンデングパッドあるいは類似のものにおい
て、チップ１２に対して接続されるのが普通である。各
リードフィンガ１４には、パッケージ１６から伸延して
いるフィンガ基部２２がある。各基部２２には、フィン
ガ先端部２４があって、通常的な仕方では、このフィン
ガ先端部２４のところで、プリント配線基板１８上に表
面実装が施されている（図２参照）。図の明確化を図る
のに、プリント配線基板１８が図４中では、省略されて
いることに留意されたい。再度、図２を参照すれば明ら
かなように、パッケージ１６には、パッケージ本体２６
と、ポスト挿入止め２８と、２本のポスト３０（ポスト
３０は、図２では、隠れた状態で示されている）とが含
まれている。本体２６は、図２で見て、紙面上、長手方
向沿いに、成形金型の合わせ面を持っている（図３中の
符号３２も長手方向の金型合わせ面を示す）。本体２６
には、チップ１２を封入するのに、一般的な仕方とし
て、例えば、樹脂成形が施される。ポスト３０は、しっ
くりとプリント配線基板孔２０に嵌合して取り付けられ
る。
ガ１４は、ボンデングパッドあるいは類似のものにおい
て、チップ１２に対して接続されるのが普通である。各
リードフィンガ１４には、パッケージ１６から伸延して
いるフィンガ基部２２がある。各基部２２には、フィン
ガ先端部２４があって、通常的な仕方では、このフィン
ガ先端部２４のところで、プリント配線基板１８上に表
面実装が施されている（図２参照）。図の明確化を図る
のに、プリント配線基板１８が図４中では、省略されて
いることに留意されたい。再度、図２を参照すれば明ら
かなように、パッケージ１６には、パッケージ本体２６
と、ポスト挿入止め２８と、２本のポスト３０（ポスト
３０は、図２では、隠れた状態で示されている）とが含
まれている。本体２６は、図２で見て、紙面上、長手方
向沿いに、成形金型の合わせ面を持っている（図３中の
符号３２も長手方向の金型合わせ面を示す）。本体２６
には、チップ１２を封入するのに、一般的な仕方とし
て、例えば、樹脂成形が施される。ポスト３０は、しっ
くりとプリント配線基板孔２０に嵌合して取り付けられ
る。
【００１２】図３を参照すれば明らかなように、ここで
は、デバイス１０が、図２中の矢視線で示されるよう
に、底面からの姿として示されている。プリント配線基
板１８は、明確化のために、省略されている。図３中で
は、ポスト３０にテーパ付けされていることが、一層、
明瞭に現れている。ポスト３０は、符号３２で示される
長手方向沿いの成形金型合わせ面に関して、非対称に作
られている。この金型合わせ面３２は、図３で見て紙面
に直交する面でデバイス１０の１つの稜の端面を切断す
る際の中心線として現れている。符号３２で示される長
手方向の金型合わせ面は、具体的には、成形工程におけ
る雄型雌型間の合わせ面（図６参照）である。換言すれ
ば、ポスト３０は、本来的に、長手方向の合わせ面より
必ず上方に存在し、つまり、ポスト３０の如何なる部分
も長手方向の合わせ面３２よりも下方には、本来的に存
在していない。
は、デバイス１０が、図２中の矢視線で示されるよう
に、底面からの姿として示されている。プリント配線基
板１８は、明確化のために、省略されている。図３中で
は、ポスト３０にテーパ付けされていることが、一層、
明瞭に現れている。ポスト３０は、符号３２で示される
長手方向沿いの成形金型合わせ面に関して、非対称に作
られている。この金型合わせ面３２は、図３で見て紙面
に直交する面でデバイス１０の１つの稜の端面を切断す
る際の中心線として現れている。符号３２で示される長
手方向の金型合わせ面は、具体的には、成形工程におけ
る雄型雌型間の合わせ面（図６参照）である。換言すれ
ば、ポスト３０は、本来的に、長手方向の合わせ面より
必ず上方に存在し、つまり、ポスト３０の如何なる部分
も長手方向の合わせ面３２よりも下方には、本来的に存
在していない。
【００１３】ところで、図５（Ａ）、図５（Ｂ）、図５
（Ｃ）には、１個の孔２０に配置された１本のポスト３
０に関して、段階的挿入過程が、図２中の矢視線５−５
から見た詳細な断面として示されている。関係する部分
以外のデバイス１０の残余部分のすべてとプリント配線
基板１８は、図の明確化のために、省略されている。図
５（Ａ）、図５（Ｂ）、図５（Ｃ）のそれぞれには、プ
リント配線基板孔２０の周囲の表示に加えて、矢印を用
いて、孔２０におけるポスト３０の実効直径が示されて
いる。これは、ポスト３０が段階的に挿入されるに際し
ての、ポスト３０の実効直径と孔２０の直径との比較の
ために行われたものである。好適な実施例では、プリン
ト配線基板孔２０の直径が１．１９４mm（大略４７ミ
ル）である。
（Ｃ）には、１個の孔２０に配置された１本のポスト３
０に関して、段階的挿入過程が、図２中の矢視線５−５
から見た詳細な断面として示されている。関係する部分
以外のデバイス１０の残余部分のすべてとプリント配線
基板１８は、図の明確化のために、省略されている。図
５（Ａ）、図５（Ｂ）、図５（Ｃ）のそれぞれには、プ
リント配線基板孔２０の周囲の表示に加えて、矢印を用
いて、孔２０におけるポスト３０の実効直径が示されて
いる。これは、ポスト３０が段階的に挿入されるに際し
ての、ポスト３０の実効直径と孔２０の直径との比較の
ために行われたものである。好適な実施例では、プリン
ト配線基板孔２０の直径が１．１９４mm（大略４７ミ
ル）である。
【００１４】図５（Ａ）は、プリント配線基板孔２０へ
の挿入開始時におけるポスト３０の様子を示している。
ポスト３０は、実効直径１．０９６mmである。この段階
での実効直径は、符号３４で示される円で描かれてい
る。図５（Ｂ）は、ポスト３０の孔２０への挿入の中間
的段階を示している。この挿入中間段階でのポスト３０
の実効直径は、約１．１６０mmである。この段階での実
効直径で示される円の周囲は、符号３６で示されてお
り、図５（Ｂ）に示されるように、孔２０自体の周囲と
ほとんど同じである。図５（Ｃ）は、ポスト３０の実効
直径が、約１．２７０mmとなるような挿入最終段階を示
している。この段階での実効直径で示される円の周囲
は、符号３８で示されている。この段階での実効直径
は、プリント配線基板１８上の孔２０対して干渉するよ
うなものとなって、しっくりとした挿入工程が確保され
る。
の挿入開始時におけるポスト３０の様子を示している。
ポスト３０は、実効直径１．０９６mmである。この段階
での実効直径は、符号３４で示される円で描かれてい
る。図５（Ｂ）は、ポスト３０の孔２０への挿入の中間
的段階を示している。この挿入中間段階でのポスト３０
の実効直径は、約１．１６０mmである。この段階での実
効直径で示される円の周囲は、符号３６で示されてお
り、図５（Ｂ）に示されるように、孔２０自体の周囲と
ほとんど同じである。図５（Ｃ）は、ポスト３０の実効
直径が、約１．２７０mmとなるような挿入最終段階を示
している。この段階での実効直径で示される円の周囲
は、符号３８で示されている。この段階での実効直径
は、プリント配線基板１８上の孔２０対して干渉するよ
うなものとなって、しっくりとした挿入工程が確保され
る。
【００１５】図６は、発明性のある成形金型４０で囲わ
れたデバイス１０の、部分的に立体化された断面図であ
る。ここでは、デバイス１０の向きが、図４の向きとの
対比では、金型合わせ面３２を中心にして１８０°回転
の表裏の関係になっていることに留意されたい。成形工
程に関しては、プリント配線基板１８上にデバイス１０
が実装される以前に実施されるものであるから、プリン
ト配線基板１８は、ここでは、図示されていない。ポス
ト３０は、長手方向の金型合わせ面について非対称であ
り（ポスト３０が延在する方向は、図６で見ると、紙面
に垂角である）、長手方向の金型合わせ面は、ここで
も、符号３２で示されていることが分かる。
れたデバイス１０の、部分的に立体化された断面図であ
る。ここでは、デバイス１０の向きが、図４の向きとの
対比では、金型合わせ面３２を中心にして１８０°回転
の表裏の関係になっていることに留意されたい。成形工
程に関しては、プリント配線基板１８上にデバイス１０
が実装される以前に実施されるものであるから、プリン
ト配線基板１８は、ここでは、図示されていない。ポス
ト３０は、長手方向の金型合わせ面について非対称であ
り（ポスト３０が延在する方向は、図６で見ると、紙面
に垂角である）、長手方向の金型合わせ面は、ここで
も、符号３２で示されていることが分かる。
【００１６】成形金型４０には、上型４２ａと下型４４
ａとが含まれており、前者は、パッケージ１６の上部４
２を形成し、後者は、パッケージ１６の下部４４を形成
する（図３も参照のこと）。上型４２ａと下型４４ａと
は、長手方向の金型合わせ面において組み合わされる。
成形工程に先行して、チップ１２が組み込まれて、リー
ドフィンガ１４を備えたリードフレームとの間にワイヤ
ボンドが施される。次いで、デバイス１０が、樹脂封入
のために、上型４２ａと下型４４ａの間に載置される。
図６に示されるリードフィンガ１４は、この段階では、
図２に示されるように、仕上り時の方向に曲げられては
いない。
ａとが含まれており、前者は、パッケージ１６の上部４
２を形成し、後者は、パッケージ１６の下部４４を形成
する（図３も参照のこと）。上型４２ａと下型４４ａと
は、長手方向の金型合わせ面において組み合わされる。
成形工程に先行して、チップ１２が組み込まれて、リー
ドフィンガ１４を備えたリードフレームとの間にワイヤ
ボンドが施される。次いで、デバイス１０が、樹脂封入
のために、上型４２ａと下型４４ａの間に載置される。
図６に示されるリードフィンガ１４は、この段階では、
図２に示されるように、仕上り時の方向に曲げられては
いない。
【００１７】図７は、プリント配線基板１８上に実装さ
れたこの発明による複数個のデバイス１０を備えた電子
システム４６を示している。デバイス１０は、プリント
配線基板１８上に垂直姿勢で実装されて、実装密度を最
大にするばかりか、ここに記載されているこの発明の利
点を有効に活かすものである。
れたこの発明による複数個のデバイス１０を備えた電子
システム４６を示している。デバイス１０は、プリント
配線基板１８上に垂直姿勢で実装されて、実装密度を最
大にするばかりか、ここに記載されているこの発明の利
点を有効に活かすものである。
【００１８】デバイス１０やシステム４６を製造する工
程を以下に述べる。チップ１２（一般には、リードフィ
ンガ１４も一体的にそこに実装されている）は、上型４
２ａ内に載置される。上型４２ａと下型４４ａは、図３
と図６中で、互いに９０°回転の異なる矢視線から図示
されているような長手方向の金型合わせ面で組み合わさ
れる。そして、例えば、信越１６５ＶＡのような合成樹
脂材料の成形材料が、成形金型４０中に射出されて、架
橋反応が進行する。その後、成形金型４２ａ、４４ａ
が、型開きされて、そこから、デバイス１０が取り出さ
れ、図４に示されるように、リードフィンガ１４がフィ
ンガ基部２２のところで折り曲げられて、フィンガ先端
部２４ができる。このようにして、完成品のデバイス１
０が仕上がる。さらに、複数個の孔２０が、プリント配
線基板１８内に穿設される。好適な実施例では、各デバ
イス１０には、２本のポスト３０が設けられているが、
用途によっては、他の本数のポストも使用可能である。
複数個のデバイス１０のポスト３０が、次いで、対応す
るプリント配線基板孔２０に挿入される。ポスト３０の
外形には、テーパが付けられていて、これにより、挿入
が容易に行なわれる。さらに、デバイス１０のフィンガ
先端部２４に対して、プリント配線基板上でリフローハ
ンダ付け処理が施されるが、この処理は、この技術分野
では、周知の赤外線リフロや蒸気相リフロのような通常
的な処理である。かくして、システム４６が完成する。
程を以下に述べる。チップ１２（一般には、リードフィ
ンガ１４も一体的にそこに実装されている）は、上型４
２ａ内に載置される。上型４２ａと下型４４ａは、図３
と図６中で、互いに９０°回転の異なる矢視線から図示
されているような長手方向の金型合わせ面で組み合わさ
れる。そして、例えば、信越１６５ＶＡのような合成樹
脂材料の成形材料が、成形金型４０中に射出されて、架
橋反応が進行する。その後、成形金型４２ａ、４４ａ
が、型開きされて、そこから、デバイス１０が取り出さ
れ、図４に示されるように、リードフィンガ１４がフィ
ンガ基部２２のところで折り曲げられて、フィンガ先端
部２４ができる。このようにして、完成品のデバイス１
０が仕上がる。さらに、複数個の孔２０が、プリント配
線基板１８内に穿設される。好適な実施例では、各デバ
イス１０には、２本のポスト３０が設けられているが、
用途によっては、他の本数のポストも使用可能である。
複数個のデバイス１０のポスト３０が、次いで、対応す
るプリント配線基板孔２０に挿入される。ポスト３０の
外形には、テーパが付けられていて、これにより、挿入
が容易に行なわれる。さらに、デバイス１０のフィンガ
先端部２４に対して、プリント配線基板上でリフローハ
ンダ付け処理が施されるが、この処理は、この技術分野
では、周知の赤外線リフロや蒸気相リフロのような通常
的な処理である。かくして、システム４６が完成する。
【００１９】或るシステムでは、デバイス１０が複数個
ではなく、唯１個であることもあり、この１個のデバイ
ス１０が、既述のように、プリント配線基板１８上に表
面実装されることは即座に理解されるであろうが、好適
な実施例では、図７に示すように、１個のプリント配線
基板１８上に複数個のデバイス１０が実装されている。
ではなく、唯１個であることもあり、この１個のデバイ
ス１０が、既述のように、プリント配線基板１８上に表
面実装されることは即座に理解されるであろうが、好適
な実施例では、図７に示すように、１個のプリント配線
基板１８上に複数個のデバイス１０が実装されている。
【００２０】挿入後の最終的な実効直径（図５（Ｃ）に
おける円３８で描かれているような実効直径）は、プリ
ント配線基板２０の直径よりも大きいので、しっくりと
した嵌合が確保される。ポスト挿入止め２８は、テーパ
の施されたポスト３０の孔２０内への過剰な挿入を確実
に防止し、これにより、リードフィンガ１４の不注意に
よる破損が避けられる。かくして、有効な表面実装が実
施される。
おける円３８で描かれているような実効直径）は、プリ
ント配線基板２０の直径よりも大きいので、しっくりと
した嵌合が確保される。ポスト挿入止め２８は、テーパ
の施されたポスト３０の孔２０内への過剰な挿入を確実
に防止し、これにより、リードフィンガ１４の不注意に
よる破損が避けられる。かくして、有効な表面実装が実
施される。
【００２１】ポスト３０が、下型４４ａ側においてのみ
成形されている点に留意すべきである（この発明の属す
る技術分野の当業者には、上型４２ａと下型４４ａの区
別は相対的なものであって、上型とか下型とかの言葉
は、本来的に互換可能であることが、即座に分るであろ
う）。ポスト３０は、下型４４ａにおいてのみ成形され
るので、ポスト３０は、金型合わせ面３２に対しては非
対称となる。図３によれば、ポスト３０は、全体的に言
って、符号３２で示される長手方向の金型合わせ面の上
方側のみに存在し、何れのポスト３０の如何なる部分も
実質的に長手方向の金型合わせ面３２の下方側には存在
していないことが実証的に表わされている。有害な金型
合わせ面の不整合（図１（Ｂ）に示されるような不整
合）の可能性が取り除かれるので、ポスト３０の直径
が、プリント配線基板孔２０の直径と殆んど一致する。
したがって、プリント配線基板１８としては、余裕のよ
り少ない孔２０を備えることができるので、孔２０に対
するポスト３０のきつい嵌合が得られる。このようにし
て、デバイス１０は、プリント配線基板１８上に堅固に
嵌め込まれて、効果的な表面実装工程が実効可能にな
る。以上のように、この発明によれば、改良されたポス
ト３０は、ポスト３０の孔２０へのしっくりとした嵌合
を可能にすることで、一層優れた機械的安定性と一層好
結果の表面実装工程の実施とを確保する。
成形されている点に留意すべきである（この発明の属す
る技術分野の当業者には、上型４２ａと下型４４ａの区
別は相対的なものであって、上型とか下型とかの言葉
は、本来的に互換可能であることが、即座に分るであろ
う）。ポスト３０は、下型４４ａにおいてのみ成形され
るので、ポスト３０は、金型合わせ面３２に対しては非
対称となる。図３によれば、ポスト３０は、全体的に言
って、符号３２で示される長手方向の金型合わせ面の上
方側のみに存在し、何れのポスト３０の如何なる部分も
実質的に長手方向の金型合わせ面３２の下方側には存在
していないことが実証的に表わされている。有害な金型
合わせ面の不整合（図１（Ｂ）に示されるような不整
合）の可能性が取り除かれるので、ポスト３０の直径
が、プリント配線基板孔２０の直径と殆んど一致する。
したがって、プリント配線基板１８としては、余裕のよ
り少ない孔２０を備えることができるので、孔２０に対
するポスト３０のきつい嵌合が得られる。このようにし
て、デバイス１０は、プリント配線基板１８上に堅固に
嵌め込まれて、効果的な表面実装工程が実効可能にな
る。以上のように、この発明によれば、改良されたポス
ト３０は、ポスト３０の孔２０へのしっくりとした嵌合
を可能にすることで、一層優れた機械的安定性と一層好
結果の表面実装工程の実施とを確保する。
【００２２】この発明に関し、好適な実施例と代替例と
を詳細に記述したが、ここでの記述は、単に例示したに
過ぎず、限界的な意味で把握されるべきでないことを理
解すべきである。さらに、この発明の実施例の詳細な説
明に関する多数の改変や追加の実施例は、この明細書の
記述を参照すれば、同じ技術分野で通常の知識を有する
者にとっては明白であり、かつその者により容易に製作
しうることも理解すべきである。同様の変更や追加の実
施例は、特許請求の範囲に記載される本発明の精神と真
の技術的範囲内のものであると考えられる。
を詳細に記述したが、ここでの記述は、単に例示したに
過ぎず、限界的な意味で把握されるべきでないことを理
解すべきである。さらに、この発明の実施例の詳細な説
明に関する多数の改変や追加の実施例は、この明細書の
記述を参照すれば、同じ技術分野で通常の知識を有する
者にとっては明白であり、かつその者により容易に製作
しうることも理解すべきである。同様の変更や追加の実
施例は、特許請求の範囲に記載される本発明の精神と真
の技術的範囲内のものであると考えられる。
【００２３】＜その他の開示事項＞ １ （１）長手方向に成形金型合わせ面を呈し、半導体
チップを封入するパッケージ （２）パッケージの少なくとも１つの稜から伸延する複
数個のリードフィンガ （３）パッケージと一体的に該パッケージの少なくとも
１つの稜から伸びて、複数個のリードフィンガをプリン
ト配線基板に固着する際に、プリント配線基板の孔に嵌
合して、該基板上でのパッケージの機械的な位置の決め
と該基板上でのパッケージの支持とを確保するように、
パッケージの長さ方向の成形金型合わせ面に対して非対
称に成形された複数本のポストを含んで成り、表面実装
パッケージ用の改良されたポストを備えた集積回路デバ
イスないし同類のデバイス。 ２ １項のデバイスにおいて、該ポストの少くとも１本
は、完全に該長手方向成形平面上において実質的に成形
されている。 ３ １項のデバイスにおいて、該パッケージは実質的に
該チップとボンディングされた端子脚の周りを成形する
人造樹脂を含む。 ４ １項のデバイスにおいて、該端子脚は該長手方向成
形平面に実質的に垂直である面となるように曲げられ
る。 ５ 複数の孔を持つＰＣ基板と、該基板上に装着された
複数のＩＣデバイスあるいは類似品であって、該基板上
に端面装着された少くとも１個の該デバイスがあり、該
少くとも１個のデバイスは、半導体チップを包装するパ
ッケージであって、該パッケージは長手方向成形平面を
表しているもの、該パッケージの少くとも一面から延展
する複数の端子脚であって、該端子脚は電気的に該チッ
プに接続されているもの、で構成され、該パッケージの
少くとも該一面から延展する該パッケージと一体となっ
た複数のポストであって、該ポストの少くとも１本は、
該端子脚が該ＰＣ基板に固定された際に、該パッケージ
の位置を機械的に決めまた機械的に支持せんとして、該
ＰＣ基板内の該孔のいくつかと嵌合すべく、該長手方向
成形平面に関して非対稱に成形されるもの、から構成さ
れることを特徴とする電子回路基板システム。 ６ ５項のシステムにおいて、少くとも１つの該ポスト
は、完全に該長手方向成形平面の一方の面上において実
質的に成形される。 ７ ５項のシステムにおいて、該デバイスは実質的にい
ずれに対しても平行であり、各デバイスは半導体チップ
を包装するパッケージを持ち、該パッケージは長手方向
成形平面を表し、また各デバイスには、該長手方向成形
平面に関して非対稱であるように成形された少くとも１
本のポストが含まれる。 ８ 半導体チップを包装するパッケージを成形し、該パ
ッケージにはそれと一体となり、かつ該パッケージの少
くとも１つの該面から延展している、複数のポストを含
み、該パッケージは長手方向成形平面を表し、該チップ
には複数の端子脚が接続され、該端子脚は該パッケージ
の面の少くとも一面から延展し、該端子脚がＰＣ基板に
固定される際に、該パッケージの位置を機械的に決めま
た機械的に支持する目的でＰＣ基板内の孔に嵌合するよ
うに該長手方向成形平面に関して非対稱に形成する、段
階から構成されることを特徴とする、ＩＣデバイスある
いはその類似品の製造方法。 ９ ８項の方法において、該ポストの少くとも１本は完
全に該長手方向成形平面の一面に実質的に成形される。 １０ ８項の方法において、該パッケージを成形する該
段階には、第１成形型と第２成形型を具備することを含
み、該金型は該長手方向成形平面が組合面となる。
チップを封入するパッケージ （２）パッケージの少なくとも１つの稜から伸延する複
数個のリードフィンガ （３）パッケージと一体的に該パッケージの少なくとも
１つの稜から伸びて、複数個のリードフィンガをプリン
ト配線基板に固着する際に、プリント配線基板の孔に嵌
合して、該基板上でのパッケージの機械的な位置の決め
と該基板上でのパッケージの支持とを確保するように、
パッケージの長さ方向の成形金型合わせ面に対して非対
称に成形された複数本のポストを含んで成り、表面実装
パッケージ用の改良されたポストを備えた集積回路デバ
イスないし同類のデバイス。 ２ １項のデバイスにおいて、該ポストの少くとも１本
は、完全に該長手方向成形平面上において実質的に成形
されている。 ３ １項のデバイスにおいて、該パッケージは実質的に
該チップとボンディングされた端子脚の周りを成形する
人造樹脂を含む。 ４ １項のデバイスにおいて、該端子脚は該長手方向成
形平面に実質的に垂直である面となるように曲げられ
る。 ５ 複数の孔を持つＰＣ基板と、該基板上に装着された
複数のＩＣデバイスあるいは類似品であって、該基板上
に端面装着された少くとも１個の該デバイスがあり、該
少くとも１個のデバイスは、半導体チップを包装するパ
ッケージであって、該パッケージは長手方向成形平面を
表しているもの、該パッケージの少くとも一面から延展
する複数の端子脚であって、該端子脚は電気的に該チッ
プに接続されているもの、で構成され、該パッケージの
少くとも該一面から延展する該パッケージと一体となっ
た複数のポストであって、該ポストの少くとも１本は、
該端子脚が該ＰＣ基板に固定された際に、該パッケージ
の位置を機械的に決めまた機械的に支持せんとして、該
ＰＣ基板内の該孔のいくつかと嵌合すべく、該長手方向
成形平面に関して非対稱に成形されるもの、から構成さ
れることを特徴とする電子回路基板システム。 ６ ５項のシステムにおいて、少くとも１つの該ポスト
は、完全に該長手方向成形平面の一方の面上において実
質的に成形される。 ７ ５項のシステムにおいて、該デバイスは実質的にい
ずれに対しても平行であり、各デバイスは半導体チップ
を包装するパッケージを持ち、該パッケージは長手方向
成形平面を表し、また各デバイスには、該長手方向成形
平面に関して非対稱であるように成形された少くとも１
本のポストが含まれる。 ８ 半導体チップを包装するパッケージを成形し、該パ
ッケージにはそれと一体となり、かつ該パッケージの少
くとも１つの該面から延展している、複数のポストを含
み、該パッケージは長手方向成形平面を表し、該チップ
には複数の端子脚が接続され、該端子脚は該パッケージ
の面の少くとも一面から延展し、該端子脚がＰＣ基板に
固定される際に、該パッケージの位置を機械的に決めま
た機械的に支持する目的でＰＣ基板内の孔に嵌合するよ
うに該長手方向成形平面に関して非対稱に形成する、段
階から構成されることを特徴とする、ＩＣデバイスある
いはその類似品の製造方法。 ９ ８項の方法において、該ポストの少くとも１本は完
全に該長手方向成形平面の一面に実質的に成形される。 １０ ８項の方法において、該パッケージを成形する該
段階には、第１成形型と第２成形型を具備することを含
み、該金型は該長手方向成形平面が組合面となる。
【図面の簡単な説明】
【図１（Ａ）】従来技術によるデバイスでの理想的なポ
ストの説明図である。
ストの説明図である。
【図１（Ｂ）】従来技術によるデバイスでの実際のポス
トの説明図である。
トの説明図である。
【図２】この発明が適用されている電子デバイスであっ
て、プリント配線基板上にデバイスが表面実装されてい
るものを示す立面図である。
て、プリント配線基板上にデバイスが表面実装されてい
るものを示す立面図である。
【図３】図２中の電子デバイスを矢視線３の方向から見
た底面図である。
た底面図である。
【図４】図２中の矢視線４−４から見たデバイス１０の
断面図である。
断面図である。
【図５（Ａ）】
【図５（Ｂ）】
【図５（Ｃ）】図２の矢視線５−５から見た段階的な断
面であって、プリント配線基板上の孔にデバイスのポス
トが挿入される際の段階的な変化を図示している。
面であって、プリント配線基板上の孔にデバイスのポス
トが挿入される際の段階的な変化を図示している。
【図６】デバイスを囲む成形金型についての図４に相応
する部分的断面図である。
する部分的断面図である。
【図７】この発明による複数個のデバイスが、プリント
配線基板上に表面実装されて組み込まれて成るシステム
の部分的立面図である。
配線基板上に表面実装されて組み込まれて成るシステム
の部分的立面図である。
１０ 電子デバイス １２ チップ １４ リードフィンガ １６ パッケージ １８ プリント配線基板 ２０ プリント配線基板孔 ２２ フィンガ基部 ２４ フィンガ先端部 ２６ パッケージ本体 ２８ ポスト挿入止め ３０ ポスト ３２ 長手方向の成形金型合わせ面 ３４、３６、３８ ポストの実効直径 ４０ 成形金型 ４２ 上部パッケージ ４２ａ 上型 ４４ 下部パッケージ ４４ａ 下型 ４６ 電子システム １２０ 孔 １２２ ポスト頭部 １２４ ポスト底部 １３０ 従来技術による理想的なポスト ２２０ 実際のプリント配線基板上の孔 ２３０ 従来技術による実際のポスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月２７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (1)
- 【請求項１】 （１）長手方向に成形金型合わせ面を呈
し、半導体チップを封入するパッケージ （２）パッケージの少なくとも１つの稜から伸延する複
数個のリードフィンガ （３）パッケージと一体的に該パッケージの少なくとも
１つの稜から伸びて、複数個のリードフィンガをプリン
ト配線基板に固着する際に、プリント配線基板の孔に嵌
合して、該基板上でのパッケージの機械的な位置の決め
と該基板上でのパッケージの支持とを確保するように、
パッケージの長さ方向の成形金型合わせ面に対して非対
称に成形された複数本のポストを含んで成り、表面実装
パッケージ用の改良されたポストを備えた集積回路デバ
イスないし同類のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US723,108 | 1991-06-28 | ||
| US07/723,108 US5204287A (en) | 1991-06-28 | 1991-06-28 | Integrated circuit device having improved post for surface-mount package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204289A true JPH06204289A (ja) | 1994-07-22 |
| JP3157611B2 JP3157611B2 (ja) | 2001-04-16 |
Family
ID=24904878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19488692A Expired - Fee Related JP3157611B2 (ja) | 1991-06-28 | 1992-06-29 | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5204287A (ja) |
| EP (1) | EP0520490B1 (ja) |
| JP (1) | JP3157611B2 (ja) |
| KR (1) | KR100261877B1 (ja) |
| DE (1) | DE69201274T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204287A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| JP3035403B2 (ja) * | 1992-03-09 | 2000-04-24 | 富士通株式会社 | 半導体装置 |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| US5647124A (en) * | 1994-04-25 | 1997-07-15 | Texas Instruments Incorporated | Method of attachment of a semiconductor slotted lead to a substrate |
| US5429992A (en) * | 1994-05-25 | 1995-07-04 | Texas Instruments Incorporated | Lead frame structure for IC devices with strengthened encapsulation adhesion |
| US5610437A (en) * | 1994-05-25 | 1997-03-11 | Texas Instruments Incorporated | Lead frame for integrated circuits |
| US5689137A (en) * | 1995-10-16 | 1997-11-18 | Hestia Technologies, Inc. | Method for transfer molding standard electronic packages and apparatus formed thereby |
| KR100192180B1 (ko) * | 1996-03-06 | 1999-06-15 | 김영환 | 멀티-레이어 버텀 리드 패키지 |
| JP3577848B2 (ja) * | 1996-09-30 | 2004-10-20 | ソニー株式会社 | 半導体装置の外形カット方法及びそれに用いる半導体製造装置 |
| US5789813A (en) * | 1996-09-30 | 1998-08-04 | Lsi Logic Corporation | Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom |
| KR100268460B1 (ko) * | 1996-12-07 | 2000-10-16 | 윤종용 | 표면실장용 반도체ic의 위치결정장치 |
| US6048744A (en) | 1997-09-15 | 2000-04-11 | Micron Technology, Inc. | Integrated circuit package alignment feature |
| KR19990055292A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 적층형 칩 스케일 패키지 |
| US5940277A (en) * | 1997-12-31 | 1999-08-17 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening, assemblies and methods |
| US6803656B2 (en) * | 1997-12-31 | 2004-10-12 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening |
| US6991960B2 (en) * | 2001-08-30 | 2006-01-31 | Micron Technology, Inc. | Method of semiconductor device package alignment and method of testing |
| US20040084211A1 (en) * | 2002-10-30 | 2004-05-06 | Sensonix, Inc. | Z-axis packaging for electronic device and method for making same |
| US20070126445A1 (en) * | 2005-11-30 | 2007-06-07 | Micron Technology, Inc. | Integrated circuit package testing devices and methods of making and using same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE32714C (de) * | FR. KNAPPE in Dessau | Sägenschränkmaschine | ||
| US3987344A (en) * | 1975-03-10 | 1976-10-19 | Motorola, Inc. | Plug-in module for electronic device having self-contained heat sink |
| US4138711A (en) * | 1977-09-29 | 1979-02-06 | Allen-Bradley Company | Static control device for printed circuit package |
| JPS58209147A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 樹脂封止型半導体装置 |
| US4656605A (en) * | 1983-09-02 | 1987-04-07 | Wang Laboratories, Inc. | Single in-line memory module |
| US4727513A (en) * | 1983-09-02 | 1988-02-23 | Wang Laboratories, Inc. | Signal in-line memory module |
| US4575172A (en) * | 1984-04-06 | 1986-03-11 | Molex Incorporated | Low insertion force electrical connector with stress controlled contacts |
| US4665614A (en) * | 1985-04-04 | 1987-05-19 | Molex Incorporated | Method of making a multiconductor electrical connector arrangement |
| US4850892A (en) * | 1985-12-16 | 1989-07-25 | Wang Laboratories, Inc. | Connecting apparatus for electrically connecting memory modules to a printed circuit board |
| US4908586A (en) * | 1987-09-30 | 1990-03-13 | Amp Incorporated | Compact encapsulated filter assembly for printed circuit boards and method of manufacture thereof |
| JP2504510B2 (ja) * | 1988-03-09 | 1996-06-05 | ローム株式会社 | 電子部品 |
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
| JPH02133985A (ja) * | 1988-11-15 | 1990-05-23 | Toshiba Corp | パッケージ型ハイブリッド素子 |
| US4951176A (en) * | 1988-12-30 | 1990-08-21 | Robert Bosch Gmbh | Holder system for free-standing electronic components, especially hybrid modules |
| US4969827A (en) * | 1989-06-12 | 1990-11-13 | Motorola, Inc. | Modular interconnecting electronic circuit blocks |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US4967262A (en) * | 1989-11-06 | 1990-10-30 | Micron Technology, Inc. | Gull-wing zig-zag inline lead package having end-of-package anchoring pins |
| JPH04243155A (ja) * | 1991-01-17 | 1992-08-31 | Nec Corp | 混成集積回路装置 |
| US5204287A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| JPH05183029A (ja) * | 1991-12-27 | 1993-07-23 | Texas Instr Japan Ltd | ソケット |
| KR950014123B1 (ko) * | 1992-09-08 | 1995-11-21 | 삼성전자주식회사 | 반도체 패키지 |
-
1991
- 1991-06-28 US US07/723,108 patent/US5204287A/en not_active Expired - Lifetime
-
1992
- 1992-06-26 DE DE69201274T patent/DE69201274T2/de not_active Expired - Fee Related
- 1992-06-26 EP EP92110825A patent/EP0520490B1/en not_active Expired - Lifetime
- 1992-06-27 KR KR1019920011349A patent/KR100261877B1/ko not_active IP Right Cessation
- 1992-06-29 JP JP19488692A patent/JP3157611B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-21 US US08/006,899 patent/US5555488A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69201274T2 (de) | 1995-06-08 |
| KR100261877B1 (ko) | 2000-07-15 |
| US5204287A (en) | 1993-04-20 |
| KR930001385A (ko) | 1993-01-16 |
| US5555488A (en) | 1996-09-10 |
| EP0520490B1 (en) | 1995-01-25 |
| EP0520490A1 (en) | 1992-12-30 |
| JP3157611B2 (ja) | 2001-04-16 |
| DE69201274D1 (de) | 1995-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204289A (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| KR100429319B1 (ko) | 유기기판을가진전자부품을제조하기위한방법 | |
| JP2002237563A (ja) | モールドされた電子部品 | |
| KR950002193B1 (ko) | 반도체장치용부품 | |
| JPS59161851A (ja) | 電子部品 | |
| US11315856B2 (en) | Leadframe with sockets for solderless pins | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JPS62142338A (ja) | 半導体装置用パツケ−ジ | |
| JPH07302653A (ja) | 整列板 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| KR100246368B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPS60245155A (ja) | プラスチツクｉｃパツケ−ジ | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPH04278573A (ja) | 半導体集積回路用パッケージ | |
| JPH05308116A (ja) | 半導体装置の製造方法 | |
| JPS59225585A (ja) | 配線基板のピンの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |