KR100243731B1 - 내열성 접착제 - Google Patents

내열성 접착제 Download PDF

Info

Publication number
KR100243731B1
KR100243731B1 KR1019940006354A KR19940006354A KR100243731B1 KR 100243731 B1 KR100243731 B1 KR 100243731B1 KR 1019940006354 A KR1019940006354 A KR 1019940006354A KR 19940006354 A KR19940006354 A KR 19940006354A KR 100243731 B1 KR100243731 B1 KR 100243731B1
Authority
KR
South Korea
Prior art keywords
adhesive
heat resistant
resistant adhesive
diamino
semiconductor chip
Prior art date
Application number
KR1019940006354A
Other languages
English (en)
Other versions
KR940021690A (ko
Inventor
마쯔우라히데까즈
이와사끼요시히데
오오따나오또
Original Assignee
이사오 우치가사키
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이사오 우치가사키, 히다치 가세고교 가부시끼가이샤 filed Critical 이사오 우치가사키
Publication of KR940021690A publication Critical patent/KR940021690A/ko
Application granted granted Critical
Publication of KR100243731B1 publication Critical patent/KR100243731B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J177/00—Adhesives based on polyamides obtained by reactions forming a carboxylic amide link in the main chain; Adhesives based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은, 반도체 칩을 리드 프레임에 접착부재로 접착하고, 적어도 반도체칩, 반도체 칩과 리드 프레임의 접착부를 밀봉재로 밀봉하여 반도체 팩키지를 제조하기 위한 접착부재에 사용되는 내열성 접착제로서, 밀려나온 길이 2mm이하, 흡수율 3중량% 이하인 내열성 접착제 및 밀려나온 길이 2mm이하, 흡수율 3중량% 이하, 유리 전이 온도 200℃ 이상인 내열성 접착제에 관한 것이다.
본 발명의 내열성 접착제는 내열성 및 접착력이 우수하고, 흡수율이 낮으며, 내팩키지균열성이 우수하다.

Description

내열성 접착제
제1도는 반도체 칩이 리드 프레임에 대해 아래쪽에 위치하는 상태를 나타내는 도면.
제2도는 반도체 칩이 리드 프레임에 대해 위쪽에 위치하는 경우의 도면.
제3도는 반도체 칩이 리드 프레임의 위쪽에 위치하는 경우의 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 접착부재 2 : 반도체 칩
3 : 리드 프레임 4 : 와이어
5 : 밀봉재
본 발명은 반도체 칩을 리드 프레임에 접착시키는데 특히 적합한 내열성 접착제 및 상기 접착제를 사용한 접착부재에 관한 것이다.
특히, 본 발명은 반도체 팩키지, 특히 LOC(Lead on chip)구조 팩키지에 있어서, 흡습후의 땜납 리플로우시의 팩키지균열을 방지하는데 유효한 내열성 접착제 및 상기 접착제를 사용한 접착부재에 관한 것이다.
반도체 팩키지는 제1 내지 3도와 동일한 구조를 갖는 리드 프레임에 반도체 칩을 접착제나 공융 땜납으로 접속하고, 칩과 리드 프레임의 전극 사이를 와이어로 전기적으로 접속한 후, 전체를 밀봉재로 몰딩시킴으로써 제조된다.
종래의 일반적인 팩키지 구조는 제3도와 동일한 구조를 갖는 리드 프레임의 탑(다이패드) 상에 칩을 탑재시킨 구조로서 리드 프레임과 칩의 접속에는 Au-Si 공융법, 땜납 또는 에폭시계 열경화성 접착제(다이본드재)가 사용되고 있다.
최근, 집적도가 증가하고, 칩이 커짐에 따라 팩키지 중에서 반도체 칩이 차지하는 비율이 높아졌다. 이 때문에 리드 프레임의 탑 상에 칩을 탑재한 구조로는 칩을 수용할 수 없기 때문에, 제1 및 2도에 도시한 것과 동일한 형태의 탑이 없는 구조의 팩키지가 개발되었다(미합중국 특허 제5,140,404호, 일본국 특허 공개 제(소)61-218199호, 동 제(소)61-241950호, 미합중국 특허 제4,862,246호, 일본국 특허 공개 제(평)1-76732호, 동 제(평)2-36542호, 동 제(평)4-318962호 참조). 제1 및 2도와 동일한 형태의 팩키지 구조는 각각 LOC(Lead on chip), COL(chip on lead)로 불리고 있고, 리드 프레임과 칩의 접속에는 열경화성 접착제나 내열성 열용융형 접착제가 사용되고 있다.
상기한 어떤 구조에 있어서도, 팩키지의 소형, 박형화나 또는 팩키지 중에서 반도체 칩이 차지하는 비율이 커짐에 따라 밀봉재의 두께가 얇게 되기 때문에, 접착제나 밀봉재가 흡습한 경우 납땜 접속(땜납리플로우)시의 열에 의해 흡습된 수분이 기화, 팽창하고, 그 결과 팩키지에 균열이 생기는 현상이 많이 발생하게 되었다.
이 현상을 방지하기 위해 밀봉재 및 접착제의 2가지 면에 대한 검토가 행해져서, 밀봉재에 관해서는 저흡습화나 기계 강도의 향상(일본국 특허 공개 제(평)5-67708호)이 검토되고 있다. 한편, 접착제에 관해서는 저흡습화나 접착부재를 복수개의 작은 단편으로 분리함으로써 리플로우시의 수증기를 달아나게 하여 균열을 방지하는 것(일본국 특허 공개 제(평)3-109757호 참조)이 행해지고 있으나, LOC 구조의 팩키지에 관해서 접착제의 특성면에서 볼 때 해결책은 검토되고 있지 않다.
또한 접착온도 저하의 관점에서 의도적으로 용제를 잔류시키고, 수지를 유연하게 하거나(일본국 특허 공개 제(평)3-64386호 참조), 용매를 잔존시키는 등의 방법에 따라 유동성을 향상시키고, 접착을 충분하게 함으로써 인너 리드 사이의 리크 전류를 감소시키는 것(일본국 특허 공개 제(평)2-36542호 참조)이 행해지고 있다.
본 발명은 반도체 팩키지, 특히 LOC 구조 팩키지에 있어서, 흡습후의 땜납리플로우시의 팩키지균열을 방지하는데 유효한 접착제를 제공하는 것이다.
본 발명자들은 LOC 팩키지의 흡습후의 땜납리플로우시의 팩키지 균열과 접착제 물성과의 관계에 관하여 예의 검토한 결과, 접착제의 흡수율이나 Tg보다도, 오히려 접착제의 고온에서의 유연함, 다시말하면 굳기가 팩키지균열의 주요한 요인이며, 어떤 특정의 굳거나 흐르기 어려운 접착제를 사용함으로써 개선할 수 있음을 발견하고, 본 발명을 완성하기에 이르렀다.
종래에, 접착제의 굳기에 관해서는 상기한 바와 같이 접착 온도 저하의 관점에서 의도적으로 용제를 잔류시키고, 수지를 유연하게 하거나(일본국 특허 공개 제(평)8-64386호), 용매를 잔존시키는 등에 의해 유동성을 향상시키고, 접착을 충분하게 함으로써 인너 리드 사이의 리크 전류를 검소시키는 것(일본국 특허 공개(평)2-36542호)이 행해지고 있지만, 본 발명과 같이, 접착제의 굳기나 흐르기 어려운 정도가 흡수율 또는 Tg 보다도 팩키지 균열의 주요한 요인이기 때문에 어떤 특정의 굳기 또는 흐르기 어려운 정도를 갖는 접착제를 사용하는 것이 내팩키지균열성 향상에 유효한 것은 전혀 예상하지 못하였다.
즉, 본 발명은
① 반도체 칩을 리드 프레임에 접착 부재로 접착하고, 적어도 반도체 칩, 반도체 칩과 리드 프레임의 접착부를 밀봉재로 밀봉해서 반도체 팩키지를 제조하기 위한 접착 부재에 사용되는 내열성 접착제로서, 밀려나온 길이 2mm이하, 흡수율 3중량% 이하인 내열성 접착제를 제공한다. 또한,
② 반도체 칩을 리드 프레임에 접착 부재로 접착하고, 적어도 반도체 칩, 반도체 칩과 리드 프레임의 접착부를 밀봉재로 밀봉해서 반도체 팩키지를 제조하기 위한 접착 부재에 사용되는 내열성 접착제로서, 밀려나온 길이 2mm이하, 흡수율 3중량% 이하, 유리 전이 온도 200℃ 이상인 내열성 접착제를 제공한다. 또한,
③ 상기 접착 부재는 내열성 필름의 한쪽 또는 양쪽에 상기 내열성 접착제 도막을 설치하여 이루어진 복합 접착 시트인 것을 특징으로 한다. 또한, ④ 상기 접착 부재는 상기 내열성 접착제만으로 이루어진 것을 특징으로 한다.
이하, 본 발명을 상세히 설명한다.
본 발명에 사용되는 특정의 내열성 접착제는 내열성 열가소성 수지를 주성분으로 하고, 흡수율 3wt% 이하, 밀려나온 길이 2mm 이하인 것으로서, 그밖의 특별한 제한은 없으나, 바람직하기로는 유리 전이 온도 200℃ 이상을 갖는 내열성 접착제이고, 이러한 이유로 폴리이미드 접착제 및 폴리아미드 접착제가 바람직하다.
여기서 폴리이미드란 폴리아미드이미드, 폴리에스테르이미드, 폴리에테르이미드, 폴리이미드 등의 이미드기를 갖는 수지를 포함한다.
본 발명의 내열성 접착체는 흡수율이 3 중량% 이하, 바람직하기로는 2.5 중량% 이하, 보다 바람직하기로는 2.0 중량% 이하이다. 밀려나온 길이는 2mm 이하, 바람직하기로는 1mm 이하, 보다 바람직하기로는 0.5mm 이하이다. 특히, 본 발명의 내열성 접착제로서는 상기 특성 외에 유리 전이 온도가 200℃ 이상, 바람직하기로는 225℃ 이상, 보다 바람직하기로는 250℃ 이상인 것이 요망된다.
여기서, 밀려나온 길이란 19x50mm, 두께 25μm의 접착제 필름을 350℃, 3MPa, 1분의 조건에서 압착시켰을 때에 밀려나온 접착제의 길이를 장변방향의 중앙부에서 측정한 것을 밀려나온 길이로 한다.
본 발명에 있어서, 유리 전이 온도가 250℃보다 낮은 경우, 또는 밀려나온 길이가 1mm보다 많은 경우에는 흡수율이 3 중량%, 특히 1.5 중량%보다 작은 것이 바람직하다.
또한, 밀봉재 두께가 얇거나 접착제가 차지하는 비율이 큰 팩키지일수록 밀려나온 길이를 짧게 하는 것이 바람직하다.
본 발명의 접착제는 폴리이미드 또는 폴리아미드 단독으로 이루어질 수 있으나, 접착력의 면에서 볼 때, 아미드기를 함유하는 것이 좋다.
여기서 아미드기란, 이미드 폐환 후에도 잔존하고 있는 아미드기로서, 이미드 전구체인 아미드산 중의 아미드기는 포함되지 않는다.
아미드기는 이미드기 및 아미드기의 합계량이 10 내지 90 몰%인 것이 좋으며, 바람직하기로는 20 내지 70 몰%, 보다 바람직하기로는 30 내지 50 몰%이다. 10%보다 적으면 접착력이 약하게 되고, 90%보다 많으면 흡수율이 높아진다.
본 발명의 내열성 접착제는, 기본적으로 디아민(A) 또는 디이소시아네이트(A')와, 산 무수물(B) 및(또는) 디카르복실산 또는 그의 아미드 형성 유도체(C)로부터 합성되며, 상기한 소정의 특성, 즉 밀려나온 길이 2mm 이하,흡수율 3 중량% 이하, 바람직하기로는 유리 전이 온도 200℃ 이상을 갖도록 상기 반응성분을 조합하고, 그의 반응비, 반응 조건, 분자량, 첨가제 유무와 그 종류, 에폭시 수지 등의 첨가 수지 등을 다양하게 조정함으로써 용이하게 제조할 수 있다.
본 발명에 사용되는 디아민(A)로서는 예를 들면, 헥사메틸렌디아민, 옥타메틸렌디아민, 도데카메틸렌디아민 등의 알킬렌디아민, 파라페닐렌디아민, 메타페닐렌다아민, 2,4-디아미노톨루엔 등의 아릴렌디아민, 4,4'-디아미노디페닐에테르(DDE), 4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 4,4'-디아미노벤조페논, 3,3'-디아미노벤조페논, 4,4'-디아미노벤즈아닐리드 등의 디아미노디페닐 유도체,
1,4-비스[1-(4-아미노페닐)-1-메틸에틸]벤젠(BAP),
1,3-비스[1-(4-아미노페닐)-1-메틸에틸]벤젠,
1,3-비스(3-아미노페녹시)벤젠,
1,4-비스(3-아미노페녹시)벤젠,
1,4-비스(4-아미노페녹시)벤젠,
2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP),
2,2-비스[4(3-아미노페녹시)페닐]프로판,
비스[4-(3-아미노페녹시)페닐]술폰(m-APPS),
비스[4-(4-아미노페녹시)페닐]술폰,
2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 및
하기 일반식(1)의 디아민 및 하기 일반식(2)의 실록산디아민 등을 들 수 있다.
상기 식 중, Y는 아미노기이고, R11, R12, R13및 R14는 각각 독립적으로 수소 또는 탄소수 1 내지 4의 알킬기 또는 알콕시기이고, 이들 중 적어도 2개 이상은 알킬기 또는 알콜시기이고, X는 -CH2-, -C(CH3)2-, -O-, -SO2-, -CO- 또는 -NHCO-기이다.
일반식 (1)의 화합물로서는 예를 들면,
4,4'-디아미노-3,3',5,5'-테트라메틸디페닐메탄,
4,4'-디아미노-3,3',5,5'-테트라에틸디페닐메탄,
4,4'-디아미노-3,3',5,5'-테트라(n-프로필)디페닐메탄,
4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐메탄,
4,4'-디아미노-3,3',5,5'-테트라부틸디페닐메탄,
4,4'-디아미노-3,3'-디메틸-5,5'-디에틸디페닐메탄,
4,4'-디아미노-3,3'-디메틸-5,5'-디이소프로필디페닐메탄,
4,4'-디아미노-3,3'-디에틸-5,5'-디이소프로필디페닐메탄,
4,4'-디아미노-3,5-디메틸-3',5'-디에틸디페닐메탄,
4,4'-디아미노-3,5-디메틸-3',5'-디이소프로필디페닐메탄,
4,4'-디아미노-3,5-디에틸-3',5'-디이소프로필디페닐메탄,
4,4'-디아미노-3,5-디에틸-3',5'-디부틸디페닐메탄,
4,4'-디아미노-3,5-디이소프로필-3',5'-디부틸디페닐메탄,
4,4'-디아미노-3,3'-디이소프로필-5,5'-디부틸디페닐메탄,
4,4'-디아미노-3,3'-디메틸-5,5'-디부틸디페닐메탄,
4,4'-디아미노-3,3'-디에틸-5,5'-디부틸디페닐메탄,
4,4'-디아미노-3,3'-디메틸디페닐메탄,
4,4'-디아미노-3,3'-디에틸디페닐메탄,
4,4'-디아미노-3,3'-디(n-프로필)디페닐메탄,
4,4'-디아미노-3,3'-디이소프로필디페닐메탄,
4,4'-디아미노-3,3'-디부틸디페닐메탄,
4,4'-디아미노-3,3',5-트리메틸디페닐메탄,
4,4'-디아미노-3,3',5-트리에틸디페닐메탄,
4,4'-디아미노-3,3',5-트리(n-프로필)디페닐메탄,
4,4'-디아미노-3,3',5-트리이소프로필디페닐메탄,
4,4'-디아미노-3,3',5-트리부틸디페닐메탄,
4,4'-디아미노-3-메틸-3'-에틸디페닐메탄,
4,4'-디아미노-3-메틸-3'-이소프로필디페닐메탄,
4,4'-디아미노-3-에틸-3'-이소프로필디페닐메탄,
4,4'-디아미노-3-에틸-3'-부틸디페닐메탄,
4,4'-디아미노-3-이소프로필-3'-부틸디페닐메탄,
2,2'-비스(4-아미노-3,5-디메틸페닐)프로판,
2,2'-비스(4-아미노-3,5-디에틸페닐)프로판,
2,2'-비스[4-아미노-3,5-디(n-프로필)페닐]프로판,
2,2'-비스(4-아미노-3,5-디이소프로필페닐)프로판,
2,2'-비스(4-아미노-3,5-디부틸페닐)프로판,
4,4'-디아미노-3,3',5,5'-테트라메틸디페닐에테르,
4,4'-디아미노-3,3',5,5'-테트라에틸디페닐에테르,
4,4'-디아미노-3,3',5,5'-테트라(n-프로필)디페닐에테르,
4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐에테르,
4,4'-디아미노-3,3',5,5'-테트라부틸디페닐에테르,
4,4'-디아미노-3,3',5,5'-테트라메틸디페닐술폰,
4,4'-디아미노-3,3',5,5'-테트라에틸디페닐술폰,
4,4'-디아미노-3,3',5,5'-테트라(n-프로필)디페닐술폰,
4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐술폰,
4,4'-디아미노-3,3',5,5'-테트라부틸디페닐술폰,
4,4'-디아미노-3,3',5,5'-테트라메틸디페닐케톤,
4,4'-디아미노-3,3',5,5'-테트라에틸디페닐케톤,
4,4'-디아미노-3,3',5,5'-테트라(n-프로필)디페닐케톤,
4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐케톤,
4,4'-디아미노-3,3',5,5'-테트라부틸디페닐케톤,
4,4'-디아미노-3,3',5,5'-테트라메틸벤즈아닐리드,
4,4'-디아미노-3,3',5,5'-테트라에틸벤즈아닐리드,
4,4'-디아미노-3,3',5,5'-테트라(n-프로필)벤즈아닐리드,
4,4'-디아미노-3,3',5,5'-테트라이소프로필벤즈아닐리드,
4,4'-디아미노-3,3',5,5'-테트라부틸벤즈아닐리드 등을 들 수 있다.
상기 식 중, R15및 R18은 2가의 유기기이고, R16및 R17은 1가의 유기기이고, m은 1 내지 100의 정수이다.
상기 일반식 (2)중의 R15및 R18로서는, 각각 독립적으로 트리메틸렌기 -(CH2)3-, 테트라메틸렌기 -(CH2)4-, 톨루일렌기및 페닐렌기등을 들 수 있고, R16및 R17으로서는, 각각 독립적으로 메틸기, 에틸기, 페닐기 등을 들 수 있고, 복수개의 R16및 복수개의 R17은, 각각 독립적으로 동일하거나 또는 상이할 수 있다.
일반식 (2)의 실록산디아민에서 R15및 R18중 어느 하나가 트리메틸렌기이고, R16및 R17중 어느 하나가 메틸기인 경우에, m이 1인 것, 평균 10 전후인 것, 평균 20 전후인 것, 평균 30 전후인 것, 평균 50 전후인 것 및 평균 100 전후인 것은 각각 LP-7100, X-22-161AS, X-22-161A, X-22-161B, X-22-161C 및 X-22-161E [모두 신에쓰 가가꾸 고교 가부시끼가이샤(信越化學工業株式會社)의 상품명임]로 시판되고 있다.
본 발명에 사용되는 디이소시아네이트(A')로서는, 상기 예시한 디아민에서 아미노기를 이소시아네이트기로 대체시킨 것을 예로서 들 수 있다.
본 발명에 사용되는 산무수물(B)로서는, 무수트리멜리트산, 피로멜리트산이무수물, 3,3',4,4'-벤조페논테트라카르복실산이무수물(BTDA), 3,3',4,4'-비페닐테트라카르복실산이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판이무수물, 비스(3,4-디카르복시페닐)에테르이무수물, 비스(3,4-디카르복시페닐)술폰이무수물, 4,4'-비스(3,4-디카르복시페녹시)디페닐술폰이무수물, 2,2-비스[4(3,4-디카르복시페녹시)페닐]프로판이무수물, 에틸렌글리콜비스트리멜리테이트이무수물(EBTA), 데카메틸렌글리콜비스트리멜리테이트이무수물(DBTA), 비스페놀A비스트리멜리테이트이무수물(BABT), 2,2-비스[4-(3,4-디카르복시벤조일옥시)페닐]헥사플루오로프로판이무수물, 1,4-비스[1-메틸-1-[4-(3,4(디카르복시벤조일옥시)페닐]에틸]벤젠이무수물, 무수말레산, 무수메틸말레산, 무수나드산, 무수알릴나드산, 무수메틸나드산, 테트라히드로무수프탈산, 메틸테트라히드로무수프탈산 등을 들 수 있다.
본 발명에 사용되는 디카르복실산 또는 그의 아미드형성 유도체(C)로서는 테레프탈산, 이소프탈산, 비페닐카르복실산, 프탈산, 나프탈렌디카르복실산, 디페닐에테르 디카르복실산 등을 들 수 있고, 이들 디카르복실산의 아미드형성 유도체 로서는 이들 디카르복실산의 디클로라이드, 디알킬에스테르 등을 들 수 있다.
또한, 디아민(A), 디카르복실산(C)의 일부를 아미노벤조산 등의 아미노카르복실산으로 치환시킬 수 있다.
바람직하게는, 본 발명의 내열성 접착제는, (A) 디아민으로서는 알킬렌디아민, 메타페닐렌디아민, 2,4-디아미노톨루엔, 4,4'-디아미노디페닐에테르(DDE), 4,4-디아미노디페닐메탄, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 3,3'-디아미노벤조페논, 1,3-비스(4-아미노쿠밀)벤젠, 1,4-비스(4-아미노쿠밀)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP), 비스[4-(3-아미노페녹시)페닐]술폰(m-APPS), 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 4,4'-디아미노-3,3',5,5'-테트라메틸디페닐메탄, 4,4'-디아미노-3,3',5,5'-테트라에틸디페닐메탄, 4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐메탄, 4,4'-디아미노-3,3'-디메틸-5,5'-디에틸디페닐메탄, 4,4'-디아미노-3,3'-디메틸-5,5'-디이소프로필디페닐메탄, 4,4'-디아미노-3,3'-디에틸-5,5'-디이소프로필디페닐메탄, 4,4'-디아미노-3,3'-디메틸디페닐메탄, 4,4'-디아미노-3,3'-디에틸디페닐메탄, 4,4'-디아미노-3,3'-디이소프로필디페닐메탄, 또한 일반식(2)의 실록산디아민에서, LP-7100, X-22-161AS, X-22-161A의 상품명으로 시판되고 있는 것을 바람직하게 사용할 수 있다.
또한, 바람직하게는 (B) 산무수물로서는, 무수트리멜리트산, 3,3',4,4'-벤조페논테트라카르복실산이무수물(BTDA), 2,2'-비스(3,4-디카르복시페닐)헥사플루오로프로판이무수물, 비스(3,4-디카르복시페닐)에테르이무수물, 비스(3,4-디카르복시페닐)술폰이무수물, 4,4'-비스(3,4-디카르복시페녹시)디페닐술폰이무수물, 2,2'-비스[4-(3,4-디카르복시페녹시)페닐]프로판이무수물, 에틸렌글리콜비스트리멜리테이트이무수물(EBTA), 데카메틸렌글리콜비스트리멜리테이트이무수물(DBTA), 비스페놀A비스트리멜리테이트이무수물(BABT), 1,4-비스[1-메틸-1-[4-(3,4-디카르복시벤조일옥시)페닐]에틸]벤젠이무수물, 무수말레산, 무수나드산, 무수알릴나드산을 바람직하게 사용할 수 있다.
또한, 무수 나드산의 구조식은이고, 무수 알릴나드산의 구조식은이다.
본 발명에서는 이들 디아민(A), 산 무수물(B), 디카르복실산(C)을 적절하게 조합해서 제조되는 수지의 Tg가 바람직하게는 200℃ 이상, 보다 바람직하기로는 250℃ 이상이 되도록 단량체를 적절하게 선택하는 것이 좋다.
본 발명의 특정의 특성을 내열성 접착제를 제조하기 위해 폴리이미드와 폴리아미드를 혼합하는 경우에는, 혼합 후의 접착제의 Tg가 바람직하기로는 200℃ 이상이도록 하는 것이 좋다.
본 발명의 접착제가 사용되는 접착부재는 밀봉형 반도체 팩키지의 구조에서 반도체 칩을 리드 프레임에 접착시키기에 적합한 형상 및 성질을 갖고 있고, 특히 LOC 구조의 반도체 팩키지의 제조에 적합하다. 즉, 본 발명의 접착제가 사용되는 접착부재는 반도체 칩과 리드 프레임을 접속시키는 와이어 본딩이 반도체 칩 상에 있는 탑이 없는 구조의 밀봉형 반도체 팩키지의 반도체 칩을 리드 프레임과 접착시키는데 사용하기에 특히 적합한 형상 및 성질을 갖는다.
본 발명의 내열성 접착제로서는, 상기한 폴리이미드, 폴리아미드에 한정되지 않고, 폴리말레이미드, 폴리알릴나디이미드도 동일하게 사용할 수 있다. 폴리이미드는 폴리아미드산의 열 폐환 또는 화학 폐환에 의해서 얻어진다. 본 발명에 사용되는 폴리아미드는 반시 100% 이미드화되지 않아도 좋으나, 완전히 이미드화되어 있는 것이 바람직하다.
본 발명의 내열성 접착제는 폴리이미드 또는 폴리아미드 단독일 수 있으며, 폴리이미드와 폴리아미드와의 혼합물, 또는 추가로 에폭시 수지나 경화제, 경화 촉진제 등을 첨가해서 사용할 수도 있다.
이 경우, 에폭시 수지 등과 첨가용 수지 등이나 커플링제 등의 하기 첨가제를 적절하게 혼합함으로써, 사용하는 내열성 접착제의 Tg가 200℃ 이하이더라도 흡수율, 밀려나온 길이를 본 발명의 범위 내에 속하도록 조정할 수 있음을 발견하였다.
본 발명의 특정 폴리이미드계 내열성 접착제에 혼합할 수 있는 에폭시 수지는 1분자 당 평균 2개 이상의 에폭시기를 갖고 있는 것으로서 그밖의 특별한 제한은 없으나, 예를 들면 비스페놀 A의 디글리시딜에테르, 비스페놀 F의 디글리시딜에테르, 페놀 노보락형 에폭시 수지, 다가 알코올의 폴리글리시딜에스테르, 다염기산의 폴리글리시딜에스테르, 지환식 에폭시 수지, 히단토인계 에폭시 수지 등을 들 수 있다.
또한, 세라믹 분말, 유리 분말, 은 분말, 구리 분말 등의 충전제나 커플링제를 본 발명의 내열성 접착제에 첨가할 수 있다. 또한, 본 발명의 내열성 접착제를 유리 직물, 아라미드 직물, 탄소 섬유 직물 등의 기재 시트에 함침시켜 사용할 수도 있다.
상기 커플링제로서는 비닐트리에톡시실란, 비닐트리메톡시실란, γ-메타크릴록시프로필트리메톡시실란 등의 비닐 실란;
γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시실란;
γ-아미노프로필트리에톡시실란, γ-아미노프로필트리메톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노실란;
γ-메르캅토프로필트리메톡시실란 등의 메르캅토실란;
티타네이트, 알루미킬레이트, 지르코알루미네이트 등의 커플링제를 사용할 수 있으나, 실란커플링제를 사용하는 것이 바람직하고, 에폭시실란계 커플링제가 특히 바람직하다. 또한, γ-메타크릴록시프로필트리메톡시실란의 구조식은이며, γ-글리시독시프로필트리메톡시실란의 구조식은이다.
본 발명의 접착부재에 사용되는 내열성 접착제는 단독으로 사용할 수 있고, 기재 필름 또는 시트상에 도포 또는 함침시켜 사용할 수도 있다. 또한, 내열성 접착제를 단독으로 사용하는 경우에는 반도체 칩과 리드 프레임 등의 피착체에 직접 도포하여 사용할 수 있으며, 미리 시트 상으로 피착체에 적용하여 열압착시켜 사용할 수도 있다.
본 발명의 내열성 접착제를 기재 필름(또는 시트) 상에 도포하여 복합 접착 시트로서 사용할 경우에 복합 접착 시트는 내열 필름, 바람직하게는 표면 처리한 내열 필름의 한쪽 또는 양쪽에 흡수율 3 중량% 이하, 밀려나온 길이 2mm 이하, 바람직하게는 유리 전이 온도가 200℃ 이상인 내열성 접착제 또는 그의 바니스를 도포한 후, 가열함으로써 얻어진다.
본 발명에서 기재 필름으로 사용되는 내열 필름으로서는 폴리이미드, 폴리아미드, 폴리설폰, 폴리페닐렌설파이드, 폴리에테르에테르케톤, 폴리아릴레이트 등의 엔지니어링 플라스틱 등의 필름을 들 수 있다.
내열성 필름의 유리 전이 온도(Tg)는 본 발명의 내열성 접착제의 Tg보다 높은 것이 사용되고, 바람직하게는 200℃ 이상, 보다 바람직하게는 250℃ 이상의 것이 사용된다. 내열성 필름의 흡수율은 3 중량% 이하, 바람직하게는 2 중량% 이하의 것이 사용된다.
따라서, 본 발명에 사용되는 내열성 필름으로서는, Tg, 흡수율, 열팽창 계수의 면에서 폴리이미드 필름이 바람직하다. Tg가 250℃ 이상, 흡수율이 2 중량% 이하, 열 팽창 계수가 3×10-5/℃ 이하의 물성을 갖춘 필름이 특히 바람직하다.
내열성 필름은 접착제와의 접착력을 증가시키기 위해 표면 처리를 하는 것이 바람직하다. 표면처리 방법으로서는, 알칼리 처리, 실란커플링 처리 등의 화학 처리, 샌드블라스트 등의 물리적 처리, 플라즈마 처리, 코로나 처리 등을 사용할 수 있지만, 접착제의 종류에 따라 가장 적합한 처리를 사용하는 것이 좋다. 본 발명의 내열성 접착제를 적용할 때에 내열 필름에 시행하는 표면 처리로서는 화학처리 또는 플라즈마 처리가 특히 적합하다.
내열성 접착제(바니스)를 내열 필름에 도포하는 방법에는 특별한 제한은 없다. 독터 블레이드와 나이프코터 다이코터 등의 방법으로 도포할 수 있다. 또한 바니스 중에서 필름을 통해 도공할 수 있지만, 두께의 제어가 어렵기 때문에 바람직하지 않다.
본 발명의 내열성 접착제를 도포한 필름을 용제의 제거와 이미드화를 위해 열처리할 경우에, 열처리 온도는 폴리아미드산 바니스인지, 폴리이미드 바니스인지의 여부에 따라 다르게 된다.
폴리아미드산 바니스의 경우에는, 이미드화시키기 위해 Tg 이상의 온도가 필요하지만, 폴리이미드 바니스의 경우에는 용제를 제거할 수 있는 온도면 된다.
접착제와 내열 필름의 접착력을 향상시키기 위해서는 250℃ 이상의 온도에서 열처리하는 것이 바람직하다.
본 발명의 내열성 접착제를 사용한 접착부재는 제1도에 도시한 LOC 구조의 반도체 팩키지에 있어서의 리드 프레임과 반도체 칩과의 접착에 특히 유효하다.
제1도의 LOC(lead on chip) 구조 팩키지는 제2도의 COL(chip on lead) 구조 팩키지 및 제3도의 팩키지와 비교해서 팩키지 전체에서 차지하는 반도체 칩의 비율이 크다는 점이 다르다. 이는, (1) 제3도의 팩키지에 대해서는, 제1도의 팩키지는 탑이 없는 구조이기 때문이며, (2) 제2도, 3도의 팩키지에서는 반도체 칩의 횡으로 와이어 본딩을 하고 있고, 이에 대해 제1도의 팩키지는 반도체 칩 상에서 와이어 본딩하고 있어, 제1도의 팩키지는 와이어 본딩하는 공간을 반도체 칩과는 달리 필수로 하고 있지 않기 때문이다.
그 때문에 제1도의 팩키지에서는 팩키지 전체에서 차지하는 반도체 칩의 비율을 크게 할 수 있기 때문에, 필연적으로 팩키지 전체에서 차지하는 밀봉재가 얇아지고, 팩키지 균열 발생에 대한 접착제의 영향이 커지게 된다.
제1도의 팩키지에서는 팩키지 균열의 발생이 제2도, 3도의 팩키지와 비교해서 급격하게 커져서 그 대책이 요망되고 있다. 본 발명의 접착제는 제1도의 팩키지에서의 팩키지 균열 발생 방지에 특히 유효하다.
본 발명의 접착제를 반도체 칩과 리드 프레임과의 접속에 이용하는 경우에는, 그 방법에 특별한 제한은 없고 각각의 팩키지에 가장 적합한 방법으로 접속할 수 있다.
예컨대, ① 본 발명의 내열성 접착제를 양면 도포한 복합 시트를 우선 리드 프레임에 열압착한 후, 반도체 칩을 반대의 본 발명의 내열성 접착제 면에 열압착한다.
② 본 발명의 내열성 접착제를 한쪽면에 도포한 시트를 우선 리드 프레임에 열압착한 후, 반대쪽에 동일한 또는 상이한 본 발명의 접착제 페이스트를 도포하여 반도체 칩을 압착한다.
③ 본 발명의 내열성 접착제 단독 필름을 반도체 칩과 리드 프레임과의 사이에 끼워서 열압착한다.
④ 본 발명의 내열성 접착제를 반도체 칩 또는 리드 프레임에 도포하고, 리드 프레임 또는 반도체 칩과 열압착하는 등 각종 방법을 사용할 수 있다.
본 발명의 내열성 접착제를 사용한 접착부재를 이용해서 반도체 칩을 리드 프레임에 접착하는 구체적인 방법은 제1도 내지 3도에 의해 설명된다. 제1 내지 3도는 본 발명의 내열성 접착제를 사용한 접착 부재에 의해 반도체 칩을 리드 프레임에 접착시키고, 반도체 칩, 반도체 칩과 리드 프레임과의 접착부를 밀봉재로서, 밀봉시켜 제조한 반도체 팩키지에 있어서, 리드 프레임 형상 및 리드 프레임과 접착되는 반도체 칩의 위치가 다른 경우의 접착 상태를 도시한 도면이다.
본 발명의 내열성 접착제를 사용한 접착부재는 반도체 칩과 리드 프레임과의 접속에 유효하지만, 이에 제한되지 않고, 세라믹판, 금속판, 금속호일, 플라스틱 필름, 플라스틱 판, 적층판 등의 피착체에도 효과적으로 적용할 수 있다.
이 경우에, 상기 피착체 상에 도포하거나 시트상의 경우에는 피착체 사이에 끼워 접착제의 연화 온도 이상의 온도로 가열, 가압함으로써 피착체를 다른 물건에 접착할 수 있다.
[실시예]
이하 실시예에 의해 본 발명을 상세하게 설명하지만, 본 발명이 이들 범위에 한정되는 것은 아니다.
[실시예 1]
교반기, 온도계, 질소가스도입관, 염화칼슘관을 갖춘 4구 플라스크에 4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐메탄(IPDDM) 3.66g(10 밀리몰) 및 N,N-디메틸포름아미드(DMF) 28.3g을 넣어 용해시켰다. 이어서 5℃를 넘지 않도록 냉각시키면서 비스페놀A비스트리멜리테이트 이무수물(BABT) 5.76g(10 밀리몰)을 조금씩 가한 후에 5℃를 넘지 않도록 냉각시키면서 1시간, 이어서 실온에서 6시간 반응시켜서 폴리아미드산을 합성하였다. 얻어진 폴리아미드산을 함유하는 반응액에 무수아세트산 2.55g 및 피리딘 1.98g을 가하여 실온에서 3시간 반응시켜서 폴리이미드 합성하였다.
얻어진 폴리이미드를 함유하는 반응액을 물에 부어서 얻어지는 침전을 분리, 분쇄, 건조시켜서 폴리이미드 분말을 얻었다.
이 폴리이미드 분말을 DMF에 0.1g/dl의 농도로 용해시켜, 30℃에서 측정했을 때의 환원 점도는 0.71dl/g이었다.
또한, 이 폴리이미드 분말을 여러가지의 유기용제에 5 중량% 농도가 되도록 첨가하여 실온에서 용해상태를 관찰하여 용해성을 시험하였다. 그 결과 이 폴리이미드 분말은 DMF, N-메틸피롤리든(NMP), 염화메틸렌, 디옥산, THF, 톨루엔에 용해되었다.
그리고, 이 폴리이미드 분말을 DMF에 용해시켜 얻은 바니스를 유리판위에 흘려퍼지도록 하였다. 100℃에서 10분 건조시킨 후에 박리하고 철로된 틀에 넣어 250℃에서 1시간 건조시켜 필름을 얻었다.
이와 같이 해서 얻어진 필름을 사용하여 침투법으로 하중 25kg/cm2, 승온 속도 10℃/분의 조건에서 폴리이미드의 유리 전이 온도(Tg)을 측정하였더니 262℃이었다. 열분해 온도는 405℃이었다.
필름을 25℃의 물속에 24시간 침지시켰을 때 흡수율은 0.3 중량%이었다.
19×50mm, 두께 25μm의 접착제 필름을 350℃, 3 MPa, 1분 조건에서 압착시켜 밀려나온 접착제의 길이를 장변 방향의 중앙부에서 측정하였더니 밀려나온 길이는 0.8mm이었다.
또한 얻어진 필름을 180도 각도로 구부려서 가요성을 시험하였더니 필름은 갈라지지 않고 양호한 가요성을 나타내었다. 폴리이미드의 NMP 바니스를 플라즈마 처리한 UPILEX-S(우베고산 주식회사 제품의 폴리이미드 필름) 위에 도포한 후에 100℃에서 10분, 그리고 300℃에서 10분 건조시켜 복합 시트를 얻었다. 이 복합 시트를 42 합금(Ni가 42%인 철·니켈 합금)에 포개어 350℃, 3 MPa로 5초 누른 후에 90도로 떼어내어 강도를 측정하였더니 0.7kN/m 이었다.
이 복합 시트를 사용해서 제1도와 같이 TSOP(Thin Small Out-line Package)형 반도체 칩을 팩키징한 후에 85℃, 85% RH 조건에서 48시간 흡습처리하고나서 260℃의 땜납욕에 담그었지만 균열은 발생하지 않았다.
[실시예 2]
비스(3,4-디카르복시페닐)술폰이무수물(DSDA) 3.58g(10 밀리몰), IPDDM 1.83g(5 밀리몰), 2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP) 2.05g(5 밀리몰)을 사용하는 것 이외에는 실시예 1과 동일하게 행하여 폴리아미드산 바니스를 얻었다. 이 폴리아미드산 바니스로부터 실시예 1과 동일하게 행하여 폴리이미드 분말을 얻었다.
그의 환원 점도는 1.21 dl/g, Tg은 268℃, 열분해 온도는 410℃이었다. 또한 흡수율은 0.7 중량%이고, 밀려나온 길이는 0.01mm이었다.
상기 폴리아미드산 바니스를 사용해서, 100℃에서 10분, 300℃에서 15분 열처리하는 것 이외에는 실시예 1과 동일하게 행하여 복합 시트를 얻었다. 42 합금과의 접착력은 1.2 kN/m이며, 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜처리에 따른 균열이 발생하지 않았다.
[실시예 3]
BABT 대신에 3,3',4,4'-벤조페논테트라카르복실산이무수물(BTDA) 3.22g (10 밀리몰), DMF 대신에 NMP 20.6g을 사용하는 것 이외에는 실시예 1과 동일하게 행하여 폴리아미드산 바니스를 얻었다. 이 바니스에 크실렌 10g을 첨가해서 180℃에서 5시간 가열하여 폴리이미드 바니스를 얻었다.
환원 점도는 0.48 dl/g, Tg는 300℃, 열분해 온도는 405℃이었다. 또한 흡수율은 1.0 중량%이고 밀려나온 길이는 0.5mm이었다.
알칼리 처리후 실란커플링처리한 KAPTON 필름(이. 아이. 듀폰 주식회사 제품의 폴리이미드 필름)에 상기 폴리이미드 바니스를 도포하고 100℃에서 10분, 275℃에서 10분 열처리하여 복합 시트를 얻었다. 42 합금과의 접착력은 0.92 kN/m이고, 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 4]
BABT 5.76g (10 밀리몰), IPDDM 2.38g (6.5 밀리몰), 메타톨루일렌디아민(MTDA) 0.43g (3.5 밀리몰)을 사용하는 것 이외에는 실시예 1과 동일하게 행하여 폴리이미드 분말을 얻었다.
환원 점도는 0.61 dl/g, Tg는 275℃, 열분해 온도는 415℃이었다. 또한, 흡수율은 0.5 중량%이고, 밀려나온 길이는 1.5mm이었다.
상기 폴리이미드의 NMP 바니스를 알칼리 처리한 UPILEX-S 필름위에 도포한 후 100℃에 10분, 그리고 300℃에서 10분 건조시켜 복합 시트를 얻었다. 42 합금과의 접착력은 0.85 kN/m이고, 실시예 1과 동일하게 행하여 얻은 SOJ(Small Outline J-leaded Package)형 반도체 팩키지는 흡습후의 납땜처리에 따른 균열이 발생하지 않았다.
[실시예 5]
DSDA 3.58g (10 밀리몰), IPDDM 0.92g (2.5 밀리몰), BAPP 3.08g (7.5 밀리몰)을 사용하는 것 이외에는 실시예 3과 동일하게 행하여 폴리이미드 분말을 얻었다.
환원 점도는 0.62 dl/g, Tg는 255℃, 열분해 온도는 440℃이었다. 또한 흡수율은 1.2%이고, 밀려나온 길이는 0.2 mm이었다.
상기 폴리이미드의 DMAc 바니스를 플라즈마 처리한 UPILEX-S 필름위에 도포한 후 100℃에 10분, 그리고 250℃에서 10분 건조시켜 복합 시트를 얻었다. 42 합금과의 접착력은 1.40 kN/m이고, 실시예 1과 동일하게 행하여 얻은 반도체 팩키지(TSOP 형)는 흡습후의 납땜처리에 따른 균열이 발생하지 않았다.
[실시예 6]
BAPP 4.10g (10 밀리몰)을 DMF 24.5g에 용해시키고 트리에틸아민 2.02g (20 밀리몰)을 첨가한 후에 5℃ 이하로 냉각시키면서 이소프탈산클로라이드 2.03g (10 밀리몰)을 조금씩 첨가하였다. 5℃ 이하에서 5시간 반응시킨 후에 실시예 1과 동일하게 행하여 폴리아미드 분말을 얻었다.
환원 점도는 0.45 dl/g, Tg는 219℃, 열분해 온도는 425℃이었다. 또한 흡수율은 2.3 중량%이고, 밀려나온 길이는 2.4 mm이었다.
실시예 1과 동일하게 행하여 얻은 폴리이미드 85 중량%와 상기 폴리아미드 15 중량%를 혼합한 DMF 바니스를 플라즈마처리한 UPILEX-S 필름위에 도포한 후 100℃에 10분, 그리고 250℃에서 10분 건조시켜 복합 시트를 얻었다. 이 복합 시트를 42 합금에 포개어 350℃, 3MPa에서 5초 누른 후 90도로 떼어내어 강도를 측정했더니 1.2 kN/m이었다.
또한 복합 필름의 Tg는 255℃, 흡수율은 0.6 중량%이고, 밀려나온 길이는 1.5 mm이었다.
이 복합 시트를 사용해서 제1도와 같이 반도체 칩(SOJ형)을 팩키징한 후에 85℃, 85% RH 조건에서 48시간 흡습처리하고 나서 260℃ 땜납욕에 침지시켰지만 균열은 발생하지 않았다.
[실시예 7]
4,4'-디아미노디페닐술폰(DDS), 1.74g( 7 밀리몰), BAPP 1.23g (3 밀리몰)을 DMF 20g에 용해시키고, 트리에틸아민 2.02g (20 밀리몰)을 첨가한 후에 5℃ 이하로 냉각시키면서 이소프탈산 클로라이드 2.03g (10 밀리몰)을 조금씩 첨가하였다. 5℃ 이하에서 5시간 반응시킨 후에 실시예 1과 동일하게 행하여 폴리아미드 분말을 얻었다.
환원 점도는 0.88 dl/g, Tg는 260℃, 열분해 온도는 435℃이었다. 또한 흡수율은 2.5 중량%이고, 밀려나온 길이는 0.2 mm이었다.
실시예 1의 폴리이미드 60 중량%와 상기 폴리아미드 40 중량%를 혼합한 NMP 바니스를 사용하여 실시예 1과 동일하에 행하여 복합시트를 얻었다. 이 복합 시트의 42 합금과의 접착력은 1.6 kN/m이었다.
또한, 복합 필름의 Tg는 260℃, 흡수율은 1.1 중량%이며, 밀려나온 길이는 0.5 mm이었다.
이 복합 시트를 사용하여 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 8]
IPDDM 1.83g (5 밀리몰), BAPP 2.05g (5 밀리몰), 4-클로로포르밀벤젠-1,2-디카르복실산이무수물 0.64g (3 밀리몰), 트리에틸아민 0.30g (3 밀리몰), NMP 30g을 사용하는 것 이외에는 실시예 6과 동일하게 행하여 폴리아미드산 바니스를 얻었다. 이 바니스에 5℃ 이하에서 비스(3,4-디카르복시페닐)술폰이무수물(DSDA) 2.51 g (7 밀리몰)을 조금씩 첨가한 후 5℃ 이하에서 5시간 반응시켰다. 그 후 무수아세트산, 피리딘을 첨가하여 실시예 1과 동일하게 행하여 폴리아미드이미드 분말을 얻었다.
이 폴리아미드이미드의 환원 점도는 1.15 dl/g, Tg는 258℃, 열분해 온도는 385℃이었다. 또한 흡수율은 1.0 중량%이고, 밀려나온 길이는 0.02 mm이었다.
알칼리 처리 후 실란커플링 처리한 KAPTON 필름에 상기 폴리아미드이미드를 DMAc에 용해시킨 바니스를 도포하고 100℃에 10분, 275℃에서 10분간 열처리하여 복합 시트를 얻었다. 42 합금과의 접착력은 1.4 kN/m이며, 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 9]
BABT 5.76g (10 밀리몰), IPDDM 2.74g (7.5 밀리몰), BAPP 0.41g (1.0 밀리몰), X-22-161AS 1.26g (1.5 밀리몰)을 사용하는 것 이외에는, 실시예 1과 동일하게 행하여 폴리이미드 분말을 얻었다.
환원 점도는 0.65 dl/g, Tg는 226℃, 열분해 온도는 396℃이었다. 또한 흡수율은 0.3 중량%이고, 밀려나온 길이는 1.7 mm이었다.
상기 폴리이미드의 NMP 바니스를 플라즈마처리한 UPILEX-S 필름위에 도포한 후에 100℃ 10분, 그리고 300℃에서 10분 건조시켜 복합 시트를 얻었다. 42 합금과의 접착력은 0.80 kN/m이고, 실시예 1과 동일하게 행하여 얻은 SOJ형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 10]
DSDA 3.58g (10 밀리몰), 비스[4-(4-아미노페녹시)페닐]술폰, 4.32g (10 밀리몰)을 사용하는 것 이외에는 실시예 1과 동일하게 행하여 폴리이미드 분말을 얻었다.
환원 점도는 0.87 dl/g, Tg는 270℃, 열분해 온도는 520℃이었다. 또한 흡수율은 2.3 중량%이고, 밀려나온 길이는 0.01 mm이었다.
상기 폴리이미드의 NMP 바니스를 플라즈마 처리한 UPILEX-S 필름위에 도포한 후, 100℃에서 10분 그리고 300℃에서 10분 건조시켜 복합 시트를 얻었다. 42 합금과의 접착력은 1.0 kN/m이고, 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜처리에 따른 균열이 발생하지 않았다.
[실시예 11]
실시예 2의 폴리이미드를 사용하여 실시예 1과 동일하게 행하여 접착제 단독의 필름을 제작하였다. 이 필름을 사용하여 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 12]
실시예 8의 폴리아미드이미드의 NMP 바니스를 사용해서 반도체 칩 위에 접착제 층을 형성하였다. 이 접착제가 부착된 칩(TSOP형)을 사용하여 제1도와 같이 팩키징한 후에 실시예 1과 동일하게 행하여 흡습후 납땜 처리를 하였더니 균열이 발생하지 않았다.
[실시예 13]
BAPP 2.87g (7 밀리몰)과 LP-7100 0.75g (3 밀리몰)을 NMP 23.0g에 용해시킨 후 5℃ 이하로 냉각시키면서 4-클로로포르밀벤젠-1,2-디카르복실산이무수물 2.13g (10 밀리몰)을 조금씩 첨가하였다. 트리에틸아민 2.02g (20 밀리몰)을 첨가하고, 5℃ 이하에서 5시간 반응시킨 후 실시예 1과 동일하게 행하여 폴리아미드이미드 분말을 얻었다.
환원 점도는 0.57 dl/g, Tg는 185℃, 열분해 온도는 420℃이며 흡수율은 0.13%, 밀려나온 길이는 0.8 mm이었다.
상기 폴리아미드이미드 분말 100g과 γ-글리시독시프로필트리메톡시실란 3g을 DMF 400g에 용해시킨 바니스를 폴리이미드필름(UPILEX-S 필름) 위에 도포한 후에 100℃에서 10분 건조시키고, 또 뒷면도 마찬가지로 도포, 건조시킨 후에 250℃에서 10분 건조시켜 복합 시트를 얻었다. 이 복합 시트의 42 합금과의 접착력은 1.6 kN/m이었다. 또한 접착제 부분의 Tg는 185℃이고, 흡수율은 1.3%이며 밀려나온 길이는 0.2 mm이었다.
이 복합 시트를 우선 리드 프레임에 350℃, 6 MPa에서 3초간 부착한 후에 반대면에 칩을 375℃, 6 MPa에서 3초간 부착하였다. 와이어본딩 후 밀봉재로 몰딩시켜 제1도와 같은 반도체 팩키지를 얻었다. 이 TSOP형 팩키지를 85℃, 85% RH 조건에서 48시간 흡습처리한 후에 245℃ 적외선로에서 땜납리플로우를 하였지만 균열은 발생하지 않았다.
[실시예 14]
BAPP 3.69g (9 밀리몰)과 X-22-161AS 0.88g (1 밀리몰)을 NMP 34.7g에 용해시킨 후에 5℃ 이하에서 에틸렌글리콜비스트리멜리테이트이무수물 4.10g (10 밀리몰)을 조금씩 첨가하였다. 2시간 반응시킨 후에 크실렌 15g을 가하고, 질소 분위기하에서 축합수를 크실렌과 함께 공비제거하면서 180℃에서 5시간 반응시켜서 폴리이미드를 합성하였다. 얻어진 폴리이미드 바니스를 물에 부어서 얻어지는 침전을 분리, 분쇄, 건조시켜서 폴리이미드 분말을 얻었다.
환원 점도는 0.65 dl/g, Tg는 170℃, 열분해 온도는 390℃이며 흡수율은 1.0%, 밀려나온 길이는 1.8 mm이었다.
상기 폴리이미드 분말 100g과 γ-글리시독시프로필 메틸디에톡시실란 5g을 DMF 400g에 용해시킨 바니스를 사용하여 실시예 13과 동일하게 행하여 복합 시트를 얻었다. 이 복합 시트의 42 합금과의 접착력은 1.3 kN/m이었다. 또한 접착제 부분의 Tg는 172℃이고, 흡수율은 1.0 %, 밀려나온 길이는 1.0 mm이었다.
실시예 13과 동일하게 행하여 얻은 SOJ형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[실시예 15]
BAPP 3.28g (8 밀리몰)과 도데카메틸렌디아민 0.40g (2 밀리몰)과 4-클로로포르밀벤젠-1,2-디카르복실산이무수물 2.13g (10 밀리몰)을 사용하는 것 이외에는 실시예 13과 동일하게 행하여 폴리아미드이미드 분말을 얻었다.
환원 점도는 0.85 dl/g, Tg는 190℃, 열분해 온도는 395℃이며, 흡수율은 0.1%, 밀려나온 길이는 0.6 mm이었다.
상기 폴리아미드이미드 분말 100g과 γ-글리시독시프로필트리메톡시실란 10g을 NMP 400g에 용해시킨 바니스를 폴리이미드(UPILEX-S 필름) 양면에 도포하고 각각 100℃에서 10분 건조시킨 후에 다시 275℃에서 10분 건조시켜 복합 시트를 얻었다. 이 복합시트의 42 합금과의 접착력은 1.4 kN/m이었다. 또한 접착제 부분의 Tg는 191℃이고, 흡수율은 1.1 %이며 밀려나온 길이는 0.2 mm이었다.
실시예 13과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후의 납땜 처리에 따른 균열이 발생하지 않았다.
[비교예 1]
실시예 6에서 얻은 폴리아미드의 DMF 바니스를 실시예 1과 동일하게 행하여 복합 시트를 얻었다. 42 합금과의 접착력은 1.60 kN/m이었다. 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후 납땜처리에 의해 균열이 발생하였다.
[비교예 2]
DDS 2.11g (8.5 밀리몰), BAPP 0.62g (1.5 밀리몰)을 DMF 20g에 용해시켜 트리에틸아민 2.02g (20 밀리몰)을 첨가한 후에 5℃ 이하로 냉각시키면서 이소프탈산클로라이드 2.03g (10 밀리몰)을 조금씩 첨가하였다. 5℃ 이하에서 5시간 반응시킨 후에 실시예 1과 동일하게 행하여 폴리아미드 분말을 얻었다.
환원 점도는 0.45 dl/g, Tg는 280℃, 열분해 온도는 430℃이었다. 또한, 흡수율은 3.5 중량%이고 밀려나온 길이는 1.2 mm이었다.
알칼리 처리후 실린커플링 처리한 KAPTON 필름에 상기 폴리아미드 바니스를 도포하고 100℃에서 10분, 250℃에서 10분 열처리하여 복합 시트를 얻었다. 42 합금과의 접착력은 1.5 kN/m이었다. 실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후 납땜 처리에 의해 균열이 발생하였다.
[비교예 3]
실시예 4와 동일하게 행하여 환원 점도가 0.35 dl/g인 폴리이미드 분말을 얻었다. Tg는 275℃, 열분해 온도는 410℃이었다. 또한 흡수율은 0.6 중량%이고, 밀려나온 길이는 3.4 mm이었다.
실시예 4와 동일하게 행하여 얻은 복합 시트의 42 합금과의 접착력은 0.9 kN/m이었다. 실시예 1과 동일하게 행하여 얻은 SOJ형 반도체 팩키지는 흡습후 납땜처리에 의해 균열이 발생하였다.
[비교예 4]
에틸렌글리콜비스트리멜리테이트이무수물 4.10g (10 밀리몰)과 비스[4-(3-아미노페녹시)페닐] 술폰 4.32g (10 밀리몰)을 사용하는 것 이외에는 실시예 1과 동일하게 행하여 폴리이미드 분말을 얻었다.
환원 점도는 0.44 dl/g, Tg는 187℃, 열분해 온도는 465℃이었다. 또한 흡수율은 1.1 중량%이고, 밀려나온 길이는 2.2 mm이었다.
실시예 1과 동일하게 행하여 얻은 TSOP형 반도체 팩키지는 흡습후 납땜처리에 의해 균열이 발생하였다.
그 결과를 다음의 표 1에 나타내었다.
(약칭)
IP : 이소프탈산
TA : 무수트리멜리트산
LP-7100 : 실록시아민, 신에쓰 가가꾸 고교 가부시끼가이샤의 상품명
IPDDM : 4,4'-디아미노-3,3',5,5'-테트라이소프로필디페닐메탄
DDS ; 4,4'-디아미노비페닐술폰
BTDA : 3,3',4,4'-벤조페논테트라카르복실산이무수물
BAPP : 2,2'-비스[4-(4-아미노페녹시)페닐]프로판
DSDM : 비스[3,4-디카르복시페닐]술폰무수물
161AS : X-22-161AS 실록시아민, 신에쓰 가가꾸 고교 가부시끼가이샤의 상품명
p-APPS : 비스[4-(4-아미노페녹시)페닐]술폰
m-APPS : 비스[4-(3-아미노페녹시)페닐]술폰
EBTA : 에틸렌글리콜비스트리멜리테이트이무수물
DDMA : 도데카메틸렌디아민
γ-GPTM : γ-글리시독시프로필트리메톡시실란
γ-GPME : γ-글리시독시프로필메틸디에톡시실란
본 발명의 내열성 접착제는 내팩키지균열성이 우수하고, 특히 반도체 팩키지의 신뢰성 향상에 효과가 있다.

Claims (10)

  1. 반도체 칩을 리드 프레임에 접착부재로 접착하고, 적어도 반도체 칩, 및 반도체 칩과 리드 프레임의 접착부를 밀봉재로 밀봉하여 LOC (Lead on Chip) 형 반도체 팩키지를 제조하기 위한 접착부재에 사용되는, 이미드기를 갖는 수지를 포함하고, 밀려나온 길이가 2 mm 이하이고, 흡수율이 3 중량% 이하인 내열성 접착제.
  2. 제1항에 있어서, 유리 전이 온도가 200℃ 이상인 내열성 접착제.
  3. 제1항에 있어서, 상기 접착부재가 내열성 필름의 바깥쪽 및 안쪽 양면에 내열성 접착제 도막을 설치하여 이루어진 복합 접착 시트인 내열성 접착제.
  4. 제1항에 있어서, 상기 접착부재가 상기 내열성 접착제만으로 이루어진 내열성 접착제.
  5. 제2항에 있어서, 상기 접착부재가 내열성 필름의 바깥쪽 및 안쪽 양면에 내열성 접착제 도막을 설치하여 이루어진 복합 접착 시트인 내열성 접착제.
  6. 제2항에 있어서, 상기 접착부재가 상기 내열성 접착제만으로 이루어진 내열성 접착제.
  7. 제3항에 있어서, 상기 바깥쪽 및 안쪽 양면의 도막이 서로 상이한 것인 내열성 접착제.
  8. 제5항에 있어서, 상기 바깥쪽 및 안쪽 양면의 도막이 서로 상이한 것인 내열성 접착제.
  9. 제3항에 있어서, 상기 바깥쪽 및 안쪽 양면의 도막이 동일한 것인 내열성 접착제.
  10. 제5항에 있어서, 상기 바깥쪽 및 안쪽 양면의 도막이 동일한 것인 내열성 접착제.
KR1019940006354A 1993-03-29 1994-03-29 내열성 접착제 KR100243731B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9187093 1993-03-29
JP93-91899 1993-03-29
JP9189993 1993-03-29
JP93-91870 1993-03-29
JP94-25939 1994-01-31
JP2593994 1994-01-31

Publications (2)

Publication Number Publication Date
KR940021690A KR940021690A (ko) 1994-10-19
KR100243731B1 true KR100243731B1 (ko) 2000-02-01

Family

ID=27285212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006354A KR100243731B1 (ko) 1993-03-29 1994-03-29 내열성 접착제

Country Status (5)

Country Link
EP (2) EP0862205B1 (ko)
KR (1) KR100243731B1 (ko)
CN (1) CN1041034C (ko)
DE (2) DE69415707T2 (ko)
SG (2) SG83154A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333452B1 (ko) 1994-12-26 2002-04-18 이사오 우치가사키 필름 형상의 유기 다이본딩재 및 이를 이용한 반도체 장치
US7012320B2 (en) 1995-07-06 2006-03-14 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW310481B (ko) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
TW326566B (en) * 1996-04-19 1998-02-11 Hitachi Chemical Co Ltd Composite film and lead frame with composite film attached
CN1079195C (zh) * 1996-07-05 2002-02-20 蓝进 扇贝裙边的综合利用工艺
US5922167A (en) * 1997-01-16 1999-07-13 Occidential Chemical Corporation Bending integrated circuit chips
JPH10330724A (ja) * 1997-05-30 1998-12-15 Hitachi Chem Co Ltd 耐熱接着剤、耐熱接着剤層付き半導体チップ、耐熱接着剤層付きリードフレーム、耐熱接着剤層付きフィルム及び半導体装置
MY124687A (en) * 1998-05-20 2006-06-30 Hitachi Chemical Co Ltd Insulating adhesive for electronic parts, and lead frame and semiconductor device using the same
WO2000061658A1 (fr) * 1999-04-09 2000-10-19 Kaneka Corporation Resine polyimide, composition de resine a resistance amelioree a l'humidite la comprenant, solution adhesive, colle en film adhesif en couches et leurs procedes de production
US9679831B2 (en) * 2015-08-13 2017-06-13 Cypress Semiconductor Corporation Tape chip on lead using paste die attach material

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186735A (ja) * 1987-01-28 1988-08-02 Mitsui Toatsu Chem Inc ポリイミドおよびポリイミドよりなる耐熱性接着剤

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547823B2 (ja) * 1988-07-26 1996-10-23 株式会社日立製作所 半導体装置及びその製造方法
JPH0236543A (ja) * 1988-07-26 1990-02-06 Nec Corp チップキャリア端子コーティング方法
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JPH04342786A (ja) * 1991-05-17 1992-11-30 Kanebo Nsc Ltd 耐熱性接着材料
JP3003289B2 (ja) * 1991-07-16 2000-01-24 日立化成工業株式会社 ペースト状被覆組成物及びこれを用いた半導体装置
JPH05112761A (ja) * 1991-10-16 1993-05-07 Sumitomo Bakelite Co Ltd 接着テープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186735A (ja) * 1987-01-28 1988-08-02 Mitsui Toatsu Chem Inc ポリイミドおよびポリイミドよりなる耐熱性接着剤

Also Published As

Publication number Publication date
EP0618614A2 (en) 1994-10-05
EP0618614A3 (en) 1995-11-22
DE69433535D1 (de) 2004-03-11
SG44732A1 (en) 1997-12-19
CN1099518A (zh) 1995-03-01
KR940021690A (ko) 1994-10-19
DE69415707T2 (de) 1999-09-16
EP0862205A1 (en) 1998-09-02
EP0862205B1 (en) 2004-02-04
EP0618614B1 (en) 1999-01-07
DE69433535T2 (de) 2004-12-23
SG83154A1 (en) 2001-09-18
DE69415707D1 (de) 1999-02-18
CN1041034C (zh) 1998-12-02

Similar Documents

Publication Publication Date Title
US6046072A (en) Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US7057266B2 (en) Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device
US20060043607A1 (en) Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufactring semiconductor device
JP4900244B2 (ja) 半導体用熱可塑性樹脂組成物、これを用いた接着フィルム、リードフレーム、半導体装置および半導体装置の製造方法
JP3719234B2 (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
KR100243731B1 (ko) 내열성 접착제
JP4213998B2 (ja) 接着剤樹脂組成物及びそれを用いたフィルム状接着剤
JPH08325533A (ja) 電子部品用接着テープおよび液状接着剤
US6372080B1 (en) Process for fabricating a crack resistant resin encapsulated semiconductor chip package
JPH04342786A (ja) 耐熱性接着材料
JP3109707B2 (ja) 耐熱性接着剤及びそれを含む半導体パッケージ
JP3682982B2 (ja) 複合接着シ−トの製造法
JP3650493B2 (ja) 電子部品用接着テープ
JP3411709B2 (ja) 複合接着シートの製造法
JP3779334B2 (ja) 耐熱性接着剤、耐熱性接着剤層付きフィルムおよび熱可塑性樹脂の製造法
JPH08245942A (ja) 耐熱性接着剤
KR20020079703A (ko) 반도체용 내열성 접착제 및 접착 테이프
JP2006282973A (ja) 接着フィルム、接着フィルム付きリードフレーム及びこれらを用いた半導体装置
JP3373848B2 (ja) 半導体用接着フィルム
JP2005220356A (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
JP2001329243A (ja) 接着剤、接着フィルム、接着フィルム付きリードフレーム及びこれを用いた半導体装置
JP4003285B2 (ja) 耐リフロー性に優れたフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JP2001064618A (ja) 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム及びこれを用いた半導体装置
CN111065516A (zh) 用于电子电路应用的多层膜
JP2003160773A (ja) 複合接着シ−ト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 15

EXPY Expiration of term