KR100219387B1 - 반도체 웨이퍼를 평탄화하는 방법 - Google Patents

반도체 웨이퍼를 평탄화하는 방법 Download PDF

Info

Publication number
KR100219387B1
KR100219387B1 KR1019920703065A KR920703065A KR100219387B1 KR 100219387 B1 KR100219387 B1 KR 100219387B1 KR 1019920703065 A KR1019920703065 A KR 1019920703065A KR 920703065 A KR920703065 A KR 920703065A KR 100219387 B1 KR100219387 B1 KR 100219387B1
Authority
KR
South Korea
Prior art keywords
wafer
spin
glass layer
iii
dry environment
Prior art date
Application number
KR1019920703065A
Other languages
English (en)
Other versions
KR930700970A (ko
Inventor
켈렛루스
Original Assignee
데이브 브라운 ; 도널드 지. 맥킨타이어
미텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이브 브라운 ; 도널드 지. 맥킨타이어, 미텔 코포레이션 filed Critical 데이브 브라운 ; 도널드 지. 맥킨타이어
Publication of KR930700970A publication Critical patent/KR930700970A/ko
Application granted granted Critical
Publication of KR100219387B1 publication Critical patent/KR100219387B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 스핀온 유리층(SOG)이 낮은 용해점, 알루미늄과 같은 비내화 물질에 대해 기판에 가해지는 방법에 관한 것이다. 상기 스핀온 유리층은 경화동안 역가수분해를 최소화하도록 건식환경에서 기판을 가한다. 이러한 것은 더 높은 질의 필림의 형성 특히 무기 스핀온 유리층에 의한 결과이다.

Description

반도체 웨이퍼를 평탄화하는 방법
본 발명은 기판에 스핀-유리층을 제공하는 공정, 특히 반도체 웨이퍼의 평탄화를 위한 공정에 관한 것이다. 본 발명은 특히 무기 스핀온 유리층에 이용될 수 있다.
스핀온 유리층은 다양한 종류의 용매 또는 알콜에서 희석되는 실록산 또는 실리케이트를 주성분으로 한 단량체를 포함하는 시판용 액체 용액이다. 상기 스핀온 유리는 통상적으로 반도체 웨이퍼의 평탄화에 이용된다. 즉, 웨이퍼에 증착된 상호접속 경로들 간에 형성된 트랜치들의 충전 및 평준화에 사용된다. 스핀온 유리층의 코팅 및 경화공정시에 단량체는 물, 용매 및 알콜의 축합 및 방출에 의해 중합된다. 축합된 재료는 초기 용액, 및 코팅과 경화공정에 따라 역학적, 화학적 및 전기적 성질을 가지는 고체 박막이다.
현재 이용되는 스핀온 유리층 용액은 수백개 이상이다. 이러한 것들은 두개의 주류로 분류된다.
1) 무기 실리케이트
2) 준 무기 실록산(메틸-, 에틸-, 페닐-, 부틸-실록산)
스핀온 유리층 용액의 여러 성분(올리고머를 포함하는 실리콘, 용매 혼합물 및 잔류물)은 평형 상태에서 액체상태에 있다. 코팅후 즉시, 휘발성 생성물(용매 및 물)은 증발하고, 중합 반응이 실란올(Si-OH) 본드의 축합에 의한 형성물로 인해 발생된다. 이러한 것은 다음 반응에 따라 물을 더 많이 생산한다.
중합은 이웃하는 실란올기(Si-OH)들 간의 거리가 지나치게 커질 때까지 또는 물과 같은 부산물이 지나치게 많아 축합반응을 차단할 때까지 계속된다. 그후 추가 조밀화를 위하여 가열이 요구된다.
스핀온 유리층 용액의 두 형태는 필림의 특성, 즉 고밀도, 감소된 수소 함량, 보다 높은 열팽창계수, 보다 나은 가요성 및 크랙킹(crackin)에 대한 보다 높은 저항을 개선하기 위해 붕소 또는 인 유기금속 촉매를 혼합할 수 있다. 스핀온 유리층 용액에서 붕소 또는 인 유기금속 분자들은 일반적으로 실리콘 함유 화합물에 잘 결합되지 않는다. 강한 결합은 상기 필림이 비교적 고온에 노출될 때 고체상태에서 일반적으로 발생한다. 그럼에도 불구하고, 상기 유기 금속 분자들은 필림의 코팅 및 축합동안 안정한 중합체를 분리 및 형성시키는 불량하게 결합된 중합체를 형성하도록 용액내에서 중합될 수 있다. 예로서, 일본의 스핀온 유리층 용액은 유기금속분자(PWOX(OH)Y(OC2H5)Z)와 합금되는 바, 상기 분자는 용액 및 에탄올(C2H5OH)과 동적 평형상태에 있다.
에탄올(C2H5OH) 또는 물 농도가 코팅 및 용매의 증발동안에 갑자기 낮아진다면, 평형상태가 깨지며 높은 온도에서 인유기금속분자는 중합되고 더 많은 물 및 에탄올(C2H5OH)을 생산함으로써 형성된 SiOXHY필림에 결합한다.
이론적으로는, 인 원자는 세개의 P,O,Si 결합으로 SiO2결합 구조에 접속된다. 이러한 결합은 -P·OH 또는 -P·OC2H5및 -Si·OH의 축합에 의해 형성된다. 물과 에탄올은 부산물로서 형성되고 물은 역가수분해를 방지하기 위하여 빠르게 제거되야만 한다.
이러한 역가수분해는 수소 혼입에 쓰이며 인유기금속촉매의 작용을 방해하기 때문에 지극히 바람직하지 못하다.
잔류수소는 실란올기(SiOH)를 형성한다. 중대한 산출량 및 신뢰성 문제를 제거 및 야기하기란 매우 어려운 문제이다. 이러한 역가수분해가 계속된다면 다수의 다른 산, 즉 하이포아인산(H3PO2); 메타아인산(HPO2); 파이로아인산(H4P2O5); 오토아인산(H3PO3); 하이포인산(H4P2O6); 메타인산(HPO3); 파이로인산(H4P2O7); 및 오토인산(H3PO4)을 형성함에 의해 전체적으로 인을 분리하는 것이 가능하다. 예로서, 잔류 또는 주변 습기에 의한 역가수분해에 의해 오토인산(H3PO4)의 형성은 다음과 같다.
형성된 산은 알루미늄 상호접속체를 부식시킨다. 결국, 알루미늄 상호결합부 상에서 평탄화를 위해, 최대온도가 약 450℃로 한정될 때 필림의 질 및 신뢰성에 대해 중대한 문제가 발생한다.
이러한 효과는 긴 거리에 걸쳐 실란올 결합쌍(Si-OH)의 더욱 완전한 온도에 의한 축합에 의해 매우 높은 온도(약 800℃)에서 경화되게 하는 폴리실리콘, 실리사이드 및 내화금속과 같은 내화물질상에 걸쳐 유전체의 평탄화시 관측되지 않는다. 내화물질상에 걸친 상기 유형의 평탄화는 비교적 수월하다.
알루미늄 같은 낮은 용융점 재료의 평탄화를 위하여 실리케이트 스핀온 유리층을 사용할 때 어려운 점은 세계적인 경향이 순수하게 순무기 실리 케이트(인실리케이트 포함) 스핀온 유리층을 사용하지 않고 준무기 실론산 계열의 대체 부재를 사용하는 것이다. 도시된 바와 같이, 이러한 스핀온 유리층은 알킬기(R)를 포함하는 바, 상기 알킬기는 유기특성을 필림에 부여하여 순무기 실리케이트 유리층과 비교해 준무기 스핀온 유리층으로서 분류한다. 깨짐을 고유특성으로 가지는 실리케이트 유리층으로 구성된 순무기 스핀온 유리층과는 달리, 준무기 스핀온 유리층은 카본성분에 의해 더 큰 탄성을 가진다. 준무기 스핀온 유리층은 그들의 고유탄성이 더욱 수축되게 하기 때문에 작업은 더욱 쉬워진다.
그러나, 그들의 전기적 특성에 관련하여 준무기 스핀온 유리층을 이용함에 있어서 확실한 단점이 있으며, 그 이용은 개선된 응용을 위해서는 불확실하고 의문점이 있다.
다른 문제점은 경화동안 물의 흡수에 의해 야기된다. 스핀온 유리층, 특히 인과 합금된 스핀온 유리층은 흡슴재이며 경화동안 주변습기를 빠르게 흡수한다. 이러한 습기 흡수는 상술한 비가역 반응을 증진하며 결국 스핀온 유리층 필림은 불량한 특성 및 신뢰도를 가진다.
본 발명의 목적은 고온처리를 견딜 수 없는 알루미늄 또는 다른 재질상에 더 높은 품질의 스핀온 유리층 필림, 즉 무기 스핀온 유리층 필림을 제공함에 의해 상술된 문제점을 제거하는 것이다.
본 발명에 의하면, 스핀온 유리층은 다음과 같은 방법으로 제공된 무기 스핀온 유리층이다;
ⅰ) 상기 스핀온 유리층이 건식환경의 코팅 및 회전 챔버에서 웨이퍼에 제공된다.
ⅱ) 상기 웨이퍼가 건식환경에서 경화 스테이션으로 이동된다.
ⅲ) 상기 스핀온 유리층이 건식환경에서 계속 경화된다.
ⅳ) 역가수분해가 평탄화 공정동안 최소화되도록 중간에 웨이퍼를 주변환경에 노출하지 않고 충분한 필림 두께가 얻어질 때까지 단계(ⅰ) 내지 (ⅲ)이 반복된다.
경화공정에서 습기를 제거함으로써 고밀도, 낮은 수소함유물, 높은 온도팽창계수, 탄성, 크래킹에 대한 저항 및 부식없는 무기 스핀온 유리층 필림이 생산될 수 있다.
유전체의 제1층의 증착후, 스핀온 유리층 코팅/경화공정은 이하 기재된 통상적인 방법으로 전용 스핀온 유리층 처리기에 의해 바람직하게 실행된다:
a) 상기 웨이퍼는 전송 카세트에서 코팅챔버로 이송된다.
b) 몇 ㎖의 스핀온 유리층 용액은 평탄화될 웨이퍼의 중심에 분배된다.
c) 상기 웨이퍼는 용액을 일정하게 펼치고 증발성분을 증발시키고 필림을 응고시키도록 주어진 RPM으로 회전된다.
d) 스핀온 유리층 경화공정동안, 상기 웨이퍼는 80°내지 250°사이의 온도로 제어된 인라인 열벽으로 연속하여 이송된다.
e) 상기 웨이퍼는 공전 스테이션에서 약간 냉각된다.
f) 상기 웨이퍼는 수신 카세트에서 저장 및 냉각된다.
g) 모든 웨이퍼가 주변에 노출된 수신카세트에 수용될 때, 상기 웨이퍼들은 제2코팅(a 내지 f의 단계가 반복)을 위해 전송카세트로 모두 함께 이송된다. 모든 웨이퍼가 수신카세트에 수용될 때, 상기 웨이퍼들은 제3코팅(a 내지 f단계가 반복)을 위해 전송카세트로 모두 함께 이송된다.
h) 충분한 코팅이 이루어졌을때 상기 웨이퍼는 다음 공정단계를 위한 스테이션으로 이동된다.
약 2시간에 걸친 동작인 a) 내지 g)단계 동안, 상기 웨이퍼는 주변환경에 노출되지 않으며 종래 기술과 달리 건식환경에서 유지된다. 결국, 스핀온 유리층 필림, 특히 인과 합금된 스핀온 유리층 필림은 주변 습기를 흡수할 수 없으며 상당히 높은 품질의 필림이 얻어진다.
본 발명을 첨부된 도면과 관련하여 실시예에 의해 더욱 상세히 설명한다.
제1a도 및 제1b도는 본 발명에 따른 공정을 실행하기 위한 스핀온 유리층 평탄화 장치의 평면도와 측면도.
제2도는 상대습도에 대한 스핀온 유리층 필림의 압력을 점으로 도시한 도면.
스핀온 유리층 필림의 코팅 및 인라인 경화를 위한 스핀온 유리층 처리 설비는 비교적 새로운 것이다. 종래 기술의 스핀온 유리층 처리기는 연속 제어 환경 스테이션에서 웨이퍼 조작, 스핀온 유리층 코팅, 인라인 경화, 냉각 및 저장을 허용하지 않는다.
이와같은 인라인 환경 제어 스테이션은 제1도에 도시된 스핀온 유리층 처리기에서 제공된다. 제1도를 참조하여 스핀온 유리층 처리기는 다수의 처리 상태를 한정하는 메인 유니트(1)를 포함한다. 상기 유니트는 전송카세트(4), 이송 메카니즘(2), 인라인 경화 플레이트(6 및 9) 및 수신카세트(7)를 포함한다. 상기 유니트(1)는 추가로 코팅영역(5)과 냉각영역(3)을 구비한다.
더욱 상세히, 스핀온 유리층 처리기는 다음, 즉,
1) 처리될 웨이퍼를 저장하는 하나 이상의 이송 카세트(4).
2) 이송 카세트에서 코팅영역으로 웨이퍼를 하나씩 이송하능 이송 메카니즘(2).
3) 스핀온 유리층 코팅 및 웨이퍼 회전이 행해지는 코팅영역(5).
4) 코팅된 웨이퍼를 코팅영역에서 제1 인라인 온도 제어 열벽으로 이송시키는 이송 메카니즘(2).
5) 제1 인라인 열벽 영역(8).
6) 웨이퍼를 하나의 인라인 열벽에서 다음 인라인 열벽으로 이송시키는 이송 메카니즘(2).
7) 마지막 인라인 열벽 영역(9).
8) 웨이퍼를 마지막 인라인 열벽에서 웨이퍼 냉각 영역으로 이동시키는 이송 메카니즘.
9) 웨이퍼 냉각영역(3).
10) 웨이퍼 냉각영역에서 수신 카세트 영역으로 웨이퍼를 이송시키는 이송 메카니즘.
11) 제1 스핀온 유리층 코팅부를 가지는 웨이퍼를 저장하는 하나 이상의 수신 카세트(7)를 포함한다.
전체 처리기는 불활성 분위기에서 제공된다. 불활성 가스 환경은 상기 1) 내지 11)의 위치에서 웨이퍼를 보호한다. 불활성 가스는 통상적으로 질소이지만 아르곤 또는 다른 희귀가스 또는 다른 비반응성 건식가스일 수도 있다. 이러한 가스는 역가수분해를 방지하며 상당히 개선된 특성을 가진 필림을 만들게 한다.
필림 특성에 대한 습기의 영향을 결정하기 위하여, 다양한 스핀온 유리층 필름은 제1도에 도시된 장치를 사용하여 제공된다. 그 결과는 제2도에 도시되어 있다. 제어되지 않은 주변 분위기에서 처리된 필림에 대해 필림압력이 측정되며 필림 특성에 대한 그의 영향을 도시하도록 상대습도와 상호관계된다.
습기 흡수 및 역가수분해는, 보다 밀집한 Si-O-Si 결합으로부터 실란올(Si-OH)쌍의 형성에 의한 내부 체적 팽창 때문에 스핀온 유리층 필림압력을 압축(작은 장력을 가지도록) 쪽으로 향하게 한다.
물흡수 효과는 제2도에 도시되어 있는 바, 이는 스핀온 유리층 기계적 평형장력이 상대습도에 의해 주로 제어된다는 것을 도시한다. 실란올 쌍의 형성에 의한 압축력 효과는 효과적으로 관찰된다; 상대적 습도가 높아질수록 장력이 낮아진다.
이슬점, 상대습도 및 주변노출 기간과 같은 주변조건이 웨이퍼에서 웨이퍼로 그리고 매일 매일 일정하지 않기 때문에, 결과적인 필림 특성이 변화되어 제조가 어렵다.
본 발명이 주로 무기 스핀온 유리층에 이용될 수 있지만, 준무기 스핀온 유리층에도 이용될 수 있다. 이러한 유형은 인, 붕소, 아르세닉과 합금되지도 않으며 가지지도 않는다. 본 발명의 장점은 합금된 스핀온 유리층에서 더욱 현저하나, 합금되지 않은 스핀온 유리층이 절대적으로 흡습성이 강하므로 상기 기술은 합금되지 않는 스핀온 유리층에도 이용된다.
코팅수는 변화할 수 있다. 일반적으로 말해, 코팅수가 많아질수록, 결과는 더 좋아진다.
인라인 고온열벽은 건식가스에서 경화되도록 인라인오븐, 인라인 플라즈마 경화장치, 인라인 전자파장치 또는 인라인 오존장치, 또는 인라인 UV-오전장치에 의해 대체될 수 있다.
이러한 불활성 가스는 통상적으로 질소이지만 아르곤 또는 다른 희귀가스, 또는 다른 건식가스 또는 그들의혼합물일 수도 있다. 상기 가스는 가열되거나 실내 온도일 수 있다.
주변 불활성가스는 건식환경인 진공에 의해 대체될 수 있다. 상기 가스는 이온화(플라즈마)될 수 있거나 또는 그렇지 않을 수 있다.
상술한 설비는 한번에 하나의 웨이퍼를 처리하는 인라인 처리기 이지만, 본 발명은 회전 코팅, 담금, 스프레이 또는 환경이 제어되는 기판에 스핀온 유리층 필림을 제공하기 위하여 이용할 수 있는 다른 기술에 의해 스핀온 유리층이 제공될 수 있는 단일 웨이퍼 또는 배치 시스템으로 확장된다.
본 발명이 반도체 평탄화 기술과 관련하여 기술된 반면, 다음과 같은 다른 동작에서도 이용될 수 있다. 즉, 집적회로의 제조시 다른 단계에 이용될 수 있다.
* 확산소오스
* 유전체층
* 확산장벽
* 캡슐화
* 부착층
* 버퍼층
* 반사방지층
* 부식방지층
다음과 같은 다른 반도체 장치에 이용된다;
* 발광 다이오드
* 액정 디스플레이
* 전자 크롬 디스프레이
* 광검출기
* 태양전지
* 센서
다음과 같은 다른 분야에 이용된다;
* 광섬유
* 부식방지
* 부착 촉진제
* 마찰감소
* 광학/온도 반사조절

Claims (6)

  1. 반도체 웨이퍼에 스핀온 유리층을 부착하는 단계를 포함하며, 알루미늄과 같은 비내화 물질의 상호 결합 느랙이 상부에 형성된 반도체 웨이퍼를 평탄화하는 방법에 있어서, 상기 스핀온 유리층은 다음:
    ⅰ) 상기 스핀온 유리층이 건식환경의 코팅 및 회전 챔버에서 웨이퍼에 부착되는 단계, ⅱ) 상기 웨이퍼가 건식환경에서 경화스테이션으로 이송되는 단계, ⅲ) 상기 스핀온 유리층이 건식환경에서 계속 경화되는 단계, 및 ⅳ) 역가수분해가 평탄화 공정동안 최소화되도록 상기 공정 중간에 웨이퍼를 주변환경에 노출하지 않고 충분한 필림두께가 얻어질때까지 상기 ⅰ)단계 내지 ⅲ)단계가 반복되는 단계에 따라 부착되는 무기 스핀온 유리층인 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
  2. 제1항에 있어서, 상기 건식 환경은 불활성 가스를 포함하는 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
  3. 제2항에 있어서, 상기 불활성 가스는 질소, 아르곤 또는 다른 희귀가스로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
  4. 제1항에 있어서, 상기 건식환경은 진공으로 이루어진 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
  5. 제1항에 있어서, 상기 스핀온 유리층은 인과 합금된 스핀온 유리층인 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
  6. 반도체 웨이퍼에 스핀온 유리층을 부착하는 단계를 포함하며, 알루미늄과 같은 비내화 물질의 상호 결합 트랙이 상부에 형성된 반도체 웨이퍼를 평탄화하는 방법에 있어서, 스핀온 유리층은 건식환경에서 공정중간에 웨이퍼를 주변환경에 노출시키지 않고 다음: ⅰ) 처리될 웨이퍼가 이송 카세트에 배치되는 단계, ⅱ) 상기 웨이퍼가 상기 이송카세트에서 코팅 및 회전챔버로 하나씩 이송되는 단계, ⅲ) 몇 ㎖의 무기 스핀온 유리층 용액이 웨이퍼의 중심에 분배되고 상기 웨이퍼가 회전되는 단계, ⅳ) 코팅된 웨이퍼가 코팅 및 회전챔버내에서 제1인라인 온도 제어 열벽으로 이송되는 단계, ⅴ) 상기 웨이퍼가 상기 제1인라인 열벽에서 다음 그리고 마지막 인라인 열벽으로이송되는 단계, ⅵ) 상기 웨이퍼가 마지막 인라인 열벽에서 웨이퍼 냉각영역으로 이송되는 단계, ⅶ) 상기 웨이퍼가 웨이퍼 냉각영역으로부터 수신카세트 영역으로 이송되는 단계, ⅷ) 제1스핀온 유리층이 코팅된 웨이퍼가 수신카세트에 저장되는 단계, 및 ⅸ) 충분한 필림두께가 얻어질 때까ㅓ지 상기 ⅰ)단계 내지 ⅷ)단계가 목표된 만큼 반복되는 단계에 따라 전체적으로 부착되는 것을 특징으로 하는 반도체 웨이퍼를 평탄화하는 방법.
KR1019920703065A 1990-05-29 1991-05-28 반도체 웨이퍼를 평탄화하는 방법 KR100219387B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA002017719A CA2017719C (en) 1990-05-29 1990-05-29 Moisture-free sog process
CA2,017,719 1990-05-29
PCT/CA1991/000176 WO1991019316A1 (en) 1990-05-29 1991-05-28 Moisture-free sog process

Publications (2)

Publication Number Publication Date
KR930700970A KR930700970A (ko) 1993-03-16
KR100219387B1 true KR100219387B1 (ko) 1999-09-01

Family

ID=4145085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920703065A KR100219387B1 (ko) 1990-05-29 1991-05-28 반도체 웨이퍼를 평탄화하는 방법

Country Status (7)

Country Link
US (1) US5470798A (ko)
EP (1) EP0536160B1 (ko)
JP (1) JP3249512B2 (ko)
KR (1) KR100219387B1 (ko)
CA (1) CA2017719C (ko)
DE (1) DE69129987D1 (ko)
WO (1) WO1991019316A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376590A (en) * 1992-01-20 1994-12-27 Nippon Telegraph And Telephone Corporation Semiconductor device and method of fabricating the same
JPH06204212A (ja) * 1992-08-21 1994-07-22 Sgs Thomson Microelectron Inc 平坦化技術
US5766824A (en) * 1993-07-16 1998-06-16 Semiconductor Systems, Inc. Method and apparatus for curing photoresist
DE634699T1 (de) * 1993-07-16 1996-02-15 Semiconductor Systems Inc Gruppiertes fotolithografisches System.
JPH07169020A (ja) * 1993-09-21 1995-07-04 Eastman Kodak Co 磁気薄膜ヘッドのための基板表面の平坦化プロセス
DE4432294A1 (de) * 1994-09-12 1996-03-14 Telefunken Microelectron Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium
KR970042941A (ko) * 1995-12-29 1997-07-26 베일리 웨인 피 기계적 화학적 폴리싱 공정을 위한 폴리싱 합성물
US5645736A (en) * 1995-12-29 1997-07-08 Symbios Logic Inc. Method for polishing a wafer
US6455394B1 (en) * 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
KR19990055294A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 절연막 형성 장치
US6451415B1 (en) 1998-08-19 2002-09-17 The Trustees Of Princeton University Organic photosensitive optoelectronic device with an exciton blocking layer
EP1048084A4 (en) 1998-08-19 2001-05-09 Univ Princeton ORGANIC OPTOELECTRONIC LIGHT SENSITIVE DEVICE
US6300219B1 (en) 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
TW490756B (en) 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
CN1279589C (zh) * 2001-01-19 2006-10-11 东京毅力科创株式会社 基板的处理方法和基板的处理装置
JP4493915B2 (ja) 2001-05-16 2010-06-30 ザ、トラスティーズ オブ プリンストン ユニバーシティ 高効率多色電界リン光ｏｌｅｄ
JP3656103B2 (ja) * 2001-09-19 2005-06-08 国立大学法人富山大学 液晶表示素子
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer
TW200504093A (en) 2003-05-12 2005-02-01 Dow Global Technologies Inc Polymer composition and process to manufacture high molecular weight-high density polyethylene and film therefrom
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7055912B2 (en) * 2003-09-23 2006-06-06 Terry Lynn Luscombe Vehicle mounted utility apparatus with quick attachment means
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7101754B2 (en) * 2004-06-10 2006-09-05 Dalsa Semiconductor Inc. Titanium silicate films with high dielectric constant
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
CN100595352C (zh) * 2007-07-17 2010-03-24 佳科太阳能硅(龙岩)有限公司 太阳能级多晶硅大锭的制备方法
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
CN117447234A (zh) * 2023-10-17 2024-01-26 夸泰克(广州)新材料有限责任公司 一种耐超高温旋涂玻璃膜层制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2597372B3 (fr) * 1986-04-22 1988-07-08 Thomson Csf Procede et appareil d'etalement de resine par centrifugation
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
JPH0646632B2 (ja) * 1987-05-13 1994-06-15 富士通株式会社 スピンオングラス焼成方法及び装置
JPS6412528A (en) * 1987-07-06 1989-01-17 Nec Corp Resist development device
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
JP2526683B2 (ja) * 1989-11-22 1996-08-21 三菱電機株式会社 薄膜形成装置
CA2017720C (en) * 1990-05-29 1999-01-19 Luc Ouellet Sog with moisture-resistant protective capping layer
JPH04320032A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0536160B1 (en) 1998-08-12
DE69129987D1 (de) 1998-09-17
CA2017719A1 (en) 1991-11-29
CA2017719C (en) 1999-01-19
JPH05508740A (ja) 1993-12-02
WO1991019316A1 (en) 1991-12-12
EP0536160A1 (en) 1993-04-14
KR930700970A (ko) 1993-03-16
JP3249512B2 (ja) 2002-01-21
US5470798A (en) 1995-11-28

Similar Documents

Publication Publication Date Title
KR100219387B1 (ko) 반도체 웨이퍼를 평탄화하는 방법
US5145723A (en) Process for coating a substrate with silica
EP0532543B1 (en) Sog with moisture resistant protective capping layer
US4749631A (en) Multilayer ceramics from silicate esters
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
KR950000864B1 (ko) 세라믹 피복물을 기재위에 형성시키는 방법
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
KR100251819B1 (ko) 실리카 함유 세라믹 피복물을 기질 위에 형성시키는 방법
JPH04298542A (ja) シリカコーティングを得るための急速熱処理法
KR20010053433A (ko) 나노 다공성 실리카의 증착방법
JPS63144525A (ja) 多層セラミック低温形成方法
JP3543669B2 (ja) 絶縁膜形成用塗布液及び絶縁膜の形成方法
US5753374A (en) Protective electronic coating
EP0492826B1 (en) Reverse direction pyrolysis processing
JPH02178330A (ja) 平面化ラダー型シルセスキオキサンポリマー絶縁層の形成方法
US5820923A (en) Curing silica precursors by exposure to nitrous oxide
US5707681A (en) Method of producing coatings on electronic substrates
KR950006348B1 (ko) 전자 장치를 위한 실리콘 질소 함유 피복물 형성 방법 및 그 피복물
US4868096A (en) Surface treatment of silicone-based coating films
JPH0727896B2 (ja) スピン・オン・ガラス膜の形成を含む製造法
JPH0673339A (ja) 酸化物被膜形成用塗布液および酸化物被膜の製造法
JPH1098099A (ja) 絶縁膜構造
JPH0834957A (ja) 酸化物被膜形成用塗布液、酸化物被膜の製造法および半導体装置
JPH03179740A (ja) 半導体装置およびその製造方法
JPH0725606A (ja) セラミック被覆の低温形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee