KR950000864B1 - 세라믹 피복물을 기재위에 형성시키는 방법 - Google Patents

세라믹 피복물을 기재위에 형성시키는 방법 Download PDF

Info

Publication number
KR950000864B1
KR950000864B1 KR1019880017555A KR880017555A KR950000864B1 KR 950000864 B1 KR950000864 B1 KR 950000864B1 KR 1019880017555 A KR1019880017555 A KR 1019880017555A KR 880017555 A KR880017555 A KR 880017555A KR 950000864 B1 KR950000864 B1 KR 950000864B1
Authority
KR
South Korea
Prior art keywords
coating
silicon
coated
substrate
ceramic
Prior art date
Application number
KR1019880017555A
Other languages
English (en)
Other versions
KR890011069A (ko
Inventor
앤드류 할루스카 로렌
윈튼 마이클 케이스
타레이 레오
Original Assignee
다우 코닝 코포레이션
노만 에드워드 루이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 코포레이션, 노만 에드워드 루이스 filed Critical 다우 코닝 코포레이션
Publication of KR890011069A publication Critical patent/KR890011069A/ko
Application granted granted Critical
Publication of KR950000864B1 publication Critical patent/KR950000864B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

내용 없음.

Description

세라믹 피복물을 기재위에 형성시키는 방법
본 발명은 기재, 예를 들면, 반도체 칩상의 집적회로와 같은 전자장치의 표면을 보호하기 위한 세라믹 피복물에 관한 것이다. 또한, 본 발명은 전자장치내에서 금속화 층을 분리시키는 중간층 유전성 필름을 형성하기 위해 사용되는 세라믹 피복물에 관한 것이다.
전자장치 파괴의 공통적인 원인은 불순물의 혼입을 가능하게 하는, 반도체 칩 표면의 표면안정화시의 미소균열 또는 공극이다. 따라서, 응력이 작용하는 환경에서 사용하는 동안 조치도 미소균열, 공극 또는 핀홀(pinhole)의 형성에 대해 내성을 가진 개선된 보호용 피복물에 대한 필요성이 존재한다.
전자장치상의 표면안정화 피복물은 전자장치에 도입되어 전자신호의 전달을 방해할 수 있는 이온 불순물, 예를들어, 염소이온(Cl-) 및 나트륨이온(Na+)에 대한 차단층을 제공할 수 있다. 표면안정화 피복물은 또한 전자장치에 도포되어 수분 및 휘발성 유기 화학물질에 대해 어느 정도의 보호를 제공할 수 있다.
하이드로겐 실세스퀴옥산 수지의 제조에 대해 문헌에 고시되어 있다[참조 : Frye 및 Collins, 1971년 10월 26일에 허여된 미합중국 특허 제 3,615,272호, 및 Frye 등, J. Am. Chem. Soc., 92, p.5586,1970].
글레이서(Glaser) 등은 실리카졸/겔 필름을 제조하고 이어서 열처리시키고 암모니아 대기중에서 질화시키기 위해, 하이드로겐 실세스퀴옥산 수지가 아닌 가수분해된 테트라에톡시실란(TEOS)의 용액을 사용하였다[참조 : "Effect of The H2O/TEO S Ratio Upon The Preparation And Nitridation Of Silica Sol/Gel Films", Journal of Non-Crystalline Solids 63, (1984) pp.209-221]. 글레이서 등은 질화 실리카졸/겔 필름이 규소 및 다른 금속표면에 대해 유용한 산화차단층일 수 있음을 제시하였다.
출발물질로서 테트라에톡시실란으로부터 유도된 소위 "졸 겔"을 사용하는, 암모니아중에서의 미소다공성 실리카 필름의 열화학적 질화가 문헌에 기술되어 있다[참조 : 브로우 및 판타노(Brow and Pantano), Journal of the American Ceramic Society, 70(1) pp.9-14, 1987]. 브로우 및 판타노는 출발물질로서 하이드로겐 실세스퀴옥산 수지의 사용이나 본 명세서에 청구된 저온방법을 교시하고 있지 않다.
본 발명자들은 최근 전자장치의 보호를 위한 세라믹 피복물의 형성에 관한 발명에 대해 수개의 특허 출원을 하였다. 이들 특허출원은 다음과 같다 : 로렌 할루스카(Loren Haluska), 케이스 마이클(Keith Michael) 및 레오 타레이(Leo Tarhay)의 명의로 1986년 12월 4일에 출원된 "실리케이트 에스테르로부터의 다층 세라믹"이란 명칭의 미합중국 특허원 제 938,679호; 로렌 할루스카, 케이스 마이클 및 레오 타레이의 명의로 1986년 12월 3일에 출원된 "하이드로겐 실세스퀴옥산으로부터의 다층 세라믹"이란 명칭의 미합중국 특허원 제 937,274호; 로날드 바니(Ronald Baney), 로렌 할루스카, 케이스 마이클, 사라 스노우(Sarah Snow) 및 레오 타레이의 명의로 1986년 12월 3일에 출원된 "전자장치용 SiN-함유 피복물"이란 명칭의 미합중국 특허원 제 937,276호; 로렌 할루스카, 케이스 마이클 및 레오 타레이의 명의로 1986년 12월 3일에 출원된 "저온 형성 다층 세라믹에 대한 백금 및 로듐 촉매작용"이란 명칭의 미합중극 특허원 제 937,273호; 로렌 할루스카, 케이스 마이클 및 레오 타레이의 명의로 1987년 1월 2일에 출원된 "실리케이트 에스테르 및 금속산화물로부터의 다층 세라믹 피복물"이란 명칭의 미합중극 특허원 제 000,217호; 로렌 할루스카, 케이스 마이클 및 레오 타레이의 명의로 1986년 12월 4일에 출원된 "하이드로겐 실세스퀴옥산 수지 및 금속산화물로부터의 백금 또는 로듐 촉매화된 다층 세라믹 피복물"이란 명칭의 미합중국 특허원 제 938,678호; 및 로렌 할루스카, 케이스 마이클 및 레오 타레이의 명의로 1986년 12월 4일에 출원된 "전자장치를 보호하기 위한 금속산화물로부터의 다층 세라믹 피복물"이란 명칭의 미합중국 특허원 제 938,677호.
본 발명은 한 실시태양에 있어서, 전자장치와 같은 민감한 기재의 표면모양을 보호하기 위한 단층 및/또는 다층 피복물의 저온 형성방법에 관한 것이다. 제 2 태양에 있어서, 본 발명은 중간층 유전성 필름에 의해 전기적으로 분리된 다층 금속화 층들에 전자기능이 설계되어 존재하는 전자장치에서 사용되는 중간층 유전성 필름의 형성에 관한 것이다. 본 발명의 피복방법은 결합패드 부착물(bond pad attachments) 및 에칭패턴(etching patter)을 가진 CMOS장치와 같이 불규칙한 모양을 갖는 표면을 보호하는데 특히 유효하다.
본 발명에서는 기재 표면상에 질화 이산화규소 평면화된 제 1 층을 형성하는 방법을 기술한다. 질화 이산화규소의 피복물은 단층으로서 실질적인 표면보호를 제공하며 다른 오버코트 층(overcoat layer)의 도움없이 사용될 수 있거나 다층 보호용 피복시스템의 제 1 층으로 사용될 수 있다. 또한, 질화 이산화규소 피복물은, 금속화 층으로 오버코팅한 후, 중간층 유전성 층으로서 기능을 하는 유전성 필름을 제공한다. 질화 이산화규소 피복물은 본 발명에 따라, 먼저 백금 또는 로듐 촉매의 존재 또는 부재하에, 하이드로겐 실세스퀴옥산 수지(HSiO3/2)n의 용액을 기재의 표면에 도포한 후, 암모니아 대기중에서 이 피복물을 열처리하여 질화 이산화규소로 전환시킴으로써 수득된다.
본 발명의 2 층 피복물은 (1) 상술한 바와 같은 평면화된 질화 SiO2 피복물의 제 1 층, 및 (2) 하기에 기술되는 바와 같은 규소, 규소-질소, 규소-탄소 또는 규소-탄소-질소 세라믹 또는 세라믹형 물질의 제 2 피복물 층으로 구성된다. 제 2 층은 두가지 방법중 하나에 의해 제 1 피복물 층위에 형성된다. 한가지 방법에서, 제 2 피복물 층은 전형적으로 차후에 증발되는 용매에 용해된 예비세라믹 중합체를 사용하는 통상의 유동 피복 기술을 사용하여, 제 1 층의 표면상에 예비세라믹 중합체를 도포함으로써 형성된다. 이후에, 주합체피복물은 후속 열처리에 의해 세라믹 또는 세라믹형 층으로 전환된다. 또한, 제 2 층은 화학 증착 방법에 의해 직접적으로 침착되는 규소, 규소-질소, 규소-탄소-질소, 또는 규소-탄소 세라믹 층일 수 있다.
본 발명은 또한 전자장치를 보호하기 위한 3층 피복물 시스템의 형성에 관한 것이며, 여기서, 제 1 층은 상술한 바와 같이 평면화된 질화 SiO2피복물이고 제 2 층은 상술한 세라믹 피복물중 어떠한 것도 된다.
본 발명의 3층 피복물의 제 3 층은 (a) 실란, 할로실란, 할로디실란, 폴리할로실란, 또는 이의 혼합물을 CVD(화학 증착), PECVD(플라즈마 강화 화학 증착), 또는 금속 보조 CVD에 의해 도포한 규소 세라믹 물질, 또는 (b) 실란, 할로실란, 할로디실란, 폴리할로실란, 또는 이의 혼합물, 및 탄소수 1 내지 6의 알칸, 또는 알킬실란을 CVD 또는 플라즈마 강화 CVD에 의해 도포한 규소-탄소 세라믹 물질, 또는 (c) 실란, 할로실란, 할로디실란, 폴리할로실란, 또는 이의 혼합물, 및 암모니아를 CVD 또는 플라즈마 강화 CVD에 의해 도포한 규소-질소 세라믹 물질, 또는 (d) 헥사메틸디실라잔의 CVD 또는 플라즈마 강화 CVD 또는 실란, 알칸과 암모니아의 혼합물 또는 알킬실란과 암모니아의 혼합물을 CVD 또는 플라즈마 강화 CVD에 의해 도포한 규소-탄소-질소 세라믹 물질의 상부 피복물(top coating)이다.
본 발명은 백금 또는 로듐 촉매의 존재 또는 부재하에, 암모니아 대기중에서 하이드로겐 실세스퀴옥산 수지(HSiO3/2)n의 세라믹화로부터 유도된, 질화 이산화규소 세라믹 피복물이, 전자장치 및 집적회로를 포함하지만 이들에 한정되지는 않는 기재상에 피복될 수 있다는 발견에 의한 것이다.
본 발명에서, "세라믹"이란 용어는 통상의 세라믹 물질 및 열처리에 의해 화학적 조성 및 물리적 특성이 실질적으로 변화되지만, 그 물질의 예비세라믹 구조를 나타내는 다른 원소들 및/또는 잔여 수소가 완전히 유리될 수 없는 다른 열처리 또는 열분해된 물질을 모두 나타내는 것이다. 본 발명에서 "전자장치"라는 용어는 전자장치, 규소를 기본으로 하는 장치, 비소화 갈륨장치, 촛점면 어레이(array), 광-전자장치, 광전자, 광학장치, 중간층 유전성 층, 트랜지스터형 장치를 제조하기 위한 도핑된 유전성 층, 다층장치, 3-D 장치, 규소/절연체(SOI)장치, 초격자장치 등을 포함하지만 이들에 한정되지 않음을 의미한다. 본 발명에서 "하이드로겐 실세스퀴옥산 수지를 포함하는 유동성 용액"이란 용어는 촉매화 또는 비촉매화된 하이드로겐 실세스퀴옥산 수지의 유동성, 압출성 또는 주입성 유기 용매 용액을 의미하는 것으로 이해되어야 한다. 본 발명에서 "경화"라는 용어는 출발물질을 고체 세라믹 피복물질이 제조될 정도로까지 가열함으로써 출발물질을 공반응 및 세라믹화 또는 부분적 세라믹화시키는 것을 의미한다. 본 발명에서 "질화 이산화규소"라는 용어는 규소 및 산소를 함유하면서 질소도 함유하는 물질을 의미한다. 질소 혼입은 본 발명의 공정중에 발생하는 것으로 밝혀졌다. 따라서, 본 명세서에 논의된 "질화 이산화규소" 물질의 범위내에서 찾을 수 있는 가능한 물질로서 옥시질화규소가 고려된다.
본 발명은 기재 표면상에 얇은 단층 또는 다층 세라믹 피복물을 저온 형성시킴으로써 전자장치와 같은 기재의 보호를 개선하는 것에 관한 것이다. 본 발명에 따라, 먼저 전자장치를 하이드로겐 실세스퀴옥산 수지(HSiO3/2)n(여기서, n은 중합도를 나타내는 정수이며 전형적으로 약 10 내지 약 1,000이다)의 용액으로 피복시킨다. 예를들어, 약 8,000 내지 28,000의 중량 평균분자량 및 약 800 내지 약 2,900의 상응하는 수평균분자량을 가진 하이드로겐 실세스퀴옥산 수지가 본 발명을 수행함에 있어 유용한 것으로 밝혀졌다. 하이드로겐 실세스퀴옥산 수지는 미합중국 특허 제 3,615,272호에 기술된 방법으로 제조될 수 있는 공지의 물질이다.
하이드로겐 실세스퀴옥산 수지를 용매에 희석시켜 기재에 피복시키는 것을 용이하게 한다. 일반적으로 수지를 n-헵탄 또는 톨루엔과 같은 용매를 사용하여 고체함량이 약 0.1 내지 85중량%로 되도록 희석시키는 것이 바람직하다. 특히, 민감한 전자장치의 피복과 관련하여, 하이드로겐 실세스퀴옥산 수지의 한가지 이점은 이것이 탄소를 함유하지 않는 트리할로실란 단량체로부터 제조되어 이것으로부터 유도된 피복물에 있어서의 탄소오염에 대한 가능성이 최소화된다는 점이다.
하이드로겐 실세스퀴옥산 수지는 어떠한 촉매가 존재하지 않아도 기재상에 피복되어 경화될 수 있다. 그러나, 예를들어[(CH3CH2)2S]2PtCl2및 Pt[OC(CH3)=CHC (O)CH3]2와 같은 백금 촉매, 또는 PhCl3[(CH3CH2CH2CH2)2S]3와 같은 로듐 촉매가 수지중에 포함되면 (HSiO3/2)n피복물의 산화 및 경화가 증진된다. 본 발명에서 유효한 백금 촉매 및 로듐 촉매는 미시간 미들랜드 소재의 다우 코닝 코포레이션이 시판하고 있는 [(CH3CH2)2S]2PtCl2, 백금 아세틸아세토네이트, 및 로듐 촉매PhCl3[(CH3CH2CH2CH2)2S]3를 포함하지만 이들에 한정되지는 않는다. 하이드로겐 실세스퀴옥산 수지중에 용해될 수 있는 백금 또는 로듐화합물 또는 착화합물은 경화를 촉매하는 작용을 하며 본 특허의 범위내에 포함된다.
일반적으로, 사용된 백금 또는 로듐 촉매의 양은 광범위하게 변화할 수 있으나, 일반적으로 조성물중의 수지의 양을 기준으로 하여 2 내지 1,000ppm의 금속을 제공하기에 충분하도록 촉매 화합물을 사용하는 것이 바람직하다. 촉매 화합물을 15 내지 60ppm의 금속을 제공하기에 적절한 농도로 사용하는 것이 더욱 바람직하다. 백금 또는 로듐 촉매는, 예를들어, [(CH3CH2)2S]2PtCl2로서의 백금 60ppm의 양으로 하이드로겐 셀세스퀴옥산 수지의 용액에 첨가할 수 있다. 백금 및/또는 로듐 촉매는 후속 경화중에 (HSiO3/2)n 수지상의 잔여 SiH 및 SiOH 작용기가 감소 또는 제거되도록 보조하며 이에 의해 SiO2의 생성을 증가시킨다.
또한, 하이드로겐 실세스퀴옥산 수지중에 촉매가 존재할 경우, 암모니아 대기중에서의 열처리도중 관찰되는 중량손실이 상당히 감소된다. 예를들어, 백금 촉매를 수지에 사용할 경우 열처리도중 6%의 중량감소가 관찰된다. 이러한 낮은 중량손실또는 세라믹화에 있어서 중요한 특징인 탄화수율이 높은 고분자량 중합체를 생성시키는 수지의 가교결합이 증진됨을 나타내는 것이라고 생각된다. 더욱이, 비촉매화 및 백금 촉매화된 실세스퀴옥산 수지에 대해 암모니아중에서 수행되는 다른 세라믹화 실험에서 전자의 경우에는 28%의 중량 손실이 나타나지만, 후자의 경우에는 단지 4.6%의 중량손실이 나타난다. 촉매화된 수지를 사용하여 수득되는 더 높은 세라믹 탄화수율은 본 발명의 한 실시태양의 중요한 이점이다.
촉매화되거나 비촉매화된 하이드로겐 실세스퀴옥산 수지용액을 전자장치상에 피복하고 주변온도 또는 승온에서 건조시켜 용매를 증발시킨다. 전자장치상에 수지 혼합물을 피복하는 방법은 회전 피복, 침지 피복, 분무 피복, 또는 유동 피복이 포함될 수 있으나 이들에 한정되는 것은 아니며, 통상 회전 피복이 바람직하다.
그 후, 피복된 장치를, 예를들어, 암모니아 대기중에 400℃에서 약 1시간동안 가열시킴으로써 중합체 피복물을 경화시키고 세라믹화한다. 일반적으로, 필수적으로 다른 성분들을 함유하지 않는 무수 암모니아 대기중에서 열처리를 수행하는 것이 바람직하다. 상기와 같은 대기를 사용함으로써 암모니아의 유효성 및 특정 처리온도 및 시간에서 얻어지는 질화의 정도가 향상된다. 그러나, 암모니아를 보다 적은 양으로, 예를들면 암모니아 또는 암모니아와 다른 유해하지 않은 가스상 성분들과의 혼합물을 대기압 미만의 양으로 본 발명의 방법에 사용할 수 있는 것으로 이해되어야 한다. 물론, 암모니아가 가수상태로 남아있는 한 암모니아의 압력을 대기압 이상으로 사용할 수 있다. 열처리도중 피복물의 질화를 수행하기에 충분한 암모니아를 함유하는 가스상 대기를 본 발명에 사용할 수 있다. 본 발명의 목적을 위해, 열처리도중 질화를 수행하기에 충분한 양의 암모니아를 함유하는 대기는 "실질적인 암모니아"대기로 지칭될 것이다.
질화 금속산화물 세라믹의 균열없는 연속적 필름이 본 발명의 방법에 의해 기재 표면상에 형성된다. 이 필름은 관찰가능한 균열 또는 결점없이 약 2μ이하의 두께로 형성될 수 있다. 전형적으로, 전자회로를 피복할 경우, 약 0.3 내지 0.5 두께의 필름을 사용하는 것이 바람직하다. 이들 필름은 열적 응력으로부터 생기는 균열 및 결합의 가능성을 최소화하지만, 전자회로의 표면상의 불규칙한 모양을 실질적으로 평면화시키거나 평활하게 하는데 충분한 두께를 갖기 때문에 바람직하다. 상기 평활 또는 평면화 효과는 전형적으로 매우 불규칙한 표면에 대해 유용하지 못한, 다른 성분들의 후속 피복물이 도포될 수 있도록 하기 위해 필요하다.
이러한 층의 평활화 효과는 집적회로장치와 같은 기재 표면상에서 종종 발견되는 불규칙한 지역상태에 의해 야기되는 기계적 응력을 최소화시키는 경향이 있다. 이러한 응력을 최소화시킴으로서, 후속적으로 도포된 표면안정화 피복물 층의 미소균열이 열순환상태하에서 감소 또는 제거되며, 집적회로장치의 수명이 증가된다.
본 발명의 중요한 특징은 하이드로겐 실세스퀴옥산 피복물을 열처리하는 동안에 SiH 및 SiOH를 열분해 제거하에 있어서 암모니아를 사용하는 것이다. 암모니아 대기중에서의 열처리는 실질적으로 SiH 및 SiOH를 함유하지 않는 피복물을 생성시킨다. 암모니아 대기중에서 하이드로겐 실세스퀴옥산 실세스퀴옥산 수지를 열분해시켜 브롬화 칼슘 결정판상에 제조한 피복물을 적외선 분석하면 공기중에서 열분해된 유사한 피복물에 비해 잔여 SiH 및 SiOH부분을 제거함에 있어서 향상된 효능 및 유효성을 나타낸다. 암모니아의 첨가는 SiH 및 SiOH의 열분해 제거에 대해 공기보다 더욱 반응성이 있는 대기를 생성시키는 것으로 여겨진다.
또한, 암모니아중에서 촉매화되거나 비촉매화된 하이드로겐 실세스퀴옥산 수지를 열분해함으로서, 질소가 세라믹 또는 세라믹형 이산화규소 피복물에 혼입된다. 본 발명의 방법에서 질화에 의해 약 1내지 2중량%의 질소가 혼입된다. 질소혼입은 옥시질화규소가 피복물의 성분으로서 생성됨으로서 일어날 수 있다고 생각된다.
선행기술방법을 능가하는 본 발명의 방법의 이점은 하이드로겐 실세스퀴옥산 피복물이 200 내지 400℃와 같은 저온에서 암모니아 존재하에 열처리에 의해 경화되는 능력에 있다. 이 온도범위는 선행기술의 것보다 상당히 낮다. 따라서, 본 발명의 방법의 바람직한 실시태양은 암모니아 대기중에 200 내지 1,000℃의 온도에서 (HSiO3/2)n수지 피복물을 열분해시키는 것이다. 본 발명 방법의 더욱 바람직한 실시태양은 암모니아 대기중에 200 내지 400℃ 이하의 온도범위에서 (HSiO3/2)n수지 피복물을 열분해시키는 것이다.
또한 본 발명은 (A) 하이드로겐 실세스퀴옥산 수지의 유동성 용액을 기재에 도포하고; (B) 이 수지용액 (HSiO3/2)n피복물을 기재상에 침착시키며; (C) 피복된 기재를 실질적인 암모니아 대기중에서, 세라믹 피복물을 기재위에 형성시키기에 충분한 온도로 가열함을 포함하는, 세라믹 피복물을 기재위에 형성시키는 방법에 관한 것이다. 본 명세서에서 사용된 "수지용액의 건조"라는 용어는 하이드로겐 실세스퀴옥산 수지의 유동성 용액중에서 유기 용매를 증발시킴을 의미한다.
본 발명에 의해 피복되는 기재의 선택은 기재의 열적 및 화학적 안정성을 위한 요건에 의해서만 제한된다.
본 발명은 또한 전자장치 또는 집적회로와 같은 민감한 기재를 한층 더 보호하기 위해 상기 질화 이산화 규소 세라믹 피복물들을 여러 가지 규소, 규소-탄소, 규소-질소 또는 규소-탄소-질소함유 물질들로 피복시킬수 있다는 발견에 근거한 것이다. 따라서, 본 발명은 또한 세라믹화된 하이드로겐 실세스퀴옥산 수지로 미리 피복된 기재에 제 2 표면안정화 피복물을 도포함을 포함하는, 다층 세라믹 피복물을 기재상에 형성시키는 방법에 관한 것이다. 표면안정화 층은 이온성 불순물이 집적회로장치와 같은 피복된 기재의 전기장에 도입되는 것을 방지한다.
표면안정화 피복물은 예를들어, 예비세라믹 중합체를 용매중에서 희석시키고, 희석된 예비세라믹 중합체용액으로 장치를 피복시키며, 희석된 예비세라믹 중합체 용액을 건조시켜 용매를 증발시키고 이에 의해 장치상에 예비세라믹 중합체의 피복물을 침착시키며, 피복된 장치를 불활성 또는 암모니아함유 대기중에서, 장치상의 제 2 피복물이 세라믹화되기에 충분한 온도로 가열시킴으로써 제조된 세라믹 필름을 포함할 수 있다.
예비세라믹 중합체는 중합체가 피복 매질로서 사용하기에 적합한 용매중에 용해될 수 있는 한, 상기와 같은 표면안정화 층을 제조하는데 사용될 수 있다. 적합한 예비세라믹 중합체는, 예를들어, 폴리카보실란 및 오가노폴리실란과 같은 규소-카바이드 세라믹 물질에 대한 공지된 전구체인 중합체를 포함한다. 폴리카보실란은 폴리디메틸실란의 가열분해(thermolysis), 오가노실란 단량체의 가열분해, 또는 클로로메틸 또는 비틸실란과 다른 메틸클로로실란의 칼륨-탈염소화에 의해 제조할 수 있다. 폴리카보실란과 이의 제조방법은 미합중국 특허 제 4,052,430호, 제 4,414,403호, 제 4,497,787호 및 제 4,472,591호 및 독일 연방공화국 공개특허공보 제 2,236,078호에 추가로 기술되어 있다. 오가노폴리실란은 디(혼합된-오가노)디클로로실란의 나트륨-탈염소화 또는 메틸플로로디실란의 재분포에 의해 제조될 수 있다. 오가노폴리실란, 오가노폴리실란의 각종 유도체 및 제조방법이 미합중국 특허 제 4,260,780호, 제 4,324,901호, 제 3,310,651호, 제 4,310,482호, 제 4,298,559호, 제 4,546,163호, 제 4,298,558호, 제 4,310,481호 및 제 4,314,956호에 추가로 기술되어 있다.
기타 적합한 예비세라믹 중합체는, 예를들어 세이퍼드(Seyferth) 등의 미합중국 특허 제 4,397,828호에 기재된 바와같은 디클로로실란의 가암모니아분해에 의해 제조된 폴리실라잔과 같은 질화규소 세라믹 물질에 대한 공지된 전구체인 중합체를 포함한다.
또 다른 적합한 예비세라믹 중합체는, 예를들어 실세스퀴아잔 및 난소치환된 폴리실라잔과 같은 규소-탄소-질소 세라믹 물질에 대한 공지된 전구체인 중합체를 포함한다. 실세스퀴아잔은 오가노트리클로로실란의 가암모니아분해, CH3SiCl3및 SiCl4의 가아미노분해, 및 CH3SiCl3및 HSiCl3의 가실라잔분해에 의해 제조될 수 있다. 탄소치환된 폴리실라잔은 CH3HSiCl2또는 메틸클로로디실란의 가암모니아분해, H2SiCl2의 가아민분해, 헥사메틸디실라잔을 사용한 메틸클로로디실란의 열적 재분포, 또는 헥사오가노디실라잔 또는 사이클릭 오가노실라잔을 사용한 트리클로로디실란의 열적 재분포에 의해 제조될 수 있다. 셀세스퀴아잔 및 탄소치환된 폴리실라잔은 미합중국은 미합중국 특허 제 3,892,583호, 제 3,853,567호, 제 4,312,970호, 제 4,482,669호, 제 4,395,460호, 제 4,340,619호, 제 4,482,689호, 제 4,543,344호 및 제 4,540,803호에 추가로 기술된 공지의 물질이다.
폴리실라사이클로부타실라잔은 표면안정화 피복물 층의 형성을 위한 세라믹 전구체 중합체로서도 유용하다. 폴리실라사이클로부타실라잔은 1,1-디클로로-1-실라사이클로부탄을 암모니아, 하이드라진 또는 디아민과 같은 2작용성 친핵체와 반응시켜 제조한다. 특히 바람직한 중합체는 트리에틸아민(산 수용체)의 존재하에 메틸렌클로라이드(용매)중에서 1,1-디클로로-1-실라사이클로부탄을 에틸렌디아민과 반응시켜 제조한다.
표면안정화 피복물 층의 형성은 바람직한 실시태양으로서 다음과 같이 특정적으로 예시되는데, 여기서, 미합중국 특허 제 4,540,803호에 기술된 방법에 의해 제조된 폴리실라잔이 규소-탄소-질소 세라믹 층의 형성을 위한 전구체로 사용된다. 예비세라믹 중합체를 톨루엔 또는 n-헵탄과 같은 유기 용매중에서 희석(예를들어, 0.1 내지 50중량%)시킨다. 중합체 용액을 질화 실리카 물질이 이미 도포된 평면화 피복물 전체에 걸쳐 전자장치상에(회전 피복과 같은 편리한 방법에 의해) 피복시킨다. 용매를 불활성 또는 암모니아함유 대기중에서 건조시켜 증발시킨다. 그후, 피복된 장치를 아르곤 대기하에 400℃ 이하의 온도에서 약 1시간동안 가열하여 예비세라믹 중합체 피복물을 세라믹화시킨다. 2μ미만(바람직하게는 약 0.3 내지 0.5μ)의 얇은 세라믹 표면안정화 피복물이 장치상에 생성된다.
예비세라믹 중합체의 세라믹화 또는 부분적 세라믹화를 위해 바람직한 온도범위는 200 내지 400℃이다. 더욱 바람직한 예비세라믹 중합체의 세라믹화 온도범위는 300 내지 400℃이다. 예비세라믹 피복물의 세라믹화 또는 부분적 세라믹화를 위해 열을 가하는 방법은 통상의 열적 방법에 한정되지 않는다. 또한, 본 발명은 세라믹화 온도를 400℃ 이하로 한정하지 않는다. 적어도 1000℃ 이하의 온도를 이용하는 세라믹화 방법은 당해 분야의 숙련가들에게 자명한 것이며, 기재가 이러한 온도에 견딜 수 있는 본 발명에 유용하다.
제 2 또는 표면안정화 피복물은 CVD 또는 PECVD에 의해 도포된 규소함유 피복물, 규소-탄소함유 피복물, 규소-질소함유 피복물 또는 규소-탄소-질소함유 피복물, 또는 이들 피복물의 혼합물을 포함할 수도 있다. 주로 규소로 구성된 물질은 실란, 할로실란, 폴리할로실란, 또는 할로디실란을 CVD(화학 증착) 또는 플라즈마 강화 CVD시켜 침착시킬 수 있다. 규소-질소함유 물질은 실라잔 또는 사이클로실라잔(H2SiNH)X을 CVD 또는 플라즈마 강화 CVD 또는 플라즈마 강화 CVD시키거나 암모니아와 혼합된 카보실라잔 또는 폴리실라사이클로부타실라잔을 CVD 또는 플라즈마 강화 CVD시키거나 실란, 할로실란, 폴리할로실란 또는 할로디실란을 암모니아와 반응시켜 생성된 생성물을 CVD 또는 플라즈마 강화 CVD시켜 침착시킬 수 있다. 규소-탄소함유물질은 실란, 할로실란, 폴리할로실란, 또는 할로디실란을 탄소수 1내지 6의 알칸과 반응시켜 생성된 생성물을 CVD 또는 플라즈마 강화 CVD시켜 침착시킬 수 있다. 규소-탄소-질소함유 물질은 암모니아 대기중에서 헥사메틸디실라잔 또는 카보실라잔을 CVD 또는 PECVD(플라즈마 강화 화학 증착)시키거나, 사이클로실라잔, 실라잔을 CVD 또는 PECVD시키거나, 실란 또는 탄소수 1 내지 6의 알칸을 갖는 알킬실란과 암모니아와의 혼합물을 CVD 또는 PECVD시켜 침착시킬 수 있다.
전자장치 또는 집적회로와 같은 민감한 기재를 보다 더 보호하기 위해, 본 발명의 평면화 및/또는 표면안정화 피복물 층의 상부에 걸쳐 차단층 피복물을 도포하는 것이 유리할 수도 있다. 차단층 피복물 층은 물, 유기 증기 및 이온성 불순물의 어떤 형태를 포함하는 모든 외부 영향으로부터 기재 표면을 밀봉하는 경향이 있다. 차단층을 만드는데 사용하기 위한 바람직한 성분들에는 조밀한 무정형규소, 탄화규소, 질화규소 및 규소-탄소-질소 세라믹 물질이 포함되며, 조밀한 무정형 규소가 가장 바람직하다.
차단층 피복물은 일반적으로 CVD 또는 플라즈마 강화 CVD 방법에 의해 도포된다. 차단층 피복물은 표면안정화 피복물 층의 도포에 대해 상기한 CVD 또는 플라즈마 강화 CVD 방법에 의해 도포될 수 있다. 그러나, 상기 언급된, 공계류중인 미합중국 특허원 제 835,029호에 청구된 금속-보조된 CVD 방법에 의해 비교적 낮은 반응온도에서 규소함유 제 3 층 또는 상부 피복물(topcoat)을 형성시키는 것이 바람직하다. 금속 보조된 CVD 방법은 SiCl4, SiBr4, HSiI3, HSiCl3, 및 HSiBr3로부터의 피복물을 침착시키는데 특히 적합하다.
본 발명에 의해 제조된 단층 또는 다층 피복물은 낮은 결함밀도(defect density)를 가지며 보호용 피복물, 내부식성 및 내마모성 피복물, 내열성 및 내습윤성 피복물, 및 Na+ 와 Cl-와 같은 이온성 불순물에 대한 확산 차단층으로서 전자장치상에 사용된다. 본 발명의 피복물은 주위환경으로부터 전자장치를 보호하는 것 이외에 기능적 목적을 위해서도 유용하다. 본 발명의 피복물은 예를들어, 유전성 중간층, 다층장치, 3-D장치, 콤팩트디스크, 광학디스크, 광학적으로 판독가능한 장치 및 표면, 규소-절연체(SOI)장치, 초전도장치, 및 초격자장치로서 유용하다. 더욱 특히, 본 발명의 질화 실리카 세라믹 피복물은 전자장치 동체내 및 금속화 층들 사이의 유전성 중간층으로서 유용하다.
본 발명에 의해 제조된 피복물의 또다른 독특한 면은 전자기 조사선에 대한 이의 투명도이다. 따라서, 본 발명의 피복물의 특별한 이점은 전자기 조사선이 피복된 장치내로 통과하거나 피복된 장치로부터 방사될 수 있는 촛점면 어레이, 광전지, 또는 광전자장치에 대해 유용하다는 것이다.
하기 실시예는 당해 분야의 숙련가들에게 본 발명을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니며, 본 발명은 첨부된 특허청구의 범위에서 적절히 기술된다. 달리 언급이 없는한, 모든 부 또는 퍼센트 비율은 중량기준이다.
[실시예 1]
암모니아 대기중 400℃에서의 세라믹화
1971년 10월 26일에 허여된 프라이 등의 미합중국 특허 제 3,615,272호의 방법에 의해 제조된 하이드로겐 실세스퀴옥산 수지를 헵탄중에서 고체함량이 0.75%로 낮아지도록 희석시킨다. 예비세라믹 중합체 용액 5방울을 모토롤라(Motorola) 14011B CMOS장치상에 떨어뜨리고 약 1,700rpm으로 30초동안 회전 피복시킨다. 2인치의 린드버그 노(Lindberg furnace)를 무수 암모니아 가스로 20분동안 세착하여 다른 성분들을 거의 함유하지 않는 암모니아 대기를 제공한다. 그후, 피복된 장치를 린드버그 노내에서 암모니아 대기중에서 400℃로 60분동안 가열시켜 하이드로겐 실세스퀴옥산 수지를 세라믹화시켜, 장치상에 질화 실리카 피복물을 형성시킨다. 피복된 장치를 검사하면 피복물이 우수한 광학적 성질을 갖는 것으로 나타난다. 피복된 장치는 CMOS 4000 AE 시리즈 패밀리 보오드(Series Family Board)와 CMOS 4011 A 쿼드(Quad) 2인푸트 낸드 게이트 디바이스 보오드(Input Nand Gate Device Board)가 장착된 테라딘 어낼러지컬 회로 시험 기기(Teradyne Anglogical Circuit Test Instrument) J133C상에서의 통과/불통과 시험에 합격하였다. 상기 하이드로겐 실세스퀴옥산 수지 0.5g을 암모니아 대기중 400℃에서 2시간동안 경화시켜 수지의 질화(%)에 대해 평가한다. 암모니아 대기중에서 가열한 후 생성물의 중량은 0.36g이고, 탄화수율은 72%이었다. 생성물을 분석하면 경화된 물질중에는 질소 1.66%, 수소 0.44% 및 탄소 0.64%가 존재하는 것으로 나타난다. 탄소는 부주의에 의한 소량의 유기 오염물질로부터 생긴 것으로 생각된다.
[실시예 2]
백금 촉매화 암모니아 열분해된 평면화 피복물
실시예 1에서와 같이 제조된 하이드로겐 실세스퀴옥산 수지(HSiO3/2)n를 n-헵탄중에서 고체함량이 0.75%로 낮아지도록 희석시킨다. 하이드로겐 실세스퀴옥산 수지용액(10ml)을, 수지 고체를 기준으로하여, [(CH3CH2)2S]2PtCl2로서 백금 17ppm이 용해된 톨루엔 0.01g으로 촉매화한다. 이후에, 촉매화된 예비세라믹 중합체 용매 용액 5방울을 모토롤라(Motorola) 14011B CMOS 전자장치상에 떨어뜨리고 장치를 약 1700rpm으로 30초동안 회전시켜 용액을 장치에 도포한다. 피복된 장치를 실시예 1에서 기술한 바와같이 암모니아 대기중 400℃에서 약 1시간동안 가열하여 침착된 피복물을 세라믹화시킨다. 장치상에 얇은 세라믹 평면화 피복물이 생성된다. 열분해 후, 피복된 장치를 40배 확대하며 검사하면, 피복물이 어떠한 피복 균열 또는 결점도 없이 광학적 성질이 우수한 것으로 나타난다. 피복된 장치는 CMOS 4000 AE 시리즈 패밀리 보오드(Series Family Board)와 CMOS 4011 A 쿼드(Quad) 2 인푸트 낸드 게이트 디바이스 보오드(Input Nand Gate Device Board)가 장착된 테라딘 어낼러지컬 회로 시험 기기(Teradyne Analogical Circuit Test Instrument) J133C상에서의 통과/불통과 시험에 합격하였다.
[실시예 3]
HSiO3/2수지의 질화
하이드로겐 실세스퀴옥산 수지(0.283g)와 백금 촉매(수지를 기준으로 하여, Pt[OC(CH3)=CHC(O)CH3]2로서의 백금 60ppm이 용해된 톨루엔 0.05g)를 실시예 1에 기술된 바와같이 암모니아 대기중 400℃에서 2시간동안 세라믹화시킨다. 생성물의 중량은 0.270g(수율 95.4%)이고 원소분석 결과에 따르면 질소는 2.71%이다.
1in2의 몰리브덴 표면을 2%의 하이드로겐 실세스퀴옥산 수지 및 수지를 기준으로 하여, Pt[OC(CH3)=CHC(O)CH3]2로서의 백금 60ppm의 n-헵탄용액 4방울로 유동 피복시킨다. 피복물을 30분동안 공기건조시킨 후, 암모니아 대기중, 400℃에서 2시간 23분동안 가열하여 세라믹화시킨다.
피복물을 화학분석용 전자분광(ESCA)분석한다. 결과는 다음과 같다:
[표]
Figure kpo00001
[실시예 4]
HSiO3/2수지의 로듐 촉매화 암모니아 열분해
하이드로겐 실세스퀴옥산 수지를 n-헵탄중에서 고체함량이 1%로 낮아지게 희석시킨다. 수지용액(10ml)에 미시간 미들랜드 소재의 다우 코닝 코포레이션이 시판하고 있는 로듐 촉매 RhCl3[(CH3CH2CH2CH2)2S]3로 톨루엔중의 0.5% 용액 0.005g을 가하여 수지용액을 촉매화시킨다. 그후, 촉매화된 용액을 실시예 2의 방법에 의해 모토롤라(Motorola) 14011B CMOS 전자장치상에 회전 피복시킨다. 실시예 1에서 기술한 바와같이 피복된 장치를 2in의 린드버그 노내에서 암모니아 대기중 400℃에서 3시간 28분동안 가열함으로써, 촉매화된 하이드로겐 실세스퀴옥산 수지를 세라믹화시켜, 장치상에 질화 실리카 피복물을 형성시킨다. 피복된 장치는 CMOS 4000 AE 시리즈 패밀리 보오드(Series Family Board)가 장착된 테라딘 어낼러지컬 회로 시험 기기(Teradyne Analogical Circuit Test Instrument) J133C상에서의 통과/불통과 시험에 합격하였다.
[실시예 5]
실라잔 중합체 표면안정화 피복물의 세라믹화
미합중국 특허 제 4,540,803호의 실시예 1의 캐너디(Cannady)의 방법으로 제조된 예비세라믹 실라잔 중합체가 톨루엔중에서 1.0%로 희석될 경우, 실시예 1 및 2의 피복된 전자장치상에 회전 피복될 수 있으며 용매는 공기의 부재하에 건조시켜 증발시킬 수 있다. 피복된 장치를 아르곤 대기하에 400℃에서 약 1시간동안 가열함으로써, 침착된 피복물을 세라믹화시켜야 한다. 얇은 규소-질소-탄소함유 세라믹 표면안정화 피복물이 피복된 장치상에 생성된다.
이 실시예는 피복된 장치를 아르곤이 아닌 암모니아 대기하에, 400℃ 이하의 온도에서 약 1시간동안 가열함으로써 예비세라믹 중합체 피복물을 세라믹화시키는 것을 제외하고는 반복될 수 있다. 피복물 또는 장치상에서 어떠한 역효과도 발견할 수 없다.
[실시예 6]
실라잔 중합체 및 티탄으로 이루어진 표면안정화 피복물의 세라믹화
미합중국 특허 제 4,482,689호의 실시예 13의 할루스카(Haluska)의 방법으로 제조된, 약 5%의 티탄을 함유하는 예비세라믹 실라잔 중합체를 상기 실시예 1 및 2로부터의 질화 실리카 피복된 전자장치상에 회전 피복할 수 있으며, 용매는 건조에 의해 증발시킬 수 있다. 피복된 장치를 아르곤 대기하에 400℃ 이하의 온도에서 약 1시간동안 가열함으로써 침착된 피복물을 세라믹화시킬 수 있다. 얇은 규소-질소 세라믹 피복물이 장치상에 생성된다.
[실시예 7]
실라잔 중합체 표면안정화 피복물의 세라믹화
미합중국 특허 제 4,395,460호의 실시예 1의 가울(Gaul)의 방법으로 제조된 예비세라믹 실라잔 중합체를 실시예 1 및 2의 방법으로 제조된 질화 실리카 피복된 전자장치상에 회전 피복할 수 있고 용매는 증발시킬 수 있다. 피복된 장치를 아르곤 대기하에 400℃ 이하의 온도에서 약 1시간동안 가열함으로써, 침착된 피복물을 세라믹화시킬 수 있다. 얇은 규소-질소함유 세라믹 표면안정화 피복물이 장치상에 생성될 수 있다.
이 실시예는 피복된 장치를 아르곤이 아닌 암모니아 대기하에, 400℃ 이하의 온도에서 약 1시간동안 가열하여 예비세라믹 중합체 피복물을 세라믹화시키는 것을 제외하고는 반복할 수 있다. 피복물 또는 장치상에서의 어떠한 역효과도 발견할 수 없다.
[실시예 8]
실라잔 중합체 표면안정화 피복물의 세라믹화
미합중국 특허 제 4,397,828호의 실시예 1의 세이퍼드(Seyferty)의 방법으로 제조된, 디에텔에테르 중의 1 내지 2% 디하이드리도실라잔 중합체 용액을 실시예 1의 방법에 의해 미리 피복된 모토롤라(Motorola) 14011B CMOS 전자장치상에 유동 피복시킨다. 피복된 장치를 질소 대기하에 400℃에서 1시간동안 가열한다. 피복 및 열분해처리는 CMOS 회로 시험기에 의해 측정될 수 있는 바와같이, 장치기능에 역효과를 주지 않는다. 피복된 장치는 0.1M NaCl에 노출될 경우, 회로가 파괴되기 전까지 4시간에 걸쳐 견딜 수 있다. 비-보호된 CMOS장치는 0.1M NaCl 용액에 노출된지 1분 미만동안 기능이 파괴된다.
이 실시예는 피복된 장치를 질소가 아닌 암모니아 대기하에, 400℃에서 약 1시간동안 가열하여 예비세라믹 디하이드리도실라잔 중합체 피복물을 세라믹화시키는 것을 제외하고는 반복될 수 있다. 피복물 또는 장치상에서의 어떠한 역효과도 발견할 수 없다.
[실시예 9]
F3SiSiF3로부터의 차단층의 CVD(화학 증착) 피복
실시예 1 내지 6의 평면화 및/또는 표면안정화 피복물로 피복된 전자장치를 다음과 같이 차단층 피복물로 오버코팅(overcoating)할 수 있으며; 미리 비워둔 파이렉스
Figure kpo00002
(Pyrex
Figure kpo00003
) 유리용기에 실시예 1 내지 6에 기술한 바와같이 이미 피복된 모토롤라(Motorola) 14011B CMOS 전자장치와 함께 헥사플루오로디실란, 50토르(Torr)를 도입시킨다. 대기에의 노출을 막기 위한 방법으로 유리용기에 헥사플루오로디실란을 옮겨야한다. 용기를 오븐내에서 약 360℃의 온도에서 30분동안 가열해야 한다. 이 시간동안, 헥사플루오로디실란 출발물질이 분해되어 이미 피복된 전자장치상에 실리콘 상부 피복물을 형성할 것이다. 각종 할로실란의 부산물, 혼합물, 및 반응안된 출발물질은 용기를 진공배관에 재부착한 후, 배출시켜 제거할 수 있다. 분해된 헥사플루오로디실란 출발물질이 규소 상부 피복물로서 침착된 세라믹 피복된 전자장치를 꺼낸다. 피복된 장치는 CMOS 4000 AE 시리즈 패밀리 보오드(Series Family Board) 및 CMOS 4011 A 쿼드(Quad) 2 인푸트 낸드 게이트 디바이스 보오드(Input Nand Gate Device Board)가 장착된 테라딘 어낼러지컬 회로 시험기기(Teradyne Analogical Circuit Test Instrument) J133C상에서의 통과/불통과 시험에 합격하였다.
[실시예 10]
H2SiF2로부터의 차단층의 PECVD(플라즈마 강화 화학 증착) 피복
플라즈마 강화 화학 증착 기술을 사용하여, 실시예 1 내지 6의 방법으로 제조된 이미 피복된 전자장치의 존재하에 디플루오로실란을 400℃에서 분해시킬 수 있다. 실시예 1 내지 4에 기술된 바와같이 이미 피복된 장치가 이러한 방식으로 피복될 경우, 질화 실리카 세라믹 물질의 평면화 피복물의 제 1 층 및 규소와 질소를 함유하는 세라믹 물질의 표면안정화 피복물의 제 2 층에 의해 보호되는 전자장치가 제조된다. 실시예 5에 기술된 바와같이 이미 피복된 장치가 이러한 방식으로 피복될 경우, 질화 실리카 세라믹 물질의 평면화 피복물의 제 1 층, 규소와 질소를 함유하는 세라믹 물질의 표면안정화 피복물의 제 2 층, 및 최종적으로 PECVD에 의해 도포된 무정형 규소함유 물질의 차단층 피복물의 제 3층에 의해 보호되는 전자장치가 제조된다. 피복된 장치는 CMOS 4000 AE 시리즈 패밀리 보오드(Series Family Board) 및 CMOS 4011 A 쿼드(Quad) 2 인푸트 낸드 게이트 디바이스 보오드(Input Nande Gate Device Board)가 장착된 테라딘 어낼러지컬 회로 시험 기기(Teradyne Analogical Circuit Test Instrument) J133C상에서의 통과/불통과 시험에 합격했다.
한개, 두개, 세개 또는 그 이상의 층 피복물로 피복된 장치는 특별한 사용환경의 모진 정도에 따라 최적의 개수로 피복 층을 사용하는 각종 응용에 유용할 것으로 기대된다.

Claims (11)

  1. (A) 하이드로겐 셀세스퀴옥산 수지를 포함하는 유동성 용액을 기재에 도포하고; (B) 수지용액을 건조시켜 하이드로겐 실세스퀴옥산 수지를 기재위에 침착시키며; (C) 피복된 기재를 실질적인 암모니아 대기중에서, 세라믹 피복물을 기재위에 형성시키기에 충분한 온도로 가열하는 단계들을 포함하여 세라믹 피복물을 기재위에 형성시키는 방법.
  2. 제 1 항에 있어서, (D)(i) 규소 피복물, (ⅱ) 규소-탄소 피복물, (ⅲ) 규소-질소 피복물, 및 (ⅳ) 규소-탄소-질소 피복물 중에서 선택된 표면안정화 피복물을 (a) 화학 증착 방법, (b) 플라즈마 강화 화학적 증착 방법 및 (c) 예비세라믹 중합체 피복물을 도포한 후 예비세라믹 중합체 피복물을 세라믹화시키는 방법중에서 선택된 방법으로 세라믹 피복물에 도포하는 단계를 추가로 포함하는 방법.
  3. 제 2 항에 있어서, (E)(i) 규소 피복물, (ⅱ) 규소-탄소 피복물, (ⅲ) 규소-질소 피복물, 및 (ⅳ) 규소-탄소-질소 피복물 중에서 선택된 차단층 피복물을 (a) 화학적 증착 방법 및 (b) 플라즈마 강화 화학적 증착 방법 중에서 선택된 방법으로 표면안정화 피복물에 도포하는 단계를 추가로 포함하는 방법.
  4. 제 3 항에 있어서, 차단층 피복물을 금속보조 화학적 증착 방법으로 도포하는 단계를 추가로 포함하는 방법.
  5. 제 1 항의 방법으로 피복된 기재.
  6. 제 2 항의 방법으로 피복된 기재.
  7. 제 3 항의 방법으로 피복된 기재.
  8. 제 1 항의 방법으로 피복된 전자장치.
  9. 제 2 항의 방법으로 피복된 전자장치.
  10. 제 3 항의 방법으로 피복된 전자장치.
  11. 다중 금속화 층에서 발생하는 전자기능을 분리하기 위한 유전성 필름으로서 사용되는, 제 1 항의 피복방법으로 형성된 중간 층 피복물을 내부에 함유하는 구조물을 포함하는 제품.
KR1019880017555A 1987-12-28 1988-12-27 세라믹 피복물을 기재위에 형성시키는 방법 KR950000864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/138,743 US4847162A (en) 1987-12-28 1987-12-28 Multilayer ceramics coatings from the ceramification of hydrogen silsequioxane resin in the presence of ammonia
US138,743 1987-12-28

Publications (2)

Publication Number Publication Date
KR890011069A KR890011069A (ko) 1989-08-12
KR950000864B1 true KR950000864B1 (ko) 1995-02-02

Family

ID=22483432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017555A KR950000864B1 (ko) 1987-12-28 1988-12-27 세라믹 피복물을 기재위에 형성시키는 방법

Country Status (6)

Country Link
US (1) US4847162A (ko)
EP (1) EP0323103B1 (ko)
JP (1) JPH06103689B2 (ko)
KR (1) KR950000864B1 (ko)
CA (1) CA1317822C (ko)
DE (1) DE3889094T2 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
US4898907A (en) * 1986-12-03 1990-02-06 Dow Corning Corporation Compositions of platinum and rhodium catalyst in combination with hydrogen silsesquioxane resin
US5008320A (en) * 1986-12-04 1991-04-16 Dow Corning Corporation Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US4973526A (en) * 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5262201A (en) * 1990-06-04 1993-11-16 Dow Corning Corporation Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
US5116637A (en) * 1990-06-04 1992-05-26 Dow Corning Corporation Amine catalysts for the low temperature conversion of silica precursors to silica
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
CA2053985A1 (en) * 1990-10-25 1992-04-26 Sumio Hoshino Process for producing thin glass film by sol-gel method
EP0485086A1 (en) * 1990-10-31 1992-05-13 AT&T Corp. Dielectric layers for integrated circuits
US5380553A (en) * 1990-12-24 1995-01-10 Dow Corning Corporation Reverse direction pyrolysis processing
US5238787A (en) * 1991-04-22 1993-08-24 Dow Corning Corporation Photodelineable coatings from hydrogen silsesquioxane resin
US5445894A (en) * 1991-04-22 1995-08-29 Dow Corning Corporation Ceramic coatings
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5339211A (en) * 1991-05-02 1994-08-16 Dow Corning Corporation Variable capacitor
US5436029A (en) * 1992-07-13 1995-07-25 Dow Corning Corporation Curing silicon hydride containing materials by exposure to nitrous oxide
TW492989B (en) * 1993-03-19 2002-07-01 Dow Corning Stabilization of hydrogen silsesquioxane resin solutions
US5547703A (en) * 1994-04-11 1996-08-20 Dow Corning Corporation Method of forming si-o containing coatings
DE19502095A1 (de) * 1995-01-24 1996-07-25 Max Planck Gesellschaft Herstellung keramischer Überzüge durch reaktive Abscheidung von polymeren Keramikvorstufen
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
US5508238A (en) * 1995-05-11 1996-04-16 Dow Corning Corporation Monolithic ceramic bodies using modified hydrogen silsesquioxane resin
US5635240A (en) * 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US6218497B1 (en) 1997-04-21 2001-04-17 Alliedsignal Inc. Organohydridosiloxane resins with low organic content
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US6743856B1 (en) 1997-04-21 2004-06-01 Honeywell International Inc. Synthesis of siloxane resins
US6143855A (en) * 1997-04-21 2000-11-07 Alliedsignal Inc. Organohydridosiloxane resins with high organic content
US6018002A (en) * 1998-02-06 2000-01-25 Dow Corning Corporation Photoluminescent material from hydrogen silsesquioxane resin
US6177199B1 (en) 1999-01-07 2001-01-23 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with low organic content
US6218020B1 (en) 1999-01-07 2001-04-17 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with high organic content
KR100545719B1 (ko) * 1998-09-25 2006-03-31 학교법인연세대학교 교류형 플라즈마 디스플레이 패널 소자용 보호코팅층 재료
US6231989B1 (en) 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
EP1190277B1 (en) * 1999-06-10 2009-10-07 AlliedSignal Inc. Semiconductor having spin-on-glass anti-reflective coatings for photolithography
US6358841B1 (en) 1999-08-23 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of copper CMP on low dielectric constant HSQ material
US6440550B1 (en) * 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
US6576300B1 (en) 2000-03-20 2003-06-10 Dow Corning Corporation High modulus, low dielectric constant coatings
US6759098B2 (en) 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US6558755B2 (en) 2000-03-20 2003-05-06 Dow Corning Corporation Plasma curing process for porous silica thin film
EP1275152A2 (en) * 2000-04-12 2003-01-15 Koninklijke Philips Electronics N.V. Bonding pad in semiconductor device
US6368400B1 (en) * 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
AU2001296737A1 (en) 2000-10-12 2002-04-22 North Carolina State University Co2-processes photoresists, polymers, and photoactive compounds for microlithography
JP3530938B2 (ja) * 2001-03-27 2004-05-24 独立行政法人産業技術総合研究所 シルセスキオキサン系ポリマーを含む耐熱性樹脂組成物、該組成物を用いて形成された被膜、及びその被膜の作成方法
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
JP4130380B2 (ja) * 2003-04-25 2008-08-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US20060063059A1 (en) * 2004-07-01 2006-03-23 Ceramatec, Inc. Amorphous, non-oxide seals for solid electrolyte or mixed electrolyte cells
JP4969785B2 (ja) * 2005-02-16 2012-07-04 本田技研工業株式会社 カルコパイライト型太陽電池及びその製造方法
EP1871824B1 (en) 2005-03-24 2017-03-01 Bridgestone Corporation Compounding silica-reinforced rubber with low volatile organic compound (voc) emission
US7915368B2 (en) * 2007-05-23 2011-03-29 Bridgestone Corporation Method for making alkoxy-modified silsesquioxanes
US8501895B2 (en) * 2007-05-23 2013-08-06 Bridgestone Corporation Method for making alkoxy-modified silsesquioxanes and amino alkoxy-modified silsesquioxanes
KR100851811B1 (ko) 2007-07-20 2008-08-13 유승범 기능성 물질을 내포하는 실리콘－포함 중합체의 복합체
US8962746B2 (en) * 2007-12-27 2015-02-24 Bridgestone Corporation Methods of making blocked-mercapto alkoxy-modified silsesquioxane compounds
US8794282B2 (en) 2007-12-31 2014-08-05 Bridgestone Corporation Amino alkoxy-modified silsesquioxane adhesives for improved metal adhesion and metal adhesion retention to cured rubber
US8513371B2 (en) * 2007-12-31 2013-08-20 Bridgestone Corporation Amino alkoxy-modified silsesquioxanes and method of preparation
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
WO2011053551A1 (en) 2009-10-28 2011-05-05 Dow Corning Corporation Polysilane - polysilazane copolymers and methods for their preparation and use
US8642691B2 (en) 2009-12-28 2014-02-04 Bridgestone Corporation Amino alkoxy-modified silsesquioxane adhesives for improved metal adhesion and metal adhesion retention to cured rubber
ES2430350T3 (es) 2010-08-18 2013-11-20 Armacell Enterprise Gmbh & Co. Kg Material de aislamiento flexible autoendurecible con excelente resistencia a la temperatura y a las llamas
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN114016318A (zh) 2014-12-31 2022-02-08 株式会社普利司通 用于将钢合金粘附到橡胶的氨基烷氧基改性倍半硅氧烷粘合剂
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US11804432B2 (en) * 2021-02-11 2023-10-31 Infineon Technologies Ag Semiconductor device with polymer-based insulating material and method of producing thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615272A (en) * 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
JPS5245270A (en) * 1976-08-21 1977-04-09 Rohm Co Ltd Semiconductor device
JPS562636A (en) * 1979-06-22 1981-01-12 Hitachi Ltd Inactivation method of surface of semiconductor
US4395438A (en) * 1980-09-08 1983-07-26 Amdahl Corporation Low pressure chemical vapor deposition of silicon nitride films
JPS57164413A (en) * 1981-03-31 1982-10-09 Fujitsu Ltd Manufacture of thin film magnetic head
JPS5893240A (ja) * 1981-11-30 1983-06-02 Japan Synthetic Rubber Co Ltd 半導体装置及びその製造方法
DE3278567D1 (en) * 1981-10-03 1988-07-07 Japan Synthetic Rubber Co Ltd Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS5866335A (ja) * 1981-10-16 1983-04-20 Fujitsu Ltd 集積回路
CA1204527A (en) * 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS59128281A (ja) * 1982-12-29 1984-07-24 信越化学工業株式会社 炭化けい素被覆物の製造方法
JPS60213032A (ja) * 1984-04-06 1985-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4822697A (en) * 1986-12-03 1989-04-18 Dow Corning Corporation Platinum and rhodium catalysis of low temperature formation multilayer ceramics
US4826733A (en) * 1986-12-03 1989-05-02 Dow Corning Corporation Sin-containing coatings for electronic devices
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane

Also Published As

Publication number Publication date
DE3889094T2 (de) 1994-10-20
EP0323103A2 (en) 1989-07-05
KR890011069A (ko) 1989-08-12
EP0323103A3 (en) 1990-03-21
EP0323103B1 (en) 1994-04-13
JPH06103689B2 (ja) 1994-12-14
US4847162A (en) 1989-07-11
CA1317822C (en) 1993-05-18
DE3889094D1 (de) 1994-05-19
JPH01202826A (ja) 1989-08-15

Similar Documents

Publication Publication Date Title
KR950000864B1 (ko) 세라믹 피복물을 기재위에 형성시키는 방법
KR950000865B1 (ko) 세라믹 피복물을 지지체위에 형성하는 방법
KR940001624B1 (ko) 저온 형성 다중층 세라믹의 백금 및 로듐 촉매화
KR940008355B1 (ko) 기판상에 세라믹 피복물을 형성시키는 방법
KR950011561B1 (ko) 백금 또는 로듐 촉매 작용시킨 수소 실세스퀴옥산 수지 및 금속 산화물로부터의 다층 세라믹 피막의 형성방법 및 이로써 형성된 다층 세라믹 피막
US4756977A (en) Multilayer ceramics from hydrogen silsesquioxane
US4749631A (en) Multilayer ceramics from silicate esters
JP2591863B2 (ja) 超小形電子デバイスおよび基材用コーティング
US4898907A (en) Compositions of platinum and rhodium catalyst in combination with hydrogen silsesquioxane resin
US5336532A (en) Low temperature process for the formation of ceramic coatings
US5008320A (en) Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
KR950006348B1 (ko) 전자 장치를 위한 실리콘 질소 함유 피복물 형성 방법 및 그 피복물
US5912047A (en) Borosilicate electronic coatings
JPH0725606A (ja) セラミック被覆の低温形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee