KR100200377B1 - 전자부품 및 그 제조방법 - Google Patents

전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR100200377B1
KR100200377B1 KR1019950016821A KR19950016821A KR100200377B1 KR 100200377 B1 KR100200377 B1 KR 100200377B1 KR 1019950016821 A KR1019950016821 A KR 1019950016821A KR 19950016821 A KR19950016821 A KR 19950016821A KR 100200377 B1 KR100200377 B1 KR 100200377B1
Authority
KR
South Korea
Prior art keywords
electronic component
leads
lead frame
primary
resin
Prior art date
Application number
KR1019950016821A
Other languages
English (en)
Other versions
KR960002711A (ko
Inventor
슈이치 스기모토
신지 나카무라
모토나리 후지카와
다다유이
Original Assignee
타테이시 요시오
오무론 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타테이시 요시오, 오무론 가부시기가이샤 filed Critical 타테이시 요시오
Publication of KR960002711A publication Critical patent/KR960002711A/ko
Application granted granted Critical
Publication of KR100200377B1 publication Critical patent/KR100200377B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 목적은 리드 프레임상에 실장된 전자 부품 소자를 서지 등으로부터 보호하고, 안전 또는 성능이 우수한 수지 성형의 전자 부품을 간단히 제조하는데 있다.
장단 2개의 수지 지지핀(8a,8b)등을 소정 패턴의 리드 프레임(3)으로 가공해 현수핀(10)에 의해 리드 프레임 외측 테두리(3a)에 지지된 다이 패드(5)상에 전자 부품 소자(2)를 다이 본딩한다. 수지 지지핀(8a,8b)의 단부를 덮도록 밀봉 성형해서 내부성형 수지부(11)를 성형한다. 이때, 돌기부(11a)에 의해서 짧은 수지 지지핀(8b)의 단부를 덮도록 한다. 노출된 현수핀(10)부분을 절제하는 동안, 내부성형 수지부(11)르 덮도록 해서 외부성형 수지부(12)를 밀봉 성형하고 최종적으로 긴 수지지지핀(8a) 및 돌기부(11a)를 절단핸거 전자 부품(1)을 제작한다.

Description

전자 부품 및 그 제조 방법
제1도는 본 발명의 일실시예인 전자부품을 도시한 외관사시도.
제2도의 (a)내지(c)는 상술한 전자 부품의 제조방법을 도시한 설명도.
제3도의 (d)내지(e)는 제2도의 연속도.
제4도는 본 발명의 다른 실시예인 전자 부품을 도시한 외관 사시도.
제5도의 (a)내지(c)는 상술한 전자 부품의 제조 방법을 도시한 설명도.
제6도는 종래 예의 전자부품을 도시한 사시도.
제7도는 상술한 전자부품의내부 구조를 도시한 사시도.
제8도의 (a)내지 (c)는 상술한 전자 부품의 제조 방법을 도시한 설명도.
* 도면의 주요부분에 대한 부호의 설명
2 : 전자 부품 소자 3 : 리드 프레임
5 : 다이 패드 8a : 긴 수지 지지(樹脂支持)핀
8b : 짧은 수지지지 핀 10 : 현수핀
12 : 외부 밀봉 수지부 22 : 포토 커플러
24 : 입력단자용 리드 26 : 중계용 리드
본 발명은 전자 부품 및 그 제조방법에 관한 것이다. 구체적으로는 리드 프레임상에 반도체 칩 등의 전자 부품 소자를 실장하고, 상기 전자부품 소자를 수지에 의해 밀봉 성형한 전자 부품 및 그 제조 방법에 관한 것이다.
제6도는 종래의 반도체 패키지 부품(51)을 도시한 외관 사시도이고, 제7도는 그 반도체 패키지 부품(51)의 내부 구조도이다. 반도체 패키지 부품(51)은 다이 패드(55) 상에 다이 본딩된 반도체 칩(52)이 2쌍의 입력 단자용 리드(54)에 금선(56)으로 와이어 본딩되고, 상기 반도체 칩(52)이 플라스틱 수지(57)등에 의해서 밀봉 성형되어 있다. 이 반도체 패키지 부품(51)은 제8도에 도시한 것과 같이 리드 프레임(53)을 이용하는 것에의해 용이하게 제작할 수 있다. 리드 프레임(53)에는 반도체 칩(52)을 실장하기 위한 다이 패드(55)와 상기 다이 패드(55)를 리드 프레임 외측 테두리(53a)의 양측에서 지지하는 1쌍의 현수핀(58), 반도체 칩(52)을 외부 회로와 접속시키기 위한 입출력 단자용 리드(54)등이 소정의 패턴으로 가공되어 있다. 우선 제8도의 (a)에 도시한 것과 같이 다이 패드(55)상에 반도체 칩(52)과 4개의 입출력 단자용 리드(54)를 금선(56)에 의해 와이어 본딩한다. 다음으로 반도체 칩(52)을 다이 본딩한 후, 반도체 칩(52)을 플라스틱 수지(57)에 의해 밀봉 성형하고(제8도의 (b);플라스틱 수지(57)의 내부에 배치되어 표면에 나타나지 않는 부분도 실선으로 표시하고 있음. 제8도의 (c)도 같음), 최종적으로 4개의 리드(54) 및 2개의 현수핀(58)을 리드 프레임(53)으로부터의 분리하여, 제8도의 (c)와 같이 반도체 패키지 부품(51)을 제작한다.
그러나, 이렇게 해서 제작된 반도체 패키지 부품(51)에 있어서는 다이 패드(55)와 접속된 현수핀(58)의 단면(59)이 외부에 노출되어 있다. 이 때문에 현수핀(58)의 단면(59)에서 서지 전류와 정전기 등이 흘러들어가 다이 패드(55)에 실장되어 있는 반도체 칩(52)이 파손되거나 또는 반도체 패키지 부품(51)이 외부 회로 접속되어 있는 경우에는 현수핀(58)의 단면(59)에 지선(指先)등이 접촉하는 것에 의해서 감전되는 문제점이 있었다.
또, 이러한 문제점을 해결하기 위해서 반도체 패키지 부품(51)의 외측에 주형법(注型法) 등에 의해서 외장 수지부를 형성하고, 단면(59)을 덮는 것도 생각할 수 있지만, 이 방법에서는 리드 프레임(53)에서 분리된 반도체 패키지 부품(51)을 하나 하나 취급하지 않으면 안되고, 주형시의 취급이 불편하고, 제조 공정이 복잡하며, 양산성이 양호하지 않은 단점이 있었다. 더욱이 이렇게 해서 제작된 외장 수지부에서 치밀함이 결여되고 반도체 패키지 부품(51)의 내압과 밀봉도 등의 성능면에서도 만족스럽지가 못하였다.
본 발명은 상술한 종래예의 결점을 감안한 것이고, 그 목적은 수지에 의해 밀봉 성형된 전자 부품 소자의 보호를 도모하고, 안전 또는 성능이 좋은 부품을 간단하게 제조하는 것에 있다.
본 발명이 제1전자 부품의 제조방법은 전자 부품 소자가 장착된 다이패드와 입출력용 단자 등의 리드류 및 이 리드류를 유지하는 리드 프레임 외측 테두리를 갖는 리드 프레임에서 상기 리드류를 수지 밀봉하고 성형 부재에 의해 밀봉 성형된 전자부품을 리드 프레임 외측 테두리에 떼어내는 것에 전자부품을 제조하는 방법에 있어서,상기 리드류를 지지하는 현수핀과 상기 리드류에는 접속되지 않은 1차 몰드유지부를 제공하는 단계와, 상기 리드류 및 상기 1차 몰드 유지부에 1차 성형 부재를 수지 성형하는 것에 의해 상기 리드류 및 상기 1차 몰드 유지부를 1차 성형 부재를 의해 연결하는 단계와, 상기 현수핀을 상기 1차 성형 부재와 상기 프레임 외측 테두리와의 사이에서 절단하는 단계와, 상기 형수핀의 절단 개소를 덮도록 1차성형 부재에 2차 성형 부재를 수지성형하는 단계와, 상기 1차 몰드 유지부를 2차 성형부재와 상기 리드 프레임 외측테두리와의 사이에서 절단하으로써 전자 부품을 상기 리드 프레임 외측 테두리에서 때어내는 단계를 포함하는 것을 특징으로 하고 있다.
본 발명의 제2 전자 부품의 제조 방법은 전자부품 소자가 장착된 다이패드와 입출력용 단자 등의 리드류 및 이 리드류를 유지하는 리드 프레임 외측 테두리를 갖는 리드 프레임에서 상기 리드류를 수지 밀봉하고 성형 부재에 의해 밀봉 성형된 전자 부품을 리드 프레임 외측 테두리에서 떼어내는 것에 의해 전자 부품을 제조하는 방법에 있어서, 리드 프레임 외측 테두리에 상기 리드류를 지지하는 현수핀과 상기 리드류에는 접속되지 않은 1차 몰드 유지부를 제공하는 단계와, 상기 리드류 및 상기 1차 몰드 유지부에 1차 성형부재를 수지 성형하는 것에 의해 상기 리드류 및 상기 1차몰드 유지부를 1차 성형부재에 연결하는 단계와, 상기 현수핀을 상기 1차 성형 부재와 상기 프레임 외측 테두리와 사이에서 절단하는 단계와, 상기 현수핀의 절단 개소를 덮도록 1차 성형 부재에 2차 성형 부재를 수지 성형하는 단계와, 상기 1차몰드 유지부를 1차 성형부분과 분리하고 또한 입출력 단자 이외의 리드류를 노출시키지 않도록 상기 1차 성형 부재 또는 상기 1차 및 2차 성형 부재를 절단함으로써 전자 부품을 상기 리드 프레임 외측 테두리에서 떼어내는 단계를 포함하는 것을 특징으로 하고 있다.
본 발명의 전자 부품을 리드 프레임으로부터 형성되어 전자 부품 소자가 실장된 도전 부재를 밀봉 성형한 전자 부품에 있어서, 2중 몰드 구조에 의해 입출력용 도전 부재 이외의 상기 전자 부품 소자와 전기적으로 접속된 도전 부재가 밀봉성형 부재의 표면에 노츨하지 않는 구조를 하는 것을 특징으로 하고 있다.
본 발명의 전자 부품 또는 본 발명의 제조 방법에 의해서 제조된 전자부품에 있어서는 2중 몰드 구조에 의해 입출력용 이외의 도전 부재(리드류와 현수핀등)가 밀종 성형 부재 표면에 노출하지 않는 구조로 되어 있으므로 도전 부재(리드류)상에 실장한 전자 부품 소자에 서지 전류와 정전기 등이 흘러들어 가지 않고, 노출한 도전부재에 의해서 감전되는 일도 없다.
또, 본 발명의 제조방법에 의하면 1차 성형 부재를 갖는 리드류가 리드 프레임 외측 테두리에 지지된 상태에서 2차 성형 부재를 수지 성형할 수 있다. 이로써 2차 성형시 리드류 등의 위치결정을 정확하고 용이하게 행하여서 연속 공정에 의해 2중 몰드 구조를 한 본 발명의 전자부품을 양산성 좋게 제조할 수 있다.
또한, 리드류는 1차 성형 부재를 통해 1차 몰드 유지부에 지지되기 때문에, 현수핀이 전자 부품의 표면에 노출하지 않도록 하기 위해 1차 몰드 후에 현수핀을 분리한다고 해도 2차 몰드시에 그 성형 압력과 전자 부품 소자의 무게 등에 의해서 리드류가 굽거나 변형되는 일이 없이 전자 부품의 양품률을 향상시킬 수 있다.
또, 본 발명의 제1제조 방법에 있어서 전자 부품을 리드 프레임 외측 테두리에서 떼어낼 때는 1차 몰드 유지부를 절단하면 되므로, 전자 부품을 리드 프레임 외측 테두리로 분리 할 경우 동시에 1차 몰드 유지부를 편칭 등에 의해서 절단 할 수 있고, 또한 1차 몰드와 2차 몰드의 금형 구조 등도 간단한게 할 수 있으며, 상기 전자 부품의 제조를 용이하게 할 수 있다.
또한 본 발명의 제2제조 방법에 의하면, 1차 성형 부재(도는 1차 및 2차 성형 부재)를 절단하는 것에 의해서 1차 몰드 유지부를 전자 부품에서 분리하고 있기 때문에 1차 몰드 유지부가 전자 부품에 남지 않고, 제1 제조방법제 의해 제조된 부품과 같이 전자 부품의 표면에 1차 몰드 유지부가 나타나지 않으면 전자부품의 외관을 양호하게 할 수 있다.
제1조에 나타낸 것을 본 발명에 의한 전자 부품(1)을 도시한 외관 사시도이고, 전자 부품(1)은 후술한 것과 같이 다이 패드(5)상에 다이 본딩된 반도체 칩등의 전자 부품 소자(2)와의 4개의 입출력 단자용 리드(4)가 금선(6)에 의해서 와이어 본딩된 후, 전자부품 소자(2)가 밀봉용 수지등에 의해서 2중으로 밀봉 성형되어 있고, 전자 부품 소자(2)의 전기적으로 접속된 4개의 입출력 단자용 리드(4)가 외부로 인출되고 있다. 또, 외부밀봉 수지부(12)의측면의 일부에는 수지 지지핀(8a)의 단면(13)이 노츨되어 있다.
이 전자부품(1)은 예를 들어 제2도 및 제3도에 도시한 것과 같이 제작할 수 있다. 리드 프레임(3)에는 반도체 칩등의 전자 부품 소자(2)를 실장하기위한 다이 패드(5)와 다이 패드(5)를 양측에서 리드 프레임 외측 테두리(3a)에 지지하기 위한 현수핀(10)과, 전자 부품 소자(2)를 외부로 끌어내기 위한 4개의 입출력 단자용 리드(4)와, 내부 밀봉 수지부(11)를 지지하는 장단 2개의 수지 지지핀(8a,8b)이 소정의 패턴으로 가공되어 있다. 장단 2개의 수지 지지핀(8a,8b)은 각각 그 일단이 리드 프레임 외측 테드리(3a)에 접속되고, 그 외 다른 단은 자유로운 상태로 되어 있으며, 다이 패드(5)와 리드(4)등에 전기적으로 접속된 전자 부품 소자(2)와 최종적으로 전기적으로 절연된다. 이러한 리드 프레임(3)을 이용해서 우선 제2도의 (a)에 도시한 것과 같이 전자 부품 소자(2)를 다이 패드(5) 상에 다이 본당하고 전자 부품 소자(2)와 4개의 입출력 단자용 리드(4)를 각각 금선(6)으로 와이어 본딩한다. 다음에 제2도(b)(내부 밀봉 수지부(11)의 내부 배치되어 표면에 나타나 있지 않은 부분도 실선으로 표시하고 있음. 제2도의 (c)도 같음)에 도시한 것과 같이 전자 부품 소자(2)를 사출 성형에 의해 수지로 밀봉성형하여 내부 밀봉 수지부(11)를 성형한다. 이때, 긴 수지 지지핀(8a)의 선단 부분을 내부 밀봉 수지부(11) 내에 채워넣는 것과 동시에 내부 밀봉 수지부(11)에 수지 돌기부(11a)를 돌출하게 설치하여 짧은 수지 지지핀(8b)의 선단 부분을 수지 돌기부(11a) 내에 채워 넣는다. 다음에, 현수핀(10)의 내부 밀봉 수지부(11)에서 노출된 부분(파선 부분)을 리드 프레임(3)으로 분리한다(제2도의 (c)).이렇게 해서 현수핀(10)을 떼어낸 후에 내부 밀봉 수지부(11)는 2개의 수지지지핀(8a,8b)에 의해서 리드 프레임 외측 테두리(3a)에 지지된다. 그 후, 내부 밀봉용 수지부(11)와 동일 수지에 의해 사출 성형함으로써 내부 밀봉 수지부(11)를 포함하도록 외부 밀봉용 수지부(12)내에 밀봉한다(제3도의 (d); 외부 밀봉 수지부(12)의 내부에 배치되어 표면에 나타나지 않는 부분도 실선으로 표시하고 있음. 제3도의 (e)도 같음). 최종적으로 4개의 입출력 단자용 리드(4)를 리드 프레임 외측 테두리(3a)에서 떼어냄과 동시에 외부 밀봉 수지부(12)에서 돌출되는 긴 수지 지지핀(8a) 및 수지 돌기부(11a)를 절단해서 전자 부품(1)을 제작한다(제3도(e)).
이러한 전자 부품(1)에 있어서는 전자 부품 소자(2)와 전기적으로 접속된 현수핀(10)등의 도전 부재는 입출력 단자용 리드(4)를 제외하고, 외부 밀봉 수지부(12)로 밀봉되어 있고, 한편으로는 외부에 노출되어 있는 수지 지지핀(8a)은 전자 부품 소자(2)에 전기적으로 도통하고 있지 않기 때문에 내부의 전자 부품 소자(2) 등에 서지 전류와 정전기가 흘러들어가지 않고 전기 부품 소자(2)가 파손될 염려도 없다. 도, 전자 부품(1)의 표면에 누수 전류가 생기거나 하지 않고, 전자 부품(1)에 접촉해도 감전되는 일이 없다.
또, 외부 밀봉 수지부(12)는 사출 성형과 같이 치밀한 수지 성형에 의해서 제작되어 있기 때문에 치밀성이 우수하고, 전자 부품(1)의 내압과 밀봉도가 좋은 등급의 훌륭한 전자 부품이 될 수 있다.
또, 이러한 방법에 의하면 우선 내부 밀봉 수지부(11)를 형성한 후, 리드 프레임(3)에서 전자 부품(1)을 떼어내는 일이 없이 연속 공정에 있어서 외부 밀봉 수지부(12)를 수지 성형할 수 있고, 제조 공정이 간략화되어 간단히 2중 몰드 구조의 전자부품(1)을 제작할 수 있다.
제4도는 본 발명의 다른 실시예인 전자 부품(21)의 외관 사시도이고, 평면형 포트 커플러를 이용한 SSR에 대해서 적용한 것을 나타내고 있다. 이 전자 부품(21)은 1쌍의 발광 소자(22a) 및 수광 소자(22b)로 이루어진 포토 커플러(22)와 이 포터 커플러(22)에서의 출력 신호에 따라서 2차측 교류 또는 직류 회로를 개폐하기 위한 파워 MOSFET(23)등이 리드 프레임(3)에 실장된 후, 그것들이 일체로서 2중으로 밀봉 성형되고, 입력 단자용 리드(24) 및 출력 단자용 리드(25)가 각각 2개씩 외부로 인출되어 있다. 또, 리드 프레임(3)에는 제5도에 도시한 것과 같이 1쌍의 입력 단자용 리드(24), 1쌍의 출력 단자용 리드(25), 포토 어레이 다이오드 등의 수광 소자(22b)와 MOSFET(23)를 실장하기 위한 다이 패드(5), 입력 단자용 리드(24)와 출력 단자용 리드(25) 및 다이패드(5) 등을 지지하는 현수핀(10)과 내부 밀봉 수지부(11)를 지지하는 장단 2개의 수지 지지핀(8a, 8b)등이 소정의 패턴으로 가공되어 있다.
이 전자 부품(21)은 우선, 제5도의 (a)에 도시한 것과 같이 포토 커플러(22)의 발광 소자(22a)가 한쪽의 입력 단자용 리드(24)에 실장되고, 수광 소자(22b)는 발광 소자(22a)와 병렬로 다이패드(5) 상에 다이 본딩된다. 또, MOSFET(23)도 타단의 다이패드(5) 상에 각각 다이 본딩된다. 발광 소자(22a)는 나머지 한쪽 입력 단자용 리드(24)와 금선(6)에 의해서 와이어 본딩된다. 수광 소자(22b)는 1쌍의 금선(6)에 의해 중계용 리드(26)에 각각 전기적으로 접속된 후 중계용 리드(26)에서 알루미늄선(27)에 의해서 2개의 MOSFET(23)에 전기적으로 접속된다. 다음에, 발광 소자(22a) 및 수광 소자(22b)에 투명한 실리콘겔을 적하(滴下)해서 포토 커플러(22)를 형성한 후, 2개의 수지 지지핀(8a, 8b)의 선단부분을 매립하도록 하며 포토 커플러(22)와 2개의 MOSFET(23) 등을 일체로 내부 밀봉 수지부(11)를 수지 성형한다. 이때, 내부 밀봉 수지부(11)에는 수지 돌기부(11a)가 형성되어 짧은 수지 지지핀(8b)의 선단부가 수지 돌기부(11a)내에 매립된다. 다음에, 제5도의 (6)에 도시한 것과 같이 다이 패드(5)와 입력 단자용 리드(24), 출력 단자용 리드(25) 등을 지지하는 현수핀(10)의 내부 밀봉 수지부(11)에서 노출된 부분을 떼어낸 후, 내부 밀봉 수지부(11)를 포함하도록 해서 동일수지에 의해 외부 밀봉 수지부(12)를 밀봉 성형한다. 최종적으로 제5도의 (c)에 도시한 것과 같이 입력 단자용 리드(24)와 출력 단자용 리드(25)를 리드 프레임(3)에서 떼어내고, 수지 지지핀(8a)의 외부 밀봉 수지부(12)에서 노출된 부분을 떼어내서 수지 돌기부(11a)를 절단하는 것에 의해 수지 지지핀(8b)을 분리하여 전자 부품(21)을 제작한다.
이 전자부품(21)은 부하 개폐를 용도로 하고 있기 때문에 MOSFET(23)가 실장된 다이패드(5)에는 출력 단자용 리드(25)를 통해 AC100V와 200V라는 높은 전압이 인가되어 있다. 이 때문에 종래의 전자 부품에 있어서는 노출된 현수핀의 단면에 접촉하면 감전될 우려가 있었지만, 이 전자 부품(21)에 있어서는 현수핀(10)의 단면(13)이 외부 밀봉 수지부(12)에 의해 덮혀져 노출되지 않는 구조가 되기 때문에 잘못해서 접촉했다고 해도 감전될 우려가 전혀 없고, 특히 안전한 것이라고 할 수 있다. 물론, 수광 소자(22b)와 파워 MOSFET(23)에는 외부에서 서지 전류 등이 흘러들어노는 것도 없고 파손이 일어날 우려도 없다.
더욱이 외부 밀봉 수지부(12)를 성형하는 공정에 있어서는 내부 밀봉 수지부(11)는 수지 지지핀(8a, 8b)에 의해서 지지되어 있기 때문에 현수핀(10) 부분을 떼어내도 성형 압력등에 의해 내부 밀봉 수지부(11)가 경사져서 입력 단자용 리드(24)와 출력 단자용 리드(25)가 굽지 않고 외부 밀봉 수지부(12)를 밀봉 성형하는 것이 가능하기 때문에 입력 단자용 리드(24)와 출력 단자용 리드(25)가 한 방향에서 인축되어지는 전자 부품(21)에 있어서 특히 유효한 것이라고 할 수 있다.
또한 상기 각 실시예에 있어서는 리드 프레임(3)에 돌출하여 설치한 수지지 리드(8a)를 내부 밀봉 수지부(11)내에 매립하여 수지지지 리드(8a)를 절단하는 것에 의해 전자 부품(1, 21)을 리드 프레임(3)에서 떼어내도록 한 부분과, 내부 밀봉 수지부(11)에 설치한 수지 돌기부(11a)에서 수지지지 리드(8b)의 선단부를 포착하여 수지 돌기부(11a)를 절단하는 것에 의해 전자 부품(1, 21)을 리드 프레임(3)에서 떼어내도록한 부품을 가지고 있다. 그러나, 어느것 한쪽만의 구조로 해도 상관없다. 내부 밀봉 수지부(11)에 매립된 수지 지지 리드(8a)를 절단하는 구조로 하면 내부 밀봉 수지부(11)를 성형하기 위한 금형과 외부 밀봉 수지부(12)를 성형하기 위한 금형을 간단히 할 수 있다. 또, 수지 지지 리드(8b)를 포착하는 수지 돌기부(11a)를 절단하는 구조만으로 한다면 입출력 단자용 리드 이외의 금속부분이 외부 밀봉 수지부(12)의 표면에 노출되지 않도록 할 수 있고 외관이 양호하게 된다.
또, 내부 밀봉 수지부를 1차 몰드해서 다이 패드 등과 수지 지지리드를 수지로 연결한 후에 다이 패드 상에 전자 부품 소자를 실장해서 외부 밀봉 수지를 2차 몰드하는 것에 의해 다이 패드 등을 밀봉해도 되지만, 상기 각 실시예와 같이 전자부품을 다이 패드 등에 장착한 후에 내부 밀봉 수지부를 1차 몰드하도록 하면 1차 몰드시의 수지 부착등에 의해서 전자 부품 소자의 실장이 방해되지 않고, 양품률이 향상된다. 또한, 다이패드 등은 내부 밀봉 수지부 또는 외부 밀봉 수지부 단독으로 밀봉될 필요는 없고, 내부 밀봉 수지부와 외부 밀봉 수지부가 일체가 되어 다이패드 등을 밀봉하도록 되어 있어도 된다.
본 발명에 따른 전자 부품에 있어서는 입출력용 도전 부재 이외의 상기 전자 부품 소자와 전기적으로 접속된 도전 부재가 밀봉 성형 부재의 표면에 노출하지 않기 때문에 서지 전류와 정전기 등이 외부에서 도전 부재를 통해 전자 부품 소자로 흘러들어 가지 않고, 전자 부품이 서지 전류와 정전기에 의해서 파괴되는 일이 없다. 또한 노출된 도전 부재에 접촉되어 감전될 일도 없다.
본 발명의 전자 부품의 제조 방법에 있어서는 1차 성형 부재가 성형된 리드류를 리드 프레임 외측 테두리에서 떼어내지 않고, 2차 성형 부재를 성형할 수 있으며, 리드 프레임에 전자 부품 소자등을 실장하는 일련의 공정에 있어서 2중 몰드 구조를 실현할 수 있다. 또, 현수핀을 전자 부품의 표면에 노출시키지 않기 위해서 절단하여도 리드류는 1차 성형 부재에 의해서 리드 프레임 외측 테두리의 1차 몰드 유지부에 지지되어 있기 때문에 성형 압력과 전자 부품 소자의 무게 등에 의해 리드류가 변형되거나 굽거나 하는 일이 없고, 불량품의 발생을 방지할 수 있다.

Claims (5)

  1. 전자 부품 소자가 장착된 다이 패드와 입출력용 단자 등의 리드류 및 이들 리드류를 유지하는 리드 프레임 외측 테두리를 갖는 리드 프레임의 상기 리드류를 수지 밀봉하는 단계와, 성형 부재에 의해 밀봉 성형된 전자 부품을 리드 프레임 외측 테두리에서 떼어내는 단계에 의해 전자 부품을 제조하는 방법에 있어서, 리드 프레임 외측 테두리에 상기 리드류를 지지하는 현수핀과 상기 리드류에는 접속되지 않는 1차 몰드 유지부를 제공하는 단계와; 상기 리드류 및 상기 1차 몰드 유지부에 1차 성형 부재를 수지 성형하는 것에 의해 상기 리드류 및 상기 1차 몰드 유지부를 1차 성형 부재에 연결하는 단계와; 상기 현수핀을 상기 1차 성형 부재와 상기 프레임 외측 테두리와의 사이에서 절단하는 단계와; 상기 현수핀의 절단개소를 덮도록 1차 성형 부재에 2차 성형 부재를 수지 성형하는 단계와; 상기 1차 몰드 유지부를 2차 성형 부재와 상기 리드 프레임 외측 테두리와의 사이에서 절단하여 전자 부품을 리드 프레임 외측 테두리에서 떼어내는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  2. 전자 부품 소자가 장착된 다이 패드와 입출력용 단자 등의 리드류 및 이들 리드류를 유지하는 리드 프레임 외측 테두리를 갖는 리드 프레임의 상기 리드류를 수지 밀봉하는 단계와, 성형 부재에 의해 밀봉 성형된 전자 부품을 리드 프레임 외측 테두리에서 떼어내는 단계에 의해 전자 부품을 제조하는 방법에 있어서, 리드 프레임 외측 테두리에 상기 리드류를 지지하는 현수핀과 상기 리드류에는 접속되지 않는 1차 몰드 유지부를 제공하는 단계와; 상기 리드류 및 상기 1차 몰드 유지부에 1차성형 부재를 수지 성형하는 것에 의해 상기 리드류 및 상기 1차 몰드유지부를 1차 성형부재에 연결하는 단계와 상기 현수핀을 상기 1차 성형 부재와 프레임 외측 테두리와의 사이에서 절단하는 단계와; 상기 현수핀의 절단개소를 덮도록 1차 성형 부재에 2차 성형 부재를 수지 성형하는 단계와; 상기 1차 몰드 유지부를 1차 성형부분와 분리하거나 또는 입출력용 단자이외의 리드류를 노출 시키지 않도록 상기 1차 성형부재 또는 상기 1차 및 2차 성형부재를 절단하여 전자부품을 리드 프레임 외측 테두리에서 분리하는 단계를 포함하는 것을 특징을 하는 전자 부품 제조 방법.
  3. 리드 프레임에서 형성되어 전자 부품 소자가 실장된 도전 부재를 밀봉 성형한 전자 부품에 있어서, 2중몰드 구조에 의해 입출력용 도전 부재 이외의 상기 전자 부품 소자 와 전기적으로 접속된 도전 부재가 밀봉 성형 부재의 표면에 노출되지 않는 구조로 된 것을 특징으로 하는 전자 부품.
  4. 전자부품 소자(2,22,23)와상기 전자 부품소자를 외부에 전기적으로 접속하는 접속 단자(4,24,25)와; 상기 전자 부품 소자를 지지하는 제1도전지지 부재(5)와; 제2 도전 지지 부재(8A,8b)와; 상기 전자 부품 소자의 노출면, 상기 전속단자, 상기 제1 도전 지지 부재 및 상기 제2 도전 지지 부재를 피복하는 제1절연 부재(11)를 구비하고, 상기 제2 도전지지 부재는 상기 전자부품 소자 및 상기 제1 도전 지지 부재로부터 절연되고, 상기 제1 절연 부재를 지지하는 구조를 가지며, 상기 제1 도전지지 부재의 노출면을 피복하는 제2 절연 부재(12)를 구비하는 것을 특징으로 하는 전자 부품.
  5. 제4항에 있어서, 상기 제2 도전 지지 부재는 노출되어 있는 것을 특징을 하는 전자 부품.
KR1019950016821A 1994-06-22 1995-06-22 전자부품 및 그 제조방법 KR100200377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6164767A JPH088280A (ja) 1994-06-22 1994-06-22 電子部品及びその製造方法
JP94-164767 1994-06-22

Publications (2)

Publication Number Publication Date
KR960002711A KR960002711A (ko) 1996-01-26
KR100200377B1 true KR100200377B1 (ko) 1999-06-15

Family

ID=15799548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016821A KR100200377B1 (ko) 1994-06-22 1995-06-22 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US5841187A (ko)
JP (1) JPH088280A (ko)
KR (1) KR100200377B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215174B1 (en) 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
DE10058622A1 (de) * 2000-11-15 2002-05-29 Vishay Semiconductor Gmbh Gemouldetes elektronisches Bauelement
DE10058608A1 (de) 2000-11-25 2002-05-29 Vishay Semiconductor Gmbh Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US20070188053A1 (en) * 2006-02-14 2007-08-16 Robert Bosch Gmbh Injection molded energy harvesting device
DE102006028815B3 (de) * 2006-06-21 2007-08-30 Hansa Tronic Gmbh Verfahren zur Herstellung eines elektrischen Hybridbauteils
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
CN102197474A (zh) 2008-10-27 2011-09-21 Nxp股份有限公司 微电子封装结构、拆卸微电子封装的方法
KR20120048995A (ko) * 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
CN102437061A (zh) * 2011-11-30 2012-05-02 深圳市威怡电气有限公司 电子元件及其封装方法
JP5525574B2 (ja) 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
US10541193B2 (en) * 2014-10-03 2020-01-21 Mitsubishi Electric Corporation Lead frame and method for manufacturing semiconductor device
DE102015208319A1 (de) * 2015-05-05 2016-11-10 Continental Teves Ag & Co. Ohg Leadframe und Verfahren zur Herstellung elektrischer oder elektronischer Bauelemente
US10147672B2 (en) * 2016-04-20 2018-12-04 Texas Instruments Incorporated Lead frame surface modifications for high voltage isolation
JP6231183B2 (ja) * 2016-12-09 2017-11-15 日立オートモティブシステムズ株式会社 物理量測定装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292835A (ja) * 1989-05-02 1990-12-04 Matsushita Electron Corp 半導体装置の製造方法
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치

Also Published As

Publication number Publication date
KR960002711A (ko) 1996-01-26
JPH088280A (ja) 1996-01-12
US5841187A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
KR100200377B1 (ko) 전자부품 및 그 제조방법
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
KR0178623B1 (ko) 반도체 장치
KR20010035579A (ko) 반도체 전력 모듈 및 그 제조 방법
JPH08116016A (ja) リードフレーム及び半導体装置
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US20030057529A1 (en) Package for a discrete device and manufacturing method of the same
US6194779B1 (en) Plastic mold type semiconductor device
JPH0745655A (ja) 半導体素子の封止構造
EP0999586A2 (en) Semiconductor device and method of producing same
JP3134445B2 (ja) 樹脂封止型半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP3406147B2 (ja) 半導体装置
KR100253388B1 (ko) 반도체 패키지의 제조방법
JP4356960B2 (ja) 樹脂封止型半導体装置
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPH07193180A (ja) 樹脂封止型半導体装置
JPH0648877Y2 (ja) 半導体装置
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
JPS61194861A (ja) 樹脂封止型半導体装置
JP2003007957A (ja) 半導体装置、及びこれを備えた電気機器
KR100867571B1 (ko) 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법
JPS6333851A (ja) Ｉｃパツケ−ジ
JPH11150208A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee