JP2003007957A - 半導体装置、及びこれを備えた電気機器 - Google Patents
半導体装置、及びこれを備えた電気機器Info
- Publication number
- JP2003007957A JP2003007957A JP2001190481A JP2001190481A JP2003007957A JP 2003007957 A JP2003007957 A JP 2003007957A JP 2001190481 A JP2001190481 A JP 2001190481A JP 2001190481 A JP2001190481 A JP 2001190481A JP 2003007957 A JP2003007957 A JP 2003007957A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- lead frame
- semiconductor chip
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部からの静電気を接地端子に確実に導い
て、半導体チップの破損しにくい半導体装置、及びこれ
を備えた電気機器を提供すること。 【解決手段】 半導体チップ２と、半導体チップ２を搭
載したダイパッド３と、半導体チップ２と接続される複
数のリードフレーム端子４とを備え、前記ダイパッド３
の一部が外部へ露出され、パッケージ５に封入されてな
る半導体装置１において、前記ダイパッド３を、接地端
子となる接地リードフレーム端子４ａ，４ａに電気的に
接続させる。
て、半導体チップの破損しにくい半導体装置、及びこれ
を備えた電気機器を提供すること。 【解決手段】 半導体チップ２と、半導体チップ２を搭
載したダイパッド３と、半導体チップ２と接続される複
数のリードフレーム端子４とを備え、前記ダイパッド３
の一部が外部へ露出され、パッケージ５に封入されてな
る半導体装置１において、前記ダイパッド３を、接地端
子となる接地リードフレーム端子４ａ，４ａに電気的に
接続させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップと、
半導体チップを搭載したダイパッドと、半導体チップと
接続される複数のリードフレーム端子とを備え、前記ダ
イパッドの一部が外部へ露出され、パッケージに封入さ
れてなる半導体装置及び、これを備えた電気機器に関す
るものである。
半導体チップを搭載したダイパッドと、半導体チップと
接続される複数のリードフレーム端子とを備え、前記ダ
イパッドの一部が外部へ露出され、パッケージに封入さ
れてなる半導体装置及び、これを備えた電気機器に関す
るものである。
【０００２】
【従来の技術】上記のような半導体装置として、従来か
ら、例えば図５の説明図に示すような、特開平７−１５
３８９９として開示されている半導体装置１０１があ
る。
ら、例えば図５の説明図に示すような、特開平７−１５
３８９９として開示されている半導体装置１０１があ
る。
【０００３】この半導体装置１０１は、半導体チップが
ダイパッド（いずれも図示せず）上に搭載され、このダ
イパッドをフレーム（図示せず）に、ダイパッドから連
設させてなる吊りピン１０２で保持し、その全体をモー
ルド樹脂によるパッケージ１０４で封止させた後、成形
して、上記フレームを切断して形成される。すなわち、
この半導体装置１０１は、パッケージ１０４の両側にリ
ードフレーム端子１０３が一列に並び、半導体装置１０
１の長手方向の両端部側面には、フレームから切断され
た吊りピン１０２が、パッケージ１０４から外側に突き
出た状態になるように形成されている。したがって、吊
りピン１０２が電気機器の接地端子に接続されて半導体
装置１０１が配線基板に実装されると、半導体装置１０
１のパッケージ１０４に静電気が転移した場合、この静
電気は、吊りピン１０２を通して配線基板から電気機器
の接地端子に向け放電される。
ダイパッド（いずれも図示せず）上に搭載され、このダ
イパッドをフレーム（図示せず）に、ダイパッドから連
設させてなる吊りピン１０２で保持し、その全体をモー
ルド樹脂によるパッケージ１０４で封止させた後、成形
して、上記フレームを切断して形成される。すなわち、
この半導体装置１０１は、パッケージ１０４の両側にリ
ードフレーム端子１０３が一列に並び、半導体装置１０
１の長手方向の両端部側面には、フレームから切断され
た吊りピン１０２が、パッケージ１０４から外側に突き
出た状態になるように形成されている。したがって、吊
りピン１０２が電気機器の接地端子に接続されて半導体
装置１０１が配線基板に実装されると、半導体装置１０
１のパッケージ１０４に静電気が転移した場合、この静
電気は、吊りピン１０２を通して配線基板から電気機器
の接地端子に向け放電される。
【０００４】上記のように、半導体装置１０１を実装し
た配線基板等をケース内に収納した電気機器は、例えば
そのケースが絶縁物にて形成され、ケースが帯電したと
きにおいても、この半導体装置１０１によって、電気機
器の内部に侵入した静電気が取り除かれる。したがっ
て、半導体装置１０１の半導体チップに、静電気が転移
しにくいようにさせて、この半導体チップが劣化、或い
は破損しにくいようにすることができる。
た配線基板等をケース内に収納した電気機器は、例えば
そのケースが絶縁物にて形成され、ケースが帯電したと
きにおいても、この半導体装置１０１によって、電気機
器の内部に侵入した静電気が取り除かれる。したがっ
て、半導体装置１０１の半導体チップに、静電気が転移
しにくいようにさせて、この半導体チップが劣化、或い
は破損しにくいようにすることができる。
【０００５】
【発明が解決しようとする課題】ところで、例えば、本
出願人が出願し、特開平１１−３３９８７６として開示
されているパチンコ玉検出器等の、静電気が比較的頻繁
に発生し易い環境で使用される電気機器においては、そ
のケース内の配線基板等に実装された半導体装置への帯
電量がより多くなる。したがって、半導体装置の半導体
チップへ過大な静電気が印加されて半導体チップが電気
的に劣化し、やがて半導体装置が破損に至ることが懸念
されている。
出願人が出願し、特開平１１−３３９８７６として開示
されているパチンコ玉検出器等の、静電気が比較的頻繁
に発生し易い環境で使用される電気機器においては、そ
のケース内の配線基板等に実装された半導体装置への帯
電量がより多くなる。したがって、半導体装置の半導体
チップへ過大な静電気が印加されて半導体チップが電気
的に劣化し、やがて半導体装置が破損に至ることが懸念
されている。
【０００６】上記のパチンコ玉検出器のような電気機器
に半導体装置を使用したときに、その半導体装置を破損
防止のための対策として、上記半導体装置１０１をその
吊りピン１０２が、電気機器の接地端子に接続した外部
接触導体に接触するように配線基板等に実装させて、こ
の半導体装置１０１に転移した静電気を、半導体装置１
０１→ダイパッド→吊りピン１０２→外部接触導体→接
地端子の経路で放出させるように構成することが考えら
れる。しかしながら、吊りピン１０２と外部接触導体と
の接触が不十分な場合、ダイパッドに転移した静電気
を、確実に接地端子に放出させることができないことが
懸念された。
に半導体装置を使用したときに、その半導体装置を破損
防止のための対策として、上記半導体装置１０１をその
吊りピン１０２が、電気機器の接地端子に接続した外部
接触導体に接触するように配線基板等に実装させて、こ
の半導体装置１０１に転移した静電気を、半導体装置１
０１→ダイパッド→吊りピン１０２→外部接触導体→接
地端子の経路で放出させるように構成することが考えら
れる。しかしながら、吊りピン１０２と外部接触導体と
の接触が不十分な場合、ダイパッドに転移した静電気
を、確実に接地端子に放出させることができないことが
懸念された。
【０００７】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、外部からの静電気を電気
機器の接地端子に確実に導いて、半導体チップの破損し
にくい半導体装置、及びこれを備えた電気機器を提供す
ることにある。
で、その目的とするところは、外部からの静電気を電気
機器の接地端子に確実に導いて、半導体チップの破損し
にくい半導体装置、及びこれを備えた電気機器を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置にあっては、半導体チップと、
半導体チップを搭載したダイパッドと、半導体チップと
接続される複数のリードフレーム端子とを備え、前記ダ
イパッドの一部が外部へ露出され、パッケージに封入さ
れてなる半導体装置において、前記ダイパッドを、接地
端子となる接地リードフレーム端子に電気的に接続させ
たことを特徴としている。
に、本発明の半導体装置にあっては、半導体チップと、
半導体チップを搭載したダイパッドと、半導体チップと
接続される複数のリードフレーム端子とを備え、前記ダ
イパッドの一部が外部へ露出され、パッケージに封入さ
れてなる半導体装置において、前記ダイパッドを、接地
端子となる接地リードフレーム端子に電気的に接続させ
たことを特徴としている。
【０００９】これにより、半導体装置の周辺に侵入した
静電気を、ダイパッドの露出部に転移させ、このダイパ
ッドから接地リードフレーム端子を介して、直接、接地
端子に放出させることができる。
静電気を、ダイパッドの露出部に転移させ、このダイパ
ッドから接地リードフレーム端子を介して、直接、接地
端子に放出させることができる。
【００１０】そして、上記半導体装置は、前記ダイパッ
ドと前記接地リードフレーム端子とを一体化させた構造
とするのが好ましい。この場合、ダイパッドと接地リー
ドフレーム端子との間に、例えばワイアボンド等の配線
を設けるなどの作業工程が不要となる。
ドと前記接地リードフレーム端子とを一体化させた構造
とするのが好ましい。この場合、ダイパッドと接地リー
ドフレーム端子との間に、例えばワイアボンド等の配線
を設けるなどの作業工程が不要となる。
【００１１】また、上記半導体装置は、前記パッケージ
の対向する両側の辺に前記リードフレーム端子が一列に
並び、前記ダイパッドの露出部は、同パッケージの、他
方の辺の該リードフレーム端子間にわたって延在させた
構造とするのが好ましい。この場合、ダイパッドの露出
部が広くなって、半導体装置の周辺に侵入した静電気
を、より効率的にダイパッドの露出部に導くことができ
る。
の対向する両側の辺に前記リードフレーム端子が一列に
並び、前記ダイパッドの露出部は、同パッケージの、他
方の辺の該リードフレーム端子間にわたって延在させた
構造とするのが好ましい。この場合、ダイパッドの露出
部が広くなって、半導体装置の周辺に侵入した静電気
を、より効率的にダイパッドの露出部に導くことができ
る。
【００１２】また、本発明の電気機器にあっては、上述
の半導体装置を、前記ダイパッドの露出部が、そのケー
ス内面に対向するように配線基板等に実装し収納させた
ことを特徴としている。これにより、電気機器のケース
内に侵入した静電気を、このケースに対向しているダイ
パッドの露出部に容易に転移させることができる。
の半導体装置を、前記ダイパッドの露出部が、そのケー
ス内面に対向するように配線基板等に実装し収納させた
ことを特徴としている。これにより、電気機器のケース
内に侵入した静電気を、このケースに対向しているダイ
パッドの露出部に容易に転移させることができる。
【００１３】
【発明の実施の形態】図１乃至図４は、本発明の請求項
１乃至４に対応する一実施形態を示し、図１は、本発明
の一実施形態の半導体装置を示す説明図、図２は、同半
導体装置を示す側面図、図３は、本発明の一実施形態の
電気機器を示す説明図、図４は、本発明の他の実施例に
よる半導体装置を示す説明図である。
１乃至４に対応する一実施形態を示し、図１は、本発明
の一実施形態の半導体装置を示す説明図、図２は、同半
導体装置を示す側面図、図３は、本発明の一実施形態の
電気機器を示す説明図、図４は、本発明の他の実施例に
よる半導体装置を示す説明図である。
【００１４】この実施の形態の半導体装置１は、半導体
チップ２と、半導体チップ２を搭載したダイパッド３
と、半導体チップ２と接続される複数のリードフレーム
端子４とを備え、前記ダイパッド３の一部が外部へ露出
され、パッケージ５に封入されてなる半導体装置１にお
いて、前記ダイパッド３を、接地端子となる接地リード
フレーム端子４ａ，４ａに電気的に接続させている。
チップ２と、半導体チップ２を搭載したダイパッド３
と、半導体チップ２と接続される複数のリードフレーム
端子４とを備え、前記ダイパッド３の一部が外部へ露出
され、パッケージ５に封入されてなる半導体装置１にお
いて、前記ダイパッド３を、接地端子となる接地リード
フレーム端子４ａ，４ａに電気的に接続させている。
【００１５】また、該実施の形態の半導体装置１は、前
記ダイパッド３と前記接地リードフレーム端子４ａ，４
ａとを一体化させてもいる。また、該実施の形態の半導
体装置１は、前記パッケージ５の対向する両側の辺に前
記リードフレーム端子４が一列に並び、前記ダイパッド
３の露出部３ａは、同パッケージ５の、他方の辺の該リ
ードフレーム端子４，４間にわたって延在させてもい
る。
記ダイパッド３と前記接地リードフレーム端子４ａ，４
ａとを一体化させてもいる。また、該実施の形態の半導
体装置１は、前記パッケージ５の対向する両側の辺に前
記リードフレーム端子４が一列に並び、前記ダイパッド
３の露出部３ａは、同パッケージ５の、他方の辺の該リ
ードフレーム端子４，４間にわたって延在させてもい
る。
【００１６】この場合、半導体チップ２は、図１に示す
ように、後述するダイパッド３にペースト材（図示せ
ず）を用いてダイボンドされており、半導体チップ２に
設けられたボンディングパッドを介して、ボンディング
ワイア６によって所定のリードフレーム端子４にワイア
ボンディングされている。なお、本発明には、ペースト
材は上記の導電性のもの以外、絶縁性のものを用いるこ
ともできる。
ように、後述するダイパッド３にペースト材（図示せ
ず）を用いてダイボンドされており、半導体チップ２に
設けられたボンディングパッドを介して、ボンディング
ワイア６によって所定のリードフレーム端子４にワイア
ボンディングされている。なお、本発明には、ペースト
材は上記の導電性のもの以外、絶縁性のものを用いるこ
ともできる。
【００１７】ダイパッド３は、金属材料による薄板材
で、この場合、中心部分に拡大された上記半導体チップ
２のダイボンドスペースを有し、その一端部には接地リ
ードフレーム端子４ａ，４ａが一体化されて構成されて
いる。そして、図２に示す如く、露出部３ａがパッケー
ジ５の外部へ露出するよう、その、配線基板１０に設け
られている接地線１１（図１参照）に半田付けされる接
地リードフレーム端子４ａ，４ａ間にわたって横向きに
突設されている。
で、この場合、中心部分に拡大された上記半導体チップ
２のダイボンドスペースを有し、その一端部には接地リ
ードフレーム端子４ａ，４ａが一体化されて構成されて
いる。そして、図２に示す如く、露出部３ａがパッケー
ジ５の外部へ露出するよう、その、配線基板１０に設け
られている接地線１１（図１参照）に半田付けされる接
地リードフレーム端子４ａ，４ａ間にわたって横向きに
突設されている。
【００１８】上記半導体装置１は、半導体チップ２、ダ
イパッド３と、リードフレーム端子４の一部分が、パッ
ケージ５によって覆うようにして、その全体をモールド
樹脂によるパッケージ５で封止させ形成される。このと
き、ダイパッド３は、この半導体装置１がダイパッド３
及び複数のリードフレーム端子４からなるフレーム（図
示せず）にて連なった状態で、モールド樹脂による封止
を行いパッケージ５が成形され、このフレームを分断し
て半導体装置１を単体にする工程において、そのフレー
ムの一部分でダイパッド３に連なる露出部３ａを、パッ
ケージ５から露出させている。
イパッド３と、リードフレーム端子４の一部分が、パッ
ケージ５によって覆うようにして、その全体をモールド
樹脂によるパッケージ５で封止させ形成される。このと
き、ダイパッド３は、この半導体装置１がダイパッド３
及び複数のリードフレーム端子４からなるフレーム（図
示せず）にて連なった状態で、モールド樹脂による封止
を行いパッケージ５が成形され、このフレームを分断し
て半導体装置１を単体にする工程において、そのフレー
ムの一部分でダイパッド３に連なる露出部３ａを、パッ
ケージ５から露出させている。
【００１９】また、このとき、ダイパッド３と前記接地
リードフレーム端子４ａ，４ａとは一体に形成されてお
り、ダイパッド３と接地リードフレーム端子４ａ，４ａ
とを電気的に接続させるための作業工程が不要となる。
リードフレーム端子４ａ，４ａとは一体に形成されてお
り、ダイパッド３と接地リードフレーム端子４ａ，４ａ
とを電気的に接続させるための作業工程が不要となる。
【００２０】したがって、以上説明した半導体装置１に
よると、半導体装置１の周辺に侵入した静電気を、ダイ
パッド３の露出部３ａに転移させ、このダイパッド３か
ら接地リードフレーム端子４ａ、４ａを介して、直接、
接地端子に放出させることができるので、外部からの静
電気を接地端子に確実に導いて、半導体チップ２が破損
しにくい。
よると、半導体装置１の周辺に侵入した静電気を、ダイ
パッド３の露出部３ａに転移させ、このダイパッド３か
ら接地リードフレーム端子４ａ、４ａを介して、直接、
接地端子に放出させることができるので、外部からの静
電気を接地端子に確実に導いて、半導体チップ２が破損
しにくい。
【００２１】そして、ダイパッド３と接地リードフレー
ム端子４ａ，４ａとの間に、例えばワイアボンド等の配
線を設けるなどの作業工程が不要となるので、組み立て
が簡略化される。また、ダイパッド３の露出部３ａが広
くなって、半導体装置１の周辺に侵入した静電気を、よ
り効率的にダイパッド３の露出部３ａに導くことができ
るので、より半導体チップ２が破損しにくい。
ム端子４ａ，４ａとの間に、例えばワイアボンド等の配
線を設けるなどの作業工程が不要となるので、組み立て
が簡略化される。また、ダイパッド３の露出部３ａが広
くなって、半導体装置１の周辺に侵入した静電気を、よ
り効率的にダイパッド３の露出部３ａに導くことができ
るので、より半導体チップ２が破損しにくい。
【００２２】また、上記半導体装置１は、図３に示すよ
うに、半導体装置１を実装させた配線基板１０を、前記
ダイパッド３の露出部３ａが、そのケース９内面に対向
するように収納して、例えば、従来の技術の項にて述べ
た、静電気が比較的頻繁に発生し易い環境で使用される
電気機器８に相当するパチンコ玉検出器に効果的に使用
することができる。
うに、半導体装置１を実装させた配線基板１０を、前記
ダイパッド３の露出部３ａが、そのケース９内面に対向
するように収納して、例えば、従来の技術の項にて述べ
た、静電気が比較的頻繁に発生し易い環境で使用される
電気機器８に相当するパチンコ玉検出器に効果的に使用
することができる。
【００２３】この場合、ケース９は、上記パチンコ玉検
出器を構成するもので、ＡＢＳ樹脂等の合成樹脂にて形
成されている。そして、配線基板１０を固持する一面開
口のボディ１２、及び、同開口を覆うカバー１３にて形
成されている。配線基板１０には、半導体装置１が実装
され、その半導体装置１のダイパッドの露出部３ａが、
ケース９内面となるボディ１２の側壁に対向するよう配
線基板１０が収納されている。
出器を構成するもので、ＡＢＳ樹脂等の合成樹脂にて形
成されている。そして、配線基板１０を固持する一面開
口のボディ１２、及び、同開口を覆うカバー１３にて形
成されている。配線基板１０には、半導体装置１が実装
され、その半導体装置１のダイパッドの露出部３ａが、
ケース９内面となるボディ１２の側壁に対向するよう配
線基板１０が収納されている。
【００２４】上記電気機器においては、図３に示すよう
に、周囲からケース９への帯電量が多くなって、ボディ
１２とカバー１３との隙間からこのケース９内部へ静電
気が侵入することがある。上記半導体装置１によると、
この静電気は、同図に示すように、さらにケース９から
ダイパッド３の露出部３ａへ放電Ａにて転移し、この露
出部３ａからダイパッド３、接地リードフレーム端子４
ａ，４ａを経て電気機器の接地端子へ放出される。
に、周囲からケース９への帯電量が多くなって、ボディ
１２とカバー１３との隙間からこのケース９内部へ静電
気が侵入することがある。上記半導体装置１によると、
この静電気は、同図に示すように、さらにケース９から
ダイパッド３の露出部３ａへ放電Ａにて転移し、この露
出部３ａからダイパッド３、接地リードフレーム端子４
ａ，４ａを経て電気機器の接地端子へ放出される。
【００２５】すなわち、この半導体装置１の周辺に侵入
してきた静電気は、ダイパッド３の露出部３ａ→ダイパ
ッド３→接地リードフレーム端子４ａ，４ａ→接地線１
１（前述）の経路で放出される。このとき、接地リード
フレーム端子４ａ，４ａは、はんだ等によって機械的か
つ電気的に堅固に接地線１１に接続されるので、半導体
装置１に転移した静電気を、確実に、接地端子へ放電さ
せることができる。
してきた静電気は、ダイパッド３の露出部３ａ→ダイパ
ッド３→接地リードフレーム端子４ａ，４ａ→接地線１
１（前述）の経路で放出される。このとき、接地リード
フレーム端子４ａ，４ａは、はんだ等によって機械的か
つ電気的に堅固に接地線１１に接続されるので、半導体
装置１に転移した静電気を、確実に、接地端子へ放電さ
せることができる。
【００２６】したがって、以上説明した電気機器による
と、電気機器のケース９内に侵入した静電気を、このケ
ースに対向しているダイパッド３の露出部３ａに容易に
転移させることができるので、静電気が比較的頻繁に発
生し易い環境で使用される電気機器おいて、この電気機
器内部に実装した半導体装置１の破損故障を防止でき
る。特に、ダイパッド３の露出部３ａが広くなってお
り、半導体装置１の周辺に侵入した静電気を、効率的
に、このダイパッド３の露出部３ａに導くことができる
ので、静電気による半導体装置１の破損故障を確実に防
止できる。
と、電気機器のケース９内に侵入した静電気を、このケ
ースに対向しているダイパッド３の露出部３ａに容易に
転移させることができるので、静電気が比較的頻繁に発
生し易い環境で使用される電気機器おいて、この電気機
器内部に実装した半導体装置１の破損故障を防止でき
る。特に、ダイパッド３の露出部３ａが広くなってお
り、半導体装置１の周辺に侵入した静電気を、効率的
に、このダイパッド３の露出部３ａに導くことができる
ので、静電気による半導体装置１の破損故障を確実に防
止できる。
【００２７】なお、本発明は上記したもの以外に、露出
部３ａをケース９の内面に対向するように配線基板１０
等に実装し収納させるときに、収納する方向が制限され
ないように、ダイパッド３の両端部に、接地リードフレ
ーム端子４ａ，４ａをそれぞれ一体化させて形成したも
の、あるいは、図４に示すように、ダイパッドと前記接
地リードフレーム端子と別体として構成させたもの等、
各種実施形態のものを含むことは言うまでもない。
部３ａをケース９の内面に対向するように配線基板１０
等に実装し収納させるときに、収納する方向が制限され
ないように、ダイパッド３の両端部に、接地リードフレ
ーム端子４ａ，４ａをそれぞれ一体化させて形成したも
の、あるいは、図４に示すように、ダイパッドと前記接
地リードフレーム端子と別体として構成させたもの等、
各種実施形態のものを含むことは言うまでもない。
【００２８】この図４に示す半導体装置１は、静電気放
出構造の構成のみが上述の実施の形態と異なるもので、
他の構成部分は上述のものと同一で、ダイパッド３と、
接地リードフレーム端子４ａ，４ａとを、ボンディング
ワイア７により、電気的に接続させるようにしている。
なお、ボンディングワイア７は、半導体チップ２に設け
られたボンディングパッド（図示せず）と、複数のリー
ドフレーム端子４とをボンディングワイア６によってワ
イアボンディングする際、同時に形成させている。
出構造の構成のみが上述の実施の形態と異なるもので、
他の構成部分は上述のものと同一で、ダイパッド３と、
接地リードフレーム端子４ａ，４ａとを、ボンディング
ワイア７により、電気的に接続させるようにしている。
なお、ボンディングワイア７は、半導体チップ２に設け
られたボンディングパッド（図示せず）と、複数のリー
ドフレーム端子４とをボンディングワイア６によってワ
イアボンディングする際、同時に形成させている。
【００２９】こうすることにより、複数のリードフレー
ム端子４と、接地リードフレーム端子４ａ，４ａとが、
略同一平面上に並ぶようにバランス良く製造されるし、
リードフレーム端子４と接地リードフレーム端子４ａ，
４ａの熱的な容量が略同じに製造されて、この半導体装
置１を配線基板１０に実装させるときに、半田付け条件
を他のリードフレーム端子４と略同様にして接地リード
フレーム端子４ａ，４ａを配線基板１０への半田付け処
理が可能となる。
ム端子４と、接地リードフレーム端子４ａ，４ａとが、
略同一平面上に並ぶようにバランス良く製造されるし、
リードフレーム端子４と接地リードフレーム端子４ａ，
４ａの熱的な容量が略同じに製造されて、この半導体装
置１を配線基板１０に実装させるときに、半田付け条件
を他のリードフレーム端子４と略同様にして接地リード
フレーム端子４ａ，４ａを配線基板１０への半田付け処
理が可能となる。
【００３０】
【発明の効果】本発明は、上述の実施態様の如く実施さ
れて、請求項１記載の半導体装置にあっては、半導体装
置の周辺に侵入した静電気を、ダイパッドの露出部に転
移させ、このダイパッドから直接接地リードフレーム端
子を介して接地端子に放出させることができるので、外
部からの静電気を電気機器の接地端子に確実に導いて、
半導体チップが破損しにくい。
れて、請求項１記載の半導体装置にあっては、半導体装
置の周辺に侵入した静電気を、ダイパッドの露出部に転
移させ、このダイパッドから直接接地リードフレーム端
子を介して接地端子に放出させることができるので、外
部からの静電気を電気機器の接地端子に確実に導いて、
半導体チップが破損しにくい。
【００３１】また、請求項２記載の半導体装置にあって
は、ダイパッドと接地リードフレーム端子の間に、例え
ばワイアボンド等の配線を設けるなどの作業工程が不要
となるので、製造工程の簡略化が図れるという点におい
て優れる。
は、ダイパッドと接地リードフレーム端子の間に、例え
ばワイアボンド等の配線を設けるなどの作業工程が不要
となるので、製造工程の簡略化が図れるという点におい
て優れる。
【００３２】また、請求項３記載の半導体装置にあって
は、ダイパッドの露出部が広くなって、半導体装置の周
辺に侵入した静電気を、より効率的にダイパッドの露出
部に導くことができるので、半導体チップが、静電気が
比較的頻繁に発生し易い環境で使用される電気機器にお
いて確実に破損を防止できる。
は、ダイパッドの露出部が広くなって、半導体装置の周
辺に侵入した静電気を、より効率的にダイパッドの露出
部に導くことができるので、半導体チップが、静電気が
比較的頻繁に発生し易い環境で使用される電気機器にお
いて確実に破損を防止できる。
【００３３】また、請求項４記載の電気機器にあって
は、電気機器のケース内に侵入した静電気を、このケー
スに対向しているダイパッドの露出部に容易に転移させ
ることができるので、静電気が比較的頻繁に発生し易い
環境で使用される電気機器において確実に半導体装置の
破損を防止できる。
は、電気機器のケース内に侵入した静電気を、このケー
スに対向しているダイパッドの露出部に容易に転移させ
ることができるので、静電気が比較的頻繁に発生し易い
環境で使用される電気機器において確実に半導体装置の
破損を防止できる。
【図１】本発明の一実施形態の半導体装置を示す説明図
である。
である。
【図２】上記半導体装置を示す側面図である。
【図３】本発明の一実施形態である電気機器を示す説明
図である。
図である。
【図４】本発明の他の実施形態である半導体装置を示す
説明図である。
説明図である。
【図５】本発明の従来例である半導体装置を示す説明図
である。
である。
１ 半導体装置
２ 半導体チップ
３ ダイパッド
３ａ 露出部
４ リードフレーム端子
４ａ 接地リードフレーム端子
５ パッケージ
８ 電気機器
９ ケース
１０ 配線基板
Claims (4)
- 【請求項１】 半導体チップと、半導体チップを搭載し
たダイパッドと、半導体チップと接続される複数のリー
ドフレーム端子とを備え、前記ダイパッドの一部が外部
へ露出され、パッケージに封入されてなる半導体装置に
おいて、 前記ダイパッドを、接地端子となる接地リードフレーム
端子に電気的に接続させたことを特徴とする半導体装
置。 - 【請求項２】 前記ダイパッドと前記接地リードフレー
ム端子とを一体化させた請求項１記載の半導体装置。 - 【請求項３】 前記パッケージの対向する両側の辺に前
記リードフレーム端子が一列に並び、前記ダイパッドの
露出部は、同パッケージの、他方の辺の該リードフレー
ム端子間にわたって延在させた請求項１又は２記載の半
導体装置。 - 【請求項４】 請求項１乃至３のいずれか一つの請求項
に記載の半導体装置を、前記ダイパッドの露出部が、そ
のケース内面に対向するように配線基板等に実装し収納
させたことを特徴とする電気機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190481A JP2003007957A (ja) | 2001-06-22 | 2001-06-22 | 半導体装置、及びこれを備えた電気機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190481A JP2003007957A (ja) | 2001-06-22 | 2001-06-22 | 半導体装置、及びこれを備えた電気機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007957A true JP2003007957A (ja) | 2003-01-10 |
Family
ID=19029248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190481A Pending JP2003007957A (ja) | 2001-06-22 | 2001-06-22 | 半導体装置、及びこれを備えた電気機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007957A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
| JP2011129324A (ja) * | 2009-12-16 | 2011-06-30 | Yazaki Corp | 回路モジュール |
| WO2020262212A1 (ja) * | 2019-06-24 | 2020-12-30 | ローム株式会社 | 半導体装置 |
-
2001
- 2001-06-22 JP JP2001190481A patent/JP2003007957A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
| JP2011129324A (ja) * | 2009-12-16 | 2011-06-30 | Yazaki Corp | 回路モジュール |
| WO2020262212A1 (ja) * | 2019-06-24 | 2020-12-30 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| KR100304959B1 (ko) | 칩 적층형 반도체 패키지 및 그 제조방법 | |
| KR100262180B1 (ko) | 수지밀봉형반도체장치및그의제조방법 | |
| US5939779A (en) | Bottom lead semiconductor chip stack package | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
| KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| US20150221580A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR100201168B1 (ko) | 반도체 장치와 그의 제조 및 실장방법 | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| US5006919A (en) | Integrated circuit package | |
| JP2003007957A (ja) | 半導体装置、及びこれを備えた電気機器 | |
| JP3209120B2 (ja) | 圧力センサ | |
| JPS61258458A (ja) | 樹脂封止ｉｃ | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2003197828A (ja) | 樹脂封止型半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR100259079B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH08316361A (ja) | 半導体装置 | |
| CN116230672A (zh) | 封装结构、封装系统及封装结构的成型方法 | |
| JPS6245159A (ja) | 半導体装置 |