KR100200259B1 - 전도성 막 형성재료, 이를 사용한 전도성 막 형성방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법 - Google Patents

전도성 막 형성재료, 이를 사용한 전도성 막 형성방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법 Download PDF

Info

Publication number
KR100200259B1
KR100200259B1 KR1019950023638A KR19950023638A KR100200259B1 KR 100200259 B1 KR100200259 B1 KR 100200259B1 KR 1019950023638 A KR1019950023638 A KR 1019950023638A KR 19950023638 A KR19950023638 A KR 19950023638A KR 100200259 B1 KR100200259 B1 KR 100200259B1
Authority
KR
South Korea
Prior art keywords
film
conductive film
forming
metal
liquid crystal
Prior art date
Application number
KR1019950023638A
Other languages
English (en)
Other versions
KR960008862A (ko
Inventor
히로시 마쯔다
료지 후지와라
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Publication of KR960008862A publication Critical patent/KR960008862A/ko
Application granted granted Critical
Publication of KR100200259B1 publication Critical patent/KR100200259B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G17/00—Electrographic processes using patterns other than charge patterns, e.g. an electric conductivity pattern; Processes involving a migration, e.g. photoelectrophoresis, photoelectrosolography; Processes involving a selective transfer, e.g. electrophoto-adhesive processes; Apparatus essentially involving a single such process
    • G03G17/04—Electrographic processes using patterns other than charge patterns, e.g. an electric conductivity pattern; Processes involving a migration, e.g. photoelectrophoresis, photoelectrosolography; Processes involving a selective transfer, e.g. electrophoto-adhesive processes; Apparatus essentially involving a single such process using photoelectrophoresis
    • G03G17/06—Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/02—Alignment layer characterised by chemical composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/02—Alignment layer characterised by chemical composition
    • C09K2323/021—Inorganic, e.g. glass or silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dispersion Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Liquid Crystal (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Paints Or Removers (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

본 발명은 금속 및 소수성 및 친수성 성분을 포함하는, 기판 상에 전도성 막을 형성하는 재료에 관한 것이다. 바람직하게는, 상기 재료는 하기 일반식의 유기 금속 착체를 포함한다.
(R1COO)nM(NR2R3R4)m(1)
상기 식 중, R1은 알칼기를 나타내고,
R2, R3및 R4는 각각 수소 원자, 알킬기 또는 알케닐기를 나타내고,
M은 금속 원소를 나타내고,
n 및 m은 각각 1 이상의 정수를 나타낸다.
상기 재료는 전자 방출 소자의 전도성 막을 형성하거나 또는 액정 배향 막을 형성하는데 사용할 수 있다.

Description

전도성 막 형성 재료, 이를 사용한 전도성 막 형성 방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법
제1도는 실시예 26에서 사용된 유리 기판의 개략도.
제2도는 본 발명에 따른 강유전체 액정 소자의 개략 단면도.
제3도는 본 발명에 따른 액정 소자에 인가된 전압과 소자의 투과율 사이의 관계를 나타내는 그래프.
제4a도 및 4b도는 본 발명에 따른 표면 전도형 전자 방출 소자의 바람직한 실시태양의 개략 단면도.
제5도는 본 발명에 따른 표면 전도형 전자 방출 소자의 또다른 바람직한 실시태양의 개략 단면도.
제6a도 내지 6c도는 상이한 제조 단계를 나타내는, 본 발명에 따른 표면 전도형 전자 방출 소자의 또 다른 실시태양의 개략도.
제7a도 및 7b도는 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법에 사용될 수 있는 펄스 전압 파형을 개략적으로 나타내는 그래프.
제8도는 본 발명에 따른 표면 전도형 전자 방출 소자의 전자 방출 성능을 측정 하기 위한 계측 시스템의 블록도.
제9도는 본 발명에 따른 표면 전도형 전자 방출 소자의 전자 방출 성능을 나타내는 그래프.
제10도는 본 발명에 따른 단순한 매트릭스형 전자원의 개략 평면도.
제11도는 본 발명에 따른 화상 형성 장치의 바람직한 실시태양의 표시 패널의 개략도.
제12a도 및 12b도는 본 발명에 따른 화상 형성 장치의 형광 막의 2가지 가능한 구성을 예시하는 개략도.
제13도는 본 발명에 따른 화상 형성 장치의 바람직한 실시태양의 블록도.
제14도는 본 발명에 따른 사다리형 전자원의 개략 평면도.
제15도는 사다리형 전자원을 포함하는, 본 발명에 따른 화상 형성 장치의 바람직한 실시태양의 개략도.
제16도는 제10도의 전자원의 확대 개략도.
제17도는 17-17선을 따라 절취한 제16도의 전자원의 부분 단면도.
제18a도 내지 18h도는 상이한 제조 단계를 나타내는, 실시예 36의 전자원의 개략도.
제19도는 실시예 37의 화상 형성 장치의 블록도.
제20도는 종래의 전자 방출 소자의 개략도.
* 도면의 주요부분에 대한 부호의 설명
1, 71 : 기판 2 : 전자 방출 영역
3 : 전도성 박막 4, 5 : 소자 전극
21 : 계단 형성부 50, 52 : 전류계
51 : 동력원 53 : 고정압원
54 : 양극 55 : 진공 챔버
56 : 진공 펌프 86, 116 : 표면판
102 : X-방향 배선 103 : Y-방향 배선
104 : 전자 방출 소자 105 : 결선
111 : 배면판 112 : 지지 프레임
113 : 유리 기판 114 : 형광막
115 : 금속 백 118 : 포락부
121 : 흑색 전도 부재 122 : 형광체
201 : 표시 패널 202 : 주사 회로
203 : 제어 회로 204 : 시프트 레지스터
205 : 라인 메모리 206 : 동기 신호 분리 회로
207 : 변조 신호 발생기 302 : 그리드 전극
303 : 구멍 304 : 공통 배선
본 발명은 전도성 막의 형성에 사용될 수 있는 신규 재료 및 그러한 신규 재료를 사용하여 전도성 막을 형성하는 방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법에 관한 것이다.
전도성 막을 형성하는데 사용될 수 있는 본 발명에 따른 신규 재료는 액정 배향막을 형성하는 데에도 사용될 수 있다.
전기 배선 및 전극에 사용될 수 있는 종래의 전도성 막은 수백 내지 수천 nm의 막 두께를 가지며, 그것은 전형적으로 증착 또는 스퍼터링과 같은 진공 장치의 사용을 포함하는 방법에 의해 형성된다.
그러한 방법에 의해 형성된 전도성 막은, 그의 전도성이 그의 막 두께에 정비례하는 한 상기 이용 분야에 사용될 수 있다. 전도성이 막 두께에 정비례하지 않는다면, 갑자기 변화하여 조절하지 못하게 되기 쉽다. 또한, 상기 방법을 이용하여 제조된 막은 화학적 특성, 물리적 특성 및 전도성을 비롯한 전기적 특성 면에서 초기 제조 단계에서 오히려 불안정하게 될 것이다. 따라서, 상기 종래의 막 형성법으로는 특히 막 두께가 수백 nm 미만일 때, 보다 특히는 두께가 수십 nm 미만일 때 전도성 박막의 전기적 특성을 조절하기가 아주 어려웠다. 그러한 전도성 박막의 이용 분야에는 표면 전도형 전자 방출 소자의 전자 방출 영역 및 액정 타입의 화상 형성 장치의 액정 배향 막이 포함된다. 우선, 전자 방출 소자에 대해서 아래에서 설명할 것이다.
전자 방출 소자로서는 열이온 음극형과 냉 음극형의 2종류가 알려져 있다. 이들 중에서, 냉음극 방출형이란 필드 방출형(이하, FE형으로 칭함) 소자, 금속/절연층/금속형(이하, MIM형으로 칭함) 전자 방출 소자 및 표면 전도형 전자 방출 소자를 비롯한 소자를 말한다. FE형 소자의 예로는 문헌[W. P. Dyke W. W. Dolan, Field emission, Advance in Electron Physics, 8, 89 (1956) 및 C. A. Spindt, PHYSICAL Properties of thin-film field emission cathodes With molybdenium cones, J. Appl. Phys., 47, 5248 (1976)]에 기재된 것을 들 수가 있다.
MIM 소자의 예는 문헌[C. A. Mead, Operation of Tunnel-Emission Devices, J. Appl. Phys., 32, 646(1961)]을 비롯한 논문에 기재되어 있다.
표면 전도형 전자 방출 소자의 예로는 문헌[M. I. Elinson, Radio Eng. Electron Phys., 10, 1290 (1965)]에 기재된 것을 들 수가 있다.
표면 전도형 전자 방출 소자는 전류가 막 표면에 병렬로 흐를 때 기판 상에 형성된 작은 박막 밖으로 전자가 방출되는 현상을 이용하여 실현된다. 엘린슨이 에러한 유형의 소자를 위한 SnO2박막에 사용을 제안한 반면, 문헌[G. Dittmer: Thin Solid Filmas, 9, 317 (1972)]에는 Au 박막의 사용이 제한되어 있고, 문헌[M. Hartwell and C, G, Fonstad: IEEE Trans. ED Conf., 519 (1975)] 및 문헌[H. Araki et al.: Vacuum, Vol , 26. No. 1, p. 22 (1983)]에는 각각 In2O3/SnO2의 사용 및 탄산 박막의 사용이 기제되어 있다.
첨부 도면 중 제20도는 하르트웰(M. Hartwell)에 의해 제한된 전형적인 표면 전도형 전자 방출 소자를 개략적으로 예시하는 것이다. 제20도에서, 도면 부호(1)은 기판을 나타낸다. 도면 부호(3)은 일반적으로 스퍼터링에 의해 H 형상의 금속 산화 물 박막을 형성함으로서 제조되는 전도성 박막을 나타내며, 그의 일부는 후술하는 에너화화 포밍(energization forming)이라 불리우는 전기적 에너지화 처리를 받을 때 드디어 전자 방출 영역(2)를 형성한다. 또한, 제20도에서, 한쌍의 소자 전극을 격리시키는 금속 산화물 막의 얇은 수평면은 0.5 내지 1 mm의 길이 L1및 0.1 mm의 폭 W1을 갖는다.
통상적으로, 전자 방출 영역(2)는 소자의 전도성 박막(3)에 에너지화 포밍이라 불리우는 전기적 에너지화 예비 처리를 행함으로써 표면 전도형 전자 방출 소자 내에 형성된다. 에너지화 포밍 처리에서, 일정한 DC 전압 또는 통상적으로 1V/분의 속도로 상승하는 서서히 상승하는 DC 전압을 전도성 박막(3)의 대향 말단에 인가하여 막을 부분적으로 파괴, 변형 또는 변질시키고, 전기적으로 고저항성 상태인 전자 방출 영역(2)를 형성시킨다. 따라서, 전자 방출 영역(2)는 전자가 갭으로부터 방출될 수 있도록 통상적으로 그안에 갭(들)을 함유하는 전도성 박막(3)의 일부이다. 에너지화 포밍 처리를 받은 표면 전도형 전자 방출 소자는 전압이 전도성 박막(3)에 인가되어 소자를 통해 전류가 흐를 때 그의 전자 방출 영역(2)로부터 전자를 방출한다.
이제, 액정을 포함하는 표시 장치에 대해 설명할 것이다. 예를 들면, 트위스티드 네마틱 모드(일반적으로, TN 모드로 칭해짐) 중의 액정을 포함하는 표시 장치를 제조하기 위하여, 기판의 대향 표면 각각에 정렬된 한쌍의 전극상에 배향 막을 형성하고, 막이 배향 방향과 수직인 방향을 따라 연마되는 연마(rubbing) 처리를 실시하고, 막, 전극 및 기판 사이의 공간에 액정을 채운다. 그러한 공정에서, 액정의 분자는 전기적으로 활성이 되도록 배향하여 편광자를 통과하는 입사광의 투과율이 그 액정에 의해 크게 변화되어 화상이 표시 장치 상에 형성된다.
각종 유형의 전자 방출 소자 중에서, 표면 전도형 전자 방출 소자는 구조적으로 간단하며 간단한 방법으로 제조될 수 있으므로, 큰 표시 스크린을 갖는 화상 형성 장치에 특히 유용하다. 본 발명자들의 집중적인 연구 노력의 결과로서, 에너지화 포밍 과정이 우수한 전기적 특성을 갖는 표면 전도형 전자 방출 소자의 제조에 있어서 특히 중요하다는 것을 발견하였으며, 수백 nm 미만, 바람직하게는 20 nm 미만의 막 두께를 갖는 박막의 사용이 표면 전도형 전자 방출 소자에 특히 적합하다는 것을 발견하였다. 따라서, 본 발명의 발명자는 상기 제한된 범위의 막 두께를 갖는 전도성 박막을 제조하는 개선된 방법을 발명하게 되었다. 구체적으로는, 금속 및(또는) 그의 산화물로 제조된 전도성 박막은 유기금속 착제를 함유하는 용액을 스피너를 사용하여 기판에 도포시키고 대기 중에서 고온하에 기판을 베이킹(baking)함으로써 제조될 수 있다. 스피너를 사용하는 이러한 기술은 증착의 경우에서와 같은 진공 장치의 사용을 필요로 하지 않기 때문에 큰 전도성 박막을 생산할 수 있다는 점에서 유리한 반면, 유기금속 착제가 매우 잘 응집하기 때문에 균일한 두께를 갖는 박막을 제조하는 데는 어려움이 있다. 고도의 응집 경향은 유기금속 착체의 유기 부위에서의 탄화수소의 농도를 증가시킴으로써 감소될 수 있는 반면, 탄화수소를 유기 부위에 부착시키고 그로부터 탈착시키는데 필요한 에너지는 탄화수소 농도가 증가함에 따라 증가한다. 그 결과로서, 용융된 유기금속 착체가 베이킹 과정 중에 쉽게 응집하여 불균일한 막 두께를 갖는 전도성 박막을 생산할 수 있다. 한편, 유기 부분에서의 탄화수소 농도가 낮은 유기금속 착체는 그것이 도포되는 기판 상에서 불균일한 분포를 나타내기 쉬우며 베이킹 과정 중에 부분적으로 승화되어 불균일한 막 두께를 갖는 박막을 형성할 수 있다. 특히, 넓은 면적 위에 배열된 다수의 표면 전도형 전자 방출 소자를 포함하는 전자원을 제조하기 위해 불균일하고 최적인 두께를 가진 매우 넓은 전도성 박막을 형성되어야 하는 반면, 전도성 박막의 불균일한 막두께 분포 및 그에 따른 불균일한 전기적 특성 분포를 갖는다면 전자를 방출시키는 조작에서 전자 방출 소자는 불균일하게 수행될 수 있다.
한편, 수십 nm 미만, 바람직하게는 15 nm 미만의 막 두께를 갖는 폴리이미드 막과 같은 유전체 물질의 막은 액정을 포함하는 화상 형성 장치용 배향 막으로서 널리 사용된다. 그러나, 그러한 배열은 불균일한 막 두께의 문제를 수반하며, 그 문제는 다시 액정 배향 막의 일부 상에 축적된 큰 전하, 히스테리시스(hysteresis), 잔상 및 기타 투과율과 관련된 트러블을 일으며 장치의 화질을 저하시킨다.
폴리이미드 막의 전기 저항성을 조절하여 어느 정조의 전도성을 만들 수 있다면, 상기의 문제는 해결될 것이다. 폴리이미드 막의 저항성을 조절하기 위한 수많은 기술들이 고안될 수 있지만, 가장 적합한 기술은 금속 및(또는) 그의 산화물을 막에 분산시켜 폴리이미드 막의 임피던스를 조절할 것이다.
폴리이미드는 일반적으로 폴리이미드의 전구체인 폴리아미드산(polyamic acid)을 화학적 또는 열적으로 탈수 및 고리화(이미드화)시켜 얻을 수 있다. 따라서, 분산된 미립자 형태의 금속 및(또는) 그의 산화물을 함유하는 폴리이미드 막의 고안 가능한 용이한 생산 방법은 폴리아미드산 및 금속 또는 금속의 유기 화합물을 혼합하고, 그 혼합물의 막을 기판 상에 형성하고, 이어서 막을 아미드화시키는 것을 수 있다. 그러나, 그러한 방법은 폴리아미그산의 카르복실기 및 금속이 서로 쉽게 가교 반응하여 겔을 형성할 수 있기 때문에 실제로 실험할 수 없으며 겔화된 중합체의 막을 형성하는 것을 실질적으로 불가능하다.
금속 및(또는) 그의 산화물을 함유하는 이미드막은 또한 가용성 이미드와 금속 또는 금속의 유기 화합물의 혼합물을 제조하고 그 혼합물을 적절한 수단으로 기판상에 도포시켜 다층 구조를 형성함으로써 제조될 수 있다. 어어서, 카르복실기와 같은 기를 가용성 폴리이미드에 일부러 도입시켜 가용성 폴리이미드가 금속과의 착체를 활발히 형성하지 않으면 혼합물의 겔화는 피할 수 었다. 그러나, 이 기술에 이용될 수 있는 폴리이미드의 구조 유형은 적은 수로 좁게 제한된다.
2가지 이상의 추가 리간드가 배위되지 않도록 하는 금속 화합물은 폴리아미드산과 금속 또는 금속의 유기 화합물의 겔화를 피하기 위한 다른 별범에 사용될 수 있다. 그러나, 단지 1개만의 배위 부위를 갖고 추가 리간드는 배위되지 않는 금속 화합물을 제조하고 사용하는 것은 어렵다. 금속 화합물에서 배위에 이용될 부위가 없을 경우, 그러한 화합물은 폴리아미드산과 혼합하여 목적하는 혼합물을 거의 생산할 수 없으며, 얻어진 혼합물의 성분들은 종종 다른 상으로 분리되지 않을 수 있다. 따라서, 금속 및(또는) 그의 산화물을 함유하는 폴리이미드막을 균일하게 분산된 상태로 형성하는 것은 매우 어렵다.
상기한 문제점의 면에서 보면, 본 발명의 목적은 전자를 균일하게 방출할 수 있는 전자 방출 소자 및 전자를 균일하게 방출할 수 있는 전자 방출 소자를 포함하는 전자원 및 이전자원을 포함하는 화상 형성 장치를 제공하는 것이다.
본 발명의 다른 목적은 수백 nm 미만, 바람직하게는 20 nm 미만의 막 두께를 갖는 경우에도 전자를 효율적으로 방출할 수 있는 전도성 막을 형성하는데 사용될 수 있는 재료 및 그러한 재료를 이용하여 전도성 막을 형성하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 표시된 화상의 불규칙한 밝기 및 히그테리시스의 문제를 해결한 고화질의 화성 형성 장치를 제공하는 것이다. 본 발명의 또다른 목적은 막 두께가 수십 nm 미만인 경우에는 균일한 막 두께를 가지며 전도성을 포함한 목적하는 전기적 특성을 나타내는 액정 배향 막을 형성하는데 사용될 수 있는 재료 및 그러한 액정 배향 막을 제조하는 방법을 제공하는 것이다.
본 발명의 일면에 따라서, 전도성 막 형성 재료가 제공되며, 상기 재료는 금속 성분, 소수성 성분 및 친수성 성분을 포함한다.
본 발명의 또다른 면에 따라서, 전도성 막을 형성하는 방법이 제공되며, 상기 방법은 상기 재료를 기판에 도포하여 그것을 가열시키는 단계로 이루어진다.
본 발명의 또다른 면에 따라서, 전도성 막을 형성하는 방법이 제공되며, 상기 방법은 단일분자 막을 기판 상에 형성시켜 그것을 가열시키는 단계로 이루어진다.
본 발명의 또다른 면에 따라서, 상기 방법에 의해 형성된 전도성 막을 포함하는 전자 방출 소자, 이 전자 방출 소자를 포함하는 전자원 및 이 전자원을 포함하는 화상 형성 장치를 제조하는 방법 및 액정 배향 막 및 액정 표시 장치를 제조하는 방법이 제공된다.
이제, 본 발명은 그의 바람직한 실시태양을 예시하는 첨부 도면을 참도로하여 상술된 것이다.
본 발명에 따른 전도성 박막 형성 제료는 재료에 전도성을 부여하는 금속 및 베이킹 과정 중에 막의 균일성 및 두께 조절성을 개선시키기 위해 소수성 및 친수성 성분을 포함한다.
전도성을 부여하는데 사용될 수 있는 금속으로는 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn을 들수 있고, 이들 임의의 금속은 분산에 의해 또는 이온으로서 재료내에 도입될 수 있으며, 0.1 내지 2 중량% 사이의 농도로 사용될 수 있다.
소수성 성분은 많은 탄소수를 갖는 알킬 도는 알케닐기일 수 있다. 한편, 소수성 성분의 탄소 원자수가 너무 많으면, 재료의 막은 후술하게 될, 전자 방출 영역을 포함하는 전도성 막을 형성하는 과정에서 열등하게만 형성될 것이다. 따라서, 소수성 성분은 상기 요건을 만족시키는 18 내지 30개의 탄소 원자를 갖는 알킬 또는 알케닐기인 것이 바람직할 수 있다.
친수성 성분은 카르목실산, 금속 카르복실레이트, 알콜 또는 아미노기일 수 있다. 금속 카르복실레이트를 사용하는 것은 분자안에 금속 및 친수성 성분을 모두 함유하기 때문에 바람직할 수 있다.
본 발명에 따른 전도성 박막 형성 재료는 소수성 성분을 갖는 화합물과 친수성 성분을 갖는 다른 화합물을 혼합함으로써 제조될 수 있다. 별법으로 바람직하게는, 본 발명에 따른 재료는 소수성 및 친수성 성분을 모두 갖는 화합물로부터 또는 각각 소수성 및 친수성 성분을 모두 갖는 2개 이상의 화합물을 혼합함으로써 제조될 수 있다. 본 발명의 목적을 위해 사용될 수 있는 재료의 예로는 장쇄를 갖는 금속 카르복실레이트(예, 팔라듐 팔미데이트, 테르븀 펜타데카네이트, 철 올레이트), 장쇄를 갖는 알킬 및 알케닐 아민(예, 디데실아민, 메틸올타데실아민)을 들 수가 있다.
본 발명에 따른 전도성 박막 형성 재료는 상기 화합물들 중 임의의 것을 적절한 비로 혼합함으로써 제조되며, 필요시에 그것을 기판에 도포하기 저에 적절한 수단(예, 회전 도포, 침지, 랑그뭬어-블로젯(Langmuir-Blodgett) 기술(이하, LB 기술로 칭함))에 의해 유기 용매에 용해시킨다.
이제, 본 발명은 바람직한 전도성 박막으로 팔라듐 또는 팔라듐 산화물 막을 형성하는 방법에 대해서는 좀 더 상세히 설명할 것이다. 그러한 방법은 적어도 유기 팔라듐 착제를 함유하는 유기 화합물을 기판 상에 침착시키는 단계, 유기 혼합물의 침착막에 자외선을 조사하는 단계 및 막을 가열하고 베이킹하는 단계로 이루어진다.
본 발명의 목적을 위해, 회전 도포, 침지 및 LB 기술을 비롯한 박막을 침착시키는 적절한 공지 기술을 이용하여 기판 상에 유기 혼합물을 침착시킬 수 있다. 이 중에서, 회전 도포 기술 및 침지기술은 단순하지만, LB 기술이 비교적 간단한 방법으로 두께가 균일한 막을 형성할 수 있기 때문에 바람직할 수 있다.
이제, 참착에 의해 유기 혼합물의 막을 형성하는 LB 기술의 이용을 설명할 것이다.
본 발명의 목적을 위해, LB 기술에 적합하게 사용될 수 있는 유기 필라듐 착체는 하기 일반식(1)로 표시되고, 팔라듐의 1 화학 당량에 대해 2 화학 당량의 알킬아민 및 2 화학 당량의 지방산(아세트산일 수 있음)을 함유하는 산-팔라듐염의 알킬아민 착체이다.
Pd2+[R1COO-]2[R2R3R4N]2(1)
여기서, R1, R2, R3및 R4는 각각 1 내지 30개의 탄소 원자를 갖는 탄화수소를 나타내고, R2, R3및 R4중 1개 또는 2개는 소수일 수 있다. 간단하게는, 알킬아민은 1차, 2차 또는 3차 아민일 수 있다. 사슬 형성된 탄화수소의 수소 원자의 일부 또는 전부를 불소 원자에 의해 대체될 수 있다. 그러나, R2, R3및 R4각각에 포함된 탄소 원자의 수는 소수성이 되도록 하기 위하여 5 이상인 것이 바람직할 수 있다. 또한, R2, R3및 R4중 적어도 1 종은 바람직하게는 18개 이상의 탄소 원자를 가지며 그들의 탄소 원자의 총 개수는 18개 이상이다.
일반식(1)로 표시된 산-팔라듐 염의 알킬아민 착체만을 사용하여 LB 막(LB 기술에 의해 형성된 막)을 형성할 경우, R1, R2, R3및 R4중 적어도 1 종은 바람직하게는 19개 이상의 탄소 원자를 갖는다. 그러한 착제는 하기 일반식(2)로 표시될 수 있다.
Pd2+[CH3COO-]3[(C18H37)2NCH3]2(2)
또한, 적절한 구조를 갖는 유기 팔라듐 착체를 본 발명의 목적을 위한 LB 기술에 의해 막을 형성하는데 적합한 양쪽성 물질(이하, 결합제로 칭함)과 혼합될 수 있다. 결합제로서 사용될 수 있는 화합물로는 18 내지 30개의 탄소 원자를 갖는 포화 또는 불포화 지방산을 들 수가 있으며, 이러한 지방산의 예로는 옥타데실산, 에이코 산산, 도코사논산 및 기타 직쇄 지방산을 들 수가 있다. 폴리(이소부틸 메타크릴레이트), 폴리(메틸 메타크릴레이트) 및 폴리(부틸산)과 같은 중합체 물질도 사용될 수 있다.
본 발명의 목적을 위하여, 그러한 결합체는 LB 막을 아주 잘 형성할 수 있기 때문에, 그 결합체를 사용하면 유기 팔라듐 착체의 선택의 폭을 아주 넓게 할 수 있다. 즉, 본 발명의 목적에 사용될 팔라듐 착체는 그 자체로 안정한 LB 막을 형성할 수 있는 능력을 반드시 가질 필요는 없다. 예를 들면, 일반식(1)로 표시된 산-팔라듐 염의 알킬아민 착체가 그러한 결합제와 함께 사용될 경우, 그것은 구체적으로는 하기 일반식(3)의 알킬아민 착체일 수 있다.
Pd2+[CH3COO-]2[(C10H21)2NH]2(3)
여기서, R1, R2, R3및 R4는 함유된 총 탄소 원자 수는 비교적 작다.
유기 팔리듐 착체와 결합제의 혼합비에는 제한이 없으며, 결합제에 대한 유기 팔라듐 착체의 몰 비(결합제가 중합체인 경우, 단량체 면에서)는 통상적으로 1 내지 0.01 및 1 내지 100이다. 결합제의 비율이 증가할수록, 혼합물의 LB 막의 형성이 더 용이해지지만, 팔라듐의 밀도는 감소된다. 즉, 총 막 두께는 결합제의 비율이 높을 때 목적하는 두께를 갖는 팔라듐 도는 팔라듐 산화물 막을 얻기 위하여 결합제의 비율이 낮을 때의 막 두께에 비하여 커지도록 해야 한다.
반대로, 결합제의 비율이 낮을 때, 결합제의 LB 막 형성 능력은 저하된다. 전부하여, 유기 팔라듐 착체에 대한 결합제의 바람직한 비는 몰 농도 기준으로 1 내지 0.4 및 1 내지 10일 것이지만, 사용될 유기 팔라듐 착체가 충분히 높은 LB 막 형성 능력을 갖는다면 상기 비를 무시할 수 있으며 다른 혼합비를 선택할 수 있다. 그러한 경우에, 유기 팔라듐 착체의 밀도는 팔라듐 또는 팔라듐 산화물 막의 최종 생성 물의 응집 효과, 막 두께 및 전도성을 더욱 잘 조절하기 위하여 혼합물을 사용하는 효과로서 조절될 수 있다.
LB 막은 적절한 공지 기술에 의해 상기 유형의 유기 혼합물로부터 형성될 수 있으며, 그러한 막을 생성하도록 고안된 현존 장치를 상당히 개조하지 않고 사용될 수 있다. 본 발명의 목적을 위해 LB 시술에 의해 상기 유형의 재료로부터 막을 형성하는 경우, 반응 시스템의 더 낮은 상의 물이 반드시 팔라듐 이온을 함유할 필요는 없으며, 그러한 막을 형성하는 총 비용을 현저히 감소시킬 수 있으며 폐기된 보다 낮은 상의 물을 처리할 필요가 없도록 하기 위해서는 순수한 물이 사용될 수 있다.
본 발명의 목적을 위하여, 적어도 유기 팔라듐 착체를 함유하는 유기 혼합물의 박을 침착법에 의하여 바람직하게는 10 내지 50 Å의 두께로 기판상에 형성하며, 그 후에 유기 부위에서 착체를 분해하기 위하여 자외선을 조사한다. 조사는 유기 부위에서의 분해가 가속화될 수 있도록 오존 대기하에서 또는 산소를 도입하여 수행하는 것이 바람직할 수 있다.
자외선을 조사하는 동안, 유기 부위에서의 착체의 분해를 가속화시키기 위해 유기 혼합물 막을 용해시키지 않고 가열시키는 것이 바람직할 수 있다. 막은 자외선 공급원의 근처의 면에 있는 막이 쉽게 가열될 수 있기 때문에, 그 면에 있는 막이 과열되지 않도록 주의해야 한다.
자외선을 조사하는 동안의 시간은 자외선의 강도, 오존 농도, 막 재료 및 다른 인자에 좌우되지만, 막 중의 유기 부위에서 착체는 50% 이상까지 분해되어야 한다. 착체는 후속되는 가열 및 베이킹 과정에서 용융된 막 재료의 응집을 가능한 한 최소화하기 위하여 바람직하게는 90%를 넘게, 더욱 바람직하게는 99%를 넘게 분해된다.
자외선 조사 단계가 끝나면, 막에 가열 및 베이킹 단계를 수행한다. 이 작업을 바람직하게는 250℃보다 높은 온도에서 약 10분 이상 동안 수행한다. 베이킹 작업을 산소 함유 분위기에서 수행하는 경우, 막 상의 팔라듐은 열적으로 산화되어 팔라듐 산화물 막을 형성한다. 한편, 베이킹 작업을 산소없이 수행하는 경우, 베이킹된 제품은 팔라듐 막일 것이다.
상기 자외선 조사 단계를 아무 문제도 발생시키지 않고 가열 및 베이킹 단계로 연장시킬 수 있다. 자외선 조사 작업을 오존-함유 분위기하에서 수행하는 경우, 비록 자외선 조사 단계를 수행하는 시간이 매우 길어져야 할 것이라도 가열 및 베이킹 단계를 생략하여 직접적으로 산화 팔라듐을 얻을 수 있다.
본 발명에 따른 전도성 박막을 형성하는 방법에 있어서, 목적하는 팔라듐 또는 산화팔라듐 막은 막을 자외선으로 조사한 후에 베이킹함으로써 매우 단시간 내에 제조할 수 있다.
본 발명은 금속 및(또는) 금속 산화물을 함유하는 전도성 폴리이미드 박막을 제공한다. 또한, 본 발명은 기판 상에 폴리아미드산 에스테르와 금속 또는 유기금속 화합물의 혼합물 층을 형성한 다음 폴리아미드산 에스테르를 이미드화시키는 단계로 이루어진 금속 및(또는) 금속 산화물을 포함하는 전도성 폴리이미드 박막을 형성하는 방법을 제공한다.
여기서, 금속 및(또는) 금속 산화물을 포함하는 전도성 폴리이미드 박막 및 상기 막을 형성하는 방법을 설명할 것이다.
본 발명의 목적을 달성하기 위하여, 폴리아미드산 에스테르를 폴리이미드의 전구체로서 사용한다. 전도성 박막을 형성하는 방법은 기판 상에 폴리아미드산 에스테르 및 금속 또는 유기금속 화합물의 혼합물(바람직하게는 폴리아미드산 에스테르의 에스테르 부위 상에 비교적 적은 정도까지 작용할 수 있는 팔라듐의 착체일 수 있음) 층을 형성하는 단계, 및 이어서 상기 폴리아미드산 에스테르를 화학적으로 및(또는) 열적으로 이미드화시키는 단계로 이루어진다.
본 발명의 목적을 달성하기 위하여, 통상적으로 폴리아미드산 에스테르는 하기 일반식(4)로 표시할 수 있다.
상기 식에서, R3는 탄소 원자수 1 이상을 갖는 알킬기를 나타내는데, 이는 수소 원자에 의하여 치환될 수 있어서 R1및 R2가 임의의 공지된 폴리아미드산의 것과 구조적으로 동일 또는 상이할 수 있다. R1및 R2의 구체적인 예는 하기에 나타낸다. 두 개 이상의 상이한 폴리아미드산 에스테르를 함유하는 공증합체가 또한 사용될 수 있다는 것을 주지한다.
[일반식(4)의 R1의 예]
[일반식(4)의 R2의 예]
폴리아미드산 에스테르는 임의의 공지된 방법으로 합성 제조할 수 있다. 폴리아미드산 에스테르는 예를 들어, 출발 물질로서 상응하는 폴리아미드산을 사용하여 목적하는 알킬기(이 경우에 R3)를 갖는 알콜 또는 알콕사이드와 반응시켜 상기 에스테르의 산 클로라이드를 발생시킴으로써 제조할 수 있다.
R3의 탄소 원자수의 상한에는 구체적인 제한은 없지만, 극도로 많은 수의 탄소 원자를 사용하는 것은 탄소 원자 일부가 이미드화시에 제거되어야 할 것이므로 그리 바람직하지 않을 수 있다. 탄소 원자의 수는 바람직하게는 1 내지 30, 더 바람직하게는 1 내지 22 사이이다. 폴리아미드산 에스테르는 통상적으로 N, N-디메틸아세트아미드(이하, DMAc로 칭함), 2-N-메틸피롤리돈(이하, NMP로 칭함) 또는 γ-부티로락톤과 같은 극성 용매 또는 상기한 극성 용매를 포함하는 혼합 용매에 가용성이다.
이어서, 용매 중에 용해된 폴리아미드산 에스테르 용액을 혼합물의 용액(이하, 폴리아미드산 에스테르-금속 혼합물로 칭함)을 제조하기 위하여 금속 또는 유기금속 화합물과 혼합한다. 유기금속 화합물을 사용하는 것은 금속을 사용하였을 때와 비교하였을 때 유기 용매에 보다 용이하게 용해되기 때문에 바람직할 수 있다. 본 발명의 목적을 위하여 사용될 금속에 제한은 없지만, 편리하게는 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로부터 선택할 수 있다. 폴리아미드산 에스테르의 에스테르 부위와 소량까지 착체를 형성할 수 있는 유기금속 화합물이 본 발명의 목적에 특히 바람직할 수 있다.
보다 상세하게는, 바람직할 수 있는 유기금속 화합물은 배위되지 않은 리간드 1종 또는 2종을 갖는 화합물이거나, 또는 1종 또는 2종이 용이하게 분리될 수 있는 리간드로 표화된 화합물이다. 폴리아미드산 에스테르 및 금속이 착체를 형성할 수 있기 때문에, 폴리아미드산 에스테르와 금속의 혼합물을 이하에서 폴리아미드산 에스테르-금속 착체로 칭할 것이다.
본 발명의 목적을 달성하기 위하여 사용할 수 있는 유기금속 화합물로는 다른 공지된 적절한 유기금속 화합물을 사용할 수도 있지만, 여기서는 유기 팔라듐 화합물을 사용하는 것에 대해 설명할 것이다.
하기 일반식(5)는 통상의 유기 팔라듐 화합물의 구조식을 보여준다.
Pd2+[R4COO-]2[R5R6R7N]2(5)
여기서, R4는 탄소 원자수 1 내지 4인 탄화수소 사슬을 나타내고, R5, R6및 R7은 각각 탄소 원자수 1 내지 30인 탄화수소 사슬을 나타낸다. 구체적으로, 이들은 메틸기, 데실기, 옥타데실기 및 다른 적절한 기로부터 선택될 수 있다.
R5, R6및 R7중의 한 개 또는 두 개는 수소 원자일 수 있다. 즉, 팔라듐에 배위된 알칼아민은 1차, 2차 및 3차일 수 있다. R5, R6및 R7의 수소 원자 중의 일부 또는 전부를 불소 원자로 대치할 수 있다.
이어서, 유기 팔라듐 착체 및 폴리아미드산 에스테르를 사용하여 제조한 폴리아미드산 에스테르-팔라듐 착체를 폴리아미드산 에스테르-팔라듐 착체의 막을 형성하기 위한 적절한 방법으로 기판 상에 적층한다. 폴리아미드산 에스테르-팔라듐 착체은 겔화되지 않으므로, 스핀 피복법, 침지법, 랑그뭬어-블로젯 기술(이하, LB 기술이라 칭함) 및 기타 방법으로부터 선택된 임의의 공지된 적절한 박막 형성 기술을 이용하여 기판 상에 적층시킬 수 있다.
재료가 친수성 및 소수성 성분 두가지 모두를 포함하므로, 스핀 피복법을 이용하여 기판 상에 균일한 두께를 갖는 막을 형성할 수 있고, LB기술을 이용하여 보다 균일한 두께를 가질 수 있는 막을 형성할 수 있다.
이미 기재한 바와 같이, 본 발명에 따른 전도성 박막을 액정 장치에 사용할 수 있다. 여기서, 본 발명에 따른 액정 장치를 제조하는 방법을 설명할 것이다.
제2도는 참고하면, 반응성 스퍼터링과 같은 적절한 수단을 이용하여 한 쌍의 유리 기판(1)에 투명 전극(2)를 형성하기 위하여 목적하는 두께까지 ITO를 침착시킨 다음, 청정화하고 이 표면을 소수성이 되도록 가동한다.
이어서, 본 발명에 따른 하기 일반식(6)의 폴리아미드산 메틸 에스테르의 DMAc 용액 및 유기금속 착체의 혼합물을 공지된 도포 방법으로 기판(바람직하게는 실리콘 웨이퍼)에 도포한다.
이어서 생성물을 전기 퍼니스(furnace)에서 가열하여 항기 일반식(7)의 폴리이미드 및 금속으로 이루어진 액정 배향층(3)을 형성한다. 액정 배양층은 막 두께가 바람직하게는 수십 나노미터, 보다 바람직하게는 15 나노미터 미만이다. 이어서, 액정 배향층의 표면을 연마 처리시킨다.
이어서, 적절한 크기의 알루미나 비드(bead)를 스페이서(spacer: 4)로서 기판의 한쪽 면에 펼치고 이 기판을 다른 한쪽 면에 펼쳐 그들의 연마 방향이 목적하는 각도를 나타내도록 하는 방식으로 셀을 형성한다. 이어서, 액정을 셀레 주입하여 액정 소자를 제조한다.
상기한 바와 같은, 본 발명에 따른 전도성 박막의 다른 용도는 표면 전도형 전자 방출 소자이다.
이제, 본 발명에 따른 표면 전도형 전자 방출 소자를 설명할 것이다.
평면형 및 계단형의 두가지 유형의 표면 전도형 전자 방출 소자는 본 발명의 목적에 사용할 수 있다. 먼저, 평면형 표면 전도형 전자 방출 소자의 기본 형태를 설명할 것이다.
제4a도 및 4b도는 본 발명에 따른 평면형 표면 전도형 전자 방출 소자를 보여 주는 개략도이다.
제4a도 및 4b도를 참고하면, 소자는 기판(1), 전자 방출 영역(2), 전도성 박막(3) 및 한 쌍의 소자 전극(4) 및 (5)를 포함한다.
기판(1)에 사용할 수 있는 재료로는 석영 유리, Na과 같은 불순물을 감소된 농도로 함유하는 유리, 석회 소다 유리, 스퍼터링으로 석회 소다 유리 상에 SiO2층을 형성함으로서 만든 유리 기판, 알루미나와 같은 세라믹 재료를 들 수 있다.
마주보게 정렬된 소자 전극(4) 및 (5)는 임의의 고 전도성 재료(바람직한 예시 재료로는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd와 같은 금속 및 그들의 합금이 포함됨), Pd, Ag, RuO2, Pd-Ag 및 유리로부터 선택된 금속 또는 금속 산화물로 이루어진 프린팅가능한 전도성 재료, In2O3-SnO2와 같은 투명 전도성 재료 및 폴리실리콘과 같은 반도체 재료로 이루어질 수 있다.
소자 전극 사이의 거리(L1), 소자 전극의 길이(W1), 전도성 막(3)의 외형 및 본 발명에 따른 표면 전도형 전자 방출 소자를 고안하기 위한 다른 요소들은 본 소자의 용도에 따라 결정할 수 있다.
소자 전극(4) 및 (5) 사이의 거리(L1)은 바람직하게는 소자 전극에 인가될 전압 등에 의존하여 수백 ㎚ 내지 수백 ㎛이고, 더 바람직하게는 수 ㎛ 내지 수십 ㎛이다.
소자 전극의 길이(W1)은 바람직하게는 소자의 전극의 저항 및 전자 방출 특성에 의존하여 수 ㎛ 내지 수백 ㎛이다. 소자 전극의 막 두께(d)는 수백 Å 내지 수 ㎛이다.
제4a도 및 4b도에 예시한 표면 전도형 전자 방출 소자는 기판(1) 상에 소자 전극(4) 및 (5)와 전도성 박막(3)을 연속적으로 배치하여 다층 구조를 만들지만, 이는 또한 전자 방출 영역을 포함하는 박막(3)을 기판(1) 상에 놓은 다음 한 쌍의 마주보게 배치된 소자 전극(4) 및 (5)를 박막 상에 배치하여 제조할 수 있다.
전도성 박막(3)은 바람직하게는 우수한 전자 방출 특성을 제공할 수 있도록 미립자막이다. 전도성 박막(3)의 두께는 소자 전극 (4) 및 (5) 상의 전도성 박막의 계단형 덮개, 소자 전극(4) 및 (5) 사이의 전기 저항 및 후술한 것인 포밍 작업의 매개 변수 뿐만 아니라 다른 요소들의 함수로서 결정되는데, 바람직하게는 수 Å 내지 수천 Å 사이, 더 바람직하게는 10 Å 내지 200 Å 사이이다. 전도성 박막(3)은 통상적으로 103내지 107Ω/의 단위 표면적 당 저항값을 나타낸다.
전도성 박막(3)은 Pb, Ru, Ag, Cu, Tb, Cd, Fe, Pb 및 Zn과 같은 금속으로부터 선택된 재료의 미립자로 제조된다.
본 명세서에서 사용된 미립자막이라는 용어는 (특정 조건하에서 섬 구조를 형성하기 위하여) 느슨하게 분산될 수 있지만, 조밀하게 정렬될 수 있거나 또는 상호간에 램던하게 겹쳐질 수 있는 많은 수의 미립자로 이루어진 박막을 의미한다. 본 발명의 목적을 달성하기 위하여 사용될 미립자의 직경은 바람직하게는 수 Å 내지 수천 Å, 더 바람직하게는 10 Å 내지 200Å 사이이다.
전자 방출 영역(2)는 전도성 박막(3)의 일부이고 전기적으로 고도의 저항성 갭을 포함하지만, 전자 방출 영역(2)의 성능은 전도성 박막(3)의 두께 및 재료 그리고 후술한 것인 에너지화 포밍 공정에 의존한다. 따라서, 전자 방출 영역(2)의 위치 및 특성은 제4a도 및 제4b도에 예시된 것에 한정되지는 않는다.
이 갭은 수 Å 내지 수백 Å 사이의 직경을 갖는 전도성 미립자를 함유할 수 있다. 이들 전도성 미립자는 전도성 박막(3)을 구성하는 성분들 일부 또는 모두로 제조된다. 상기 갭을 포함하는 전자 방출 영역(2) 및 전도성 박막(3)의 근접 영역은 탄소 및 탄소 화합물을 함유할 수 있다.
이제, 다른 특성을 갖는 본 발명에 따른 표면 전도형 전자 방출 소자, 또는 계단형 표면 전도형 방출 소자를 기술할 것이다.
제5도는 본 발명이 적용될 수 있는 계단형 표면 전도형 전자 방출 소자의 개략 단면도이다. 제5도에서 도면 부호 21은 계단 형성부를 나타낸다. 이외에, 제4a도 및 4b도의 것들과 동일 또는 유사한 다른 성분들을 각각 동일한 도면 부호로 나타낸다.
소자는 상기한 바의 평면형 표면 전도형 전자 방출 소자의 것과 동일한 재료로 제조되는데, 기판(1), 전자 방출 영역(2), 전도성 박막(3) 및 한 쌍의 소자 전극(4) 및 (5)를 포함한다.
계단 형성부(21)은 진공 침착, 프린팅 또는 스퍼터링으로 제조된, 상기한 바의 평면형 표면 전도형 전자 방출 소자의 소자 전극 사이의 거리 (L1)(제4a도 및 4b도)에 해당하는 막 두께가 수백 Å 내지 수십 ㎛인 SiO2와 같은 절연 재료로 제조된다. 계단 형성부(21)의 막 두께는 사용되는 계단 형성부를 제조하는 방법, 소자 전극들에 인가될 전압 등의 함수로서 선택되지만, 바람직하게는 수백 Å 내지 수십 ㎚, 더 바람직하게는 수백 Å 내지 수 ㎛이다.
전도성 박막(3)이 소자 전극(4) 및 (5) 상에 위치하도록 하기 위하여, 비록 전도성 박막(3)을 형성한 후에 소자 전극(4) 및 (5)를 놓을 수 있지만, 전도성 박막(3)은 소자 전극(4) 및 (5)이 형성된 후에 형성되므로, 전도성 박막(3)은 소자 전극(4) 및 (5) 위에 바람직하게 놓여질 수 있다. 전자 방출 영역(2)가 제5도의 계단 형성부(21)에 형성되는 동안, 영역(2)의 위치 및 외형은 그가 제조되는 조건, 에너지화 포밍 조건 및 다른 관련 조건에 의존하는데, 여기에 언급한 것에 한정되지는 않는다.
평면형 표면 전도형 전자 방출 소자를 제조하는 방법을 하기에 기재할 것인데, 하기 기재 사항은 계단형 표면 전도형 전자 방출 소자에 대부분 적용가능하다.
많은 다른 방법들을 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 데에 이용할 수 있는 것으로 생각할 수 있지만, 제6a도 내지 6c도를 참고로하여 통상의 방법을 설명할 것이다. 제6a도 내지 제6c도에서, 제4a도 및 4b도의 것과 동일 또는 유사한 성분들을 각각 동일한 도면 부호로 나타낸다.
1) 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 재료를 진공 침착, 스퍼터링 또는 한 쌍의 소자 전극(4) 및 (5)를 위한 몇몇 다른 적절한 기법으로 기판(1)상에 침착시킨 다음, 사진석판술로 제조한다(제6a도).
2) 전도성 박막을 만들기 위한 재료를 회전 도포법, 침지법, LB법 및 다른 기법으로부터 선택된 적절한 방법을 이용하여 한 쌍의 소자 전극(4) 및 (5)가 놓여진 기판(1)의 전 표면 상에 형성한다. 본 발명의 목적을 달성하기 위하여, 도포된 막의 균일한 두께 및 막 두께의 제어능이라는 관점에서 볼 때, 바람직하게는 회전 도포법, 더 바람직하게는 LB법을 이용한다.
기판 상에 목적하는 두께로 재료를 침착시켜 전도성 박막을 형성한 다음, 재료를 O3함유 분위기 하에서 자외선 조사하여 재료의 유기 부위에서 재료가 분해되게 한다. 수행되는 분해 속도는 O3함유 분위기 하에서 자외선을 조사하거나 또는 산소를 도입하고 재료를 가열함으로써 가속화된다. 그러나, 형성된 박막은 자외선원의 근부 영역에서 용이하게 가열될 수 있으므로, 형성된 박막이 열에 의하여 융해되지 않도록 주의하여야 한다.
작업 도중에 자외선 조사 시간은 자외선의 강도, 오존의 농도, 막 재료 및 다른 요소들에 의존하여 수행되지만, 착체 막의 유기 부위들에서 적어도 50%까지 분해 되어야 한다. 착체를 후속 가열 및 베이킹 공정에서의 용융 막 재료의 응집을 가능한 한 최소화하기 위하여 바람직하게는 90%보다 많이, 더 바람직하게는 99%보다 많이 분해시킨다.
자외선 조사 단계가 끝나면, 막에 가열 및 베이킹 단계를 수행시킨다. 이 작업은 바람직하게는 250℃보다 높은 온도에서 약 10 분 이상 동안 수행한다.
이어서, 유기금속 박막을 리프트-오프(lift-off)법 또는 에칭(etching)법과 같은 적절한 기법을 이용하여 패터닝 처리하여 전도성 박막(3)을 제조한다(제6b도).
본 발명의 목적을 달성하기 위하여 상기한 형태의 제료로부터 LB법을 이용하여 막을 형성하는 경우, 반응계의 보다 낮은 상의 물은 금속 이온을 함유할 필요가 없으며 상기한 막을 형성하는 데에 요구되는 총 비용이 상당히 감소될 수 있고, 보다 낮은 상의 폐기된 물을 처리하는 데에 어떤 문제점도 없도록 하기 위하여 순수한 물을 사용할 수 있다.
3) 이어서, 침착된 전도성 박막에 포밍이라고 칭하는 공정을 수행시킨다. 더 구체적으로는, 전도성 박막(3)의 구조와는 상이한 변화된 구조를 보여주기 위하여 전도성 박막(3)의 주어진 영역내에 전자 방출 영역(2)가 만들어질 때까지 소자 전극(4) 및 (5)가 동력원(도식하지 않음)에 의해 전기적으로 에너지화된다. 즉, 전자 방출 영역(2)는 전도성 박막(3)을 부분적으로 파괴하거나, 변형시키거나 또는 변질시킴으로써 제조된 변형된 구조를 나타낸다.
제7a도 및 7b도는 에너지화 포밍에 사용될 수 있는 두 개의 상이한 펄스 전압을 보여준다.
에너지화 포밍에 사용될 전압은 바람직하게는 펄스 파형을 갖는다. 일정한 높이 또는 일정한 파크 전압을 나타내는 펄스 전압을 연속적으로 인가할 수 있거나(제7a도) 또는 다른 방법으로는 높이가 상승하거나 피크 전압이 상승하는 펄스 전압을 인가할 수 있다(제7b도).
먼저, 일정한 파고를 갖는 펄스 전압을 사용하는 것을 제7a도를 참고로하여 설명할 것이다.
제7a도에서, 펄스 전압은 각각 통상적으로 1μsec 내지 10msec 사이 및 10μsec 내지 10msec 사이의 펄스 폭(T1) 및 펄스 간격(T2)를 갖는다. 삼각형 파의 높이(에너지화 포밍 작업을 위한 피크 전압)는 적절하게는 표면 전도형 전자 방출 소자의 특성에 따라 선택될 수 있다. 전압을 통상적으로 적절한 진공도의 진공 하에서 수 십분 동안 인가한다. 그러나, 펄스 파형은 삼각형 파형에 한정되지 않고 정방형 파형 또는 일부 다른 파형도 사용가능하다는 것에 주의한다.
제7b도는 펄스 전압을 나타내는데, 이의 펄스 높이는 시간에 따라 증가한다.
제7b도에서, 펄스 전압은 제7a도의 것들과 실질적으로 유사한 폭(T1) 및 펄스 간격(T2)를 갖는다. 삼각형 파의 높이(에너지화 포밍 작업을 위한 파크 전압)는 예를 들어, 단계 당 0.1 V 의 비율로 증가된다. 전압은 제7a도와 펄스 전압의 경우에서와 같이 진공하에서 인가된다.
에너지화 포밍 작업은 충분히 낮고 전도성 박막(3)을 부분적으로 파괴 도는 변형시킬 수 없는 전압이 펄스 전압의 간격(T2) 동안에 소자에 인가될 때 소자 전극을 통한 전류의 흐름을 측정함으로써 완료될 것이다. 통상적으로 에너지화 포밍 작업은 약 0.1 V의 전압을 소자 전극에 인가하는 동안 전도성 박막(3)을 통하여 흐르는 소자 전류에 대하여 1 ㏁보다 큰 저항이 측정되는 경우 종결된다.
4)에너지화 포밍 작업 후에, 소자를 바람직하게는 활성화 공정을 수행시킨다.
활성화 공정에서, 포밍 공정의 경우에서와 같이 통상적으로는 10-4내지 10-5토르(torr) 사이의 진공하에서 펄스 전압을 소자에 반복적으로 인가한다. 이 공정에서, 매우 낮은 농도에서 진공 분위기하에 존재하는 유기 물질 중에 함유된 탄소 또는 탄소 화합물이 전자 방출 영역(2) 상에 침착되어 소자 전류 및 소자의 방출 전류에서 현저한 변화를 증가시킨다. 활성화 공정은 통상적으로 소자 전류(If) 및 방출 전류를 측정하는 동안 수행하고 방출 전류가 포화된 수준에 이르면 종결된다.
본 발명의 목적을 위하여, 탄소 및 탄소 화합물은 흑연 및 비결정성 탄소(무결정형 탄소, 무결정형 탄소 및 미세 흑연 결정의 혼합물)를 의미하고 이러한 탄소 또는 탄소 화합물의 침착 두께는 바람직하게는 500 Å 미만, 더 바람직하게는 300 Å미만이다.
5) 이어서, 에너지화 포밍 공정 및 활성화 공정에서 취급된 전자 방출 소자를 바람직하게는 포밍 및 활성화 공정의 진공도에 비하여 더 높은 진공도의 전공하에서 작업하도록 구동시킨다. 보다 바람직하게는, 80 내지 250℃에서 상기한 고진공도의 진공 중에서 가열시킨 후에 이 소자를 수행하도록 구동시킨다.
보다 구체적으로는, 포밍 공정 및 활성화 공정의 진공도보다 높은 진공도는 통상적으로 5 × 10-6토르보다 큰 진공도를 의미하고 바람직하게는 초고진공 상태를 의미하는데, 여기서는 어떤 추가의 탄소 및(또는) 탄소 화합물도 소자 상에 침착시킬 수 없다.
상기 단계 5의 결과로서, 탄소 또는 탄소 화합물의 임의의 추가 침착체의 형성이 효과적으로 억제되어 결과적으로는 소자 잔류 및 방출 전류가 안정화될 수 있다.
상기 방법으로 제조된 표면 전도형 전자 방출 소자의 성능을 하기에 기술할 것이다.
제8도는 표면 전도형 전자 방출 소자의 전자 방출 성능을 측정하기 위한 계측 시스템의 개략 블록도이다.
제8도를 참고하면, 제4a 및 4b도의 부품들과 동일 또는 유사한 부품을 각각 동일한 도면 부호로 나타낸다. 그 외에, 계측 시스템은 소자에 소자 전압(Vf)를 인가하는 동력원(51), 소자 전극(4) 및 (5) 사이의 전도성 박막(3)을 통하여 흐르는 소자 전류(If)를 측정하는 전류계(50), 및 소자의 전자 방출 영역으로부터 방출된 전자에 의해 생성된 방출 전류(Ie)를 포획하기 위한 양극(54), 계측 시스템의 양극(54)에 전압을 인가하기 위한 고전압원(53), 및 소자의 전자 방출 영역(2)로부터 방출된 전자에 의해 생성된 방출 전류(Ie)를 측정하기 위한 또다른 전류계(52) 뿐만 아니라, 진공 챔버(55) 및 진공 펌프(56)를 갖는다.
표면 전도형 전자 방출 소자, 양극(54) 및 다른 성분들은 진공 챔버(55) 내에 정렬되는데, 이 진공 챔버(55)에는 표면 전도형 전자 방출 소자의 성능을 목적하는 진공도의 진공하에서 측정할 수 있도록 진공 시스템을 작동하는 데에 필요한 장비가 갖추어져 있다.
진공 펌프(56)은 자기 부양 터보(turbo) 펌프 또는 건조 펌프와 같은 오일이 없는 펌프 및 이온 펌프 함유 초고진공 시스템을 포함하는 터보 펌프 또는 회전 펌프 또는 오일이 없는 고진공 시스템을 포함하는 통상의 고진공 시스템을 갖추고 있다. 전체 진공 챔버(55) 및 그안에 함유된 표면 전도형 전자 방출 소자의 기판은 가열기로 250℃까지 가열기킬 수 있다. 따라서, 후술할 것인 표기 패널(제11도의 201) 및 진공 챔버로서의 표시 패널의 내부 성분 및 표시 패널 내부 성분을 사용하여, 에너지화 포밍 공정으로부터의 모든 공정을 상기한 차례로 수행할 수 있음이 이해될 것이다.
전자 방출 소자의 성능을 측정하기 위하여, 1 내지 10 KV 사이의 전압을 양극에 인가할 수 있는데, 이는 전자 방출 소자로부터 거리(H)(2 내지 8 mm) 만큼 떨어져 배치된다.
제9도는 제8도의 계측 시스템에 의해 전형적으로 측정된, 소자 전압(Vf)와 방출 전류(Ie) 및 소자 전류(If) 간의 관계를 개략적으로 도시한 그래프이다. Ie가 If의 크기보다 훨씬 더 작은 크기를 갖는다는 사실에 비추어, 제9도에서는 Ie와 If에 대해 임의로 다른 단위(unit)를 사용한 것에 주목한다. 그래프의 수직측 및 수평축은 직선 눈금을 나타낸다는 것에 주목한다.
제9도에서 도시된 바와 같이, 본 발명에 따른 전자 방출 소자는 이후 기술될, 방출 전류(Ie)에 대해 현저한 3가지 특징을 갖고 있다.
(i) 첫째로, 본 발명에 따른 전자 방출 소자는 인가된 전압이 특정 레벨(이후부터 임계 전압으로 지칭되며 제9도에서 Vth로 표시되어 있음)을 초과할 때 방출 전류(Ie)가 갑작스럽고 급격하게 증가하는 반면에, 인가된 전압이 임계값(Vth) 미만일 경우에는 방출 전류(Ie)가 사실상 검출될 수 없다. 달리 말하자면, 본 발명에 따른 전자 방출 소자는 방출 전류(Ie)에 대해 명백한 임계 전압(Vth)를 갖는 비선형 소자이다.
(ii) 둘째로, 방출 전류(Ie)가 소자 전압(Vf)에 크게 좌우되므로, 방출 전류(Ie)는 소자 전압(Vf)으로 효과적으로 제어할 수 있다.
(iii)셋째로, 양극(54, 제8도)에서 포착된 방출 전하는 소자 전압(Vf)의 인가 지속 시간의 함수이다. 달리 말하면, 양극(54)에서 포착된 전하량은 소자 전압(Vf)가 인가되는 동안이 시간에 의해 효과적으로 제어할 수 있다.
반면에, 소자 전류(If)는 제9도의 실선으로 도시된 바와 같이, 소자 전압(Vf)에 대해 단조롭게 증가하거나(이 특징은 이하에서 MI 특성으로 기술됨), 또는 제9도의 파선으로 도시된 전압-제어-부성-저항 특성(이 특성은 이하에서 VCNR 특성으로 기술함)에 대해 특이한 곡선을 나타내도록 변화된다. 소자 전류의 이러한 다른 특성들은 제조 방법, 계측되는 조건 및 소자를 작동시키기 위한 환경을 포함하여 여러 요소들에 따라 좌우된다. 그러나, 표면 전도형 전자 방출 소자에서 소자 전류(If)가 소자 전압(Vf)에 대해 VCNR 특성을 나타내면, 방출 전류(Ie)는 소자 전압(Vf)에 대해 MI 특성을 나타낼 것에 주목한다.
지금부터, 본 발명에 따른 표면 전도형 전자 방출 소자를 다수 포함하는 전자원에 대해 기술하기로 한다.
전자 방출 소자들은 기판 상에 여러 상이한 모드로 배열될 수 있다. 예를 들어, 다수의 전자 방출 소자를 동일 방향을 따라 평행한 행들로 배열하여 사다리형 배열을 실현할 수 있다. 또는 대안으로서, 각 표면 전도형 전자 방출 소자의 소자 전극들이 X 방향 배선 중 하나와 Y 방향 배선 중 하나에 접속되도록 충간 절연층을 이들 X 방향 배선과 Y 방향 배선 사이에 배열시켜 전체 n개의 Y 방향 배선들을 전체 m개의 X 방향 배선 상에 배열시킬 수 있다. 후자의 배열을 단순 매트릭스 배열이라 칭한다. 지금부터, 단순 매트릭스 배열에 대해 상세히 기술하기로 한다.
본 발명에 따른 표면 전도형 전자 방출 소자의 상술된 기본적인 세가지 특징에 비추어, 임계 전압 레벨을 초과하는 소자의 대향 전극에 인가된 펄스 전압의 파고와 파폭을 제어함으로써 전자 방출을 제어할 수 있다. 반면에, 상기 소자는 임계 전압 레벨 이하에서는 실제로 어떠한 전자도 방출시키지 않는다. 따라서, 장치에 배열된 전자 방출 소자의 수에는 관계없이, 목적하는 표면 전도형 전자 방출 소자들을 선택 할 수 있으며, 선택된 소자 각각에 펄스 전압을 인가시킴으로써 입력 신호에 응답하여 전자 방출을 제어할 수 있다.
지금부터, 상술된 단순 매트릭스 배열을 갖는 전자원에 대해 제10도를 참조하여 기술하기로 한다.
제10도를 참조해 보면, 전자원은 전형적인 유리로 제조된 기판(1)과, 용도에 따라 개수와 구성을 적절히 선택할 수 있는 다수의 표면 전도형 전자 방출 소자들을 포함한다.
기판(1) 상에는 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2, …, Dxm으로 표시되며 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 필요할 경우, 표면 전도형 전자 방출 소자(104)에 사실상 동일한 전압이 인가될 수 있도록 재료, 두께 및 폭에 대해 고안된다.
Y-방향 배선(103)들은 전체 n개 배열되어 있으며, Dy1, Dy2. …, Dyn으로 표시 되며 재료, 두께 및 폭에 대해 X-방향 배선(102)과 유사하다.
m개의 X-방향 배선(102)과 n개의 Y-방향 배선(103) 사이에 층간 절연층(도시되지 않음)이 배치되어 이들 배선들을 서로 전기적으로 절연시킨다. 여기서. m 및 n은 모두 정수이다.
층간 절연층(도시되지 않음)은 전형적으로 SiO2로 제조되며 Y 방향 배선이 형성되어 있는 절연 기판(1)의 표면 전체 또는 표면 일부 상에 진공 증착, 프린팅 또는 스퍼터링에 의해 목적하는 윤곽이 나타나도록 형성된다. 층간 절연층의 두께, 재료 및 제조 방법은 X-방향 배선(102) 중 임의의 배선과 Y-방향 배선(103) 중 임의의 배선 간의 교차부에서 측정할 수 있는 전위차를 견뎌낼 수 있도록 선택된다.
표면 전도형 전자 방출 소자(104) 각각의 대향 배열된 전극(도시되지 않음)은 m개의 X-방향 배선(102) 중 관련된 하나의 배선과 n개의 Y-방향 배선(103) 중 관련된 하나의 배선에, 전도성 금속으로 제조되어 증기 증착, 프린팅 또는 스퍼터링과 같은 적당한 수단으로 형성된 각각의 결선(105)에 의해 접속되어 진다.
소자 전극의 전도성 금속 재료와, m개의 X-방향 배선(102) 및 n개의 Y-방향 배선(103)에서부터 연장하는 결선(105)의 전도성 금속 재료는 동일할 수 있거나 성분으로서 공통 원소를 함유할 수 있다. 또한, 이들은 서로 상이할 수 있다. 소자 전극과 결선이 동일한 재료로 제조되면, 이들을 결선과 구별없이 총괄적으로 소자 전극으로 칭할 수 있다. 표면 전도형 전자 방출 소자(104)는 기판(1) 상이나 층간절연층(도시 안됨) 상에 형성될 수 있다.
X-방향 배선(102)은 표면 전도형 전자 방출 소자(104) 중 선택된 행에 주사 신호를 인가시키기 위한 주사 신호 인가 신호(도시되지 않음)에 전기 접속되어 있다.
반면에, Y-방향 배선(103)은 표면 전도형 전자 방출 소자(104) 중 선택된 열에 변조 신호를 인가시켜 선택된 열을 입력 신호에 따라 변조시키기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있디. 각각의 표면 전도형 전자 방출 소자(104)에 인가될 구동 신호는 해당 소자에 인가되는 주사 신호와 변조 신호의 전압차로서 나타내는 것에 주목한다.
지금부터, 상수술한 단순 매트릭스 배열을 갖는 본 발명에 따른 전자원을 포함하는 화상 형성 장치에 대해 제11, 12a, 12b 및 13도를 참조하면서 기술하기로 한다. 제11도는 화상 형성 장치의 일부를 절단한 개략적 사시도이며, 제12a 및 12b도는 제11도의 화상 형성 장치에 사용될 수 있는 형광막(14)의 가능한 두가지 구성을 나타내는 개략도이며, 제13도는 NTCS 텔레비젼 신호에 의해 작동하는 제11도의 화상 형성 장치의 표시 패널(201)용 구동 회로에 대한 블럭도이다.
우선, 화상 형성 장치의 표시 패널의 기본 구성을 나타내는 제11도를 참조해 보면, 다수의 전자 방출 소자를 위에 포함하고 있는 상술된 형태의 전자원 기판(1)과, 전자원 기판(1)을 견고하게 보유시키는 배면판(11)과, 유리 기판(13)의 내면 상에 형광막(114)과 금속 백(back)(115)으 적층시켜 제조된 표면판(116) 및, 배면판(111)과 표면판(116)이 프릿 유리(frit glass)에 의해 결합되어지는 지지 프레인(12)을 포함하여 포락부(envelope)(118)을 형성하는데, 이 포락부는 대기 또는 질소 중에서 10분 이상 동안 400 내지 500℃로 베이킹되어 용접 밀봉 및 기밀 밀봉되어 진다.
제11도에서, 도면 부호(2)는 전자 방출 영역을 나타내고, 도면 부호(102 및 103)는 각각 전자 방출 소자(104)의 각 소자 전극(4 및 5)에 접속된 X-방향 배선과 Y-방향 배선을 나타낸다. m개의 X 방향 배선과 n개의 Y 방향 배선은 각각의 외부 단자 Dx1 내지 Dxm과, Dy1 내지 Dyn에 접속되어 있다.
상기 양태에서는 포락부(118)가 표면판(116), 지지 프레인(112) 및 배면판(11)으로 형성되지만, 배면판(111)은 주로 기판(1)을 보장하기 위해 제공되기 때문에 기판(1)이 그 자체로 충분히 강력하다면 배면판(111)을 생략할 수 있다. 이러한 경우에는, 독립된 배면판(111)을 필요로 하지 않을 수 있고 기판(1)은 지지 프레임(112)에 직접 결합될 수 있으므로 포락부(118)는 표면판(116), 지지 프레임(112) 및 기판(1)으로 구성된다. 포락부(118)의 전체 강도는 표면판(116)과 배면판(111) 사이에 스페이서(도시되지 않음)라 칭하는 다수의 지지 부재를 배열함으로써 증가시킬 수 있다.
제12a 및 12b도는 형광막에 대해 가능한 두가지 구성을 개략적으로 나타낸 것이다. 표시 패널이 흑색 화상 및 백색 화상용이면, 형광막(114)은 단일 형광체만을 포함하기 때문에, 칼라 화상을 표시하기 위해서는 흑색 전도 부재(121)와 형광체(122)를 포함할 필요가 있는데, 상기 흑색 전도 부재는 형광채의 배열에 의존하는 흑색 매트릭스의 흑색 스트라이프 또는 흑색 부재로서 불리워진다. 흑색 매트릭스의 흑색 스트라이프 또는 흑색 부재가 칼라 표시 패널에 배열되어 상기한 3가지 제1색의 형광체(122)가 덜 식별가능하게 제조되며, 외부 광의 표시된 화상의 콘트라스트를 감소시키는 악영향은 주변 영역의 흑색화에 의해 약화되어진다. 흑색 스트라이프의 주 성분으로서 통상 흑연을 사용하지만, 낮은 광 투과도와 반사도를 갖는 기타 전도재를 사용할 수도 있다.
흑색 및 백색 또는 칼라 표시 패널에 상관없이 유리 기판(113) 상에 형광체(122)를 도포시키는데는 침전 또는 프린팅 기술을 적당하게 이용한다.
제11도에서 도시된 바와 같이, 통상의 금속 백(115)은 형광막(114)의 내면 상에 배열된다. 금속 백(115)은 형광체(112)로부터 방출되어 포락부 내부로 전달되는 광선을 표면판(116)를 향하여 되돌아가게 함으로써 표시 패널의 휘도를 증진시켜, 이 것을 전자 빔에 가속 전압을 인가시키기 위한 전극으로서 사용하여, 포락부 내부에서 발생된 음이온이 형광체(122)에 충돌할 때 초래될 수 있는 상기 형광체(122)의 손상을 보호하기 위해서 제공된 것이다. 상기 금속 백(115)은 (통상 필름화(filming)라 칭하는 공정 중에) 형광막(114) 내면을 평탄화시키고 형광막(114)을 형성한 후 진공 증착시켜 형광막(114)상에 A1막을 형성시킴으로써 제조된다.
형광막(114)의 전도도를 증가시키기 위해서는 형광막(114) 외면에 대향하는 표면판(116) 상에 투명 전극(도시되지 않음)을 형성시킬 수 있다.
칼라 표시 패널을 포함할 경우 상기 열거된 포락부 부품들을 함께 결합시키기전에, 각 셋트의 칼라 형광체(122)와 전자 방출 소자(104)를 정확하게 배열시키는 것에 주의를 기울여야 한다.
적당한 진공 펌프와 배기 파이프(도시 안됨)를 사용하여 포락부(118)을 10-7토르 정도까지 배기시킨다. 포락부(118)을 밀봉시킨 후 포락부(118) 내부에서 달성된 진공도를 유지하기 위해 게터(getter) 처리를 행할 수 있다. 게터 처리시에, 포락부(118)내의 선정된 위치에 배열된 게터(도시되지 않음)가 저항 가열기 또는 고주파 가열기에 의해 가열되어 포락부(118)의 밀봉 직전 또는 직후의 증착에 의해 막이 형성된다. 게터는 전형적으로 주 성분으로서 Ba를 함유하고 증착막의 흡수 효과에 의해 1×10-4내지 1×10-7의 진공도를 유지할 수 있다.
포밍 처리 후에 화상 형성 장치의 표면 전도형 전자 방출 소자를 제조하는 방법들을 목적한 용도의 특정 요건에 부응하도록 적당하게 고안 할 수 있다.
지금부터, 상기 전자원을 포함하는 표시 패널(201)을 구동시키기 위한 구동 회로에 대해 제13도를 참조하여 설명하기로 한다. 제13도에서, 도면 부호(201)는 표시 패널을 나타낸다. 또는 상기 구동 회로는 주사 회로(202), 제어 회로(203), 시프트 레지스트(204), 라인 메모리(205), 동기 신호 분리 회로(206) 및 변조 신호 발생기(207)을 포함한다. 제13도에서 Vx 및 Va는 DC 전압원을 나타낸다.
제13도에서 도시된 바와 같이, 표시 패널(201)은 단자 Dx1 내지 Dxm, Dy1 내지 Dyn 및 고전압 단자 Hv를 통해 외부 회로에 접속되고, 상기 단자 Dx1 내지 Dxm은 m개의 행과 n개의 열을 갖는 매트릭스 형태로 배열된 다수의 표면 전도형 전자 방출 소자를 포함하는 장치에서 전자원의 (n개의 소자의) 행을 하나씩 순차적으로 구동시키기 위한 주사 신호를 수신하도록 고안된다.
한편, 단자 Dy1 내지 Dy은 주사 신호애 의해 선택된 행의 표면 전도형 전자 방출 소자 각각의 출력 전자 빔을 제어하기 위한 변조 신호를 수신하도록 고안된다. 고전압 단자 Hv에는 DC 전압원 Va에 의해 전형적으로 약 10 KV 레벨의 DC 전압이 공급되는데, 이 전압은 선택된 표면 전도형 전자 방출 소자의 형광체를 통전시켜기에 충분히 높은 가속 전압이다.
주사 회로(202)는 다음과 같은 방식으로 작동한다. 이 회로는 M개의 스위칭 소자(제13도에는 소자 S1 및 Sm만이 상세하게 도시됨)를 포함하며, 이들 각각은 DC 전압원 Vx의 출력 전압 또는 0[V](접지 전위 레벨) 중 하나를 취해 표시 패널(201)의 단자 Dx1 내지 Dxm 중의 한 단자에 접속된다. 스위칭 소자 S1 내지 Sm 각각은 제어 회로(203)로부터 공급된 제어 신호 Tscan에 따라 작동하며 FET와 같은 트랜지스터를 결합시켜 제조할 수 있다.
이 회로의 DC 전압원 Vx는 표면 전도형 전자 방출 소자의 성능으로 인해 주사되지 않는 소자에 인가된 임의의 구동 전압(또는 전자 방출에 대한 임계 전압)이 임계 전압 미만으로 감소될 정도로 정전압을 출력하도록 설계된다.
제어 회로(203)은 외부에서 공급되는 비디오 신호에 따라 화상이 적절히 표시될 수 있도록 관련 부품들의 작동을 조정한다. 상기 회로(203)은 아래에 설명될 동기 신호 분리 회로(206)로부터 공급된 동기 신호 Tsync에 응답하여, 제어신호 Tscan, Tsft 및 Tmry를 발생시킨다.
동기 신호 분리 회로(206)은 동기 신호 성분을 분리시키고, 휘도 신호 성분은 외부에서 공급된 NTSC 텔레비젼 신호를 형성시키며 또한 통상적으로 공지된 주파수 분리(필터) 회로를 이용하여 용이하게 실현할 수 있다. 동기 신호 분리 회로(206)에 의해 텔레비젼 신호로부터 추출된 동기 신호는 잘 알려진 바와 같이, 수직 동기 신호와 수평 동기 신호로 구성되지만, 그 성분 신호에 관계없이 편의상 여기서는 Tsync로 표시하기로 한다. 한편, 텔레비젼 신호로부터 추출되어 시프트 레지스터(204)에 공급되는 휘도 신호는 DATA 신호로서 고안된다.
시프트 레지스터(204)는 제어 회로(203)로부터 공급된 제어 신호 Tsft에 따라 시계열 방식으로 직렬로 공급되는 DATA 신호에 대해 직렬/병렬 변환을 각 라인마다 행한다. 바꾸어 말하면, 제어 신호 Tsft는 시프트 레지스터(204)의 경우의 시프트 클럭으로서 작동한다. 직렬/병렬 변환이 행해진 (또한, n개의 전자 방출 소자용 구동 데이터 셋트에 대응하는) 라인의 데이터 셋트가 n개의 병렬 신호 Id1 내지 Idn으로서 시프트 레지스터(204)로부터 출력된다.
라인 메모리(205)는 제어 회로(203)로부터 나온 제어 신호Tmry에 따라 요구된 시간 동안 신호 Id1 내지 Idn인, 라인의 데이터 셋트를 저장하기 위한 메모리이다. 저장된 데이터는 I'd1 내지 I'dn으로서 출력되어 변조 신호 발생기(207)에 공급된다.
상기 변조 신호 발생기(207)은 실제 표면 전도형 전자 방출 소자 각각의 작동을 적절히 구동하고 변조하는 신호원이고, 이 소자의 출력 신호는 단자 Dy1 내지 Dyn을 통해 표시 패널(201) 내의 표면 전도형 전자 방출 소자에 공급된다.
상술한 바와 같이, 본 발명에 따른 표면 전도형 전자 방출 소자는 명확한 임계전압이 존재하며, 상기 소자는 초과 전압이 인가된 때에만 전자를 방출한다는 특징을 지닌다. 또한, 방출 전류가 레벨은 임계 레벨을 넘어 인가된 전압의 변화 함수로서 변화하지만, 인가된 전압과 방출 전류 간의 관계 및 값은 전자 방출 소자의 재료, 구성 및 제조 방법에 따라 다를 수 있다.
보다 구체적으로 말하면, 펄스형 전압이 본 발명에 따른 표면 전도형 전자 방출 소자에 인가될 때는 인가된 전압이 임계 레벨 미만인 한 방출 전류는 사실상 발생되지 않는 반면, 인가된 전압이 임계 레벨을 초과하여 상승하는 경우에는 전자 빔이 방출된다. 여기서 주목하여야 할 것은 출력 전자 빔의 강도가 펄스형 전압의 피크 레벨 Vm을 변화시킴으로써 제어될 수 있다는 것이다. 부가적으로, 전자 빔의 전하의 총량은 펄스 폭을 변화시킴으로써 제어될 수 있다.
그러므로, 변조 방법 또는 펄스 폭 변조는 입력 신호에 응답하여 전자 방출 소자를 변조시키는데 이용될 수 있다. 전압 변조의 경우, 전압 변조형 회로는 변조 신호 발생기(207)를 위해 사용되어, 펄스용 전압의 피크 레벨이 입력 데이터에 따라 변조되는 한편, 펄스 폭은 일정하게 유지된다. 한편, 펄스 폭 변조의 경우, 펼스 폭 변조형 회로는 변조 신호 발생기(207)를 위해 사용되어, 인가된 전압의 펄스 폭이 입력 데이터에 따라 변조될 수 있는 반면, 인가된 전압의 피크 레벨은 일정하게 유지된다.
상기에서 특정하게 언급하지는 않았지만, 시프트 레지스트(204) 및 라인 메모리(205)는 비디오 신호의 직력/병렬 변환 및 저장이 주어진 속도로 수행되는 한 디지탈 또는 아날로그 신호형 중 하나일 수 있다.
디지탈 신호용 소자가 사용되면, 동기 신호 분리 회로(206)의 출력 신호 DATA는 디지탈화시킬 필요가 있다. 그러나, 이러한 변환은 동기 신호 분리 회로(206)의 출력시 A/D 변환기를 배열함으로써 용이하게 행해질 수 있다.
물론, 상이한 회로가 라인 메모리(205)의 출력 신호가 디지탈 신호인지 또는 아날로그 신호인지에 따라 변조 신호 발생기(207)를 위하여 상이한 회로들을 사용할 수 있다.
디지탈 신호를 사용한 경우, 공지된 형태의 D/A 변환기 회로를 변조 신호 발생기(207)를 위하여 사용할 수 있고 필요한 경우, 증폭기 회로를 추가로 사용할 수 있다. 펄스 폭 변조의 경우, 변조 신호 발생기(207)은 고속 발진기, 상기 발진기에 의해 발생된 파의 수를 계수하는 카운터, 및 카운터의 출력과 메모리의 출력을 비교하기 위한 비교기를 결합한 회로를 사용하여 실현시킬 수 있다. 필요한 경우, 변조된 펄스 폭을 갖는 비교기의 출력 신호의 전압을 본 발명에 따른 표면 전도형 전자 방출 소자의 구동 전압 레벨까지 증폭시키기 위한 증폭기를 부가할 수 있다.
한편, 전압 변조를 사용하여 아날로그 신호를 사용하는 경우, 공지된 연산 증폭기를 포함하는 증폭기 회로를 변조 신호 발생기(207)를 위하여 적합하게 사용할 수 있고, 필요한 경우 여기에 레벨 시프트 회로를 부가할 수 있다. 펄스 폭 변조의 경우, 필요한 경우, 표면 전도형 전자 방출 소자의 구동 전압 이하로 전압을 증폭시키기 위해 사용될 추가 증폭기를 사용하여 공지의 전압 제어형 발진기 회로(VCO)를 사용할 수 있다.
본 발명을 적용시킬 수 있는, 상술한 구성을 갖는 화상 형성 장치의 경우, 전자 방출 소자는 외부 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn에 의해 전압이 인가될 때 전자를 방출시킨다. 다음에, 발생된 전자 빔은 고전압 단자 Hv에 의해 금속 백(115) 또는 투명 전극(도시 안됨)에 고전압을 인가함으로서 가속화된다. 가속화된 전자가 최종에는 형광막(114)과 충돌하여 형광막이 발광(glow)함으로써 화상이 생성된다.
화상 형성 장치의 상술한 구성은 본 발명을 적용시킬 수 있는 일례에 불과한 것으로, 다양한 변경이 가능하다. 이러한 장치에 사용될 TV 신호 시스템은 특정한 것에 제한되지 않고, 또한 NTSC, PAL 또는 SECAM과 같은 임의의 시스템과 함께 잘 사용할 수 있다. TV 신호는 대다수의 픽셀(pixel)을 포함하는 대형 표시 패널을 위해 사용될 수 있기 때문에 (전형적으로 MUSE 시스템과 같은 고선명도 TV 시스템의) 대다수 주사선을 포함하는 TV 신호에 특히 적합하다.
지금부터, 기판 상에 사다리형으로 배열된 다수의 표면 전도형 전자 방출 소자를 포함하는 전자원과 이러한 전자원을 포함하는 화상 형성 장치에 대해 제14도 및 제15도를 참조하여 설명하기로 한다.
먼저 제14도를 참조하면, 도면 부호(1)는 전자원 기판을 나타내며, 도면 부호(104)는 기판 상에 배열된 표면 전도형 전자 방출 소자를 나타내며, 도면 부호(304)는 표면 전도형 전자 방출 소자를 연결시키기 위한 공통 배선 D1 내지 D10을 나타낸다.
전자 방출 소자(104)는 각 행이 다수의 소자를 갖는 다수의 소자 행을 포함하는 전자원을 형성하기 위해(이후 소자 행이라 칭함) 행으로 배열된다.
각 소자 행의 표면 전도형 전자 방출 소자는 이들 소자가 적절한 구동 전압을 공통 배선 쌍에 인가함으로써 독립적으로 구동될 수 있도록 공통 배선(304)[예를 들면, 외부 단자 D1 및 D2용 공통 배선(304)] 쌍에 의해 서로 병렬로 전기적으로 접속된다. 보다 구체적으로 말하면, 전자 방출 임계 레벨을 초과하는 전압은 전자를 방출하도록 구동될 소자 행에 인가되는 반면, 전자 방출 임계 레벨 이하의 전압은 나머지 소자 행에 인가된다. 이와는 다르게, 인접한 두 소자 행들 사이에 배열된 임의의 2개 외부 단자는 단일의 공통 배선을 공유할 수 있다. 따라서, 공통 배선 D2 내지 D9 중에서, D2와 D3, D4와 D5, D6과 D7, D8과 D9는 2개의 배선 대신에 개별적인 단일의 공통 배선을 공유할 수 있다.
제15도는 전자 방출 소자의 사다리형 배치를 갖는 전자원을 혼입하는 화상 형성 장치의 표시 패널에 대한 개략 사시도이다.
제15도에서, 표시 패널은 각각이 전자를 통과시키는 다수의 구멍(303)을 갖고 있는 그리드 전극들(302)와, 외부 단자 D1 내지 Dm 셋트와, 각 그리드 전극(302)에 접속된 또다른 외부 단자 G1 내지 Gn 셋트를 포함한다. 공통 배선(304)이 기판(1)상에서 통합적으로 형성된다는 것을 주목할 필요가 있다.
제15도에서는 제11도의 부품과 유사한 부품들은 각각 동일한 도면 부호를 사용한다. 화상 형성 장치는 주로, 제15도의 장치가 전자원 기판(1)과 표면판(116) 상이에 배열된 그리드 전극(302)를 갖는다는 점에서 제11도의 단순 매트릭스 구성을 갖는 화성 형성 장치와는 다르다.
제15도에서, 스트라이프형 그리드 전극(302)가 기판(1)과 표면판(86) 사이에 배열된다. 그리드 전극(302)는 표면 전도형 전자 방출 소자(104)로부터 방출된 전자 빔을 변조시킬 수 있으며, 그리드 전극(302) 각각은 각각의 표면 전도형 전자 방출 소자(104)에 대응하여 전자 빔이 통과할 수 있는 관통 구멍(303)을 갖는다.
그러나, 스트라이프형 그리드 전극이 제154도에 도시되지만, 전극의 프로필 및 위치는 이것에 제한되지 않음을 주지한다. 예를 들어, 구멍(303)은 망형(mesh-like) 개구부가 될 수 있으며, 그리드 전극(302)는 표면 전도형 전자 방출 소자(104) 주위 또는 가까이에 배열될 수 있다.
외부 단자 D1 내지 Dm 및 G1 내지 Gn은 구동 회로(도시 안됨)에 접속된다. 상술한 구성을 갖는 화성 형성 장치는 한 행씩 전자 방출 소자를 구동(주사)하는 작동과 동기하여 화상의 단일 라인마다 그리드 전극(302)의 행에 변조 신호를 동시에 인가함으로써 전자 빔 조사를 위해 작동가능하여 화상은 전자 빔이 형광막(114)에 제어가능하게 조사되어질 때 한 라인씩 표시될 수 있다.
그러므로, 본 발명에 따르고 상술한 구성을 갖는 표시 장치는 텔레비젼 방송용 표시 장치, 화상 회의용 단말 장치, 정지 및 동 화상용 편집 장치, 컴퓨터 시스템용 단말 장치, 및 감광성 드럼을 포함하는 광 프린터로서 작동할 수 있고 기타 여러 방식으로 작동할 수 있기 때문에 산업 및 산업 응용 분야가 광범위하게 다양할 수 있다.
본 발명에 따른 화상 형성 장치의 제조 방법으로 응집 또는 승화 현상을 나타내지 않고 전도성 박막을 형성할 수 있으므로, 모든 표면 전도성 전자 방출 소자는 목적하지 않은 임의의 불규칙한 작동없이 균일하게 작동할 수 있다. 따라서, 선명한 화상을 표시할 수 있는 화상 형성 장치를 얻을 수 있다.
[실시예 ]
이하, 본 발명을 실시예로 설명할 것이다.
[실시예 1]
전도성 박막형, 팔라듐 아세데이트(이하, PA라 부름)와 메틸디프로필아민(이하, MDPA라 부름)의 유기금속 착체를 다음 방법으로 합성하여 제조하였다.
PA 10g을 클로로포름 200 ㎤에 용해시키고, 여기에 MDPA 12.8g을 서서히 첨가하였다. 이어서, 용액을 실온에서 2시간 동안 교반하였다. 용액 중에서 반응을 완결시킨 후, 실리카겔 칼럼으로 원료를 제거하여 PA-MDPA/클로로포름 용액 500 ㎤를 얻었다. 이어서, 이 용액을 100 ㎤로 응측시켰고, 물 50 ㎤로 3회 세척하였다. 이것을 황산마스네슘으로 건조시킨 후, 클로로포름을 제거하여 PA-MDPA 16.4g을 얻었다.
이후에, 0.4M의 PA-MDPA/부틸아세테이트 용액을 제조하여 전도성 박막 재료로서 사용하였다.
[실시예 2 내지 6]
유기금속 착체를 실시예 1과 같이 제조하였고, 각 유기 용매에 용해시켜 하기 열거된 바와 같은 0.4M의 전도성 박막 형성 재료를 제조하였다.
주의 : 광분해를 피하기 위하여 SA-EDHA의 반응은 암실에서 수행하였다.
[실시예 7]
전도성 박막용, 팔라듐 프로피오네이트(이하, PP라 부름)와 DDA의 유기금속 착체를 다음 방법으로 합성하여 제조하였다.
프로피온산 15.0g을 PA 12.7g에 첨가하였고, 반응을 위하여 80℃까지 3시간 동안 가열하였다. 냉각 시킨 후, 반응 생성물을 클로로포름에 용해시켰고, 실시카겔 칼럼에서 정제하여 클로로포름을 제거한 후 PP 12.7g을 얻었다.
이후에, PP 10.1g을 클로로포름 200 ㎤에 용해시켰고, 여기에 DDA 35.7g을 서서히 첨가하였다. 이어서, 이 용액을 실온에서 2시간 동안 교반하였다. 용액 중에서 반응을 완결시킨 후, 실리카겔 칼럼으로 완료를 제거하여 PP-DDA/클로로포름 용액 500 ㎤를 얻었다. 이어서, 이 용액을 100 ㎤로 응축시켰고, 물 50 ㎤로 3회 세척하였다. 이것을 황산마스네슘으로 건조시킨 후, 클로로포름으로 제거하여 PP-DDA 28.7g을 얻었다.
이후에, 0.4M의 PP-DDA/클로로포름 용액을 제조하여 전도성 박막 재료로서 사용하였다.
[실시예 8 내지 11]
하기 금속 착체 및 카르복실산을 금속 착체의 리간드-치환 반응을 위한 출발 물질로서 사용한 후, 아민과 반응시켜 유기금속 착체를 얻었고, 이로부터 각각 0.4M의 유기금속 착체/클로로포름 용액을 전도성 박막 형성용 재료로서 사용하였다.
[실시예 12]
전도성 박막 재료로서 실시예 1에서 제조한 0.4M 부틸아세테이트 용액(0.4M-PA-MDPA/부틸아세테이트)을 유리 기판 상에 스핀 코팅법으로 도포하여 본 발명에 따른 전도성 박막 형성 재료로서 사용할 수 있었다. 이것은 더욱 상세히 후술될 것이다.
하기 일반식(8)로 표시되는 산-팔라듐 염의 알칼아민 착체를 유리 기판(25 mm × 38 mm)상에 회전 도포법으로 도포하여 막을 형성하였다.
Pd2+[CH3COO-]2[(C3H7)2NCH3]2(8)
여기에서 사용된 용액은 상기 일반식(8)로 표시되는 산-팔라듐 염의 알칼아민 착체를 부틸아세테이트에 용해시켜 농도 0.4 몰/L가 되도록 제조하였고, 회전 스핀 작동은 1,000 rpm에서 30초 동안 수행하였다.
이어서, O3분위기하에서, 제조된 표본에 시판되는 UV/O3회화(ashing) 소자(UV-300 : Samco International 제품)를 사용하여 자외광을 2시간 동안 조사하였다. 자외광 조사 중에는 기판을 가열하지 않았고, 산소 유동율은 0.5 L/분이었고, 이때 O3이 생성되었다. 이 작동시 4단자 방법에 의해 단위 표면적 당 막의 전기 저항을 측정한 결과 109Ω/㎠보다 크다는 것을 발견하였다.
이후에, 온도를 (대기 중에서) 300℃까지 조절한 전기로에서 표본을 12분 동안 열처리하여 팔라듐 산화물(PdO) 막을 얻었다. 얻어진 PdO를 X선 회절법(이하, XD법이라 부름)으로 동정하여 격자면(101) 간격에 상응하는 피크(2.647 Å)의 존재를 확인하였다. 단위 표면적 당 팔라듐 산화물 막의 전기 저항은 3×104Ω/㎠이었다. 형성된 팔라듐 산화물 막(암갈색) 상에는 육안으로 관찰하여 불규칙성을 발견하지 못하였다.
[비교 실시예 1]
UV/O3과정을 생략하였다는 것을 제외하고는 실시예 12와 정확히 동일하게 표본을 제조하였다. 육안으로 관찰하여 약간의 불규칙성이 발견되었고, 평균 막 두께는 실시예 1의 경우에서보다 약 30% 작았다.
[실시예 13 내지 15]
하기에 열거된 전도성 박막 재료를 실시에 12에서와 같이 유리 시판 상에 스핀 코팅법으로 도포한 결과 이들 재료를 전도성 박막을 형성하는데 사용할 수 있었다는 것이 밝혀졌다.
[실시예 16]
실시예 3에서 제조된 PA-MDODA로 제작된 막을 유리 기판 상에 형성하였고, UV/O과정을 수행하였고, 기타 과정을 수행한 결과 상기 막을 전도성 박막 재료로서 사용할 수 있었다는 것이 밝혀졌다. 막 제조 방법은 다음과 같았다.
Pd2+[CH3COO-]2[(C10H21)2NH]2(9)
일반식(9)의 PA-MDODA의 클로로포름 용액(0.4 몰/L)을 20℃에서 순수한 물에 첨가하였고, 표면압을 20 mN/m으로 상승시켜 순수한 물 상에 PA-MDODA의 단일분자막을 형성하였다. 표면압을 유지하면서, 표면을 헥사메틸디실라잔 분위기하에 노출시켜 표면을 소수성이 되게 하였다. 이어서, 유리 기판을 단일분자막을 횡단하는 방향을 따라 3 mm/분의 속도로 침지시켰고, 동일한 속도로 돌출시켜 유리 기판 상에 PA-MDODA의 LB막 2층 형성하였다. 침지/돌출 사이클을 반복하여 PA-MDODA의 LB막 80층을 형성하였다.
이어서, 표본에 대해 UV/O3과정을 실시에 12의 조건하에 수행하였고, 베이킹하여 팔라듐 산화물 막을 얻었다. 팔라듐 산화물 막을 실시예 12의 경우와 같이 XD법으로 동정하였다. 단위 표면적 당 전기 저항은 4×104Ω/㎠이었다.
[실시예 17 내지 19]
하기에 열거된 전도성 박막 재료를 실시예 16에서와 같이 LB법으로 제조한 결과 이들 재료를 전도성 박막을 형성하는데 사용할 수 있었다는 것이 밝혀졌다.
[실시예 20]
실시예 4에서 제조한 하기 일반식(10)으로 표시되는 산-팔라듐 염의 알킬아민 착체(이하, PA-DDA라 부름)와 도코사논산(이하, C라 부름)의 혼합물로 제조된 LB막을 직경 2.54 cm(1인치)의 규소 웨이퍼 상에 형성한 후, 산화물 막으로 전환시켰다. 상기 막을 다음 방법으로 제조하였다.
Pd2+[CH3COO-]2[(C10H21)2NH]2(10)
PA-DDA의 클로로포름 용액(0.5 몰/L) 및 C22의 클로로포름 용액(0.5 몰/L)을 부피비 1 : 4로 혼합하였고, 혼합물 용액을 20℃에서 순수한 물의 표면에 첨가하였다. 이어서, 표면압을 20 mN/m으로 증가시켜 순수한 물 상에 PA-DDA 및 C22의 혼합물(1 : 4)의 단일분자막을 형성하였다. 표면압을 유지하면서, 천연 산화물 표면층을 1%의 불화수소 용액을 사용하여 미리 제거하여 표면을 소수성이 되게 하였다. 이어서, 규소 웨이퍼를 단일분자막의 횡단 방향을 따라 2 mm/분의 속도로 침지시켰고, 동일한 속도로 돌출시켜 규소 웨이퍼 상에 PA-DDA와 C22의 혼합물(1 : 4)의 LB막 2층을 형성하였다. 침지/돌출 사이클을 반복하여 PA-DDA 및 C22의 혼합물(1 : 4)의 LB막 200층을 얻었다. 총 6개의 표본을 제조하였다. 이어서, 표본들을 FT-IR 스펙트럼에 대해 시험하였다.
이이서, 실시예 12의 경우에서와 같이, O3분기위하에서, 제조된 표본에 시판되는 UV/O3회화 소자(UV-300 : Samco International 제품)를 사용하여 자외광을 각각 0.5, 1, 1.5, 2 및 3 시간 동안 조사하였다. 자외광 조사 동안 기판을 가열하지 않았고 산소 유동율은 0.5L/분이었다.
표본들을 FT-IR 스펙트럼에 대해 다시 시험한 결과 유기 부분에 기여가능한 흡수 피크 강도가 각 표본에 대해 자외광 조사하기 전의 각 수준보다 감소하였다는 것을 발견하였다. 더욱 구체적으로, 2,918 cm-1, 2,851 cm-1, 1,474, cm-1및 721 cm-1에 대한 CH2의 진동에 기여가능한 흡수 피크 강도가 0.5시간 동안의 조사에 대해 시험 전의 수준보다 약 65%로 감소하였고, 1.0시간 동안의 조사에 대해서는 약 25%로 감소하였고, 1.5 시간 동안의 조사에 대해서는 약 3%로 감소하였고, 2시간 및 3시간 동안의 조사에 대해서는 1% 미만으로 감소하였다는 것이 밝혀졌다. 이 작동시, 각 표본에 대해 단위 표면적 당 막의 전기 저항을 측정한 결과 상기 저항이 109Ω/㎠ 보다 크다는 것이 밝혀졌다.
이어서, 표본들을 전기로(300℃)에서 (대기 중에서 12분 동안) 열처리한 결과 조사하지 않은 표본과 0.5시간 조사한 표본에는 얼룩이 있었고, 이들 표본의 막코팅은 어느 정도 파괴되었다는 것을 발견하였다. 1시간 동안 조사한 표본은 특히 연부를 따라 불규칙한 부분을 포함하는데, 이는 응집 및 융합에 의해 유발된 것으로 생각된다. 나머지 표본들 상에서는 그러한 응집 및 융합의 징후가 관창되지 않았다.
이 단위에서 모든 표본에 대한 단위 표면적 당 팔라듐 산화물 막의 전기 저항은 2×104Ω/㎠이었다. 표본의 FT-IR 스펙트럼에 있어서, 흡수 피크 강도(590 cm-1등)가 관찰되었다.
[실시예 21 내지 23]
실시예 20의 경우에서와 같이, 하기 열거된 전도성 박막 재료를 LB법에 의해, 2.54 cm(1인치) 직경의 각 규소 웨이퍼 상에 제조한 후 산화물 막으로 전환시킨 결과 이들 제료를 전도성 박막을 형성하는데 사용하였다는 것이 밝혀졌다. 상기 막은 다음 방법으로 제조하였다.
[실시예 24 ]
이 실시에에 대하여 실시예 20의 LB막 형성 사이클의 횟수를 변화시켰다. 이 실시예의 표본들을 다음 방법으로 제조하였다.
기판 (20) 및 유리 기판(25 mm × 38 mm)상에 형성시킨 LB막 100층, 150층, 250층 및 500층을 헥사메틸디실라잔으로 처리하여 이들 층을 소수성으로 만들었다는 것을 제외하고는 실시예 20과 정확히 동일하게 표본들을 제조하였다. 표본들의 단위 면적 당 전기 저항은 각각 1.0×10 Ω/㎠, 3.1×10 Ω/㎠, 1.6×10 Ω/㎠ 및 3.9×10 Ω/㎠이었다.
[실시예 25]
이 실시예에서는 실시예 20의 UV/O조사 과정을 변형시켰다. UV/O조사 과정을 대기 중에서 실시하였다는 것을 제외하고는 이 실시예의 표본을 실시예 20과 정확히 동일하게 제조하였다. 이 실시예의 UV/O조사 과정은 아래에 후술될 것이다.
파장이 197 nm 및 248 nm인 자외광을 대기 중에서 48시간 동안 연속하여 조사할 수 있는 200W 저전압 수은 램프를 사용하여 자외광을 조사하였다. 스은 램프 및 표본은 서로 10 cm 간격으로 위치시켰다.
이 단계에서, 단위 표면적 당 표본의 전기 저항은 10 Ω/㎠보다 컸다. 실시예 20과 같은 베이킹 공정 후, 단위 표면적 당 전기 저항은 2×10 Ω/㎠로 저하되었다.
[실시예 26]
이 실시예에는 실시예 20의 크기와 다른 크기를 갖는 기판을 사용하였다. 이 실시예에서는 12.7 cm(5인치) 직경의 유리 기판을 사용하였다는 것을 제외하고는 실시예 20과 정확히 동일한 방법으로 이 실시예의 표본을 제조하였다. 단위 표면적당 표본의 전기 저항은 제1도에 도시된 바와 같이 다른 위치에서 측정하였으며, 그 값을 하기 표에 열거하였다.
상기 표는 면내의 방향을 따라 막이 매우 균일하였다는 것을 보여준다.
[실시예 27]
이 실시예에서는 유리 기판 상에 LB막을 하기 설명된 바와 같이 방법의 실시예에서와 같이 형성하였다.
일반식(11)로 표시되는 산-팔라듐 염의 알칼아민 착체(이하, PA-OA라 부름) 및 폴리(이소부틸메타크릴레이트)의 혼합물의 LB막을 유리 기판(25 nm×38 nm)상에 형성시켰고, 소수성을 위하여 헥사메틸디실라잔(이하, PIBM이라 부름)으로 처리하였다.
Pd2+[CH3COO-]2[(C8H17)2NH]2(11)
PA-OA의 클로로포름 용액(0.5 몰/L) 및 PIBM의 클로로포름 용액(단량체에 대해 0.5 몰/L)을 부피비 1 : 2로 혼합하였고, 혼합 용액을 20 ℃에서 순수한 물 상에 살포하였다. 이어서, 표면압을 10 mN/m로 상승시켜 PD-OA 및 PIBM의 1 : 2 혼합물의 단일분자막을 형성하였다. 표면압을 유지하면서, 소수성을 위하여 헥사메틸디실라잔으로 처리한 유리 기판을 2 mm/초의 속도로 단일분자막의 횡단 방향을 따라 침지기켰고, 동일한 속도로 돌출시켜 유리 기판 상에 PA-OA 및 PIBM의 혼합물(1 : 2)의 LB막 2층을 형성하였다. 침지/돌출 사이클을 반복하여 PA-OA 및 PIBM의 혼합물(1 : 2)의 LB막 200층을 형성하였다.
이어서, O3분기위하에서, 제조된 표본에 시판되는 UV/O3회화 소자를 사용하여 자외광을 2시간 동안 조사하였다. 자외광 조사 동안 상기 기판을 가열하지 않았고, 산소 유동율은 0.5 L/분이었다. 이 작동 단계에서 단위 표면적 당 막의 전기 저항을 4단자 방법으로 측정한 결과 상기 저항이 109Ω/㎠보다 컸다는 것을 발견하였다.
이후에, 상기 표본을 (300 ℃의 대기 중에서 12분 동안) 실시예 12에서와 정확히 동일하여 팔라듐 산화물(PdO) 막을 얻었다. 단위 표면적 당 팔라듐 산화물 막의 전기 저항은 2×104Ω/㎠이었다.
[실시예 28]
열처리를 공기 대신에 질소 분위기하에서 수행하였다는 것을 제외하고는 이 실시예의 표본을 실시예 20에서와 정확히 동일하게 제조하였다.
UV/O3로 처리하지 않은 표본 및 UV/O3에 0.5 시간 동안 노출시킨 표본에서는 얼룩이 발견되었고, 이들의 막코팅은 어느 정도 파괴되었다. UV/O3에 1시간 도안 노출시킨 표본은 특히 연부를 따라 불규칙한 부분을 포함하였는데, 이는 응집 및 융합에 의해 유발된 것으로 생각된다. 나머지 표본들(1.5시간 이상의 UV/O3조사됨)상에서는 상기한 융집 및 융합의 징후가 관찰되지 않았고, 이들 표본은 균일막을 포함하였다.
1.5시간 이상 UV/O3에 노출된 표본들은 모두 단위 표면적 당 전기 저항이 2×103Ω/㎠ 이하라는 것을 나타내었다. XD법으로 Pd를 동정하여 PdO의 격자면(110)의 평면 간격에 상응하는 피크(2.39 Å)를 발견하였다.
[실시예 29]
하기 일반식(12)로 표시되는 폴리아미드산의 메틸 에스테르의 DMAc 용액(농도 : 단량체에 대해 2 밀리몰/L) 및 필라듐 아세테이트의 클로로포름 용액(농도 : 40 밀리몰/L)을 20 : 1(v/v)의 비로 혼합하였다(이하, 이 방법으로 제조한 혼합물을 혼합물 I이라 부름).
혼합물 I의 막을 1,000 rpm에서 30초 동안 회전 도포시켜 2.54 cm(1인치) 직경의 규소 웨이퍼 상에 형성하였다.
이어서, 표본을 150 ℃의 전기로에서 30분 동안 가열시킨 후, 300 ℃에서 30분 동안 더 가열하였다. IR 스펙트럼에 의해 표본이 폴리아미드 및 팔라듐 산화물로 제조되었음을 확인하였다.
표본의 전기전도도는 1×10-9S/cm임이 밝혀졌다. 한편, 폴리아미드산의 메틸 에스테르[일반식(12)]로부터 제조한 폴리아미드[일반식(13)]의 전기전도도는 1×10-13S/cm이었다.
[실시예 30]
하기 일반식(14)로 표시되는 폴리아미드산의 옥타데실 에스테르의 DMAc용액(농도 : 단량체의 대해 2 밀리몰/L) 및 팔라듐 아세테이트의 클로로포름 용액(농도 : 40 밀리몰/L)을 20 : 1(v/v)의 비로 혼합하였다(이하, 이 방법으로 제조한 혼합물을 혼합물 II라 부름).
혼합물 II의 막을 후술된 LB법에 의하여 2.54 cm(1인치) 직경의 규소 웨이퍼 상에 형성하였다.
혼합물 II의 DMAc-클로로포름 혼합 용액(20:1)을 20 ℃에서 순수한 물의 표면상에 살포하였고, 표면압을 20 mN/m로 상승시켜 순수한 물 상에 혼합물 II의 단일 분자막을 형성하였다. 표면압을 유지하면서, 천연 산화물 표면층을 불화수소로 제거시킨 규소 웨이퍼(직경 : 2.54 cm(1인치))를 6 mm/분의 속도로 단일분가막의 횡단방향을 따라 침지시켰고, 동일한 속도로 돌출시켜 규소 웨이퍼 상에 혼합물 II의 LB막 2층 형성하였다. 침지/돌출 사이클을 반복하여 혼합물 II의 LB막 20층을 형성하였다.
이어서, 표본을 감압하여 300 ℃의 전기로에서 30분 동안 가열하였다. 이후에, 압력을 대기압(공기로 치환시킴)으로 상승시켰고, 표본을 350 ℃에서 15분 동안 가열하였다. IR 스펙트럼에 의해 표본이 폴리이미드 및 팔라듐 산화물로 제조되었음을 확인하였다. 표본의 전기전도도는 7×10-8S/cm인 것으로 밝혀졌다.
[실시예 31]
20층을 포함하는 혼합물 II의 LB막을 실시예 30과 정확히 동일하게 제조하였고, 표본을 300 ℃의 질소 분위기하에서 30분 동안 가열하였다. IR 스펙트럼에 의해 표본의 폴리이미드 및 팔라듐 산화물로 제조되었음을 확인하였다. 표본의 전기 전도도는 5×10-7S/cm인 것으로 밝혀졌다.
[실시예 32]
20층을 포함하는 혼합물 II의 LB막을 실시예 30과 정확히 동일하게 규소 웨이퍼 상에 제조하였다.
이어서, 표본을 피리딘, 아세트산 무수물 및 벤젠의 혼합 용매(부피비 = 1 : 1 : 10)에 12시간 동안 침지시켜 이미드화시켰고, 팔라듐 화합물로부터 리간드를 제거하였다. IR 스펙트럼에 의해 표본을 폴리이미드 및 팔라듐 산화물로 제조되었음을 확인하였다. 표본의 전기전도도는 6×10-7S/cm인 것으로 밝혀졌다.
[실시예 33]
일반식(12)로 표시되는 폴리아미드산의 메틸 에스테르의 DMAc 용액(농도 : 단량체에 대해 2 밀리몰/L) 및 (도데실아민)팔라듐 아세데이트의 클로로포름 용액(농도 : 40 밀리몰/L)을 20 : 1(v/v)의 비로 혼합하였다(이하, 이 방법으로 제조한 혼합물을 혼합물 III이라 부름).
혼합물 III의 막을 후술될 LB법으로 2.54 cm(1인치) 직경의 규소 웨이퍼 상에 형성시켰다.
혼합물 III의 DMAc-클로로포름 혼합 용액(20 : 1)을 20 ℃에서 순수한 물의 표면 상에 살포하였고, 표면압을 20 mN/m로 상승시켜 순수한 물 상에 혼합물 III의 단익분자막을 형성하였다. 표면압을 유지하면서, 천연 산화물 표면층을 불화수소로 제거시킨 규소 웨이퍼(직경 : 2.54 cm(1인치))를 10 mm/분의 속도로 단일분자막의 횡단 방향을 따라 침지시켰고, 동일한 속도로 돌출시켜 규소 웨이퍼 상에 혼합물 III의 LB막 2층을 형성하였다. 침지/돌출 사이클을 반복하여 혼합물 III의 LB막 20층을 형성하였다.
이어서, 표본을 감압하에 300 ℃의 전기로에서 30분 동안 가열하였다. 이후에, 압력을 대기압(공기로 치환시킴)으로 상승시켰고, 표본을 350 ℃에서 15분 동안 가열하였다. IR 스펙트럼에 의해 표본의 폴리이미드 및 팔라듐 산화물로 제조되었음을 확인하였다. 표본의 전기전도도는 8×10-8S/cm인 것으로 밝혀졌다.
[실시예 34]
액정 배향 막을 다음과 같은 방법으로 제조하였다.
제2도에 도시된 바와 같이, ITO를 반응성 스퍼터링에 의해 투명 전극(2)에 대한 한쌍의 유리 기판(1) 상에 120 nm의 두께로 침착시켰고, 침착체를 세척하였고, 핵사메틸디실라잔 증기에 노출시켜 표면을 소수성이 되게 하였다.
이어서, 하기 일반식(15)로 표시되는 폴리아미드산의 메틸 에스테르의 DMAc 용액(농도 : 단량체에 대해 2 밀리몰/L) 및 팔라듐 아세테이트의 클로로포름 용액(농도 : 40 밀리몰/L)을 20 : 1(v/v)의 비로 혼합시켰다(이후, 이 방법으로 제조한 혼합물을 혼합물 IV라 부름).
혼합물 IV의 막을 2,700 rpm의 속도로 20초 동안 스핀 코팅시켜 2.54 cm(1인치) 직경의 규소 웨이퍼 상에 형성하였다. 형성된 막은 두께가 3 nm이었다.
얻어진 표본을 질소 분위기하에 전기로에서 300 ℃에서 30분 동안 가열하여 하기 일반식(16)으로 표시되는 폴리이미드 및 팔라듐의 액정 배향 막(3)을 형성하였다. 액정 배향 막(3)의 표면을 연마 방법(디프레션 : 0.4 mm, 1,000 rpm, 속도 : 12 mm/초)으로 처리하였다.
평균 입도가 1.5 ㎛인 알루미나 비이드를 스페이서(4)로서 기판 중 어느 하나상에 분무한 후, 기판들을 기판의 연마 방향이 서로에 대해 평행이 되도록 반대로 배열하여, 면내 방향(횡단 연마)에 대해 10°를 나타내도록 합하여 액정 셀을 형성하였다.
강유전체 스멕틱 액정 CS-1014(상표명, Chisso Co., Ltd 제품)를 주성분으로서 등방성 상 중에 함유하는 강유전체 액정(5)의 배합물을 탈기시킨 셀에 주입한 후, 0.5 ℃/시간의 속도로 서서히 냉각시켜 제2도에 도시된 구성을 갖는 액정 소자를 형성하였다.
액정 소자를 한쌍의 크로스 니콜(Cross Nicol) 편광체로 핀칭시켰고, 여러 가지 다른 전압을 적용하여 투과된 광의 강도를 관찰함으로써 상기 소자의 성능을 시험하였다. 먼저, 펄스 폭이 100 μ초이고, 파고가 -20V인 복귀 펄스 전압을 적용하여 전체 소자 표면을 어둡게(0%의 투과율로서 말한 상태임) 만들었고, 이어서 펄스 폭이 20 μ초인 기록 펄스 전압을 적용하였다. 기록 펄스 전압을 적용한 후, 26.7 m초의 투과도가 관찰되었다.
이어서, 기록 펄스 전압의 파고를 전체 소자 표면이 백색(100%의 투과율로서 말한 상태임)이 될 때까지 서서히 상승시켜 (0 및 실선을 사용한) 제3도에 도시된 바와 같은 기록 펄스 전압의 파고와 투과율의 관계(V-T 특성)를 얻었다. 이어서, 기록 펄스 전압의 파고를 전체 소자 표면이 어두워질 때까지 서서히 저하시켜 (x를 사용한) 제3도에 도시된 바와 같은 관계를 얻었다. 제3도로부터 명확히 알 수 있는 바와 같이, 기록 펄스 전압의 파고를 상승 및 저하시킨 히스테리시스 루프가 매우 작었다는 것은 액정 소자를 톤(tone)에 대해 미세하게 조절할 수 있다는 것을 입증한다.
기록 펄스 전압의 적용 후의 [광학 반응(optical response)]의 지연은 0.1초 미만이었고, 잔상 현상을 현저하지 않았다.
이 실시예에는 팔라듐을 사용하였지만, 본 발명의 목적을 위해 사용할 수 있는 금속은 여기에 제한되지 않으며, Ru, Ag, Cu, Cr, Tb, Cd, Fe 및 Zn으로부터 선택할 수 있다. 유사하게는, TN 소자 및 STN 소자와 같은 강유전체 액정 소자 이외의 액정 소자가 또한 본 발명의 목적을 위하여 사용될 수 있다. 액정 배향층의 형성법은 이 실시예에 사용된 것에만 제한되지는 않으며, 또한 LB법이 이용될 수 도 있다.
[실시예 35]
제4a 및 4b도에 도시된 바와 같은 구성을 갖는 표면 전도형 전자 방출 소자를 다음에 설명된 방법으로 제조하였다.
표본의 절연 기판(1) 용으로 석영 기판을 사용하였다. 상기 기판을 유기 용매로 완전하게 세정한 후, 한쌍의 Pt 전극(4, 5)를 형성하였다. 소자 전극은 3 ㎛의 거리 L로 분리되었으며, 500 ㎛의 폭 W 및 300 Å의 두께 d를 갖는다.
이후에, 실시예 4에서 제조한 PA-DDA/CHCl380층을 소자 전극을 포함하는 전체 기판 상에 전도성 박막(3)으로서 형성하였다. 기판에 UV/O3를 30분 동안 조사시킨 후, 기판을 80℃로 가열하였고, 대기압하에 300℃의 깨끗한 오븐 중에서 10분 동안 베이킹함으로써 팔라듐 산화물(PdO) 미분 입자(평균 입도 : 60 Å)의 막을 기판 상에 형성하였다. 미분 입자의 막은 막 두께가 0.02 ㎛이었고, 단위 표면적 당 전기 저항은 2×104Ω/이었다.
OMR 레지스트를 도포한 후, Ar 기체 건조 에칭 작동을 수행하여 나머지 면적으로부터 PdO 미분 입자를 제거함으로써 300 ㎛ × 200 ㎛ 치수를 갖는 커버를 박막의 목적 표면적 상에 형성하였다. 이어서, UV/O3회화기에 의해 레지스트를 제거하여 전도성 박막(3)을 얻었다.
이어서, 전기 포밍 과정 중 소자 전극(4, 5)에 전압을 적용시켜 전도성 막 중에 전자 방출 영역(2)를 얻었다. 제7a도는 전기 에너지화 포밍 과정에 사용되는 전압 파형을 나타낸다. 제7a도에서, T1 및 T2는 각각 적용된 펄스 전압의 펄스 폭 및 펄스 간격을 의미하며, 이 실시예에서는 각각 1 밀리초 및 10 밀리초이었다. 적용된 펄스 전압의 파고(포밍 작동에 대한 피크 전압)는 5V이었고, 포밍 작동은 10-6토르에서 약 60초 동안 지속하였다.
상기한 배열을 갖는 제8도에 도시된 바와 같은 계측 시스템에서 전자 방출 소자의 표본을 전자 방출 성능에 대해 관찰하였다. 상기 관찰 결과, 양극과 전자 방출 소자 사이의 거리 H는 4 mm이었고, 양극(54)의 전위차는 1kV이었고, 시스템의 진공 챔버 중의 진공 정도는 계측 작동 내내 1×10-6토르를 유지하엿다. 소자 전압 Vf가 8V 만큼 높게 될 경우 방출 전류 Ie는 신속히 증가하기 시작하였고, 소자 전압이 14V로 증가할 경우 소자 전류 Ie는 2.0 mA 및 방출 전류는 1.0 μA가 관찰되어 전자 방출 호율 n=Ie/If(%)는 0.05%임이 입증되었다.
[실시예 36]
이 실시예에서는, 실시예 35의 소자와 동일한 표면 전도형 전자 방출 소자를 사용하여 실현한 전자원을 혼입함으로써 화상 형성 장치를 제조하였다.
제16도는 전자원의 부분 평면도를 나타낸 것이다. 제17도는 17-17선을 따라 절취한 부분 단면도이다. 제10도의 부품과 동일한 부품들은 각각 동일한 도면 부호를 사용하였다. 제16 및 17도에서, 도면 부호(141)는 충간 절연층을 나타내고, 도면 부호(142)는 소자 전극(5) 및 대응하는 하부 배선(X 방향 배선)을 전기 접속하기 위한 접속 구멍을 나타낸다.
우선, 전자원을 제조하는 단계들을 아래의 단계 a 내지 h에 각각 대응하는 제18a 내지 18h도를 참조하여 기술하기로 한다.
단계 a: 소자 석회 유리(soda lime glass) 기판(1)을 완전히 세정시킨 후, 진공 증착에 의해 Cr과 Au를 각각 50Å 과 6000Å의 두께까지 순차적으로 적층시킨 후 그 위에 스피너를 이용하여 회전 도포시켜 포토레지스트(AZ1350SF: Hoechst Corporation으로부터 입수가능함)를 형성시켰고 베이킹시켰다. 그 후에, 포토마스크상을 노광시켰고, 현상시켜 하부 배선(102)용 레지스트 패턴을 형성한 후 침착된 Au/Cr막을 습식 에칭시켜 목적하는 프로필을 갖는 하부 배선(102)를 형성하였다.
단계 b: 층간 절연층(141)로서, RF 스퍼터링에 의해 실리콘 산화물막을 두께 0.5 ㎛로 형성하였다.
단계 c: 단계 b에서 침착된 실리콘 산화물막 중에 접촉 구멍(142)를 형성시키기 위한 포토레지스트 패턴을 준비하였으며, 이 패턴을 마스크로서 사용하여 층간절연층(141)에 에칭시켜 접촉 구멍(142)를 실제로 형성하였다. 에칭 작동을 위해 CF4및 H2기체를 이용하는 RIE(반응성 이온 에칭)를 이용하였다.
단계 d: 그 후에, 소자 전극 쌍들과 각각의 전극 쌍을 분리하는 갭을 위한 포토레지스트 패턴(RD-2000N-10 : Hitachi Chemical Co., Ltd.로부터 입수가능함)을 형성한 후 이 위에 진공 증착에 의해 Ti와 Ni를 각각 50Å 과 1,000Å의 두께까지 순차적으로 증착시켰다. 이 포토레지스트 패턴을 유기 용매로 용해시켰으며, Ni/Ti 증착막을 리피트-오프(lift-off) 기술로 처리하여 간격(L)이 3 ㎛ 이고, 폭이 각각 300 ㎛인 소자 전극 쌍을 형성하였다.
단계 e: 소자 전극(4, 5) 상에 상부 배선(Y 방향 배선, 103)용 포토레지스트 패턴을 형성한 후, Ti와 Au를 진공 증착에 의해 각각 50Å과 5,000Å의 두께까지 순차적으로 증착시킨 다음 리프트-오프 기술로 불필요한 영역을 제거시켜 목적하는 프로필을 갖는 상부 배선(103)을 형성하였다. 후속하여, 접속 구멍(142)이 아닌 영역에 레지스트를 도포시키기 위한 패턴을 준비하였으며 Ti와 Au를 진공 증착시켜 각각 50Å과 5,000Å의 두께로 순차적으로 침착시킨 후 리프트-오프 기술로 불필요한 영역을 제거시켜 접속 구멍을 충전시켰다.
단계 f: PdO 미립자막을 실시예 35에서 기술된 방법으로 기판의 전체 표면 상에 형성하였다.
단계 g: 전도성 박막을 위한 패턴을 OMR 레지스트를 사용하여 형성하였다.
단계 h: 단계 g에서 패턴이 피복되지 않은 PdO 미립자막(161)의 영역을 Ar 기체를 이용하여 에칭시킨 후 레지스트를 UV/O3회화로 제거시켰다.
대다수의 표면 전도형 전자 방출 소자들을 상기와 같은 방법으로 동일한 단일 기판 상에 포밍 처리를 행하지 않은 채로 제조하였으며, 이들 소자들을 전기 저항에 대해 테스트한 결과 소자의 전기 저항 편차가 종래 방법으로 제조한 비교용 소자의 전기 저항의 1/3 미만이었던 것을 발견하였다.
다음에, 전기적 포밍 처리가 행해지지 않은 전자원 기판(1)을 배면판(111)에 견고하게 결합시켰으며, 그 후에 [유기 기판(113)의 내면 상에 형광체막(114)와 금속백(115)을 형성시켜 준비한] 표면판(116)을 이들 간에 지지 프레임(112)을 삽입시킴으로써 전자원(1) 상에서 5mm 이격시켜 배열하였다. 프릿 유리를 표면판(116), 지지프레임(112) 및 배면판(111)의 접합 영역에 도포시킨 후 이들을 대기 중에서 10분간 400℃에서 베이킹시켜 용접 밀봉 상태로 서로 결합시켰다. 전자원 기판(1)을 또한 프릿 유리를 사용하여 배면판(111)에 견고하게 결합시켰다.
이 실시예에서는 주성분으로 흑연을 함유하는 일반적 재료로 제조된 스트라이프형 형광체 및 흑색 스트라이프를 사용하였다. 형광체를 슬러리 기술로 유리 기판(113)에 도포하였다.
금속 백(115)은 형광막(114)의 내면 상에 정상적으로 배열된다. 이 실시예에서는 금속 백을 평활화 처리(필름화)가 행해진 형광막(114)의 내면 상에 Al막을 진공 증착시켜 형성시킴으로써 제조하였다. 형광막(114)의 전도율을 개선시키기 위해 표면판(116)은 형광막(114)의 외면에 근접 배열된 투명 전극을 추가로 구비할 수 있는데, 이 실시예에서는 금속 백(115)이 충분한 전도성을 갖는 것으로 입증되었기 때문에 상기의 투명 전극을 사용하지 않았다.
이어서, 제조한 유리 용기를 배기 파이프(도시 안됨) 및 배기 펌프를 사용하여 배기시켜 용기 내부의 충분한 진공도를 얻었다. 실시예 35의 경우에서와 같이, 그 후에 기판 상에 배열된 전자 방출 소자 각각의 전도성막에 대해, 전자 방출 소자들의 소자 전극에 외부 단자 Dox1 내지 Doxm과, Doy1 내지 Doyn을 통해 전압을 인가시켜 각 전도성막에 전자 방출 영역을 형성시키는 전기 포밍 처리를 행하였다.
이후에, 배기 파이프를 가스 버너로 가열시킴으로써 밀봉시켜 용접 밀봉된 포락부(118)가 얻어졌으며, 이 포락부는 10-7토르의 진공도를 유지하였다.
최종적으로, 유리 용기에서 고진공도를 유지시키기 위해 게터 처리를 행하였다.
표기 패널의 외부 단자 Dox1 내지 Doxm 및 Doy1 내지 Doyn과 고전압 단자 Hv를 각 구동 시스템에 연결시켜 화상 형성 장치의 준비 작업을 완성하였다. 완성된 화상 형성 장치는 각 전자 방출 소자에 외부 단자 Dox1 내지 Doxm 및 Doy1 내지 Doyn을 통해 전압을 인가하여 전자 방출 소자가 전자를 방출하게 됨으로써 작동 되었다. 한편, 수 KV 이상의 고전압을 고전압 단자 Hv를 통해 금속 백(115) 또는 투명 전극(도시되지 않음)에 인가하여 전자 빔을 가속화시켜 이들 빔의 형광막(114)과 충돌하며, 형광막(114)이 광을 방출하도록 통전되어 임의의 종래의 화상 형성 장치의 화상과 비교하여 양호하고 균일한 품질을 갖는 고선명 화상이 표시되었다.
[실시예 37]
제19도는 실시에 36의 표면 전도형 전자 방출 소자를 전자 빔원으로서 이용하여 제조하고 텔레비젼 전송을 포함한 다양한 정보원 및 기타 화상원으로부터의 가시 정보를 제공하도록 배열된 표시 패널을 이용하여 실현된 표시 장치의 블록도이다.
제19도에는 표시 패널(190), 표시 패널 구동기(171), 표시 패널 제어기(172), 멀티플렉서(173), 디코더(174), 입력/출력 인터페이스(175), CPU(176), 화상 형성기(177), 화상 입력 메모리 인터페이스(178, 179, 180), 화상 입력 인터페이스(181), TV 신호 수신기(182, 183) 및 입력 단위(184)를 도시한다.
표시 장치가 화상과 음성 신호로 구성되는 텔레비젼 신호를 수신하는데 사용되면, 도면에서 도시된 회로와 함께 음성 신호를 수신, 분리, 재생, 처리 및 저장하기 위한 회로, 스피커 및 기타 소자가 필요하다. 그러나, 이러한 회로와 소자는 본 발명의 범위를 벗어나므로 이들에 대한 설명은 생략하기로 한다.
지금부터, 장치 내에서의 화상 신호의 흐름을 따라 장치의 부품에 대해 설명하기로 한다.
첫째, TV 신호 수신기(183)는 전자기파 및(또는) 공간 광학 통신망을 이용한 무선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 여기서 사용될 TV 신호 시스템은 특정 시스템에 국한되지 않으며, NTSC, PAL 또는 SECAM과 같은 임의의 시스템을 실행 가능하게 사용할 수 있다. 이것도 상당히 많은 수의 주사선[전형적으로 MUSE 시스템과 같은 고선명 TV 시스템의 경우]을 포함하는 TV 신호에 특히 적합하는데, 이것은 대다수의 픽셀을 포함하는 대형 표시 패널(190) 용으로 사용될 수 있기 때문이다. TV 신호 수신기에 의해 수신된 TV 신호는 디코더로 전송된다.
TV 신호 수신기(183)은 동축 케이블 및(또는) 광학 섬유를 사용하는 유선 전송 시스템을 통해 전송된 TV 화상 신호를 수신하기 위한 회로이다. TV 신호 수신기(182)와 같이, 사용될 TV 신호 시스템도 특정 시스템으로 제한되지 않으며 이회로에 의해 수신된 TV 신호 디코더(174)로 전송된다.
화상 입력 인터페이스(181)은 TV 카메라 또는 촬상 스캐너(image pick-up scanner)와 같은 화상 입력 소자로부터 전송된 화상 신호를 수신하기 위한 회로이다. 이 회로도 또한 수신한 화상 신호를 디코더(174)로 전송한다.
화상 입력 메모리 인터페이스(180)은 비디오 테이프 레코더(이후 VTR로 칭함)에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(174)로 전송된다.
화상 입력 메모리 인터페이스(179)는 비디오 디스크에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(174)로 전송된다.
화상 입력 메모리 인터페이스(178)은 소위 정지 디스크와 같은 정지 화상 데이터를 저장하기 위한 소자에 저장되어 있는 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(174)로 전송된다.
입력/출력 인터페이스(175)는 표시 장치와 컴퓨터, 컴퓨터망 또는 프린터와 같은 외부 출력 신호원을 접속하기 위한 회로이다. 이 회로는 화상 데이터와 문자 및 그래픽에 관한 데이터의 입력/출력 작동과, 경우에 따라 표시 장치의 CPU(176)와 외부 출력 신호원 사이의 제어 신호와 수치 데이터에 대한 입력/출력 작동을 수행한다.
화상 생성 회로(177)은 입력/출력 인터페이스(175)를 통해 외부의 출력 신호원으로부터 또는 CPU(176)으로부터 나오는 문자 및 그래픽 출력에 관한 데이터와 화상 데이터에 근거하여 표시 화면 상에 표시될 화상 데이터를 발생시키기 위한 회로이다.
이 회로는 화상 데이터와 문자 및 그래픽에 관한 데이터를 저장하기 위한 재로드가능 메모리, 주어진 문자 코드에 대응하는 화상 패턴을 저장하기 위한 판독 전용메모리, 화상 데이터를 처리하기 위한 처리기 및 화면 화상을 발생시키는데 필요한 기타 회로 부품을 포함하고 있다.
표시를 위한 화상 생성 회로(177)에 의해 발생된 화상 데이터는 디코더(174)로 전송되고, 경우에 따라서는, 또한, 입력/출력 인터페이스(175)를 통해 컴퓨터망 또는 프린트와 같은 외부 회로로 전송될 수 있다.
CPU(176)은 표시 장치를 제어하고, 표시 화면 상에 표시될 화상을 생성, 선택 및 편집하는 작동을 수행한다. 예를 들면, CPU(176)은 제어 신호를 멀티플렉서(173)으로 전송하고, 표시 화면 상에 표시될 화상에 대한 신호를 적절하게 선택 또는 조합한다. 동시에 CPU는 표시 패널 제어기(172)에 대해 제어 신호를 발생시키고, 화상 표시 주파수, 주사 방법(예컨대, 비월 주사 또는 비비월 주사), 프레임 당 주사선의 수 등에 대한 표시 장치의 작동을 제어한다.
또한, CPU(176)은 화상 데이터와 문자 및 그래픽에 관한 데이터를 화상 생성회로(177)로 직접 전송하고, 또한 입력/출력 인터페이스(175)를 통해 외부 컴퓨터 및 메모리에 접근하여 외부 화상 데이터와 문자 및 그래픽에 관한 데이터를 얻는다. 게다가, CPU(176)은 퍼스널 컴퓨터의 CPU 또는 워드 프로세서와 같이 데이터를 발생 및 처리하는 작동을 포함하는 표시 장치의 기타 작동에도 관여하도록 고안될 수 있다. 또한, CPU(176)은 입력/출력 인터페이스(175)를 통해 외부의 컴퓨터망에 접속되어 외부 컴퓨터망과 협력하면서 계산 및 기타 작업을 수행할 수 있다.
입력 단위(184)는 오퍼레이터가 입력 단위에 제공한 지시, 프로그램 및 데이터를 CPU(176)으로 입력하기 위해 사용된다. 사실상, 입력 장치는 키보드, 마우스, 죠이크틱, 바코드 판독기 및 음성 인식 소자 뿐만 아니라 이들의 임의의 조합체와 같은 다양한 입력 소자 중에서 선택할 수 있다.
디코더(174)는 상기 회로(177 내지 183)을 통해 입력된 여러 화상 신호를 3가지 제1색을 위한 신호, 휘도 신호, 그리고 I 및 Q 신호로 역변환하기 위한 회로이다. 바람직하게는, 디코더(174)는 신호 변환용 화상 메모리를 필요로 하는 MUSE 시스템의 신호들과 같은 텔레비젼 신호를 처리하기 위해 제19도에서 점선으로 도시한 바와 같은 화상 메모리를 포함한다.
화상 메모리의 제공으로, 정지 화상의 표시 뿐만 아니라 화상 생성 회로(177) 및 CPU(176)와 협동하여 디코더(174)가 선택적으로 수행할 프레임에 대한 솎아냄(thinning out), 보간, 확대, 축소, 합성 및 편집과 같은 작동도 또한 편리하게 된다.
멀티플렉서(173)은 CPU(176)이 제공하는 제어 신호에 따라 표시 화면 상에 표시될 화상을 적절하게 선택하는데 사용된다. 환언하면, 멀티플랙서(173)(는 디코더(174)로부터 입력되는 변환된 소정의 화상 신호를 선택하여 이들을 구동 회로(171)에 송전한다. 또한, 멀티플렉서는 단일 프레임을 표시하는 시간 내에서 한 셋트의 화상 호로부터 상이한 셋트의 화상 신호로 전환함으로써 표시 화면을 상이한 화상을 동시에 표시하기 위한 다수의 프레임으로 분할할 수 있다.
표시 패널 제어기(172)는 CPU(176)으로부터 전송 제어 신호에 따라 구동 회로(171)의 작동을 제어하기 위한 회로이다. 여러 작동 중에서, 표시 패널 제어 장치는 표시 패널(190)의 기본 작동을 한정하기 위해, 표시 패널을 구동시키기 위한 전원(도시되지 않음)의 작동 시퀸스를 제어하기 위해 신호를 구동 회로(171)에 출력시킨다. 이 장치는 또한 표시 패널(190)의 구동 모드를 한정하기 위해, 화상 표시 주파수와 주사 방식(예컨대, 비월 주사 또는 비비월 주사)을 제어하기 위해 신호를 구동 회로(171)에 출력한다. 경우에 따라서는, 이 표시 패널 제어 장치는 또한 표시 화면 상에 표시될 화상의 품질을 밝기, 콘트라스트, 색조 및 사프니스(Sharpness)에 대해 제어하기 위한 신호를 구동 회로(171)에 출력시킨다.
구동 회로(171)은 표시 패널(190)에 인가도는 구동 신호를 제어하기 위한 회로이다. 구동 회로는 상기 멀티플렉서(173)으로부터 입력되는 화상 신호와 상기 표시 패널 제어 장치(172)로부터 입력되는 제어 신호에 따라 동작한다.
본 발명에 따르고 상기한 구성을 가지며 제25도에 도시된 표시 장치는 표시 패널(190) 상에 여러 화상 데이터 원으로부터 제공되는 여러 화상을 표시할 수 있다. 상세히 기술하자면, 텔레비젼 화상 신호와 같은 화상 신호는 디코더(174)에 의헤 역변환된후, 멀티플렉서(173)에 의해 선택되어 구동 회로(171)에 출력된다.
반면, 표시 제어 장치(172)는 표시 패널 상(190)에 표시될 화상에 대한 화상 신호에 따라 구동 회로(171)의 동작을 제어하기 위한 제어 신호를 발생시킨다. 다음에, 구동 회로(171)은 화상 신호와 제어 신호에 따라 구동 신호를 표시 패널(190)으로 공급한다. 따라서, 화상이 표시 패널 상(190)에 표시된다. 상술한 모든 동작은 CPU(176)에 의해 총괄적으로 제어된다.
상술한 표시 장치는 이 장치에 제공된 다수의 화상 중에서 특정의 화상들을 선택 및 표시할 수 있을 뿐만 아니라 화상의 확대, 축소, 회전, 엣지 강조, 솎어냄, 보간, 색 변환 및 종횡비의 변경을 위한 작동을 포함하는 여러 가지 화상 처리 작동과, 화상들의 합성, 소지, 접속, 대체 및 삽입을 위한 작동을 포함하는 편집 작동고 수행할 수 있는데, 이러한 작동들은 디코더(174)에 혼입된 화상 메모리, 화상 생성 회로(177) 및 CPU(176)이 이러한 작동에 관여할 때 행해진다. 비록 상기 양태에 대해 설명하지는 않았지만, 상기 표시 장치는 음성 신호와 처리와 편집 작동 전용의 부가회로를 구비할 수 있다.
따라서, 본 발명에 다르면 상술한 구성을 갖는 표시 장치는 산업 및 상업 분야애 폭 넓게 응용할 수 있는데, 이것은 표시 장치가 텔레비젼 방송용의 표시 장치, 화상 회의용 단말장치, 정지 및 화상(picture)용 편짐 장치, 컴퓨터 시스템용 단말장치, 워드 프로세서와 같은 OA 장치 및 게임기로서 및 기타 여러 방식으로 작동할 수 있기 때문이다.
제19도는 다수의 표면 전도형 전자 방출 소자를 배열하여 제조한 전자원이 구비된 표시 패널을 포함하는 표시 장치의 가능한 구성 중 단지 한 예를 도시하는 것으로서 본 발명이 이것에만 제한되는 것이 아니라는 것을 말할 필요도 없다. 예를 들면, 특정 용도에 필요치 않는 제19도의 회로 부품 중 일부를 생략할 수 있다.
반대로, 용도에 따라 추가 부품을 배열할 수 있다. 예를 들어, 본 발명에 따른 표시 장치를 화상 전화에 이용하려면 텔레비젼 카메라, 마이크로 폰, 조명 장치 및 모뎀을 포함한 송신/수신 회로와 같은 부품을 부가하는 것이 적합할 수 있다.
본 발명에 따른 화상 형성 장치는 표면 전도형 전자 방출 소자를 포함하는 전자원 자체가 깊은 깊이를 필요로 하지 않기 때문에 매우 평편하게 제조될 수 있다. 또한, 표시 패널을 상당한 대형으로 제조할 수 있으며 밝기를 증가시키고 시청각을 광각으로 할 수 있기 때문에 생동감있는 선명한 화상을 표시할 수 있다.
상기에서 상술된 바와 같이, 본 발명은 전도율을 포함하는 우수한 전기적 특성을 갖는, 균일한 막 두께의 전도성 박막을 형성하기 위한 재료와 그의 제조 방법을 제공한다. 따라서, 전자 방출 영역을 형성하기 위한 이러한 전도성 박막을 사용하여 제조되고, 전자 방출에 대해 균일하게 작동할 수 있는 표면 전도형 전자 방출 소자를 포함하는 전자원과 이 전자원을 혼입하는 화상 형성 장치를 제공할 수 있다.
둘째, 전도성 박막을 형성하기 위한 재료를, 균일한 막 두께를 가지며 이 막 두께가 매우 얇더라도 전도율을 포함하는 목적하는 전기적 특성들을 나타내는 액정 배향 막을 형성하기 위한 재료로서 이용할 수 있다. 본 발명에 따른 전도성 박막을 이용한 액정 소자는 균일하지 않은 표시 성능과, 현저한 히스테리시스 및 기타 표시 문제점들을 나타내지 않아, 액정을 이용한 고품위 표시 장치를 제공한다.

Claims (70)

  1. 하기 일반식의 유기금속 착체를 포함하는 전도성 막 형성 용액.
    (R1COO)nM(NR2R3R4)m
    상기 식 중, R1은 1 내지 4개의 탄소 원자를 갖는 알칼리를 나타내고, R2, R3및 R4는 각각 수소 원자, 1 내지 30개의 탄소 원자를 갖는 알킬기 또는 2 내지 30개의 탄소 원자를 갖는 알케닐기를 나타내고, R2, R3및 R4의 탄소 원자들의 총 갯수가 7개 이상이고, M은 금속 원자를 나타내고, n 및 m은 각각 1 이상의 정수를 나타낸다.
  2. 제1항에 있어서, R2, R3및 R4중 1종 이상이 18개 이상의 탄소 원자를 갖고 R2, R3및 R4의 탄소 원자들의 총 갯수가 18개 이상이고, n 및 m이 각각 2 내지 4의 정수를 나타내는 전도성 막 형성 용액.
  3. 금속 함유 화합물 및 하기 일반식의 화합물을 포함하는 전도성 막 형성 용액.
    R5COOH
    상기 식 중, R5는 18 내지 30개의 탄소 원자를 갖는 알킬기 또는 알케닐기이다.
  4. 제3항에 있어서, 상기 금속 함유 화합물이 유기금속 화합물인 전도성 막 형성 용액.
  5. 유기 금속 화합물, 및 폴리아미드산 에스테르, 폴리(이소부틸 메타크릴레이트), 폴리(메틸 메타크릴레이트) 및 폴리(부티르산)으로 이루어지는 군으로부터 선택된 양친매성 중합체를 포함하는 전도성 막 형성 용액.
  6. 제5항에 있어서, 상기 폴리아미드산 에스테르가 8 내지 30개의 탄소 원자를 갖는 알콕시카르보닐기를 포함하는 전도성 막 형성 용액.
  7. 제1항에 있어서, 상기 금속 원소가 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pd 및 Zn으로 이루어지는 군으로부터 선택된 전도성 막 형성 용액.
  8. 하기 일반식의 유기금속 착체를 포함하는 전도성 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 전도성 막 형성 방법.
    (R1COO)nM(NR2R3R4)m
    상기 식 중, R1은 1 내지 4개의 탄소 원자를 갖는 알킬기를 나타내고, R2, R3및 R4는 각각 수소 원자, 1 내지 30개의 탄소 원자를 갖는 알킬기 또는 2 내지 30개의 탄소 원자를 갖는 알케닐기를 나타내고, R2, R3및 R4의 탄소 원자들의 총 갯수가 7개 이상이고, M은 금속 원자를 나타내고, n 및 m은 각각 1 이상의 정수를 나타내다.
  9. 제8항에 있어서, 상기 유기금속 착체를 포함하는 전도성 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  10. 제9항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  11. 제8항에 있어서, 상기 유기금속 착체를 포함하는 전도성 막이 단일분자 막 또는 다층 단일분자 막인 전도성 막 형성 방법.
  12. 제11항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  13. 제12상에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  14. 제11항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB(Langmuir-Blodgett) 방법으로 형성되는 전도성 막 형성 방법.
  15. 하기 일반식의 유기금속 착체를 포함하는 액정 배향 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 액정 배향 막 형성 방법.
    (R1COO)nM(NR2R3R4)m
    상기 식 중, R1은 1 내지 4개의 탄소 원자를 갖는 알킬기를 나타내고, R2, R3및 R4는 각각 수소 원자, 1 내지 30개의 탄소 원자를 갖는 알킬기 또는 2 내지 30개의 탄소 원자를 갖는 알케닐기를 나타내고, R2, R3및 R4의 탄소 원자들의 총 갯수가 7개 이상이고, M은 금속 원소를 나타내고, n 및 m은 각각 1 이상의 정수를 나타낸다.
  16. 제15항에 있어서, 상기 유기금속 착체를 포함하는 액정 배향 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  17. 제16항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  18. 제15항에 있어서, 상기 유기금속 착체를 포함하는 액정 배향 막이 단일분자 막 또는 다층 단일분자 막인 액정 배향 막 형성 방법.
  19. 제18항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  20. 제19항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  21. 제18항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB 방법으로 형성되는 액정 배향 막 형성 방법.
  22. 제1항에 있어서, R2, R3및 R4의 탄소 원자들의 총 갯수가 5개 이상인 용액.
  23. 제3항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 전도성 막 형성 용액.
  24. 제5항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 전도성 막 형성 용액
  25. 제8항에 있어서, R2, R3및 R4중 1종 이상이 18개 이상의 탄소 원자를 갖고 R2, R3및 R4의 탄소 원자들의 총 갯수가 18개 이상이고, n 및 m이 각각 2 내지 4의 정수를 나타내는 전도성 막 형성 방법.
  26. 제8항에 있어서, 상기 금속 원소가 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 전도성 막 형성 방법.
  27. 제8항에 있어서, R2, R3및 R4의 탄소 원자들의 총 갯수가 5개 이상인 전도성 막 형성 방법.
  28. 금속 함유 화합물 및 하기 일반식의 화합물을 포함하는 전도성 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 전도성 막 형성 방법.
    R5COOH
    상기 식 중, R5는 18 내지 30개의 탄소 원자를 갖는 알킬기 또는 알케닐기이다.
  29. 제28항에 있어서, 상기 금속 함유 화합물이 유기금속 화합물인 전도성 막 형성 방법.
  30. 제28항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 전도성 막 형성 방법.
  31. 제28항에 있어서, 금속 함유 화합물을 포함하는 전도성 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  32. 제28항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  33. 제28항에 있어서, 금속 함유 화합물을 포함하는 전도성 막이 단일분자 막 또는 다층 단일분자 막인 전도성 막 형성 방법.
  34. 제33항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB 방법으로 형성되는 전도성 막 형성 방법.
  35. 제33항에 있어서, 상기 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  36. 제35항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  37. 유기 금속 화합물, 및 폴리아미드산 에스테르, 폴리(이소부틸 메타크릴레이트), 폴리(메틸 메타크릴레이트) 및 폴리(부티르산)으로 이루어지는 군으로부터 선택된 양친매성 중합체를 포함하는 전도성 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 전도성 막 형성 방법.
  38. 제37항에 있어서, 상기 폴리아미드산 에스테르가 8 내지 30개의 탄소 원자를 갖는 알콕시카르보닐기를 포함하는 전도성 막 형성 방법.
  39. 제37항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 전도성 막 형성 방법.
  40. 제37항에 있어서, 금속 함유 화합물 및 양친매성 중합체를 포함하는 전도성 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  41. 제39항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  42. 제37항에 있어서, 금속 함유 화합물 및 양친매성 중합체를 포함하는 전도성 막이 단일분자 막 또는 다층 단일분자 막인 전도성 막 형성 방법.
  43. 제42항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB 방법으로 형성되는 전도성 막 형성 방법.
  44. 제42항에 있어서, 상기 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 전도성 막 형성 방법.
  45. 제44항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 전도성 막 형성 방법.
  46. 1쌍의 전극, 및 상기 1쌍의 전극 사이에 배열되어 상기 1쌍의 전극과 연결되며, 전자 방출 영역을 포함하는 전도성 막을 포함하는 전자 방출 소자의 제조방법에 있어서, 상기 전도성 막을 제8항 내지 10항, 11항 내지 14항 및 25항 내지 45항 중 어느 한 항 기재의 전도성 막 형성 방법으로 기판 상에 형성시키는 단계를 포함하는 전자 방출 소자의 제조 방법.
  47. 전자 방출 영역을 포함하는 전도성 막이 각각에 제공되어 있는 다수의 전자 방출 소자를 포함하는 전자원의 제조 방법에 있어서, 상기 전자 방출 소자가 제44항 기재의 방법으로 제조된 것인 전자원의 제조 방법.
  48. 전자 방출 영역을 포함하는 전도성 막이 각각에 제공되어 있는 전자 방출 소자들을 포함하는 화상 형성 장치의 제조 방법에 있어서, 상기 전자 방출 소자들이 제44항 기재의 방법으로 제조된 것인 화상 형성 장치의 제조 방법.
  49. 제15항에 있어서, R2, R3및 R4중 1종 이상이 18개 이상의 탄소 원자를 갖고 R2, R3및 R4의 탄소 원자들의 총 갯수가 18개 이상이고, n 및 m이 각각 2내지 4의 정수를 나타내는 액정 배향 막 형성 방법.
  50. 제15항에 있어서, 상기 금속 원소가 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 액정 배향 막 형성 방법.
  51. 제15항에 있어서, R2, R3및 R4의 탄소 원자들의 총 갯수가 5개 이상인 액정 배향 막 형성 방법.
  52. 금속 함유 화합물 및 하기 일반식의 화합물을 포함하는 액정 배향 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 액정 배향 막 형성 방법.
    R5COOH
    상기 식 중, R5는 18 내지 30개의 탄소 원자를 갖는 알킬기 또는 알케닐기이다.
  53. 제52항에 있어서, 상기 금속 함유 화합물이 유기금속 화합물인 액정 배향 막 형성 방법.
  54. 제52항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 액정 배향 막 형성 방법.
  55. 제52항에 있어서, 상기 금속 함유 화합물을 포함하는 액정 배향 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  56. 제55항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  57. 제53항에 있어서, 금속 함유 화합물을 포함하는 액정 배향 막이 단일분자 막 또는 다층 단일분자 막인 액정 배향 막 형성 방법.
  58. 제57항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB 방법으로 형성되는 액정 배향 막 형성 방법.
  59. 제57항에 있어서, 상기 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  60. 제59항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  61. 유기 금속 화합물, 및 폴리아미드산 에스테르, 폴리(이소부틸 메타크릴레이트), 폴리(메틸 메타크릴레이트) 및 폴리(부티르산)으로 이루어지는 군으로부터 선택된 양친매성 중합체를 포함하는 액정 배향 막을 기판 상에 형성시키는 단계 및 상기 막을 베이킹시키는 단계를 포함하는 액정 배향 막 형성 방법.
  62. 제61항에 있어서, 상기 폴리아미드산 에스테르가 8 내지 30개의 탄소 원자를 갖는 알콕시카르보닐기를 포함하는 액정 배향 막 형성 방법.
  63. 제61항에 있어서, 상기 금속 함유 화합물이 Pd, Ru, Ag, Cu, Cr, Tb, Cd, Fe, Pb 및 Zn으로 이루어지는 군으로부터 선택된 금속을 함유하는 액정 배향 막 형성 방법.
  64. 제61항에 있어서, 금속 함유 화합물 및 양친매성 중합체를 포함하는 액정 배향 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  65. 제64항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  66. 제61항에 있어서, 금속 함유 화합물 및 양친매성 중합체를 포함하는 액정 배향 막이 단일분자 막 또는 다층 단일분자 막인 액정 배향 막 형성 방법.
  67. 제64항에 있어서, 상기 단일분자 막 또는 상기 다층 단일분자 막이 LB 방법으로 형성되는 액정 배향 막 형성 방법.
  68. 제61항에 있어서, 상기 단일분자 막에 자외선을 조사하는 단계를 추가로 포함하는 액정 배향 막 형성 방법.
  69. 제67항에 있어서, 상기 자외선 조사를 O3존재하에 행하는 액정 배향 막 형성 방법.
  70. 액정 배향 막을 제15항 내지 17항, 18항 내지 21항 및 49항 내지 60항중 어느 한 항 기재의 액정 배향 막 형성 방법으로 기판 상에 형성시키는 단계를 포함하는 상기 액정 배향 막을 포함하는 액정 표시 장치의 제조 방법.
KR1019950023638A 1994-08-01 1995-08-01 전도성 막 형성재료, 이를 사용한 전도성 막 형성방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법 KR100200259B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP94-197135 1994-08-01
JP94-197134 1994-08-01
JP19713594 1994-08-01
JP19713494 1994-08-01
JP94-209382 1994-08-11
JP20938294 1994-08-11
JP20848495A JP3208526B2 (ja) 1994-08-01 1995-07-25 導電性膜形成用材料、該材料を用いる導電性膜の形成方法、及び、該形成方法を用いる液晶配向膜の形成方法
JP95-208484 1995-07-25

Publications (2)

Publication Number Publication Date
KR960008862A KR960008862A (ko) 1996-03-22
KR100200259B1 true KR100200259B1 (ko) 1999-06-15

Family

ID=27475856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023638A KR100200259B1 (ko) 1994-08-01 1995-08-01 전도성 막 형성재료, 이를 사용한 전도성 막 형성방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법

Country Status (6)

Country Link
US (1) US6106906A (ko)
EP (1) EP0700064B1 (ko)
JP (1) JP3208526B2 (ko)
KR (1) KR100200259B1 (ko)
CN (2) CN1110832C (ko)
DE (1) DE69530960T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586155B2 (en) 2000-02-08 2003-07-01 Canon Kabushiki Kaisha Composition for forming electroconductive film
KR101060829B1 (ko) * 2003-08-08 2011-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 액정 분자를 정렬하기 위해 반응성 메소젠을 갖는 정렬층

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW378345B (en) 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
DE69827856T2 (de) * 1997-03-21 2005-11-03 Canon K.K. Verfahren zur Herstellung eines bedruckten Substrats
JPH10313008A (ja) 1997-05-13 1998-11-24 Canon Inc 微細パターンの形成方法及び該微細パターンを有する電気素子
US6858423B1 (en) * 1998-06-05 2005-02-22 The Regents Of The University Of California Optical Amplification of molecular interactions using liquid crystals
JP3902995B2 (ja) 2001-10-11 2007-04-11 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP2005189270A (ja) * 2003-12-24 2005-07-14 Chi Mei Electronics Corp 配向膜およびその配向膜を使用した液晶ディスプレイ
WO2005066993A1 (ja) * 2004-01-08 2005-07-21 Matsushita Electric Industrial Co., Ltd. 電子放出材料とその製造方法ならびにこれを用いた電子放出素子
JP3740485B2 (ja) * 2004-02-24 2006-02-01 キヤノン株式会社 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法
US7547620B2 (en) * 2004-09-01 2009-06-16 Canon Kabushiki Kaisha Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same
JP4435033B2 (ja) * 2005-06-16 2010-03-17 株式会社東芝 蛍光パターン形成物、記録媒体、セキュリティー媒体、及び記録方法
ES2272172B1 (es) * 2005-07-29 2008-04-01 Consejo Superior Investig. Cientificas Procedimiento para la obtencion de patrones en un sustrato organico conductor y material de naturaleza organica asi obtenido.
JP5443127B2 (ja) * 2009-10-28 2014-03-19 東京エレクトロン株式会社 プラズマ処理装置
US8801965B2 (en) * 2012-10-09 2014-08-12 Shenzen China Star Optoelectronic Technology co., Ltd. Liquid crystal medium composition and liquid crystal display panel manufactured with same
EP3497106B1 (en) * 2016-08-09 2020-05-13 Eastman Kodak Company Silver ion carboxylate primary alkylamine complexes
US10186342B2 (en) 2016-08-09 2019-01-22 Eastman Kodak Company Photosensitive reducible silver ion-containing compositions
US9718842B1 (en) * 2016-08-09 2017-08-01 Eastman Kodak Company Silver ion carboxylate primary alkylamine complexes
US10311990B2 (en) 2016-08-09 2019-06-04 Eastman Kodak Company Photosensitive reducible silver ion-containing compositions
US10356899B2 (en) 2016-08-09 2019-07-16 Eastman Kodak Company Articles having reducible silver ion complexes or silver metal
US10314173B2 (en) 2016-08-09 2019-06-04 Eastman Kodak Company Articles with reducible silver ions or silver metal
US10087331B2 (en) 2016-08-09 2018-10-02 Eastman Kodak Company Methods for forming and using silver metal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2939920C2 (de) * 1979-10-02 1982-09-23 W.C. Heraeus Gmbh, 6450 Hanau Verwendung eines Amins in einem Bad zum galvanischen Abscheiden von Palladium
US4835083A (en) * 1986-04-16 1989-05-30 Canon Kabushiki Kaisha Method for patterning electroconductive film and patterned electroconductive film
JPS63192874A (ja) * 1987-02-06 1988-08-10 Electroplating Eng Of Japan Co 金属被膜品の製造方法
JP2538043B2 (ja) * 1989-04-05 1996-09-25 松下電器産業株式会社 パタ―ン形成用材料とそれを用いたパタ―ン形成基板の作製方法
US5227223A (en) * 1989-12-21 1993-07-13 Monsanto Company Fabricating metal articles from printed images
US5225273A (en) * 1989-12-28 1993-07-06 Teijin Limited Transparent electroconductive laminate
US5149854A (en) * 1990-12-10 1992-09-22 Mooney Chemicals, Inc. Preparation of platinum group metal and rhenium carboxylates
DE69232874T2 (de) * 1991-09-20 2003-09-25 Hitachi Ltd Anzeige mit Antireflektionsschicht, Kathodenstrahlröhre und Flüssigkristallanzeige
FR2685340B1 (fr) * 1991-12-18 1994-02-04 Rhone Poulenc Films Compositions electroconductrices de polymeres contenant des composes amphiphiles polymerisables derives du pyrrole, leur obtention et leur utilisation.
JPH09102666A (ja) * 1995-07-31 1997-04-15 Ngk Insulators Ltd 膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586155B2 (en) 2000-02-08 2003-07-01 Canon Kabushiki Kaisha Composition for forming electroconductive film
KR101060829B1 (ko) * 2003-08-08 2011-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 액정 분자를 정렬하기 위해 반응성 메소젠을 갖는 정렬층

Also Published As

Publication number Publication date
JP3208526B2 (ja) 2001-09-17
CN1110832C (zh) 2003-06-04
CN1379413A (zh) 2002-11-13
CN1131328A (zh) 1996-09-18
DE69530960T2 (de) 2004-05-19
JPH08104810A (ja) 1996-04-23
EP0700064A1 (en) 1996-03-06
KR960008862A (ko) 1996-03-22
DE69530960D1 (de) 2003-07-10
US6106906A (en) 2000-08-22
EP0700064B1 (en) 2003-06-04

Similar Documents

Publication Publication Date Title
KR100200259B1 (ko) 전도성 막 형성재료, 이를 사용한 전도성 막 형성방법 및 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법
KR100270498B1 (ko) 전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법
KR0161715B1 (ko) 전자방출소자, 전자원 및 화상 형성 장치의 제조 방법
EP0701265B1 (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR100220214B1 (ko) 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
KR19980013836A (ko) 전자 방출 소자, 전자원 및 화상 생성 장치와 그 제조 방법 (Electron-Emitting Device and Electron Source and Image-Forming Apparatus Using the Same as Well as Method of Manufacturing the Same)
US6063453A (en) Method of manufacturing electron-emitting device and image-forming apparatus comprising such devices
JP3320215B2 (ja) 電子放出素子、電子源及び画像形成装置
JPH08264112A (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP3305143B2 (ja) 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法
JP3576989B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3185080B2 (ja) 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法
CA2296839C (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JPH11233008A (ja) 電子放出素子、電子源、画像形成装置及びこれらの製造方法
JP2000243248A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH0845420A (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP2000243243A (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JPH09330657A (ja) 電子放出素子の製造方法、ならびにこの電子放出素子を備えた電子源および画像形成装置
JPH08162010A (ja) 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JPH09330658A (ja) 電子放出素子の製造方法、並びに電子放出素子を備えた電子源および画像形成装置
JPH07192615A (ja) 電子放出素子及びそれを用いた画像形成装置の製造方法
JPH0845419A (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JPH10289652A (ja) シリルカルボン酸金属塩を用いた電子放出素子の製造方法、電子源および画像形成装置
JPH08279335A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee