KR100270498B1 - 전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법 - Google Patents

전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법 Download PDF

Info

Publication number
KR100270498B1
KR100270498B1 KR1019950044597A KR19950044597A KR100270498B1 KR 100270498 B1 KR100270498 B1 KR 100270498B1 KR 1019950044597 A KR1019950044597 A KR 1019950044597A KR 19950044597 A KR19950044597 A KR 19950044597A KR 100270498 B1 KR100270498 B1 KR 100270498B1
Authority
KR
South Korea
Prior art keywords
thin film
region
conductive thin
electron
chemical composition
Prior art date
Application number
KR1019950044597A
Other languages
English (en)
Other versions
KR960019426A (ko
Inventor
니시무라미찌요
노무라이찌로
반노요시까즈
쯔까모또다께오
미야따히로까쯔
다까다가즈히로
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR960019426A publication Critical patent/KR960019426A/ko
Application granted granted Critical
Publication of KR100270498B1 publication Critical patent/KR100270498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명의 목적은 한쌍의 소자 전극과 전도성 박막을 갖고 있는 전자 방출 소자, 이러한 전자 방출 소자를 구비한 전자원 및 이러한 전자원을 구비한 화상 형성 장치를 제조하는 방법을 제공하는데 있다.
본 발명에 따른 방법은 전도성 박막을 변화시키는 단계와, 전도성 박막에 전류를 흐르게 하는 단계를 포함한다.

Description

전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법
제1a도 및 제1b도는 본 발명에 따라 제조된 기본 구성의 표면 전도형 전자 방출 소자의 개략도.
제2a도 내지 제2c도는 서로 다른 제조 단계를 도시하는 표면 전도형 전자 방출 소자의 개략 단면도.
제3a도 내지 제3b도는 본 발명의 목적을 위해 통전 포밍시에 사용할 수 있는 전압 파형을 개략적으로 도시한 그래프.
제4도는 본 발명에 따른 방법으로 제조된 표면 전도형 전자 방출 소자의 전자 방출 성능을 측정하는데 사용될 수 있는 계측 시스템의 개략적인 회로도.
제5도는 본 발명에 따른 방법으로 제조된 표면 전도형 전자 방출 소자의 소자 전압 Vf와 소자 전류 If 및, 소자 전압 Vf와 방출 전류 Ie 간의 전형적인 관계를 나타내는 그래프.
제6도는 본 발명의 방법에 따라 제조된 단순 매트릭스형의 전자원에 대한 개략 평면도.
제7도는 본 발명에 따른 방법으로 제조된 단순 매트릭스형의 전자원을 갖는 표시 패널을 부분 절단한 개략 사시도.
제8a도 및 제8b도는 본 발명에 따른 방법으로 제조한 화상 형성 장치의 표시 패널에서 사용할 수 있는 형광막에 대한 가능한 두가지 구성을 도시하는 개략도.
제9도는 NTSC 시스템 텔레비젼 신호에 따라 화상을 표시하는 화상 형성 장치의 구동 회로에 대한 블럭도.
제10도는 본 발명에 따른 방법으로 제조한 사다리형 전자원에 대한 개략 평면도.
제11도는 본 발명에 따른 방법으로 제조한 사다리형 전자원을 갖는 표시 패널을 부분 절단한 개략 사시도.
제12a도 내지 제12f도는 여러 제조 단계시의 [실시예 1]의 표면 전도형 전자 방출 소자에 대한 개략도.
제13도는 [실시예 1]의 표면 전도형 전자 방출 소자를 제조하는데 사용된 광조사 장치의 개략 단면도.
제14도는 [실시예 5]의 표면 전도형 전자 방출 소자에 대한 개략 평면도.
제15도는 [실시예 6]의 표면 전도형 전자 방출 소자에 대한 개략 단면도.
제16도는 [실시예 8]의 표면 전도형 전자 방출 소자에 대한 개략 단면도.
제17aa도 내지 제17ad도는 여러 제조 단계시의 [실시예 13]의 전자원에 대한 개략도.
제18b도 내지 제18e도는 여러 제조 단계시의 [실시예 13]의 전자원에 대한 개략도.
제19f도 내지 제19h도는 여러 제조 단계시의 [실시예 13]의 전자원에 대한 개략도.
제20i도 내지 제20k도는 여러 제조 단계시의 [실시예 13]의 전자원에 대한 개략도.
제21도는 통전 포밍 처리를 위한 배선 방법을 나타내는 [실시예 13]의 전자원의 개략도.
제22도는 [실시예 15]의 화상 형성 장치에 대한 개략도.
제23도는 M. Hartwell씨에 의해 제안된 공지의 표면 전도형 전자 방출 소자에 대한 개략 평면도.
＜도면의 주요부분에 대한 부호의 설명＞
1 : 기판 2 : 전자 방출 영역
3 : 전도성 박막 4, 5 : 소자 전극
[발명의 배경]
[발명의 분야]
본 발명은 전자 방출 소자의 제조 방법과 이러한 전자 방출 소자를 사용하여 전자원 및 화상 형성 장치를 제조하는 방법에 관한 것이다.
[관련 배경 기술]
전자-방출 소자로서는 두가지 형이 공지되어 있는데, 즉 열음극 전자-방출형과, 냉음극 전자-방출형이 있다. 물론, 냉음극 방출형은 전계 방출형(이하 FE형으로 기술함) 소자와, 금속/절연층/금속형(이하 MIM형으로 기술함) 소자 및 표면 전도형 전자-방출 소자를 포함하는 소자를 일컫는 것이다. FE형 소자의 예로서는 W.P. Dyke ＆ W.W. Dolan에 의한 Advance in Electron Physics, 8, 89(1956)의 "Field emission"과 C.A. Spindt에 의한 J. Appl. Phys., 47, 5284(1976)의 "PHYSICAL Properties of thin-film field emission cathodes with molybdenem cones"에서 제시된 것들을 들 수 있다.
MIM 소자의 예로서는 C.A. Mead에 의한 J. Appl. Phys., 32, 646(1961)의 "The tunnel-emission amplifier"를 포함하는 논문에서 기재된 것들을 들 수 있다.
표면 전도형 전자-방출 소자의 예로서는 M.I. Elison에 의해 Radio Eng. Electron Phys., 10(1965)에서 제안된 것을 들 수 있다.
표면 전도형 전자-방출 소자는 기판 상에 형성된 소규모 박막으로부터, 이 박막 표면과 평행하게 전류를 강제적으로 흐르게 함으로써 전자들이 방출되는 현상을 이용하여 구현된 것이다. Elison은 이러한 형의 소자의 경우 SnO2박막을 사용하였지만, [G. Dittmer: "Thin Solid Films", 9, 317(1972)]에서는 Au 박막을 이용한 반면에, [M. Hartwell and C.G. Fonstad: "IEEE Trans. ED Conf.", 519(1975)]와 [H.Araki et al: "Vacuum", Vol. 26, No. 1, P. 22(1983)]에서는 In2O3/SnO2와 탄소 박막을 사용한다.
제23도는 M. Hartwell에 의해 제안된 전형적인 표면 전도형 전자-방출 소자를 개략으로 도시하고 있다. 제23도에서, 참조 번호 (1)은 기판을 나타내고, 참조 번호(3)는 통상적으로 스퍼터링에 의해 H형의 금속 산화물 박막을 형성시켜 준비된 전도성 박막을 나타내며, 이 박막 중 일부가 결국에는 이후 기술될 "통전 포밍(energization forming)"으로 참조되는 전기적으로 통전 처리되면 전자-방출 영역(2)이 된다. 제23도에서, 한쌍의 소자 전극을 분리시키는 금속 산화물막의 소규모 수평 영역은 길이 L이 0.5 내지 1 [mm]이고 폭 W'가 0.1 [mm]이다.
종래에는, 표면 전도형 전자-방출 소자에서 이 소자의 전도성 박막(3)에 대해 "통전 포밍"으로서 참조되는 통전 예비 처리를 행함으로써 전자-방출 영역(2)을 형성한다. 통전 포밍 처리의 경우, 전형적으로 1 v/min.의 비율로 상승하는 일정 DC 전압 또는 저속 상승 DC 전압을 전도성 박막(3)의 소정의 대향 단부에 인가하여, 박막을 부분적으로 파괴, 변형 또는 변질시켜 전기적으로 높은 저항성을 갖는 전자-방출 영역(2)을 형성한다. 이 때문에, 전자-방출 영역(2)은 전형적으로 균열부(fissure) 또는 균열부들을 포함하는 전도성 박막(3)의 일부분이 되어, 전자들이 이 균열부들로부터 방출될 수가 있다.
따라서, 통전 포밍 처리된 표면 전도형 전자 방출 소자의 전도성 박막(3)에 전압이 인가되면, 전자 방출 영역(2)이 전자들을 방출하게 된다.
한편, 상기 공지된 통전 포밍 처리에 의해서는, 전도성 박막에 형성되어질 전자 방출 영역의 위치 및 형상(position and profile)을 정확하게 제어하여, 전자 방출에 대해 균일하게 동작하는 전자 방출 소자들을 제조하는 것이 곤란하다. 따라서, 이러한 전자 방출 소자들을 다수개 배열시켜 실현한 전자원과 이러한 전자원을 구비한 화상 형성 장치는 전자 방출 성능이 현저하게 불균일하게 되어 따라서 화상 표시 스크린의 휘도 역시 불균일해진다.
[발명의 요약]
상기 기술한 문제점을 감안하여, 본 발명의 목적은 전자 방출 영역의 위치 및 형상을 제어할 수 있는 전도성 박막에 전자 방출 영역을 형성하기 위해 전도성 박막에 대해 통전 포밍 처리를 행하는 단계를 구비하는 개선된 전자 방출 소자 제조 방법과, 상기 전자 방출 소자가 다수개 기판 상에 배열된 고 품질의 전자원과 이러한 전자원 및 화상 형성 부재를 구비한 화상 형성 장치를 제조하는 개선된 방법을 제공하는데 있다.
본 발명에 의하면, 상기 목적은 한쌍의 전극과 이들 전극들 간에 형성된 전자 방출 영역을 포함한 전도성 박막을 구비하는 전자 방출 소자의 제조 방법을 제공함으로써 달성되며, 상기 전자 방출 영역은 전도성 박막 중 일부 영역의 조성물을 변화시켜 상기 전도성 박막에 전류를 흐르게 하게 하는 단계에 의해 형성된다.
바람직하게는, 전도성 박막의 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막에 금속 영역과, 상기 금속의 산화물인 다른 영역을 형성시키는 단계이다.
본 발명을 실시하는 바람직한 실시예에서는 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막의 금속 영역 부분을 산화시키는 단계를 포함한다.
본 발명을 실시하는 다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막의 금속 산화물 영역 부분을 환원시키는 단계를 포함한다.
본 발명을 실시하는 또다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 유기 금속 화합물로 제조된 박막에 금속 영역과 상기 금속의 산화물인 다른 영역을 형성시키는 단계를 포함한다.
본 발명을 실시하는 또다른 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 금속과 반도체의 혼합물 영역과 상기 금속의 산화물과 반도체의 혼합물인 다른 영역을 형성시키는 단계를 포함한다.
본 발명을 실시하는 또다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막에 금속과 반도체의 혼합물 영역 부분을 산화시키는 단계를 포함한다.
본 발명을 실시하는 또다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막 중 금속 산화물과 반도체의 혼합물 영역 부분을 환원시키는 단계를 포함한다.
본 발명을 실시하는 또다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 금속 영역과 상기 금속의 질화물인 다른 영역을 형성하는 단계를 포함한다.
본 발명을 실시하는 또다른 바람직한 실시예에서는, 전도성 박막 중 일부 영역의 조성물을 변화시키는 상기 단계는 전도성 박막 중 금속 영역 부분을 질화(nitriding)시키는 단계를 포함한다.
[바람직한 실시예의 설명]
전자 방출 소자의 전도성 박막을 전기적으로 통전시켜 전도성 박막에 전자 방출 영역을 형성시키는 소위 통전 포밍 처리시에 전도성 박막에서 정성 변화(qualitative change) 및 물리적 변형이 발생하는 곳은 다양한 인수의 함수로서 결정되기 때문에, 주울 열(Joule's heat)의 발생 결과 온도가 높게 상승한 위치를 식별해 내는 것이 중요하다.
전도성 박막이 균일하게 형성되며 소자 전극들이 고도로 대칭적으로 배열되어 있는 경우에는, 전도성 박막 전체를 통해 주울 열이 균일하게 발생되어 상기와 같이 온도가 높게 상승한 위치는 존재하지 않을 수 있다. 만일 주변 영역으로의 열전도를 고려할 경우, 상기와 같은 위치는 두 전극의 중간 지점에 위치되는 것이 안전할 수 있다. 그러나, 전도성 박막이 여러가지 이유에 의해 통상적으로 균일하게 형성되지 않으며 특히 전극들이 포토리소그래피에 의해 제조된 경우와 비교하여 전극들을 프린팅에 의해 제조한 경우에는 전극들이 만족스럽게 대칭적으로 형성되지 않기 때문에 항상 상기와 같은 위치가 두 전극들 간의 중간 지점에 위치되는 것은 아니다. 또한, 전자 방출 영역을 형성하기 위해 전도성 박막에서 전기적으로 높은 저항 부분을 형성하는 공정에는 전도성 박막의 일부를 전기적으로 고 저항으로 만들기 위해 물리적으로 변형하며 정량적으로 변화시켜서 이것을 통해 흐르는 전류의 분포를 변화시키는 복잡한 처리가 포함된다. 결과적으로, 전자 방출 영역은 임의의 방해 요소들이 주변 환경에 존재하는 경우 심하게 만곡된(swerving) 형상을 나타내게 될 수 있다. 이와 같이 왜곡된 전자 방출 영역을 갖는 전자 방출 소자의 성능을 제어하는 것은 곤란하며, 따라서 전자 방출 성능을 거의 제어할 수 없는 전자 방출 소자들을 다수개 배열시켜 준비한 전자원 및 이러한 전자원을 구비하는 화상 형성 장치는 전자 방출의 성능이 현저하게 불균일하게 되어 화상 표시 스크린의 휘도 역시 불균일하게 될 수 있다.
상기 문제점들을 감안할 때, 본 발명에 의하면, 한쌍의 전극과 이들 전극들간에 형성된 전자 방출 영역을 포함한 전도성 박막을 구비한 전자 방출 소자들을 제조하는 방법이 제공되어 있으며, 상기 전자 방출 영역은, 제2a 내지 2c도에서 도시된 바와 같이, (1) 전자 방출 영역을 형성하기 위한 영역과 전도성 박막의 나머지 영역의 조성물을 전자 방출 영역을 형성하기 위한 상기 영역에 전자 방출 영역을 위한 잠상 영역(6)이 형성되도록 서로 차분화시켜 전자 방출 영역에서 나머지 영역보다 강한 전계가 발생되거나 또는 소자 전극(4, 5)에 전압이 인가될 때 전계 방출 영역에 나머지 영역보다 많은 전계가 집중되도록 기판(1) 상의 전극(4, 5) 간에 배열된 (전자 방출 영역을 형성하기 위한) 전도성 박막(7) 중 일부 영역의 조성물을 변화시키는 단계(제2a 및 2b도)와, (2) 예를 들어, 전자 방출 영역을 형성하기 위한 전도성 박막(7)에 전압을 인가하여 전도성 박막에 전류를 흐르게 하여 전자 방출 영역용 잠상 영역(6)이 국부적으로 가열되어 전도성 박막에 전자 방출 영역(2)을 형성하는 단계(제2c도)에 의해 형성된다.
상기한 바로부터 알 수 있는 바와 같이, 전자 방출 영역을 형성하기 위한 해당 영역에 나머지 영역보다 더 많은 전계가 집중되도록 하기 위해서는 상기 해당 영역의 단위 길이당 전기 저항을 나머지 영역의 단위 길이당 전기 저항보다 충분히 크게 할 필요가 있다. 상기 해당 영역의 단위 길이당 전기 저항은 이 영역의 조성물의 전기 비저항과 두께의 비로 정해진다. 만일 상기 해당 영역의 막 두께가 나머지 영역의 막 두께와 현저하게 다르지 않을 경우에는, 상기 해당 영역의 조성물의 전기 비저항을 충분히 크게 해야 할 필요가 있다.
예를 들어, 상기 단계(1)이 완료되었을 때 전자 방출 영역을 위한 잠상 영역 이외의 영역이 금속으로 이루어지고 잠상 영역이 금속 산화물 또는 금속 질화물로 이루어질 경우, 이와 같은 전기 비저항의 차분화를 실현할 수 있다. 상기 단계(1)는 예를 들어 잠상 영역이 형성되어야할 영역의 금속 막을 국부적으로 산화 또는 질화시키거나 또는 잠상이 형성되어야할 영역 이외의 영역에 금속 막을 형성하기 위해 금속 산화물 막을 환원함으로써 실행될 수 있다. 이와는 다르게, 상기 단계(1)는 잠상 영역이 형성되어야할 영역의 조건(condition)과 나머지 영역의 조건을 차분화시키기 위해 유기 금속 화합물 막을 분해시켜 잠상 영역을 금속 산화물로 전환시키는 한편 나머지 영역을 금속으로 전환함으로써 실행될 수 있다.
본 발명의 목적을 위해 국부적 산화 또는 질화에 사용될 수 있는 기술은 전자 방출 영역을 형성하기 위한 전도성 박막을 국부적으로 가열시켜 대기 또는 산소나 암모니아 기체를 함유한 적당한 분위기 중에서 화학적으로 반응하도록 하게 하는 것이다. 보다 상세히 기술하자면, 전자 방출 영역을 형성하기 위한 전도성 박막은 잠상 영역을 형성해야 할 영역이 특히 고온이 되도록 전도성 박막의 희망 영역을 가열시키기 위해 그 희망 영역을 레이저 빔 스폿에 의해 주사(scanning)시키거나 또는 전자 방출 영역을 형성하기 위한 전도성 박막에 비교적 저 전압을 인가함으로써 국부적으로 가열될 수 있다. 이와는 다르게, 전자 방출 영역을 형성하기 위한 전도성 박막 중에서의 화학적 반응을 UV 선에 의해 국부적으로 가속화할 수 있다.
잠상 영역을 형성해야 할 영역 이외의 다른 영역의 물질을 화학적으로 환원시키는 기술에서는 잠상 영역을 형성해야 할 영역 이외의 다른 영역 중의 금속 산화물 막을 가열한다. 이러한 기술을 효과적으로 하기 위해서는, 금속 산화물을 열에 의해 환원할 수 있는 분위기 중에서 가열을 행해야 한다. 선택될 수 있는 분위기는 전도성 박막용으로 사용된 금속 화합물에 따라 변화될 수 있다. 이와는 다르게, 금속 산화물을 진공 하에서 전자 빔에 의해 조사함으로써 환원할 수 있다.
교체로, 전자 방출 영역을 위한 잠상 영역을 형성해야 할 영역과 나머지 영역 간에서의 전기 비저항의 차분화는, 상기 단계(1)이 완료되었을 때 나머지 영역이 금속과 반도체의 혼합물로 이루어지고 잠상 영역이 형성되어질 영역이 금속 산화물과 반도체의 혼합물과 이루어질 경우에 실현될 수 있다.
본 발명의 목적을 위해서 "반도체"는 Si 및 GaAs와 같은 반도체 소자용으로 사용될 수 있는 것 뿐 아니라 SnO2및 In2O3등과 같이 적당한 전기적 비저항을 갖는 것도 포함될 수 있다. 이들 반도체 자체가 금속 산화물이지만, 이들은 이들과 함께 사용되는 금속 산화물 보다 안정된 것이다. 예를 들어, 가열되었을 때, Ag2O는 쉽사리 분해되어 금속 Ag가 산출되는 반면에, SnO2및 In2O3는 화학적으로 변화되지 않는다.
산화 및 환원에 대해 상술된 기술들은 상기 혼합물에 대해서도 사용될 수 있다.
상기 단계(2)가 잠상 영역의 형성 이후에 실행되면, 전계가 집중된 잠상 영역에서 나머지 영역보다 많은 주울 열이 강하게 발생되어 잠상 영역에 전자 방출 영역이 활실하게 형성된다. 따라서, 잠상 영역의 위치 및 형상을 제어하기만 하면 소자 전극들 간의 거리와 이들의 형상에는 관계없이 전자 방출 영역의 위치 및 형상을 제어할 수 있다.
여기서 주목해야 할 사항은 상기 단계(1)에서 상술된 기술들 중 일부를 공기중에서 사용할 수 있으며, 이 경우에 후속 단계(3)을 또한 공기 중에서 실행할 수 있으며, 나머지 기술 중 대부분은 1 기압을 갖는 여러 기체(불활성 기체, 환원 기체, 질화 기체 등)의 분위기 중에서 사용할 수 있다는 것이다. 환언하자면, 이 단계는 진공 장치의 사용을 필요로 하지 않아 전자 방출 소자의 제조에 있어서 장점을 제공한다.
상기 두 단계 이외에도, 전도성 박막의 임의 나머지 고 저항 영역의 전기 비저항을 감소시키기 위해 전자 방출 영역의 형성 후에 전도성 박막 전체를 환원시키는 단계를 포함할 수 있다. 이 단계에서는 소자 전체를 H2를 함유한 분위기 중에서 가열할 수 있다. 이후에, 전자 방출 영역을 형성하기 위해 잠상 영역이 최종적으로 소자에서 사라진다.
지금부터, 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 방법에 대해 기술하기로 한다.
제1a 및 1b도는 본 발명에 따른 전자원의 표면 전도형 전자 방출 소자의 개략도로서, 제1a도는 평면도이며, 제1b도는 단면도이다.
제1a 및 1b도를 참조해보면, 기판(1), 한쌍의 소자 전극(4 및 5), 전도성 박막(3), 및 전자 방출 영역(2)이 도시되어 있다.
기판(1)으로서 사용될 수 있는 물질로서는 석영 유리, Na와 같은 불순물을 감소된 농도 레벨로 함유하는 유리, 소다 석회 유리, 소다 석회 유리 상에 스퍼터링에 의해 SiO2층을 형성시켜 구현한 유리 기판, 알루미늄과 같은 세라믹 물질 및 Si를 포함한다.
대향으로 배열되어 있는 소자 전극(4 및 5)은 고 전도성 물질로 제조될 수 있지만, 바람직한 후보 물질로서는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pb과 같은 금속 및 이들의 합금과, Pd, Ag, RuO2, Pd-Ag 및 유리 중에서 선택된 금속 또는 금속 산화물로 이루어진 프린트가능 전도 물질과, In2O3- SnO2와 같은 투명 전도 물질과 폴리실리콘과 같은 반도체 물질을 포함한다.
본 발명에 따른 표면 전도형 전자-방출 소자를 설계하기 위한 소자 전극들 간의 거리 L, 소자 전극들의 길이 W1, 전도성 박막 및 다른 인자들은 소자의 용도에 따라 결정될 수 있다. 소자 전극들(4 및 5)을 분리하는 거리 L은 수백 나노미터와 수백 마이크로미터 사이인 것이 바람직한데, 보다 바람직하게는 수 마이크로미터에서 수십 마이크로미터이다.
소자 전극의 길이 W1은 전극의 저항과 소자의 전자-방출 특성에 따라 수 마이크로미터 내지 수백 마이크로미터인 것이 바람직하다. 소자 전극(4 및 5)의 박막 두께 d는 수십 나노미터와 수 마이크로미터 사이의 범위 내에 있다.
본 발명의 목적에 사용될 수 있는 표면 전도형 전자-방출 소자는 제1a 및 1b도에서 도시된 것과는 다른 구성을 갖을 수 있으며, 선택적으로, 기판(1) 상에 전도성 박막(3)을 형성한 후 대향 배치되는 한쌍의 소자 전극(4 및 5)을 형성시켜 준비될 수 있다.
전도성 박막(3)은 우수한 전자-방출 특성을 제공하기 위해 미립자막인 것이 적합하다. 전도성 박막(3)의 두께는 소자 전극(4 및 5) 상의 전도성 박막의 단차 커버리지(step coverage)와, 소자 전극(4 및 5) 간의 전기 저항과, 후술된 포밍 처리(forming operation) 중의 파라미터와 다른 인자들의 함수로서 결정되며, 0.1 나노미터 내지 수백 나노미터인 것이 바람직하며, 보다 바람직하게는 1 나노미터 내지 50 나노미터 사이이다. 전도성 박막(3)은 명목상 102내지 107Ω/cm2사이의 저항 RS를 나타낸다. RS는 R = RS(1/W)로 정해진 저항이며, 여기서 t, w 및 1은 박막의 두께, 폭 및 길이인 것에 주목할 필요가 있다. R은 길이 1의 방향을 따라 측정한 박막의 저항이다.
본 원에서 사용된 "미립자막"이란 용어는 (일정 조건 하에서 섬 모양을 갖도록) 조밀하지 않게 분산되거나, 밀접하게 배열되거나 상호 임의적으로 중첩될 수 있는 대다수의 미립자로 구성된 박막을 일컫는다. 본 발명의 목적에 사용될 수 있는 미립자의 직경은 0.1 나노미터 내지 수백 나노미터 사이이며, 바람직하게는 1 나노미터 내지 20 나노미터 사이이다.
본 원에서 "미립자"란 용어가 자주 사용되므로, 이하에서 보다 깊이있게 기술하고자 한다.
작은 입자를 "미립자"라 칭하며, 미립자보다 작은 입자를 "초미립자"라 칭한다. "초미립자"보다 작은 입자와 수백 원자로 구성된 입자를 "클러스터(cluster)"라 칭한다.
그러나, 이러한 정의(definition)는 엄격한 것은 아니고, 각 용어의 범주는 처리해야 할 입자의 특정 양상에 따라 달라질 수 있다. "초미립자"를 단순히 본 발명의 경우에서와 같이 "미립자"로 나타낼 수 있다.
"The Experimental Physics Course No. 14: Surface/Fine Particle"(ed., Koreo Kinoshita; Kyoritu Publication, September 1, 1986)에서는 다음과 같이 기재되어 있다.
"여기서 기술된 미립자는 2~3 ㎛ 내지 10 nm 사이의 작경을 갖는 입자를 가리키며, 초미립자는 10 nm 내지 2~3 nm 사이의 직경을 갖는 입자를 가리킨다. 그러나, 이러한 정의는 엄격한 것은 아니고 초미립자를 단순히 미립자라 칭할 수 있다. 따라서, 이러한 정의는 제한적이지 않다. 2 내지 수백개 원자로 구성된 입자를 클러스터라 칭한다."(Ibid., P. 195, 11. 22 - 26)
또한, "The New Technology Development Corporation의 "Hayashi's Ultrafine Particle Project"에서는 입자 크기에 대해 보다 낮은 한계를 사용하여 다음과 같이 기재하고 있다." "the Creative Science and Technology Promoting Scheme의 초미립자 프로젝트(1981 - 1986)에서는 초미립자를 약 1 내지 100 nm 사이의 직경을 갖는 입자로서 정의하고 있다. 이것은 초미립자가 약 100 내지 108원자의 집합체인 것을 의미한다. 원자의 관점에서 보면, 초미립자는 거대한 또는 매우 거대한 입자이다."(Ultrafine Particle - Creative Science and Technology: ed., Chikara Hayashi, Ryoji Ueda, Akira Tazaki; Mita Publication, 1988, p. 2, 11.1 - 4). 수 내지 수백 원자로 구성된 미립자보다 작은 입자를 총괄하여 클러스터라 칭한다(Ibid : page 2, PP. 12 - 13).
상기 일반적인 정의를 고려해 보면, 본 원에서 사용된 "미립자"란 용어는 최소 0.1 nm 내지 1 nm에서 최대 수 마이크로미터까지의 범위 내에 있는 직경을 갖는 대다수의 원자 또는 분자의 집합체로 볼 수 있다.
전자 방출 영역이 실제로 형성되기 전에 전자 방출 영역을 포함하는 전도성 박막을 형성하기 위한 전도성 박막을 이후부터는 혼동을 피하기 위해 "전자 방출 영역을 형성하기 위한 박막(7)"이라고 기술하기로 한다. 상기 단계(1)이 완료되었을 때, 전자 방출 영역을 형성하기 위한 박막은 저 전기 저항을 갖는 전형적으로 금속인 영역과 고 전기 저항을 갖는 금속 산화물 또는 금속 질화물 영역(전자 방출 영역을 형성하기 위한 잠상 영역)을 포함한다. 상기 금속은 그 산화물 또는 질화물이고 전기 저항을 나타내야 하며 화학적으로 쉽사리 변화될 수 있어야 한다. 특정의 예로서는 Pd, Ru, Ag, Au, Ti, Tn, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb를 포함한다. 이들 금속 중 임의의 것은 그 산화물/질화물과 반도체의 혼합물로서 사용될 수 있다. 바람직한 예로서는 In2O3및 SnO2와 같은 산화물 반도체와 Si 및 Ge 등의 반도체를 포함한다.
전자-방출 영역(2)은 전도성 박막(3)의 일부분으로서 전기적으로 고 저항성 균열부를 포함하는데, 그 성능은 전도성 박막(3)의 두께 및 물질과, 후술될 통전 포밍 처리에 따라 좌우된다. 전자-방출 영역(2)은 그 내부에 0.1 나노미터의 수배 내지 수십 나노미터 사이의 직경을 갖는 전도성 미립자를 포함할 수 있다. 이러한 전도성 미립자의 물질은 전자-방출 영역을 포함하는 박막(3)을 준비하는데 사용될 수 있는 물질들 전부 또는 일부 중에서 선택될 수 있다. 전자-방출 영역(2)과 이 영역(2)을 둘러싸고 있는 박막(3) 중 일부는 탄소와 탄소 화합물을 함유할 수 있다.
지금부터, 본 발명에 따른 제1a 및 1b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자를 제조하는 방법에 대해 제2a 내지 2c도를 참조하면서 기술하고자 한다. 단계 a) 내지 단계 c)는 제2a 내지 2c도 각각에 대응하는 것을 알아야 한다.
단계 a) : 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 제1 단계에서, 전자 방출 영역을 형성하기 위한 박막(7)은 절연 기판(1) 상에 배열된 한쌍의 대향 배치된 소자 전극(4, 5) 간의 금속으로 진공 침착 또는 스퍼터링 등과 같은 진공막 형성 기술, CVD 등과 같은 증기 성장 기술 또는 도포 기술에 의해 준비된다.
단계 b) : 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 제2 단계에서, 전자 방출 영역을 형성하기 위한 박막(7)의 희망 영역(대부분의 경우, 소자 전극 사이에서 거의 중앙이면서 직선으로 한정된 영역)을 광에 의해 국부적으로 조사시켜 상기 영역의 화학적 조성을 변화시킴에 의해 나머지 영역보다 높은 전기 저항을 갖는 전자 방출 영역을 형성하기 위한 영역(6)이 형성된다. 필요할 시에는 소자를 가열하며 분위기를 조절한다. 광에 의해 국부적으로 조사를 행하는 경우, 광원으로서 적외선 램프, 자외선 램프 또는 임의 형태의 레이저를 사용하며 적당한 광 시스템(8)에 의해 방출된 광을 수렴시켜 소자의 희망 영역을 수렴시킨 광으로 주사한다. 상기 화학적 조성 변화는 박막 금속의 산화, 질화 또는 임의 다른 상 전이(phase transition)일 수 있다.
단계 c) : 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 제3 단계에서, 소자 전극(4 및 5) 간의 전도성 박막(3)에 대해 "포밍"으로서 참조되는 전기적으로 통전 처리를 행한다. 보다 상세히 기술하자면, 소자 전극(4 및 5) 간의 전도성 박막(3)이 전원(도시되지 않음)에 의해 전기적으로 통전되면, 전자 방출 영역을 형성하기 위한 박막(7)에 고 전기 저항을 갖는 전자 방출 영역을 형성하기 위한 영역(6)중에 위치 및 형상이 양호하게 제어된, 사실상 만곡되지 않은 전자 방출 영역(2)이 형성된다. 환언하자면, 통전 포밍 처리 결과로서 전자 방출 영역을 형성하기 위한 영역(6)이 국부적이면서 구조적으로 파괴, 변형 또는 변질되어 전자 방출 영역(2)이 형성된다. 제3a 및 3b도에서는 통전 포밍시에 사용될 수 있는 상이한 두 펄스 전압을 도시하고 있다.
통전 포밍에 사용되는 전압은 펄스 파형을 갖는 것이 바람직하다. 일정한 파고 또는 일정한 피크 전압을 갖는 펄스 전압이 연속으로 인가되거나(제3a도), 또는 파고와 피크 전압이 증가하는 펄스 전압이 인가될 수 있다(제3b도).
제3a도와 같은 일정한 파고를 갖는 펄스 전압을 사용할 경우, 이 펄스 전압은 펄스 폭 T1과 펄스 간격 T2를 가지며, 이들은 전형적으로 1 μsec. 내지 10 msec.와 10 μsec. 내지 100 msec. 사이이다. 표면 전도형 전자-방출 소자의 형상에 따라 삼각파의 높이(통전 포밍 처리를 위한 피크 전압)를 적정하게 선택할 수 있다. 전압은 전형적으로 적정의 진공도 하에서 수초 내지 수십 분 동안 인가된다. 그러나, 펄스 파형은 삼각파 또는 구형파에 한정되지 않고 임의 다른 파형을 사용할 수 있다.
제3b도와 같은 펄스 높이가 시간에 따라 증가하는 펄스 전압을 사용할 경우, 펄스 전압은 제3a도의 것과 거의 동일한 펄스 폭 T1과 펄스 간격 T2를 갖는다. 펄스 전압은 제3a도의 경우와 같이 적정 진공도 하에서 인가되며, 삼각파의 높이(통전 포밍 처리를 위한 피크 전압)는 예를 들어 단차당 0.1 V의 비율로 상승한다.
통전 포밍 처리는, 통전 포밍 및 소자의 저항을 검출하기 위한 펄스 전압 간격 T2 동안, 소자 전극들 사이에 전자 방출 영역을 형성하기 위한 영역(6)을 국부적으로 파괴 또는 변형할 수 없는 충분히 낮은 펄스 전압이 소자 전극 간에 인가될 때 소자 전극 간의 전도성 박막을 흐르는 전류를 측정함으로써 종료될 것이다. 전형적으로, 통전 포밍 처리는 약 0.1 V의 펄스 전압이 소자 전극에 인가되는 동안 소자 전류에서 1 MΩ 이상의 저항이 관찰되면 종료된다.
통전 포밍 처리 후에, 전자 방출 소자에 대해 활성화 처리(activation process)를 행한다.
활성화 처리란 소자 전류 If와 방출 전류 Ie를 현저하게 변화시키는 처리이다.
활성화 처리시에, 통전 포밍 처리의 경우에서와 같이 유기 물질의 기체 분위기 중에서 소자에 펄스 전압을 반복적으로 인가할 수 있다. 이 분위기는 오일 확산 펌프 및 회전 펌프에 의해 진공실을 배기한 후 진공실에 잔류하는 유기 물질을 이용하거나 또는 이온 펌프에 의해 진공실을 충분히 배기한 후 진공실 내로 유기물의 기체를 도입함으로써 만들 수 있다. 유기 물질의 기체 압력은 처리해야 할 전자 방출 소자의 형상, 진공실의 형상, 유기 물질의 종류 및 다른 인자들의 함수로서 정해진다.
활성화 처리의 목적에 적합하게 사용될 수 있는 유기 물질들로서는 알칼, 알켄 및 알킨과 같은 지방족 탄화수소, 방향족 탄화수소, 알코올, 알데히드, 케톤, 아민, 페놀과 같은 유기산, 탄산 및 설폰산을 포함할 수 있다. 특정 예로서는 메탄, 에탄 및 프로판 등과 같은 일반식 CnH2n+2로 표현된 포화 탄화수소, 에틸렌 및 프로필렌과 같은 일반식 CnH2n으로 표현된 불포화 탄화수소, 벤젠, 톨루엔, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸에틸케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산 및 프로피온산을 포함할 수 있다.
활성화 처리 결과, 분위기 중에 존재하는 유기 물질 중에서 탄소 또는 탄소 화합물이 소자 상에 침착되어 소자 전류 Ie 및 방출 전류 If를 현저하게 변화한다.
활성화 처리의 종료는 소자 전류 If 및 방출 전류 Ie를 관찰함으로써 결정된다. 펄스 폭, 펄스 간격 및 펄스 파고는 적절하게 선택해야 한다.
본 발명의 목적을 위해, 탄소 및 탄소 화합물은 흑연(소위 HOPG, PG 및 GC를 포함함, 이중에서 HOPG는 거의 완전한 결정 구조를 가지며, PG는 약 20 nm 크기의 결정 입자를 갖는 다소 왜곡된 결정 구조를 가지며, GC는 약 2 nm 크기의 결정 입자를 갖는 보다 왜곡된 결정 구조를 가짐)과 탄소(비정질 탄소, 비정질 탄소와 미세결정 흑연의 혼합물)를 나타내며, 이러한 탄소 또는 탄소 화합물의 침착 두께는 50 nm 이하인 것이 바람직하며, 보다 바람직하게는 30 nm 이하인 것이 바람직하다.
활성화 처리는 전형적으로 아래와 같은 방법으로 행해진다.
다음에 상기 단계 이후에 얻어진 전자 방출 소자에 대해 안정화 처리를 행하는 것이 바람직하다.
이것은 진공실에 남아있는 임의의 활성화 물질을 제거시키는 처리이다. 이러한 처리시에 사용되어질 진공 및 배기 장비는 처리 중에 취급되는 소자의 성능에 악영향을 끼칠 수 있는 어떠한 증발 오일도 발생하지 않도록 하기 위해 오일을 사용하지 않는 것이 바람직하다. 따라서, 흡수 펌프와 이온 펌프를 사용하는 것이 바람직한 선택일 수 있다.
활성화 처리시에 오일 확산 펌프 및 회전 펌프를 사용하여 오일에 의해 발생된 유기 기체를 사용하면, 유기 기체의 부분 압력은 반드시 최소화시켜야 한다. 진공실 내의 유기 기체의 부분 압력은 1.3 x 10-6Pa 이하로 하는 것이 바람직하며, 탄소나 탄소 화합물이 더이상 침착되지 않으면 1.3 x 10-8Pa 이하로 하는 것이 더욱 바람직하다. 진공실은 진공실의 내벽과 진공실의 전자 방출 소자에서 흡수된 유기 분자들을 용이하게 제거시키기 위해서 가열 후에 배기시키는 것이 바람직하다. 진공실은 가능한 오랫 동안 80 내지 250℃로 보다 바람직하게는 150℃ 이상으로 가열하는 것이 바람직한데, 진공실의 크기 및 형상과 진공실의 전자 방출 소자의 구성과 기타 상황을 고려하여 다른 가열 조건을 선택할 수 있다. 진공실의 압력은 가능한 낮게 해야 할 필요가 있으며 1 x 10-5Pa 이하가 바람직하며, 보다 바람직하게는 1.3 x 10-6Pa 이하이다.
안정화 처리 후에, 전자 방출 소자 또는 전자원을 구동시키는 분위기는 안정화 처리를 원료했을 때의 분위기와 동일한 것이 바람직하지만, 진공실 내의 유기 물질이 충분히 제거되었으면 전자 방출 소자 또는 전자원의 안정한 동작에 손상을 주지 않는한 보다 낮은 압력을 사용할 수도 있다.
이러한 분위기를 사용함으로써, 부가적인 탄소 또는 탄소 화합물의 침착 형성을 효율적으로 억제할 수 있으며, 진공실과 기판에서 흡수된 H2O, O2및 다른 물질들을 제거할 수 있으므로 소자 전류 If와 방출 전류 Ie가 안정화된다.
본 발명을 적용할 수 있는, 상기 처리에 의해 준비된 전자 방출 소자의 성능에 대해서는 제4 및 5도를 참조하여 기술하고자 한다.
제4도는 상기 처리에 사용될 수 있는 진공실을 구비한 장치의 개략적인 블럭도이다. 이 장치는 고려 중에 있는 형태의 전자-방출 장치의 성능을 측정하기 위한 계측 시스템으로서도 사용될 수 있다. 제4도에서, 제1a 및 1b도와 동일한 구성 성분은 동일 부호로 표시한다. 제4도를 참조해 보면, 계측 시스템은 진공실(55)과 진공 펌프(56)을 구비하고 있다. 진공실(55) 내에 전자-방출 소자가 배치되어 있다. 이 소자는 기판(1), 한쌍의 장치 전극(4 및 5), 전도성 박막(3) 및 전자-방출 영역(2)를 구비하고 있다. 이외에도, 계측 시스템은 소자에 소자 전압 Vf를 인가시키기 위한 전원(51), 소자 전극(4와 5) 간의 박막(3)을 통해 흐르는 소자 전류 If를 측정하기 위한 전류계(50), 소자의 전자-방출 영역으로부터 방출된 전자에 의해 방생된 방출 전류 Ie를 포착하기 위한 애노드(54), 계측 시스템의 애노드(54)에 전압을 인가시키기 위한 고 전압원(53), 및 소자의 전자-방출 영역(2)으로부터 방출된 전자에 의해 발생된 방출 전류 Ie를 측정하기 위한 다른 전류계(52)를 포함하고 있다. 전자-방출 소자의 성능을 측정하기 위해, 1 내지 10 KV의 전압을 애노드에 인가할 수 있으며, 이 애노드는 전자-방출 소자와 2 내지 8 mm인 거리 H 만큼 이격되어 있다.
계측 시스템에 필요한 장비의 진공 게이지와 다른 부품을 포함한 기구를, 진공실 내에서의 전자-방출 소자 또는 전자원의 성능을 적절하게 테스트하기 위해 진공실(55) 내에 배치한다. 진공 펌프(56)는 터보(turbo) 펌프나 회전 펌프 등을 구비한 통상의 고 진공 시스템이나 자기 부양 터보 펌프 또는 건식 펌프 등의 무오일 펌프를 구비한 무오일 고 진공 시스템과, 이온 펌프를 구비한 초고진공 시스템을 갖출 수 있다. 전자원을 내포하고 있는 진공실 전체는 가열기(도시되지 않음)에 의해 250℃까지 가열될 수 있다.
제5도는 제4도의 계측 시스템에 의해 전형적으로 측정된 소자 전압 Vf와 방출 전류 Ie, 및 소자 전압 Vf와 소자 전류 If 간의 관계를 개략적으로 도시한 그래프이다. Ie가 If의 크기보다 훨씬 더 작은 크기를 갖는다는 사실에 비추어 제5도에서는 Ie와 If에 대해 임의로 다른 단위를 사용한다는 것을 알 필요가 있다. 그래프의 수직 및 수평축은 직선을 나타낸다는 것을 알아야 한다.
제5도에서 도시된 바와 같이, 본 발명에 따른 전자-방출 소자는 이후 기술될, 방출 전류 Ie에 대하여 현저한 3가지 특징을 갖고 있다.
(i) 첫째로, 본 발명에 따른 전자-방출 소자는 인가된 전압이 소정 레벨(이후 부터 임계 전압으로 지칭되며 제5도에서 Vth로 표시되어 있음)을 초과할 때 방출 전류 Ie가 갑작스럽고 급격하게 증가하는 반면에, 인가된 전압이 임계 전압 Vth 이하일 경우에는 방출 전류 Ie는 사실상 검출되지 않는다. 달리 말하자면, 본 발명에 따른 전자-방출 소자는 방출 전류 Ie에 대해 명백한 임계 전압 Vth를 갖는 비선형 소자이다.
(ii) 둘째로, 방출 전류 Ie가 소자 전압 Vf에 크게 좌우되므로, 방출 전류 Ie는 소자 전압 Vf에 의해 사실상 제어될 수 있다.
(iii) 셋째로, 애노드(54)에서 포착된 방출된 전하는 소자 전압 Vf의 인가 지속 시간의 함수이다. 환언하자면, 애노드(54)에서 포착된 전하량은 소자 전압 Vf가 인가되는 시간에 의해 사실상 제어된다.
상기의 현저한 특징들 때문에, 본 발명에 따른 다수의 표면 전도형 전자-방출 소자를 구비한 전자원의 전자-방출 동작과 이러한 전자원을 구비한 화상 형성 장치의 전자 방출 동작은 입력 신호에 따라 용이하게 제어될 수 있다. 따라서, 이러한 전자원 및 화상 형성 장치는 기타 여러가지에 응용될 수 있다.
한편, 소자 전류 If는 소자 전압 Vf에 대해 단조 증가하거나(제5도에서 실선으로 도시, 이하에서 "MI 특성"으로 기술함), 전압-제어-부성-저항 특성(이하에서 "VCNR 특성"으로 기술함)으로 고유한 곡선(점선으로 도시)을 나타내도록 변화될 수 있다. 소자 전류의 이러한 특성들은 제조 방법, 계측시의 조건 및 소자를 동작시키기 위한 환경을 포함하여 여러 인자에 따라 좌우된다.
본 발명에 따른 방법으로 제조된 표면 전도형 전자 방출 소자의 현저한 특성으로 인해, 전자원 또는 이 전자원을 구비한 화상 형성 장치에 배열된 다수의 전자 방출 소자의 전자 방출을 제어할 수 있으므로, 이러한 전자원과 화상 형성 장치를 여러 용도에 응용할 수 있다.
지금부터, 본 발명에 따른 다수의 표면 전도형 전자 방출 소자를 배열시켜 실현한 전자원에 대해 기술하기로 한다.
예를 들어, 다수의 전자-방출 소자는 한 방향을 따르는 평행한 행으로 배열되어 사다리형 구성을 실현할 수 있다. 이와는 다르게, 다수의 전자-방출 소자들은 X-방향을 따르는 행과 Y-방향을 따르는 열로 배열되어 매트릭스를 구성하며, X-방향과 Y-방향은 서로 수직하며, 전자-방출 소자들은 각 소자의 전극에 의해 연관된 X-방향 배선 및 Y-방량 배선에 각각 접속되며, 상기 Y-방향 배선은 층간 절연층을 삽입한 상태로 상기 X-방향 배선 상에 배치되어 있다. 후자의 구성을 단순한 매트릭스 구성이라 칭한다. 지금부터, 단순한 매트릭스 구성에 대해 상세히 기술하기로 한다.
본 발명을 적용할 수 있는 표면 전도형 전자-방출 소자의 상술된 기본적인 세가지 특징 (i) 내지 (iii)에 비추어, 임계 전압 레벨 Vth 이상으로 소자의 대향 전극에 인가된 펄스 전압의 펄스 파고와 펄스 파 폭을 제어함으로써 전자-방출을 제어할 수 있다. 반면에, 소자는 임계 전압 레벨 Vth 이하에서는 실제로 어떠한 전자도 방출시키지 않는다. 따라서, 장치 내에 배열된 전자-방출 소자의 수에는 관계없이, 희망의 표면 전도형 전자-방출 소자들을 선택할 수 있으며 선택된 소자 각각에 펄스 전압을 인가함으로써 입력 신호에 응답하여 전자-방출을 제어할 수 있다.
제6도는 상기 특성을 이용하기 위해서 다수의 전자 방출 소자들을 매트릭스 구성으로 배열시켜 구현한 전자원에 대한 개략 평면도이다. 제6도의 전자원에 대해 후술하기로 한다.
제6도에서, 전자원은 전형적으로 상술된 유리 플레이트로 제조된 기판(1)과, 이 기판 상에 배열된 다수의 표면 전도형 전자 방출 소자(104)를 포함한다. 표면 전도형 전자 방출 소자의 개수와 구성은 적절히 선택될 수 있다.
기판(1) 상에는 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2, …, Dxm으로 표시되며, 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 모든 표면 전도형 전자 방출 소자에 사실상 동일한 전압이 인가될 수 있도록 물질, 두께 및 폭에 대해 설계된다.
Y-방향 배선(103)들은 전체 n개 배열되어 있으며, Dy1, Dy2, …, Dym으로 표시되며, 이들 물질, 두께 및 폭은 X-방향 배선(102)과 동일하다.
m개의 X-방향 배선(102)과 n개의 Y-방향 배선(103) 사이에 층간 절연층(도시되지 않음)이 배치되어 이들 배선들을 서로 전기적으로 절연한다. 여기서, m 및 n은 모두 정수이다.
층간 절연층(도시되지 않음)은 전형적으로 SiO2로 제조되며 절연 기판(1)의 표면 전체 또는 표면 일부 상에 진공 침착, 프린팅 또는 스퍼터링에 의해 희망하는 형상이 나타나도록 형성된다. 층간 절연층의 물질, 두께 및 제조 방법은 X-방향 배선(102) 중 임의 배선과 Y-방향 배선(103) 중 임의 배선 간의 교차부에서 측정할 수 있는 전위차를 견딜 수 있도록 선택된다.
표면 전도형 전자-방출 소자(104) 각각의 대향 배열된 전극(도시되지 않음)은 m개의 X-방향 배선(102) 중 관련된 배선과 n개의 Y-방향 배선(103) 중 관련된 배선에, 전도성 금속으로 제조되고 증기 침착, 프린팅 또는 스퍼터링과 같은 적당한 수단에 의해 형성된 각각의 결선(105)에 의해 접속된다.
m개의 X-방향 배선(102), n개의 Y-방향 배선(103), 결선(105) 및 소자 전극은 공통 물질 또는 상이한 물질로 부분적으로 또는 전체적으로 제조될 수 있다. 통상적으로 이들 물질들은 소자 전극용으로 열거된 후보 물질 중에서 적절하게 선택될 수 있다. 소자 전극과 결선이 동일한 물질로 제조되면, 이들을 결선과 구별없이 소자 전극으로 총괄적으로 칭할 수 있다. 표면 전도형 전자-방출 장치(104)는 기판(1) 상이나 층간 절연층(도시 안됨) 상에 형성될 수 있다.
이하에서 상세히 기술된 바와 같이, X-방향 배선(102)은 X-방향으로 배열된 표면 전도형 전자-방출 소자(104) 중 선택된 행에 주사 신호를 인가시키기 위한 주사 신호 인가 수단(도시되지 않음)에 전기 접속되어 있다.
반면에, Y-방향 배선(103)은 Y-방향으로 배열된 표면 전도형 전자-방출 소자(104) 중 선택된 열에 변조 신호를 인가시켜 선택된 열을 입력 신호에 따라 변조시키기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있다. 각각의 표면 전도형 전자-방출 소자에 인가해야 할 구동 신호는 해당 소자에 인가되는 주사 신호와 변조 신호의 전압차로서 표현되는 것을 알아야 한다.
지금부터, 상술된 단순한 매트릭스 구성의 전자원을 갖는 화상 형성 장치에 대해 제7 내지 9도를 참조하면서 기술하기로 한다. 제7도는 화상 형성 장치의 표시 패널의 기본 구성을 나타낸 부분 절댄 개략 사시도이며, 제8a 및 8b도는 제7도의 화상 형성 장치에 사용될 수 있는 형광막(114)의 가능한 두가지 구성을 나타내는 개략도이며, 제9도는 NTSC 텔레비젼 신호에 따라 텔레비젼 화상을 표시하도록 동작하는 제7도의 화상 형성 장치의 구동 회로에 대한 블럭도이다.
우선 화상 형성 장치의 표시 패널의 기본 구성을 나타내는 제7도를 참조해 보면, 다수의 전자-방출 소자를 포함하고 있는 상술된 형의 전자원 기판(1)과, 전자원 기판(1)을 견고하게 보유시키는 배면판(111)과, 유리 기판(113)의 내면 상에 형광막(114)과 금속 백(115)을 적층시켜 준비된 전면판(116), 및 프릿 유리(frit glass)에 의해 배면판(111)과 전면판(116)을 결합하며 대기 또는 질소 분위기 중에서 10분 이상 간 400 내지 500℃로 베이킹되는 지지 프레임(112)을 구비하여 용접 밀봉 및 기밀 밀봉되는 밀봉부(118)를 형성한다.
제7도에서, 참조 번호(102 및 103)는 각 전자-방출 소자(114)의 각 소자 전극(4, 5)에 접속된 X-방향 배선과 Y-방향 배선을 나타내며 각 외부 단자 Dx1내지 Dxm과 Dy1내지 Dyn을 갖고 있다.
상기 실시예에서 밀봉부(118)가 전면판(116), 지지 프레임(112) 및 배면판(111)으로 형성되었지만, 배면판(111)은 주로 기판(1)을 보강하기 위해 제공되는 것이기 때문에 기판(1)이 그 자체로 충분히 강하다면 배면판(111)을 생략할 수 있다. 만일 이러한 경우, 별도의 배면판(111)을 필요로 하지 않아 지지 프레임(112)이 기판(21)에 직접 결합될 수 있으므로 밀봉부(118)는 전면판(116), 지지 프레임(112) 및 기판(1)으로 구성된다. 밀봉부(118)의 전체 강도는 전면판(116) 과 배면판(111) 사이에 스페이서(도시되지 않음)라 칭하는 다수의 지지 부재를 배열함으로써 증가할 수 있다.
제8a 및 8b도는 형광막에 대한 가능한 두가지 구성을 나타낸다. 표시 패널이 흑색 화상 및 백색 화상을 나타내는데 사용될 경우 형광막(114)은 단일의 형광체(122)만을 구비하지만, 칼라 화상을 표시하기 위해서는 흑색 전도 부재(121)와 형광체(122)를 구비해야 하는데, 흑색 전도 부재는 형광체(122)의 구성에 따라 흑색 스트라이프(제8a도) 또는 흑색 매트릭스의 부재(제8b도)로서 불리워진다. 흑색 스트라이프 또는 흑색 매트릭스의 부재는 칼라 표시 패널에서 서로 다른 3원색의 형광체(122)가 덜 구분되게 만들어지고 표시된 화상의 콘트라스트가 형광막(114)에 의해 반사된 외부 광에 의해 감소되는 악영향을, 주위 영역을 흑색화함으로써 약화시키기 위해 배열된 것이다. 흑색 전도 부재(121)의 주 성분으로서 통상 흑연을 사용하지만, 낮은 광 투과도와 반사도를 갖는 다른 흑색 전도 물질을 사용할 수 있다.
흑색 및 백색 또는 칼라 표시에는 상관없이 유리 기판(113) 상에 형광체(122)를 도포시키는데는 침전 또는 프린팅 기술을 적당하게 사용한다.
제7도에서 도시된 바와 같이, 형광막(114)의 내면 상에는 금속 백(115)이 배열된다. 금속 백(115)은 형광체(122, 제8a 및 8b도)로부터 방출되어 밀봉부의 내측으로 전달되는 광선을 전면판(116)쪽으로 미러 반사되도록 하게 함으로써 표시 패널의 휘도를 증가하며, 전자 빔에 고 전압 단자 Hv로부터의 가속 전압을 인가시키기 위한 전극으로서 사용하고, 밀봉부(118)의 내부에서 발생된 음이온이 형광체에 부딪힐 때 초래될 수 있는 형광체의 손상을 보호하기 위해서 제공된 것이다. 금속 백(115)은 형광막(114)를 형성한 후 형광막(114)의 내면을 평탄화하며(통상 "필르밍(filming)"이라 칭하는 공정시) 진공 증착에 의해 형광막(114) 상에 A1막을 형성함으로써 준비된다.
형광막(114)의 전도율을 증가시키기 위해 전면판(116) 상에 형광막(114)의 외면에 대향하여 투명 전극(도시되지 않음)을 형성할 수 있다.
칼라 표시를 포함할 경우, 상기 열거된 밀봉부의 부품들을 서로 결합시키기전에 칼라 형광체(122)와 전자-방출 소자(104)의 각 셋트를 정확하게 배열시키는 것에 주의를 기울여야 한다.
밀봉부(118)는 배기 파이프(도시 안됨)를 통해 그 내부를 10-4내지 10-5Pa의 진공도까지 배기한 후 용접 밀봉된다.
밀봉부(118)의 내부를 배기 파이프(도시 안됨)를 통하고 회전 펌프 또는 터보 펌프를 구비한 적당한 진공 시스템에 의해 약 10-4Pa의 진공도까지 배기하며 활성화 처리를 위해 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn을 통해 소자 전극(4, 5)에 전압을 인가한 후, 진공 시스템은 오일을 사용하지 않는 이온 펌프 또는 흡착 펌프를 구비한 초고진공 시스템으로 교체될 수 있다. 밀봉부(118)를 용접 밀봉하기 직전 또는 직후에 밀봉부(118)의 내부에서 달성된 진공도를 유지하기 위해 게터(getter)처리를 행할 수 있다. 게터 처리시에, 밀봉부(118) 내의 소정된 위치에 배열시킨 게터(도시 안됨)를 저항 가열기 또는 고주파 가열기에 의해 가열시켜 증착에 의한 막이 형성된다. 게터는 전형적으로 주 성분으로서 Ba를 함유하고 증착막의 흡수 효과에 의해 1 x 10-3내지 1 x 10-5Pa의 진공도를 유지할 수 있다.
지금부터, 상술된 표시 패널(201)을 구동시키기 위한 구동 회로에 대해 제9도를 참조하여 설명하기로 한다. 제9도에서, 참조 번호(201)는 표시 패널을 나타낸다. 이외에, 상기 구동 회로는 주사 회로(202), 제어 회로(203), 시프트 레지스터(204), 라인 메모리(205), 동기 신호 분리 회로(206) 및 변조 신호 발생기(207)을 포함한다. 제9도에서 Vx 및 Va는 DC 전압원을 나타낸다.
제9도에서 도시된 바와 같이, 표시 패널(201)은 단자 Dox1 내지 Doxm, Doy1 내지 Doyn, 및 고 전압 단자 Hv를 통해 외부 회로에 접속되고, 단자 Dox1 내지 Doxm은 M개의 행과 N개의 열을 갖는 매트릭스 형태로 배열된 다수의 표면 전도형 전자-방출 소자를 포함하는 장치 내의 전자원의 (N개의 소자의) 행을 하나씩 순차적으로 구동시키기 위한 주사 신호를 수신하도록 설계되어 있다.
한편, 단자 Doy1 내지 Doyn은 주사 신호에 의해 선택된 행의 표면 전도형 전자-방출 소자의 각각의 출력 전자 빔을 제어하기 위한 변조 신호를 수신하도록 설계되어 있다. 고 전압 단자 Hv에는 전형적으로 10 KV 레벨 근방의 DC 전압이 DC 전압원 Va에 의해 공급되고, 이 전압은 선택된 표면 전도형 전자-방출 소자의 형광체를 통전시키기에 충분히 높은 것이다.
주사 회로(202)는 다음과 같은 방식으로 동작한다. 주사 회로는 M개의 스위칭 소자(제9도에는 소자 S1 및 Sm만이 상세하게 도시됨)를 포함하고, 이들 각각은 DC 전압원 Vx의 출력 전압 도는 0[V](접지 전위 레벨)을 취하고 표시 패널(201)의 단자 Dox1 내지 Doxm 중 하나와 접속된다. 스위칭 소자 S1 내지 Sm 각각은 제어 회로(203)로부터 공급된 제어 신호 Tscan에 따라 동작하고 FET와 같은 트랜지스터를 결합함으로써 준비될 수 있다.
이 회로의 DC 전압원 Vx는 표면 전도형 전자-방출 소자의 성능으로 인해 주사되지 않은 소자에 인가된 임의의 구동 전압(또는 전자-방출에 대한 임계 전압)이 임계 전압 이하로 감소되도록 정전압을 출력하도록 설계되어 있다.
제어 회로(203)는 화상이 외부적으로 공급된 비디오 신호에 따라 적절히 표시될 수 있도록 관련된 소자들의 동작을 조정한다. 또한 회로(203)는 아래에 설명되는 동기 신호 분리 회로(206)로부터 공급된 동기 신호 Tsync에 응답하여 제어 신호 Tscan, Tsft 및 Tmry를 발생한다.
동기 신호 분리 회로(206)는 외부적으로 공급된 NTSC 텔레비젼 신호로부터 동기 신호 성분 및 휘도 신호 성분을 분리하고 공지된 주파수 분리(필터) 회로를 이용하여 용이하게 구현할 수 있다. 동기 신호 분리 회로(206)에 의해 텔레비젼 신호로부터 추출된 동기 신호가 잘 알려진 바와 같이 수직 동기 신호와 수평 동기 신호로 구성되어 있지만, 이것은 성분 신호에 관계없이 편의상 여기서는 간단히 Tsync로 표시하기로 한다. 한편, 텔레비젼 신호에서 인출된 시프트 레지스터(204)에 공급되는 휘도 신호는 편의상 DATA 신호로서 표시된다.
시프트 레제스터(204)는 제어 회로(203)로부터 공급된 제어 신호 Tsft에 따라 시계열 방식으로 직렬로 공급되는 DATA 신호에 대해 직렬/병렬 변환을 각 라인마다 행한다. 바꾸어 말하면, 제어 신호 Tsft는 시프트 레지스터(204)의 시프트 클럭으로서 동작한다. 직렬/병렬 변환이 행해진(n개의 전자-방출 소자의 구동 데이타 셋트에 대응하는) 라인의 데이타 셋트가 n개의 병렬 신호 Id1 내지 Idn으로서 시프트 레지스터(204)에서 출력된다.
라인 메모리(205)는 제어 회로(203)에서 나온 제어 신호 Tmry에 따라 필요한 시간 주기 동안 신호 Id1 내지 Idn인 라인의 데이타 셋트를 저장하는 메모리이다. 저장된 데이타는 Id1' 내지 Idn'으로서 출력되어 변조 신호 발생기(207)에 공급된다.
상기 변조 신호 발생기(207)는 실제로는 화상 데이타 Id1' 내지 Idn' 각각에 따라 표면 전도형 전자-방출 소자의 각각 동작을 적절히 구동하고 변조하는 신호 라인이고, 이 소자의 출력 신호는 단자 Doy1 내지 Doyn을 통해 표시 패널(201) 내의 표면 전도형 전자-방출 소자에 공급된다.
상술한 바와 같이, 표면 전도형 전자 방출 소자에 대한 분명한 임계 전압이 존재하며 소자는 임계 전압을 초과하는 전압만이 인가되는 전자를 방출한다. 방출 전류의 레벨은 임계 전압 레벨 이상으로 인가된 전압 변화의 함수로서 변화한다. 임계 전압 값과, 인가된 전압과 방출 전류 간의 관계는 전자 방출 소자의 물질, 구성 및 제조 방법에 따라 변화될 수 있으므로, 다음의 기술은 어떠한 경우에도 적용된다.
펄스형 전압이 본 발명에 따른 전자-방출 소자에 인가될 때, 인가된 전압이 임계 레벨 미만인한 방출 전류는 실제로 발생되지 않고, 반면에 일단 인가된 전압이 임계 레벨 이상으로 상승하면 전자 빔이 방출된다. 여기서 주목하여야 할 것은, 우선적으로 출력 전자 빔의 강도는 펄스형 전압의 피크 레벨을 변화함으로써 제어될 수 있다. 둘째로, 전자 빔의 전하의 총량은 펄스 폭을 변화함으로써 제어될 수 있다.
그러므로, 입력 신호에 응답하여 전자-방출 장치를 변조시키는데는 전압 변조 방법 또는 펄스 폭 변조 방법을 사용할 수 있다. 전압 변조의 경우, 전압 변조형 회로가 변조 신호 발생기(207)로서 사용되어, 펄스형 전압의 피크 레벨이 입력 데이타에 따라 변조되는 한편, 펄스 폭은 일정하게 유지된다. 반면에, 펄스 폭 변조의 경우에는, 펄스 폭 변조형 회로가 변조 신호 발생기(207)로서 사용되어, 인가된 전압의 펄스 폭은 입력 데이타에 따라 변조되는 반면, 인가된 전압의 피크 레벨은 일정하게 유지된다.
상기에서 특정하게 언급되지 않았지만, 시프트 레지스터(204) 및 라인 메모리(205)는 직렬/병렬 변환 및 비디오 신호의 저장이 주어진 속도로 행해지는 한 디지탈 또는 아날로그 신호형으로 될 수 있다.
디지탈 신호형 소자가 사용된다면, 동기 신호 분리 회로(206)의 출력 신호 DATA는 디지탈화될 필요가 있다. 그러나, 이러한 변환은 동기 신호 분리 회로(206)의 출력에 A/D 변환기를 배열함으로써 용이하게 수행될 수 있다.
물론 라인 메모리(205)의 출력 신호가 디지탈 신호인지 또는 아날로그 신호인지에 따라 변조 신호 발생기(207)로서 다른 회로를 사용할 수 있다.
디지탈 신호를 사용한 경우, 공지된 형의 D/A 변환기를 변조 신호 발생기(207)로서 사용할 수 있고 필요한 경우, 증폭기 회로를 부가적으로 사용할 수 있다. 펄스 폭 변조의 경우에는, 변조 신호 발생기(207)는 고속 발진기, 상기 발진기에 의해 발생된 파의 수를 계수하는 카운터 및 카운터의 출력과 메모리의 출력을 비교하는 비교기를 결합한 회로를 사용함으로써 구현될 수 있다. 필요한 경우, 변조된 펄스 폭을 갖는 비교기의 출력 신호의 전압을 본 발명에 따른 표면 전도형 전자-방출 소자의 구동 전압의 레벨까지 증폭시키는 증폭기를 부가할 수 있다.
한편, 전압 변조에 아날로그 신호를 사용한 경우, 공지된 연산 증폭기를 포함하는 증폭기 회로를 변조 신호 발생기(207)로서 사용할 수 있고, 필요한 경우 레벨 시프트 회로를 부가할 수 있다. 펄스 폭 변조의 경우, 공지된 전압 제어형 발진 회로(VCO)를, 필요한 경우, 표면 전도형 전자-방출 소자의 구동 전압까지 전압을 증폭시키는 다른 증폭기와 함께 사용할 수 있다.
본 발명에 따르고 상술된 표시 패널(201) 및 구동 회로를 구비하는 화상 형성 장치의 경우에, 전자-방출 소자(104)는 전압이 외부 단자 Dox1 내지 Doxm 및 Doy1 내지 Doyn에 의해 인가될 때 전자를 방출한다. 다음에, 발생된 전자 빔은 고전압 단자 Hv에 의해 금속 백(115) 또는 투명 전극(도시 안됨)에 고 전압을 인가함으로써 가속화된다. 가속화된 전자가 최종에는 형광막(114)과 충돌하여, 글로우(glow)하게 됨으로써 NTSC 신호에 따른 텔레비젼 화상을 형성한다.
화상 형성 장치의 상술한 구성은 본 발명을 적용할 수 있는 예에 불과하며 다양한 변경이 이루어질 수 있다. 이러한 장치에 사용될 TV 신호 시스템은 특정한 것에 제한되지 않고, NTSC, PAL 또는 SECAM과 같은 임의의 시스템과 함께 사용할 수 있으며, 다수의 픽셀을 포함하는 대형 표시 패널에 사용될 수 있기 때문에 전형적으로 MUSE 시스템과 같은 고 선명도 TV 시스템의 많은 수의 주사선을 포함하는 TV 신호에 특히 적합하다.
지금부터, 기판 상에 사다리형으로 배열된 다수의 표면 전도형 전자-방출 소자를 포함하는 전자원 및 이러한 전자원을 포함하는 화상 형성 장치에 대해 제10도 및 제11도를 참조하여 설명하기로 한다.
먼저 제10도를 참조하면, 참조 번호(1)는 전자원 기판을 표시하고, 참조 번호(104)는 기판 상에 배열된 표면 전도형 전자-방출 소자를 표시하며, 참조 번호(304)는 표면 전도형 전자-방출 소자(104)를 연결시키는 각 외부 단자 D1 내지 D10을 갖는 공동 배선을 나타낸다.
전자-방출 장치(104)는 각각 다수의 소자를 갖는 다수의 소자 행을 포함하는 전자원을 형성하기 위해 이후 소자 행이라고 칭하는 행으로 배열된다.
각 소자 행의 표면 전도형 전자-방출 소자는 이들이 적절한 구동 전압을 한쌍의 공통 배선(304)[예를 들어, 외부 단자 D1 및 D2의 경우에는 공통 배선(304)]에 인가함으로써 독립적으로 구동될 수 있도록 한쌍의 공통 배선(304)에 의해 서로 평행하게 전기적으로 접속된다. 보다 구체적으로 말하면, 전자-방출 임계 레벨을 초과하는 전압은 전자를 방출하도록 구동될 소자 행에 인가되는 반면에, 전자-방출 임계 레벨 이하의 전압은 나머지 소자 행에 인가된다. 이와는 다르게, 2개의 인접한 소자 행들 사이에 배열된 임의의 2개의 외부 단자는 단일의 공통 배선을 공유할 수 있다. 때문에, 외부 단자 D2 내지 D9 중에서, D2와 D3, D4와 D5, D6과 D7, D8과 D9는 2개의 배선 대신에 단일의 공통 배선을 공유할 수 있다.
제11도는 전자-방출 소자의 사다리형 구성을 갖는 전자원을 포함한 화상 형성 장치(301)의 표시 패널의 개략 사시도이다. 제11도에서, 표시 패널은 전자들이 통과하게 되는 다수의 구멍(303)을 갖고 있는 그리드 전극들(302)과, 기판(1) 상에 일체로 배치 형성된 공통 배선(304)과, 각 그리드 전극(302)에 연결된 외부 단자 G1, G2, …, Gn 셋트와 함께 외부 단자 D1, D2, …, Dm을 구비한다.
제7도의 화상 형성 장치의 부품들과 동일한 제11도의 화상 형성 장치의 부품들은 동일 부호를 사용하며, 제11도의 장치가 주로 기판(1)과 전면판(116) 사이에 배열된 그리드 전극(302)을 갖는다는 점에서 제7도의 단순 매트릭스 구성의 화상 형성 장치와는 다르다.
상술된 바와 같이, 그리드 전극(302)은 기판(1)과 전면판(116) 사이에 배치된다. 그리드 전극(302)은 표면 전도형 전자 방출 소자(104)로부터 방출된 전자 빔들을 변조할 수 있으며 사다리형 구성으로 행으로 배열된 소자에 대해 수직으로 배치되어 있으며 전자 빔을 통과시키기 위한 원형의 관통 구멍(303)을 각 표면 전도형 전자 방출 소자(104)와 1 : 1 대응 관계로 구비하고 있다.
그러나, 스트라이프형 그리드 전극(302)이 제11도에 도시되어 있지만, 전극의 형상 및 위치는 이것에만 제한되지 않는다. 예를 들어, 이들은 다르게는 망형 구멍(303)을 구비할 수 있고 표면 전도형 전자-방출 소자(104) 주위 또는 가까이에 배열될 수 있다.
외부 단자 D1 내지 Dm 및 그리드 G1 내지 Gn용 외부 단자는 제어 회로(도시 안됨)에 전기적으로 접속된다. 상술한 구성을 갖는 화상 형성 장치는 한 행씩 전자-방출 소자를 구동(주사)하는 동작과 동기하여 화상의 단일 라인 마다 그리드 전극의 행에 변조 신호를 동시에 인가함으로써 전자 빔이 조사되도록 동작될 수 있으므로 화상이 한 라인씩 표시될 수 있다.
그러므로, 본 발명에 따르고 상술한 구성을 가지는 표시 장치는 텔레비젼 방송용 표시 장치, 원격지간 화상 회의용 단말 장치, 정지 및 동 화상용 편집 장치, 컴퓨터 시스템용 단말 장치, 감광성 드럼을 포함하는 광 프린터 및 기타 여러가지고 동작할 수 있기 때문에 여러 분야의 산업 및 상업에 응용할 수 있다.
[실시예]
지금부터, 본 발명을 실시예를 통해 기술하고자 한다.
[실시예 1]
이 실시예는 본 발명에 따른 제1a 및 1b도의 구성을 갖는 표면 전도형 전자 방출 소자를 제조하는 방법을 편의적으로 설명할 것이다.
이 실시예에서는, 각 소자마다 수정 유리 기판(1)을 사용하여 제1a 및 1b도에서 도시된 구성을 갖는 다수의 표면 전도형 전자 방출 소자를 준비한다. 소자 전극(4, 5)은 5 nm와 30 nm의 두께를 각각 갖는 Ti 및 Pt의 2층 막으로 제조한다. 각 소자에서, 소자 전극(4, 5)은 20 ㎛의 거리 L로 분리되어 있으며 300 ㎛의 폭 W2을 갖는다.
각 소자의 전자 방출 영역(2)을 포함한 전도성 박막(3) 중, 전자 방출 영역을 형성하기 위한 영역은 PdO로 이루어지는 반면에, 나머지 영역은 Pd로 이루어진다. 전도성 박막(3)은 300 ㎛의 폭 W2를 갖는다.
이 실시예의 표면 전도형 전자 방출 소자를 제조하는데 사용된 방법은 제12a 내지 12f도를 참조하면서 한 소자에 대해서 후술하기로 한다. 이하의 단계 a 내지 단계 f는 제12a 내지 12f도에 대응하며 단계 g 및 단계 h는 도면에서 도시하지 않았다.
단계-a : 석영 유리 기판(1)을 중성 세제, 유기 용매 및 물로 완전히 세정한 후, 스피너 코팅에 의해 레지스트 층을 형성한 후 통상의 마스크 노출 및 광화학 현상시켜 레지스트 패턴(21)을 형성한다(제12a도).
단계-b : 고주파수 스퍼터링에 의해 두께 5 nm와 30 nm의 Ti 막(22)과 Pt 막(23)을 형성한다(제12b도).
단계-c : 레지스트 패턴을 리프트 오프시켜 소자 전극(4, 5)을 얻는다(제12c도).
단계-d : 진공 침착에 의해 Cr 막(24)을 형성한 후, 전자 방출 영역을 형성하기 위한 전도성 박막 영역용 윈도우(25)를 통상의 포토리소그래피에 의해 준비한다(제12d도).
단계-e : 유기 팔라듐 착화물 용액(cccp-4230: 상품 명. Okuno Pharmaceuticals Co., Ltd.로부터 입수가능)을 스피너 코팅에 의해 도포하며 12분 간 대기 중에서 300℃로 가열시켜 PdO 미립자 막을 형성한다. Cr 막(24)을 리프트 오프시켜 PdO 막의 희망 패턴을 형성하며 N2-2%H2의 혼합 기체 흐름 중에서 10분간 200℃에서 가열함으로써 PdO를 환원시켜 Pd 미립자로 이루어진 전자 방출 영역을 형성하기 위한 박막(7)을 형성한다(제12e도).
단계-f : 전자 방출 영역을 형성하기 위한 박막(7)의 희망 영역 중에 제13도의 장치에 의해 전자 방출 영역을 형성하기 위한 영역(6)을 형성한다(제12f도). 이 단계는 제13도를 참조하여 이하에서 상세히 기술하기로 한다.
소자(31)의 작업편(workpiece)이 가열단(32) 상에서 제 위치에 설정된다. 가열단(32)의 베이스 부재는 그 상부면의 온도를 균일하게 분포시키기 위해 플래튬 플레이트로 제조된다. 가열 수단(33)이 가열단(32)에 배열되어 있으며 가열기 및 온도 감지기를 구비하고 있다. 참조 번호(34)는 조사로 인해 열 손실을 방지시키기 위해 증기 침착에 의해 형성된 금속 박막과 나란히 위치된 석영 유리의 절연층을 나타낸다. 참조 번호(35)는 냉각수 블럭을 나타내고, 참조 번호(36 및 37)는 X-Y 단 및 X-Y 단(36)용 구동 기구를 나타낸다. 상기 장치에 의해 소자(31)는 2차원적으로 주사될 수 있다. 전체 주사 기구가 반응 탱크(reaction tank)(38)에 위치된다. 반응 탱크(38)의 내부 분위기는 적당한 기체를 흐르게 함으로써 조절될 수 있다. 참조 번호(39 및 49) 각각은 기체 주입 포트와 기체 배출 포트를 나타낸다. 가열 수단(33), X-Y 단 구동 기구(37), 및 수냉식 블럭(35)에 연결된 수냉식 관의 작동을 제어하기 위한 와이어가 공급 통로(41)를 통해 반응 탱크(38) 밖으로 인출된다.
지금부터 자외선을 집중시키기 위해 장치 내에 배치되어 있는 광 시스템에 대해 기술하고자 한다. 이 시스템은 이 실시예의 경우 254 nm의 파장을 갖는 자외선 램프인 광원(42), 반사기(43), 및 렌즈와 슬릿(slit)을 갖는 광 수렴 시스템(44)을 구비하고 있다. 자외선이 자외선 전달 윈도우를 통해 반응 탱크(38) 내로 도입된다. 참조 번호(46)는 가동형 미러를 나타내고, 참조 번호(47)는 자외선에 의해 조사될 위치를 사전에 결정하는데 사용되는 광 정렬 시스템을 나타낸다. 이것은 자외선 조사 동작 전에 가동형 미러를 변위함으로써 자외선의 전송 경로에서 제거될 것이다.
이 실시예의 경우, 소자(31)는 상기 장치 중 제 위치에 설정되며 O2기체를 반응 탱크(31) 내에 주입한다. 다음에, 가열단(31)의 온도를 150℃로 설정하며 소자(31)의 소자 전극(4, 5) 간에 연장하고 있으며 Pd로 이루어진 전자 방출 영역을 형성 하기 위한 박막(7)의 중심 영역을 1시간 동안 X-Y 단(36)을 구동시켜 자외선의 집속 스폿에 의해 횡방향으로 반복적으로 주사한다. 광 현미경을 통해 상기 처리의 결과로서 약 5 ㎛의 폭을 갖는 변색된 영역[전자 방출 영역을 형성하기 위한 영역(6)-제12f도]이 Pd 막의 중앙 영역에 형성된 것이 관찰된다. 상기 단계를 거친 표본에 대해 레이저-라만 스펙트럼 분석을 행했을 때, 전자 방출 영역을 형성하기 위한 영역(6)이 PdO로 이루어졌다는 것이 확인된다.
단계-g : 후속하여, 소자를 제4도에서 도시된 계측 시스템(gauging system)의 진공실(55) 내로 이동시키며, 진공실의 내부를 진공 펌프(56)에 의해 배기시켜 진공실(55) 내부의 진공도를 1 x 10-3Pa로 한다. 그 후에, 통전 포밍 처리를 행하기 위해 소자 전극(4, 5)에 소자 전압 Vf를 인가한다. 통전 포밍시에 제3b도의 전압 파형을 사용한다.
이 실시예에서는 제3b도의 T1 및 T2 각각은 1 msec와 10 msec이었으며, 삼각파의 파고(또는 통전 포밍을 위한 피크 전압)는 0.1 V씩 증가한다.
통전 포밍 처리의 결과, 전자 방출 영역을 형성하기 위한 영역(6)의 중심 영역에 전자 방출 영역(2)이 형성된다. 주사용 전자 현미경으로 관찰하였을 때, 이 실시예에서 준비된 표본들 대부분의 경우 전자 방출 영역(2)의 만곡은 2 ㎛ 이내인 것으로 관찰된다.
단계-h : 다음에, 전자 방출 영역을 형성하기 위한 영역(6)의 PdO를 1시간 동안 N2-2%H2의 혼합 기체의 기체 흐름 중에서 방치함으로써 화학적으로 환원한 후, 소자를 제4도의 계측 시스템의 진공실 내에 다시 배치시키며, 이 진공실은 통전 포밍의 경우에서와 같이 펄스 전압을 인가함으로써 실행된 활성화 처리 동안 1 x 10-3Pa의 진공도로 배기된다. 펄스 전압은 14 V의 전압 레벨, 100 μsec의 펄스 폭 및 10 nm의 펄스 간격을 갖는다. 소자의 방출 전류 Ie를 관찰하면서 활성화 처리를 행한다.
방출 전류 Ie가 포화 레벨에 도달하였을 때, 사전에 애노드(54)에 결합된 형광체의 휘도를 측정한다. 형광체의 휘도를 측정하기 위해 소자를 구동시키는데 사용된 펄스 전압은 활성화 처리시에 사용된 펄스 전압과 동일한다.
[비교 실시예 1]
이 실시예에서는 [실시예 1]의 단계-a 내지 단계-d에 후속한 다음 단계들에 의해 비교를 위한 표본들을 준비한다.
1) 유기 팔라듐 착화물 용액(cccp-4230: 상품 명, Okuno Pharmaceuticals Co., Ltd.로부터 입수가능)을 스피터 코팅에 의해 도포시킨 후 대기 중에서 12분 간 300℃로 가열시켜 PdO 미립자 막을 형성한다. Cr 막(24)을 리프트 오프시켜 PdO 미립자 막으로 제조된 전자 방출 영역을 형성하기 위한 박막(7')을 형성하였다(제12e도).
2) [실시예 1]의 단계-g의 경우와 같이 통전화 포밍 처리를 행한다. 통전 포밍 처리 결과 소자 전극들 간의 전도성 박막의 중심 영역에 전자 방출 영역이 형성되었으나 7 내지 10 ㎛ 정도의 만곡을 나타낸다.
3) 그 후에, 전자 방출 영역을 형성하기 위한 영역의 PdO를 1시간 동안 N2-2%H2의 혼합 기체의 기체 흐름 중에서 방치함으로써 화학적으로 환원한 후, 소자에 대해 [실시예 1]의 경우에서와 같이 활성화 처리를 행한다.
방출 전류 Ie가 포화 레벨에 도달하였을 때, 애노드(54)에 사전에 결합된 형광체의 휘도를 측정한다. 형광체의 휘도를 측정하기 위해 소자를 구동시키는데 사용된 펄스 전압은 활성화 처리시에 사용된 것과 동일한다.
[실시예 1]에서 준비된 표본의 수와 [비교 실시예 1]에서 준비된 표본의 수는 모두 10개이었으며, 방출 전류 Ie와 형광체의 휘도에서 다음과 같은 편차를 나타낸다.
[실시예 2]
제1a 및 1b도에서 도시된 구성을 갖는 표본 소자들을 다음과 같은 단계를 통해 준비한다.
단계-e : 유기 팔라듐 착화물 용액(cccp-4230: 상품 명. Okuno Pharmaceuticals Co., Ltd.로부터 입수가능)을 스피너 코팅에 의해 도포시켜 유기 팔라듐 착화물 막을 형성한다.
단계-f : [실시예 1]의 경우에서와 같이, 소자의 소자 전극들 간의 전도성 박막의 중심 영역을, 소자를 산소 기체 흐름 중에서 200℃에서 가열 처리하면서 40분간 자외선으로 반복적으로 주사한다.
이 실시예의 가열 처리의 온도는 200℃ 또는 그 이상인, 유기 팔라듐 착화물의 열 분해에 의해 금속 팔라듐을 형성하는 온도로 제어되어야 한다. 그러나, 온도가 너무 높으면, 금속 팔라듐 대신에 팔라듐 산화물이 형성되어 금속 팔라듐을 형성하려는 시도는 실패로 끝난다. 온도는 300℃ 이하로 유지해야 한다.
단계-g : Cr 막(24)을 리프트 오프하며 Pd 막의 불필요 부분을 제거함으로써 PdO로 이루어진 전자 방출 영역을 형성하기 위한 영역(6)과 Pd로 이루어진 나머지 영역을 갖는 전자 방출 영역을 형성하기 위한 박막(7)을 준비한다(제12f도).
단계-h : 다음에 소자에 대해 [실시예 1]의 단계-g 및 단계-h와 같이 통전 포밍, 화학적 환원 및 활성화 처리를 행한다.
[실시예 1]의 표본 소자와 같이, 이 실시예의 표본 소자들은 [실시예 1]에서 기술된 장치로 테스트하였을 때 작은 만곡을 나타내어 효과적으로 동작한다.
[실시예 3]
[실시예 1]의 소자들과 같은 구성을 갖는 소자들을 다음과 같은 단계를 통해 준비한다.
단계-e : 유기 팔라듐 착화물 용액(cccp-4230: 상품 명. Okuno Pharmaceuticals Co., Ltd.로부터 입수가능)을 스피너 코팅에 의해 도포시켜 대기 중에서 12분 간 300℃로 가열 처리한 후 Cr 막(24)을 리프트 오프시켜 PdO 미립자로 이루어진 전자 방출 영역을 형성하기 위한 박막(7')을 형성한다.
단계-f : 소자를 진공하에 위치시킨 후 전자 방출 영역을 형성하기 위한 박막(7)을 전자 빔에 의해 소자 전극 간의 전도성 박막의 중심 영역에 위치된 희망 영역을 제외하고 조사한다. 전자 빔에 의해 조사된 영역 중의 PdO는 Pd로 환원되며, 반면에 조사 빔에 의해 조사되지 않은 영역(전자 방출 영역을 형성하기 위한 영역)중의 PdO는 변화하지 않았다. 이러한 처리는 주사 전자 현미경(SEM)으로 실행한다. 조사는 상기 영역 상에 SEM의 전자 빔을 주사함으로써 실행된다.
단계-g : 소자에 대해 [실시예 1]의 단계-g 및 단계-h와 같이 통전 포밍, 화학적 환원 및 활성화 처리를 행한다.
[실시예 1]의 표본 소자들과 같이, 이 실시예의 표본 소자들을 [실시예 1]에서 기술된 장치로 테스트하였을 때 적은 만곡을 나타내어 효과적으로 동작한다.
[실시예 4]
[실시예 1]의 소자와 같은 구성을 갖는 소자들을 다음과 같은 단계들을 통해 준비한다.
단계-a 내지 단계-e : [실시예 1]의 단계-a 내지 단계-e와 정확하게 동일함.
단계-f : PdO 미립자 막으로 이루어진 전자 방출 영역을 형성하기 위한 박막(7)의 희망 영역에 제13도의 장치에 의해 전자 방출 영역을 형성하기 위한 영역을 형성한다(제12f도). 이 단계는 제13도를 참조하여 이하에서 상술하기로 할 것이다.
광원(42)으로서 514.5 nm의 파장을 갖는 Ar 이온 레이저를 사용하며, 소자를 가열단(31)에서 가열시키지 않았다. 소자 전극들 간의 전도성 박막의 중심 영역을 산소 기체 흐름 중에서 레이저 스폿으로 주사한다. 스폿은 약 1 ㎛의 직경을 갖는다. 레이저 전력은 4 mw이었으며 주사 속도는 10 ㎛/sec이다. 이러한 처리 결과, 소자 전극 간의 중심 영역에 약 1 ㎛의 폭을 갖는 전자 방출 영역을 형성하기 위한 영역(6)이 형성되었다(제12f도). 이 영역은 PdO로 전환된 것으로 확인된다.
단계-g : 다음에 소자에 대해 [실시예 1]의 단계-g 및 단계-h와 같이 통전 포밍, 화학적 환원 및 활성화 처리를 행한다.
주사 전자 현미경을 통해 관찰하였을 때, 전자 방출 영역(2)은 만곡은 1 ㎛이내인 것으로 판명되었다. 이것은 [실시예 1]에서 기술된 장치로 테스트하였을 때 [실시예 1]의 소자와 같이 효과적으로 동작한다.
이 실시예의 단계-f에서, Pd로 이루어진 전자 방출 영역을 형성하기 위한 박막의 희망 영역을 열적 및 국부적으로 산화함으로써 PdO로 이루어진 전자 방출 영역을 형성하기 위한 영역이 형성된다. 광원(42)은 상술된 것에만 한정되지 않고 가시광이나 적외선 레이저 또는 적외선 램프 등의 기타 적당한 것으로 대치될 수 있다. 예를 들어 석영으로 이루어진 투명 기판을 사용할 경우, 기판을 배면측으로부터 기판의 정면에서 정확하게 집속되는 광으로 조사시켜도 동일한 효과를 얻을 수 있다.
[실시예 5]
[실시예 4]의 기술을 이용하여 비직선 형상을 갖는 전자 방출 영역을 형성할 수도 있다.
예를 들어, [실시예 4]의 단계-f 중에서 소자 전극들 간에 위치된 만곡 영역을 레이저 빔으로 주사함으로써 제14도에서 도시된 바와 같은 전자 방출 영역을 형성하기 위한 만곡 영역(6)을 형성할 수 있다. 다음에, 이 영역(6)에 대해 통전 포밍을 행하면, 전자 방출 영역을 형성하기 위한 영역(6)의 형상과 동일한 형상을 나타내는 만곡된 전자 방출 영역(2)이 형성된다. 이러한 형상을 갖는 전자 방출 영역을 구비한 표면 전도형 전자 방출 소자의 경우, 소자 전극(4, 5)에 인가시키는 전압 방향을 적절하게 선택함으로써 방출되는 전자들의 발산량을 제어할 수 있다. 따라서, 화상 형성 장치의 전자원으로서 이러한 표면 전도형 전자 방출 소자를 사용하면, 전자 빔들을 접속시키기 위한 전자 광 시스템에 대해 단순한 설계를 이용할 수 있다.
[실시예 6]
제15도에서 도시된 바와 같이, 소자 전극(4, 5)과 전자 방출 영역을 형성하기 위한 박막(7)을 형성하기 전에 전자 방출 영역을 형성하기 위한 영역(6)이 형성되어지며 절연층(12)에 의해 피복되는 곳 바로 아래의 위치의 절연 기판(1) 상에 사전에 광 흡수 부재(11)를 설치한다. 이러한 구성에 의하면 가열시킨 영역 이외의 소자 영역이 열에 의해 손상받는 것을 방지시키기 위해 저 전력의 레이저를 사용할 수 있도록 광 흡수 부재(11)가 제공되기 때문에 [실시예 4]에서 기술된 열적 산화를 위해 레이저에 의해 조사된 영역을 효과적으로 가열할 수 있다.
이 실시예에서, 광 흡수 부재(11)는 탄소원으로서 흑연을 사용하여 진공 침착 탄소막을 형성함으로써 준비되며, 절연층(12)은 스퍼터링에 의해 SiO2로 형성된다. 그 후에, [실시예 4]의 단계들을 실행시켜 표면 전도형 전자 방출 소자를 형성한다. 이 실시예에서 사용된 기술은 매우 밀도깊게 배열되는 대다수의 표면 전도형 전자 방출 소자를 형성시키는데 매우 효과적이다.
[실시예 7]
이 실시예에서는 [실시예 6]의 경우에서와 같이 전자 방출 영역을 형성하기 위한 영역을 형성해야 할 위치 바로 아래에 광 반사 부재를 사전에 설치한다. 따라서, 열적 산화를 위한 에너지 소모율은 [실시예 4]의 것보다 낮아 가열된 영역 이외의 소자 영역들은 열에 의한 어떠한 손상으로부터도 보호된다.
예를 들어, 광원으로서 적외선 램프를 사용한 경우, 광 반사 부재는 적외선을 효율적으로 반사할 수 있는 Au로 적합하게 제조될 수 있다. 그 후에, 적외선으로 조사되어질 영역은 광원으로서 저 전력 램프를 사용할 수 있도록 전달된 적외선을 흡수하여 효율적으로 가열된다.
[실시예 8]
이 실시예에서는 가열시킨 영역 이외의 소자 영역들이 열에 의해 손상되는 것을 방지시키기 위해 [실시예 4]에서 기술된 열적 산화 처리를 감소된 에너지 소모율로 실행할 수 있도록 제16도에서 도시된 바와 같이 절연 기판(1)의 배면 상의 소정의 위치에서 광 집속 부재(13)를 배치한다.
이 실시예의 광 집속 부재(13)는 렌즈로서 동작한다. 따라서, 투명 절연 기판(1)의 배면측으로부터 저 에너지 밀도의 대형 스폿이 조사되면, 절연 기판(1)의 정면측 상에 배치된 전자 방출 영역을 형성하기 위한 박막(7)의 소자 영역 상에 고 에너지 밀도의 집속된 광 플럭스가 조사되어 전자 방출 영역을 형성하기 위한 영역(6)을 형성한다. 환언하자면, 전자 방출 영역을 형성하기 위한 영역(6) 이외의 모든 영역들은 열에 거의 손상을 받지 않았다.
[실시예 9]
이 실시예에서는 제1a 및 1b도에서 도시된 구성을 갖는 다수의 표면 전도형 전자 방출 소자를 다음의 단계에 따라 준비한다. 이 실시예에서 준비된 각 소자마다의 전도성 박막(3)의 전자 방출 영역을 형성하기 위한 영역(6)은 WN으로 이루어진 반면에, 소자의 나머지 영역들은 W로 이루어졌다.
단계-a 내지 단계-c : [실시예 1]의 단계-a 내지 단계-c와 정확하게 동일함.
단계-d : 레지스트를 소자에 도포하며 노출하며 광화학적으로 현상시켜 레지스트 패턴을 형성한다.
단계-e : W 미립자 막(미립자 직경 : 2 nm 내지 30 nm)을 기체 침착에 의해 형성한다.
단계-f : 레지스트를 제거하며 W 미립자로 이루어진 전자 방출 영역을 위한 박막을 리프트-오프 기술을 사용하여 형성한다.
단계-g : 소자를 제13도의 장치 내에 위치하며 반응 탱크(38) 내로 NH3기체를 주입시킨 후 [실시예 4]의 경우에서와 같이 Ar 이온 레이저의 광원(42)으로부터 나오는 레이저 스폿으로 주사한다. 이러한 처리에 의해, 레이저에 의해 조사된 영역 중의 W 미립자는 질화되어 전자 방출 영역을 형성하기 위한 영역이 형성된다.
단계-h : 다음에 소자에 대해 [실시예 1]의 단계-g 및 단계-h와 같이 통전 포밍 및 활성화 처리를 행한다. 소자에 대해 통전 포밍 처리 후 활성화 처리 전에 수소 기체의 흐름 중에서 환원 처리를 행할 수 있다는 것을 알아야 한다.
[실시예 1]의 표본 소자들과 같이, 이 실시예의 소자들은 [실시예 1]에서 기술된 장치로 테스트하였을 때 적은 만곡을 나타내어 효과적으로 동작한다.
[실시예 10]
제1a 및 1b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자들은 다음의 단계들을 통해 준비된다. 각 소자의 소자 전극들 간의 거리는 1 mm만큼 크게 된다.
각 소자들의 전자 방출 영역을 형성하기 위해 준비된 영역은 [실시예 4]의 경우에서와 같이 약 1 ㎛의 폭을 나타낸다. 전자 방출 영역(2)의 만곡은 1 ㎛ 이내인 것으로 판명되었다.
[비교 실시예 2]
각 소자의 소자 전극들 간의 거리를 1 mm만큼 크게 한 것을 제외하고는 [비교 실시예 1]의 경우에서와 같이 표면 전도형 전자 방출 소자를 준비한다. 그 결과, 각 소자에서 형성된 전자 방출 영역은 약 100 ㎛의 만곡을 나타낸다.
표본 소자들은 상기 [실시예 10]과 [비교 실시예 2]에서 준비되어 [실시예 1]의 경우와 같이 성능에 대해 테스트한다. 표 2에서는 테스트 결과를 도시하고 있다.
[실시예 11]
제1a 및 1b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자들은 다음의 단계들을 통해 준비된다.
단계-a 내지 단계-d : [실시예 1]의 것과 정확하게 동일함.
단계-e : 0.01 g 분체의 은 산화물(Ag2O)을 산포된 주석 산화물 용액(SnO2: 1 g. 메틸에틸케톤/시클로헥산 = 1/3, 용매 1,000 cc, 부티랄 : 1g)에 첨가시켜 혼합물을 형성하고 스피너 코팅 처리를 행한 후 가열 처리하여 주석 산화물과 은 산화물의 미립자 막을 형성한다. 그 후, Cr 막(24)을 리프트 오프시켜 상기 미립자 막으로 전자 방출 영역을 형성하기 위한 박막을 형성한다.
200℃와 3 기압을 갖는 O2분위기 중에서 행해지는 가열 처리를 위해 가압가능한 전기로(pressurizable eletric furnace)를 사용한다. 가압에 대한 이유는 Ag2O가 O2의 혼합 기체의 평형 산소 압력이 190℃에서 1 기압을 초과하므로 Ag2O가 1 기압의 O2분위기 중에서 분해되기 때문이다.
단계-f : 제13도의 장치의 제 위치에 소자를 배치하며 반응 탱크(38) 내로 N2기체를 주입한 후, 소자 전극에 있는 2 ㎛ 폭의 중심 영역을 제외하고 전자 방출 영역을 형성하기 위한 박막의 표면 전체에 대해 [실시예 4]의 경우에서와 같이 Ar 이온 레이저의 광원(42)으로부터 나오는 레이저 스폿으로 주사한다. 레이저 전력은 4 mw이었으며 주사 속도는 10 ㎛/sec이거나 또는 [실시예 4]에서보다 2배 빨랐다. 이러한 처리에 의해, 레이저로 조사된 박막 영역의 Ag2O 미립자 막이 열 분해되어 Ag 미립자가 형성되며 그 영역의 전기 저항이 감소된다. 환언하자면, 레이저 빔에 의해 조사되지 않은 영역은 이 실시예에서는 전자 방출 영역을 형성하기 위한 영역이 된다. 이 단계는 레이저 전력을 증가시키거나 주사 속도를 감소함으로써 대기중에서 실행될 수 있다.
단계-g : 소자에 대해 [실시예 1]에서와 같이 통전 포밍 처리를 행한다.
단계-h : 소자를 10분 간 200℃에서 N2중에서 가열시켜 전자 방출 영역을 형성하기 위한 박막 내의 나머지 Ag2O를 환원한다. 만일 300℃로 가열되었으면 이 처리는 대기 중에서 실행될 수 있다.
단계-i : 소자에 대해 [실시예 1]의 단계-h에서와 같이 활성화 처리를 행한다.
[실시예 1]의 표본 소자들과 같이, 이 실시예의 표본 소자들을 [실시예 1]에서 기술된 장치로 테스트하였을 때 적은 만곡을 나타내어 효과적으로 동작한다. 이 실시예에서는 열 분해돠 Ag2O의 환원을 사용하였지만, 이 실시예의 단계-f는 만일 노광될 경우 실온에서 점차적으로 분해되기 때문에 Ag2O를 장시간 동안 미약한 광으로 조사시켜 실행할 수도 있다.
[실시예 12]
제1a 및 1b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자들은 다음과 같은 단계들을 통해 제조된다.
단계-a 내지 단계-d : [실시예 1]의 것들과 정확하게 동일함.
단계-e : 기체 증착에 의해 인듐 산화물 미립자(In2O3, 입자 크기 : 2 내지 20 nm) 및 철 미립자(Fe, 입자 크기 : 3 내지 15 nm)를 교대로 사용하여 In2O3미립자와 Fe 미립자 혼합물의 박막을 형성하였지만, In2O3미립자가 박막의 주 성분으로서 구성된다. 그 후, Cr 막(24)을 리프트 오프함으로써 상기 혼합물로 이루어진 전자 방출 영역을 형성하기 위한 박막이 희망 영역에 형성된다.
단계-f : 소자를 제13도의 장치의 제 위치에 위치하며 반응 탱크(38)를 산화 분위기로 만든 후, 소자 전극들 간의 중심 영역에서만 레이저 빔에 의해 주사한다. 이 처리 결과, 레이저에 의해 조사된 영역의 Fe 미립자가 혼합물 막 중 a-Fe2O3(적철광, hematite)으로 산화되어 고 전기 저항을 갖는 전자 방출 영역을 형성하기 위한 영역이 형성된다.
단계-g : 다음에 소자에 대해 [실시예 1]의 단계-g 및 단계-h와 같이 통전 포밍 및 활성화 처리를 행한다.
[실시예 13]
제1a 및 1b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자를 다음과 같은 단계를 통해 준비한다.
단계-a 내지 단계-e : 각 소자의 소자 전극을 펄스 발생기 및 전류계에 연결시키며 펄스 전압을 전극에 인가한다. 제3b도에서 도시된 바와 같이 증가하는 파고를 갖는 삼각형의 펄스파를 사용한다. 펄스 간격 및 펄스 폭은 각각 10 msec와 100 μsec이다. 0.1 V의 파고를 갖는 구형 펄스 전압을 펄스 간격 내에 삽입시켜 전기 저항을 검출한다.
이러한 처리는 대기 중에서 행한다. 저항은 초기에 100 Ω와 동일하며 이 레벨로 거의 유지된다. 그러나, 삼각파 전압의 파고가 3.5 V로 상승하였을 때는 저항이 증가한 것으로 관찰되었으므로, 따라서 전압은 그 후 1분 간 3.5 V의 레벨로 유지된다. 펄스 전압 인가가 중지되었을 때 저항은 약 150 Ω에 도달할 때까지 연속 증가한다.
그 후에, 소자들 중 하나를 전도성 박막에서 전계 방출형 주사 전자 현미경(FE-SEM)을 통해 관찰하여 그 중심부에서 약 2 ㎛의 폭을 갖는 직선 형상의 미립자 영역이 발견된다. 라만 분광 분석기에 의해 검사하였을 때, 박막의 중심 영역에 PdO가 형성된 것을 표시해 주는 신호가 검출된다. 검출 처리 동안 광원으로서 514.5 nm 파장의 Ar 이온 레이저를 사용하여 표면을 1 ㎛ 직경을 갖는 레이저 스폿으로 주사한다.
PdO가 형성된 이유로서는 펄스 전압이 전도성 박막에 인가되었을 때 이 박막이 주울 열을 발생하며 발생된 열이 기판 및 소자 전극 전체에 발산되어 소자 전극에서 가장 멀리 떨어진 중심 영역의 온도가 상당히 증가하여 그곳의 팔라듐을 산화시키기 때문일 수 있다.
그 후에, 소자에 대해 [실시예 1]의 단계-g에서 사용된 것과 동일한 전압을 인가하여 통전 포밍 처리를 행한 후, [실시예 1]의 단계-h의 경우에서와 같이 1시간동안 N2-2%H2기체 흐름 중에서 유지한다. 다음에, 제4도에서 도시된 계측 시스템에 이들 소자를 위치시켜 이들 소자에 대해 활성화 처리를 행한다. 각 소자의 Ie가 포화 레벨에 도달하였을 때, 애노드에 배열된 형광체의 휘도를 관찰하여 [실시예 1]의 결과와 동일한 결과를 얻는다.
상기 처리 중에, N2-2%H2혼합물 기체가 도입된 단순한 용기 내에 단계-d에서 PdO에서 Pd로의 환원 단계까지 소자를 위치한다. 혼합물 기체의 흐름 속도를 엄격하게 제어할 필요가 없기 때문에, 기체 용기에 결합된 조절기의 밸브를 간단히 조절함으로써 조절된다. 수소 기체 농도가 충분히 낮아 폭발 위험은 존재하지 않기 때문에 별도의 수소 기체 제거제는 필요로 하지 않았다.
FE-SEM을 통해 다시 관찰하였을 때, 전자 방출 영역의 만곡은 거의 1 ㎛ 이내인 것으로 판명되었다.
[실시예 1]의 표본 소자들과 같이, 이 실시예의 표본 소자들을 [실시예 1]에서 기술된 장치로 테스트하였을 때 적은 만곡을 나타내어 효과적으로 동작한다.
[실시예 4]
이 실시예에서는 제6도에서 도시되며 제1a 및 1b도의 다수의 표면 전도형 전자 방출 소자를 단순 매트릭스 구성으로 배열시켜 실현한 전자원을 사용하여 제7도의 화상 형성 장치를 준비한다.
우선, 이 실시예의 전자원을 준비하는데 사용된 방법에 의해 제17aa 내지 20k도를 참조하면서 기술하기로 한다.
(1) 기판인 소다 석회 유리 플레이트(1)를 완전히 세정한 후, 기판 상에 진공 침착에 의해 Cr 막(402) 및 Au 막(403)을 5 nm 두께와 600 nm의 두께로 순차로 형성시키며, Au 막(403) 상에 기판을 회전시키면서 스피너에 의해 포토레지스트(AZ1370 : Hoechst로부터 입수가능)를 도포시킨 후 베이킹한다. 그 후에, 포토마스크 화상 영역을 노출시켜 광화학적으로 현상함으로써 하부 배선(102)용 레지스트 패턴(405)을 형성한다(제17aa 내지 17ad도).
(2) 실리콘 산화물 막의 층간 절연층(407)을 고주파수 스퍼터링에 의해 0.1 ㎛ 두께까지 침착한다(제18b도).
(3) 이후에, 실리콘 산화물 막 상에 포토레지스트 패턴을 형성시켜 접촉 구멍을 형성시키며, 레지스트 패턴을 마스크로서 사용하여 접촉 구멍(408)을 RIE(반응성 이온 에칭)에 의해 실제로 형성하였다(제18c도). CF4및 H2를 에칭 기체로서 사용한다.
(4) 그 후, 소자 전극(4, 5)을 위한 포토레지스트 패턴(RD-2000N-41 : Hitachi Chemical Co., Ltd.로부터 입수가능)을 준비하며 Ti 및 Ni를 진공 증착에 의해 5 nm와 100 nm 두께까지 순차로 침착한다. 그 후에, 포토레지스트 패턴을 유기용매 중에서 용해시키며 Ni/Ni 층을 리프트 오프하여 한쌍의 소자 전극(4, 5)을 형성하였다(제18d도). 소자 전극 간의 거리는 50 ㎛이다.
(5) 다음에, 상부 배선을 위한 포토레지스트 패턴을 준비하여 Ti 및 Au를 진공 침착에 의해 5 nm와 100 nm 두께까지 순차로 형성한다. 이후에, 포토레지스트의 임의의 불필요한 영역들을 리프트-오프 기술을 사용하여 제거시켜 상부 배선(103)을 형성하였다(제18e도).
(6) 후속하여, 접촉 구멍(408)의 영역 이외의 영역을 피복하기 위해 레지스트막을 진공 침착에 의해 형성시키며 Ti 및 Au를 진공 침착에 의해 5 nm와 500 nm의 두께까지 순차로 침착시켜 상기 막의 임의의 불필요한 영역을 제거하여 접촉 구멍(408)이 매립된다(제19f도).
(7) 소자의 표면 전체 상에 스퍼터링에 의해 Cr 막(412)을 형성한다(제19g도).
(8) 소자의 표면 전체에 레지스트(413)을 도포한 후, 전자 방출 영역을 형성하기 위한 박막(7)의 패턴을 노광한다(제19h도). 박막(7)이 결국에는 소자의 전도성 박막(3)이 되었다는 것을 알아야 한다.
(9) 노출된 패턴을 화학적으로 현상한 후, Cr 막(412)의 임의 불필요 영역들을 에칭에 의해 제거시키며 나머지 레지스트를 제거시켜 Cr 막(412)의 패턴을 형성하였다(제20i도).
(10) 그 후에, 유기 Pd 착화물 용액(cccp-4230: 상품 명. Okuno Pharmaceuticals Co., Ltd.로부터 입수가능)을 스피너에 의해 Cr 막에 도포하여 12분간 300℃에서 베이킹시켜 PdO 막을 형성한다. 이러한 처리를 반복행하여 희망 박막 두께의 PdO 막(415)을 얻는다(제20j도).
(11) Cr 막(412)을 리프트 오프시켜 임의 불필요 PdO를 제거시켜 소자 전극(4, 5) 간에서 연장하며 희망의 현상을 갖는 전자 방출 영역을 형성하기 위한 박막(7)을 얻었다(제20k도). 전자 방출 영역을 형성하기 위한 박막(7)은 300 ㎛의 폭을 갖는다.
후속하는 단계들은 도면에서는 도시하지 않았다.
(12) 소자를 제13도의 장치의 제 위치 내에 배치시키며 반응 탱크(38) 내로 N2-2%H2의 혼합물 기체를 1시간 동안 주입시켜 전자 방출 영역을 형성하기 위한 박막(7)을 Pd 미립자 막으로 환원한다.
(13) 반응 탱크(13) 중의 분위기를 O2기체로 교체하고, 소자 전극(4,5) 간의 중심 영역을 [실시예 4]의 것과 동일한 조건 하에서 Ar 이온 레이저의 레이저 스폿에 의해 주사시켜 PdO로 이루어진 전자 방출 영역을 형성하기 위한 영역(6)을 형성한다.
(14) 한쌍의 소자 전극(4, 5)과, 전자 방출 영역을 형성하기 위한 박막(7)을 각각 구비하는 다수의 소자들을 단순 매트릭스 구성으로 배치시켜 전자원을 제조하며, 이 전자원에 대해서는 제21도에서 도시된 바와 같이 동일 라인의 소자들을 연결시키기 위한 상부 배선(Y 방향 배선)(103)을 사용하여 X 방향을 따르는 라인마다 통전 포밍 처리를 행하여 전자 방출 영역을 형성하기 위한 각 영역(6)에서 전자 방출 영역을 형성한다. 제21도에서, 참조 번호(501)는 공통 전극을 나타내며, 참조 번호(502)는 펄스 발생기를, 참조 번호(503 및 504)는 각각 오실로스코프와 분로 저항을 나타낸다. 이 실시예에서도 [실시예 1]에서 사용된 것과 동일한 펄스파 전압을 사용한다.
최종적으로, 상술한 전자원을 사용하여 화상 형성 장치를 준비한다. 이 장치를 제조하는 과정에 대해서는 제7, 8a 및 8b도를 참고하여 후술하기로 한다.
전자원 기판(1)을 배면판(111) 상에 고정한 후, 기판(21) 위로 5 mm 위치에 지지 프레임(112)을 삽입한 채 면판[116 : 유리 기판(113)의 내면 상에 배치된 금속백(115)과 화상을 형성하는 형광막(114)으로 구성]을 배치한다. 프릿 유리(frit glass)를 전면판(116), 지지 프레임(112) 및 배면판(111)의 접촉 영역에 도포하고 410℃에서 10분간 대기 중에서 베이킹하여 이들을 견고하게 결합한다. 또, 프릿 유리에 의해 기판(1)에 배면판(111)을 고정한다.
화상을 형성하는 형광막(114)은 칼라 표시를 위한 스트라이프 형광체(제8a도)로 구성된다. 형광막(114)은 흑색 스프라이프(black stripe)를 제 위치에 배열시켜 3원색의 형광 물질을 이들 스트라이프 사이의 간격에 채움으로써 준비된다. 흑색 스트라이프는 주성분으로서 흑연을 함유하는 물질로 제조된다.
금속 백(115)이 형광막(114)의 내면 상에 배치된다. 형광막을 준비한 후 금속 백(115)은 평탄화 처리(smoothing operation : 보통 "필르밍(filming)"이라고 칭하는 처리 중에)를 형광막의 내면 상에 행한 후 그 위에 진공 증착 기법을 통해 알루미늄 층을 형성시켜 준비된다.
전면판(116)은 형광막(114)의 외면 상에 그 전도율을 향상시키기 위해 투명 전극(도시되지 않음)을 구비할 수 있지만, 형광막이 단지 금속 백(115)을 사용하여도 충분한 정보의 전도율을 나타내기 때문에, 이 실시예에서는 투명 전극을 사용하지 않고 있다.
상기 열거된 부품들로 이루어진 화상 형성 장치의 밀봉부(118)를 용접 밀봉 하기 전에, 3원색의 형광체(122)는 대응하는 표면 전도형 전자 방출 소자(104)와 정확하게 정렬시켜야 한다.
다음에, N2-2%H2의 혼합물 기체를 밀봉부(118) 내로 도입시켜 전자 방출 영역을 형성하기 위한 박막(7)의 PdO를 Pd 막으로 환원한다.
그 후에, 밀봉부(118)를 진공 펌프에 의해 배기 파이프(도시 안됨)를 통해 그 내부를 1 × 10-3Pa의 진공도까지 배기시켜 통전 포밍의 경우에서와 같이 라인 원리에 따라 활성화 처리를 행한다. 14 V의 펄스 파고, 100 ㎛의 펄스 폭 및 100 msec의 펄스 간격을 갖는 구형파 펄스를 사용한다.
후속하여, 밀봉부(118)를 배기 파이프(도시 안됨)를 통해 더이상 배기시켜 약 1 × 10-4토르의 진공도를 얻은 후 배기 파이프를 가스 버너에 의해 가열 및 용융시킴으로써 밀봉시켜 밀봉부(118)를 용접 밀봉한다. 최종적으로, 표시 패널에 대해 고주파 가열에 의해 게터 처리를 행하여 그 내부를 고 진공도로 유지한다. 게터는 Ba를 주성분으로써 함유한다.
화상 형성 장치의 표시 패널(201, 제7도)을 구동시키기 위해, 주사 신호 및 변조 신호를 전자 방출 소자(104)에 인가시켜 각각의 신호 발생 수단(도시 안됨)으로부터 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn을 통해 전자들을 방출시키며, 5 KV 이상의 고 전압을 금속 백(115) 또는 투명 전극(도시 안됨)에 고 전압 단자 Hv를 통해 인가시켜 냉음극 소자들로부터 방출된 전자들이 이 고 전압에 의해 가속화되어 형광막(114)과 충돌하게 되어, 형광 부재들이 여기에서 광을 방출함으로써 불균일한 휘도의 문제가 나타내지 않는 고 품질의 고 선명도 텔레비젼 화상이 형성된다.
[실시예 15]
제22도는 본 발명에 따른 방법을 사용하여 제조된 표시 장치와, [실시예 13](제7도)에서 제조되며 텔레비젼 전송을 포함한 여러 정보원과 다른 화상원으로부터 나오는 가시 정보를 제공하도록 배열된 표시 패널에 대한 블럭도이다.
제22도를 참조해 보면, 표시 패널(201), 표시 패널 구동기(1001), 표시 패널 제어기(1002), 멀티플렉서(1003), 디코더(1004), 입력/출력 인터페이스(1005), CPU(1006), 화상 형성 회로(1007), 화상 메모리 인터페이스(1008, 1009, 1010), 화상 입력 인터페이스(1011), TV 신호 수신기(1012, 1013) 및 입력 장치(1014)를 포함하고 있다.
만일 표시 장치가 화상과 음성 신호로 구성되는 텔레비젼 신호를 수신하는데 사용되면, 도면에서 도시된 회로와 함께 음성 신호를 수신, 분리, 재생, 처리 및 기억하기 위한 회로, 스피커 및 기타 장치가 필요하다. 그러나, 이러한 회로와 소자들은 본 발명의 범위를 벗어나므로 이들에 대한 설명은 생략하기로 한다.
지금부터, 상기 장치 내에서의 화상 신호의 흐름을 따라 장치의 구성 소자에 대해 설명하기로 한다.
우선, TV 신호 수신기(1013)는 전자기파나 공간 광 통신망을 이용한 무선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 사용되는 TV 신호 시스템은 특정 형태에 국한되지 않으며, NTSC, PAL 또는 SECAM 같은 어떠한 시스템도 실행 가능하게 사용될 수 있다. 이 회로는 특히 아주 많은 수의 픽셀을 포함하는 대형 표시 패널(201)용으로 사용될 수 있기 때문에 (MUSE 시스템과 같은 고선명 TV 시스템인) 상당히 많은 수의 주사선을 포함하는 TV 신호에 적합하다.
상기 TV 신호 수신기에서 수신된 TV 신호는 디코더(1004)로 출력된다.
TV 신호 수신기(1012)는 동축 케이블이나 광 섬유를 사용하는 유선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. TV 신호 수신기(1013)와 같이, 여기서 사용되는 TV 신호 시스템도 특정 형태로 제한되지 않으며 이 회로에 의해 수신되는 TV 신호는 디코더(1004)로 전송된다.
화상 입력 인터페이스(1011)는 TV 카메라 또는 촬상 스캐너(image pick-up scanner) 같은 화상 입력 장치로부터 전송된 화상 신호를 수신하기 위한 회로이다. 이 회로도 또한 수신한 화상 신호를 디코더(1004)로 출력한다.
화상 메모리 인터페이스(1010)는 비디오 테이프 레코더(이후 VTR로 칭함)에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
화상 메모리 인터페이스(1009)는 비디오 디스크에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
화상 메모리 인터페이스(1008)는 소위 정지 디스크 같은 정지 화상 데이타를 저장하는 장치에 저장되어 있는 화상 신호를 검색하는 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
입력/출력 인터페이스(1005)는 표시 장치와 컴퓨터, 컴퓨터망 또는 프린터 같은 외부 출력 신호원을 접속하기 위한 회로이다. 이 회로는 화상 데이타와 문자 및 그래픽 데이타의 입출력 작업과, 경우에 따라 표시 장치의 CPU(1006)와 외부 출력 신호원 사이에서 제어 신호와 수치 데이타에 대한 입력/출력 작업을 수행한다.
화상 형성 회로(1007)는 입력/출력 인터페이스(1005)를 통해 외부의 출력 신호원으로부터 또는 CPU(1006)로부터의 문자 및 그래픽 데이타와 화상 데이타에 근거하여 표시 화면 상에 표시될 화상 데이타를 형성하기 위한 회로이다. 이 회로는 화상 데이타와 문자 및 그래픽 데이타를 저장하는 재로드가능 메모리, 주어진 문자 코드에 대응하는 화상의 패턴을 저장하는 판독 전용 메모리, 화상 데이타를 처리하는 처리기 및 화면 화상을 형성시키는데 필요한 기타 회로 소자를 포함하고 있다.
화상 형성 회로(1007)에 의해 형성된 표시를 위한 화상 데이타는 디코더(1004)로 전송되고, 경우에 따라서는, 입력/출력 인터페이스(1005)를 통해 컴퓨터망 또는 프린터 같은 외부 회로로 전송될 수 있다.
CPU(1006)는 표시 장치를 제어하고, 표시 화면 상에 표시될 화상을 형성, 선택 및 편집하는 작업을 수행한다.
예를 들면, CPU(1006)는 제어 신호를 멀티플렉서(1003)로 전송하여, 표시 화면 상에 표시될 화상에 대한 신호를 적절히 선택하고 조합한다. 동시에, CPU는 표시 패널 제어기(1002)에 대한 제어 신호를 발생시켜, 화상표시 주파수, 주사 방법(예컨대, 비월 주사 또는 비비월 주사), 프레임 당 주사선의 수 등에 대한 표시 장치의 동작을 제어한다. 또한, CPU(1006)은 화상 데이타와 문자 및 그래픽 데이타를 화상 형성 회로(1007)로 직접 전송하고, 또한 입력/출력 인터페이스(1005)를 통해 외부 컴퓨터 및 메모리를 액세스하여 외부 화상 데이타와 문자 및 그래픽 데이타를 얻는다.
CPU(1006)은 퍼스널 컴퓨터의 CPU 또는 워드 프로세서 같이 데이타를 형성 및 처리하는 작업을 포함하여 표시 장치의 다른 작업에도 관여하도록 설계될 수 있다. 또한, CPU(1006)은 입/출력 인터페이스(1005)을 통해 외부의 컴퓨터망에 접속되어 외부 컴퓨터망과 협력하면서 계산 및 기타 작업들을 수행할 수 있다.
입력 장치(1014)는 조작자가 입력 장치에 제공한 데이타, 명령어, 및 프로그램을 CPU(1006)로 입력하는데 사용된다. 사실상, 입력 장치는 키보드, 마우스, 죠이스틱, 바코드 판독기 및 음성 인식 장치 뿐만 아니라 이들의 결합체 등의 여러가지 다양한 입력 장치 중에서 선택할 수 있다.
디코더(1004)는 상기 회로(1007 내지 1013)를 통해 입력된 여러 화상 신호를 3원색 신호, 밝기 신호, 그리고 I 및 Q 신호로 역변환하는 회로이다. 디코더(1004)는 신호 변환용의 화상 메모리를 필요로 하는 MUSE 시스템의 신호들과 같은 텔레비젼 신호를 처리하기 위한 제22도에 점선으로 도시한 화상 메모리를 포함하는 것이 바람직하다.
화상 메모리의 제공으로, 정지 화상의 표시 뿐만 아니라 화상 형성 회로(1007) 및 CPU(1006)와 협동하여 디코더(1004)에서 선택적으로 수행되는 프레임에 대한 솎아냄(thinning out), 보간, 확대, 환원, 합성 및 편집등의 작업이 용이해진다.
멀티플렉서(1003)은 CPU(1006)가 제공하는 제어 신호에 따라 표시 화면 상에 표시될 화상을 적절하게 선택하는데 사용된다. 환언하면, 멀티플렉서(1003)는 디코더(1004)로부터의 변환된 소정의 화상 신호를 선택하여 이를 구동기(1001)에 출력한다. 또한, 멀티플렉서는 단일 프레임을 표시하는 시간 주기 내에서 한 집합의 화상 신호로부터 다른 집합의 화상 신호로 전환함으로써 표시 화면을 다수의 프레임으로 분할시켜 상이한 신호를 동시에 표시할 수 있다.
표시 패널 제어기(1002)는 CPU(1006)으로부터 전송된 제어 신호에 따라 구동기(1001)의 동작을 제어하기 위한 회로이다.
특히, 표시 패널 제어기는 표시 패널의 기본 동작을 규정하기 위해 표시 패널을 구동시키는 전원(도시되지 안음)의 동작 시퀀스를 제어하기 위한 신호를 구동기(1001)에 출력한다. 이 제어기는 또한 표시 패널(201)의 구동 모드를 규정하기 위해, 화상 표시 주파수와 주사 방식(예컨대, 비월 주사 또는 비비월 주사)을 제어하기 위한 신호를 구동기(1001)에 출력한다. 경우에 따라서는, 이 표시 패널 제어기는 또한 표시 화면 상에 표시될 화상의 품질을 밝기, 콘트라스트, 색조 및 샤프니스(Sharpness)에 대해 제어하기 위한 신호를 구동기(1001)에 출력한다.
구동 회로(1001)는 표시 패널(201)에 인가되는 구동 신호를 형성하기 위한 회로이다. 구동 회로는 상기 멀티플렉서(1003)로부터 입력되는 화상 신호와 상기 표시 패널 제어기(1002)로부터 입력되는 제어 신호에 따라 동작한다.
본 발명에 따르고 상기한 구성을 가지며 제22도에 도시된 표시 장치는 표시패널(201) 상에 각종의 화상 데이타 원으로부터 제공되는 각종 화상을 표시할 수 있다. 보다 상세히 기술하자면, 텔레비젼 화상 신호와 같은 화상 신호는 디코더(1004)에 의해 역변환된 후, 멀티플렉서(1003)에 의해 선택되어 구동기(1001)에 출력된다. 반면, 표시 제어기(1002)는 표시 패널(201) 상에 표시될 화상에 대한 화상 신호에 따라 구동기(1001)의 동작을 제어하기 위한 제어 신호를 발생한다. 다음에, 구동기(1001)은 화상 신호와 제어 신호에 따라 구동 신호를 표시 패널(201)로 공급한다. 따라서, 화상이 표시 패널(201) 상에 표시된다. 상술한 모든 동작은 CPU(1006)에 의해 총괄적으로 제어된다.
상술한 표시 장치는 이 장치에 제공된 다수의 화상 중에서 특정의 화상들을 선택하여 표시할 수 있을 뿐만 아니라, 화상의 확대, 환원, 회전, 엣지 강조, 솎아냄, 보간, 색 변환 및 종횡비의 변경 등을 포함하는 여러가지 화상 처리 작업과, 화상들의 합성, 소거, 접속, 대체 및 삽입하는 등의 편집 작업을 수행할 수 있는데, 이러한 작업들은 디코더(1004)에 포함된 화상 메모리, 화상 형성 회로(1007) 및 CPU(1006)가 이러한 작업에 관여할 때 행해진다. 비록 상기 실시예에서 설명하지는 않았지만, 상기 표시 장치는 음성 신호 처리와 편집 작업 전용의 회로를 추가로 구비할 수도 있다.
따라서, 본 발명에 따르면 상술한 구성을 갖는 표시 장치는 산업 및 상업 분양에 폭 넓은 응용할 수 있는데, 이것은 표시 장치가 텔레비젼 방송용의 표시 장치, 원격지간 화상 회의용의 단말 장치, 정지 및 동 화상(picture)용의 편집 장치, 컴퓨터 시스템용의 단말 장치, 워드 프로세서 같은 OA 장치, 게임기 및 기타 여러가지로 동작할 수 있기 때문이다.
물론 제22도는 다수의 표면 전도형 전자 방출 소자를 배치시켜 제조한 전자원이 구비된 표시 패널을 포함하는 표시 장치의 가능한 구성 중 단지 한 예를 도시하는 것으로서 본 발명이 이것에만 제한되는 것이 아니라는 것은 말할 것도 없다.
예를 들면, 용도에 따라 제22도의 회로 구성 소자 중 일부를 생략하거나 부가할 수도 있다. 예를 들어, 본 발명에 따른 표시 장치를 화상 전화에 이용하려면, 텔레비젼 카메라, 마이크로 폰, 발광 장치 및 모뎀을 포함한 송신/수신 회로 같은 부품을 적절하게 부가할 수 있다.
본 발명에 따른 화상 형성 장치는 표면 전도형 전자 방출 소자를 구비하는 전자원 자체가 큰 깊이를 필요로 하지 않기 때문에 매우 평편하게 제조할 수 있다. 또한, 표시 패널은 대형으로 제조될 수 있으며 휘도가 증가되고 매우 넓은 시청각을 가져 매우 생동감있는 화상을 표시할 수 있다.
상술된 바와 같이, 본 발명에 따르면, 고 전기 저항을 나타내는 전자 방출 영역을 형성하기 위한 영역이 전자 방출 소자의 전자 방출 영역을 형성하기 위한 박막의 일부에 사전 형성되어 전자 방출 소자는 소자에 대한 후속 통전 포밍 처리를 통해 전자 방출 영역을 형성하기 위한 상기 영역에 형성될 수 있다. 이러한 구성으로 인해, 전자 방출 영역의 위치 및 형상을 엄격하게 제어할 수 있으므로 균일하게 동작하는 소자를 제조할 수 있다.
따라서, 전자 방출에 대해 균일하게 동작할 수 있는 대다수의 전자 방출 소자를 구비한 대형 전자원과 이러한 전자원을 구비한 화상 형성 장치는 소자들의 전자 방출 영역이 전자 빔의 발산을 일으킬 수 있는 만곡된 형상을 갖지 않기 때문에 고 화질의 화상을 표시할 수 있다.
따라서, 본 발명에 의하면, 선명한 칼라 화상을 표시하는 대형이며 평면인 표시 장치를 얻을 수 있다.

Claims (34)

  1. 전도성 박막(3, 6)과, 기판(1) 상의 한쌍의 전극(4, 5) 사이에 배열된 전자 방출 영역(2)을 갖는 전자 방출 소자의 제조 방법에 있어서, 상기 한쌍의 전극(4, 5) 사이에 접속된 전도성 박막(7)이 위에 형성된 상기 기판(1)을 제공하는 단계; 및 상기 한쌍의 전극(4, 5)을 거쳐 상기 전도성 박막(7)을 통해 전류를 통과시킴으로써 상기 전자 방출 영역(2)을 형성하는 단계를 포함하되, 상기 형성 단계 이전에, 상기 전도성 박막(7)의 화학적 조성을 차별화시키는 단계를 수행하여, 상기 한쌍의 전극(4, 5) 사이에 더 높은 전기 저항의 화학 조성 영역(6)과, 더 낮은 전기 저항의 화학 조성 영역(3) 모두를 상기 전도성 박막(4, 5)이 갖게 하며, 상기 전자 방출 영역을 형성하는 상기 단계는, 상기 더 높은 전기적 비저항 화학 조성 영역(6)과, 상기 더 낮은 전기 저항의 화학 조성 영역(3) 모두를 갖는 상기 전도성 박막을 통해 상기 전류를 통과시키는 것으로 이루어지는 전자 방출 소자의 제조 방법.
  2. 제1항에 있어서, 상기 차별화 단계는 상기 더 높은 전기 저항의 화학 조성 영역(6)을 만들기 위해 상기 더 낮은 전기 저항의 화학 조성의 도전성 박막(7)의 영역(6)의 화학적 조성을 변화시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  3. 제1항에 있어서, 상기 차별화 단계는 상기 더 낮은 전기 저항의 화학 조성 영역(6)을 만들기 위해 상기 더 높은 전기 저항의 화학 조성의 도전성 박막(7)의 영역(6)의 화학적 조성을 변화시킴으로서 수행되는 전자 방출 소자의 제조 방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 전도성 박막은 초기에 금속 또는 금속 산화물로 이루어지고, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 금속으로 된 더 낮은 전기 저항의 화학 조성 영역과 상기 금속 산화물로 된 더 높은 전기 저항의 화학 조성 영역 모두를 제공하기 위해, 상기 전도성 박막을 처리하는 단계인 전자 방출 소자의 제조 방법.
  5. 제2항에 있어서, 상기 전도성 박막은 초기에 금속으로 이루어지고, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 상기 전도성 박막 영역을 산화시킴으로서 수행되는 전자 방출 소자의 제조 방법.
  6. 제5항에 있어서, 상기 산화 단계는 산화 분위기에서 상기 전도성 박막 영역을 가열시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  7. 제6항에 있어서, 상기 가열 단계는 상기 전도성 박막 영역을 광으로 조사함으로써 수행되는 전자 방출 소자의 제조 방법.
  8. 제6항에 있어서, 상기 가열 단계는 상기 전도성 박막을 통해 전류를 통과시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  9. 제3항에 있어서, 상기 전도성 박막은 초기에 금속 산화물로 이루어지고, 상기 전도성 박막의 화학적 조성를 차별화시키는 단계는 상기 전도성 박막 영역을 금속으로 환원시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  10. 제9항에 있어서, 상기 환원은 상기 전도성 박막을 전자 빔으로 조사함으로써 수행되는 전자 방출 소자의 제조 방법.
  11. 제9항에 있어서, 상기 환원은 불활성 가스 또는 환원 가스 분위기에서 상기 전도성 박막을 광으로 조사함으로써 수행되는 전자 방출 소자의 제조 방법.
  12. 제1항에 있어서, 상기 전도성 박막은 초기에 유기 금속 화합물 막이고, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 금속으로 된 더 낮은 전기 저항의 화학 조성 영역과, 상기 금속의 산화물로 된 더 높은 전기 저항의 화학 조성 영역을 제공하는 전자 방출 소자의 제조 방법.
  13. 제12항에 있어서, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 공기 또는 산소에서 상기 유기 금속 화합물 막을 상기 유기 금속 화합물을 금속으로 변하게 하는 온도 이상, 및 상기 유기 금속 화합물을 금속 산화물로 변하게 하는 온도 이하로 유지하고, 상기 유기 금속 화합물의 상기 영역을 자외선으로 조사함으로써 수행되는 전자 방출 소자의 제조 방법.
  14. 제1항에 있어서, 상기 전도성 박막은 초기에 금속과 반도체의 혼합물 또는 금속 산화물과 반도체의 혼합물중 하나이고, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 금속 혼합물로 된 더 낮은 전기 저항의 화학 조성 영역과, 상기 금속의 산화물과 상기 반도체의 혼합물로 된 더 높은 전기 저항의 화학 조성 영역을 제공하는 전자 방출 소자의 제조 방법.
  15. 제14항에 있어서, 상기 전도성 박막은 초기에 금속과 반도체 혼합물로 이루어지며, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 상기 전도성 박막 영역에서의 금속을 산화시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  16. 제15항에 있어서, 상기 산화는 산화 분위기에서 상기 전도성 박막 영역을 가열시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  17. 제14항에 있어서, 상기 전도성 박막은 초기에 금속 산화물과 반도체의 혼합물로 이루어지며, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 상기 전도성 박막 영역에서의 금속 산화물을 환원시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  18. 제17항에 있어서, 상기 환원은 상기 전도성 박막 영역을 가열시키면서 수행되는 전자 방출 소자의 제조 방법.
  19. 제1항에 있어서, 상기 전도성 박막은 초기에 금속 또는 금속 질화물 중의 하나로 이루어지며, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 금속으로 된 더 낮은 전기 저항의 화학 조성 영역과 상기 금속 질화물로 된 더 높은 전기 저항의 화학 조성 영역을 제공하는 전자 방출 소자의 제조 방법.
  20. 제19항에 있어서, 상기 전도성 박막은 초기에 금속이며, 상기 전도성 박막의 화학적 조성을 차별화시키는 단계는 상기 전도성 박막 영역을 질화시킴으로써 수행되는 전자 방출 소자의 제조 방법.
  21. 제20항에 있어서, 상기 질화는 상기 전도성 박막 영역을 가열시키면서 수행되는 전자 방출 소자의 제조 방법.
  22. 제1항-제3항 및 제5항-제21항중 어느 한 항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자인 전자 방출 소자의 제조 방법.
  23. 기판 상에 배열되어, 한쌍의 소자 전극 사이에 전자 방출 영역을 각각 갖는 된 복수의 전자 방출 소자를 구비하는 전자원의 제조 방법에 있어서, 상기 전자 방출 소자는 제1항~제3항 및 제5항~제21항중 어느 한 항에 따른 방법에 의해 제조되는 전자원의 제조 방법.
  24. 제23항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자들인 전자원의 제조 방법.
  25. 화상 형성 장치의 제조 방법에 있어서, 기판 위에 배열되어, 한쌍의 소자 전극 사이에 전자 방출 영역을 각각 갖는 복수의 전자 방출 소자를 구비하는 전자원, 및 상기 전자원으로부터 방출된 전자 빔으로 조사시 화상을 발생하기 위한 화상 형성 부재를 구비하되, 상기 전자 방출 소자는 제1항~제3항 및 제5항~제21항중 어느 한항에 따른 방법에 의해 제조되는 화상 형성 장치의 제조 방법.
  26. 제25항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자인 화상 형성 장치의 제조 방법.
  27. 제25항에 있어서, 상기 화상 형성 부재는 형광체인 화상 형성 장치의 제조 방법.
  28. 제1항에 있어서, 상기 더 높은 전기 저항의 화학 조성 영역은 금속 산화물을 구비하며, 상기 방법은 전자 방출 영역이 형성된 후 상기 전도성 박막을 환원시키는 단계를 더 포함하는 전자 방출 소자의 제조 방법.
  29. 기판 상에 배열되어, 한쌍의 소자 전극 사이에 전자 방출 영역을 각각 갖는 된 복수의 전자 방출 소자를 구비하는 전자원의 제조 방법에 있어서, 상기 전자 방출 소자는 제4항에 따른 방법에 의해 제조되는 전자원의 제조 방법.
  30. 화상 형성 장치의 제조 방법에 있어서, 기판 위에 배열되어, 한쌍의 소자 전극 사이에 전자 방출 영역을 각각 갖는 복수의 전자 방출 소자를 갖는 전자원, 및 상기 전자원으로부터 방출된 전자 빔으로 조사시 화상을 발생하기 위한 화상 형성 부재를 구비하되, 상기 전자 방출 소자는 제4항에 따른 방법에 의해 제조되는 화상 형성 장치의 제조 방법.
  31. 제29항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자들인 전자원의 제조 방법.
  32. 제30항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자인 화상 형성 장치의 제조 방법.
  33. 제26, 30 및 32항 중 어느 한항에 있어서, 상기 화상 형성 부재는 형광체인 화상 형성 장치의 제조 방법.
  34. 제4항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자인 전자 방출 소자의 제조 방법.
KR1019950044597A 1994-11-29 1995-11-29 전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법 KR100270498B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP94-317796 1994-11-29
JP31779694 1994-11-29
JP95-325299 1995-11-21
JP32527995A JP2916887B2 (ja) 1994-11-29 1995-11-21 電子放出素子、電子源、画像形成装置の製造方法
JP95-325279 1995-11-21

Publications (2)

Publication Number Publication Date
KR960019426A KR960019426A (ko) 1996-06-17
KR100270498B1 true KR100270498B1 (ko) 2000-11-01

Family

ID=26569144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044597A KR100270498B1 (ko) 1994-11-29 1995-11-29 전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법

Country Status (6)

Country Link
US (1) US5853310A (ko)
EP (1) EP0715329B1 (ko)
JP (1) JP2916887B2 (ko)
KR (1) KR100270498B1 (ko)
CN (1) CN1084040C (ko)
DE (1) DE69518057T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927598B1 (ko) * 2007-10-05 2009-11-23 한국전자통신연구원 광 게이팅 스위치 시스템

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
KR100220133B1 (ko) * 1995-03-13 1999-09-01 미따라이 하지메 전자 방출 소자, 전자원 및 화상 형성 장치와 그 제조방법
US7907319B2 (en) 1995-11-06 2011-03-15 Qualcomm Mems Technologies, Inc. Method and device for modulating light with optical compensation
JP3302278B2 (ja) 1995-12-12 2002-07-15 キヤノン株式会社 電子放出素子の製造方法並びに該製造方法を用いた電子源及び画像形成装置の製造方法
US6231412B1 (en) * 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
JPH11213866A (ja) * 1998-01-22 1999-08-06 Sony Corp 電子放出装置及びその製造方法並びにこれを用いた表示装置
DE69919242T2 (de) * 1998-02-12 2005-08-11 Canon K.K. Verfahren zur Herstellung eines elektronenemittierenden Elementes, Elektronenquelle und Bilderzeugungsgerätes
DE69937074T2 (de) * 1998-02-16 2008-05-29 Canon K.K. Verfahren zur Herstellung einer elektronenemittierenden Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgeräts
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO1999052006A2 (en) 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US6213834B1 (en) 1998-04-23 2001-04-10 Canon Kabushiki Kaisha Methods for making electron emission device and image forming apparatus and apparatus for making the same
CN1222975C (zh) * 1999-01-19 2005-10-12 佳能株式会社 制造图像形成装置的方法
JP3323847B2 (ja) 1999-02-22 2002-09-09 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
EP1032013B1 (en) * 1999-02-25 2007-07-11 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
JP3688970B2 (ja) * 2000-02-29 2005-08-31 株式会社日立製作所 薄膜型電子源を用いた表示装置及びその製造方法
US6417062B1 (en) * 2000-05-01 2002-07-09 General Electric Company Method of forming ruthenium oxide films
US6664728B2 (en) * 2000-09-22 2003-12-16 Nano-Proprietary, Inc. Carbon nanotubes with nitrogen content
US6730984B1 (en) * 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
JP2003007792A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp 半導体解析装置、半導体解析方法及び半導体装置の製造方法
JP3535871B2 (ja) * 2002-06-13 2004-06-07 キヤノン株式会社 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
US7855824B2 (en) 2004-03-06 2010-12-21 Qualcomm Mems Technologies, Inc. Method and system for color optimization in a display
US7710632B2 (en) 2004-09-27 2010-05-04 Qualcomm Mems Technologies, Inc. Display device having an array of spatial light modulators with integrated color filters
US7807488B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
US8362987B2 (en) 2004-09-27 2013-01-29 Qualcomm Mems Technologies, Inc. Method and device for manipulating color in a display
US7525730B2 (en) 2004-09-27 2009-04-28 Idc, Llc Method and device for generating white in an interferometric modulator display
US7928928B2 (en) 2004-09-27 2011-04-19 Qualcomm Mems Technologies, Inc. Apparatus and method for reducing perceived color shift
US8102407B2 (en) 2004-09-27 2012-01-24 Qualcomm Mems Technologies, Inc. Method and device for manipulating color in a display
US7911428B2 (en) 2004-09-27 2011-03-22 Qualcomm Mems Technologies, Inc. Method and device for manipulating color in a display
US7898521B2 (en) * 2004-09-27 2011-03-01 Qualcomm Mems Technologies, Inc. Device and method for wavelength filtering
US8004504B2 (en) 2004-09-27 2011-08-23 Qualcomm Mems Technologies, Inc. Reduced capacitance display element
JP4539518B2 (ja) * 2005-03-31 2010-09-08 セイコーエプソン株式会社 電気光学装置及び電気光学装置の製造方法
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US8004743B2 (en) 2006-04-21 2011-08-23 Qualcomm Mems Technologies, Inc. Method and apparatus for providing brightness control in an interferometric modulator (IMOD) display
EP1943551A2 (en) 2006-10-06 2008-07-16 Qualcomm Mems Technologies, Inc. Light guide
EP2366945A1 (en) 2006-10-06 2011-09-21 Qualcomm Mems Technologies, Inc. Optical loss layer integrated in an illumination apparatus of a display
US8072402B2 (en) 2007-08-29 2011-12-06 Qualcomm Mems Technologies, Inc. Interferometric optical modulator with broadband reflection characteristics
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
WO2009079279A2 (en) 2007-12-17 2009-06-25 Qualcomm Mems Technologies, Inc. Photovoltaics with interferometric back side masks
US7928025B2 (en) * 2008-10-01 2011-04-19 Polymer Group, Inc. Nonwoven multilayered fibrous batts and multi-density molded articles made with same and processes of making thereof
JP2010244933A (ja) * 2009-04-08 2010-10-28 Canon Inc 画像表示装置
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
CN108031836B (zh) * 2018-01-22 2019-12-03 北京大学 一种金属-金属氧化物纳米复合材料的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663857A (en) * 1969-02-13 1972-05-16 Avco Corp Electron emitter comprising metal oxide-metal contact interface and method for making the same
US3611077A (en) * 1969-02-26 1971-10-05 Us Navy Thin film room-temperature electron emitter
US4663559A (en) * 1982-09-17 1987-05-05 Christensen Alton O Field emission device
CA1272504A (en) * 1986-11-18 1990-08-07 Franz Prein Surface for electric discharge
JP2622838B2 (ja) * 1987-05-29 1997-06-25 キヤノン株式会社 電子放出素子の製造方法
JPS6419656A (en) * 1987-07-15 1989-01-23 Canon Kk Manufacture of electron emitting element
US5066883A (en) * 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JP3072795B2 (ja) * 1991-10-08 2000-08-07 キヤノン株式会社 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置
JP2946153B2 (ja) * 1993-02-03 1999-09-06 キヤノン株式会社 電子放出膜及び電子放出素子の作製方法
ATE194727T1 (de) * 1993-12-17 2000-07-15 Canon Kk Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927598B1 (ko) * 2007-10-05 2009-11-23 한국전자통신연구원 광 게이팅 스위치 시스템

Also Published As

Publication number Publication date
US5853310A (en) 1998-12-29
JP2916887B2 (ja) 1999-07-05
EP0715329A1 (en) 1996-06-05
EP0715329B1 (en) 2000-07-19
JPH08212916A (ja) 1996-08-20
CN1131756A (zh) 1996-09-25
DE69518057T2 (de) 2001-03-22
KR960019426A (ko) 1996-06-17
CN1084040C (zh) 2002-05-01
DE69518057D1 (de) 2000-08-24

Similar Documents

Publication Publication Date Title
KR100270498B1 (ko) 전자 방출 소자,전자원 및 화상 형성 장치의 제조 방법
EP0701265B1 (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR100188977B1 (ko) 전자 방출 소자, 전자 소스 및 화상 형성 장치
KR100220214B1 (ko) 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
EP0942449B1 (en) Method of manufacturing an electron-emitting device
EP0955662B1 (en) Methods of manufacturing an electron source and image forming apparatus
EP0803890B1 (en) Method of manifacturing electron emitting device, electron source and image-forming apparatus using the same
KR100188979B1 (ko) 전자빔 장치 및 그 구동 방법
KR100279304B1 (ko) 전자원 및 이를 구비한 화상 생성 장치와, 이들의 활성화 방법
EP0704875B1 (en) Manufacture methods of electron-emitting device, electron source, and image-forming apparatus
JP3416337B2 (ja) 電子放出素子及び該電子放出素子の製造方法及び該電子放出素子を有する電子源及び該電子源を有する画像形成装置及び該画像形成装置の製造方法
CA2296839C (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
AU749823B2 (en) Electron-emitting device and electron source and image-forming apparatus using the same as well as method of manufacturing the same
JP2000243244A (ja) 電子源、画像形成装置、及びこれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee