JP3576989B2 - 電子放出素子、電子源及び画像形成装置の製造方法 - Google Patents
電子放出素子、電子源及び画像形成装置の製造方法 Download PDFInfo
- Publication number
- JP3576989B2 JP3576989B2 JP2001077669A JP2001077669A JP3576989B2 JP 3576989 B2 JP3576989 B2 JP 3576989B2 JP 2001077669 A JP2001077669 A JP 2001077669A JP 2001077669 A JP2001077669 A JP 2001077669A JP 3576989 B2 JP3576989 B2 JP 3576989B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- film
- emitting device
- manufacturing
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Composite Materials (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子、電子源及び画像形成装置の製造方法に関し、特に、画像形成装置等の電子ビーム源として用いられる電子放出素子に好適に用いることのできる導電性膜の形成技術に関する。
【０００２】
【従来の技術】
従来、配線、電極材料に用いられる導電性薄膜は、数百ｎｍから数千ｎｍの膜厚で用いられ、その容易な作成方法として、蒸着、スパッタリング等の真空技術を用いた方法によって、形成されてきた。
【０００３】
また、前述の作成方法で形成した薄膜は、一般に、膜厚とその膜の導電率が、比例する領域で用いられる。なぜなら、膜厚と導電率が、比例する領域から逸脱した領域では、特に、導電率が急激に変化し、導電率の制御が困難であるからである。また、前述の作成方法においては、製膜初期は、膜質等が安定せず、必ずしも、導電率等の電気特性が、安定に得られるわけではないからである。したがって、数百ｎｍ以下の膜厚、特に数十ｎｍ以下の膜厚での電気特性の制御は、前述の従来の作成方法では、困難であった。この領域の導電性薄膜の用途は、次に述べる電子放出素子のうち、特に、表面伝導型電子放出素子の電子放出部を形成する導電性薄膜、あるいは、液晶を用いた表示装置の液晶配向膜等が、挙げられる。まず、電子放出素子について、述べる。
【０００４】
従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が有る。
【０００５】
ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）あるいはＣ．Ａ． Ｓｐｉｎｄｔ， ”Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００６】
ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａｄ， ”Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示されたものが知られている。
【０００７】
表面伝導型電子放出素子の例としては、Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ． Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１９６５）等に開示されたものがある。
【０００８】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるＳｎＯ２薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７５）］、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００９】
これらの表面伝導型電子放出素子の典型的な例として前述のＭ．ハートウェルの素子構成を図２に模式的に示す。同図において１は基板である。３は導電性薄膜で、Ｈ型形状のパターンに、スパッタで形成された金属酸化物薄膜等からなり、後述の通電フォーミングと呼ばれる通電処理により電子放出部２が形成される。尚、図中の素子電極間隔Ｌ１は０．５〜１ｍｍ、Ｗ１は０．１ｍｍで設定されている。
【００１０】
従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜３を予め通電フォーミングと呼ばれる通電処理によって電子放出部２を形成するのが一般的であった。即ち、通電フォーミングとは前記導電性薄膜３の両端に直流電圧あるいは非常にゆっくりとした昇電圧例えば１Ｖ／分程度を印加通電し、導電性薄膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部２を形成することである。尚、電子放出部２は導電性薄膜３の一部に亀裂が発生しその亀裂付近から電子放出が行われる。前記通電フォーミング処理した表面伝導型電子放出素子は、上述の導電性薄膜３に電圧を印加し、素子に電流を流すことにより、上述の電子放出部２より電子を放出せしめるものである。
【００１１】
次に、液晶を用いた表示装置について、述べる。液晶を表示装置に用いるためには、例えば、ツイステッドネマチックモード（一般には、「ＴＮモード」と略す。）で用いるときには、対向する２枚の基板に電極を形成した上に、更に、配向膜を形成し、互いに直交する方向にラビングと呼ばれる工程を行い、この間に液晶を充填した構成となる。こうした構成で、液晶分子は、規則正しく配向し、電気的に動作し、偏向板を通過した入力光は、液晶によって、透過率が大きく変化し、画像の表示がなされる。
【００１２】
前述の電子放出素子のうち、表面伝導型電子放出素子は、構成及び製法が容易であるため、大面積の画像形成装置に適したものであるが、本出願人が鋭意検討した結果、均一で、電気特性に優れた表面伝導型電子放出素子を形成するためには、前述の通電フォーミングの工程が、特に、影響を与え、導電性薄膜の膜厚が、数百ｎｍ、特に２０ｎｍ以下が適することがわかっており、本出願人は、表面伝導型電子放出素子に適したこの膜厚の領域の導電性薄膜の形成方法の改善を行ってきた。具体的には、有機金属錯体を含有する溶液を、スピンナー等の塗布法で基板に塗布したのち、大気中等で高温で焼成を行い、金属及びその金属酸化物等の微粒子から構成される導電性薄膜を形成する方法が挙げられる。この方法は、前述の蒸着等の様に、真空装置を用いないため、大面積にわたり導電性薄膜を形成できる利点があるが、一般に、有機金属錯体は凝集性が高いため、スピンナーを用いた塗布法において、均一な膜を形成するのに問題があった。凝集性を緩和するためには、例えば、有機金属錯体の有機部位の炭化水素の量を増大することにより対処できるが、炭化水素の量を増大するにともない、該有機部位の脱着に要するエネルギーも大きくなる。そのため、加熱焼成工程において、溶融した有機金属錯体が、凝集をおこし、結果として、膜厚の不均一な導電性薄膜となりやすい。一方、有機部位の炭化水素の量の小さい有機金属錯体は、塗布において、不均一になりやすく、加熱焼成工程において、有機金属錯体が部分的に昇華し、結果として、不均一な膜厚となったり、製膜の再現性が劣るという問題があった。
【００１３】
また、複数個の表面伝導型電子放出素子を形成してなる電子源では大面積に亙って、導電性薄膜を均一に最適な膜厚に形成する必要があるため、膜厚、電気特性が不均一であると、表面伝導型電子放出素子の電子放出特性にも影響するため、電子源内での電子放出特性のムラを生じてしまう。
【００１４】
一方、前述の液晶を用いた画像形成装置においては、数十ｎｍ以下、特には、１５ｎｍ以下の膜厚のポリイミド膜等の誘電体膜を配向膜として広く用いられるが、膜厚が大面積に亙って、必ずしも均一にならず、更に、液晶の動作を行ったとき、表示ムラや透過率等の電気光学特性において、液晶配向膜において電荷蓄積が生じ、ヒステリシス、残像現象等を発生し表示品位の低下を起こすと言う問題があった。
【００１５】
そこでポリイミドの抵抗率を制御することができれば（若干の導電性を持たせる）、上記問題を解決することができる。この場合、幾つかの手法が考えられるが簡易な手法としては、ポリイミド中に金属若しくは金属酸化物を分散させてインピーダンスを制御する方法が考えられる。
【００１６】
一般にポリイミドは対応する前駆体のポリアミック酸を化学的或は熱的に脱水・環化すること（イミド化）により得られる。そこで、金属或は金属酸化物が分散されたポリイミドからなる膜を簡単に得るための案としては、ポリアミック酸に金属若しくは有機金属化合物を混合し、係る混合物を所望の基板上に成膜した後、イミド化するという方法に思い至る。然しながら係る方法は実際には利用不可能である。何故なら、ポリアミック酸中のカルボキシル基と金属との間で架橋反応を起こしゲル化してしまうからであり、一旦ゲル化した高分子材料を成膜することは、最早著しく困難であるといわざるをえない。
【００１７】
上記の方法に代る案としては、可溶性ポリイミドに金属若しくは有機金属化合物を混合した上で、係る混合物を適当な方法により所望の基板上に積層する方法が考えられる。この場合、可溶性ポリイミドに金属と強力に錯体を作る基、例えばカルボキシル基、を特別に導入した場合を除いて、ゲル化を防ぐことが可能である。然し乍ら、利用できるポリイミドの構造は特定のものに限定され、その種類も少ない。
【００１８】
ポリアミック酸と金属若しくは有機金属化合物との混合物のゲル化を防ぐ別の方法として、新たに２以上の配位子が配位しないような金属化合物の利用も考えられるが、残された配位部位が１箇所である金属化合物というのは比較的種類も限定され、０箇所の場合には、ポリアミック酸と金属化合物との理想的な混合は比較的困難であり、従って相分離する可能性が大きく、結果として均一な金属及び／又は金属酸化物を含むポリイミド膜を形成することが困難である。
【００１９】
【発明が解決しようとする課題】
本発明の目的は、主として、上記問題を鑑み、電子放出特性の均一な電子放出素子、および各電子放出素子が均一な電子放出特性を示す電子源、該電子源を用いて構成した画像形成装置を提供することにある。さらに、具体的には、数百ｎｍ、特に２０ｎｍ以下の該導電性膜の膜厚の薄い領域でも、均一な膜厚で良好な導電率等の電気特性を示す導電性膜の形成に用いられる材料および該導電性膜の形成方法を提供するものである。
【００２１】
【課題を解決するための手段】
上記目的を達成すべく成された本発明の構成は以下の通りである。
【００２２】
即ち、本発明の電子放出素子の製造方法は、電子放出部を有する導電性膜を備える電子放出素子の製造方法において、
基板上に導電性膜形成用材料からなる単分子累積膜を形成する工程と、該単分子累積膜を焼成して導電性膜を形成する工程と、該導電性膜に、亀裂を含む電子放出部を形成するための通電処理を施す工程とを有することを特徴とする。
【００２３】
上記本発明の電子放出素子の製造方法は、更なる好ましい特徴として、
更に、前記単分子累積膜に紫外線を照射する工程を有すること、
前記紫外線の照射が、Ｏ 3 存在下にて行われること、
前記導電性膜形成用材料が、金属、疎水性部分、及び、親水性部分とを有すること、
前記疎水性部分が、アルキル基またはアルケニル基を有し、前記親水性部分が、カルボニル基またはアミノ基を有すること、
前記導電性膜形成用材料が、前記疎水性部分と前記親水性部分とを一分子内に有する化合物を含有すること、
前記化合物が、有機金属化合物であること、
前記有機金属化合物が、下記一般式（Ｉ）にて表される有機金属錯体であること、
（Ｒ 1 ＣＯＯ） n Ｍ（ＮＲ 2 Ｒ 3 Ｒ 4 ） m ・・・（Ｉ）
［但し、Ｒ 1 はアルキル基、Ｒ 2 ，Ｒ 3 ，Ｒ 4 は水素またはアルキル基またはアルケニル基、Ｍは金属、ｎ，ｍは１以上の整数である。］
前記有機金属錯体が、Ｒ 1 が炭素数１〜４のアルキル基、Ｒ 2 ，Ｒ 3 ，Ｒ 4 は水素または炭素数１〜３０のアルキル基またはアルケニル基であり、Ｒ 2 ，Ｒ 3 ，Ｒ 4 のうち、少なくとも一つは炭素数１８以上、または、Ｒ 2 ，Ｒ 3 ，Ｒ 4 の炭素数の総和が１８以上、ｍ＝２〜４の整数、ｎ＝１〜４の整数であること、
前記化合物が、下記一般式（ＩＩ）にて表されること、
Ｒ 5 ＣＯＯＨ・・・（ＩＩ）
［但し、Ｒ 5 は炭素数１８〜３０のアルキル基またはアルケニル基である。］
前記化合物が、高分子化合物であること、
前記高分子化合物が、ポリアミック酸エステルであること、
前記ポリアミック酸エステルが、炭素数８〜３０のアルコキシカルボニル基を有すること、
前記導電性膜形成用材料が、更に、有機金属化合物を含有すること、
前記金属が、Ｐｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，Ｐｂ，Ｚｎの中から選択されること、
を含むものである。
【００２６】
また、本発明の電子源の製造方法は、電子放出部を有する導電性膜を備える電子放出素子を複数有する電子源の製造方法において、前記電子放出素子が以上説明した本発明の電子放出素子の製造方法にて製造されることを特徴とする。
【００２７】
また、本発明の画像形成装置の製造方法は、電子放出部を有する導電性膜を備える電子放出素子と、画像形成部材とを有する画像形成装置の製造方法において、前記電子放出素子が以上説明した本発明の電子放出素子の製造方法にて製造されることを特徴とする。
【００３２】
【発明の実施の形態】
本発明で用いる導電性膜形成用材料は、導電性を有するための金属、塗布・焼成時の膜の均一性、膜厚制御性などを良好にするための疎水性及び親水性部分を有する。
【００３３】
導電性を有するための金属としてはＰｄ、Ｒｕ、Ａｇ、Ｃｕ、Ｔｂ、Ｆｅ、ＰｂまたはＺｎなどの金属が使用可能であり、これらの金属を材料内に分散させる、イオンとして存在させるなどの方法で材料内に導入して用いる。又、その濃度は０．１〜２重量％が好ましく用いられる。
【００３４】
疎水性部分としては炭素数の多いアルキルまたはアルケニル基が挙げられる。一方、疎水性部分の炭素数が多すぎると後述する導電性膜または電子放出部の作製の際に良好に成膜できなくなる。上述の条件を満たすためには特に炭素数が１８以上３０以下のアルキルまたはアルケニル基のものが好ましい。
【００３５】
また、親水性部分としてはカルボン酸、金属カルボン酸塩、アルコール及びアミノ基等が挙げられる。特に金属カルボン酸塩は金属部分と親水性部分を一分子内に有するため望ましい。
【００３６】
また、本発明の導電性膜形成用材料は、上述の疎水性部分・親水性部分のどちらかを有する化合物を混合して又は、それらの両方を一分子内に有する化合物を単独もしくは混合して用いられる。特に一分子内に疎水性及び親水性の両方を有している化合物が好ましく、具体的には金属の長鎖カルボン酸塩（例えばパルミチン酸パラジウム、ペンタデカン酸テルビウム、オレイン酸鉄など）、種々の長鎖カルボン酸（例えばステアリン酸、パルミチン酸など）、または長鎖アルキルまたはアルケニルアミン（例えばジデシルアミン、メチルジオクタデシルアミンなど）などが挙げられる。
【００３７】
本発明の導電性膜形成用材料は上述した化合物を任意の割合で混合して、また必要な際には有機溶媒に溶解して用いられ、基板上に種々の方法（例えば回転塗布、ディップ法、ラングミュア・ブロジェット法（以下、「ＬＢ法」と称す。）など）で塗布される。
【００３８】
以後、導電性膜形成用材料として、好ましく用いられるパラジウム又は酸化パラジウム膜を用いて、本発明を詳述する。本発明は、導電性膜の形成方法を提供するものであり、基板上に少なくとも有機パラジウム錯体からなる有機混合物を基板上に堆積させる工程と、堆積させた有機混合物膜に紫外線を照射する工程、更に当該膜を加熱焼成する工程からなることを特徴とするものである。
【００３９】
本発明において、有機混合物を基板上に堆積させる方法としては、回転塗布法、ディップ法、ＬＢ法等、従来公知の各種薄膜堆積方法を利用することができる。これらの内、回転塗布法やディップ法は工程が最も簡単ではあるが、ＬＢ法によると、均一な膜厚の膜を比較的容易に再現性良く得ることができるため好ましく用いられる。
【００４０】
以下、ＬＢ法による有機混合物膜の堆積方法について説明する。
【００４１】
ＬＢ法に用いるのに好適な有機パラジウム錯体としては、例えば、下記一般式（１）に示すパラジウム１等量に対して２等量のアルキルアミンと２等量の脂肪酸（酢酸を含む）からなる酸パラジウム塩アルキルアミン錯体を挙げることができる。
【００４２】
Ｐｄ２＋［Ｒ１ＣＯＯ−］２［Ｒ２Ｒ３Ｒ４Ｎ］２ （１）
【００４３】
ここでＲ１，Ｒ２，Ｒ３，Ｒ４は各々１以上３０以下の炭素からなる炭化水素を示す。また特に、Ｒ２，Ｒ３，Ｒ４に関してはこれらの内の１乃至２つが水素であっても良い。即ちアルキルアミンは１級、２級、３級のいずれのアミンでも良い。係る炭化水素鎖を構成する水素の一部もしくは全てがフッ素で置換されていても良い。但し、Ｒ２，Ｒ３，Ｒ４は各含有されるＣの総数が、疎水性を示すためには、５以上が好ましい。更に、好ましくは、Ｒ２，Ｒ３，Ｒ４の内少なくとも１つの炭素数は１８以上、または炭素数の総和は１８以上である。
【００４４】
式（１）で示されるような酸パラジウム塩アルキルアミン錯体のみを用いてＬＢ膜（ＬＢ法により形成された薄膜）を形成する場合には、Ｒ１，Ｒ２，Ｒ３，Ｒ４の内少なくとも１つが、炭素数１８以上であることが望ましい。一例を挙げると、例えば式（２）のような錯体である。
【００４５】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１８Ｈ３７）２ＮＣＨ３］２ （２）
【００４６】
また適当な構造を有する有機パラジウム錯体を、ＬＢ法を用いて成膜するのに好適な両親媒性材料（以下バインダーと記す）と混合した上で用いても良い。係るバインダーとしては、炭素数１８以上３０以下の飽和又は不飽和脂肪酸、具体的には、オクタデシル酸、エキオサン酸、ドコサン酸等の直鎖飽和脂肪酸を挙げることができる。また、ポリイソブチルメタクリレート、ポリメチルメタクリレートやポリ酪酸等の高分子材料を用いることも可能である。
【００４７】
本発明においてバインダーを用いる場合には、バインダーとなる材料のＬＢ膜形成能力が高いため、使用可能な有機パラジウム錯体の選択肢が広がる。即ち、有機パラジウム錯体が必ずしもこれ単体で安定なＬＢ膜形成能を有している必要はない。例えば一般式（１）で示される酸パラジウム塩アルキルアミン錯体を用いる場合、これを単体で用いる場合と異なって、Ｒ１，Ｒ２，Ｒ３，Ｒ４の炭素数がより少なくても差し支えない。例えば、式（３）のような錯体である。
【００４８】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１０Ｈ２１）２ＮＨ］２ （３）
【００４９】
係る有機パラジウム錯体とバインダーとの混合比に関する制限は特にはないが、通常ｍｏｌ比（バインダーが重合体である場合には、単量体換算モル比）で有機パラジウム錯体１に対してバインダーが０．０１〜１００になるように選択される。バインダーの比率が高い程、係る混合物のＬＢ膜を形成することが容易となる反面、パラジウムの面内密度が低下するため、所望の厚さのパラジウム又は酸化パラジウム膜を得るためには、バインダーの比率が小さい時と比較して、全体の膜厚を大きくする必要がある。
【００５０】
逆にバインダーの比率が小さいとバインダーによるＬＢ膜形成能の効果が低下してしまう。係る観点から、より好ましいバインダーの比率は有機パラジウム錯体１ｍｏｌ濃度に対して０．４〜１０ｍｏｌ濃度である。但し、用いる有機パラジウム錯体が十分なＬＢ膜形成能を有する場合には、上記比率にこだわることなく混合比を選択して構わない。この場合、混合膜を用いる効果として、有機パラジウム錯体の面内密度を加減することができるので、最終的に形成されたパラジウム或いは酸化パラジウムの凝集性、膜厚及び導電性等を制御することが期待できる。
【００５１】
以上述べた有機混合物からＬＢ膜を形成するには、従来公知の手法によって行なえば良く、特に大きな設計変更は必要としない。尚、本発明で用いられる材料を用いてＬＢ法により成膜する場合、下相水は純水で良く、パラジウムイオンを混合する必要がない。よって、コストの低減が図れるばかりでなく、使用後の下相水を廃棄する際の環境面に与える影響についても問題がない。
【００５２】
本発明においては、好ましくは上記に記載したようなＬＢ法により有機パラジウム錯体を少なくとも含む有機混合物を所望の厚さ好ましくは１０〜５０Åになるように基板上に堆積した後、該有機混合物膜に対して紫外線照射を行ない、膜中の有機部位の分解を行なう。この時、オゾン雰囲気下、即ち酸素導入下で行なうと有機部位の分解速度が加速されるので好ましい。
【００５３】
また、当該工程においては、加熱により有機部位の分解が促進されるため、有機混合物膜が溶融しない範囲で加熱することが好ましい。この時、紫外線光源近傍は光源の発熱により高温になり易いため配慮することが望ましい。
【００５４】
本発明において、紫外線を照射する時間は、用いる紫外線の強度、オゾン濃度や膜材料に依存するため限定することはできないが、膜中の有機部位の少なくとも５０％以上が分解されている必要がある。更に、９０％以上、望ましくは９９％以上が分解されていると、引き続いて行なう加熱焼成工程において膜材料の融解に伴う凝集を少なくすることができ、好ましい。
【００５５】
上記紫外線照射工程に続いて、加熱焼成工程を行なう。係る焼成は、温度２５０℃以上で行なうことが好ましく、焼成時間は１０分程度で良いが、これに限定されるものではなく、更に長く行なっても良い。当該焼成工程を酸素存在下で行なえばパラジウムが熱酸化されて酸化パラジウム膜が形成される。一方、酸素非存在下にて焼成すればパラジウム膜を形成することができる。
【００５６】
当該加熱焼成工程中、前記紫外線照射を継続して行なっても特に問題はない。また、紫外線照射工程をオゾン雰囲気下にて行う場合には、上記加熱焼成工程を行なわずに直接、酸化パラジウムを得ることもできるが、非常に長い照射時間を必要とする。
【００５７】
本発明の導電性膜の形成方法では、紫外線照射を適宜行なった後焼成することにより、極めて短時間にパラジウム或いは酸化パラジウム膜を得ることができるのである。
【００５８】
また本発明は、ポリアミック酸エステルと金属若しくは有機金属化合物の混合物からなる材料を基板上に積層させる工程と、次いで該ポリアミック酸エステルをイミド化する工程を有することを特徴とする金属及び／又は金属酸化物を含む導電性膜であるポリイミド膜及び該金属及び／又は金属酸化物を含む導電性膜であるポリイミド膜形成方法である。
【００５９】
以下、本発明の導電性膜であるポリイミド膜及び該膜の形成方法について述べる。
【００６０】
本発明においては、目的とする導電性膜であるポリイミドの前駆体としてポリアミック酸エステルを用い、係るポリアミック酸エステルと金属若しくは有機金属化合物の混合物、好ましくはパラジウムとポリアミック酸エステルのエステル部位との間に弱い相互作用を有する錯体化合物からなる材料を基板上に積層させる工程と、引き続いて上記ポリアミック酸エステルを化学的及び／又は熱的にイミド化する工程とによって達成される。
【００６１】
前記ポリアミック酸エステルの構造は、下記の式（４）に示される。
【００６２】
【化１】
【００６３】
式（４）中、Ｒ３は炭素数１以上のアルキル基であるが、これを水素に置換したものがポリアミック酸であって、従って、Ｒ１，Ｒ２としては、従来公知のポリアミック酸と同じ構造を有するものを用いることができるのは勿論、これら以外のものであってもよい。Ｒ１，Ｒ２の具体例を下記の［化２］に示す。尚、２種以上のポリアミック酸エステルからなるコポリマーを用いてもよい。
【００６４】
【化２】
【００６５】
ポリアミック酸エステルは従来公知の方法により容易に合成可能であって、例えば、対応するポリアミック酸を出発物質として、その酸クロライドと所望のアルキル基（この場合Ｒ３）を有するアルコール或はアルコキサイドと反応させることによって得られる。
【００６６】
Ｒ３の炭素数の上限は特に限定されるものではないが、イミド化時において脱離させる必要があるので、極端に大きなものは好ましいとはいえず、好ましくは１以上３０以下、より好ましくは１以上２２以下である。ポリアミック酸エステルは通常、Ｎ，Ｎ−ジメチルアセトアミド（以下ＤＭＡｃ）、２−Ｎ−メチルピロリドン（以下ＮＭＰ）、γ−ブチルラクトン等の極性溶媒、或はこれらを含む混合溶媒に可溶である。
【００６７】
つぎに、上述の溶媒に溶かしたポリアミック酸エステル溶液に金属若しくは有機金属化合物を混合し、これらの混合物（以下ポリアミック酸エステル−金属混合物と記す）溶液を調製する。ここで、有機溶剤に比較的容易に溶ける点から、金属単体よりも有機金属化合物の利用が好ましい。用いる金属種としては、特に限定されるものではなく、Ｐｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，ＰｂまたはＺｎ等を挙げることができる。有機金属化合物の構造としては、先に述べたように、ポリアミック酸エステルのエステル部との間で弱い錯体を形成し得るものであることが特に好ましい。
【００６８】
すなわち、好ましい有機金属化合物は１乃至２つの未配位の配位子を有するものか、或は配位子で飽和されていて、その内の１乃至は２つが容易に脱離可能なものである。この場合、ポリアミック酸エステルと金属との間で錯体形成することが可能であり、従ってこの場合には、上記ポリアミック酸エステル金属混合物という名称に代えて、ポリアミック酸エステル−金属錯体と呼ぶことにする。
【００６９】
以下、有機金属化合物の一例として有機パラジウム化合物を選んでより具体的に説明するが、他の金属を含む従来公知の有機金属化合物を広く利用可能である。
【００７０】
有機パラジウム化合物の具体的な構造例を下記の一般式（５）に示す。
【００７１】
Ｐｄ２＋［Ｒ４ＣＯＯ−］２［Ｒ５Ｒ６Ｒ７Ｎ］２ （５）
【００７２】
式（５）中、Ｒ４の炭素数は１以上４以下、Ｒ５，Ｒ６，Ｒ７は各々炭素数１以上３０以下の炭化水素鎖を示す。具体的には、メチル基、デシル基、オクタデシル基などが挙げられる。
【００７３】
また、Ｒ５，Ｒ６，Ｒ７に関してはこれらの内の１乃至２つが水素であっても良い。すなわちパラジウムに配位しているアルキルアミンは１級，２級，３級のいずれのアミンでも良い。また上記Ｒ４，Ｒ５，Ｒ６，Ｒ７を構成する水素の一部若しくは全てがフッ素で置換されていても良い。
【００７４】
これら有機パラジウム化合物と前記ポリアミック酸エステルとを用いて調製されたポリアミック酸エステル−Ｐｄ錯体を適当な方法により所望の基板上に積層させて、ポリアミック酸エステル−Ｐｄ錯体膜を得る。ここで、前記ポリアミック酸エステル−Ｐｄ錯体はゲル化していないので、これを基板上に積層させる手法としては、回転塗布法、ディップ法、ＬＢ法等、従来公知の各種薄膜積層方法を利用することができる。
【００７５】
これらの内、回転塗布法によっても、該材料が親水性部分及び疎水性部分の両方を有するために、基板の表面状態によらない均一な膜とすることが可能であり、更にＬＢ法により塗布することにより一層均一な膜とすることが可能である。
【００８３】
本発明における、導電性膜の用途の例として、前述したように、表面伝導型電子放出素子が挙げられる。
【００８４】
以下に、本発明の表面伝導型電子放出素子の実施態様例を説明する。
【００８５】
表面伝導型電子放出素子には平面型と垂直型があり、本発明についてはいずれの表面伝導型電子放出素子の構成もとることができる。まず、平面型表面伝導型電子放出素子の基本的な構成について説明する。
【００８６】
図４（ａ）、（ｂ）は、平面型表面伝導型電子放出素子の基本的な構成を示す図である。
【００８７】
図４において１は基板、２は電子放出部、３は導電性膜、４と５は素子電極である。
【００８８】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ２を積層した積層体、アルミナ等のセラミックス等が挙げられる。
【００８９】
対向する素子電極４，５の材料としては、一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属あるいは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ２、Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラス等から構成される印刷導体、Ｉｎ２Ｏ３−ＳｎＯ２等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択される。
【００９０】
素子電極間隔Ｌ１、素子電極長さＷ１、導電性膜３の形状等は、応用される形態等によって設計される。
【００９１】
素子電極間隔Ｌ１は、数百Å〜数百μｍであることが好ましく、より好ましくは、素子電極４，５間に印加する電圧等により、数μｍ〜数十μｍである。
【００９２】
素子電極長さＷ１は、電極の抵抗値や電子放出特性を考慮すると、好ましくは数μｍ〜数百μｍであり、また素子電極厚ｄは、数百Å〜数μｍである。
【００９３】
尚、図４に示される表面伝導型電子放出素子は、基板１上に、素子電極４，５、導電性膜３の順に積層されたものとなっているが、基板１上に、導電性膜３、素子電極４，５の順に積層したものとしてもよい。
【００９４】
導電性膜３は、良好な電子放出特性を得るためには、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極４，５へのステップカバレージ、素子電極４，５間の抵抗値及び後述するフォーミング条件等によって適宜選択される。この導電性膜３の膜厚は、好ましくは数Å〜数千Åで、特に好ましくは１０Å〜２００Åであり、その抵抗値は、１０３〜１０７Ω／□のシート抵抗値である。
【００９５】
導電性膜３を構成する材料の金属原子としては、例えばＰｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，Ｐｂ，Ｚｎが挙げられる。
【００９６】
尚、上記微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは重なり合った状態（島状も含む）の膜をさす。微粒子膜である場合、微粒子の粒径は、数Å〜数千Åであることが好ましく、特に好ましくは１０Å〜２００Åである。
【００９７】
電子放出部２には亀裂が含まれており、電子放出はこの亀裂付近から行われる。この亀裂を含む電子放出部２及び亀裂自体は、導電性膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存して形成される。従って、電子放出部２の位置及び形状は図４に示されるような位置及び形状に特定されるものではない。
【００９８】
亀裂は、数Å〜数百Åの粒径の導電性微粒子を有することもある。この導電性微粒子は、導電性膜３を構成する材料の元素の一部、あるいは総てと同様のものである。また、亀裂を含む電子放出部２及びその近傍の導電性膜３は炭素及び炭素化合物を有することもある。
【００９９】
次に、垂直型表面伝導型電子放出素子の基本的な構成について説明する。
【０１００】
図５は、垂直型表面伝導型電子放出素子の基本的な構成を示す図で、図中２１は段差形成部材で、その他図４と同じ符号は同じ部材を示すものである。
【０１０１】
基板１、電子放出部２、導電性膜３及び素子電極４，５は、前述した平面型表面伝導型電子放出素子と同様の材料で構成されたものである。
【０１０２】
段差形成部材２１は、例えば真空蒸着法、印刷法、スパッタ法等で付設されたＳｉＯ２等の絶縁性材料で構成されたものである。この段差形成部材２１の膜厚は、先に述べた平面型表面伝導型電子放出素子の素子電極間隔Ｌ１（図４参照）に対応するもので、段差形成部材２１の作製法や素子電極４，５間に印加する電圧等により設定されるが、好ましくは数百Å〜数十μｍであり、特に好ましくは数百Å〜数μｍである。
【０１０３】
導電性膜３は、通常、素子電極４，５の作成後に形成されるので、素子電極４，５の上に積層されるが、導電性膜３の形成後に素子電極４，５を作成し、導電性膜３の上に素子電極４，５が積層されるようにすることも可能である。また、平面型表面伝導型電子放出素子の説明においても述べたように、電子放出部２の形成は、導電性膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存するので、その位置及び形状は図５に示されるような位置及び形状に特定されるものではない。
【０１０４】
尚、以下の説明は、上述の平面型表面伝導型電子放出素子と垂直型表面伝導型電子放出素子の内、平面型を例にして説明するが、平面型表面伝導型電子放出素子に代えて垂直型表面伝導型電子放出素子としてもよい。
【０１０５】
本発明の表面伝導型電子放出素子の製法としては様々な方法が考えられるが、その一例を図６に基づいて説明する。尚、図６において図４と同じ符号は同じ部材を示すものである。
【０１０６】
１）基板１を洗剤、純水及び有機溶剤により十分に洗浄した後、真空蒸着法、スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィー技術により基板１の面上に素子電極４，５を形成する（図６（ａ））。
【０１０７】
２）素子電極４，５を設けた基板１上に、全面に、前述した導電性膜形成用材料を回転塗布法、或はディップ法、ＬＢ法等の従来公知の方法により形成する。尚、本発明においては、好ましくは回転塗布法により形成し、前述したように、塗布膜の均一性、及び膜厚の制御性の観点からは、さらに好ましくはＬＢ法により形成される。
【０１０８】
このようにして、所望の厚さになるように前述の導電性膜形成用材料を基板上に堆積した後、該導電性膜形成用材料の膜に対してＯ３雰囲気下紫外線照射を行ない、膜中の有機部位の分解を行なう。この時、Ｏ３雰囲気下、即ち酸素導入下で行なうこと、及び加熱により有機部位の分解速度が加速される。但し当該加熱は上記膜が溶融しない範囲で行なううことが好ましい。特に、紫外線光源近傍では高温になり易いため配慮が必要である。
【０１０９】
本発明において、紫外線を照射する時間は、用いる紫外線の強度、Ｏ３濃度や膜材料に依存するため限定することはできないが、膜中の有機部位の少なくとも５０％以上が分解されていることが好ましい。更に好ましくは９０％以上、望ましくは９９％以上が分解されていると、引き続いて行なう加熱焼成工程において膜材料の融解に伴う凝集を少なくすることができ、好ましい。
【０１１０】
上記紫外線照射工程に続いて、加熱焼成工程を行なう。係る焼成は、温度２５０℃以上で行なうことが好ましく、焼成時間は１０分程度で良いが、これに限定されるものではなく、更に長く行なっても良い。
【０１１１】
この後、リフトオフ、エッチング等によりパターニングされた導電性膜３を形成する（図６（ｂ））。
【０１１２】
尚、本発明で用いられる材料を用いてＬＢ法により成膜する場合、下相水は純水で良く、金属イオンを混合する必要がない。よって、コストの低減が図れるばかりでなく、使用後の下相水を廃棄する際の環境面に与える影響についても問題がない。
【０１１３】
３）上記のようにして堆積した導電性膜に、フォーミングと呼ばれる通電処理を施す。素子電極４，５間に、不図示の電源より通電すると、導電性膜３の部位に構造の変化した電子放出部２が形成される（図６（ｃ））。この通電処理により導電性膜３を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位が電子放出部２である。
【０１１４】
フォーミングの電圧波形の例を図７に示す。
【０１１５】
電圧波形は、特にパルス波形が好ましく、パルス波高値を定電圧とした電圧パルスを連続的に印加する場合（図７（ａ））と、パルス波高値を増加させながら電圧パルスを印加する場合（図７（ｂ））とがある。
【０１１６】
まず、パルス波高値を定電圧とした場合について図７（ａ）で説明する。
【０１１７】
図７（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、波高値（フォーミング時のピーク電圧）を前述した表面伝導型電子放出素子の形態に応じて適宜選択して、適当な真空度の真空雰囲気下で、数秒から数十分印加する。尚、印加する電圧波形は、図示される三角波に限定されるものではなく、矩形波等の所望の波形を用いることができる。
【０１１８】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図７（ｂ）で説明する。
【０１１９】
図７（ｂ）におけるＴ１及びＴ２は図７（ａ）と同様であり、波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、図７（ａ）の説明と同様の適当な真空雰囲気下で印加する。
【０１２０】
尚、パルス間隔Ｔ２中に、導電性膜（図４及び図５参照）を局所的に破壊、変形もしくは変質させない程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を求め、例えば１ＭΩ以上の抵抗を示した時にフォーミングを終了する。
【０１２１】
４）次に、フォーミング工程が終了した素子に活性化工程を施すのが好ましい。
【０１２２】
活性化工程とは、例えば１０−４〜１０−５ｔｏｒｒ程度の真空度で、フォーミング工程での説明と同様に、パルス波高値を定電圧としたパルスの印加を繰り返す処理のことをいい、真空雰囲気中に存在する有機物質から炭素及び炭素化合物を電子放出部２（図４及び図５参照）に堆積させることで、素子電流、放出電流の状態を向上させることができる工程である。この活性化工程は、例えば素子電流や放出電流を測定しながら行って、例えば放出電流が飽和した時点で終了するようにすれば効果的であるので好ましい。また、活性化工程でのパルス波高値は、好ましくは駆動電圧の波高値である。
【０１２３】
尚、上記炭素及び炭素化合物とは、グラファイト（単結晶及び多結晶の双方を指す）、非晶質カーボン（非晶質カーボン及びこれと多結晶グラファイトとの混合物を指す）である。また、その堆積膜厚は、好ましくは５００Å以下、より好ましくは３００Å以下である。
【０１２４】
５）更に好ましくは、こうして作製した表面伝導型電子放出素子を、フォーミング工程、活性化工程での真空度より高い真空度の真空雰囲気にして動作駆動する。また、より好ましくは、このより高い真空度の真空雰囲気下で８０℃〜２５０℃の加熱後、動作駆動する。
【０１２５】
尚、フォーミング工程、活性化処理した真空度より高い真空度の真空雰囲気とは、例えば約５×１０−６ｔｏｒｒよりも高い真空度を有する真空度であり、より好ましくは、超高真空系であり、炭素及び炭素化合物が新たに堆積しない真空度である。
【０１２６】
上記５）の工程によりこれ以上の炭素及び炭素化合物の堆積が抑制され、素子電流及び放出電流が安定する。
【０１２７】
このようにして得られる表面伝導型電子放出素子の基本特性を以下に説明する。
【０１２８】
図８は、表面伝導型電子放出素子の電子放出特性を測定するための測定評価系の一例を示す概略構成図で、まずこの測定評価系を説明する。
【０１２９】
図８において、図４と同じ符号は同じ部材を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極４，５間の導電性膜３を流れる素子電流Ｉｆを測定するための電流計、５４は電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は放出電流Ｉｅを測定するための電流計、５５は真空装置、５６は排気ポンプである。
【０１３０】
表面伝導型電子放出素子及びアノード電極５４等は真空装置５５内に設置され、この真空装置５５には不図示の真空系等の必要な機器が具備されていて、所望の真空下で表面伝導型電子放出素子の測定評価ができるようになっている。
【０１３１】
排気ポンプ５６は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とから構成されている。また、真空装置５５全体及び表面伝導型電子放出素子の基板１は、ヒーターにより２００℃程度まで加熱できるようになっている。尚、この測定評価系は、後述するような表示パネル（図１１における２０１参照）の組み立て段階において、表示パネル及びその内部を真空装置５５及びその内部として構成することで、前述のフォーミング工程、活性化工程及び後述するそれ以後の工程における側定評価及び処理に応用することができるものである。
【０１３２】
以下に述べる表面伝導型電子放出素子の基本特性は、上記測定評価系のアノード電極５４の電圧を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導型電子放出素子の距離Ｈを２〜８ｍｍとして通常の測定を行った。
【０１３３】
まず、放出電流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆとの関係の典型的な例を図９に示す。尚、図９において、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さいので、任意単位で示されている。尚、縦・横軸ともにリニアスケールである。
【０１３４】
図９から明らかなように、表面伝導型電子放出素子は、放出電流Ｉｅに対する次の３つの特徴的特性を有する。
【０１３５】
まず第１に、表面伝導型電子放出素子はある電圧（しきい値電圧と呼ぶ：図９中のＶｔｈ）以上の素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
【０１３６】
第２に、放出電流Ｉｅが素子電圧Ｖｆに対して単調増加する特性（ＭＩ特性と呼ぶ）を有するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【０１３７】
第３に、アノード電極５４（図８参照）に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。即ち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【０１３８】
放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有する場合もある。このような表面伝導型電子放出素子の特性の例が図９の実線で示す特性である。一方、図９に破線で示すように、素子電流Ｉｆは素子電圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性と呼ぶ）を示す場合もある。ただし、スケールは同一でない。いずれの特性を示すかは、表面伝導型電子放出素子の製法及び測定時の測定条件等に依存する。但し、素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有する表面伝導型電子放出素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭＩ特性を有する。
【０１３９】
次に、本発明の電子源における表面伝導型電子放出素子の配列について説明する。
【０１４０】
本発明の電子源における表面伝導型電子放出素子の配列方式としては、従来の技術の項で述べたような梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層間絶縁層を介して設置し、表面伝導型電子放出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線を接続した配置方式が挙げられる。これを以後単純マトリクス配置と呼ぶ。まず、この単純マトリクス配置について詳述する。
【０１４１】
前述した表面伝導型電子放出素子の基本的特性によれば、単純マトリクス配置された表面伝導型電子放出素子における放出電子は、しきい値電圧を超える電圧では、対向する素子電極間に印加するパルス状電圧の波高値とパルス幅で制御できる。一方、しきい値電圧以下では殆ど電子は放出されない。従って、多数の表面伝導型電子放出素子を配置した場合においても、個々の素子に上記パルス状電圧を適宜印加すれば、入力信号に応じて表面伝導型電子放出素子を選択し、その電子放出量が制御でき、単純なマトリクス配線だけで個別の表面伝導型電子放出素子を選択して独立に駆動可能となる。
【０１４２】
単純マトリクス配置はこのような原理に基づくもので、本発明の電子源の一例である、この単純マトリクス配置の電子源の構成について図１０に基づいて更に説明する。
【０１４３】
図１０において基板１は既に説明したようなガラス板等であり、この基板１上に配列された表面伝導型電子放出素子１０４の個数及び形状は用途に応じて適宜設定されるものである。
【０１４４】
ｍ本のＸ方向配線１０２は、夫々外部端子Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１上に、真空蒸着法、印刷法、スパッタ法等で形成した導電性金属等である。また、多数の表面伝導型電子放出素子１０４にほぼ均等に電圧が供給されるように、材料、膜厚、配線幅が設定されている。
【０１４５】
ｎ本のＹ方向配線１０３は、夫々外部端子Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向配線１０２と同様に作製される。
【０１４６】
これらｍ本のＸ方向配線１０２とｎ本のＹ方向配線１０３間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成している。尚、このｍ，ｎは共に正の整数である。
【０１４７】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等で形成されたＳｉＯ２等であり、Ｘ方向配線１０２を形成した基板１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線１０３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【０１４８】
更に、表面伝導型電子放出素子１０４の対向する素子電極（不図示）が、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、スパッタ法等で形成された導電性金属等からなる結線１０５によって電気的に接続されているものである。
【０１４９】
ここで、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、結線１０５と、対向する素子電極とは、その構成元素の一部あるいは全部が同一であっても、また夫々異なっていてもよく、前述の素子電極の材料等より適宜選択される。これら素子電極への配線は、素子電極と材料が同一である場合は素子電極と総称する場合もある。また、表面伝導型電子放出素子１０４は、基板１あるいは不図示の層間絶縁層上どちらに形成してもよい。
【０１５０】
また、詳しくは後述するが、前記Ｘ方向配線１０２には、Ｘ方向に配列された表面伝導型電子放出素子１０４の行を入力信号に応じて走査するために、走査信号を印加する不図示の走査信号印加手段が電気的に接続されている。
【０１５１】
一方、Ｙ方向配線１０３には、Ｙ方向に配列された表面伝導型電子放出素子１０４の列の各列を入力信号に応じて変調するために、変調信号を印加する不図示の変調信号発生手段が電気的に接続されている。更に、各表面伝導型電子放出素子１０４に印加される駆動電圧は、当該表面伝導型電子放出素子１０４に印加される走査信号と変調信号の差電圧として供給されるものである。
【０１５２】
次に、以上のような単純マトリクス配置の本発明の電子源を用いた本発明の画像形成装置の一例を、図１１〜図１３を用いて説明する。尚、図１１は表示パネル２０１の基本構成図であり、図１２は蛍光膜１１４を示す図であり、図１３は図１１の表示パネル２０１で、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うための駆動回路の一例を示すブロック図である。
【０１５３】
図１１において、１は上述のようにして表面伝導型電子放出素子を配置した電子源の基板、１１１は基板１を固定したリアプレート、１１６はガラス基板１１３の内面に蛍光膜１１４とメタルバック１１５等が形成されたフェースプレート、１１２は支持枠であり、リアプレート１１１、支持枠１１２及びフェースプレート１１６にフリットガラス等を塗布し、大気中あるいは窒素中で、４００〜５００℃で１０分以上焼成することで封着して外囲器１１８を構成している。
【０１５４】
図１１において、２は図４における電子放出部に相当する。１０２、１０３は、表面伝導型電子放出素子１０４の一対の素子電極４，５と接続されたＸ方向配線及びＹ方向配線で、夫々外部端子Ｄｘ１〜Ｄｘｍ，Ｄｙ１〜Ｄｙｎを有している。
【０１５５】
外囲器１１８は、上述の如く、フェースープレート１１６、支持枠１１２、リアプレート１１１で構成されている。しかし、リアプレート１１１は主に基板１の強度を補強する目的で設けられるものであり、基板１自体で十分な強度を持つ場合は別体のリアプレート１１１は不要で、基板１に直接支持枠１１２を封着し、フェースプレート１１６、支持枠１１２、基板１にて外囲器１１８を構成してもよい。また、フェースプレート１１６、リアプレート１１１の間にスぺーサーと呼ばれる不図示の支持体を更に設置することで、大気圧に対して十分な強度を有する外囲器１１８とすることもできる。
【０１５６】
蛍光膜１１４は、モノクロームの場合は蛍光体１２２のみからなるが、カラーの蛍光膜１１４の場合は、蛍光体１２２の配列により、ブラックストライプ（図１２（ａ））あるいはブラックマトリクス（図１２（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色の各蛍光体１２２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１１４における外光反射によるコントラストの低下を抑制することである。黒色導伝材１２１の材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば他の材料を用いることもできる。
【０１５７】
ガラス基板１１３に蛍光体１２２を塗布する方法としては、モノクローム、カラーによらず、沈澱法や印刷法が用いられる。
【０１５８】
また、図１１に示されるように、蛍光膜１１４の内面側には通常メタルバック１１５が設けられる。メタルバック１１５の目的は、蛍光体１２２（図１２参照）の発光のうち内面側への光をガラス基板１１３側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、外囲器１１８内で発生した負イオンの衝突によるダメージからの蛍光体１２２の保護等である。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【０１５９】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極（不図示）を設けてもよい。
【０１６０】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と表面伝導型電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行なう必要がある。
【０１６１】
外囲器１１８内は、不図示の排気管を通じ、１０−７ｔｏｒｒ程度の真空度にされ、封止される。また、外囲器１１８の封止を行う直前あるいは封止後に、ゲッター処理を行うこともある。これは、外囲器１１８内の所定の位置に配置したゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１×１０−５〜１×１０−７ｔｏｒｒの真空度を維持するためのものである。
【０１６２】
尚、前述したフォーミング及びこれ以降の表面伝導型電子放出素子の各製造工程は、通常、外囲器１１８の封止直前又は封止後に行われるもので、その内容は前述の通りである。
【０１６３】
上述の表示パネル２０１は、例えば図１３に示されるような駆動回路で駆動することができる。尚、図１３において、２０１は表示パネル、２０２は走査回路、２０３は制御回路、２０４はシフトレジスタ、２０５はラインメモリ、２０６は同期信号分離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【０１６４】
図１３に示されるように、表示パネル２０１は、外部端子Ｄｘ１〜Ｄｘｍ、外部端子Ｄｙ１〜Ｄｙｎ及び高圧端子Ｈｖを介して外部の電気回路と接続されている。この内、外部端子Ｄｘ１〜Ｄｘｍには前記表示パネル２０１内に設けられている表面伝導型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配置された表面伝導型電子放出素子群を１行（ｎ素子ずつ）順次駆動して行くための走査信号が印加される。
【０１６５】
一方、外部端子Ｄｙ１〜Ｄｙｎには、前記走査信号により選択された１行の各表面伝導型電子放出素子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給される。これは表面伝導型電子放出素子より出力される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。
【０１６６】
走査回路２０２は、内部にｍ個のスイッチング素子（図１３中Ｓ１〜Ｓｍで模式的に示す）を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択して、表示パネル２０１の外部端子Ｄｘ１〜Ｄｘｍと電気的に接続するものである。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出力する制御信号Ｔｓｃａｎに基づいて動作するもので、実際には、例えばＦＥＴのようなスイッチング機能を有する素子を組み合わせることにより容易に構成することが可能である。
【０１６７】
本例における前記直流電圧源Ｖｘは、前記表面伝導型電子放出素子の特性（しきい値電圧）に基づき、走査されていない表面伝導型電子放出素子に印加される駆動電圧がしきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０１６８】
制御回路２０３は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる働きを持つものである。次に説明する同期信号分離回路２０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【０１６９】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分を分離するための回路で、よく知られているように、周波数分離（フィルター）回路を用いれば、容易に構成できるものである。同期信号分離回路２０６により分離された同期信号は、これもよく知られるように、垂直同期信号と水平同期信号よりなる。ここでは、説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【０１７０】
シフトレジスタ２０４は、時系列的にシリアル入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号Ｔｓｆｔに基づいて作動する。この制御信号Ｔｓｆｔは、シフトレジスタ２０４のシフトクロックであると言い換えてもよい。また、シリアル／パラレル変換された画像１ライン分（表面伝導型電子放出素子のｎ素子分の駆動データに相当する）のデータは、Ｉｄ１〜Ｉｄｎのｎ個の並列信号として前記シフトレジスタ２０４より出力される。
【０１７１】
ラインメモリ２０５は、画像１ライン分のデータを必要時間だけ記憶するための記憶装置であり、制御回路２０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１〜Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１〜Ｉｄ’ｎとして出力され、変調信号発生器２０７に入力される。
【０１７２】
変調信号発生器２０７は、前記画像データＩｄ’１〜Ｉｄ’ｎの各々に応じて、表面伝導型電子放出素子の各々を適切に駆動変調するための信号源で、その出力信号は、端子Ｄｏｙ１〜Ｄｏｙｎを通じて表示パネル２０１内の表面伝導型電子放出素子に印加される。
【０１７３】
前述したように、表面伝導型電子放出素子は電子放出に明確なしきい値電圧を有しており、しきい値電圧を超える電圧が印加された場合にのみ電子放出が生じる。また、しきい値電圧を超える電圧に対しては表面伝導型電子放出素子への印加電圧の変化に応じて放出電流も変化して行く。表面伝導型電子放出素子の材料、構成、製造方法を変えることにより、しきい値電圧の値や印加電圧に対する放出電流の変化度合いが変わる場合もあるが、いずれにしても以下のことがいえる。
【０１７４】
即ち、表面伝導型電子放出素子にパルス状の電圧を印加する場合、例えばしきい値電圧以下の電圧を印加しても電子放出は生じないが、しきい値電圧を超える電圧を印加する場合には電子放出を生じる。その際、第１には電圧パルスの波高値を変化させることにより、出力される電子ビームの強度を制御することが可能である。第２には、電圧パルスの幅を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。
【０１７５】
従って、入力信号に応じて表面伝導型電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式とが挙げられる。電圧変調方式を行う場合、変調信号発生器２０７としては、一定の長さの電圧パルスを発生するが、入力されるデータに応じて適宜パルスの波高値を変調できる電圧変調方式の回路を用いる。また、パルス幅変調方式を行う場合、変調信号発生器２０７としては、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜パルス幅を変調できるパルス幅変調方式の回路を用いる。
【０１７６】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式のものでもアナログ信号式のものでもよく、画像信号のシリアル／パラレル変換や記憶が所定の速度で行えるものであればよい。
【０１７７】
デジタル信号式を用いる場合には、同期信号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化する必要がある。これは同期信号分離回路２０６の出力部にＡ／Ｄ変換器を設けることで行える。
【０１７８】
また、これと関連して、ラインメモリ２０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器２０７に設けられる回路が若干異なるものとなる。
【０１７９】
即ち、デジタル信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付け加えればよい。また、デジタル信号でパルス幅変調方式の場合、変調信号発生器２０７は、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いることで容易に構成することができる。更に、必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１８０】
一方、アナログ信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。また、アナログ信号でパルス幅変調方式の場合、例えばよく知られている電圧制御型発振回路（ＶＣＯ）を用いればよく、必要に応じて表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１８１】
以上のような表示パネル２０１及び駆動回路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、必要な表面伝導型電子放出素子から電子を放出させることができ、高圧端子Ｈｖを通じて、メタルバック１１５あるいは透明電極（不図示）に高電圧を印加して電子ビームを加速し、加速した電子ビームを蛍光膜１１４に衝突させることで生じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うことができるものである。
【０１８２】
尚、以上説明した構成は、表示等に用いられる本発明の画像形成装置を得る上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述の内容に限られるものではなく、画像形成装置の用途に適するよう、適宜選択されるものである。また、入力信号としてＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他の方式でもよく、更にはこれらよりも多数の走査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとする高品位ＴＶ方式でもよい。
【０１８３】
次に、前述の梯型配置の電子源及びこれを用いた本発明の画像形成装置の一例について図１４及び図１５を用いて説明する。
【０１８４】
図１４において、１は基板、１０４は表面伝導型電子放出素子、３０４は表面伝導型電子放出素子１０４を接続する共通配線で１０本設けられており、各々外部端子Ｄ１〜Ｄ１０を有している。
【０１８５】
表面伝導型電子放出素子１０４は、基板１上に並列に複数個配置されている。これを素子行と呼ぶ。そしてこの素子行が複数行配置されて電子源を構成している。
【０１８６】
各素子行の共通配線３０４（例えば外部端子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を印加することで、各素子行を独立に駆動することが可能である。即ち、電子ビームを放出させたい素子行にはしきい値電圧を超える電圧を印加し、電子ビームを放出させたくない素子行にはしきい値電圧以下の電圧を印加するようにすればよい。このような駆動電圧の印加は、各素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々相隣接する共通配線３０４、即ち夫々相隣接する外部端子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通配線３０４を一体の同一配線としても行うことができる。
【０１８７】
図１５は、本発明の電子源の他の例である、上記梯型配置の電子源を備えた表示パネル３０１の構造を示す図である。
【０１８８】
図１５中３０２はグリッド電極、３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型電子放出素子に電圧を印加するための外部端子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された外部端子である。また、各素子行間の共通配線３０４は一体の同一配線として基板１上に形成されている。
【０１８９】
尚、図１５において図１１と同じ符号は同じ部材を示すものであり、図１１に示される単純マトリクス配置の電子源を用いた表示パネル２０１との大きな違いは、基板１とフェースプレート１１６の間にグリッド電極３０２を備えている点である。
【０１９０】
基板１とフェースプレート１１６の間には、上記のようにグリッド電極３０２が設けられている。このグリッド電極３０２は、表面伝導型電子放出素子１０４から放出された電子ビームを変調することができるもので、梯型配置の素子行と直行して設けられたストライプ状の電極に、電子ビームを通過させるために、各表面伝導型電子放出素子１０４に対応して１個ずつ円形の開口３０３を設けたものとなっている。
【０１９１】
グリッド電極３０２の形状や配置位置は、必ずしも図１５に示すようなものでなければならないものではなく、開口３０３をメッシュ状に多数設けることもあり、またグリッド電極３０２を、例えば表面伝導型電子放出素子１０４の周囲や近傍に設けてもよい。
【０１９２】
外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図示の駆動回路に接続されている。そして、素子行を１列ずつ順次駆動（走査）して行くのと同期してグリッド電極３０２の列に画像１ライン分の変調信号を印加することにより、各電子ビームの蛍光膜１１４への照射を制御し、画像を１ラインずつ表示することができる。
【０１９３】
以上のように、本発明の画像形成装置は、単純マトリクス配置及び梯型配置のいずれの本発明の電子源を用いても得ることができ、上述したテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピューター等の表示装置として好適な画像形成装置が得られる。更には、感光ドラムとで構成した光プリンターの露光装置としても用いることができるものである。
【０１９４】
また、本発明の画像表示装置によれば、複数の表面伝導型電子放出素子の作製工程において、導電性薄膜が、前述したように、凝集や昇華などを起こさず形成できるため、従って、複数の表面伝導型電子放出素子が、ばらつきの少ない電子放出特性を有するので、均一で、画像品位に優れた画像形成装置が得られる。
【０１９５】
【実施例】
以下に、実施例を挙げて、本発明を具体的に説明する。尚、実施例１〜３３は、本発明の電子放出素子、電子源及び画像形成装置の製造方法に用いる導電性膜形成用材料に関連する製造例である。
【０１９６】
［実施例１］
本実施例の導電性膜形成用材料で使用する有機金属錯体である酢酸パラジウム（以下ＰＡと略す）−メチルジプロピルアミン（以下ＭＤＰＡと略す）を以下のようにして合成した。
【０１９７】
１０ｇのＰＡを２００ｃｍ３のクロロホルムに溶解させ、更に１２．８ｇのＭＤＰＡを徐々に加え室温で２時間攪拌させた。反応終了後、シリカゲルカラムにて原料を除き５００ｃｍ３のＰＡ−ＭＤＰＡ／クロロホルム溶液を得た。溶液を１００ｃｍ３にまで濃縮し、５０ｃｍ３の水で３回洗浄し硫酸マグネシウムで乾燥後クロロホルムを除き、１６．４ｇのＰＡ−ＭＤＰＡを得た。
【０１９８】
次に、０．４ＭのＰＡ−ＭＤＰＡ／酢酸ブチル溶液を調製し、導電性膜形成用材料とした。
【０１９９】
［実施例２〜６］
実施例１と同様にして表１に示すように有機金属錯体を合成し、更に有機溶媒に溶解し０．４Ｍの導電性膜形成用材料を調製した。
【０２００】
【表１】
【０２０１】
但し、ＳＡ−ＥＤＨＡに関しては反応を暗室中で行い、光分解を防いだ。
【０２０２】
［実施例７］
本実施例の導電性膜形成用材料で使用する有機金属錯体であるプロピオン酸パラジウム（以下ＰＰと略す）−ＤＤＡを以下のようにして合成した。
【０２０３】
１２．７ｇのＰＡを１００ｃｍ３の１５．０ｇのプロピオン酸に加え、８０℃に加熱して３時間反応させた。冷却後、クロロホルム溶液としシリカゲルカラムで精製し、クロロホルムを除いて１２．７ｇのＰＰを得た。
【０２０４】
次に、１０．１ｇのＰＰを２００ｃｍ３のクロロホルムに溶解させ、更に３５．７ｇのＤＤＡを徐々に加え室温で２時間攪拌させた。反応終了後、シリカゲルカラムにて原料を除き５００ｃｍ３のＰＰ−ＤＤＡ／クロロホルム溶液を得た。溶液を１００ｃｍ３にまで濃縮し、５０ｃｍ３の水で３回洗浄し硫酸マグネシウムで乾燥後クロロホルムを除き、２８．７ｇのＰＰ−ＤＤＡを得た。
【０２０５】
次に、０．４ＭのＰＰ−ＤＤＡ／クロロホルム溶液を調製し、導電性膜形成用材料とした。
【０２０６】
［実施例８〜１１］
実施例７と同様にして出発原料として表２に示す金属錯体とカルボン酸を用いて金属錯体の配位子交換反応を行い、次にアミンと反応させて本実施例の導電性膜形成用材料で使用する有機金属錯体を合成し、更に０．４Ｍの有機金属錯体／クロロホルム溶液に調製して導電性膜形成用材料とした。
【０２０７】
【表２】
【０２０８】
［実施例１２］
実施例１で調製した導電性膜形成用材料の０．４Ｍ−酢酸ブチル溶液（０．４Ｍ−ＰＡ−ＭＤＰＡ／酢酸ブチル）をガラス基板上にスピンコートして、本実施例で使用する導電性膜形成用材料として使用できることを確認した。以下に具体的に説明する。
【０２０９】
式（８）に示す酸パラジウム塩アルキルアミン錯体からなる膜をガラス基板上（２５ｍｍ×３８ｍｍ）に回転塗布法により形成した。
【０２１０】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ３Ｈ７）２ＮＣＨ３］２ （８）
【０２１１】
この際用いた溶液は式（８）に示された酸パラジウム塩アルキルアミン錯体を酢酸ブチルに濃度０．４ｍｏｌ／Ｌに溶解させたものであり、回転塗布条件は１０００ｒｐｍ，３０秒であった。
【０２１２】
次にこの試料に対して、市販のＵＶ／Ｏ３アッシング（Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ製，ＵＶ−３００）を用い、Ｏ３雰囲気下にて紫外線照射を２時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎ（Ｌ：リットル）であった。この時点で、四端子法を用いて膜のシート抵抗を測定したところ、シート抵抗値は１０９Ω／ｃｍ２以上であった。
【０２１３】
引き続き係る試料を３００℃に温度制御された電気炉（大気中）で１２分間処理を行ない、酸化パラジウム（ＰｄＯ）膜を得た。ＰｄＯの同定はＸ線回折法（以下ＸＤ法と記す）により、酸化パラジウムの（１０１）面の面間隔に相当するピーク（２．６４７Å）を確認した。形成された酸化パラジウム膜のシート抵抗値を測定したところ、３×１０４Ω／ｃｍ２であった。この他、目視において、形成された酸化パラジウム膜（黒茶色）に色ムラはなかった。
【０２１４】
［比較例１］
ＵＶ／Ｏ３処理工程を省略した他は、実施例１２と全く同様の工程により試料を作製したところ、目視において、若干の色ムラを確認した他、膜厚の平均値も実施例１２と比較して約３０％減少していた。
【０２１５】
［実施例１３〜１５］
実施例１２と同様にして表３に示す導電性膜形成用材料をガラス基板上にスピンコートして、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２１６】
【表３】
【０２１７】
［実施例１６］
実施例３で合成したＰＡ−ＭＤＯＤＡからなる膜をガラス基板上に作製し更にＵＶ／Ｏ３処理などを施し、本実施例で使用する導電性膜形成用材料として使用できることを確認した。以下、その作製方法について述べる。
【０２１８】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１８Ｈ３７）２ＮＣＨ３］２ （９）
【０２１９】
上記式（９）に示したＰＡ−ＭＤＯＤＡのクロロホルム溶液（０．４ｍｏｌ／Ｌ）を２０℃の純水上に添加した後、表面圧を２０ｍＮ／ｍにまで高め、ＰＡ−ＭＤＯＤＡの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めヘキサメチルジシラザン雰囲気下に暴露して表面を疎水下したガラス基板を、速度３ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げてＰＡ−ＭＤＯＤＡの２層ＬＢ膜をガラス基板上に積層した。係る浸漬・引き上げ操作を繰り返してＰＡ−ＭＤＯＤＡからなる８０層のＬＢ膜を形成した。
【０２２０】
次に実施例１２と全く同様の条件にてＵＶ／Ｏ３処理及び焼成を行ない、酸化Ｐｄ膜を得た。酸化パラジウムの確認は実施例１２と同じくＸＤ法によった。シート抵抗値は４×１０４Ω／ｃｍ２であった。
【０２２１】
［実施例１７〜１９］
実施例１６と同様にして表４の導電性膜形成用材料をガラス基板上にＬＢ法により形成して、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２２２】
【表４】
【０２２３】
［実施例２０］
実施例４で合成したＰＡ−ＤＤＡとドコサン酸の混合物からなるＬＢ膜を直径１インチのシリコン・ウェハ上に作製し、更に酸化膜とした。以下、その作製方法について述べる。
【０２２４】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１０Ｈ２１）２ＮＨ］２ （１０）
【０２２５】
上記式（１０）に示した酸パラジウム塩アルキルアミン錯体（以下ＰＡ−ＤＤＡと記す）とドコサン酸（以下Ｃ２２と記す）の混合物からなるＬＢ膜を直径１インチのシリコン・ウエハ上に形成した。以下、その作製方法について述べる。
【０２２６】
ＰＡ−ＤＤＡのクロロホルム溶液（０．５ｍｏｌ／Ｌ）とＣ２２のクロロホルム溶液（０．５ｍｏｌ／Ｌ）とを容量比１：４になるように混合し、係る混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、ＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予め１％のフッ化水素酸で表面の自然酸化層を除去し、表面が疎水性となったシリコン・ウエハを、速度２ｍｍ／ｓｅｃにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、２層のＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合ＬＢ膜をシリコン・ウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、ＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合物からなる２００層のＬＢ膜を形成した。同様の試料を合計６枚作製した。この時点で、これらの試料のＦＴ−ＩＲスペクトルを測定した。
【０２２７】
次に実施例１２と同様に、これらの試料に対して、市販のＵＶ／Ｏ３アッシング装置（Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ製，ＵＶ−３００）を用い、Ｏ３雰囲気下にて紫外線照射を各々０（即ち未処理）、０．５、１、１．５、２、３時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎであった。
【０２２８】
再度、これらの試料のＦＴ−ＩＲスペクトルを測定したところ、有機部位に基づく吸収ピークの強度が、処理前と比較して減少していることがわかった。具体的には、ＣＨ２の振動に基づく２９１８ｃｍ−１、２８５１ｃｍ−１、１４７４ｃｍ−１、７２１ｃｍ−１の吸収強度は、処理前の値と比較して、処理時間が０．５時間の場合、約６５％、１時間では約２５％、１．５時間では約３％、２及び３時間では１％以下に各々減少した。この時点におけるシート抵抗値は、いずれの試料についても１０９Ω／ｃｍ２以上であった。
【０２２９】
引き続き、各試料を実施例１２と全く同様の工程により熱処理（３００℃、１２分、大気中）したところ、ＵＶ／Ｏ３処理に関して未処理及び０．５時間処理の試料では、焼成処理後の試料は斑点状と化しており、膜状とは言えないものとなった。また１時間処理の試料では、膜の一部、特に端部に凝集・融解によると思われる不均一部分の発生が認められた。この他の試料では、特に膜材料の融解・凝集は認められなかった。
【０２３０】
この時点で、ＵＶ／Ｏ３処理の時間が１．５時間以上の試料のシート抵抗値は、何れも２×１０４Ω／ｃｍ２であった。またこれらの試料のＦＴ−ＩＲスペクトルには、ＰｄＯの吸収（５９０ｃｍ−１等）が認められた。
【０２３１】
［実施例２１〜２３］
実施例２０と同様にして表５の導電性膜形成用材料からなるＬＢ膜を直径１インチのシリコン・ウエハ上に作製し、更に酸化膜とし、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２３２】
【表５】
【０２３３】
［実施例２４］
実施例２０におけるＬＢ膜の積層回数を変更した。以下、その作製方法について述べる。
【０２３４】
実施例２０におけるＬＢ膜の積層層数を１００、１５０、２５０、５００に変更し、基板をヘキサメチルジシラザンで疎水処理したガラス基板（２５ｍｍ×３８ｍｍ）に変更した他は実施例２０と全く同様の方法により試料を作製した。各試料のシート抵抗値を求めたところ、各々１．０×１０５Ω／ｃｍ２、３．１×１０４Ω／ｃｍ２、１．６×１０４Ω／ｃｍ２、３．９×１０３Ω／ｃｍ２であった。
【０２３５】
［実施例２５］
実施例２０におけるＵＶ／Ｏ３処理を変更した。以下、その作製方法について述べる。
【０２３６】
ＵＶ／Ｏ３処理工程に代えて、大気中にてＵＶ照射工程を行なった他は、実施例２０と全く同様の工程により試料を作製した。以下、係るＵＶ照射工程について記す。
【０２３７】
ＵＶ照射は波長１９７ｎｍと２４８ｎｍの紫外光照射可能な２００Ｗ低圧水銀灯を用い、大気中で連続４８時間照射を行なった。水銀灯と試料との距離は１０ｃｍであった。
【０２３８】
この時点で試料のシート抵抗を測定したところ、１０９Ω／ｃｍ２以上であったが、引き続いて実施例２０と同様の焼成処理を行なった結果、シート抵抗値は２×１０４Ω／ｃｍ２となった。
【０２３９】
［実施例２６］
実施例２０における基板を変更した。以下、その作製方法について述べる。
【０２４０】
実施例２０における基板を直径５インチのガラス基板に変更した他は実施例２０と全く同様の方法により試料を作製した。試料上、図１に示す位置にてシート抵抗値を求めたところ、以下のようになった。
【０２４１】
【表６】
【０２４２】
以上から、膜面内方向の均一性が高いことがわかった。
【０２４３】
［実施例２７］
実施例２０と同様にして、ＬＢ膜をガラス基板上に形成した。以下に、その作製方法について述べる。
【０２４４】
式（１１）に示す酸パラジウム塩アルキルアミン錯体（以下ＰＡ−ＯＡと記す）とポリイソブチルメタクリレート（以下ＰＩＢＭと記す）の混合物からなるＬＢ膜をヘキサメチルジシラザンで疎水処理したガラス基板（２５ｍｍ×３８ｍｍ）上に形成した。
【０２４５】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ８Ｈ１７）２ＮＨ］２ （１１）
【０２４６】
ＰＡ−ＯＡのクロロホルム溶液（０．５ｍｏｌ／Ｌ）とＰＩＢＭのクロロホルム溶液（単量体換算０．５ｍｏｌ／Ｌ）とを容量比１：２になるように混合し、係る混合溶液を２０℃の純水上に展開した後、表面圧を１０ｍＮ／ｍにまで高め、ＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めヘキサチルジシラザンで疎水処理したガラス基板を、速度２ｍｍ／ｓｅｃにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、２層のＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合ＬＢ膜をガラス基板上に積層した。係る浸漬・引き上げ操作を繰り返して、ＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合物からなる２００層のＬＢ膜を形成した。
【０２４７】
次に実施例１２と同様に、これらの試料に対して、前記市販ののＵＶ／Ｏ３アッシング装置を用い、Ｏ３雰囲気下にて紫外線照射を２時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎであった。この時点におけるシート抵抗値は、１０９Ω／ｃｍ２以上であった。
【０２４８】
引き続き、実施例１２と全く同様の工程により熱処理（３００℃、１２分、大気中）して、酸化パラジウム膜を得た。シート抵抗値は２×１０４Ω／ｃｍ２であった。
【０２４９】
［実施例２８］
実施例２０における熱処理工程を変更した。以下に、その作製方法について述べる。
【０２５０】
実施例２０における熱処理工程を空気中に代えて窒素雰囲気下にて行った他は、実施例２０と全く同様の方法により試料を作成した。
【０２５１】
ＵＶ／Ｏ３処理に関して未処理及び０．５時間処理の使用では、焼成処理後の試料は斑点状と化しており、最早、膜状とはいえないものとなった。また１時間処理の試料では、膜の一部、特に端部に凝部・融解によると思われる不均一部分の発生が認められた。この他の試料（ＵＶ／Ｏ３処理時間が１．５時間以上）では、目視観察では膜材料の融解・凝集は認められず、むらのない均一な膜が得られた。
【０２５２】
ＵＶ／Ｏ３処理の時間が１．５時間以上の試料のシート抵抗値は、何れも２×１０３Ω／ｃｍ２以下であった。Ｐｄの同定はＸＤ法により、ＰｄＯの（１１０）面の面間隔に相当するピーク（２．３９Å）を確認した。
【０２５３】
［実施例２９］
下記の式（１２）に示すポリアミック酸メチルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）と酢酸パラジウムのクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物Ｉと記す）。
【０２５４】
【化５】
【０２５５】
係る混合物Ｉを回転塗布法により、直径１インチのシリコンウエハ上に成膜した。回転塗布条件は１０００ｒｐｍ，３０秒であった。
【０２５６】
次にこの試料に対して、電気炉を用いて１５０℃で３０分間加熱し、引続き３００℃で３０分間加熱した。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。
【０２５７】
また、導電率を測定したところ、１×１０−９Ｓ／ｃｍであった。尚、式（１２）に示したポリアミック酸メチルエステルのみから形成したポリイミド（式（１３））の導電率を測定したところ１×１０−１３Ｓ／ｃｍ以下であった。
【０２５８】
【化６】
【０２５９】
［実施例３０］
下記の式（１４）に示すポリアミック酸オクタデシルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）と酢酸パラジウムのクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物ＩＩと記す）。
【０２６０】
【化７】
【０２６１】
係る混合物ＩＩをＬＢ法により、直径１インチのシリコンウエハ上に成膜した。以下、ＬＢ法の詳細について述べる。
【０２６２】
混合物ＩＩのＤＭＡｃ−クロロホルム（２０：１）混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、混合物ＩＩの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めフッ化水素酸で表面の自然酸化膜を除去したシリコンウエハ（直径１インチ）を、速度６ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、混合物ＩＩの２層ＬＢ膜をシリコンウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、混合物ＩＩからなる２０層のＬＢ膜を形成させた。
【０２６３】
次にこの試料に対して、電気炉を用いて減圧下、３００℃で３０分間加熱した後、引き続き常圧に戻し（空気置換）、３５０℃で１５分間加熱を行った。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。また、導電率を測定したところ、７×１０−８Ｓ／ｃｍであった。
【０２６４】
［実施例３１］
実施例３０と全く同様にして、混合物ＩＩからなる２０層のＬＢ膜を形成させた後、窒素雰囲気下にて３００℃で３０分間加熱を行った。係る試料がポリイミドとパラジウムとから成るものであることを、ＩＲスペクトルより確認した。また導電率を測定したところ、５×１０−７Ｓ／ｃｍであった。
【０２６５】
［実施例３２］
実施例３０と全く同様にして、混合物ＩＩからなる２０層のＬＢ膜をシリコンウエハ上に形成させた。
【０２６６】
次に、この試料に対して、ピリジン：無水酢酸：ベンゼン＝１：１：１０（積層比）の混合溶媒に１２時間浸漬し、イミド化及び、有機パラジウム化合物からの配位子の脱離を行った。係る試料がポリイミドとパラジウムとから成るものであることを、ＩＲスペクトルより確認した。また導電率を測定したところ、６×１０−７Ｓ／ｃｍであった。
【０２６７】
［実施例３３］
式（１２）に示したポリアミック酸メチルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）とビス（ドデシルアミン）パラジウム錯体のクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物ＩＩＩと記す）。
【０２６８】
係る混合物ＩＩＩをＬＢ法により、直径１インチのシリコンウエハ上に成膜した。以下、ＬＢ法の詳細について述べる。
【０２６９】
混合物ＩＩＩのＤＭＡｃ−クロロホルム（２０：１）混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、混合物ＩＩＩの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めフッ化水素酸で表面の自然酸化膜を除去したシリコンウエハ（直径１インチ）を、速度１０ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、混合物ＩＩＩの２層ＬＢ膜をシリコンウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、混合物ＩＩＩからなる２０層のＬＢ膜を形成させた。
【０２７０】
次に、この試料に対して、電気炉を用いて減圧下、３００℃で３０分間加熱した後、引き続き常圧に戻し（空気置換）、３５０℃で１５分間加熱を行った。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。また、導電率を測定したところ、８×１０−８Ｓ／ｃｍであった。
【０２８４】
［実施例３４］
図４に示した表面伝導型電子放出素子を作製した。その工程を下記に述べる。
【０２８５】
絶縁性基板１として石英基板を用い、これを有機溶剤により十分に洗浄後、Ｐｔからなる素子電極４，５を形成した。この時、素子間隙Ｌ１は３μｍとし、素子電極の幅ｗ１を５００μｍ、その厚さｄを３００Åとした。
【０２８６】
次に、上記素子電極を形成した絶縁性基板全面に導電性膜３として、実施例４で作製したＰＡ−ＤＤＡ／ＣＨＣｌ３をＬＢ法により８０層形成した。基板温度を８０℃として３０分間ＵＶ／Ｏ３照射を行なった後、クリーンオーブンで３００℃、１０分間の大気焼成を行ない酸化パラジウム（ＰｄＯ）微粒子（平均粒径６０Å）からなる微粒子膜を形成した。この微粒子膜の膜厚は０．０２μｍ、シート抵抗は２×１０４Ω／□であった。
【０２８７】
ＯＭＲレジストにて、上記微粒子膜の所望の領域２００μｍ×３００μｍをマスクした後、Ａｒガスにて余分なＰｄＯｘ微粒子をドライエッチングして除去した。その後ＵＶ／Ｏ３アッシャーにて上記レジストを除去して、導電性膜３とした。
【０２８８】
素子電極間４，５に電圧を印加し、上記導電性膜３にフォーミング処理を施すことにより電子放出部２を形成した。フォーミング処理には図７（ａ）に示す電圧波形を用いた。本実施例においては、図７（ａ）中のＴ１を１ｍｓｅｃ、Ｔ２を１０ｍｓｅｃ、三角波の波高値（フォーミング時のピーク電圧）を５Ｖとし、１０−６ｔｏｒｒの真空雰囲気下で６０秒間行なった。
【０２８９】
以上のようにして作製した表面伝導型電子放出素子の電子放出特性を図８に示した測定評価系を用いて行なった。測定条件はアノード電極５４と表面伝導型電子放出素子間の距離Ｈを４ｍｍ、アノード電極の電位を１ｋＶ、真空度を１×１０−６ｔｏｒｒとした。本表面伝導型電子放出素子では、素子電圧８Ｖ程度から急激に放出電流Ｉｅが増加し、素子電圧１４Ｖで素子電流Ｉｆが２．０ｍＡ、放出電流Ｉｅが１．０μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）は０．０５％であった。
【０２９０】
［実施例３５］
本実施例では実施例３４で作成した表面伝導型電子放出素子を用いて、図１０に示したマトリクス配置の電子源で図１１に示した表示パネルを形成し、画像形成装置を構成した。
【０２９１】
電子源の一部の平面図を図１６に示す。また、図中のＡ−Ａ’断面図を図１７に示す。但し、図１０と同じ符号で示したものは、同じ部材を示す。図中、１４１は層間絶縁層、１４２は素子電極５と下配線（Ｘ方向配線）との電気的接続のためのコンタクトホールである。
【０２９２】
先ず電子源の製造工程を図１８、図１９により工程順に従って具体的に説明する。尚、下記工程ａ〜ｈは図１８（ａ）〜（ｄ）及び図１９（ｅ）〜（ｈ）に対応する。
【０２９３】
工程ａ：清浄化した石英基板１上に、真空蒸着により厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕを順次積層した後、フォトレジスト（ＡＺ１３５０ＳＦ，ヘキスト社製）をスピンナーにより回転塗布、ベークした後、フォトマスク像を露光、現像して、下配線１０２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングして、所望の下配線１０２を形成する。
【０２９４】
工程ｂ：厚さ０．５μｍのシリコン酸化膜からなる層間絶縁層１４１をＲＦスパッタ法により堆積する。
【０２９５】
工程ｃ：工程ｂで堆積したシリコン酸化膜にコンタクトホール１４２を形成するためのフォトレジストパターンを形成し、これをマスクとして層間絶縁層１４１をエッチングしてコンタクトホール１４２を形成する。エッチングはＣＦ４とＨ２ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。
【０２９６】
工程ｄ：素子電極と素子電極間ギャップとなるべきパターンをフォトレジスト（ＲＤ−２０００Ｎ−１０，日立化成社製）で形成し、真空蒸着法により厚さ５０ÅのＴｉ、厚さ１０００ÅのＮｉを順次堆積した。フォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隙（Ｌ）が３μｍ、素子電極の幅が３００μｍとなる素子電極４，５を形成した。
【０２９７】
工程ｅ：素子電極４，５上に上配線（Ｙ方向配線）１０３のフォトレジストパターンを形成した後、厚さ５０ÅのＴｉ、厚さ５０００ÅのＡｕを順次真空蒸着により堆積し、リフトオフにより不要の部分を除去して所望の上配線１０３を形成した。続いてコンタクトホール１４２以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ５０ÅのＴｉ、厚さ５０００ÅのＡｕを逐次堆積し、リフトオフにより不要の部分を除去することによりコンタクトホール１４２を埋め込んだ。
【０２９８】
工程ｆ：上記基板全面に実施例３４と同様の方法でＰｄＯ微粒子膜１６１を形成した。
【０２９９】
工程ｇ：導電性膜とする領域をＯＭＲレジストを用いてパターンニングした。
【０３００】
工程ｈ：Ａｒガスを用いて工程ｇにてパターンニングした部分以外のＰｄＯ微粒子膜１６１をエッチング除去し、ＵＶ／Ｏ３アッシングによりレジストを剥離して導電性膜３を形成した。
【０３０１】
以上のようにして未フォーミングの表面伝導型電子放出素子を同一基板上に多数個同時に作製し、各素子抵抗のバラツキをみたところ、従来の製造方法で作製した電子源と比較してそのバラツキが３分の１以下に抑えられていた。
【０３０２】
次に、上記未フォーミングの電子源を用いて図１１に示す表示パネルを作製した。
【０３０３】
先ず、未フォーミングの電子源基板１をリアプレート１１１に固定した後、電子源１の５ｍｍ上方に、フェースプレート１１６（ガラス基板１１３の内面に蛍光膜１１４とメタルバック１１６が形成されている）を支持枠１１２を介して十分に位置合わせをして配置し、フェースプレート１１６、支持枠１１２、リアプレート１１１の接合部にフリットガラスを塗布し、大気中で４００℃で１０分焼成することで封着した。またリアプレート１１１への電子源基板１の固定もフリットガラスで行なった。
【０３０４】
本実施例では蛍光体はストライプ形状（図１２（ａ）参照）を採用し、ブラックストライプの材料としては黒鉛を主成分とする材料を用い、ガラス基板１１３に蛍光体を塗布する方法としてはスラリー法を用いた。
【０３０５】
また、蛍光膜１１４の内面側に設けられるメタルバック１１５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（フィルミング）を行ない、その後Ａｌを真空蒸着することで作製した。フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック１１５のみで十分な導電性が得られたため省略した。
【０３０６】
以上のようにして完成したガラス容器内の雰囲気を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、実施例３４と同様にして素子電極間に電圧を印加し、フォーミング処理を行ない、電子放出部を形成した。
【０３０７】
次に、１０−７ｔｏｒｒ程度の真空度で不図示の排気管をガスバーナーで熱することで融着し、外囲器１１８の封止を行なった。
【０３０８】
最後に、封止後の真空度を維持するために、ゲッター処理を行なった。
【０３０９】
以上のようにして作製した表示パネルの容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎ、及び高圧端子Ｈｖをそれぞれ必要な駆動系に接続し、画像形成装置を完成した。各表面伝導型電子放出素子に容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段によりそれぞれ印加することにより、電子放出を行ない、高圧端子Ｈｖを通じ、メタルバック１１５に数ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光膜１１４に衝突させ、励起・発光させることで画像を表示した。得られた表示画像は従来の画像形成装置に比較してムラがなく、良好な画質であった。
【０３１０】
［実施例３６］
図３は実施例３５で説明した表面伝導型電子放出素子を電子ビーム源として用いたディスプレイパネルに、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した表示装置の一例を示すためのブロック図である。
【０３１１】
図中１９０はディスプレイパネル、１７１はディスプレイパネルの駆動回路、１７２はディスプレイパネルコントローラ、１７３はマルチプレクサ、１７４はデコーダ、１７５は入出力インターフェース回路、１７６はＣＰＵ、１７７は画像生成回路、１７８および１７９および１８０は画像メモリーインターフェース回路、１８１は画像入力インターフェース回路、１８２および１８３はＴＶ信号受信回路、１８４は入力部である。
【０３１２】
なお、本表示装置は、たとえばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信、分離、再生、処理、記憶などに関する回路やスピーカーなどについては説明を省略する。
【０３１３】
以下、画像信号の流れに沿って各部を説明してゆく。
【０３１４】
先ず、ＴＶ信号受信回路１８３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でも良い。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。
【０３１５】
ＴＶ信号受信回路１８３で受信されたＴＶ信号は、デコーダ１７４に出力される。ＴＶ信号受信回路１８２は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路であるが、前記ＴＶ信号受信回路１８３と同様に、受信するＴＶ信号の方式は特に限られるものではない。本回路で受信されたＴＶ信号もデコーダ１７４に出力される。
【０３１６】
画像入力インターフェース回路１８１は、例えばＴＶカメラや画像読取スキャナーなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１７】
画像メモリーインターフェース回路１８０は、ビデオテープレコーダー（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１８】
画像メモリーインターフェース回路１７９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１９】
画像メモリ−インターフェース回路１７８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ１７４に出力される。
【０３２０】
入出力インターフェース回路１７５は、本表示装置と外部のコンピュータもしくはコンピュータネットワークもしくはプリンターなどの出力装置とを接続するための回路である。画像データや文字・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ１７６と外部との間で制御信号や数値データの入出力などを行なうことも可能である。
【０３２１】
画像生成回路１７７は、前記入出力インターフェース回路１７５を介して外部から入力される画像データや文字・図形情報や、或いはＣＰＵ１７６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。
【０３２２】
本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリーや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリーや、画像処理を行なうためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。
【０３２３】
本回路により生成された表示用画像データはデコーダ１７４に出力されるが、場合によっては前記入出力インターフェース回路１７５を介して、外部のコンピュータネットワークやプリンターに出力することも可能である。
【０３２４】
ＣＰＵ１７６は、主として本表示装置の動作制御や、表示画像の選択・編集に関わる作業を行なう。一例を挙げれば、マルチプレクサ１７３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じて、ディスプレイパネルコントローラ１７２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０３２５】
また、前記画像生成回路１７７に対して画像データや文字・図形情報を直接出力したり、或いは前記入出力インターフェース回路１７５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。尚、ＣＰＵ１７６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報処理する機能に直接関わっても良い。或は、前述したように入出力インターフェース回路１７５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行なっても良い。
【０３２６】
入力部１８４は、前記ＣＰＵ１７６に使用者が命令やプログラム、或いはデータなどを入力するためのものであり、例えばキーボードやマウスの他、ジョイスティック、バーコードリーダー、音声認識装置など多様な入力機器を用いることが可能である。
【０３２７】
デコーダ１７４は、前記１７７ないし１８３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号、Ｑ信号に逆変換するための回路である。尚、同図中に点線で示すように、デコーダ１７４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリーを必要とするようなテレビ信号を扱うためである。
【０３２８】
また、画像メモリーを備えることにより、静止画の表示が容易になる、或いは前記画像生成回路１７７及びＣＰＵ１７６と協同して画像の間引き、補間、拡大、縮小、合成をはじめとする画像処理や編集が容易に行なえるようになるという利点が生まれるからである。
【０３２９】
マルチプレクサ１７３は、前記ＣＰＵ１７６より入力される制御信号に基づき表示画像を適宜選択するものである。即ち、マルチプレクサ１７３はデコーダ１７４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路１７１に出力する。その場合には、一画面表示時間内で画像信号を切り換えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０３３０】
ディスプレイパネルコントローラ１７２は、前記ＣＰＵ１７６より入力される制御信号に基づき、駆動回路１７１の動作を制御するための回路である。その基本的動作は、例えば、ディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路１７１に対して出力したり、画像表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路１７１に対して出力したりするものである。また、場合によっては、表示画像の輝度やコントラストや色調やシャープネスといった、画質の調整に関わる制御信号を駆動回路１７１に対して出力する場合もある。
【０３３１】
駆動回路１７１は、ディスプレイパネル１９０に印加する駆動信号を発生するための回路であり、前記マルチプレクサ１７３から入力される画像信号と、前記ディスプレイパネルコントローラ１７２より入力される制御信号に基づいて動作するものである。
【０３３２】
以上、各部の機能を説明したが、図３に例示した構成により、本表示装置においては、多様な画像情報源より入力される画像情報をディスプレイパネル１９０に表示することが可能である。即ち、テレビジョン放送をはじめとする各種の画像信号はデコーダ１７４において逆変換された後、マルチプレクサ１７３において適宜選択され、駆動回路１７１に入力される。
【０３３３】
一方、ディスプレイコントローラ１７２は、表示する画像信号に応じて駆動回路１７１の動作を制御するための制御信号を発生する。駆動回路１７１は、上記画像信号と制御信号に基づいてディスプレイパネル１９０に駆動信号を印加する。これにより、ディスプレイパネル１９０において画像が表示される。これらの一連の動作は、ＣＰＵ１７６により統括的に制御される。
【０３３４】
また、本表示装置においては、前記デコーダ１７４に内蔵する画像メモリや、画像生成回路１７７及び情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大、縮小、回転、移動、エッジ強調、間引き、補間、色変換、画像の縦横比変換などをはじめとする画像処理や、合成、消去、接続、入れ替え、はめ込みなどをはじめとする画像編集を行なうことも可能である。また、本実施例の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行なうための専用回路を設けても良い。
【０３３５】
従って、本表示装置は、テレビジョン放送の表示機器、テレビ会議の端末機器、静止画像及び動画像を扱う画像編集機器、コンピューターの端末機器、ワードプロセッサをはじめとする事務用端末機器、ゲーム機などの機能を一台で兼ね備えることが可能で、産業用或いは民生用として極めて応用範囲が広い。
【０３３６】
尚、上記図３は、表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルを用いた表示装置の構成の一例を示したに過ぎず、係る構成のみに限定されるものでないことは言うまでもない。例えば、図３の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。
【０３３７】
また、これとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ、音声マイク、照明機、モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０３３８】
本表示装置においては、とりわけ表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルの薄型化が容易なため、表示装置の奥行きを小さくすることができる。それに加えて、表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示することが可能である。
【０３３９】
【発明の効果】
以上説明した様に、本発明によれば、膜厚の薄い領域でも、均一な膜厚で良好な導電率等の電気特性を示す導電性薄膜材料およびその製造方法が提供でき、また、該導電性薄膜を、電子放出部を形成する導電性薄膜として用いた表面伝導型電子放出素子においては、電子放出特性の均一な電子放出素子、及び各電子放出素子が均一な電子放出特性を示す電子源、該電子源を用いて構成した画像形成装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の実施例２６で用いたガラス基板を示す図である。
【図２】従来の電子放出素子の構成を示す概略図である。
【図３】本発明の実施例３６の画像形成装置のブロック図である。
【図４】本発明の表面伝導型電子放出素子の一実施態様を示す断面図である。
【図５】本発明の表面伝導型電子放出素子の他の実施態様を示す断面図である。
【図６】本発明の表面伝導型電子放出素子の製造工程例を示す図である。
【図７】本発明の表面伝導型電子放出素子の製造に係るフォーミング処理の電圧波形を示す図である。
【図８】本発明の表面伝導型電子放出素子の電子放出特性を評価するための測定評価系を示す図である。
【図９】本発明の表面伝導型電子放出素子の電子放出特性を示す図である。
【図１０】本発明の単純マトリクス電子源の模式図である。
【図１１】本発明の画像形成装置の表示パネルの一実施態様を示す図である。
【図１２】本発明の画像形成装置に用いる蛍光膜を示す図である。
【図１３】本発明の画像形成装置の一実施態様のブロック図である。
【図１４】本発明の梯子型電子源の模式図である。
【図１５】梯子型電子源を用いた本発明の画像形成装置の表示パネルを示す図である。
【図１６】図１０の電子源の拡大図である。
【図１７】図１６の電子源のＡ−Ａ’部分断面図である。
【図１８】実施例３５の電子源の製造工程図である。
【図１９】実施例３５の電子源の製造工程図である。
【符号の説明】
１ 基板
２ 電子放出部
３ 導電性膜
４，５ 素子電極
２１ 段差形成部
５０ 電流計
５１ 電源
５２ 電流計
５３ 高圧電源
５４ アノード電極
５５ 真空装置
５６ 排気ポンプ
１０２ Ｘ方向配線
１０３ Ｙ方向配線
１０４ 表面伝導型電子放出素子
１０５ 結線
１１１ リアプレート
１１２ 支持枠
１１３ ガラス基板
１１４ 蛍光膜
１１５ メタルバック
１１６ フェースプレート
１１８ 外囲器
１２１ 黒色導伝材
１２２ 蛍光体
１４１ 層間絶縁層
１４２ コンタクトホール
１６１ ＰｄＯ微粒子膜
１７１ 駆動回路
１７２ ディスプレイパネルコントローラ
１７３ マルチプレクサ
１７４ デコーダ
１７５ 入出力インターフェース
１７６ ＣＰＵ
１７７ 画像生成回路
１７８ 画像メモリーインターフェース
１７９ 画像メモリーインターフェース
１８０ 画像メモリーインターフェース
１８１ 画像入力メモリーインターフェース
１８２ ＴＶ信号受信回路
１８３ ＴＶ信号受信回路
１８４ 入力部
１９０ ディスプレイパネル
２０１ 表示パネル
２０２ 走査回路
２０３ 制御回路
２０４ シフトレジスタ
２０５ ラインメモリ
２０６ 同期信号分離回路
２０７ 変調信号発生器
３０１ 表示パネル
３０２ グリッド電極
３０３ 開口
３０４ 共通配線
【発明の属する技術分野】
本発明は、電子放出素子、電子源及び画像形成装置の製造方法に関し、特に、画像形成装置等の電子ビーム源として用いられる電子放出素子に好適に用いることのできる導電性膜の形成技術に関する。
【０００２】
【従来の技術】
従来、配線、電極材料に用いられる導電性薄膜は、数百ｎｍから数千ｎｍの膜厚で用いられ、その容易な作成方法として、蒸着、スパッタリング等の真空技術を用いた方法によって、形成されてきた。
【０００３】
また、前述の作成方法で形成した薄膜は、一般に、膜厚とその膜の導電率が、比例する領域で用いられる。なぜなら、膜厚と導電率が、比例する領域から逸脱した領域では、特に、導電率が急激に変化し、導電率の制御が困難であるからである。また、前述の作成方法においては、製膜初期は、膜質等が安定せず、必ずしも、導電率等の電気特性が、安定に得られるわけではないからである。したがって、数百ｎｍ以下の膜厚、特に数十ｎｍ以下の膜厚での電気特性の制御は、前述の従来の作成方法では、困難であった。この領域の導電性薄膜の用途は、次に述べる電子放出素子のうち、特に、表面伝導型電子放出素子の電子放出部を形成する導電性薄膜、あるいは、液晶を用いた表示装置の液晶配向膜等が、挙げられる。まず、電子放出素子について、述べる。
【０００４】
従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が有る。
【０００５】
ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）あるいはＣ．Ａ． Ｓｐｉｎｄｔ， ”Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００６】
ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａｄ， ”Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示されたものが知られている。
【０００７】
表面伝導型電子放出素子の例としては、Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ． Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１９６５）等に開示されたものがある。
【０００８】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるＳｎＯ２薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７５）］、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００９】
これらの表面伝導型電子放出素子の典型的な例として前述のＭ．ハートウェルの素子構成を図２に模式的に示す。同図において１は基板である。３は導電性薄膜で、Ｈ型形状のパターンに、スパッタで形成された金属酸化物薄膜等からなり、後述の通電フォーミングと呼ばれる通電処理により電子放出部２が形成される。尚、図中の素子電極間隔Ｌ１は０．５〜１ｍｍ、Ｗ１は０．１ｍｍで設定されている。
【００１０】
従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜３を予め通電フォーミングと呼ばれる通電処理によって電子放出部２を形成するのが一般的であった。即ち、通電フォーミングとは前記導電性薄膜３の両端に直流電圧あるいは非常にゆっくりとした昇電圧例えば１Ｖ／分程度を印加通電し、導電性薄膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部２を形成することである。尚、電子放出部２は導電性薄膜３の一部に亀裂が発生しその亀裂付近から電子放出が行われる。前記通電フォーミング処理した表面伝導型電子放出素子は、上述の導電性薄膜３に電圧を印加し、素子に電流を流すことにより、上述の電子放出部２より電子を放出せしめるものである。
【００１１】
次に、液晶を用いた表示装置について、述べる。液晶を表示装置に用いるためには、例えば、ツイステッドネマチックモード（一般には、「ＴＮモード」と略す。）で用いるときには、対向する２枚の基板に電極を形成した上に、更に、配向膜を形成し、互いに直交する方向にラビングと呼ばれる工程を行い、この間に液晶を充填した構成となる。こうした構成で、液晶分子は、規則正しく配向し、電気的に動作し、偏向板を通過した入力光は、液晶によって、透過率が大きく変化し、画像の表示がなされる。
【００１２】
前述の電子放出素子のうち、表面伝導型電子放出素子は、構成及び製法が容易であるため、大面積の画像形成装置に適したものであるが、本出願人が鋭意検討した結果、均一で、電気特性に優れた表面伝導型電子放出素子を形成するためには、前述の通電フォーミングの工程が、特に、影響を与え、導電性薄膜の膜厚が、数百ｎｍ、特に２０ｎｍ以下が適することがわかっており、本出願人は、表面伝導型電子放出素子に適したこの膜厚の領域の導電性薄膜の形成方法の改善を行ってきた。具体的には、有機金属錯体を含有する溶液を、スピンナー等の塗布法で基板に塗布したのち、大気中等で高温で焼成を行い、金属及びその金属酸化物等の微粒子から構成される導電性薄膜を形成する方法が挙げられる。この方法は、前述の蒸着等の様に、真空装置を用いないため、大面積にわたり導電性薄膜を形成できる利点があるが、一般に、有機金属錯体は凝集性が高いため、スピンナーを用いた塗布法において、均一な膜を形成するのに問題があった。凝集性を緩和するためには、例えば、有機金属錯体の有機部位の炭化水素の量を増大することにより対処できるが、炭化水素の量を増大するにともない、該有機部位の脱着に要するエネルギーも大きくなる。そのため、加熱焼成工程において、溶融した有機金属錯体が、凝集をおこし、結果として、膜厚の不均一な導電性薄膜となりやすい。一方、有機部位の炭化水素の量の小さい有機金属錯体は、塗布において、不均一になりやすく、加熱焼成工程において、有機金属錯体が部分的に昇華し、結果として、不均一な膜厚となったり、製膜の再現性が劣るという問題があった。
【００１３】
また、複数個の表面伝導型電子放出素子を形成してなる電子源では大面積に亙って、導電性薄膜を均一に最適な膜厚に形成する必要があるため、膜厚、電気特性が不均一であると、表面伝導型電子放出素子の電子放出特性にも影響するため、電子源内での電子放出特性のムラを生じてしまう。
【００１４】
一方、前述の液晶を用いた画像形成装置においては、数十ｎｍ以下、特には、１５ｎｍ以下の膜厚のポリイミド膜等の誘電体膜を配向膜として広く用いられるが、膜厚が大面積に亙って、必ずしも均一にならず、更に、液晶の動作を行ったとき、表示ムラや透過率等の電気光学特性において、液晶配向膜において電荷蓄積が生じ、ヒステリシス、残像現象等を発生し表示品位の低下を起こすと言う問題があった。
【００１５】
そこでポリイミドの抵抗率を制御することができれば（若干の導電性を持たせる）、上記問題を解決することができる。この場合、幾つかの手法が考えられるが簡易な手法としては、ポリイミド中に金属若しくは金属酸化物を分散させてインピーダンスを制御する方法が考えられる。
【００１６】
一般にポリイミドは対応する前駆体のポリアミック酸を化学的或は熱的に脱水・環化すること（イミド化）により得られる。そこで、金属或は金属酸化物が分散されたポリイミドからなる膜を簡単に得るための案としては、ポリアミック酸に金属若しくは有機金属化合物を混合し、係る混合物を所望の基板上に成膜した後、イミド化するという方法に思い至る。然しながら係る方法は実際には利用不可能である。何故なら、ポリアミック酸中のカルボキシル基と金属との間で架橋反応を起こしゲル化してしまうからであり、一旦ゲル化した高分子材料を成膜することは、最早著しく困難であるといわざるをえない。
【００１７】
上記の方法に代る案としては、可溶性ポリイミドに金属若しくは有機金属化合物を混合した上で、係る混合物を適当な方法により所望の基板上に積層する方法が考えられる。この場合、可溶性ポリイミドに金属と強力に錯体を作る基、例えばカルボキシル基、を特別に導入した場合を除いて、ゲル化を防ぐことが可能である。然し乍ら、利用できるポリイミドの構造は特定のものに限定され、その種類も少ない。
【００１８】
ポリアミック酸と金属若しくは有機金属化合物との混合物のゲル化を防ぐ別の方法として、新たに２以上の配位子が配位しないような金属化合物の利用も考えられるが、残された配位部位が１箇所である金属化合物というのは比較的種類も限定され、０箇所の場合には、ポリアミック酸と金属化合物との理想的な混合は比較的困難であり、従って相分離する可能性が大きく、結果として均一な金属及び／又は金属酸化物を含むポリイミド膜を形成することが困難である。
【００１９】
【発明が解決しようとする課題】
本発明の目的は、主として、上記問題を鑑み、電子放出特性の均一な電子放出素子、および各電子放出素子が均一な電子放出特性を示す電子源、該電子源を用いて構成した画像形成装置を提供することにある。さらに、具体的には、数百ｎｍ、特に２０ｎｍ以下の該導電性膜の膜厚の薄い領域でも、均一な膜厚で良好な導電率等の電気特性を示す導電性膜の形成に用いられる材料および該導電性膜の形成方法を提供するものである。
【００２１】
【課題を解決するための手段】
上記目的を達成すべく成された本発明の構成は以下の通りである。
【００２２】
即ち、本発明の電子放出素子の製造方法は、電子放出部を有する導電性膜を備える電子放出素子の製造方法において、
基板上に導電性膜形成用材料からなる単分子累積膜を形成する工程と、該単分子累積膜を焼成して導電性膜を形成する工程と、該導電性膜に、亀裂を含む電子放出部を形成するための通電処理を施す工程とを有することを特徴とする。
【００２３】
上記本発明の電子放出素子の製造方法は、更なる好ましい特徴として、
更に、前記単分子累積膜に紫外線を照射する工程を有すること、
前記紫外線の照射が、Ｏ 3 存在下にて行われること、
前記導電性膜形成用材料が、金属、疎水性部分、及び、親水性部分とを有すること、
前記疎水性部分が、アルキル基またはアルケニル基を有し、前記親水性部分が、カルボニル基またはアミノ基を有すること、
前記導電性膜形成用材料が、前記疎水性部分と前記親水性部分とを一分子内に有する化合物を含有すること、
前記化合物が、有機金属化合物であること、
前記有機金属化合物が、下記一般式（Ｉ）にて表される有機金属錯体であること、
（Ｒ 1 ＣＯＯ） n Ｍ（ＮＲ 2 Ｒ 3 Ｒ 4 ） m ・・・（Ｉ）
［但し、Ｒ 1 はアルキル基、Ｒ 2 ，Ｒ 3 ，Ｒ 4 は水素またはアルキル基またはアルケニル基、Ｍは金属、ｎ，ｍは１以上の整数である。］
前記有機金属錯体が、Ｒ 1 が炭素数１〜４のアルキル基、Ｒ 2 ，Ｒ 3 ，Ｒ 4 は水素または炭素数１〜３０のアルキル基またはアルケニル基であり、Ｒ 2 ，Ｒ 3 ，Ｒ 4 のうち、少なくとも一つは炭素数１８以上、または、Ｒ 2 ，Ｒ 3 ，Ｒ 4 の炭素数の総和が１８以上、ｍ＝２〜４の整数、ｎ＝１〜４の整数であること、
前記化合物が、下記一般式（ＩＩ）にて表されること、
Ｒ 5 ＣＯＯＨ・・・（ＩＩ）
［但し、Ｒ 5 は炭素数１８〜３０のアルキル基またはアルケニル基である。］
前記化合物が、高分子化合物であること、
前記高分子化合物が、ポリアミック酸エステルであること、
前記ポリアミック酸エステルが、炭素数８〜３０のアルコキシカルボニル基を有すること、
前記導電性膜形成用材料が、更に、有機金属化合物を含有すること、
前記金属が、Ｐｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，Ｐｂ，Ｚｎの中から選択されること、
を含むものである。
【００２６】
また、本発明の電子源の製造方法は、電子放出部を有する導電性膜を備える電子放出素子を複数有する電子源の製造方法において、前記電子放出素子が以上説明した本発明の電子放出素子の製造方法にて製造されることを特徴とする。
【００２７】
また、本発明の画像形成装置の製造方法は、電子放出部を有する導電性膜を備える電子放出素子と、画像形成部材とを有する画像形成装置の製造方法において、前記電子放出素子が以上説明した本発明の電子放出素子の製造方法にて製造されることを特徴とする。
【００３２】
【発明の実施の形態】
本発明で用いる導電性膜形成用材料は、導電性を有するための金属、塗布・焼成時の膜の均一性、膜厚制御性などを良好にするための疎水性及び親水性部分を有する。
【００３３】
導電性を有するための金属としてはＰｄ、Ｒｕ、Ａｇ、Ｃｕ、Ｔｂ、Ｆｅ、ＰｂまたはＺｎなどの金属が使用可能であり、これらの金属を材料内に分散させる、イオンとして存在させるなどの方法で材料内に導入して用いる。又、その濃度は０．１〜２重量％が好ましく用いられる。
【００３４】
疎水性部分としては炭素数の多いアルキルまたはアルケニル基が挙げられる。一方、疎水性部分の炭素数が多すぎると後述する導電性膜または電子放出部の作製の際に良好に成膜できなくなる。上述の条件を満たすためには特に炭素数が１８以上３０以下のアルキルまたはアルケニル基のものが好ましい。
【００３５】
また、親水性部分としてはカルボン酸、金属カルボン酸塩、アルコール及びアミノ基等が挙げられる。特に金属カルボン酸塩は金属部分と親水性部分を一分子内に有するため望ましい。
【００３６】
また、本発明の導電性膜形成用材料は、上述の疎水性部分・親水性部分のどちらかを有する化合物を混合して又は、それらの両方を一分子内に有する化合物を単独もしくは混合して用いられる。特に一分子内に疎水性及び親水性の両方を有している化合物が好ましく、具体的には金属の長鎖カルボン酸塩（例えばパルミチン酸パラジウム、ペンタデカン酸テルビウム、オレイン酸鉄など）、種々の長鎖カルボン酸（例えばステアリン酸、パルミチン酸など）、または長鎖アルキルまたはアルケニルアミン（例えばジデシルアミン、メチルジオクタデシルアミンなど）などが挙げられる。
【００３７】
本発明の導電性膜形成用材料は上述した化合物を任意の割合で混合して、また必要な際には有機溶媒に溶解して用いられ、基板上に種々の方法（例えば回転塗布、ディップ法、ラングミュア・ブロジェット法（以下、「ＬＢ法」と称す。）など）で塗布される。
【００３８】
以後、導電性膜形成用材料として、好ましく用いられるパラジウム又は酸化パラジウム膜を用いて、本発明を詳述する。本発明は、導電性膜の形成方法を提供するものであり、基板上に少なくとも有機パラジウム錯体からなる有機混合物を基板上に堆積させる工程と、堆積させた有機混合物膜に紫外線を照射する工程、更に当該膜を加熱焼成する工程からなることを特徴とするものである。
【００３９】
本発明において、有機混合物を基板上に堆積させる方法としては、回転塗布法、ディップ法、ＬＢ法等、従来公知の各種薄膜堆積方法を利用することができる。これらの内、回転塗布法やディップ法は工程が最も簡単ではあるが、ＬＢ法によると、均一な膜厚の膜を比較的容易に再現性良く得ることができるため好ましく用いられる。
【００４０】
以下、ＬＢ法による有機混合物膜の堆積方法について説明する。
【００４１】
ＬＢ法に用いるのに好適な有機パラジウム錯体としては、例えば、下記一般式（１）に示すパラジウム１等量に対して２等量のアルキルアミンと２等量の脂肪酸（酢酸を含む）からなる酸パラジウム塩アルキルアミン錯体を挙げることができる。
【００４２】
Ｐｄ２＋［Ｒ１ＣＯＯ−］２［Ｒ２Ｒ３Ｒ４Ｎ］２ （１）
【００４３】
ここでＲ１，Ｒ２，Ｒ３，Ｒ４は各々１以上３０以下の炭素からなる炭化水素を示す。また特に、Ｒ２，Ｒ３，Ｒ４に関してはこれらの内の１乃至２つが水素であっても良い。即ちアルキルアミンは１級、２級、３級のいずれのアミンでも良い。係る炭化水素鎖を構成する水素の一部もしくは全てがフッ素で置換されていても良い。但し、Ｒ２，Ｒ３，Ｒ４は各含有されるＣの総数が、疎水性を示すためには、５以上が好ましい。更に、好ましくは、Ｒ２，Ｒ３，Ｒ４の内少なくとも１つの炭素数は１８以上、または炭素数の総和は１８以上である。
【００４４】
式（１）で示されるような酸パラジウム塩アルキルアミン錯体のみを用いてＬＢ膜（ＬＢ法により形成された薄膜）を形成する場合には、Ｒ１，Ｒ２，Ｒ３，Ｒ４の内少なくとも１つが、炭素数１８以上であることが望ましい。一例を挙げると、例えば式（２）のような錯体である。
【００４５】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１８Ｈ３７）２ＮＣＨ３］２ （２）
【００４６】
また適当な構造を有する有機パラジウム錯体を、ＬＢ法を用いて成膜するのに好適な両親媒性材料（以下バインダーと記す）と混合した上で用いても良い。係るバインダーとしては、炭素数１８以上３０以下の飽和又は不飽和脂肪酸、具体的には、オクタデシル酸、エキオサン酸、ドコサン酸等の直鎖飽和脂肪酸を挙げることができる。また、ポリイソブチルメタクリレート、ポリメチルメタクリレートやポリ酪酸等の高分子材料を用いることも可能である。
【００４７】
本発明においてバインダーを用いる場合には、バインダーとなる材料のＬＢ膜形成能力が高いため、使用可能な有機パラジウム錯体の選択肢が広がる。即ち、有機パラジウム錯体が必ずしもこれ単体で安定なＬＢ膜形成能を有している必要はない。例えば一般式（１）で示される酸パラジウム塩アルキルアミン錯体を用いる場合、これを単体で用いる場合と異なって、Ｒ１，Ｒ２，Ｒ３，Ｒ４の炭素数がより少なくても差し支えない。例えば、式（３）のような錯体である。
【００４８】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１０Ｈ２１）２ＮＨ］２ （３）
【００４９】
係る有機パラジウム錯体とバインダーとの混合比に関する制限は特にはないが、通常ｍｏｌ比（バインダーが重合体である場合には、単量体換算モル比）で有機パラジウム錯体１に対してバインダーが０．０１〜１００になるように選択される。バインダーの比率が高い程、係る混合物のＬＢ膜を形成することが容易となる反面、パラジウムの面内密度が低下するため、所望の厚さのパラジウム又は酸化パラジウム膜を得るためには、バインダーの比率が小さい時と比較して、全体の膜厚を大きくする必要がある。
【００５０】
逆にバインダーの比率が小さいとバインダーによるＬＢ膜形成能の効果が低下してしまう。係る観点から、より好ましいバインダーの比率は有機パラジウム錯体１ｍｏｌ濃度に対して０．４〜１０ｍｏｌ濃度である。但し、用いる有機パラジウム錯体が十分なＬＢ膜形成能を有する場合には、上記比率にこだわることなく混合比を選択して構わない。この場合、混合膜を用いる効果として、有機パラジウム錯体の面内密度を加減することができるので、最終的に形成されたパラジウム或いは酸化パラジウムの凝集性、膜厚及び導電性等を制御することが期待できる。
【００５１】
以上述べた有機混合物からＬＢ膜を形成するには、従来公知の手法によって行なえば良く、特に大きな設計変更は必要としない。尚、本発明で用いられる材料を用いてＬＢ法により成膜する場合、下相水は純水で良く、パラジウムイオンを混合する必要がない。よって、コストの低減が図れるばかりでなく、使用後の下相水を廃棄する際の環境面に与える影響についても問題がない。
【００５２】
本発明においては、好ましくは上記に記載したようなＬＢ法により有機パラジウム錯体を少なくとも含む有機混合物を所望の厚さ好ましくは１０〜５０Åになるように基板上に堆積した後、該有機混合物膜に対して紫外線照射を行ない、膜中の有機部位の分解を行なう。この時、オゾン雰囲気下、即ち酸素導入下で行なうと有機部位の分解速度が加速されるので好ましい。
【００５３】
また、当該工程においては、加熱により有機部位の分解が促進されるため、有機混合物膜が溶融しない範囲で加熱することが好ましい。この時、紫外線光源近傍は光源の発熱により高温になり易いため配慮することが望ましい。
【００５４】
本発明において、紫外線を照射する時間は、用いる紫外線の強度、オゾン濃度や膜材料に依存するため限定することはできないが、膜中の有機部位の少なくとも５０％以上が分解されている必要がある。更に、９０％以上、望ましくは９９％以上が分解されていると、引き続いて行なう加熱焼成工程において膜材料の融解に伴う凝集を少なくすることができ、好ましい。
【００５５】
上記紫外線照射工程に続いて、加熱焼成工程を行なう。係る焼成は、温度２５０℃以上で行なうことが好ましく、焼成時間は１０分程度で良いが、これに限定されるものではなく、更に長く行なっても良い。当該焼成工程を酸素存在下で行なえばパラジウムが熱酸化されて酸化パラジウム膜が形成される。一方、酸素非存在下にて焼成すればパラジウム膜を形成することができる。
【００５６】
当該加熱焼成工程中、前記紫外線照射を継続して行なっても特に問題はない。また、紫外線照射工程をオゾン雰囲気下にて行う場合には、上記加熱焼成工程を行なわずに直接、酸化パラジウムを得ることもできるが、非常に長い照射時間を必要とする。
【００５７】
本発明の導電性膜の形成方法では、紫外線照射を適宜行なった後焼成することにより、極めて短時間にパラジウム或いは酸化パラジウム膜を得ることができるのである。
【００５８】
また本発明は、ポリアミック酸エステルと金属若しくは有機金属化合物の混合物からなる材料を基板上に積層させる工程と、次いで該ポリアミック酸エステルをイミド化する工程を有することを特徴とする金属及び／又は金属酸化物を含む導電性膜であるポリイミド膜及び該金属及び／又は金属酸化物を含む導電性膜であるポリイミド膜形成方法である。
【００５９】
以下、本発明の導電性膜であるポリイミド膜及び該膜の形成方法について述べる。
【００６０】
本発明においては、目的とする導電性膜であるポリイミドの前駆体としてポリアミック酸エステルを用い、係るポリアミック酸エステルと金属若しくは有機金属化合物の混合物、好ましくはパラジウムとポリアミック酸エステルのエステル部位との間に弱い相互作用を有する錯体化合物からなる材料を基板上に積層させる工程と、引き続いて上記ポリアミック酸エステルを化学的及び／又は熱的にイミド化する工程とによって達成される。
【００６１】
前記ポリアミック酸エステルの構造は、下記の式（４）に示される。
【００６２】
【化１】
式（４）中、Ｒ３は炭素数１以上のアルキル基であるが、これを水素に置換したものがポリアミック酸であって、従って、Ｒ１，Ｒ２としては、従来公知のポリアミック酸と同じ構造を有するものを用いることができるのは勿論、これら以外のものであってもよい。Ｒ１，Ｒ２の具体例を下記の［化２］に示す。尚、２種以上のポリアミック酸エステルからなるコポリマーを用いてもよい。
【００６４】
【化２】
ポリアミック酸エステルは従来公知の方法により容易に合成可能であって、例えば、対応するポリアミック酸を出発物質として、その酸クロライドと所望のアルキル基（この場合Ｒ３）を有するアルコール或はアルコキサイドと反応させることによって得られる。
【００６６】
Ｒ３の炭素数の上限は特に限定されるものではないが、イミド化時において脱離させる必要があるので、極端に大きなものは好ましいとはいえず、好ましくは１以上３０以下、より好ましくは１以上２２以下である。ポリアミック酸エステルは通常、Ｎ，Ｎ−ジメチルアセトアミド（以下ＤＭＡｃ）、２−Ｎ−メチルピロリドン（以下ＮＭＰ）、γ−ブチルラクトン等の極性溶媒、或はこれらを含む混合溶媒に可溶である。
【００６７】
つぎに、上述の溶媒に溶かしたポリアミック酸エステル溶液に金属若しくは有機金属化合物を混合し、これらの混合物（以下ポリアミック酸エステル−金属混合物と記す）溶液を調製する。ここで、有機溶剤に比較的容易に溶ける点から、金属単体よりも有機金属化合物の利用が好ましい。用いる金属種としては、特に限定されるものではなく、Ｐｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，ＰｂまたはＺｎ等を挙げることができる。有機金属化合物の構造としては、先に述べたように、ポリアミック酸エステルのエステル部との間で弱い錯体を形成し得るものであることが特に好ましい。
【００６８】
すなわち、好ましい有機金属化合物は１乃至２つの未配位の配位子を有するものか、或は配位子で飽和されていて、その内の１乃至は２つが容易に脱離可能なものである。この場合、ポリアミック酸エステルと金属との間で錯体形成することが可能であり、従ってこの場合には、上記ポリアミック酸エステル金属混合物という名称に代えて、ポリアミック酸エステル−金属錯体と呼ぶことにする。
【００６９】
以下、有機金属化合物の一例として有機パラジウム化合物を選んでより具体的に説明するが、他の金属を含む従来公知の有機金属化合物を広く利用可能である。
【００７０】
有機パラジウム化合物の具体的な構造例を下記の一般式（５）に示す。
【００７１】
Ｐｄ２＋［Ｒ４ＣＯＯ−］２［Ｒ５Ｒ６Ｒ７Ｎ］２ （５）
【００７２】
式（５）中、Ｒ４の炭素数は１以上４以下、Ｒ５，Ｒ６，Ｒ７は各々炭素数１以上３０以下の炭化水素鎖を示す。具体的には、メチル基、デシル基、オクタデシル基などが挙げられる。
【００７３】
また、Ｒ５，Ｒ６，Ｒ７に関してはこれらの内の１乃至２つが水素であっても良い。すなわちパラジウムに配位しているアルキルアミンは１級，２級，３級のいずれのアミンでも良い。また上記Ｒ４，Ｒ５，Ｒ６，Ｒ７を構成する水素の一部若しくは全てがフッ素で置換されていても良い。
【００７４】
これら有機パラジウム化合物と前記ポリアミック酸エステルとを用いて調製されたポリアミック酸エステル−Ｐｄ錯体を適当な方法により所望の基板上に積層させて、ポリアミック酸エステル−Ｐｄ錯体膜を得る。ここで、前記ポリアミック酸エステル−Ｐｄ錯体はゲル化していないので、これを基板上に積層させる手法としては、回転塗布法、ディップ法、ＬＢ法等、従来公知の各種薄膜積層方法を利用することができる。
【００７５】
これらの内、回転塗布法によっても、該材料が親水性部分及び疎水性部分の両方を有するために、基板の表面状態によらない均一な膜とすることが可能であり、更にＬＢ法により塗布することにより一層均一な膜とすることが可能である。
【００８３】
本発明における、導電性膜の用途の例として、前述したように、表面伝導型電子放出素子が挙げられる。
【００８４】
以下に、本発明の表面伝導型電子放出素子の実施態様例を説明する。
【００８５】
表面伝導型電子放出素子には平面型と垂直型があり、本発明についてはいずれの表面伝導型電子放出素子の構成もとることができる。まず、平面型表面伝導型電子放出素子の基本的な構成について説明する。
【００８６】
図４（ａ）、（ｂ）は、平面型表面伝導型電子放出素子の基本的な構成を示す図である。
【００８７】
図４において１は基板、２は電子放出部、３は導電性膜、４と５は素子電極である。
【００８８】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ２を積層した積層体、アルミナ等のセラミックス等が挙げられる。
【００８９】
対向する素子電極４，５の材料としては、一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属あるいは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ２、Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラス等から構成される印刷導体、Ｉｎ２Ｏ３−ＳｎＯ２等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択される。
【００９０】
素子電極間隔Ｌ１、素子電極長さＷ１、導電性膜３の形状等は、応用される形態等によって設計される。
【００９１】
素子電極間隔Ｌ１は、数百Å〜数百μｍであることが好ましく、より好ましくは、素子電極４，５間に印加する電圧等により、数μｍ〜数十μｍである。
【００９２】
素子電極長さＷ１は、電極の抵抗値や電子放出特性を考慮すると、好ましくは数μｍ〜数百μｍであり、また素子電極厚ｄは、数百Å〜数μｍである。
【００９３】
尚、図４に示される表面伝導型電子放出素子は、基板１上に、素子電極４，５、導電性膜３の順に積層されたものとなっているが、基板１上に、導電性膜３、素子電極４，５の順に積層したものとしてもよい。
【００９４】
導電性膜３は、良好な電子放出特性を得るためには、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極４，５へのステップカバレージ、素子電極４，５間の抵抗値及び後述するフォーミング条件等によって適宜選択される。この導電性膜３の膜厚は、好ましくは数Å〜数千Åで、特に好ましくは１０Å〜２００Åであり、その抵抗値は、１０３〜１０７Ω／□のシート抵抗値である。
【００９５】
導電性膜３を構成する材料の金属原子としては、例えばＰｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，Ｐｂ，Ｚｎが挙げられる。
【００９６】
尚、上記微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは重なり合った状態（島状も含む）の膜をさす。微粒子膜である場合、微粒子の粒径は、数Å〜数千Åであることが好ましく、特に好ましくは１０Å〜２００Åである。
【００９７】
電子放出部２には亀裂が含まれており、電子放出はこの亀裂付近から行われる。この亀裂を含む電子放出部２及び亀裂自体は、導電性膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存して形成される。従って、電子放出部２の位置及び形状は図４に示されるような位置及び形状に特定されるものではない。
【００９８】
亀裂は、数Å〜数百Åの粒径の導電性微粒子を有することもある。この導電性微粒子は、導電性膜３を構成する材料の元素の一部、あるいは総てと同様のものである。また、亀裂を含む電子放出部２及びその近傍の導電性膜３は炭素及び炭素化合物を有することもある。
【００９９】
次に、垂直型表面伝導型電子放出素子の基本的な構成について説明する。
【０１００】
図５は、垂直型表面伝導型電子放出素子の基本的な構成を示す図で、図中２１は段差形成部材で、その他図４と同じ符号は同じ部材を示すものである。
【０１０１】
基板１、電子放出部２、導電性膜３及び素子電極４，５は、前述した平面型表面伝導型電子放出素子と同様の材料で構成されたものである。
【０１０２】
段差形成部材２１は、例えば真空蒸着法、印刷法、スパッタ法等で付設されたＳｉＯ２等の絶縁性材料で構成されたものである。この段差形成部材２１の膜厚は、先に述べた平面型表面伝導型電子放出素子の素子電極間隔Ｌ１（図４参照）に対応するもので、段差形成部材２１の作製法や素子電極４，５間に印加する電圧等により設定されるが、好ましくは数百Å〜数十μｍであり、特に好ましくは数百Å〜数μｍである。
【０１０３】
導電性膜３は、通常、素子電極４，５の作成後に形成されるので、素子電極４，５の上に積層されるが、導電性膜３の形成後に素子電極４，５を作成し、導電性膜３の上に素子電極４，５が積層されるようにすることも可能である。また、平面型表面伝導型電子放出素子の説明においても述べたように、電子放出部２の形成は、導電性膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存するので、その位置及び形状は図５に示されるような位置及び形状に特定されるものではない。
【０１０４】
尚、以下の説明は、上述の平面型表面伝導型電子放出素子と垂直型表面伝導型電子放出素子の内、平面型を例にして説明するが、平面型表面伝導型電子放出素子に代えて垂直型表面伝導型電子放出素子としてもよい。
【０１０５】
本発明の表面伝導型電子放出素子の製法としては様々な方法が考えられるが、その一例を図６に基づいて説明する。尚、図６において図４と同じ符号は同じ部材を示すものである。
【０１０６】
１）基板１を洗剤、純水及び有機溶剤により十分に洗浄した後、真空蒸着法、スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィー技術により基板１の面上に素子電極４，５を形成する（図６（ａ））。
【０１０７】
２）素子電極４，５を設けた基板１上に、全面に、前述した導電性膜形成用材料を回転塗布法、或はディップ法、ＬＢ法等の従来公知の方法により形成する。尚、本発明においては、好ましくは回転塗布法により形成し、前述したように、塗布膜の均一性、及び膜厚の制御性の観点からは、さらに好ましくはＬＢ法により形成される。
【０１０８】
このようにして、所望の厚さになるように前述の導電性膜形成用材料を基板上に堆積した後、該導電性膜形成用材料の膜に対してＯ３雰囲気下紫外線照射を行ない、膜中の有機部位の分解を行なう。この時、Ｏ３雰囲気下、即ち酸素導入下で行なうこと、及び加熱により有機部位の分解速度が加速される。但し当該加熱は上記膜が溶融しない範囲で行なううことが好ましい。特に、紫外線光源近傍では高温になり易いため配慮が必要である。
【０１０９】
本発明において、紫外線を照射する時間は、用いる紫外線の強度、Ｏ３濃度や膜材料に依存するため限定することはできないが、膜中の有機部位の少なくとも５０％以上が分解されていることが好ましい。更に好ましくは９０％以上、望ましくは９９％以上が分解されていると、引き続いて行なう加熱焼成工程において膜材料の融解に伴う凝集を少なくすることができ、好ましい。
【０１１０】
上記紫外線照射工程に続いて、加熱焼成工程を行なう。係る焼成は、温度２５０℃以上で行なうことが好ましく、焼成時間は１０分程度で良いが、これに限定されるものではなく、更に長く行なっても良い。
【０１１１】
この後、リフトオフ、エッチング等によりパターニングされた導電性膜３を形成する（図６（ｂ））。
【０１１２】
尚、本発明で用いられる材料を用いてＬＢ法により成膜する場合、下相水は純水で良く、金属イオンを混合する必要がない。よって、コストの低減が図れるばかりでなく、使用後の下相水を廃棄する際の環境面に与える影響についても問題がない。
【０１１３】
３）上記のようにして堆積した導電性膜に、フォーミングと呼ばれる通電処理を施す。素子電極４，５間に、不図示の電源より通電すると、導電性膜３の部位に構造の変化した電子放出部２が形成される（図６（ｃ））。この通電処理により導電性膜３を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位が電子放出部２である。
【０１１４】
フォーミングの電圧波形の例を図７に示す。
【０１１５】
電圧波形は、特にパルス波形が好ましく、パルス波高値を定電圧とした電圧パルスを連続的に印加する場合（図７（ａ））と、パルス波高値を増加させながら電圧パルスを印加する場合（図７（ｂ））とがある。
【０１１６】
まず、パルス波高値を定電圧とした場合について図７（ａ）で説明する。
【０１１７】
図７（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、波高値（フォーミング時のピーク電圧）を前述した表面伝導型電子放出素子の形態に応じて適宜選択して、適当な真空度の真空雰囲気下で、数秒から数十分印加する。尚、印加する電圧波形は、図示される三角波に限定されるものではなく、矩形波等の所望の波形を用いることができる。
【０１１８】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図７（ｂ）で説明する。
【０１１９】
図７（ｂ）におけるＴ１及びＴ２は図７（ａ）と同様であり、波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、図７（ａ）の説明と同様の適当な真空雰囲気下で印加する。
【０１２０】
尚、パルス間隔Ｔ２中に、導電性膜（図４及び図５参照）を局所的に破壊、変形もしくは変質させない程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を求め、例えば１ＭΩ以上の抵抗を示した時にフォーミングを終了する。
【０１２１】
４）次に、フォーミング工程が終了した素子に活性化工程を施すのが好ましい。
【０１２２】
活性化工程とは、例えば１０−４〜１０−５ｔｏｒｒ程度の真空度で、フォーミング工程での説明と同様に、パルス波高値を定電圧としたパルスの印加を繰り返す処理のことをいい、真空雰囲気中に存在する有機物質から炭素及び炭素化合物を電子放出部２（図４及び図５参照）に堆積させることで、素子電流、放出電流の状態を向上させることができる工程である。この活性化工程は、例えば素子電流や放出電流を測定しながら行って、例えば放出電流が飽和した時点で終了するようにすれば効果的であるので好ましい。また、活性化工程でのパルス波高値は、好ましくは駆動電圧の波高値である。
【０１２３】
尚、上記炭素及び炭素化合物とは、グラファイト（単結晶及び多結晶の双方を指す）、非晶質カーボン（非晶質カーボン及びこれと多結晶グラファイトとの混合物を指す）である。また、その堆積膜厚は、好ましくは５００Å以下、より好ましくは３００Å以下である。
【０１２４】
５）更に好ましくは、こうして作製した表面伝導型電子放出素子を、フォーミング工程、活性化工程での真空度より高い真空度の真空雰囲気にして動作駆動する。また、より好ましくは、このより高い真空度の真空雰囲気下で８０℃〜２５０℃の加熱後、動作駆動する。
【０１２５】
尚、フォーミング工程、活性化処理した真空度より高い真空度の真空雰囲気とは、例えば約５×１０−６ｔｏｒｒよりも高い真空度を有する真空度であり、より好ましくは、超高真空系であり、炭素及び炭素化合物が新たに堆積しない真空度である。
【０１２６】
上記５）の工程によりこれ以上の炭素及び炭素化合物の堆積が抑制され、素子電流及び放出電流が安定する。
【０１２７】
このようにして得られる表面伝導型電子放出素子の基本特性を以下に説明する。
【０１２８】
図８は、表面伝導型電子放出素子の電子放出特性を測定するための測定評価系の一例を示す概略構成図で、まずこの測定評価系を説明する。
【０１２９】
図８において、図４と同じ符号は同じ部材を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極４，５間の導電性膜３を流れる素子電流Ｉｆを測定するための電流計、５４は電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は放出電流Ｉｅを測定するための電流計、５５は真空装置、５６は排気ポンプである。
【０１３０】
表面伝導型電子放出素子及びアノード電極５４等は真空装置５５内に設置され、この真空装置５５には不図示の真空系等の必要な機器が具備されていて、所望の真空下で表面伝導型電子放出素子の測定評価ができるようになっている。
【０１３１】
排気ポンプ５６は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とから構成されている。また、真空装置５５全体及び表面伝導型電子放出素子の基板１は、ヒーターにより２００℃程度まで加熱できるようになっている。尚、この測定評価系は、後述するような表示パネル（図１１における２０１参照）の組み立て段階において、表示パネル及びその内部を真空装置５５及びその内部として構成することで、前述のフォーミング工程、活性化工程及び後述するそれ以後の工程における側定評価及び処理に応用することができるものである。
【０１３２】
以下に述べる表面伝導型電子放出素子の基本特性は、上記測定評価系のアノード電極５４の電圧を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導型電子放出素子の距離Ｈを２〜８ｍｍとして通常の測定を行った。
【０１３３】
まず、放出電流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆとの関係の典型的な例を図９に示す。尚、図９において、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さいので、任意単位で示されている。尚、縦・横軸ともにリニアスケールである。
【０１３４】
図９から明らかなように、表面伝導型電子放出素子は、放出電流Ｉｅに対する次の３つの特徴的特性を有する。
【０１３５】
まず第１に、表面伝導型電子放出素子はある電圧（しきい値電圧と呼ぶ：図９中のＶｔｈ）以上の素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
【０１３６】
第２に、放出電流Ｉｅが素子電圧Ｖｆに対して単調増加する特性（ＭＩ特性と呼ぶ）を有するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【０１３７】
第３に、アノード電極５４（図８参照）に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。即ち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【０１３８】
放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有する場合もある。このような表面伝導型電子放出素子の特性の例が図９の実線で示す特性である。一方、図９に破線で示すように、素子電流Ｉｆは素子電圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性と呼ぶ）を示す場合もある。ただし、スケールは同一でない。いずれの特性を示すかは、表面伝導型電子放出素子の製法及び測定時の測定条件等に依存する。但し、素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有する表面伝導型電子放出素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭＩ特性を有する。
【０１３９】
次に、本発明の電子源における表面伝導型電子放出素子の配列について説明する。
【０１４０】
本発明の電子源における表面伝導型電子放出素子の配列方式としては、従来の技術の項で述べたような梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層間絶縁層を介して設置し、表面伝導型電子放出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線を接続した配置方式が挙げられる。これを以後単純マトリクス配置と呼ぶ。まず、この単純マトリクス配置について詳述する。
【０１４１】
前述した表面伝導型電子放出素子の基本的特性によれば、単純マトリクス配置された表面伝導型電子放出素子における放出電子は、しきい値電圧を超える電圧では、対向する素子電極間に印加するパルス状電圧の波高値とパルス幅で制御できる。一方、しきい値電圧以下では殆ど電子は放出されない。従って、多数の表面伝導型電子放出素子を配置した場合においても、個々の素子に上記パルス状電圧を適宜印加すれば、入力信号に応じて表面伝導型電子放出素子を選択し、その電子放出量が制御でき、単純なマトリクス配線だけで個別の表面伝導型電子放出素子を選択して独立に駆動可能となる。
【０１４２】
単純マトリクス配置はこのような原理に基づくもので、本発明の電子源の一例である、この単純マトリクス配置の電子源の構成について図１０に基づいて更に説明する。
【０１４３】
図１０において基板１は既に説明したようなガラス板等であり、この基板１上に配列された表面伝導型電子放出素子１０４の個数及び形状は用途に応じて適宜設定されるものである。
【０１４４】
ｍ本のＸ方向配線１０２は、夫々外部端子Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１上に、真空蒸着法、印刷法、スパッタ法等で形成した導電性金属等である。また、多数の表面伝導型電子放出素子１０４にほぼ均等に電圧が供給されるように、材料、膜厚、配線幅が設定されている。
【０１４５】
ｎ本のＹ方向配線１０３は、夫々外部端子Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向配線１０２と同様に作製される。
【０１４６】
これらｍ本のＸ方向配線１０２とｎ本のＹ方向配線１０３間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成している。尚、このｍ，ｎは共に正の整数である。
【０１４７】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等で形成されたＳｉＯ２等であり、Ｘ方向配線１０２を形成した基板１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線１０３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【０１４８】
更に、表面伝導型電子放出素子１０４の対向する素子電極（不図示）が、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、スパッタ法等で形成された導電性金属等からなる結線１０５によって電気的に接続されているものである。
【０１４９】
ここで、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、結線１０５と、対向する素子電極とは、その構成元素の一部あるいは全部が同一であっても、また夫々異なっていてもよく、前述の素子電極の材料等より適宜選択される。これら素子電極への配線は、素子電極と材料が同一である場合は素子電極と総称する場合もある。また、表面伝導型電子放出素子１０４は、基板１あるいは不図示の層間絶縁層上どちらに形成してもよい。
【０１５０】
また、詳しくは後述するが、前記Ｘ方向配線１０２には、Ｘ方向に配列された表面伝導型電子放出素子１０４の行を入力信号に応じて走査するために、走査信号を印加する不図示の走査信号印加手段が電気的に接続されている。
【０１５１】
一方、Ｙ方向配線１０３には、Ｙ方向に配列された表面伝導型電子放出素子１０４の列の各列を入力信号に応じて変調するために、変調信号を印加する不図示の変調信号発生手段が電気的に接続されている。更に、各表面伝導型電子放出素子１０４に印加される駆動電圧は、当該表面伝導型電子放出素子１０４に印加される走査信号と変調信号の差電圧として供給されるものである。
【０１５２】
次に、以上のような単純マトリクス配置の本発明の電子源を用いた本発明の画像形成装置の一例を、図１１〜図１３を用いて説明する。尚、図１１は表示パネル２０１の基本構成図であり、図１２は蛍光膜１１４を示す図であり、図１３は図１１の表示パネル２０１で、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うための駆動回路の一例を示すブロック図である。
【０１５３】
図１１において、１は上述のようにして表面伝導型電子放出素子を配置した電子源の基板、１１１は基板１を固定したリアプレート、１１６はガラス基板１１３の内面に蛍光膜１１４とメタルバック１１５等が形成されたフェースプレート、１１２は支持枠であり、リアプレート１１１、支持枠１１２及びフェースプレート１１６にフリットガラス等を塗布し、大気中あるいは窒素中で、４００〜５００℃で１０分以上焼成することで封着して外囲器１１８を構成している。
【０１５４】
図１１において、２は図４における電子放出部に相当する。１０２、１０３は、表面伝導型電子放出素子１０４の一対の素子電極４，５と接続されたＸ方向配線及びＹ方向配線で、夫々外部端子Ｄｘ１〜Ｄｘｍ，Ｄｙ１〜Ｄｙｎを有している。
【０１５５】
外囲器１１８は、上述の如く、フェースープレート１１６、支持枠１１２、リアプレート１１１で構成されている。しかし、リアプレート１１１は主に基板１の強度を補強する目的で設けられるものであり、基板１自体で十分な強度を持つ場合は別体のリアプレート１１１は不要で、基板１に直接支持枠１１２を封着し、フェースプレート１１６、支持枠１１２、基板１にて外囲器１１８を構成してもよい。また、フェースプレート１１６、リアプレート１１１の間にスぺーサーと呼ばれる不図示の支持体を更に設置することで、大気圧に対して十分な強度を有する外囲器１１８とすることもできる。
【０１５６】
蛍光膜１１４は、モノクロームの場合は蛍光体１２２のみからなるが、カラーの蛍光膜１１４の場合は、蛍光体１２２の配列により、ブラックストライプ（図１２（ａ））あるいはブラックマトリクス（図１２（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色の各蛍光体１２２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１１４における外光反射によるコントラストの低下を抑制することである。黒色導伝材１２１の材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば他の材料を用いることもできる。
【０１５７】
ガラス基板１１３に蛍光体１２２を塗布する方法としては、モノクローム、カラーによらず、沈澱法や印刷法が用いられる。
【０１５８】
また、図１１に示されるように、蛍光膜１１４の内面側には通常メタルバック１１５が設けられる。メタルバック１１５の目的は、蛍光体１２２（図１２参照）の発光のうち内面側への光をガラス基板１１３側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、外囲器１１８内で発生した負イオンの衝突によるダメージからの蛍光体１２２の保護等である。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【０１５９】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極（不図示）を設けてもよい。
【０１６０】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と表面伝導型電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行なう必要がある。
【０１６１】
外囲器１１８内は、不図示の排気管を通じ、１０−７ｔｏｒｒ程度の真空度にされ、封止される。また、外囲器１１８の封止を行う直前あるいは封止後に、ゲッター処理を行うこともある。これは、外囲器１１８内の所定の位置に配置したゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１×１０−５〜１×１０−７ｔｏｒｒの真空度を維持するためのものである。
【０１６２】
尚、前述したフォーミング及びこれ以降の表面伝導型電子放出素子の各製造工程は、通常、外囲器１１８の封止直前又は封止後に行われるもので、その内容は前述の通りである。
【０１６３】
上述の表示パネル２０１は、例えば図１３に示されるような駆動回路で駆動することができる。尚、図１３において、２０１は表示パネル、２０２は走査回路、２０３は制御回路、２０４はシフトレジスタ、２０５はラインメモリ、２０６は同期信号分離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【０１６４】
図１３に示されるように、表示パネル２０１は、外部端子Ｄｘ１〜Ｄｘｍ、外部端子Ｄｙ１〜Ｄｙｎ及び高圧端子Ｈｖを介して外部の電気回路と接続されている。この内、外部端子Ｄｘ１〜Ｄｘｍには前記表示パネル２０１内に設けられている表面伝導型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配置された表面伝導型電子放出素子群を１行（ｎ素子ずつ）順次駆動して行くための走査信号が印加される。
【０１６５】
一方、外部端子Ｄｙ１〜Ｄｙｎには、前記走査信号により選択された１行の各表面伝導型電子放出素子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給される。これは表面伝導型電子放出素子より出力される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。
【０１６６】
走査回路２０２は、内部にｍ個のスイッチング素子（図１３中Ｓ１〜Ｓｍで模式的に示す）を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択して、表示パネル２０１の外部端子Ｄｘ１〜Ｄｘｍと電気的に接続するものである。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出力する制御信号Ｔｓｃａｎに基づいて動作するもので、実際には、例えばＦＥＴのようなスイッチング機能を有する素子を組み合わせることにより容易に構成することが可能である。
【０１６７】
本例における前記直流電圧源Ｖｘは、前記表面伝導型電子放出素子の特性（しきい値電圧）に基づき、走査されていない表面伝導型電子放出素子に印加される駆動電圧がしきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０１６８】
制御回路２０３は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる働きを持つものである。次に説明する同期信号分離回路２０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【０１６９】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分を分離するための回路で、よく知られているように、周波数分離（フィルター）回路を用いれば、容易に構成できるものである。同期信号分離回路２０６により分離された同期信号は、これもよく知られるように、垂直同期信号と水平同期信号よりなる。ここでは、説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【０１７０】
シフトレジスタ２０４は、時系列的にシリアル入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号Ｔｓｆｔに基づいて作動する。この制御信号Ｔｓｆｔは、シフトレジスタ２０４のシフトクロックであると言い換えてもよい。また、シリアル／パラレル変換された画像１ライン分（表面伝導型電子放出素子のｎ素子分の駆動データに相当する）のデータは、Ｉｄ１〜Ｉｄｎのｎ個の並列信号として前記シフトレジスタ２０４より出力される。
【０１７１】
ラインメモリ２０５は、画像１ライン分のデータを必要時間だけ記憶するための記憶装置であり、制御回路２０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１〜Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１〜Ｉｄ’ｎとして出力され、変調信号発生器２０７に入力される。
【０１７２】
変調信号発生器２０７は、前記画像データＩｄ’１〜Ｉｄ’ｎの各々に応じて、表面伝導型電子放出素子の各々を適切に駆動変調するための信号源で、その出力信号は、端子Ｄｏｙ１〜Ｄｏｙｎを通じて表示パネル２０１内の表面伝導型電子放出素子に印加される。
【０１７３】
前述したように、表面伝導型電子放出素子は電子放出に明確なしきい値電圧を有しており、しきい値電圧を超える電圧が印加された場合にのみ電子放出が生じる。また、しきい値電圧を超える電圧に対しては表面伝導型電子放出素子への印加電圧の変化に応じて放出電流も変化して行く。表面伝導型電子放出素子の材料、構成、製造方法を変えることにより、しきい値電圧の値や印加電圧に対する放出電流の変化度合いが変わる場合もあるが、いずれにしても以下のことがいえる。
【０１７４】
即ち、表面伝導型電子放出素子にパルス状の電圧を印加する場合、例えばしきい値電圧以下の電圧を印加しても電子放出は生じないが、しきい値電圧を超える電圧を印加する場合には電子放出を生じる。その際、第１には電圧パルスの波高値を変化させることにより、出力される電子ビームの強度を制御することが可能である。第２には、電圧パルスの幅を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。
【０１７５】
従って、入力信号に応じて表面伝導型電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式とが挙げられる。電圧変調方式を行う場合、変調信号発生器２０７としては、一定の長さの電圧パルスを発生するが、入力されるデータに応じて適宜パルスの波高値を変調できる電圧変調方式の回路を用いる。また、パルス幅変調方式を行う場合、変調信号発生器２０７としては、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜パルス幅を変調できるパルス幅変調方式の回路を用いる。
【０１７６】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式のものでもアナログ信号式のものでもよく、画像信号のシリアル／パラレル変換や記憶が所定の速度で行えるものであればよい。
【０１７７】
デジタル信号式を用いる場合には、同期信号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化する必要がある。これは同期信号分離回路２０６の出力部にＡ／Ｄ変換器を設けることで行える。
【０１７８】
また、これと関連して、ラインメモリ２０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器２０７に設けられる回路が若干異なるものとなる。
【０１７９】
即ち、デジタル信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付け加えればよい。また、デジタル信号でパルス幅変調方式の場合、変調信号発生器２０７は、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いることで容易に構成することができる。更に、必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１８０】
一方、アナログ信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。また、アナログ信号でパルス幅変調方式の場合、例えばよく知られている電圧制御型発振回路（ＶＣＯ）を用いればよく、必要に応じて表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１８１】
以上のような表示パネル２０１及び駆動回路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、必要な表面伝導型電子放出素子から電子を放出させることができ、高圧端子Ｈｖを通じて、メタルバック１１５あるいは透明電極（不図示）に高電圧を印加して電子ビームを加速し、加速した電子ビームを蛍光膜１１４に衝突させることで生じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うことができるものである。
【０１８２】
尚、以上説明した構成は、表示等に用いられる本発明の画像形成装置を得る上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述の内容に限られるものではなく、画像形成装置の用途に適するよう、適宜選択されるものである。また、入力信号としてＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他の方式でもよく、更にはこれらよりも多数の走査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとする高品位ＴＶ方式でもよい。
【０１８３】
次に、前述の梯型配置の電子源及びこれを用いた本発明の画像形成装置の一例について図１４及び図１５を用いて説明する。
【０１８４】
図１４において、１は基板、１０４は表面伝導型電子放出素子、３０４は表面伝導型電子放出素子１０４を接続する共通配線で１０本設けられており、各々外部端子Ｄ１〜Ｄ１０を有している。
【０１８５】
表面伝導型電子放出素子１０４は、基板１上に並列に複数個配置されている。これを素子行と呼ぶ。そしてこの素子行が複数行配置されて電子源を構成している。
【０１８６】
各素子行の共通配線３０４（例えば外部端子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を印加することで、各素子行を独立に駆動することが可能である。即ち、電子ビームを放出させたい素子行にはしきい値電圧を超える電圧を印加し、電子ビームを放出させたくない素子行にはしきい値電圧以下の電圧を印加するようにすればよい。このような駆動電圧の印加は、各素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々相隣接する共通配線３０４、即ち夫々相隣接する外部端子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通配線３０４を一体の同一配線としても行うことができる。
【０１８７】
図１５は、本発明の電子源の他の例である、上記梯型配置の電子源を備えた表示パネル３０１の構造を示す図である。
【０１８８】
図１５中３０２はグリッド電極、３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型電子放出素子に電圧を印加するための外部端子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された外部端子である。また、各素子行間の共通配線３０４は一体の同一配線として基板１上に形成されている。
【０１８９】
尚、図１５において図１１と同じ符号は同じ部材を示すものであり、図１１に示される単純マトリクス配置の電子源を用いた表示パネル２０１との大きな違いは、基板１とフェースプレート１１６の間にグリッド電極３０２を備えている点である。
【０１９０】
基板１とフェースプレート１１６の間には、上記のようにグリッド電極３０２が設けられている。このグリッド電極３０２は、表面伝導型電子放出素子１０４から放出された電子ビームを変調することができるもので、梯型配置の素子行と直行して設けられたストライプ状の電極に、電子ビームを通過させるために、各表面伝導型電子放出素子１０４に対応して１個ずつ円形の開口３０３を設けたものとなっている。
【０１９１】
グリッド電極３０２の形状や配置位置は、必ずしも図１５に示すようなものでなければならないものではなく、開口３０３をメッシュ状に多数設けることもあり、またグリッド電極３０２を、例えば表面伝導型電子放出素子１０４の周囲や近傍に設けてもよい。
【０１９２】
外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図示の駆動回路に接続されている。そして、素子行を１列ずつ順次駆動（走査）して行くのと同期してグリッド電極３０２の列に画像１ライン分の変調信号を印加することにより、各電子ビームの蛍光膜１１４への照射を制御し、画像を１ラインずつ表示することができる。
【０１９３】
以上のように、本発明の画像形成装置は、単純マトリクス配置及び梯型配置のいずれの本発明の電子源を用いても得ることができ、上述したテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピューター等の表示装置として好適な画像形成装置が得られる。更には、感光ドラムとで構成した光プリンターの露光装置としても用いることができるものである。
【０１９４】
また、本発明の画像表示装置によれば、複数の表面伝導型電子放出素子の作製工程において、導電性薄膜が、前述したように、凝集や昇華などを起こさず形成できるため、従って、複数の表面伝導型電子放出素子が、ばらつきの少ない電子放出特性を有するので、均一で、画像品位に優れた画像形成装置が得られる。
【０１９５】
【実施例】
以下に、実施例を挙げて、本発明を具体的に説明する。尚、実施例１〜３３は、本発明の電子放出素子、電子源及び画像形成装置の製造方法に用いる導電性膜形成用材料に関連する製造例である。
【０１９６】
［実施例１］
本実施例の導電性膜形成用材料で使用する有機金属錯体である酢酸パラジウム（以下ＰＡと略す）−メチルジプロピルアミン（以下ＭＤＰＡと略す）を以下のようにして合成した。
【０１９７】
１０ｇのＰＡを２００ｃｍ３のクロロホルムに溶解させ、更に１２．８ｇのＭＤＰＡを徐々に加え室温で２時間攪拌させた。反応終了後、シリカゲルカラムにて原料を除き５００ｃｍ３のＰＡ−ＭＤＰＡ／クロロホルム溶液を得た。溶液を１００ｃｍ３にまで濃縮し、５０ｃｍ３の水で３回洗浄し硫酸マグネシウムで乾燥後クロロホルムを除き、１６．４ｇのＰＡ−ＭＤＰＡを得た。
【０１９８】
次に、０．４ＭのＰＡ−ＭＤＰＡ／酢酸ブチル溶液を調製し、導電性膜形成用材料とした。
【０１９９】
［実施例２〜６］
実施例１と同様にして表１に示すように有機金属錯体を合成し、更に有機溶媒に溶解し０．４Ｍの導電性膜形成用材料を調製した。
【０２００】
【表１】
但し、ＳＡ−ＥＤＨＡに関しては反応を暗室中で行い、光分解を防いだ。
【０２０２】
［実施例７］
本実施例の導電性膜形成用材料で使用する有機金属錯体であるプロピオン酸パラジウム（以下ＰＰと略す）−ＤＤＡを以下のようにして合成した。
【０２０３】
１２．７ｇのＰＡを１００ｃｍ３の１５．０ｇのプロピオン酸に加え、８０℃に加熱して３時間反応させた。冷却後、クロロホルム溶液としシリカゲルカラムで精製し、クロロホルムを除いて１２．７ｇのＰＰを得た。
【０２０４】
次に、１０．１ｇのＰＰを２００ｃｍ３のクロロホルムに溶解させ、更に３５．７ｇのＤＤＡを徐々に加え室温で２時間攪拌させた。反応終了後、シリカゲルカラムにて原料を除き５００ｃｍ３のＰＰ−ＤＤＡ／クロロホルム溶液を得た。溶液を１００ｃｍ３にまで濃縮し、５０ｃｍ３の水で３回洗浄し硫酸マグネシウムで乾燥後クロロホルムを除き、２８．７ｇのＰＰ−ＤＤＡを得た。
【０２０５】
次に、０．４ＭのＰＰ−ＤＤＡ／クロロホルム溶液を調製し、導電性膜形成用材料とした。
【０２０６】
［実施例８〜１１］
実施例７と同様にして出発原料として表２に示す金属錯体とカルボン酸を用いて金属錯体の配位子交換反応を行い、次にアミンと反応させて本実施例の導電性膜形成用材料で使用する有機金属錯体を合成し、更に０．４Ｍの有機金属錯体／クロロホルム溶液に調製して導電性膜形成用材料とした。
【０２０７】
【表２】
［実施例１２］
実施例１で調製した導電性膜形成用材料の０．４Ｍ−酢酸ブチル溶液（０．４Ｍ−ＰＡ−ＭＤＰＡ／酢酸ブチル）をガラス基板上にスピンコートして、本実施例で使用する導電性膜形成用材料として使用できることを確認した。以下に具体的に説明する。
【０２０９】
式（８）に示す酸パラジウム塩アルキルアミン錯体からなる膜をガラス基板上（２５ｍｍ×３８ｍｍ）に回転塗布法により形成した。
【０２１０】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ３Ｈ７）２ＮＣＨ３］２ （８）
【０２１１】
この際用いた溶液は式（８）に示された酸パラジウム塩アルキルアミン錯体を酢酸ブチルに濃度０．４ｍｏｌ／Ｌに溶解させたものであり、回転塗布条件は１０００ｒｐｍ，３０秒であった。
【０２１２】
次にこの試料に対して、市販のＵＶ／Ｏ３アッシング（Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ製，ＵＶ−３００）を用い、Ｏ３雰囲気下にて紫外線照射を２時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎ（Ｌ：リットル）であった。この時点で、四端子法を用いて膜のシート抵抗を測定したところ、シート抵抗値は１０９Ω／ｃｍ２以上であった。
【０２１３】
引き続き係る試料を３００℃に温度制御された電気炉（大気中）で１２分間処理を行ない、酸化パラジウム（ＰｄＯ）膜を得た。ＰｄＯの同定はＸ線回折法（以下ＸＤ法と記す）により、酸化パラジウムの（１０１）面の面間隔に相当するピーク（２．６４７Å）を確認した。形成された酸化パラジウム膜のシート抵抗値を測定したところ、３×１０４Ω／ｃｍ２であった。この他、目視において、形成された酸化パラジウム膜（黒茶色）に色ムラはなかった。
【０２１４】
［比較例１］
ＵＶ／Ｏ３処理工程を省略した他は、実施例１２と全く同様の工程により試料を作製したところ、目視において、若干の色ムラを確認した他、膜厚の平均値も実施例１２と比較して約３０％減少していた。
【０２１５】
［実施例１３〜１５］
実施例１２と同様にして表３に示す導電性膜形成用材料をガラス基板上にスピンコートして、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２１６】
【表３】
［実施例１６］
実施例３で合成したＰＡ−ＭＤＯＤＡからなる膜をガラス基板上に作製し更にＵＶ／Ｏ３処理などを施し、本実施例で使用する導電性膜形成用材料として使用できることを確認した。以下、その作製方法について述べる。
【０２１８】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１８Ｈ３７）２ＮＣＨ３］２ （９）
【０２１９】
上記式（９）に示したＰＡ−ＭＤＯＤＡのクロロホルム溶液（０．４ｍｏｌ／Ｌ）を２０℃の純水上に添加した後、表面圧を２０ｍＮ／ｍにまで高め、ＰＡ−ＭＤＯＤＡの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めヘキサメチルジシラザン雰囲気下に暴露して表面を疎水下したガラス基板を、速度３ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げてＰＡ−ＭＤＯＤＡの２層ＬＢ膜をガラス基板上に積層した。係る浸漬・引き上げ操作を繰り返してＰＡ−ＭＤＯＤＡからなる８０層のＬＢ膜を形成した。
【０２２０】
次に実施例１２と全く同様の条件にてＵＶ／Ｏ３処理及び焼成を行ない、酸化Ｐｄ膜を得た。酸化パラジウムの確認は実施例１２と同じくＸＤ法によった。シート抵抗値は４×１０４Ω／ｃｍ２であった。
【０２２１】
［実施例１７〜１９］
実施例１６と同様にして表４の導電性膜形成用材料をガラス基板上にＬＢ法により形成して、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２２２】
【表４】
［実施例２０］
実施例４で合成したＰＡ−ＤＤＡとドコサン酸の混合物からなるＬＢ膜を直径１インチのシリコン・ウェハ上に作製し、更に酸化膜とした。以下、その作製方法について述べる。
【０２２４】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ１０Ｈ２１）２ＮＨ］２ （１０）
【０２２５】
上記式（１０）に示した酸パラジウム塩アルキルアミン錯体（以下ＰＡ−ＤＤＡと記す）とドコサン酸（以下Ｃ２２と記す）の混合物からなるＬＢ膜を直径１インチのシリコン・ウエハ上に形成した。以下、その作製方法について述べる。
【０２２６】
ＰＡ−ＤＤＡのクロロホルム溶液（０．５ｍｏｌ／Ｌ）とＣ２２のクロロホルム溶液（０．５ｍｏｌ／Ｌ）とを容量比１：４になるように混合し、係る混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、ＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予め１％のフッ化水素酸で表面の自然酸化層を除去し、表面が疎水性となったシリコン・ウエハを、速度２ｍｍ／ｓｅｃにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、２層のＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合ＬＢ膜をシリコン・ウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、ＰＡ−ＤＤＡ：Ｃ２２＝１：４の混合物からなる２００層のＬＢ膜を形成した。同様の試料を合計６枚作製した。この時点で、これらの試料のＦＴ−ＩＲスペクトルを測定した。
【０２２７】
次に実施例１２と同様に、これらの試料に対して、市販のＵＶ／Ｏ３アッシング装置（Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ製，ＵＶ−３００）を用い、Ｏ３雰囲気下にて紫外線照射を各々０（即ち未処理）、０．５、１、１．５、２、３時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎであった。
【０２２８】
再度、これらの試料のＦＴ−ＩＲスペクトルを測定したところ、有機部位に基づく吸収ピークの強度が、処理前と比較して減少していることがわかった。具体的には、ＣＨ２の振動に基づく２９１８ｃｍ−１、２８５１ｃｍ−１、１４７４ｃｍ−１、７２１ｃｍ−１の吸収強度は、処理前の値と比較して、処理時間が０．５時間の場合、約６５％、１時間では約２５％、１．５時間では約３％、２及び３時間では１％以下に各々減少した。この時点におけるシート抵抗値は、いずれの試料についても１０９Ω／ｃｍ２以上であった。
【０２２９】
引き続き、各試料を実施例１２と全く同様の工程により熱処理（３００℃、１２分、大気中）したところ、ＵＶ／Ｏ３処理に関して未処理及び０．５時間処理の試料では、焼成処理後の試料は斑点状と化しており、膜状とは言えないものとなった。また１時間処理の試料では、膜の一部、特に端部に凝集・融解によると思われる不均一部分の発生が認められた。この他の試料では、特に膜材料の融解・凝集は認められなかった。
【０２３０】
この時点で、ＵＶ／Ｏ３処理の時間が１．５時間以上の試料のシート抵抗値は、何れも２×１０４Ω／ｃｍ２であった。またこれらの試料のＦＴ−ＩＲスペクトルには、ＰｄＯの吸収（５９０ｃｍ−１等）が認められた。
【０２３１】
［実施例２１〜２３］
実施例２０と同様にして表５の導電性膜形成用材料からなるＬＢ膜を直径１インチのシリコン・ウエハ上に作製し、更に酸化膜とし、本実施例で使用する導電性膜形成用材料として使用できることを確認した。
【０２３２】
【表５】
［実施例２４］
実施例２０におけるＬＢ膜の積層回数を変更した。以下、その作製方法について述べる。
【０２３４】
実施例２０におけるＬＢ膜の積層層数を１００、１５０、２５０、５００に変更し、基板をヘキサメチルジシラザンで疎水処理したガラス基板（２５ｍｍ×３８ｍｍ）に変更した他は実施例２０と全く同様の方法により試料を作製した。各試料のシート抵抗値を求めたところ、各々１．０×１０５Ω／ｃｍ２、３．１×１０４Ω／ｃｍ２、１．６×１０４Ω／ｃｍ２、３．９×１０３Ω／ｃｍ２であった。
【０２３５】
［実施例２５］
実施例２０におけるＵＶ／Ｏ３処理を変更した。以下、その作製方法について述べる。
【０２３６】
ＵＶ／Ｏ３処理工程に代えて、大気中にてＵＶ照射工程を行なった他は、実施例２０と全く同様の工程により試料を作製した。以下、係るＵＶ照射工程について記す。
【０２３７】
ＵＶ照射は波長１９７ｎｍと２４８ｎｍの紫外光照射可能な２００Ｗ低圧水銀灯を用い、大気中で連続４８時間照射を行なった。水銀灯と試料との距離は１０ｃｍであった。
【０２３８】
この時点で試料のシート抵抗を測定したところ、１０９Ω／ｃｍ２以上であったが、引き続いて実施例２０と同様の焼成処理を行なった結果、シート抵抗値は２×１０４Ω／ｃｍ２となった。
【０２３９】
［実施例２６］
実施例２０における基板を変更した。以下、その作製方法について述べる。
【０２４０】
実施例２０における基板を直径５インチのガラス基板に変更した他は実施例２０と全く同様の方法により試料を作製した。試料上、図１に示す位置にてシート抵抗値を求めたところ、以下のようになった。
【０２４１】
【表６】
以上から、膜面内方向の均一性が高いことがわかった。
【０２４３】
［実施例２７］
実施例２０と同様にして、ＬＢ膜をガラス基板上に形成した。以下に、その作製方法について述べる。
【０２４４】
式（１１）に示す酸パラジウム塩アルキルアミン錯体（以下ＰＡ−ＯＡと記す）とポリイソブチルメタクリレート（以下ＰＩＢＭと記す）の混合物からなるＬＢ膜をヘキサメチルジシラザンで疎水処理したガラス基板（２５ｍｍ×３８ｍｍ）上に形成した。
【０２４５】
Ｐｄ２＋［ＣＨ３ＣＯＯ−］２［（Ｃ８Ｈ１７）２ＮＨ］２ （１１）
【０２４６】
ＰＡ−ＯＡのクロロホルム溶液（０．５ｍｏｌ／Ｌ）とＰＩＢＭのクロロホルム溶液（単量体換算０．５ｍｏｌ／Ｌ）とを容量比１：２になるように混合し、係る混合溶液を２０℃の純水上に展開した後、表面圧を１０ｍＮ／ｍにまで高め、ＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めヘキサチルジシラザンで疎水処理したガラス基板を、速度２ｍｍ／ｓｅｃにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、２層のＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合ＬＢ膜をガラス基板上に積層した。係る浸漬・引き上げ操作を繰り返して、ＰＡ−ＯＡ：ＰＩＢＭ＝１：２の混合物からなる２００層のＬＢ膜を形成した。
【０２４７】
次に実施例１２と同様に、これらの試料に対して、前記市販ののＵＶ／Ｏ３アッシング装置を用い、Ｏ３雰囲気下にて紫外線照射を２時間行なった。この際基板加熱は行なわず、酸素流量は０．５Ｌ／ｍｉｎであった。この時点におけるシート抵抗値は、１０９Ω／ｃｍ２以上であった。
【０２４８】
引き続き、実施例１２と全く同様の工程により熱処理（３００℃、１２分、大気中）して、酸化パラジウム膜を得た。シート抵抗値は２×１０４Ω／ｃｍ２であった。
【０２４９】
［実施例２８］
実施例２０における熱処理工程を変更した。以下に、その作製方法について述べる。
【０２５０】
実施例２０における熱処理工程を空気中に代えて窒素雰囲気下にて行った他は、実施例２０と全く同様の方法により試料を作成した。
【０２５１】
ＵＶ／Ｏ３処理に関して未処理及び０．５時間処理の使用では、焼成処理後の試料は斑点状と化しており、最早、膜状とはいえないものとなった。また１時間処理の試料では、膜の一部、特に端部に凝部・融解によると思われる不均一部分の発生が認められた。この他の試料（ＵＶ／Ｏ３処理時間が１．５時間以上）では、目視観察では膜材料の融解・凝集は認められず、むらのない均一な膜が得られた。
【０２５２】
ＵＶ／Ｏ３処理の時間が１．５時間以上の試料のシート抵抗値は、何れも２×１０３Ω／ｃｍ２以下であった。Ｐｄの同定はＸＤ法により、ＰｄＯの（１１０）面の面間隔に相当するピーク（２．３９Å）を確認した。
【０２５３】
［実施例２９］
下記の式（１２）に示すポリアミック酸メチルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）と酢酸パラジウムのクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物Ｉと記す）。
【０２５４】
【化５】
係る混合物Ｉを回転塗布法により、直径１インチのシリコンウエハ上に成膜した。回転塗布条件は１０００ｒｐｍ，３０秒であった。
【０２５６】
次にこの試料に対して、電気炉を用いて１５０℃で３０分間加熱し、引続き３００℃で３０分間加熱した。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。
【０２５７】
また、導電率を測定したところ、１×１０−９Ｓ／ｃｍであった。尚、式（１２）に示したポリアミック酸メチルエステルのみから形成したポリイミド（式（１３））の導電率を測定したところ１×１０−１３Ｓ／ｃｍ以下であった。
【０２５８】
【化６】
［実施例３０］
下記の式（１４）に示すポリアミック酸オクタデシルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）と酢酸パラジウムのクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物ＩＩと記す）。
【０２６０】
【化７】
係る混合物ＩＩをＬＢ法により、直径１インチのシリコンウエハ上に成膜した。以下、ＬＢ法の詳細について述べる。
【０２６２】
混合物ＩＩのＤＭＡｃ−クロロホルム（２０：１）混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、混合物ＩＩの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めフッ化水素酸で表面の自然酸化膜を除去したシリコンウエハ（直径１インチ）を、速度６ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、混合物ＩＩの２層ＬＢ膜をシリコンウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、混合物ＩＩからなる２０層のＬＢ膜を形成させた。
【０２６３】
次にこの試料に対して、電気炉を用いて減圧下、３００℃で３０分間加熱した後、引き続き常圧に戻し（空気置換）、３５０℃で１５分間加熱を行った。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。また、導電率を測定したところ、７×１０−８Ｓ／ｃｍであった。
【０２６４】
［実施例３１］
実施例３０と全く同様にして、混合物ＩＩからなる２０層のＬＢ膜を形成させた後、窒素雰囲気下にて３００℃で３０分間加熱を行った。係る試料がポリイミドとパラジウムとから成るものであることを、ＩＲスペクトルより確認した。また導電率を測定したところ、５×１０−７Ｓ／ｃｍであった。
【０２６５】
［実施例３２］
実施例３０と全く同様にして、混合物ＩＩからなる２０層のＬＢ膜をシリコンウエハ上に形成させた。
【０２６６】
次に、この試料に対して、ピリジン：無水酢酸：ベンゼン＝１：１：１０（積層比）の混合溶媒に１２時間浸漬し、イミド化及び、有機パラジウム化合物からの配位子の脱離を行った。係る試料がポリイミドとパラジウムとから成るものであることを、ＩＲスペクトルより確認した。また導電率を測定したところ、６×１０−７Ｓ／ｃｍであった。
【０２６７】
［実施例３３］
式（１２）に示したポリアミック酸メチルエステルのＤＭＡｃ溶液（単量体換算濃度：２ｍｍｏｌ／ｌ）とビス（ドデシルアミン）パラジウム錯体のクロロホルム溶液（濃度：４０ｍｍｏｌ／ｌ）とを２０：１（ｖ／ｖ）に混合した（こうして調製した混合物を以下、混合物ＩＩＩと記す）。
【０２６８】
係る混合物ＩＩＩをＬＢ法により、直径１インチのシリコンウエハ上に成膜した。以下、ＬＢ法の詳細について述べる。
【０２６９】
混合物ＩＩＩのＤＭＡｃ−クロロホルム（２０：１）混合溶液を２０℃の純水上に展開した後、表面圧を２０ｍＮ／ｍにまで高め、混合物ＩＩＩの単分子膜を上記純水上に形成した。係る表面圧を保持したまま、予めフッ化水素酸で表面の自然酸化膜を除去したシリコンウエハ（直径１インチ）を、速度１０ｍｍ／ｍｉｎにて前記単分子膜を横切る方向に静かに浸漬し、引き続き同じ速度でこれを引き上げて、混合物ＩＩＩの２層ＬＢ膜をシリコンウエハ上に積層した。係る浸漬・引き上げ操作を繰り返して、混合物ＩＩＩからなる２０層のＬＢ膜を形成させた。
【０２７０】
次に、この試料に対して、電気炉を用いて減圧下、３００℃で３０分間加熱した後、引き続き常圧に戻し（空気置換）、３５０℃で１５分間加熱を行った。係る試料がポリイミドと酸化パラジウムとから成るものであることを、ＩＲスペクトルより確認した。また、導電率を測定したところ、８×１０−８Ｓ／ｃｍであった。
【０２８４】
［実施例３４］
図４に示した表面伝導型電子放出素子を作製した。その工程を下記に述べる。
【０２８５】
絶縁性基板１として石英基板を用い、これを有機溶剤により十分に洗浄後、Ｐｔからなる素子電極４，５を形成した。この時、素子間隙Ｌ１は３μｍとし、素子電極の幅ｗ１を５００μｍ、その厚さｄを３００Åとした。
【０２８６】
次に、上記素子電極を形成した絶縁性基板全面に導電性膜３として、実施例４で作製したＰＡ−ＤＤＡ／ＣＨＣｌ３をＬＢ法により８０層形成した。基板温度を８０℃として３０分間ＵＶ／Ｏ３照射を行なった後、クリーンオーブンで３００℃、１０分間の大気焼成を行ない酸化パラジウム（ＰｄＯ）微粒子（平均粒径６０Å）からなる微粒子膜を形成した。この微粒子膜の膜厚は０．０２μｍ、シート抵抗は２×１０４Ω／□であった。
【０２８７】
ＯＭＲレジストにて、上記微粒子膜の所望の領域２００μｍ×３００μｍをマスクした後、Ａｒガスにて余分なＰｄＯｘ微粒子をドライエッチングして除去した。その後ＵＶ／Ｏ３アッシャーにて上記レジストを除去して、導電性膜３とした。
【０２８８】
素子電極間４，５に電圧を印加し、上記導電性膜３にフォーミング処理を施すことにより電子放出部２を形成した。フォーミング処理には図７（ａ）に示す電圧波形を用いた。本実施例においては、図７（ａ）中のＴ１を１ｍｓｅｃ、Ｔ２を１０ｍｓｅｃ、三角波の波高値（フォーミング時のピーク電圧）を５Ｖとし、１０−６ｔｏｒｒの真空雰囲気下で６０秒間行なった。
【０２８９】
以上のようにして作製した表面伝導型電子放出素子の電子放出特性を図８に示した測定評価系を用いて行なった。測定条件はアノード電極５４と表面伝導型電子放出素子間の距離Ｈを４ｍｍ、アノード電極の電位を１ｋＶ、真空度を１×１０−６ｔｏｒｒとした。本表面伝導型電子放出素子では、素子電圧８Ｖ程度から急激に放出電流Ｉｅが増加し、素子電圧１４Ｖで素子電流Ｉｆが２．０ｍＡ、放出電流Ｉｅが１．０μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）は０．０５％であった。
【０２９０】
［実施例３５］
本実施例では実施例３４で作成した表面伝導型電子放出素子を用いて、図１０に示したマトリクス配置の電子源で図１１に示した表示パネルを形成し、画像形成装置を構成した。
【０２９１】
電子源の一部の平面図を図１６に示す。また、図中のＡ−Ａ’断面図を図１７に示す。但し、図１０と同じ符号で示したものは、同じ部材を示す。図中、１４１は層間絶縁層、１４２は素子電極５と下配線（Ｘ方向配線）との電気的接続のためのコンタクトホールである。
【０２９２】
先ず電子源の製造工程を図１８、図１９により工程順に従って具体的に説明する。尚、下記工程ａ〜ｈは図１８（ａ）〜（ｄ）及び図１９（ｅ）〜（ｈ）に対応する。
【０２９３】
工程ａ：清浄化した石英基板１上に、真空蒸着により厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕを順次積層した後、フォトレジスト（ＡＺ１３５０ＳＦ，ヘキスト社製）をスピンナーにより回転塗布、ベークした後、フォトマスク像を露光、現像して、下配線１０２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングして、所望の下配線１０２を形成する。
【０２９４】
工程ｂ：厚さ０．５μｍのシリコン酸化膜からなる層間絶縁層１４１をＲＦスパッタ法により堆積する。
【０２９５】
工程ｃ：工程ｂで堆積したシリコン酸化膜にコンタクトホール１４２を形成するためのフォトレジストパターンを形成し、これをマスクとして層間絶縁層１４１をエッチングしてコンタクトホール１４２を形成する。エッチングはＣＦ４とＨ２ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。
【０２９６】
工程ｄ：素子電極と素子電極間ギャップとなるべきパターンをフォトレジスト（ＲＤ−２０００Ｎ−１０，日立化成社製）で形成し、真空蒸着法により厚さ５０ÅのＴｉ、厚さ１０００ÅのＮｉを順次堆積した。フォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隙（Ｌ）が３μｍ、素子電極の幅が３００μｍとなる素子電極４，５を形成した。
【０２９７】
工程ｅ：素子電極４，５上に上配線（Ｙ方向配線）１０３のフォトレジストパターンを形成した後、厚さ５０ÅのＴｉ、厚さ５０００ÅのＡｕを順次真空蒸着により堆積し、リフトオフにより不要の部分を除去して所望の上配線１０３を形成した。続いてコンタクトホール１４２以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ５０ÅのＴｉ、厚さ５０００ÅのＡｕを逐次堆積し、リフトオフにより不要の部分を除去することによりコンタクトホール１４２を埋め込んだ。
【０２９８】
工程ｆ：上記基板全面に実施例３４と同様の方法でＰｄＯ微粒子膜１６１を形成した。
【０２９９】
工程ｇ：導電性膜とする領域をＯＭＲレジストを用いてパターンニングした。
【０３００】
工程ｈ：Ａｒガスを用いて工程ｇにてパターンニングした部分以外のＰｄＯ微粒子膜１６１をエッチング除去し、ＵＶ／Ｏ３アッシングによりレジストを剥離して導電性膜３を形成した。
【０３０１】
以上のようにして未フォーミングの表面伝導型電子放出素子を同一基板上に多数個同時に作製し、各素子抵抗のバラツキをみたところ、従来の製造方法で作製した電子源と比較してそのバラツキが３分の１以下に抑えられていた。
【０３０２】
次に、上記未フォーミングの電子源を用いて図１１に示す表示パネルを作製した。
【０３０３】
先ず、未フォーミングの電子源基板１をリアプレート１１１に固定した後、電子源１の５ｍｍ上方に、フェースプレート１１６（ガラス基板１１３の内面に蛍光膜１１４とメタルバック１１６が形成されている）を支持枠１１２を介して十分に位置合わせをして配置し、フェースプレート１１６、支持枠１１２、リアプレート１１１の接合部にフリットガラスを塗布し、大気中で４００℃で１０分焼成することで封着した。またリアプレート１１１への電子源基板１の固定もフリットガラスで行なった。
【０３０４】
本実施例では蛍光体はストライプ形状（図１２（ａ）参照）を採用し、ブラックストライプの材料としては黒鉛を主成分とする材料を用い、ガラス基板１１３に蛍光体を塗布する方法としてはスラリー法を用いた。
【０３０５】
また、蛍光膜１１４の内面側に設けられるメタルバック１１５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（フィルミング）を行ない、その後Ａｌを真空蒸着することで作製した。フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック１１５のみで十分な導電性が得られたため省略した。
【０３０６】
以上のようにして完成したガラス容器内の雰囲気を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、実施例３４と同様にして素子電極間に電圧を印加し、フォーミング処理を行ない、電子放出部を形成した。
【０３０７】
次に、１０−７ｔｏｒｒ程度の真空度で不図示の排気管をガスバーナーで熱することで融着し、外囲器１１８の封止を行なった。
【０３０８】
最後に、封止後の真空度を維持するために、ゲッター処理を行なった。
【０３０９】
以上のようにして作製した表示パネルの容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎ、及び高圧端子Ｈｖをそれぞれ必要な駆動系に接続し、画像形成装置を完成した。各表面伝導型電子放出素子に容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段によりそれぞれ印加することにより、電子放出を行ない、高圧端子Ｈｖを通じ、メタルバック１１５に数ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光膜１１４に衝突させ、励起・発光させることで画像を表示した。得られた表示画像は従来の画像形成装置に比較してムラがなく、良好な画質であった。
【０３１０】
［実施例３６］
図３は実施例３５で説明した表面伝導型電子放出素子を電子ビーム源として用いたディスプレイパネルに、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した表示装置の一例を示すためのブロック図である。
【０３１１】
図中１９０はディスプレイパネル、１７１はディスプレイパネルの駆動回路、１７２はディスプレイパネルコントローラ、１７３はマルチプレクサ、１７４はデコーダ、１７５は入出力インターフェース回路、１７６はＣＰＵ、１７７は画像生成回路、１７８および１７９および１８０は画像メモリーインターフェース回路、１８１は画像入力インターフェース回路、１８２および１８３はＴＶ信号受信回路、１８４は入力部である。
【０３１２】
なお、本表示装置は、たとえばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信、分離、再生、処理、記憶などに関する回路やスピーカーなどについては説明を省略する。
【０３１３】
以下、画像信号の流れに沿って各部を説明してゆく。
【０３１４】
先ず、ＴＶ信号受信回路１８３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でも良い。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。
【０３１５】
ＴＶ信号受信回路１８３で受信されたＴＶ信号は、デコーダ１７４に出力される。ＴＶ信号受信回路１８２は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路であるが、前記ＴＶ信号受信回路１８３と同様に、受信するＴＶ信号の方式は特に限られるものではない。本回路で受信されたＴＶ信号もデコーダ１７４に出力される。
【０３１６】
画像入力インターフェース回路１８１は、例えばＴＶカメラや画像読取スキャナーなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１７】
画像メモリーインターフェース回路１８０は、ビデオテープレコーダー（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１８】
画像メモリーインターフェース回路１７９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ１７４に出力される。
【０３１９】
画像メモリ−インターフェース回路１７８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ１７４に出力される。
【０３２０】
入出力インターフェース回路１７５は、本表示装置と外部のコンピュータもしくはコンピュータネットワークもしくはプリンターなどの出力装置とを接続するための回路である。画像データや文字・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ１７６と外部との間で制御信号や数値データの入出力などを行なうことも可能である。
【０３２１】
画像生成回路１７７は、前記入出力インターフェース回路１７５を介して外部から入力される画像データや文字・図形情報や、或いはＣＰＵ１７６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。
【０３２２】
本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリーや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリーや、画像処理を行なうためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。
【０３２３】
本回路により生成された表示用画像データはデコーダ１７４に出力されるが、場合によっては前記入出力インターフェース回路１７５を介して、外部のコンピュータネットワークやプリンターに出力することも可能である。
【０３２４】
ＣＰＵ１７６は、主として本表示装置の動作制御や、表示画像の選択・編集に関わる作業を行なう。一例を挙げれば、マルチプレクサ１７３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じて、ディスプレイパネルコントローラ１７２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０３２５】
また、前記画像生成回路１７７に対して画像データや文字・図形情報を直接出力したり、或いは前記入出力インターフェース回路１７５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。尚、ＣＰＵ１７６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報処理する機能に直接関わっても良い。或は、前述したように入出力インターフェース回路１７５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行なっても良い。
【０３２６】
入力部１８４は、前記ＣＰＵ１７６に使用者が命令やプログラム、或いはデータなどを入力するためのものであり、例えばキーボードやマウスの他、ジョイスティック、バーコードリーダー、音声認識装置など多様な入力機器を用いることが可能である。
【０３２７】
デコーダ１７４は、前記１７７ないし１８３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号、Ｑ信号に逆変換するための回路である。尚、同図中に点線で示すように、デコーダ１７４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリーを必要とするようなテレビ信号を扱うためである。
【０３２８】
また、画像メモリーを備えることにより、静止画の表示が容易になる、或いは前記画像生成回路１７７及びＣＰＵ１７６と協同して画像の間引き、補間、拡大、縮小、合成をはじめとする画像処理や編集が容易に行なえるようになるという利点が生まれるからである。
【０３２９】
マルチプレクサ１７３は、前記ＣＰＵ１７６より入力される制御信号に基づき表示画像を適宜選択するものである。即ち、マルチプレクサ１７３はデコーダ１７４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路１７１に出力する。その場合には、一画面表示時間内で画像信号を切り換えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０３３０】
ディスプレイパネルコントローラ１７２は、前記ＣＰＵ１７６より入力される制御信号に基づき、駆動回路１７１の動作を制御するための回路である。その基本的動作は、例えば、ディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路１７１に対して出力したり、画像表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路１７１に対して出力したりするものである。また、場合によっては、表示画像の輝度やコントラストや色調やシャープネスといった、画質の調整に関わる制御信号を駆動回路１７１に対して出力する場合もある。
【０３３１】
駆動回路１７１は、ディスプレイパネル１９０に印加する駆動信号を発生するための回路であり、前記マルチプレクサ１７３から入力される画像信号と、前記ディスプレイパネルコントローラ１７２より入力される制御信号に基づいて動作するものである。
【０３３２】
以上、各部の機能を説明したが、図３に例示した構成により、本表示装置においては、多様な画像情報源より入力される画像情報をディスプレイパネル１９０に表示することが可能である。即ち、テレビジョン放送をはじめとする各種の画像信号はデコーダ１７４において逆変換された後、マルチプレクサ１７３において適宜選択され、駆動回路１７１に入力される。
【０３３３】
一方、ディスプレイコントローラ１７２は、表示する画像信号に応じて駆動回路１７１の動作を制御するための制御信号を発生する。駆動回路１７１は、上記画像信号と制御信号に基づいてディスプレイパネル１９０に駆動信号を印加する。これにより、ディスプレイパネル１９０において画像が表示される。これらの一連の動作は、ＣＰＵ１７６により統括的に制御される。
【０３３４】
また、本表示装置においては、前記デコーダ１７４に内蔵する画像メモリや、画像生成回路１７７及び情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大、縮小、回転、移動、エッジ強調、間引き、補間、色変換、画像の縦横比変換などをはじめとする画像処理や、合成、消去、接続、入れ替え、はめ込みなどをはじめとする画像編集を行なうことも可能である。また、本実施例の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行なうための専用回路を設けても良い。
【０３３５】
従って、本表示装置は、テレビジョン放送の表示機器、テレビ会議の端末機器、静止画像及び動画像を扱う画像編集機器、コンピューターの端末機器、ワードプロセッサをはじめとする事務用端末機器、ゲーム機などの機能を一台で兼ね備えることが可能で、産業用或いは民生用として極めて応用範囲が広い。
【０３３６】
尚、上記図３は、表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルを用いた表示装置の構成の一例を示したに過ぎず、係る構成のみに限定されるものでないことは言うまでもない。例えば、図３の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。
【０３３７】
また、これとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ、音声マイク、照明機、モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０３３８】
本表示装置においては、とりわけ表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルの薄型化が容易なため、表示装置の奥行きを小さくすることができる。それに加えて、表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示することが可能である。
【０３３９】
【発明の効果】
以上説明した様に、本発明によれば、膜厚の薄い領域でも、均一な膜厚で良好な導電率等の電気特性を示す導電性薄膜材料およびその製造方法が提供でき、また、該導電性薄膜を、電子放出部を形成する導電性薄膜として用いた表面伝導型電子放出素子においては、電子放出特性の均一な電子放出素子、及び各電子放出素子が均一な電子放出特性を示す電子源、該電子源を用いて構成した画像形成装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の実施例２６で用いたガラス基板を示す図である。
【図２】従来の電子放出素子の構成を示す概略図である。
【図３】本発明の実施例３６の画像形成装置のブロック図である。
【図４】本発明の表面伝導型電子放出素子の一実施態様を示す断面図である。
【図５】本発明の表面伝導型電子放出素子の他の実施態様を示す断面図である。
【図６】本発明の表面伝導型電子放出素子の製造工程例を示す図である。
【図７】本発明の表面伝導型電子放出素子の製造に係るフォーミング処理の電圧波形を示す図である。
【図８】本発明の表面伝導型電子放出素子の電子放出特性を評価するための測定評価系を示す図である。
【図９】本発明の表面伝導型電子放出素子の電子放出特性を示す図である。
【図１０】本発明の単純マトリクス電子源の模式図である。
【図１１】本発明の画像形成装置の表示パネルの一実施態様を示す図である。
【図１２】本発明の画像形成装置に用いる蛍光膜を示す図である。
【図１３】本発明の画像形成装置の一実施態様のブロック図である。
【図１４】本発明の梯子型電子源の模式図である。
【図１５】梯子型電子源を用いた本発明の画像形成装置の表示パネルを示す図である。
【図１６】図１０の電子源の拡大図である。
【図１７】図１６の電子源のＡ−Ａ’部分断面図である。
【図１８】実施例３５の電子源の製造工程図である。
【図１９】実施例３５の電子源の製造工程図である。
【符号の説明】
１ 基板
２ 電子放出部
３ 導電性膜
４，５ 素子電極
２１ 段差形成部
５０ 電流計
５１ 電源
５２ 電流計
５３ 高圧電源
５４ アノード電極
５５ 真空装置
５６ 排気ポンプ
１０２ Ｘ方向配線
１０３ Ｙ方向配線
１０４ 表面伝導型電子放出素子
１０５ 結線
１１１ リアプレート
１１２ 支持枠
１１３ ガラス基板
１１４ 蛍光膜
１１５ メタルバック
１１６ フェースプレート
１１８ 外囲器
１２１ 黒色導伝材
１２２ 蛍光体
１４１ 層間絶縁層
１４２ コンタクトホール
１６１ ＰｄＯ微粒子膜
１７１ 駆動回路
１７２ ディスプレイパネルコントローラ
１７３ マルチプレクサ
１７４ デコーダ
１７５ 入出力インターフェース
１７６ ＣＰＵ
１７７ 画像生成回路
１７８ 画像メモリーインターフェース
１７９ 画像メモリーインターフェース
１８０ 画像メモリーインターフェース
１８１ 画像入力メモリーインターフェース
１８２ ＴＶ信号受信回路
１８３ ＴＶ信号受信回路
１８４ 入力部
１９０ ディスプレイパネル
２０１ 表示パネル
２０２ 走査回路
２０３ 制御回路
２０４ シフトレジスタ
２０５ ラインメモリ
２０６ 同期信号分離回路
２０７ 変調信号発生器
３０１ 表示パネル
３０２ グリッド電極
３０３ 開口
３０４ 共通配線
Claims (17)
- 電子放出部を有する導電性膜を備える電子放出素子の製造方法において、基板上に導電性膜形成用材料からなる単分子累積膜を形成する工程と、該単分子累積膜を焼成して導電性膜を形成する工程と、該導電性膜に、亀裂を含む電子放出部を形成するための通電処理を施す工程とを有することを特徴とする電子放出素子の製造方法。
- 更に、前記単分子累積膜に紫外線を照射する工程を有する請求項１に記載の電子放出素子の製造方法。
- 前記紫外線の照射が、Ｏ3存在下にて行われる請求項２に記載の電子放出素子の製造方法。
- 前記導電性膜形成用材料が、金属、疎水性部分、及び、親水性部分とを有する請求項１〜３に記載の電子放出素子の製造方法。
- 前記疎水性部分が、アルキル基またはアルケニル基を有し、前記親水性部分が、カルボニル基またはアミノ基を有する請求項４に記載の電子放出素子の製造方法。
- 前記導電性膜形成用材料が、前記疎水性部分と前記親水性部分とを一分子内に有する化合物を含有する請求項４又は５に記載の電子放出素子の製造方法。
- 前記化合物が、有機金属化合物である請求項６に記載の電子放出素子の製造方法。
- 前記有機金属化合物が、下記一般式（Ｉ）にて表される有機金属錯体である請求項７に記載の電子放出素子の製造方法。
（Ｒ1ＣＯＯ）nＭ（ＮＲ2Ｒ3Ｒ4）m・・・（Ｉ）
［但し、Ｒ1はアルキル基、Ｒ2，Ｒ3，Ｒ4は水素またはアルキル基またはアルケニル基、Ｍは金属、ｎ，ｍは１以上の整数である。］ - 前記有機金属錯体が、Ｒ1が炭素数１〜４のアルキル基、Ｒ2，Ｒ3，Ｒ4は水素または炭素数１〜３０のアルキル基またはアルケニル基であり、Ｒ2，Ｒ3，Ｒ4のうち、少なくとも一つは炭素数１８以上、または、Ｒ2，Ｒ3，Ｒ4の炭素数の総和が１８以上、ｍ＝２〜４の整数、ｎ＝１〜４の整数である請求項８に記載の電子放出素子の製造方法。
- 前記化合物が、下記一般式（ＩＩ）にて表される請求項６に記載の電子放出素子の製造方法。
Ｒ5ＣＯＯＨ・・・（ＩＩ）
［但し、Ｒ5は炭素数１８〜３０のアルキル基またはアルケニル基である。］ - 前記化合物が、高分子化合物である請求項６に記載の電子放出素子の製造方法。
- 前記高分子化合物が、ポリアミック酸エステルである請求項１１に記載の電子放出素子の製造方法。
- 前記ポリアミック酸エステルが、炭素数８〜３０のアルコキシカルボニル基を有する請求項１２に記載の電子放出素子の製造方法。
- 前記導電性膜形成用材料が、更に、有機金属化合物を含有する請求項１０〜１３のいずれかに記載の電子放出素子の製造方法。
- 前記金属が、Ｐｄ，Ｒｕ，Ａｇ，Ｃｕ，Ｃｒ，Ｔｂ，Ｃｄ，Ｆｅ，Ｐｂ，Ｚｎの中から選択される請求項４〜１４のいずれかに記載の電子放出素子の製造方法。
- 電子放出部を有する導電性膜を備える電子放出素子を複数有する電子源の製造方法において、前記電子放出素子が請求項１〜１５のいずれかに記載の方法にて製造されることを特徴とする電子源の製造方法。
- 電子放出部を有する導電性膜を備える電子放出素子と、画像形成部材とを有する画像形成装置の製造方法において、前記電子放出素子が請求項１６に記載の方法にて製造されることを特徴とする画像形成装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077669A JP3576989B2 (ja) | 1994-08-01 | 2001-03-19 | 電子放出素子、電子源及び画像形成装置の製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19713594 | 1994-08-01 | ||
| JP19713494 | 1994-08-01 | ||
| JP6-209382 | 1994-08-11 | ||
| JP6-197135 | 1994-08-11 | ||
| JP6-197134 | 1994-08-11 | ||
| JP20938294 | 1994-08-11 | ||
| JP2001077669A JP3576989B2 (ja) | 1994-08-01 | 2001-03-19 | 電子放出素子、電子源及び画像形成装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20848495A Division JP3208526B2 (ja) | 1994-08-01 | 1995-07-25 | 導電性膜形成用材料、該材料を用いる導電性膜の形成方法、及び、該形成方法を用いる液晶配向膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319568A JP2001319568A (ja) | 2001-11-16 |
| JP3576989B2 true JP3576989B2 (ja) | 2004-10-13 |
Family
ID=27475857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077669A Expired - Fee Related JP3576989B2 (ja) | 1994-08-01 | 2001-03-19 | 電子放出素子、電子源及び画像形成装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3576989B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547620B2 (en) | 2004-09-01 | 2009-06-16 | Canon Kabushiki Kaisha | Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same |
-
2001
- 2001-03-19 JP JP2001077669A patent/JP3576989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001319568A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208526B2 (ja) | 導電性膜形成用材料、該材料を用いる導電性膜の形成方法、及び、該形成方法を用いる液晶配向膜の形成方法 | |
| JP3072825B2 (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JP2836015B2 (ja) | 電子放出素子、電子源、画像形成装置の製造方法 | |
| JP3320215B2 (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP2903290B2 (ja) | 電子放出素子の製造方法、該電子放出素子を用いた電子源並びに画像形成装置 | |
| JP3305143B2 (ja) | 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3576989B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3074596B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JPH08162002A (ja) | 表面伝導型電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
| JP3185082B2 (ja) | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 | |
| JP3586092B2 (ja) | 電子放出素子、電子源、及び画像形成装置の製造方法 | |
| JP3220921B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP3168382B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2961498B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2866307B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
| JP2961494B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置の製造方法 | |
| JP2850104B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
| JP2946181B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
| JPH08162015A (ja) | 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2909706B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JPH1055751A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JPH1012140A (ja) | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
| JPH08162014A (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JPH0845419A (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2000090814A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |